CN102005432A - 四面无引脚封装结构及其封装方法 - Google Patents

四面无引脚封装结构及其封装方法 Download PDF

Info

Publication number
CN102005432A
CN102005432A CN2010105024216A CN201010502421A CN102005432A CN 102005432 A CN102005432 A CN 102005432A CN 2010105024216 A CN2010105024216 A CN 2010105024216A CN 201010502421 A CN201010502421 A CN 201010502421A CN 102005432 A CN102005432 A CN 102005432A
Authority
CN
China
Prior art keywords
metal
metal substrate
pin
back side
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105024216A
Other languages
English (en)
Other versions
CN102005432B (zh
Inventor
王新潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN2010105024216A priority Critical patent/CN102005432B/zh
Publication of CN102005432A publication Critical patent/CN102005432A/zh
Application granted granted Critical
Publication of CN102005432B publication Critical patent/CN102005432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种四面无引脚封装结构及其封装方法，包括基岛(1)、引脚(2)、芯片(5)、金属线(6)和塑封体(7)，基岛(1)和引脚(2)的正面和背面分别设置有第一金属层(3)和第二金属层(9)，基岛(1)正面通过导电或不导电粘结物质(4)设置有芯片(5)，芯片(5)正面与引脚(2)正面第一金属层(3)之间用金属线(6)连接，在所述基岛(1)、引脚(2)、芯片(5)和金属线(6)外包封有塑封体(7)，且使基岛(1)和引脚(2)的背面露出所述塑封体(7)外，其特征在于：在露出所述塑封体(7)外的基岛(1)和引脚(2)的背面的第二金属层(9)上设置有锡球(10)。采用本发明不会再有产生掉脚的问题和在塑封体贴片到PCB板上时不会再有锡熔解困难的问题。

Description

四面无引脚封装结构及其封装方法
(一)技术领域
本发明涉及一种集成电路或分立器件的四面无引脚封装结构及其封装方法。属于半导体封装技术领域。
(二)背景技术
传统的芯片封装结构的制作方式是：采用金属基板的正面进行化学蚀刻及表面电镀层后，即完成引线框的制作。而引线框的背面则在封装过程中再进行蚀刻。该法存在以下不足：因为塑封前只在金属基板正面进行了半蚀刻工作，而在塑封过程中塑封体只有包裹住引脚半只脚的高度，所以塑封体与引脚的束缚能力就变小了，如果塑封体贴片到PCB板上不是很好时，再进行返工重贴，就容易产生掉脚的问题(如图22所示)。尤其塑封体的种类是采用有填料时候，因为材料在生产过程的环境与后续表面贴装的应力变化关系，会造成金属与塑封体产生垂直型的裂缝，其特性是填料比例越高则越硬越脆越容易产生裂缝。
另外，在塑封体贴片到PCB板上时，因塑封体背面与PCB板之间的间距较小，塑封体背面与PCB板之间的空间较小，塑封体的内圈引脚或基岛会因热风量不足而造成锡熔解困难，尤其是越中心所排列的引脚或基岛越难即时吸收到热风，如图23所示。
再者，如果塑封体贴片到PCB板上不是很好时，再进行返工重贴，由于锡膏处没有足够的高度，清洁剂不容易清洁，如图23。
(三)发明内容
本发明的第一目的在于克服上述不足，提供一种在塑封体贴片到PCB板上时不会再有锡熔解困难的问题的四面无引脚四面无引脚封装结构及其封装方法。
本发明的第二目的在于克服上述不足，提供一种不会再有产生掉脚的问题的四面无引脚四面无引脚封装结构及其封装方法。
本发明的第一目的是这样实现的：一种四面无引脚封装结构及其封装方法，包括基岛、引脚、芯片、金属线和塑封体，基岛和引脚的正面和背面分别设置有第一金属层和第二金属层，基岛正面通过导电或不导电粘结物质设置有芯片，芯片正面与引脚正面第一金属层之间用金属线连接，在所述基岛、引脚、芯片和金属线外包封有塑封体，且使基岛和引脚的背面露出所述塑封体外，在露出所述塑封体外的基岛和引脚的背面的第二金属层上设置有锡球。
本发明的第二目的是这样实现的：所述塑封体包括有填料塑封料环氧树脂和无填料塑封料环氧树脂两种，有填料塑封料环氧树脂包封在所述基岛和引脚的上部以及芯片和金属线外，无填料塑封料环氧树脂将引脚下部外围、基岛与引脚下部以及引脚与引脚下部连接成一体。
本发明四面无引脚封装结构的封装方法，所述方法包括以下工艺步骤：所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、贴膜作业
利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤三、金属基板正面去除部分光刻胶膜
利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行曝光显影去除部分光刻胶膜，以露出金属基板上后续需要进行基岛和引脚正面镀金属层的区域，
步骤四、金属基板正面镀金属层
在步骤三露出的镀金属层的区域镀上第一金属层，
步骤五、金属基板正背面揭膜作业以及重新贴膜作业
将金属基板正面余下的光刻胶膜以及金属基板背面的光刻胶膜去除，然后再在金属基板的正面和背面各自贴上曝光显影用的光刻胶膜，
步骤六、金属基板正面去除部分光刻胶膜
利用曝光显影设备将步骤五完成贴膜作业的金属基板正面进行曝光显影去除部分光刻胶膜，以露出金属基板上后续需要进行半蚀刻的区域，
步骤七、金属基板正面半蚀刻
对步骤六中金属基板正面去除部分光刻胶膜的区域进行半蚀刻，在金属基板正面形成凹陷的半蚀刻区域，同时相对形成基岛和引脚，
步骤八、金属基板正背面揭膜作业
将金属基板正面余下的光刻胶膜以及金属基板背面的光刻胶膜去除，制成引线框，
步骤九、装片打线
在金属基板的基岛正面第一金属层上通过导电或不导电粘结物质进行芯片的植入，以及在芯片正面与引脚正面第一金属层之间进行打金属线作业，
步骤十、包封
利用塑封料注入设备，将已完成芯片植入以及打金属线作业的金属基板进行包封有填料塑封料环氧树脂作业，并进行有填料塑封料环氧树脂包封后固化作业，
步骤十一、金属基板背面贴膜作业
在已完成有填料塑封料环氧树脂包封以及固化作业的金属基板背面贴上曝光显影用的光刻胶膜，
步骤十二、金属基板背面去除部分光刻胶膜
利用曝光与显影方式，去除步骤七所述金属基板的半蚀刻区域背面的光刻胶膜，
步骤十三、金属基板背面半蚀刻
在金属基板的背面对不被光刻胶膜覆盖的区域即步骤七所述半蚀刻区域余下部分的金属再次进行蚀刻，将步骤七所述半蚀刻区域余下部分的金属全部蚀刻掉，从而使基岛及引脚的背面凸出于有填料塑封料环氧树脂，
步骤十四、金属基板背面揭膜作业
利用曝光与显影方式，去除金属基板背面余下的光刻胶膜，
步骤十五、有填料塑封料环氧树脂背面填涂无填料塑封料环氧树脂
在步骤十三所述金属基板背面的被蚀刻掉金属的区域填涂上无填料塑封料环氧树脂，并进行无填料塑封料环氧树脂包封后固化作业，
步骤十六、金属基板背面镀金属层
在金属基板背面的镀上第二金属层，
步骤十七、覆金属网板
在金属基板背面覆盖一张金属网板，
步骤十八、填锡胶
在金属网板网孔处填入锡胶，
步骤十九、去除金属网板
去除步骤十七覆盖的金属网板，
步骤二十、形成锡球
对步骤十八填入的锡胶进行高温(温度的设置依据不同的锡成分进行调整，而其温度范围在200℃～300℃)回流焊，在基岛及引脚背面的第二金属层上形成锡球(因锡的内聚力非常大所以经过高温溶解后，所有面积的锡材将会自动形成球状)。
步骤二十一、切割成品
将已完成步骤二十形成锡球的半成品进行切割作业，使原本以阵列式集合体方式连在一起的芯片一颗颗独立开来，制得四面无引脚封装结构成品。
本发明的有益效果是：
1、由于在所述金属基板的背面引脚与引脚间的区域嵌置无填料塑封料环氧树脂，该无填料塑封料环氧树脂与在塑封过程中的金属基板正面的常规的有填料塑封料环氧树脂一起包裹住整个引脚的高度，所以塑封体与引脚的束缚能力就变大了，不会再有产生掉脚的问题，如图15。
2、在塑封体贴片到PCB板上时，因在塑封体引脚和基岛部位植入或涂布有锡球，塑封体背面与PCB板之间的间距变大，尤其是塑封体的内圈引脚或是基岛区域不会因热风吹不进去而造成锡熔解困难的问题，如图24与图23的比较说明。
3、如果塑封体贴片到PCB板上不是很好时，再进行返工重贴，由于锡膏处有足够的高度，如图24，清洁剂容易清洁。焊上锡球后容易维修，如锡球没焊好拿掉锡球后重新再焊一个球。
(四)附图说明
图1～20为本发明四面无引脚封装方法的各工序示意图。
图21为本发明四面无引脚封装结构示意图。
图22为以往形成的掉脚图。
图23为以往形成的锡熔解困难图。
图24为本发明形成的锡熔解容易图。
图中附图标记：
基岛1、引脚2、第一金属层3、导电或不导电粘结物质4、芯片5、金属线6、塑封体7、有填料塑封料环氧树脂7-1、无填料塑封料环氧树脂7-2、第二金属层9、锡球10、金属基板11、光刻胶膜12和13、光刻胶膜14和15、半蚀刻区域16、光刻胶膜17、金属网板18、锡胶19、PCB板20、热风21。
(五)具体实施方式
本发明四面无引脚封装结构的封装方法，包括以下工艺步骤：
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板11。金属基板的材质可以依据芯片的功能与特性进行变换，例如：铜、铝、铁、铜合金或镍铁合金等。
步骤二、贴膜作业
参见图2，利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜12和13，以保护后续的蚀刻工艺作业。而此光阻胶膜可以是干式光阻薄胶膜也可以是湿式光阻胶膜。
步骤三、金属基板正面去除部分光刻胶膜
参见图3，利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行曝光显影去除部分光刻胶膜，以露出金属基板上后续需要进行基岛和引脚正面镀金属层的区域。
步骤四、金属基板正面镀金属层
参见图4，在步骤三露出的镀金属层的区域镀上第一金属层3，以利后续焊线时金属线与芯片区和打线内脚区之间能更加紧密、牢固的接合，同时增加在包封工艺中促使有填料塑封料环氧树脂间的结合度。而金属层的成分会因不同的芯片材质可以是采用金镍金、金镍铜镍金、镍钯金、金镍钯金、镍金、银或锡等。
步骤五、金属基板正背面揭膜作业以及重新贴膜作业
参见图5，将金属基板正面余下的光刻胶膜以及金属基板背面的光刻胶膜去除，然后再在金属基板的正面和背面各自贴上曝光显影用的光刻胶膜14和15。而此光阻胶膜可以是干式光阻薄胶膜也可以是湿式光阻胶膜。
步骤六、金属基板正面去除部分光刻胶膜
参见图6，利用曝光显影设备将步骤五完成贴膜作业的金属基板正面进行曝光显影去除部分光刻胶膜，以露出金属基板上后续需要进行半蚀刻的区域。
步骤七、金属基板正面半蚀刻
参见图7，对步骤六中金属基板正面去除部分光刻胶膜的区域进行半蚀刻，在金属基板正面形成凹陷的半蚀刻区域16，同时相对形成基岛1和引脚2，其用意主要是避免在后续作业中出现溢胶。
步骤八、金属基板正背面揭膜作业
参见图8，将金属基板正面余下的光刻胶膜以及金属基板背面的光刻胶膜去除，制成引线框。
步骤九、装片打线
参见图9，在金属基板的基岛正面第一金属层3上通过导电或不导电粘结物质4进行芯片5的植入，以及在芯片5正面与引脚2正面第一金属层3之间进行打金属线6作业。
步骤十、包封
参见图10，利用塑封料注入设备，将已完成芯片植入以及打金属线作业的金属基板进行包封有填料塑封料环氧树脂7-1作业，并进行有填料塑封料环氧树脂包封后固化作业。
步骤十一、金属基板背面贴膜作业
参见图11，在已完成有填料塑封料环氧树脂包封以及固化作业的金属基板背面贴上曝光显影用的光刻胶膜17。
步骤十二、金属基板背面去除部分光刻胶膜
参见图12，利用曝光与显影方式，去除步骤七所述金属基板的半蚀刻区域背面的光刻胶膜，用意是露出金属基板背面后续需要进行蚀刻的区域。
步骤十三、金属基板背面半蚀刻
参见图13，在金属基板的背面对不被光刻胶膜覆盖的区域即步骤七所述半蚀刻区域余下部分的金属再次进行蚀刻，将步骤七所述半蚀刻区域余下部分的金属全部蚀刻掉，从而使基岛及引脚的背面凸出于所述有填料塑封料环氧树脂。
步骤十四、金属基板背面揭膜作业
参见图14，利用曝光与显影方式，去除金属基板背面余下的光刻胶膜。
步骤十五、有填料塑封料环氧树脂背面填涂无填料塑封料环氧树脂
参见图15，在步骤十三所述金属基板背面的被蚀刻掉金属的区域填涂上无填料塑封料环氧树脂7-2，并进行无填料塑封料环氧树脂包封后固化作业，
步骤十六、金属基板背面镀金属层
参见图16，在金属基板背面的镀上第二金属层9。金属层的成分会因不同的芯片材质可以是采用金镍金、金镍铜镍金、镍钯金、金镍钯金、镍金、银或锡等。
步骤十七、覆金属网板
参见图17，在金属基板背面覆盖一张金属网板18，以便后续刷锡胶作业。
步骤十八、填锡胶
参见图18，在金属网板网孔处填入锡胶。
步骤十九、去除金属网板
参见图19，去除步骤十七覆盖的金属网板。
步骤二十、形成锡球
参见图20，对步骤十八填入的锡胶进行回流焊，在基岛及引脚背面的第二金属层上形成锡球10。
步骤二十一、切割成品
参见图21，将已完成步骤二十形成锡球的半成品进行切割作业，使原本以列阵式集合体方式连在一起的芯片一颗颗独立开来，制得四面无引脚封装结构成品。
所述引脚2可以设置有单圈，也可以设置有多圈。
本发明还可以将步骤十七、步骤十八、步骤十九和步骤二十改成：在基岛及引脚背面的直接植入锡球。
最后成品参见图21：
图21为本发明四面无引脚封装结构示意图。图21中，基岛1、引脚2、第一金属层3、导电或不导电粘结物质4、芯片5、金属线6、塑封体7、有填料塑封料环氧树脂7-1、无填料塑封料环氧树脂7-2、第二金属层9和锡球10，由图21可以看出，本发明四面无引脚封装结构，包括基岛1、引脚2、芯片5、金属线6和塑封体7，基岛1和引脚2的正面和背面分别设置有第一金属层3和第二金属层9，基岛1正面通过导电或不导电粘结物质4设置有芯片5，芯片5正面与引脚2正面第一金属层3之间用金属线6连接，在所述基岛1、引脚2、芯片5和金属线6外包封有塑封体7，且使基岛1和引脚2的背面露出所述塑封体7外，在露出所述塑封体7外的基岛1和引脚2的背面的第二金属层9上设置有锡球10。
所述塑封体7包括有填料塑封料环氧树脂7-1和无填料塑封料环氧树脂7-2两种，有填料塑封料环氧树脂7-1包封在所述基岛1和引脚2的上部以及芯片5和金属线6外，无填料塑封料环氧树脂7-2将引脚2下部外围、基岛1与引脚2下部以及引脚2与引脚2下部连接成一体。

Claims (4)

1.一种四面无引脚封装结构，包括基岛(1)、引脚(2)、芯片(5)、金属线(6)和塑封体(7)，基岛(1)和引脚(2)的正面和背面分别设置有第一金属层(3)和第二金属层(9)，基岛(1)正面通过导电或不导电粘结物质(4)设置有芯片(5)，芯片(5)正面与引脚(2)正面第一金属层(3)之间用金属线(6)连接，在所述基岛(1)、引脚(2)、芯片(5)和金属线(6)外包封有塑封体(7)，且使基岛(1)和引脚(2)的背面露出所述塑封体(7)外，其特征在于：在露出所述塑封体(7)外的基岛(1)和引脚(2)的背面的第二金属层(9)上设置有锡球(10)。
2.根据权利要求1所述的一种四面无引脚封装结构，其特征在于：所述塑封体(7)包括有填料塑封料环氧树脂(7-1)和无填料塑封料环氧树脂(7-2)两种，有填料塑封料环氧树脂(7-1)包封在所述基岛(1)和引脚(2)的上部以及芯片(5)和金属线(6)外，无填料塑封料环氧树脂(7-2)将引脚(2)下部外围、基岛(1)与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体。
3.一种如权利要求2所述四面无引脚封装结构的封装方法，其特征在于：所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、贴膜作业
利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤三、金属基板正面去除部分光刻胶膜
利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行曝光显影去除部分光刻胶膜，以露出金属基板上后续需要进行基岛和引脚正面镀金属层的区域，
步骤四、金属基板正面镀金属层
在步骤三露出的镀金属层的区域镀上第一金属层，
步骤五、金属基板正背面揭膜作业以及重新贴膜作业
将金属基板正面余下的光刻胶膜以及金属基板背面的光刻胶膜去除，然后再在金属基板的正面和背面各自贴上曝光显影用的光刻胶膜，
步骤六、金属基板正面去除部分光刻胶膜
利用曝光显影设备将步骤五完成贴膜作业的金属基板正面进行曝光显影去除部分光刻胶膜，以露出金属基板上后续需要进行半蚀刻的区域，
步骤七、金属基板正面半蚀刻
对步骤六中金属基板正面去除部分光刻胶膜的区域进行半蚀刻，在金属基板正面形成凹陷的半蚀刻区域，同时相对形成基岛和引脚，
步骤八、金属基板正背面揭膜作业
将金属基板正面余下的光刻胶膜以及金属基板背面的光刻胶膜去除，，制成引线框，
步骤九、装片打线
在金属基板的基岛正面第一金属层上通过导电或不导电粘结物质进行芯片的植入，以及在芯片正面与引脚正面第一金属层之间进行打金属线作业，
步骤十、包封
利用塑封料注入设备，将已完成芯片植入以及打金属线作业的金属基板进行包封有填料塑封料环氧树脂作业，并进行有填料塑封料环氧树脂包封后固化作业，
步骤十一、金属基板背面贴膜作业
在已完成有填料塑封料环氧树脂包封以及固化作业的金属基板背面贴上曝光显影用的光刻胶膜，
步骤十二、金属基板背面去除部分光刻胶膜
利用曝光与显影方式，去除步骤七所述金属基板的半蚀刻区域背面的光刻胶膜，
步骤十三、金属基板背面半蚀刻
在金属基板的背面对不被光刻胶膜覆盖的区域即步骤七所述半蚀刻区域余下部分的金属再次进行蚀刻，将步骤七所述半蚀刻区域余下部分的金属全部蚀刻掉，从而使基岛及引脚的背面凸出于有填料塑封料环氧树脂，
步骤十四、金属基板背面揭膜作业
利用曝光与显影方式，去除金属基板背面余下的光刻胶膜，
步骤十五、有填料塑封料环氧树脂背面填涂无填料塑封料环氧树脂
在步骤十三所述金属基板背面的被蚀刻掉金属的区域填涂上无填料塑封料环氧树脂，并进行无填料塑封料环氧树脂包封后固化作业，
步骤十六、金属基板背面镀金属层
在金属基板背面的镀上第二金属层，
步骤十七、覆金属网板
在金属基板背面覆盖一张金属网板，
步骤十八、填锡胶
在金属网板网孔处填入锡胶，
步骤十九、去除金属网板
去除步骤十七覆盖的金属网板，
步骤二十、形成锡球
对步骤十八填入的锡胶进行回流焊，在基岛及引脚背面的第二金属层上形成锡球，
步骤二十一、切割成品
将已完成步骤二十形成锡球的半成品进行切割作业，使原本以列阵式集合体方式连在一起的芯片一颗颗独立开来，制得四面无引脚封装结构成品。
4.根据权利要求3所述的一种四面无引脚封装结构的封装方法，其特征在于：将步骤十七、步骤十八、步骤十九和步骤二十替换成：在基岛及引脚的背面直接植入锡球。
CN2010105024216A 2010-09-30 2010-09-30 四面无引脚封装结构及其封装方法 Active CN102005432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105024216A CN102005432B (zh) 2010-09-30 2010-09-30 四面无引脚封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105024216A CN102005432B (zh) 2010-09-30 2010-09-30 四面无引脚封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN102005432A true CN102005432A (zh) 2011-04-06
CN102005432B CN102005432B (zh) 2012-03-28

Family

ID=43812674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105024216A Active CN102005432B (zh) 2010-09-30 2010-09-30 四面无引脚封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN102005432B (zh)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403282A (zh) * 2011-11-22 2012-04-04 江苏长电科技股份有限公司 有基岛四面无引脚封装结构及其制造方法
CN102683315A (zh) * 2011-11-30 2012-09-19 江苏长电科技股份有限公司 滚镀四面无引脚封装结构及其制造方法
CN102723280A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 单面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN102723290A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 单面三维线路芯片正装先封后蚀制造方法及其封装结构
CN102723288A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片倒装单面三维线路先封后蚀制造方法及其封装结构
CN102723282A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装双面三维线路先蚀后封制造方法及其封装结构
CN102723289A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装单面三维线路先封后蚀制造方法及其封装结构
CN102723292A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片倒装双面三维线路先蚀后封制造方法及其封装结构
CN102723284A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装单面三维线路先蚀后封制造方法及其封装结构
CN102723283A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 双面三维线路芯片正装先蚀后封制造方法及其封装结构
CN102723291A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 双面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN102723281A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片倒装双面三维线路先封后蚀制造方法及其封装结构
CN102723286A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装双面三维线路先封后蚀制造方法及其封装结构
CN102723293A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片倒装单面三维线路先蚀后封制造方法及其封装结构
CN102760668A (zh) * 2012-06-09 2012-10-31 江苏长电科技股份有限公司 单面三维线路芯片倒装先封后蚀制造方法及其封装结构
CN102856294A (zh) * 2012-05-09 2013-01-02 江苏长电科技股份有限公司 单芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102856212A (zh) * 2012-06-09 2013-01-02 江苏长电科技股份有限公司 双面三维线路芯片倒装先封后蚀制造方法及其封装结构
CN102881671A (zh) * 2012-05-09 2013-01-16 江苏长电科技股份有限公司 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法
CN103094241A (zh) * 2012-12-15 2013-05-08 华天科技（西安）有限公司 一种引线框架再布线的fcaaqfn封装件及其制作工艺
CN103094239A (zh) * 2012-12-14 2013-05-08 华天科技（西安）有限公司 一种引线框架增加辅助贴膜引脚的封装件及其制作工艺
WO2013078750A1 (en) * 2011-11-30 2013-06-06 Jiangsu Changjiang Electronics Technology Co. Ltd First-plating-then-etching quad flat no-lead (qfn) packaging structures and method for manufacturing the same
CN103390567A (zh) * 2013-08-06 2013-11-13 江苏长电科技股份有限公司 先蚀后封三维系统级芯片正装凸点封装结构及工艺方法
CN104112674A (zh) * 2013-04-18 2014-10-22 矽品精密工业股份有限公司 半导体封装件的制法
CN105448877A (zh) * 2011-08-01 2016-03-30 日月光半导体制造股份有限公司 半导体封装
CN108389805A (zh) * 2018-04-28 2018-08-10 长电科技（滁州）有限公司 一种高可靠性平面凸点式封装方法及封装结构
CN112652544A (zh) * 2020-12-22 2021-04-13 长电科技（滁州）有限公司 一种封装结构及其成型方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405881A (zh) * 2001-09-11 2003-03-26 株式会社东芝 半导体装置
US6828688B2 (en) * 2000-03-13 2004-12-07 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member
CN1725460A (zh) * 2005-05-27 2006-01-25 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构
CN101483168A (zh) * 2009-01-21 2009-07-15 江苏长电科技股份有限公司 基于金属框架的模塑方式sim卡封装结构及其封装方法
CN101814481A (zh) * 2010-04-30 2010-08-25 江苏长电科技股份有限公司 无基岛引线框结构及其生产方法
CN201838581U (zh) * 2010-09-30 2011-05-18 江苏长电科技股份有限公司 四面无引脚封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828688B2 (en) * 2000-03-13 2004-12-07 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member
CN1405881A (zh) * 2001-09-11 2003-03-26 株式会社东芝 半导体装置
CN1725460A (zh) * 2005-05-27 2006-01-25 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构
CN101483168A (zh) * 2009-01-21 2009-07-15 江苏长电科技股份有限公司 基于金属框架的模塑方式sim卡封装结构及其封装方法
CN101814481A (zh) * 2010-04-30 2010-08-25 江苏长电科技股份有限公司 无基岛引线框结构及其生产方法
CN201838581U (zh) * 2010-09-30 2011-05-18 江苏长电科技股份有限公司 四面无引脚封装结构

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448877B (zh) * 2011-08-01 2019-08-23 日月光半导体制造股份有限公司 半导体封装
CN105448877A (zh) * 2011-08-01 2016-03-30 日月光半导体制造股份有限公司 半导体封装
CN102403282A (zh) * 2011-11-22 2012-04-04 江苏长电科技股份有限公司 有基岛四面无引脚封装结构及其制造方法
CN102403282B (zh) * 2011-11-22 2013-08-28 江苏长电科技股份有限公司 有基岛四面无引脚封装结构及其制造方法
CN102683315A (zh) * 2011-11-30 2012-09-19 江苏长电科技股份有限公司 滚镀四面无引脚封装结构及其制造方法
CN102683315B (zh) * 2011-11-30 2015-04-29 江苏长电科技股份有限公司 滚镀四面无引脚封装结构及其制造方法
WO2013078750A1 (en) * 2011-11-30 2013-06-06 Jiangsu Changjiang Electronics Technology Co. Ltd First-plating-then-etching quad flat no-lead (qfn) packaging structures and method for manufacturing the same
CN102856294A (zh) * 2012-05-09 2013-01-02 江苏长电科技股份有限公司 单芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102856294B (zh) * 2012-05-09 2015-01-14 江苏长电科技股份有限公司 单芯片正装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102881671B (zh) * 2012-05-09 2014-10-29 江苏长电科技股份有限公司 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法
CN102881671A (zh) * 2012-05-09 2013-01-16 江苏长电科技股份有限公司 单芯片正装先蚀刻后封装基岛露出封装结构及其制造方法
CN102723288B (zh) * 2012-06-09 2013-09-04 江苏长电科技股份有限公司 芯片倒装单面三维线路先封后蚀制造方法及其封装结构
CN102723284B (zh) * 2012-06-09 2014-02-26 江苏长电科技股份有限公司 芯片正装单面三维线路先蚀后封制造方法及其封装结构
CN102723293A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片倒装单面三维线路先蚀后封制造方法及其封装结构
CN102760668A (zh) * 2012-06-09 2012-10-31 江苏长电科技股份有限公司 单面三维线路芯片倒装先封后蚀制造方法及其封装结构
CN102723281A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片倒装双面三维线路先封后蚀制造方法及其封装结构
CN102856212A (zh) * 2012-06-09 2013-01-02 江苏长电科技股份有限公司 双面三维线路芯片倒装先封后蚀制造方法及其封装结构
CN102723291A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 双面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN102723280A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 单面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN102723290A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 单面三维线路芯片正装先封后蚀制造方法及其封装结构
CN102723283A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 双面三维线路芯片正装先蚀后封制造方法及其封装结构
CN102723284A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装单面三维线路先蚀后封制造方法及其封装结构
CN102723292A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片倒装双面三维线路先蚀后封制造方法及其封装结构
CN102723289B (zh) * 2012-06-09 2013-09-04 江苏长电科技股份有限公司 芯片正装单面三维线路先封后蚀制造方法及其封装结构
CN102723283B (zh) * 2012-06-09 2013-10-09 江苏长电科技股份有限公司 双面三维线路芯片正装先蚀后封制造方法及其封装结构
CN102723288A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片倒装单面三维线路先封后蚀制造方法及其封装结构
CN102723290B (zh) * 2012-06-09 2013-11-27 江苏长电科技股份有限公司 单面三维线路芯片正装先封后蚀制造方法及其封装结构
CN102723286B (zh) * 2012-06-09 2013-11-27 江苏长电科技股份有限公司 芯片正装双面三维线路先封后蚀制造方法及其封装结构
CN102723286A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装双面三维线路先封后蚀制造方法及其封装结构
CN102723293B (zh) * 2012-06-09 2014-07-09 江苏长电科技股份有限公司 芯片倒装单面三维线路先蚀后封制造方法及其封装结构
CN102723280B (zh) * 2012-06-09 2014-07-09 江苏长电科技股份有限公司 单面三维线路芯片倒装先蚀后封制造方法
CN102723281B (zh) * 2012-06-09 2014-08-20 江苏长电科技股份有限公司 芯片倒装双面三维线路先封后蚀制造方法及其封装结构
CN102723291B (zh) * 2012-06-09 2014-08-20 江苏长电科技股份有限公司 双面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN102723292B (zh) * 2012-06-09 2014-09-17 江苏长电科技股份有限公司 芯片倒装双面三维线路先蚀后封制造方法及其封装结构
CN102856212B (zh) * 2012-06-09 2015-02-11 江苏长电科技股份有限公司 双面三维线路芯片倒装先封后蚀制造方法及其封装结构
CN102723289A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装单面三维线路先封后蚀制造方法及其封装结构
CN102723282A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 芯片正装双面三维线路先蚀后封制造方法及其封装结构
CN103094239A (zh) * 2012-12-14 2013-05-08 华天科技（西安）有限公司 一种引线框架增加辅助贴膜引脚的封装件及其制作工艺
CN103094239B (zh) * 2012-12-14 2017-12-15 华天科技（西安）有限公司 一种引线框架增加辅助贴膜引脚的封装件及其制作工艺
CN103094241A (zh) * 2012-12-15 2013-05-08 华天科技（西安）有限公司 一种引线框架再布线的fcaaqfn封装件及其制作工艺
CN104112674A (zh) * 2013-04-18 2014-10-22 矽品精密工业股份有限公司 半导体封装件的制法
CN104112674B (zh) * 2013-04-18 2017-06-30 矽品精密工业股份有限公司 半导体封装件的制法
CN103390567A (zh) * 2013-08-06 2013-11-13 江苏长电科技股份有限公司 先蚀后封三维系统级芯片正装凸点封装结构及工艺方法
CN103390567B (zh) * 2013-08-06 2015-11-18 江苏长电科技股份有限公司 先蚀后封三维系统级芯片正装凸点封装结构及工艺方法
CN108389805A (zh) * 2018-04-28 2018-08-10 长电科技（滁州）有限公司 一种高可靠性平面凸点式封装方法及封装结构
CN112652544A (zh) * 2020-12-22 2021-04-13 长电科技（滁州）有限公司 一种封装结构及其成型方法

Also Published As

Publication number Publication date
CN102005432B (zh) 2012-03-28

Similar Documents

Publication Publication Date Title
CN102005432B (zh) 四面无引脚封装结构及其封装方法
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN102376672B (zh) 无基岛球栅阵列封装结构及其制造方法
US7129116B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN101814482B (zh) 有基岛引线框结构及其生产方法
CN108597998A (zh) 晶圆级系统封装方法及封装结构
CN102956511B (zh) 半导体封装结构的制作方法
CN100539054C (zh) 芯片封装结构及其制作方法
TW200834859A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN101840901B (zh) 无基岛静电释放圈引线框结构及其生产方法
CN101814446B (zh) 基岛露出及多凸点基岛露出引线框结构及其先刻后镀方法
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN103794587B (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN101814481A (zh) 无基岛引线框结构及其生产方法
CN107785325A (zh) 半导体封装及其制造方法
CN103730442B (zh) 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法
CN103887256B (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN201838581U (zh) 四面无引脚封装结构
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN203573966U (zh) 一种带焊球面阵列四面扁平无引脚封装件
JP2000040676A (ja) 半導体装置の製造方法
CN107221523B (zh) 具有焊料侧壁的引线框架
CN103730443B (zh) 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170113

Address after: The 300000 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Xin Xin finance leasing (Tianjin) Co., Ltd.

Address before: 214434 Binjiang Middle Road, Jiangyin Development Zone, Jiangsu, China, 275

Patentee before: Jiangsu Changdian Sci. & Tech. Co., Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20110406

Assignee: Jiangsu Changjiang Electronics Technology Co., Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320000152

Denomination of invention: Packaging structure with four pin-less sides and packaging method thereof

Granted publication date: 20120328

License type: Exclusive License

Record date: 20170614

EE01 Entry into force of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320000152

Date of cancellation: 20200416

EC01 Cancellation of recordation of patent licensing contract
TR01 Transfer of patent right

Effective date of registration: 20200423

Address after: 214434, No. 78, mayor road, Chengjiang, Jiangsu, Jiangyin, Wuxi

Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port)

Patentee before: Xin Xin finance leasing (Tianjin) Co., Ltd.

TR01 Transfer of patent right