CN1405881A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1405881A
CN1405881A CN02141688A CN02141688A CN1405881A CN 1405881 A CN1405881 A CN 1405881A CN 02141688 A CN02141688 A CN 02141688A CN 02141688 A CN02141688 A CN 02141688A CN 1405881 A CN1405881 A CN 1405881A
Authority
CN
China
Prior art keywords
mentioned
electrode
semiconductor device
semiconductor chip
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02141688A
Other languages
English (en)
Other versions
CN1228837C (zh
Inventor
森口浩治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1405881A publication Critical patent/CN1405881A/zh
Application granted granted Critical
Publication of CN1228837C publication Critical patent/CN1228837C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种具有与封装基板接合的封装面的表面封装型半导体装置，包括引脚框架(4)、半导体芯片(2)、设置为覆盖上述半导体芯片的树脂(12)。其特征为，上述封装面，从半导体芯片通过上述引脚框架被引出的电极端子的前端面、以及设置在上述半导体芯片的电极(20A、20B)的表面，略呈平面状露出。

Description

半导体装置
技术领域
本发明涉及半导体装置，更具体地说涉及一种具有表面封装型封装结构、特别适合搭载功率晶体管或整流器件等所谓电力用半导体的半导体装置。
背景技术
表面封装型半导体装置可以通过回流焊或流动焊等方法可靠且容易地封装在形成电极图形(pattern)的封装基板上，具有小型、轻量、可靠性高等优点。
图11所示是现有的树脂封装型表面封装半导体装置的剖面结构的模型图。
而且，图12是从背面注视该半导体装置的模型图。
上述附图中例示的半导体装置，具有被称为翼形封装(flightpackage)等封装结构，在半导体芯片102的上面，第一枚引脚框架(lead frame)104通过焊锡等固着材料108被连接，且在半导体芯片102的下面，第二枚引脚框架106通过固着材料110被连接。而且，这些都通过环氧树脂或硅等树脂112被封装起来。
如图12所示，在该半导体装置的背面，引脚框架104、106的外引脚(outer lead)部向外延伸，可以和未图示的封装基板进行连接。
而且，该结构的场合，封装厚度T为(上侧树脂层112A)+(第一枚引脚框架104)+(固着材料108)+(半导体芯片102)+(固着材料110)+(第二枚引脚框架106)+(下侧树脂层112B)之和。即，制约了封装厚度T的薄型化。
而且，第二枚引脚框架106的下侧，被热传导率较小的树脂层112B覆盖，在通电工作时会制约从半导体芯片102产生的热的散热性能。
发明内容
本发明的第一种半导体装置是具有与封装基板接合的封装面的表面封装型半导体装置，其特征在于包括：有背面和表面、动作时在比上述背面靠近上述表面处形成产生热的部位、且在上述表面至少设置有一个被图形化的电极的半导体芯片；被设置覆盖上述半导体芯片的树脂，从上述半导体芯片的上述背面被引出的电极端子的前端面和上述电极的表面，在上述封装面略呈平面状露出，在上述封装面上述电极的周围被上述树脂包围。
并且，本发明的第二种半导体装置是具有与封装基板接合的封装面的表面封装型半导体装置，其特征在于包括：引脚框架；半导体芯片；覆盖上述半导体芯片的树脂，在上述安装面，从上述半导体芯片通过上述引脚框架被引出的电极端子的前端面、和设置在上述半导体芯片、且分别比半导体芯片小的至少一个电极的表面，呈平面状露出，在上述封装面上述电极的周围被上述树脂包围。
并且，本发明的第三种半导体装置，其特征在于包括：具有安装部和电极端子的引脚框架；具有表面和背面、至少在上述表面设置一个电极、且上述背面被接合在上述安装部的半导体芯片；被设置为覆盖上述半导体芯片的树脂，上述引脚框架的上述电极端子的前端面，被延伸设置以形成与上述半导体芯片的上述电极的表面略呈同一平面；在上述半导体芯片的上述背面，上述电极的表面露出，且上述表面的周围被上述树脂覆盖。
附图的简要说明
图1是与本发明实施形态有关的表面封装型半导体装置的剖面结构的模型图。
图2是从背面注视图1的半导体装置的模型图。
图3是本实施形态的半导体装置背面电极附近的剖面结构放大几倍的模型图。
图4是本实施形态的第一种变形例的半导体装置的剖面结构的模型图。
图5是从背面注视图4的半导体装置的模型图。
图6是本实施形态的第二种变形例的半导体装置的剖面结构的模型图。
图7是从背面注视图6的半导体装置的模型图。
图8是本实施形态的第三种变形例的半导体装置的剖面结构的模型图。
图9是从背面注视图8的半导体装置的模型图。
图10是本实施形态的第三种变形例的半导体装置的剖面结构的模型图。
图11是现有例的树脂封装型表面封装半导体装置的剖面结构的模型图。
图12是从背面注视图11的半导体装置的模型图。
图13是本发明过程中发明人讨论的树脂封装型表面封装半导体装置的剖面结构的模型图。
图14是从背面注视图13的半导体装置的模型图。
图15是以功率场效应晶体管(Power MOSFET)为例表示半导体芯片102的主要剖面结构的模型图。
图16是图13和图14的半导体装置中芯片102的端部附近的剖面结构的放大的模型图。
图17是BGA结构的半导体装置的剖面结构的模型图。
图18是从背面注视图17的半导体装置的模型图。
具体实施方式
以下，参照附图详细说明本发明人在本发明过程中讨论的半导体装置和与本发明实施形态相关的半导体装置。
本发明的目的是，改善如图11和图12所示的现有例中存在的封装厚度的限界、以及散热特性等问题，提出新的结构。
图13是本发明过程中发明人讨论的树脂封装型表面封装半导体装置的剖面结构的模型图。
并且，图14是从背面注视图13的半导体装置的模型图。
该半导体装置，在半导体芯片102的上面，第一枚引脚框架104A和第二枚引脚框架104B分别通过焊锡等固着材料108A、108B被连接。而且上述部分全部被树脂112封装。但是，在半导体芯片102的背面遍及全面形成金属层(例如焊锡层等)220。而且，树脂112如图14所示，被设置成该背面的金属层220从封装的背面露出的样子。该金属层220，在封装到未图示的封装基板上时，与基板的导体接合区连接。
该结构，封装厚度T是(上侧树脂层112A)+(引脚框架104A、104B)+(固着材料108A、108B)+(半导体芯片102)+(金属层220)之和。即，与第1实施例相比，可以实现薄型化。而且，在半导体芯片102的下侧没有树脂层，因此散热性能优良。
近年来，对于功率晶体管、IGBT(Insulated Gate BipolarTransistor)或各种晶闸管等用于控制电力的半导体装置，提出更加节省空间化的要求。该半导体装置，可以例举用于携带电话、笔记本电脑等电源电路的功率MOSFET(Metal-Oxide-Semiconductor FieldEffect Transistor)或二极管、以及用于照相机拍照电路的IGBT。
但是，本发明试验讨论的结果已经表明，在上述半导体装置中使用如图13和图14例示的结构时，会产生两个问题。
首先第一个问题是不能充分散热。这与半导体芯片102产生热的部位有关。
图15是以功率场效应晶体管(Power MOSFET)为例表示半导体芯片102的主要剖面结构的模型图。
如图所示的结构是功率MOSFET被称为“纵型结构”的典型结构，以下对该结构的主要部位进行概要说明。
即，在高浓度半导体基板202上形成高抵抗层204，在该表面顺次积层形成低浓度的沟道层(被称作“基层”)206和高浓度的源层208。而且，从该积层结构的表面形成沟道(trench)T，覆盖该沟道的内壁面设置栅(gate)绝缘膜210，且利用栅电极212沟道T被埋入。于是在源层208的表面形成源电极218，另外，在基板202的背面形成漏电极220。并且，有关栅电极212，也是通过未图示的配线路径在半导体芯片102表面设置连接用电极。
也就是说，如上所述功率MOSFET用于图13和图14的半导体装置时，源电极和栅电极分别与引脚框架104A、104B连接，遍及芯片背面形成的漏电极220与封装基板直接连接。
而且，有关上述功率MOSFET产生热的主要部位，如图15的模型所示，是高抵抗层204和沟道层206。即，在芯片表面附近产生热。因此，如上所述把芯片102搭载在图13和图14的半导体装置上时，为了使芯片102表面附近产生的热散发到封装基板上，必须通过厚基板202把热传递到芯片背面，效率不高。即，存在不能充分散热的问题。
同样的问题不仅限于功率MOSFET，多数功率用途或控制电气的半导体装置也会发生。原因是这些半导体装置搭载的半导体芯片，全都在半导体基板的表层形成芯片区域，在表面对应形成多个电极，且在表层产生热。
即，如上所述把半导体芯片搭载在图13和图14的半导体装置时，形成多个电极，产生热的芯片表面与引脚框架104、104B连接，因此在表面产生的热的散热性不充分。
另一方面，图13和图14的半导体装置存在的第二个问题与可靠性有关。即，图13和图14的结构，存在水分或湿气等易从半导体芯片102的侧面侵入的问题。
图16是图13和图14的半导体装置中芯片102的端部附近的剖面结构的放大的模型图。如图(a)所示，在该结构中，芯片102和终端切断侧面230相对芯片基板面略呈垂直形成，树脂层112与该侧面230邻接埋入。在如上所述的结构中，湿气或水分H等易从芯片侧面230和树脂层112的交界部侵入，由上述侵入造成半导体装置退化的概率较高。
并且，由于芯片102侧面和树脂层112并非处于紧密接合状态，两者膨胀系数不同或机械的冲击、常年变化等，如图16(b)所示，在该界面易产生“间隙”。如果产生如上所述的间隙，则水分或湿气易于侵入半导体装置内部，成为动作退化、出现故障等的原因。
而且另一方面，最近，如图17和图18所示的具有BGA(Ball GridArray)结构封装的半导体装置也被提出来。但是，该结构虽具有在薄型化、小型化或散热性等方面的优点，但由于芯片102未被气密封装，所以存在水分或污染从外部侵入附着半导体芯片而引起漏电流增加的疑问。这一点，具有CSP(Chip Scale Package)结构封装的半导体装置也相同。
本发明是在对相关问题认识的基础上进行优化，使提供散热性优良、且小型、薄型、可靠性俱佳的半导体装置成为可能。
图1是与本发明实施形态有关的表面封装型半导体装置的剖面结构的模型图。
图2是从背面注视图1的半导体装置的模型图。
即，本实施形态的半导体装置，在半导体芯片2的上面，引脚框架4通过焊锡等固着材料8被连接，且在半导体芯片2的下面(背面)形成多个电极20A、20B。且为了覆盖该半导体芯片2以及引脚框架4的背面，用环氧树脂或硅等树脂12进行封装。这里，在半导体装置的背面，使树脂12的表面与引脚框架4和电极20A、20B的表面几乎在同一高度形成。也就是说，在半导体装置的背面，引脚框架4的外引脚部的背面和多个电极20A、20B的背面露出，使与未图示的封装基板的导体接合区(安装面)连接成为可能。而且，形成为上述周围被树脂12覆盖的形态。
本实施形态的半导体装置，封装的厚度T是(上侧树脂层12A)+(引脚框架4)+(固着材料8)+(半导体芯片2)+(电极20)之和。即，封装的厚度T可以和图13和图14所示的半导体装置一样薄。
具体地说，搭载如图15所示的功率MOSFET或IGBT等时，封装厚度T可以薄型化约至0.5mm。
而且，通过本实施形态，把芯片2的多个电极20A、20B配置在背面、即封装基板一侧，可以使产生的热高效率地散发。也就是说，如上述关于图15的描述，半导体芯片2，几乎全部在形成多个电极的芯片表面附近产生热。因此，如图1所示，多个电极20A、20B面向背面(封装基板一侧)搭载时，芯片内部产生的热可以高效率地向封装基板发散。
举例说明，图15的功率MOSFET应用本发明时，上下颠倒地搭载在半导体装置上。即，在硅基板202背面形成的漏电极220与引脚框架4连接，另一方面，栅电极212从背面侧露出形成电极20A，源电极218也从背面侧露出形成电极20B。如此则在功率MOSFET的芯片表面附近产生的热，可以通过电极20A(源电极)以及电极20B(漏电极)非常有效地向封装基板发散。
而且，如果应用本实施状态，再在电极20A及20B和树脂12之间的接合界面的形状下些功夫，则可以更加改善可靠性。
图3是本实施形态的半导体装置背面电极附近的剖面结构放大几倍的模型图。即，在本实施状态中，通过在电极20A、20B及其周围的树脂12的接合界面设置“弯曲”、“台阶高差”，抑制湿气或水分从该界面侵入，则可以改善半导体装置的可靠性。
如图3(a)所示的例，在电极20A、20B和树脂12的界面，形成趋向电极一侧弯曲的曲面，如上述形成的弯曲的形态，树脂12相对电极20A、20B的“咬合”性能良好，不易在界面产生“间隙”或树脂12“剥离”等现象。因此相对温度变化或震动以及机械冲击等具有较高的可靠性。而且同时，湿气或水分从外界通过界面侵入时，由于侵入路径变长而使耐湿性提高。
图3(a)所示的弯曲形状，可以通过如湿法刻蚀(wet etching)形成。即，制造半导体芯片2的时候，生成金属电极20A、20B的图形。具体地说，作为半导体表面的电极20A、20B，例如铝(Al)或铜(Cu)的金属层形成约20um厚后，涂覆感光性抗蚀剂，通过定制的掩膜(mask)曝光、显影，形成抗蚀剂掩膜。然而之后，由于露出的金属层会被腐蚀，所以此时，代替反应离子腐蚀RIE(ReactiveIon Etching)或离子溅射(ion milling)等所谓各向异性的干法蚀刻(dryetching)，使用适当的腐蚀液实施湿法刻蚀。如此，就可以得到如图3(a)所示的弯曲形状。或者也可以通过各向同性的CDE(ChemicalDry Etching)形成。
使用如上所述形成的具有电极20A、20B的半导体芯片组装如图1和图2所示的半导体装置时，可以得到图3(a)所示的树脂12呈弯曲状陷入咬合的半导体装置。
如图3(b)所示的具体例，在电极20A、20B和树脂12的界面，形成趋向电极一侧弯曲的曲面。如上述形成的弯曲的形态，树脂12相对电极20A、20B的“咬合”性能良好。因此不易在界面产生“间隙”或树脂12“剥离”等现象，相对温度变化或震动以及机械冲击等具有较高的可靠性。而且同时，湿气或水分从外界通过界面侵入时，由于侵入路径变长而使耐湿性提高。
而且，本具体例中的弯曲的形状，也可以通过湿法刻蚀形成。
如图3(c)所示的具体例，在电极20A、20B和树脂1 2的界面有“台阶高差”。通过设置上述“台阶高差”，与前面的叙述相同，树脂12相对电极20A、20B“咬合”性能良好。相对温度变化或震动以及机械冲击等具有较高的可靠性。而且同时，湿气或水分从外界通过界面侵入时，由于侵入路径变长而使耐湿性提高。
上述的台阶高差形状，如电极20A、20B的积层结构，可以通过在腐蚀速度不同的条件下进行腐蚀实现。例如，在半导体上顺次形成铝层和铜层，在铜层腐蚀的速度比铝层快的许多条件下进行电极20A、20B的图形化，则可以得到如图3(c)所示的台阶高差形状。而且，可以在各种组合中选择适宜该场合所采用的积层结构和腐蚀条件，用同样的方法实施。重要的是，使与对下层(接近半导体的层)进行腐蚀的速度相比，对上层(远离半导体的层)进行腐蚀的速度快很多即可。因此，在该场合，也可以使用如CDE(ChemicalDry Etching)的干法腐蚀。
如图3(d)所示的具体例，在电极20A、20B和树脂12的界面也有“台阶高差”。但是，在本具体例中，台阶高差设置为下层(接近半导体的层)端面比上层(远离半导体的层)小。
通过设置该台阶高差，与前面所述的台阶高差相同，可以提高可靠性、耐湿性。特别是本具体例的场合，因为树脂12可以深入到电极20A、20B的下层，所以树脂的“咬合”可以更加坚固。
而且，本具体例的台阶高差形状，使相对下层进行腐蚀的速度较快，则可以通过与图3(c)相同的方法形成。
而且，如图3(e)或(f)所示，电极20A、20B形成3层或以上的积层结构，通过在其侧面设置“台阶高差”的方法，也可以得到相同的效果。该场合如图(e)所示，即可使下层(接近半导体的层)、中层、上层(远离半导体的层)顺次形成如凹、凸、凹的台阶高差，也可使下层、中层、上层顺次形成凸、凹、凸的台阶高差。
而且，电极20A、20B的4层以上积层结构，即可形成如凹、凸、凹、凸……，也可形成如凸、凹、凸、凹……
图4是本实施形态的第一种变形例的半导体装置的剖面结构的模型图。
而且，图5是从背面注视图4的半导体装置的模型图。关于上述附图，省略对与前面所述的图1至图3的同一符号的相同要素部分进行详细说明。
本变形例中，背面的电极20A未被分割成多个图形，具有单一的形状。例如，图15所示的功率MOSFET适用于本发明的时候，该电极20A可以是源电极。
通过形成上述单一的大电极图形，使电气和热的接触更加确实，且可使与封装基板的机械接合强度更加坚固。
而且，本变形例中，在电极20A、20B与其周围的树脂12的接合界面，具有如图3(a)至(f)所示的弯曲和台阶高差，因此，更能提高可靠性、改善耐湿性。
图6是本实施形态的第二种变形例的半导体装置的剖面结构的模型图。
图7是从背面注视图6的半导体装置的模型图。关于上述附图，省略对与前面所述的图1至图5的同一符号的相同要素部分进行详细说明。
本变形例中，半导体装置的背面，在电极20A、20B以及引脚框架的露出面形成凸状的焊锡层30。如果焊锡如上说述形成，则在未图示的安装基板的导体接合区封装半导体装置时使接合变得容易。而且，焊锡层30封装在封装基板的导体接合区时熔融扩散，因此不会使封装自身的厚度有实质性增加。
而且，如上所述的焊锡层30可以通过电镀法或侵浸法等方法形成。
图8是本实施形态的第三种变形例的半导体装置的剖面结构的模型图。
图9是从背面注视图8的半导体装置的模型图。关于上述附图，省略对与前面所述的图1至图7的同一符号的相同要素部分进行详细说明。
在本变形例中半导体装置的表面一侧，引脚框架4内半导体芯片2的安装部4M被露出，即，树脂12仅覆盖引脚框架4的外引脚部。
如上所述则，封装厚度T为(引脚框架4)+(固着材料8)+(半导体芯片2)+(电极20)之和。即，通过除去上侧的树脂，可以达成薄型化。具体地说，搭载如图15所示的功率MOSFET或IGBT等半导体芯片时，封装的厚度可以薄型化约至0.4mm。
而且，因为半导体芯片2的安装部4M被露出，可以通过该部分使散热性能被提高。也就是说，例如使用图15所示的功率MOSFET作为半导体芯片2时，在芯片2产生的热，通过作为源电极的电极20A、以及作为栅电极的电极20B向封装基板发散的同时，从漏电极通过安装部4M发散，可以使散热效率更加提高。而且，本变形例中半导体芯片2被树脂12封装，因此可得到非常高的耐湿性。
图10是本实施形态的第三种变形例的半导体装置的剖面结构的模型图。关于上述附图，省略对与前面所述的图1至图9的同一符号的相同要素部分进行详细说明。
本变形例也与前面叙述的第3变形例相同，引脚框架4内的半导体芯片2的安装部4M被露出，并在该露出部的表面设置凹凸R。该凹凸R起到散热风扇或散热器的作用，可以使散热性更加提高。因此，即使搭载产生更多热的大型半导体芯片也可以使其安定地工作。
以上，参照具体例对本发明的实施形态进行说明。但是，本发明并不仅限于上述具体例。
例如，关于本发明中引脚框架、半导体芯片、树脂的具体形态或配置关系，业内人士对其进行适当设计变更的也属于本发明的范围。
而且，半导体芯片也不仅限于具体举例说明的功率MOSFET或IGBT，使用其它各种半导体芯片也可以得到同样的效果。
如以上详细说明，如果使用本发明的实施形态，则热从产生热的部位向封装基板有效地发散，可以提供薄型且可靠性优良的半导体装置，在产业方面具有很大的优点。

Claims (18)

1.一种半导体装置，其具有与封装基板接合的封装面的表面封装型，其特征在于包括：
半导体芯片，其具有背面和表面，工作时在比上述背面更靠上述表面的附近形成产生热的部位，且在上述表面至少设置有一个图形化电极的；和
被设置为覆盖上述半导体芯片的树脂；
从上述半导体芯片的上述背面被引出的电极端子的前端面、和上述电极的表面，在上述封装面略呈平面状露出，上述封装面上述电极的周围被上述树脂包围。
2.据权利要求1的半导体装置，其特征在于：在上述电极和上述树脂的接合界面，沿上述电极厚度方向至少有弯曲或台阶高差。
3.根据权利要求1的半导体装置，其特征在于：上述电极有多个金属层积层；上述多个金属层中的一金属层的端面，比其他金属层的端面向后。
4.据权利要求1的半导体装置，其特征在于：在上述电极端子的前端面和上述电极的表面，还分别设置有焊锡层。
5.一种半导体装置，具有与封装基板接合的封装面的表面封装型，其特征在于包括：
引脚框架；
半导体芯片；和
被设置为覆盖上述半导体芯片的树脂；
在上述安装面，从上述半导体芯片通过上述引脚框架被引出的电极端子的前端面、和设置在上述半导体芯片上、且分别比半导体芯片小的至少一个电极的表面，呈平面状露出，在上述封装面、上述电极的周围被上述树脂包围。
6.据权利要求5的半导体装置，其特征在于：上述半导体芯片工作时产生热的部位，被形成在相比上述引脚框架接合一侧、更靠近上述电极被设置的一侧。
7.根据权利要求5的半导体装置，其特征在于：与上述引脚框架的上述半导体芯片被接合面相反侧的表面的至少有一部分，是形成未被上述树脂覆盖而露出的。
8.根据权利要求7的半导体装置，其特征在于：在上述引脚框架的未被树脂覆盖而露出的至少一部分的表面，设置有凹凸。
9.根据权利要求5的半导体装置，其特征在于：在上述电极和上述树脂的接合界面，沿上述电极厚度方向至少有弯曲或台阶高差。
10.根据权利要求5的半导体装置，其特征在于：上述电极有多个金属层积层；上述多个金属层的一端面，比其他金属层的端面更向后。
11.根据权利要求5的半导体装置，其特征在于：在上述电极端子的前端面和上述电极的表面，还分别设置有焊锡层。
12.一种半导体装置，其特征在于包括：
具有安装部以及电极端子的引脚框架；和
半导体芯片，具有背面和表面、在上述表面至少设置有一个图形化的电极，且上述背面在上述引脚框架的安装部被接合；和
被设置为覆盖上述半导体芯片的树脂；
上述引脚框架的上述电极端子的前端面，被延伸设置形成与上述半导体芯片的上述电极的表面略呈同一平面；在上述半导体芯片的上述背面，上述电极的表面露出，且上述表面的周围被上述树脂覆盖。
13.  根据权利要求12的半导体装置，其特征在于：上述半导体芯片工作时产生热的部位，被形成在相比上述引脚框架接合一侧、更靠近上述电极被设置的一侧。
14.根据权利要求12的半导体装置，其特征在于：与上述引脚框架的上述半导体芯片被接合面相反侧的表面的至少有一部分，是形成未被上述树脂覆盖而露出的。
15.根据权利要求14的半导体装置，其特征在于：在上述引脚框架的未被树脂覆盖而露出的至少一部分的表面，设置有凹凸。
16.根据权利要求12的半导体装置，其特征在于：在上述2以上的电极和上述树脂的接合界面，沿上述电极厚度方向至少有弯曲或台阶高差。
17.根据权利要求12的半导体装置，其特征在于：在上述2以上的电极各有多个金属层积层；上述多个金属层的任一个的端面，比其他金属层的端面向后。
18.根据权利要求12的半导体装置，其特征在于：在上述电极端子的前端面和上述电极的表面，还分别设置有焊锡层。
CNB021416885A 2001-09-11 2002-09-10 半导体装置 Expired - Fee Related CN1228837C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP274504/2001 2001-09-11
JP2001274504A JP3868777B2 (ja) 2001-09-11 2001-09-11 半導体装置

Publications (2)

Publication Number Publication Date
CN1405881A true CN1405881A (zh) 2003-03-26
CN1228837C CN1228837C (zh) 2005-11-23

Family

ID=19099523

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021416885A Expired - Fee Related CN1228837C (zh) 2001-09-11 2002-09-10 半导体装置

Country Status (3)

Country Link
US (1) US6784537B2 (zh)
JP (1) JP3868777B2 (zh)
CN (1) CN1228837C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
CN108028234A (zh) * 2015-12-04 2018-05-11 瑞萨电子株式会社 半导体芯片、半导体器件以及电子器件

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323361B2 (en) * 2002-03-29 2008-01-29 Fairchild Semiconductor Corporation Packaging system for semiconductor devices
US6794740B1 (en) * 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
JP4312616B2 (ja) * 2004-01-26 2009-08-12 Ｎｅｃエレクトロニクス株式会社 半導体装置
EP1603157B1 (en) * 2004-05-31 2008-01-09 STMicroelectronics S.r.l. Vertical conduction power electronic device package and corresponding assembling method
JP4468115B2 (ja) 2004-08-30 2010-05-26 株式会社ルネサステクノロジ 半導体装置
JP4153932B2 (ja) 2004-09-24 2008-09-24 株式会社東芝 半導体装置および半導体装置の製造方法
DE112005002899B4 (de) * 2004-11-23 2016-11-17 Siliconix Inc. Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
JP4547279B2 (ja) 2005-02-08 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102005011159B4 (de) * 2005-03-09 2013-05-16 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben
US7230333B2 (en) * 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US7402462B2 (en) * 2005-07-12 2008-07-22 Fairchild Semiconductor Corporation Folded frame carrier for MOSFET BGA
JP4860994B2 (ja) * 2005-12-06 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7772036B2 (en) * 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US8124460B2 (en) * 2006-07-17 2012-02-28 Stats Chippac Ltd. Integrated circuit package system employing an exposed thermally conductive coating
DE102007002157A1 (de) * 2007-01-15 2008-07-17 Infineon Technologies Ag Halbleiteranordnung und zugehörige Herstellungsverfahren
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
US7955893B2 (en) * 2008-01-31 2011-06-07 Alpha & Omega Semiconductor, Ltd Wafer level chip scale package and process of manufacture
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US8482119B2 (en) * 2008-06-24 2013-07-09 Infineon Technologies Ag Semiconductor chip assembly
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
US7851856B2 (en) * 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
US8222078B2 (en) 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
JP2011049311A (ja) * 2009-08-26 2011-03-10 Shinko Electric Ind Co Ltd 半導体パッケージ及び製造方法
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
JP2011151109A (ja) * 2010-01-20 2011-08-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP5126278B2 (ja) * 2010-02-04 2013-01-23 株式会社デンソー 半導体装置およびその製造方法
US8362606B2 (en) 2010-07-29 2013-01-29 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package
US20120175688A1 (en) * 2011-01-10 2012-07-12 International Rectifier Corporation Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging
JP5822468B2 (ja) * 2011-01-11 2015-11-24 ローム株式会社 半導体装置
JP5601282B2 (ja) * 2011-06-01 2014-10-08 株式会社デンソー 半導体装置
JP5851897B2 (ja) * 2012-03-19 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI529893B (zh) * 2012-09-01 2016-04-11 萬國半導體股份有限公司 帶有底部金屬基座的半導體器件及其製備方法
US9087828B2 (en) 2013-03-12 2015-07-21 Alpha & Omega Semiconductor Incorporated Semiconductor device with thick bottom metal and preparation method thereof
JP6386746B2 (ja) 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
JP6538396B2 (ja) * 2015-03-27 2019-07-03 株式会社ジェイデバイス 半導体装置
WO2016203764A1 (ja) * 2015-06-17 2016-12-22 パナソニックＩｐマネジメント株式会社 半導体装置及びモジュール部品
JP6851239B2 (ja) * 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
JP6746808B1 (ja) * 2018-12-21 2020-08-26 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US11393743B2 (en) * 2019-12-18 2022-07-19 Infineon Technologies Ag Semiconductor assembly with conductive frame for I/O standoff and thermal dissipation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
EP0978871A3 (en) * 1998-08-05 2001-12-19 Harris Corporation A low power packaging design
JP4260263B2 (ja) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
US6963141B2 (en) * 1999-12-31 2005-11-08 Jung-Yu Lee Semiconductor package for efficient heat spreading
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
CN108028234A (zh) * 2015-12-04 2018-05-11 瑞萨电子株式会社 半导体芯片、半导体器件以及电子器件
CN108028234B (zh) * 2015-12-04 2021-12-31 瑞萨电子株式会社 半导体芯片、半导体器件以及电子器件

Also Published As

Publication number Publication date
US20030052405A1 (en) 2003-03-20
JP3868777B2 (ja) 2007-01-17
CN1228837C (zh) 2005-11-23
JP2003086737A (ja) 2003-03-20
US6784537B2 (en) 2004-08-31

Similar Documents

Publication Publication Date Title
CN1228837C (zh) 半导体装置
US11942389B2 (en) Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN1311548C (zh) 具有改进的散热能力的半导体器件封装
CN1266920C (zh) 摄像机模块
CN1127761C (zh) 半导体装置
CN1523665A (zh) 半导体装置及其制造方法
CN1452245A (zh) 半导体器件及其制造方法
CN1266752C (zh) 电路装置的制造方法
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1685504A (zh) 包含漏极夹的半导体管芯封装
CN101064294A (zh) 电路装置及电路装置的制造方法
CN1658372A (zh) 半导体装置及其制造方法
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1531069A (zh) 电子装置及其制造方法
CN1643691A (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
CN101060088A (zh) 半导体封装结构及其制造方法
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
US20190109064A1 (en) Chip package
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN1835222A (zh) 半导体器件及其制造方法
CN1926928A (zh) 电路装置及其制造方法
JPH04293259A (ja) 半導体装置およびその製造方法
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN2636411Y (zh) 多芯片封装结构
CN1230897C (zh) 半导体封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051123

Termination date: 20190910

CF01 Termination of patent right due to non-payment of annual fee