JP6538396B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6538396B2
JP6538396B2 JP2015065850A JP2015065850A JP6538396B2 JP 6538396 B2 JP6538396 B2 JP 6538396B2 JP 2015065850 A JP2015065850 A JP 2015065850A JP 2015065850 A JP2015065850 A JP 2015065850A JP 6538396 B2 JP6538396 B2 JP 6538396B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating layer
electrode
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015065850A
Other languages
English (en)
Other versions
JP2016186964A (ja
Inventor
俊寛 岩崎
俊寛 岩崎
道昭 玉川
道昭 玉川
卓 中村
卓 中村
本多　広一
広一 本多
熊谷　欣一
欣一 熊谷
Original Assignee
株式会社ジェイデバイス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジェイデバイス filed Critical 株式会社ジェイデバイス
Priority to JP2015065850A priority Critical patent/JP6538396B2/ja
Publication of JP2016186964A publication Critical patent/JP2016186964A/ja
Application granted granted Critical
Publication of JP6538396B2 publication Critical patent/JP6538396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に、安定的に動作可能な半導体パッケージ構造に関する。
従来、支持基板上に、ＩＣチップ等の半導体デバイスを搭載する半導体パッケージ構造が知られている。このような半導体パッケージとして、一般的に、支持基板上に、接着材を介してＩＣチップ等の半導体デバイスを接着し、その半導体デバイスを封止用樹脂などで覆って保護する構造が採用されている。
例えば、非特許文献１には、金属基板上に接着剤により半導体チップを接着し、半導体チップに形成された電極パッドと配線層とをビアを介して電気的に接続した構造が提案されている。
Thermal Management of Embedded Device Package, Yukari Imaizumi, Toru Suda, Shigenori Sawachi, Akiko Katsumata, Yoichi Hiruta, ICEP 2014 Proceedings, p. 577 - p. 580
半導体パッケージに搭載される半導体デバイスとして、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＩＥＧＴ（Injection Enhanced Gate Transistor）などといったパワー半導体デバイスがある。これらのパワー半導体デバイスは、一面側にエミッタ電極及びゲート電極が形成され、他面側にコレクタ電極が形成されている。また、パワー半導体デバイスは、一方の面上に該パワー半導体デバイスの一面側に形成された電極と電気的に接続された外部接続用電極を備え、さらに、他方の面上に該パワー半導体デバイスの他面側に形成された電極と電気的に接続された外部接続用電極を備える。
このようなパワー半導体デバイスを実装してパッケージ化する場合、パワー半導体デバイスを支持板に搭載し、パワー半導体デバイスを覆う絶縁樹脂層を形成し、絶縁樹脂層にビアを形成して、該ビアに導電層を形成する。パワー半導体デバイスの一方の面上に形成された外部接続用電極がこの導電層と導通されることにより、パワー半導体デバイスの一面側に形成された電極は駆動用ＩＣ等の他のデバイスと電気的に接続される。一方、該パワー半導体デバイスの他面側に形成された電極を導電層と電気的に接続させるためには、パワー半導体デバイスの他方の面上に形成された外部接続用電極と導電層とを電気的に接続する構造が考えられる。そのためには、パワー半導体デバイスの他方の面上に形成された外部接続用電極を露出するためのビアを絶縁樹脂層に形成する必要がある。
しかしながら、パワー半導体デバイスの他方の面側の外部接続用電極から該パワー半導体デバイスの一方の面側の導電層への接続ビアは、パワー半導体デバイスの一方の面側の外部接続用電極から導電層への接続ビアよりも深くなる。ビアが深くなると、ビア底及びビアの側壁に安定的に導電層を形成することが困難となり、パワー半導体デバイスを搭載する半導体装置の信頼性が低くなるという問題がある。
また、パワー半導体デバイスでは大電流が流れるため、電流密度を抑えるために通電経路の断面積を大きく且つ適度な厚みを有するように形成する必要がある。そのため、パワー半導体デバイスの一方の面側の外部接続用電極を露出する相対的に浅いビアと該パワー半導体デバイスの他方の面側の外部接続用電極を露出する相対的に深いビアとに同じ工程で導電層を充填する場合、相対的に深いビアに導電層を充填すると、導電層の全体の厚みが厚くなり、導電層に微細パターンを形成することが困難になるという問題もある。
本発明は、上述の問題を鑑み、放熱性に優れ、大電流を流しても溶断せず、安定的に動作することが可能な半導体装置を提供することを目的とする。
本発明の一実施形態に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップの第１の面上に配置された第１の電極と、前記第１の電極と導電層を介して電気的に接続された金属配線板と、前記第１の半導体チップの第２の面上に配置され、前記第１の半導体チップと電気的に接続された第２の電極と、前記第１の半導体チップ及び前記第２の電極を封止する第１の絶縁層と、前記第１の絶縁層に設けられ、前記第２の電極を露出する第１の開口部と、前記第１の開口部に設けられ、前記第２の電極に電気的に接続された第１の導電部と、前記第１の絶縁層上に配置され、前記第１の導電部と電気的に接続された配線層と、を備え、前記金属配線板は、前記第１の半導体チップの前記第２の面側に突出する突出部を有し、前記突出部は、前記配線層と電気的に接続することを特徴とする。
本発明の一実施形態によると、半導体装置は、前記第１の絶縁層に設けられ、前記突出部を露出する第２の開口部と、前記第２の開口部に設けられ、前記突出部及び前記配線層と電気的に接続された第２の導電部と、をさらに備えてもよい。
本発明の一実施形態によると、前記金属配線板の前記突出部の厚みは、前記金属配線板の厚みと実質的に同一であってもよい。
本発明の一実施形態によると、半導体装置は、前記金属配線板の前記突出部上を除いた前記突出部の周囲を封止する第２の絶縁層をさらに備えてもよい。
本発明の一実施形態によると、半導体装置は、前記突出部が突出する側とは反対側の前記金属配線板上に配置された第３の絶縁層をさらに備えてもよい。
本発明の一実施形態によると、半導体装置は、前記突出部が突出する側とは反対側の前記金属配線板上に配置され、前記金属配線板と電気的に絶縁された支持板をさらに備えてもよい。
本発明の一実施形態によると、前記第２の絶縁層及び／又は前記第３の絶縁層は、シリカを８０重量％以上含んでもよい。
本発明の一実施形態によると、前記金属配線板は、前記第１の半導体チップの前記第１の電極に対応する領域において分離部を有してもよい。
本発明の一実施形態に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップの第１の面上に配置された第１の電極と、前記第１の電極と導電層を介して電気的に接続された金属配線板と、前記第１の半導体チップの第２の面上に配置され、前記第１の半導体チップと電気的に接続された第２の電極と、前記金属配線板上に配置され、前記金属配線板と電気的に絶縁された第２の半導体チップと、前記第１の半導体チップの前記第２の面と同じ側の前記第２の半導体チップの第１の面上に配置され、前記第２の半導体チップと電気的に接続された第３の電極と、前記第１の半導体チップ、前記第２の電極、前記第２の半導体チップ及び前記第３の電極を封止する第１の絶縁層と、前記第１の絶縁層に設けられ、前記第２の電極を露出する第１の開口部と、前記第１の絶縁層に設けられ、前記第３の電極を露出する第２の開口部と、前記第１の開口部及び前記第２の開口部に設けられ、前記第２の電極及び前記第３の電極に電気的に接続された第１の導電部と、前記第１の絶縁層上に配置され、前記第１の導電部と電気的に接続された配線層と、を備え、前記金属配線板は、前記第１の半導体チップの前記第２の面側及び前記第２の半導体チップの前記第１の面側に突出する突出部を有し、前記突出部は、前記配線層と電気的に接続することを特徴とする。
本発明の一実施形態に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップの第１の面上に配置された第１の電極と、前記第１の電極と導電層を介して電気的に接続された金属配線板と、前記第１の半導体チップの第２の面上に配置され、前記第１の半導体チップと電気的に接続された第２の電極と、前記金属配線板が配置され、前記金属配線板と電気的に絶縁された支持体と、前記支持体上に配置され、前記支持体と電気的に絶縁された第２の半導体チップと、前記第１の半導体チップの前記第２の面と同じ側の前記第２の半導体チップの第１の面上に配置され、前記第２の半導体チップと電気的に接続された第３の電極と、前記第１の半導体チップ、前記第２の電極、前記第２の半導体チップ及び前記第３の電極を封止する第１の絶縁層と、前記第１の絶縁層に設けられ、前記第２の電極を露出する第１の開口部と、前記第１の開口部に設けられ、前記第２の電極に電気的に接続された第１の導電部と、前記第１の絶縁層に設けられ、前記第３の電極を露出する第２の開口部と、前記第２の開口部に設けられ、前記第３の電極に電気的に接続された第２の導電部と、前記第１の絶縁層上に配置され、前記第１の導電部及び前記第２の導電部と電気的に接続された配線層と、を備え、前記金属配線板は、前記第１の半導体チップの前記第２の面側及び前記第２の半導体チップの前記第１の面側に突出する突出部を有し、前記突出部は、前記配線層と電気的に接続することを特徴とする。
本発明の一実施形態に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップの第１の面上に配置され、前記第１の半導体チップと電気的に接続された第１の電極と、前記第１の半導体チップと接着剤層を介して電気的に接続された金属板と、前記第１の半導体チップ、前記第１の電極及び前記接着剤層を封止する第１の絶縁層と、前記第１の絶縁層に設けられ、前記第１の電極を露出する第１の開口部と、前記第１の開口部に設けられ、前記第１の電極に電気的に接続された第１の導電部と、前記第１の絶縁層上に配置され、前記第１の導電部と電気的に接続された配線層と、を備え、前記金属板は、前記第１の半導体チップの前記第１の面側に突出する突出部を有することを特徴とする。
本発明の一実施形態に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップの第１の面上に配置された第１の電極と、前記第１の電極と導電層を介して電気的に接続された金属配線板と、前記第１の半導体チップの第２の面上に配置され、前記第１の半導体チップと電気的に接続された第２の電極と、前記第１の半導体チップ及び前記第２の電極を封止する第１の絶縁層と、前記第１の絶縁層に設けられ、前記第２の電極を露出する第１の開口部と、備え、前記金属配線板は、前記第１の半導体チップの前記第２の面側に突出する突出部を有することを特徴とする。
本発明の一実施形態に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップの第１の面上に配置され、前記第１の半導体チップと電気的に接続された第１の電極と、前記第１の半導体チップと接着剤層を介して電気的に接続された金属板と、前記第１の半導体チップ、前記第１の電極及び前記接着剤層を封止する第１の絶縁層と、前記第１の絶縁層に設けられ、前記第１の電極を露出する第１の開口部と、を備え、前記金属板は、前記第１の半導体チップの前記第１の面側に突出する突出部を有することを特徴とする。
放熱性に優れ、大電流を流しても溶断せず、安定的に動作することが可能な半導体装置を提供することができる。
（ａ）本発明の第１の実施形態に係る半導体装置の概略断面図である。（ｂ）本発明の第１の実施形態に係る半導体装置の概略上面透過図である。 本発明の第１の実施形態の変形例に係る半導体装置の概略断面図である。 図３（ａ）から図３（ｅ）は本発明の第１の実施形態に係る半導体装置の製造工程を説明するための図である。 図４（ａ）から図４（ｃ）は本発明の第１の実施形態に係る半導体装置の製造工程を説明するための図である。 図５（ａ）から図５（ｃ）は本発明の第１の実施形態に係る半導体装置の製造工程を説明するための図である。 図６（ａ）から図６（ｃ）は本発明の第１の実施形態に係る半導体装置の製造工程を説明するための図である。 本発明の第２の実施形態に係る半導体装置の概略断面図である。 図８（ａ）から図８（ｄ）は本発明の第２の実施形態に係る半導体装置の製造工程を説明するための図である。 図９（ａ）から図９（ｃ）は本発明の第２の実施形態に係る半導体装置の製造工程を説明するための図である。 図１０（ａ）及び図９（１０）は本発明の第２の実施形態に係る半導体装置の製造工程を説明するための図である。 本発明の第３の実施形態に係る半導体装置の概略断面図である。 図１２（ａ）から図１２（ｃ）は本発明の第３の実施形態に係る半導体装置の製造工程を説明するための図である。 図１３（ａ）から図１３（ｃ）は本発明の第３の実施形態に係る半導体装置の製造工程を説明するための図である。 本発明の第４の実施形態に係る半導体装置の概略断面図である。 （ａ）本発明の第５の実施形態に係る半導体装置の概略断面図である。（ｂ）本発明の第５の実施形態に係る半導体装置の概略上面透過図である。 （ａ）本発明の第６の実施形態に係る半導体装置の概略断面図である。（ｂ）本発明の第６の実施形態に係る半導体装置の概略断面図である。 本発明の第７の実施形態に係る半導体装置の概略断面図である。 （ａ）本発明の第８の実施形態に係る半導体装置の概略断面図である。（ｂ）本発明の第８の実施形態に係る半導体装置の概略断面図である。
以下、図面を参照して本発明に係る半導体装置について説明する。但し、本発明の半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施形態の記載内容に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。尚、以下の説明において。層、膜、領域などの要素が、他の要素の「上」にあるとするとき、これは該他の要素の「直上」にある場合に限らず、その中間に更に別の要素がある場合も含む。
（実施形態１）
本発明の第１の実施形態に係る半導体装置について、図１及び図２を参照しながら説明する。
図１（ａ）は、本発明の第１の実施形態に係る半導体装置の概略断面図であり、図１（ｂ）は、本発明の第１の実施形態に係る半導体装置の概略上面透過図である。図１（ａ）は図１（ｂ）のＡ−Ａ線に沿った断面図である。図１は、本発明の第１の実施形態に係る半導体装置の製造工程において、半導体装置を個片化する前段階の半導体装置を示している。尚、半導体装置が個片化される際は、図１（ｂ）に示した二点鎖線に沿って切断されるものとする。また、図１（ｂ）では、半導体装置の一部の構成を省略して示している。
図１によると、半導体装置１００は、第１の半導体チップ１０１と、第１の電極１０３と、金属配線板１０７と、第２の電極１０９と、第１の絶縁層１１１と、第１の導電部１１５と、配線層１１７と、を含む。
第１の半導体チップ１０１は、例えば、ＩＧＢＴ、ＩＥＧＴなどの縦型のパワー半導体デバイスである。第１の半導体チップ１０１は、金属配線板１０７上に搭載される。第１の半導体チップ１０１の第１の面上には、第１の半導体チップ１０１と電気的に接続された第１の電極１０３が配置される。第１の電極１０３は、外部接続用の電極として用いることができる。第１の電極１０３は、導電層１０５を介して金属配線板１０７と電気的に接続されてもよい。第１の半導体チップ１０１の第１の面とは逆側の第２の面上には、第１の半導体チップ１０１と電気的に接続された第２の電極１０９が配置される。第２の電極１０９は、外部接続用の電極として用いることができる。ここで、半導体チップ１０１の第１の面は該半導体チップ１０１の裏側面であってもよく、第２の面は該半導体チップ１０１の表側面であってもよい。
第１の半導体チップ１０１及び第２の電極１０９は、第１の絶縁層１１１により封止される。第１の電極１０３及び導電層１０５は、第１の絶縁層１１１により封止されてもよく、第１の絶縁層１１１とは異なる絶縁層（図示せず）により封止されてもよい。第１の絶縁層１１１には、第２の電極１０９を露出する第１の開口部１１３が設けられ、第１の開口部１１３には第２の電極１０９と電気的に接続された第１の導電部１１５が設けられる。第１の絶縁層１１１上には、第１の導電部１１５と電気的に接続された配線層１１７が配置される。
金属配線板１０７は、配線パターンが形成された金属基板であり、例えば、配線パターンが形成された銅板であってもよい。第１の半導体チップ１０１は、導電層１０５を介して金属配線板１０７上に配置される。第１の半導体チップの第１の面上に配置された第１の電極１０３は、導電層１０５を介して金属配線板１０７と電気的に接続される。金属配線板１０７は、第１の半導体チップ１０１の第２の面側に突出する突出部１０７ａを有する。突出部１０７ａの厚みｗ２は、金属配線板１０７の厚みｗ１と実質的に同一、又はそれ以上の厚さを有する。尚、突出部の厚みｗ２は、図１（ａ）に示すように、突出部１０７ａにおける金属配線板１０７の板厚を示す。
導電層１０５は導電性接着材を含んでもよく、例えば、はんだであってもよい。導電層１０５がはんだである場合、第１の電極１０３上に拡散バリア層（図示せず）が設けられてもよい。
金属配線板１０７の第１の半導体チップ１０１が搭載されている面とは反対側の面には、絶縁層（以下、第１の表面絶縁層と呼ぶ）１１９が配置されてもよい。第１の表面絶縁層１１９は、例えば、ソルダーレジストであってもよい。第１の表面絶縁層１１９は、シリカをフィラーとして含有することが好ましい。第１の表面絶縁層１１９におけるシリカ含有量は、８０重量％以上であることが好ましい。第１の表面絶縁層１１９におけるシリカ含有量が８０重量％以上であることにより、金属配線板１０７及び金属配線板１０７の突出部１０７ａの強度を補強し、且つ高い耐熱性を実現できる。第１の表面絶縁層１１９には、漏電やマイグレーションを防止するための放熱開口部が設けられることが好ましい。
第１の半導体チップ１０１及び第２の電極１０９を封止する第１の絶縁層１１１の材料は、絶縁性樹脂であれば、特に限定されない。第１の絶縁層１１１の材料としては、例えば、シリカをフィラーとして含有したエポキシ樹脂であってもよい。エポキシ樹脂におけるシリカ含有量は、例えば、４０重量％〜９０重量％であり、必要に応じて適宜調整されてもよい。
第１の絶縁層１１１に設けられる、第１の半導体チップ１０１の第２の面上に配置された第２の電極１０９を露出する第１の開口部１１３には、第１の導電部１１５が設けられる。第１の導電部１１５の材料は導電性材料であればよい。第１の導電部１１５は、例えば銅などの金属によって第１の開口部１１３を充填することによって形成されてもよい。
第１の絶縁層１１１上には配線層１１７が配置される。第１の半導体チップ１０１の第２の電極１０９は、第１の導電部１１５を介して配線層１１７と電気的に接続される。尚、ここでは、配線層１１７は、外部接続用のランド端子であってもよい。配線層１１７が外部接続用のランド端子である場合は、配線層１１７は第１の導電部１１５上に設けられてもよい。
第１の半導体チップ１０１の第２の面側に突出する金属配線板１０７の突出部１０７ａは、第１の絶縁層１１１上に配置された配線層１１７と電気的に接続される。上述したように、第１の半導体チップ１０１の第１の面上に配置された第１の電極１０３は、導電層１０５を介して金属配線板１０７と電気的に接続される。したがって、第１の半導体チップ１０１の第１の面上に配置された第１の電極１０３は、金属配線板１０７の突出部１０７ａを介して第１の半導体チップ１０１の第２の面側に配置された配線層１１７と電気的に接続される。
配線層１１７上には絶縁層（以下、第２の表面絶縁層と呼ぶ）１２３が配置されてもよい。第２の表面絶縁層１２３は、例えば、ソルダーレジストであってもよい。第２の表面絶縁層１２３は、シリカをフィラーとして含有することが好ましい。第２の表面絶縁層１２３におけるシリカ含有量は、８０重量％以上であることが好ましい。第２の表面絶縁層１２３におけるシリカ含有量が８０重量％以上であることにより、高い耐熱性を実現できる。第２の表面絶縁層１２３には配線層１１７に接続された外部端子を露出する開口が設けられる。外部端子は、Ｎｉ−Ａｕめっきなどで表面処理されてもよい。尚、図１（ｂ）において第２の表面絶縁層１２３の図示は省略されている。
また、半導体装置１００は、金属配線板１０７上に配置され、金属配線板１０７と電気的に絶縁された第２の半導体チップ１２５を備えてもよい。第２の半導体チップ１２５は、第１の半導体チップ１０１の動作を制御するＩＣであってもよい。
第２の半導体チップ１２５は、絶縁性の接着剤により金属配線板１０７上に固定される。第１の半導体チップ１０１の第２の面と同じ側の第２の半導体チップ１２５の面上には、第２の半導体チップ１２５と電気的に接続された第３の電極１２７が配置される。第２の半導体チップ１２５及び第３の電極１２７は、第１の半導体チップ１０１及び第２の電極１０９と同様に第１の絶縁層１１１によって封止される。
第１の絶縁層１１１には、第２の半導体チップ１２５上に配置された第３の電極１２７を露出する第２の開口部１２９が設けられ。第２の開口部１２９には、第２の導電部１３１が設けられる。第２の導電部１３１の材料は導電性材料であればよい。第２の導電部１３１は、例えば銅などの金属によって第２の開口部１２９を充填することによって形成されてもよい。第３の電極１２７は第２の導電部１３１を介して配線層１１７と電気的に接続される。これにより、第１の半導体チップ１０１と第２の半導体チップ１２５とは、配線層１１７を介して互いに電気的に接続されてもよい。
本実施形態に係る半導体装置１００では、金属配線板１０７に第１の半導体チップ１０１の第２の面側に突出した突出部１０７ａを設けることにより、第１の半導体チップ１０１の第１の面上に配置された第１の電極１０３は、第１の半導体チップ１０１の第２の面側に突出した金属配線板１０７の突出部１０７ａを介して第１の半導体チップ１０１の第２の面側に配置された配線層１１７と電気的に接続される。そのため、第１の半導体チップ１０１の第２の面側に配置された配線層１１７と第１の半導体チップ１０１の第１の面側に金属配線板１０７とを電気的に接続するための深い開口及び該開口を充填する導電部を第１の絶縁層１１１に形成する必要がない。また、突出部１０７ａの厚みｗ２は、金属配線板１０７の厚みｗ１と実質的に同一又はそれ以上の厚さを有するため、金属配線板１０７と配線層１１７との接続経路、即ち、金属配線板１０７の突出部１０７ａの厚さと断面積を十分に確保することができる。そのため、金属配線板１０７と配線層１１７との接続経路に大電流が流れても電流密度が低減されて通電部の溶断を防止することができる。また、金属配線板１０７と配線層１１７との接続経路は、断面積が大きいため、放熱経路としても有効に機能する。したがって、放熱性に優れ、大電流を流しても溶断せず、安定的に動作する半導体装置を提供することが可能となる。
また、第１の半導体チップ１０１の第２の面側に配置された配線層１１７と第１の半導体チップ１０１の第１の面側に金属配線板１０７とを電気的に接続するための深い開口及び該開口を充填する導電部を第１の絶縁層１１１に形成する必要がないため、第１の開口部１１３に設けられる第１の導電部１１５及び配線層１１７を同じ工程で形成する場合でも、微細配線パターンを形成することができる。そのため、本実施形態に係る半導体装置１００では、配線の引き回しの自由度を向上させることができる。
図２は、本発明の第１の実施形態の変形例に係る半導体装置の概略断面図である。図２に示す半導体装置の概略断面図は、図１（ｂ）におけるＡ−Ａ線に沿った断面図である。尚、図２における半導体装置において、図１に示した半導体装置１００と同一又は類似の構成要素については、同一の符号を付し、重複する説明は省略する。
図２を参照すると、半導体装置２００では、第１の半導体チップ１０１及び第２の電極１０９を封止する第１の絶縁層１１１が金属配線板１０７の突出部１０７ａを覆っており、第１の絶縁層１１１に金属配線板１０７の突出部１０７ａを露出する第３の開口部２０１が設けられる。第３の開口部２０１には、第３の導電部２０３が設けられる。第３の導電部２０３の材料は、第１の導電部１１５及び第２の導電部１３１と同様に導電性材料あればよい。第３の導電部２０３は、例えば銅などの金属によって第３の開口部２０１を充填することによって形成されてもよい。金属配線板１０７の突出部１０７ａは、第３の導電部２０３を介して第１の絶縁層１１１上に配置された配線層１１７と電気的に接続される。
金属配線板１０７の突出部１０７ａが、第３の導電部２０３を介して配線層１１７に接続されることにより、半導体装置の製造時において金属配線板１０７の突出部１０７ａの突出方向の高さにばらつきが生じても、突出部１０７ａと配線層１１７とをより安定的に接続させることができ、半導体装置の信頼性を向上させることができる。
尚、図１及び図２では、単層構造を有する半導体装置１００を示したが、本発明に係る半導体装置は多層構造を有してもよい。
本発明の第１の実施形態に係る半導体装置１００の製造方法について、図３〜図６を参照しながら説明する。尚、以下に説明する製造方法は、図１に示した半導体装置１００の製造方法である。但し、本発明の半導体装置の製造方法は多くの異なる態様で実施することが可能であり、以下に示す記載内容に限定して解釈されるものではない。
（１）金属板の準備
まず、図３（ａ）に示すように、歪矯正処理を行った平滑な金属板３０１を準備する。金属板は、例えば圧延銅板であってもよい。
（２）金属板へのパターン形成工程
次に、図３（ｂ）に示すように、エッチング又はパンチングにより金属板３０１にパターンを形成し、金属配線板１０７を形成する。
（３）突出部形成工程
次に、図３（ｃ）に示すように、プレス機を使用して、プレス加工又は絞り加工によって金属配線板１０７を折り曲げることによって金属配線板１０７に突出部１０７ａを形成する。後述するように、金属配線板１０７上には第１の半導体チップ１０１が配置されるが、金属配線板１０７の突出部１０７ａの高さは、金属配線板１０７と対向する第１の半導体チップ１０１の第１の面とは逆側の第２の面と概同じ高さかそれ以上の高さを有することが好ましい。
また、図３（ｄ）及び（ｅ）に示すように、金属板３０１´をエッチングすることによって、突出部１０７ａ´を有する金属配線板１０７´を形成してもよい。後述する半導体チップ実装工程以降では、図３（ｃ）に示したプレス加工又は絞り加工によって突出部１０７ａが形成された金属配線板１０７を使用する例を説明する。
（４）半導体チップ実装工程
次に、図４（ａ）に示すように、導電性接着材を含む導電層１０５を用いて、第１の面上に第１の電極１０３が配置され、第２の面上に第２電極１０９が配置された第１の半導体チップ１０１を金属配線板１０７上に固定する。これにより、金属配線板１０７と対向する第１の半導体チップ１０１の第１の面上に配置された第１の電極１０３と金属配線板１０７とが電気的に接続される。導電層１０５の材料としてはんだを用いる場合は、第１の電極１０３上に拡散バリア層（図示せず）を形成してもよい。また、絶縁性の接着剤を用いて第２の半導体チップ１２５を金属配線板１０７上に固定してもよい。
（５）絶縁層のラミネート工程
次に、図４（ｂ）に示すように、シリカをフィラーとして含有したシート状のエポキシ樹脂などの絶縁性接着材を用いて、第１の絶縁層１１１を形成する。まず、金属配線板１０７を離型シート４０１に挟み込み、真空状態で加熱し、絶縁性接着材を軟化させ、気泡等が入らないように金属配線板１０７の半導体チップ搭載面の凹凸を絶縁性接着材により十分埋め込む。次に、形成した絶縁性接着剤層の表面の凹凸を加熱、加圧により平坦化させた後、離型シート４０１を剥離する。これにより、第１の絶縁層１１１を形成する。尚、シート状の絶縁性接着材の大きさは、金属配線板１０７と概同一であってもよく、金属配線板１０７よりも小さなシートを金属配線板１０７上に複数配置してもよい。
（６）ビア形成工程
次に、図４（ｃ）に示すように、第１の絶縁層１１１において、第１の半導体チップ１０１の第２の電極１０９を露出する第１の開口部１１３をレーザ等により形成する。また、第２の半導体チップ１２５を搭載する場合は、第２の半導体チップ１２５の第３の電極１２７を露出する第２の開口部１２９を形成する。開口部形成時における第２の電極１０９及び第３の電極１２７の破損を防止するため、第２の電極１０９上及び第３の電極１２７上に、バリア層（図示せず）を形成してもよい。通常、第１の開口部１１３、第２の開口部１２９を形成した後には開口部内のスミアを除去するため、デスミア処理を行う。各開口部の大きさは、後述する配線めっき工程において容易に充填できる大きさであればよく、電流密度を考慮して各開口部を複数形成してもよい。
金属配線板１０７の突出部１０７ａ上に付着した絶縁性接着材は、前述したデスミア処理によって除去される。また、図２を参照して説明した半導体装置２００のように、第１の絶縁層１１１に金属配線板１０７の突出部１０７ａを露出する第３の開口部２０１を形成してもよい。
（７）シード層形成工程
次に、図５（ａ）に示すように、第１の開口部１１３、第２の開口部１２９の底面及び側壁、金属配線板１０７の突出部１０７ａ及び第１の絶縁層１１１を覆うシード層５０１をスパッタリングなどによって形成する。尚、シード層５０１を形成する前に、逆スパッタを行うことにより、第２の電極１０９、第３の電極１２７及び金属配線板１０７の突出部１０７ａの表面上の酸化膜を除去しておくことが好ましい。シード層５０１の材料としては、Ｔｉ／ＣｕやＴｉＷ／Ｃｕ等を用いることができる。尚、図２を参照して説明した半導体装置２００のように、第１の絶縁層１１１に金属配線板１０７の突出部１０７ａを露出する第３の開口部２０１を形成されている場合、シード層５０１は第３の開口部２０１の底面及び側壁を覆ってもよい。
（８）めっきレジスト形成工程
次に、図５（ｂ）に示すように、感光性のフォトレジストをシード層５０１上に塗布し、パターニングを行ってめっきレジスト５０３を形成する。
（９）めっき工程
次に、図５（ｃ）に示すように、電解めっきによってシード層５０１上に導電層５０５を形成する。導電層５０５は、第１の開口部１１３、第２の開口部１２９内に形成される。めっき液としては、硫酸銅めっき液を用いてもよい。
（１０）シード層の除去
次に、図６（ａ）に示すように、めっきレジスト５０３をレジスト剥離液で除去し、露出したシード層５０１をエッチングにより除去する。これにより、配線層１１７、第１の導電部１１５及び第２の導電部１３１が形成される。尚、図２を参照して説明した半導体装置２００のように、第１の絶縁層１１１に金属配線板１０７の突出部１０７ａを露出する第３の開口部２０１を形成されている場合、以上の電解めっき工程によって、第３の導電部２０３が形成されてもよい。
（１１）表面絶縁層の形成工程
次に、図６（ｂ）に示すように、金属配線板１０７の半導体チップ搭載面とは反対側の面上、及び配線層１１７上と第１の絶縁層１１１上とにソルダーレジスト６０１、６０３を塗布する。
また、第１の絶縁層１１１上に形成されたシード層５０３の除去は、ソルダーレジスト６０３の塗布後に行ってもよい。ソルダーレジスト６０３の塗布後にシード層５０３を除去することにより金属配線板１０７の突出部１０７ａがシード層５０３とともにエッチングされてしまうことを防止することができる。
その後、図６（ｃ）に示すように、金属配線板１０７の半導体チップ搭載面とは反対側の面上に形成されたソルダーレジスト６０１をパターニングして放熱開口部を形成することにより、第１の表面絶縁層１１９が形成される。また、配線層１１７上及び第１の絶縁層１１１上に形成されたソルダーレジスト６０３に配線層１１７に接続された外部端子を露出する開口を形成する。露出された外部端子上は、Ｎｉ−Ａｕめっきなどで表面処理してもよい。
（１２）個片化工程
その後、ブレード等によって半導体装置の個片化を行う。例えば、図６（ｃ）の二点鎖線で示す箇所を切断することにより半導体装置を個片化してもよい。尚、半導体装置を個片化する際、金属配線板１０７において、パターンが形成されている部分とパターンが形成されていない部分とが電気的に短絡している吊り部を切断する。
以上の（１）〜（１２）の工程により、図１に示した本発明の第１の実施形態に係る半導体装置１００を製造することができる。本発明に係る半導体装置を多層構造とする場合は、（５）〜（９）の工程を繰り返すことにより、複数の配線層を形成する。
（実施形態２）
本発明の第２の実施形態に係る半導体装置について、図７を参照しながら説明する。尚、図７に示す半導体装置において、図１又は図２に示した本発明の第１の実施形態に係る半導体装置１００、２００と同一又は類似の構成要素については、同一の符号を付し、重複する説明は省略する。
図７は、本発明の第２の実施形態に係る半導体装置の概略断面図である。
図７を参照すると、本発明の第２の実施形態に係る半導体装置７００は、第１の半導体チップ１０１と、第１の電極１０３と、突出部１０７ａを有する金属配線板１０７と、第２の電極１０９と、第１の絶縁層１１１と、第１の導電部１１５と、第２の絶縁層７０１と、第３の導電部２０３と、配線層１１７と、支持板７０５を含む。突出部１０７ａの厚みｗ４は、金属配線板１０７の厚みｗ３と実質的に同一又はそれ以上の厚さを有する。尚、突出部の厚みｗ４は、図７に示すように、突出部１０７ａにおける金属配線板１０７の板厚を示す。
第１の半導体チップ１０１は、金属配線板１０７の互いに隣接する突出部１０７ａの間に設けられたキャビティ部７０７に上に搭載される。本発明の第１の実施形態に係る半導体装置１００と同様に、第１の半導体チップ１０１の第１の面上に配置された第１の電極１０３は、導電層１０５を介して金属配線板１０７と電気的に接続され、第１の半導体チップ１０１の第２の面上に配置された第２の電極１０９は、第１の導電部１１５を介して配線層１１７と電気的に接続される。
本発明の第１の実施形態に係る半導体装置１００とは異なり、半導体装置７００では、金属配線板１０７の突出部１０７ａの周囲が突出部１０７ａ上を除いて第２の絶縁層７０１により封止される。また、第１の絶縁層１１１は、第１の半導体チップ１０１、第２の電極１０９及び金属配線板１０７を封止する。第１の電極１０３及び導電層１０５は、第１の絶縁層１１１により封止されてもよく、第１の絶縁層１１１とは異なる絶縁層（図示せず）により封止されてもよい。第１の絶縁層１１１には、図２を参照して説明した半導体装置２００と同様に、突出部１０７ａを露出する第３の開口部２０１が設けられ、第３の開口部２０１には突出部１０７ａと配線層１１７とを電気的に接続する第３の導電部２０３が設けられる。第１の半導体チップ１０１を搭載した金属配線板１０７は、絶縁性の接着剤層７０３を介して支持板７０５上に配置される。
図７では、金属配線板１０７に第１の半導体チップ１０１が配置されている構成を示しているが、必要に応じて金属配線板１０７に第１の半導体チップ１０１と電気的に接続される第２の半導体チップ１２５を搭載してもよい。また、図７では、半導体装置７００は、第１の半導体チップ１０１を二つ搭載しているが、半導体装置７００に搭載される半導体チップは二つに限定されるわけではない。
突出部１０７ａの周囲を封止する第２の絶縁層７０１の材料は、モールド成形されたエポキシ樹脂などであってもよい。また、金属配線板１０７と支持板７０５とを接合する接着剤層７０３は、絶縁性を有し、高熱伝導材料であることが好ましい。支持板７０５は、金属板であることが好ましい。但し、支持板７０５は金属板に限定されるわけではなく、絶縁基板であってもよい。
半導体装置７００では、前述した第１の実施形態に係る半導体装置１００、２００と同様に、放熱性に優れ、大電流を流しても金属配線板１０７と配線層１１７との接続経路が溶断せず、半導体装置７００は安定的に動作することができる。また、配線層１１７における配線の引き回しの自由度を向上させることができる。さらに、金属配線板１０７の突出部１０７の周囲が第２の絶縁層７０１により封止されることにより、突出部１０７ａの周囲の形状をより安定的に維持することができる。また、半導体装置７００では、突出部１０７ａの周囲が第２の絶縁層７０１により封止されることにより、半導体装置７００の製造工程において、第１の絶縁層１１１を形成する際に、絶縁性接着材による突出部１０７ａ周囲の埋め込みが容易になる。
尚、図７では、単層構造を有する半導体装置７００を示したが、半導体装置７００は多層構造を有してもよい。
本発明の第２の実施形態に係る半導体装置７００の製造方法について、図８〜図１０を参照しながら説明する。但し、本発明の半導体装置の製造方法は多くの異なる態様で実施することが可能であり、以下に示す記載内容に限定して解釈されるものではない。以下に説明する本発明の第２の実施形態に係る半導体装置の製造方法では、図３〜図６を参照して説明した本発明の第１の実施形態に係る半導体装置１００の製造方法と同一又は類似の工程については重複する説明を簡略化又は省略する。
本発明の第１の実施形態に係る半導体装置の製造方法と同様に、図８（ａ）に示すように金属板８０１を準備し、図８（ｂ）に示すように金属板８０１にパターンを形成し、金属配線板１０７を形成する。次に、図８（ｃ）に示すように、プレス機を使用して、プレス加工又は絞り加工によって金属配線板１０７を折り曲げて突出部１０７ａ及びキャビティ部７０７を形成する。尚、突出部１０７ａは、金属配線板１０７をエッチングすることによって形成されてもよい。
次に、図８（ｄ）に示すように、モールド金型を用いて、金属配線板１０７の突出部１０７ａ上を除く突出部１０７ａの０周囲を第２の絶縁層７０１によって封止する。第２の絶縁層７０１は、トランスファーモールドにより形成される。ここで、後述するように、金属配線板１０７上には第１の半導体チップ１０１が配置されるが、金属配線板１０７の第１の半導体チップ１０１と対向する面及びその逆側の面は、第２の絶縁層７０１によって封止されない。
次に、図９（ａ）に示すように、導電性接着材を含む導電層１０５を用いて、第１の面上に第１の電極１０３が配置され、第２の面上に第２電極１０９が配置された第１の半導体チップ１０１を金属配線板１０７のキャビティ部７０７上に固定する。
次に、図９（ｂ）に示すように、切断金型を用いて、金属配線板１０７のパターンが形成されている部分とパターンが形成されていない部分とが電気的に短絡している吊り部を切断する。
次に、図９（ｃ）に示すように、接着剤層７０３を用いて、第１の半導体チップ１０１を搭載した金属配線板１０７を支持体７０５上に固定する。
以降の工程は、図４（ｂ）〜図６を参照して説明した本発明の第１の実施形態に係る半導体装置１００の製造方法の（５）〜（１２）の工程と略同じである。即ち、図１０（ａ）に示すように、第１の絶縁層１１１を形成し、第１の絶縁層１１１に第１の半導体チップ１０１の第２の面上に配置された電極１０９を露出する第１の開口部１１３及び金属配線板１０７と突出部１０７ａを露出する第３の開口部２０１を形成する。
次に、図１０（ｂ）に示すように、第１の導電部１１５、第３の導電部２０３及び配線層１１７をそれぞれ第１の開口部１１３内、第３の開口部２０１内、及び第１の絶縁層上に電解めっきによって形成する。めっきレジストを除去した後、配線層１１７上及び第１の絶縁層１１１上にソルダーレジストを塗布し、表面絶縁層１２３を形成する。表面絶縁層１２３に配線層１１７に接続された外部端子を露出する開口を形成する。露出された外部端子上は、Ｎｉ−Ａｕめっきなどで表面処理してもよい。最後に、例えば、図１０（ｂ）の二点鎖線で示す箇所をブレード等によって切断することにより半導体装置の個片化を行う。以上の工程により、図７に示した本発明の第２の実施形態に係る半導体装置７００を製造することができる。
（実施形態３）
本発明の第３の実施形態に係る半導体装置について、図１１を参照しながら説明する。尚、図１１に示す半導体装置において、図１及び図２に示した本発明の第１の実施形態に係る半導体装置１００、２００又は図７に示した本発明の第２の実施形態に係る半導体装置７００と同一又は類似の構成要素については、同一の符号を付し、重複する説明は省略する。
図１１は、本発明の第３の実施形態に係る半導体装置の概略断面図である。
図１１を参照すると、本発明の第３の実施形態に係る半導体装置１１００は、第１の半導体チップ１０１と、第１の電極１０３と、突出部１０７ａを有する金属配線板１０７と、第２の電極１０９と、第１の導電部１１５と、第１の絶縁層１１０１と、第２の絶縁層１１０３と、第３の導電部２０３と、配線層１１７とを含む。金属配線板１０７の突出部１０７ａの厚みｗ６は、金属配線板１０７の厚みｗ５と実質的に同一又はそれ以上の厚さを有する。尚、突出部の厚みｗ６は、図１１に示すように、突出部１０７ａにおける金属配線板１０７の板厚を示す。
第１の半導体チップ１０１は、第２の実施形態に係る半導体装置７００と同様に、金属配線板１０７の互いに隣接する突出部１０７ａの間に設けられたキャビティ部７０７に上に搭載される。
本発明の第１の実施形態に係る半導体装置１００及び第２の実施形態に係る半導体装置７００とは異なり、半導体装置１１００では、第１の半導体チップ１０１、第１の電極１０３、導電層１０５、第２の電極１０９及び金属配線板１０７は、金属配線板１０７の第１の半導体チップ１０１が搭載された面側及びその反対面側の両側から第１の絶縁層１１０１及び第２の絶縁層１１０３により封止される。
第１の絶縁層１１０１には、第２の電極１０９を露出する第１の開口部１１３と突出部１０７ａを露出する第３の開口部２０１とが設けられる。第１の開口部１１３には第２の電極１０９と配線層１１７とを電気的に接続する第１の導電部１１５が設けられ、第３の開口部２０１には突出部１０７ａと配線層１１７とを電気的に接続する第３の導電部２０３が設けられる。尚、金属配線板１０７の第１の半導体チップ１０１が搭載されている面とは反対側の面は露出されてもよい。
図１１では、金属配線板１０７に第１の半導体チップ１０１が配置されている構成を示しているが、必要に応じて金属配線板１０７に第１の半導体チップ１０１と電気的に接続される第２の半導体チップ１２５を搭載してもよい。また、図１１では、半導体装置１１００は、第１の半導体チップ１０１を二つ搭載しているが、半導体装置１１００に搭載される半導体チップは二つに限定されるわけではない。
第１の絶縁層１１０１及び第２の絶縁層１１０３の材料は、絶縁性樹脂であれば、特に限定されない。第１の絶縁層１１０１及び第２の絶縁層の材料としては、例えば、シリカをフィラーとして含有したエポキシ樹脂であってもよい。エポキシ樹脂におけるシリカ含有量は、例えば、４０重量％〜９０重量％であり、必要に応じて適宜調整されてもよい。尚、第１の絶縁層１１０１の材料と第２の絶縁層１１０３の材料とは、同一であってもよく、異なっていてもよい。
半導体装置１１００では、前述した第１の実施形態に係る半導体装置１００、２００と同様に、放熱性に優れ、大電流を流しても金属配線板１０７と配線層１１７との接続経路が溶断せず、半導体装置１１００は安定的に動作することができる。また、半導体装置１１００では、第２の実施形態に係る半導体装置７００で用いている金属配線板１０７を搭載するための支持板を省略することができるため、シンプルなパッケージ構造を実現することができる。
尚、図１１では、単層構造を有する半導体装置１１００を示したが、半導体装置１１００は多層構造を有してもよい。
本発明の第３の実施形態に係る半導体装置１１００の製造方法について、図１２及び図１３を参照しながら説明する。但し、本発明の半導体装置の製造方法は多くの異なる態様で実施することが可能であり、以下に示す記載内容に限定して解釈されるものではない。以下に説明する本発明の第３の実施形態に係る半導体装置の製造方法では、図３〜図６を参照して説明した本発明の第１の実施形態に係る半導体装置１００の製造方法と同一又は類似の工程及び図８〜図１０を参照して説明した本発明の第２の実施形態に係る半導体装置７００の製造方法と同一又は類似の工程については重複する説明を簡略化又は省略する。
本発明の第２の実施形態に係る半導体装置の製造方法と同様に、図８（ａ）〜図８（ｃ）に示したように金属板を準備し、該金属板にパターンを形成して金属配線板１０７を形成する。さらに、プレス機を使用して、プレス加工又は絞り加工によって金属配線板１０７を折り曲げて、図１２（ａ）に示すように、突出部１０７ａ及びキャビティ部７０７を形成する。
次に、図１２（ｂ）に示すように、導電性接着材を含む導電層１０５を用いて、第１の面上に第１の電極１０３が配置され、第２の面上に第２電極１０９が配置された第１の半導体チップ１０１を金属配線板１０７のキャビティ部７０７上に固定する。
次に、図１２（ｃ）に示すように、第１の絶縁層１１０１及び第２の絶縁層を形成する。まず、金属配線板１０７を離型シート１２０１に挟み込み、真空状態で加熱し、第１の絶縁層１１０１及び第２の絶縁層の材料である絶縁性接着材を軟化させ、気泡等が入らないように金属配線板１０７の半導体チップ搭載面の凹凸及びその逆側の面の凹凸を絶縁性接着材により十分埋め込む。第１の絶縁層１１０１及び第２の絶縁層の材料である絶縁性接着材は、同一であってもよく、異なっていてもよい。これにより、金属配線板１０７は、第１の半導体チップ１０１が搭載された面側及びその反対面側の両側から第１の絶縁層１１０１及び第２の絶縁層１１０３により封止される。
次に、図１３（ａ）に示すように、形成した絶縁性接着剤層の表面の凹凸を加熱、加圧により平坦化させた後、離型シート１２０１を剥離する。必要に応じて、Ａｒ、Ｏ２やＣＦ４のプラズマによるエッチング処理を行って、第２の絶縁層１１０３に、金属配線板１０７の第１の半導体チップ１０１が搭載されている面とは反対側の面を露出してもよい。
以降の工程は、図４（ｃ）〜図６を参照して説明した本発明の第１の実施形態に係る半導体装置１００の製造方法の（６）〜（１２）の工程と略同じである。即ち、図１３（ｂ）に示すように、第１の絶縁層１１０１に第１の半導体チップ１０１の第２の面上に配置された電極１０９を露出する第１の開口部１１３及び金属配線板１０７と突出部１０７ａを露出する第３の開口部２０１を形成する。
次に、図１０（ｂ）に示すように、第１の導電部１１５、第２の導電部２０３及び配線層１１７をそれぞれ第１の開口部１１３内、第３の開口部２０３内及び第１の絶縁層１１０１上に電解めっきによって形成する。めっきレジストを除去した後、配線層１１７上及び第１の絶縁層１１１上にソルダーレジストを塗布し、表面絶縁層１２３を形成する。表面絶縁層１２３に配線層１１７に接続された外部端子を露出する開口を形成する。露出された外部端子上は、Ｎｉ−Ａｕめっきなどで表面処理してもよい。最後に、金属配線板１０７において、パターンが形成されている部分とパターンが形成されていない部分とが電気的に短絡している吊り部を切断ブレード等によって切断することにより半導体装置の個片化を行う。以上の工程により、図１１に示した本発明の第３の実施形態に係る半導体装置１１００を製造することができる。
（実施形態４）
本発明の第４の実施形態に係る半導体装置について、図１４を参照しながら説明する。尚、図１４に示す半導体装置において、図１及び図２に示した本発明の第１の実施形態に係る半導体装置１００、２００、図７に示した本発明の第２の実施形態に係る半導体装置７００又は図１１に示した本発明の第３の実施形態に係る半導体装置１１００と同一又は類似の構成要素については、同一の符号を付し、重複する説明は省略する。
図１４は、本発明の第４の実施形態に係る半導体装置の概略断面図である。
図１４を参照すると、本発明の第４の実施形態に係る半導体装置１４００は、第１の半導体チップ１０１と、第１の電極１０３と、突出部１０７ａを有する金属配線板１０７と、第２の電極１０９と、第２の半導体チップ１４０１と、第３の電極１４０３と、第１の絶縁層１１１と、第１の導電部１１５と、第２の導電部１４０７と、配線層１１７と、支持体７０５と、を含む。金属配線板１０７の突出部１０７ａの厚みｗ８は、金属配線板１０７の厚みｗ７と実質的に同一又はそれ以上の厚さを有する。尚、突出部の厚みｗ８は、図１１に示すように、突出部１０７ａにおける金属配線板１０７の板厚を示す。
第１の半導体チップ１０１は、金属配線板１０７上に搭載される。本発明の第１の実施形態に係る半導体装置１００と同様に、第１の半導体チップ１０１の第１の面上に配置された第１の電極１０３は、導電層１０５を介して金属配線板１０７と電気的に接続され、第１の半導体チップ１０１の第２の面上に配置された第２の電極１０９は、第１の導電部１１５を介して配線層１１７と電気的に接続される。第１の半導体チップ１０１を搭載した金属配線板１０７は、支持体７０５上に配置される。
第２の半導体チップ１４０１は、第１の半導体チップ１０１の動作を制御するＩＣであってもよい。本発明の第１の実施形態に係る半導体装置１００とは異なり、第２の半導体チップ１４０１は、支持体７０５上に配置される。第２の半導体チップ１４０１の第１の半導体チップ１０１の第２の面と同じ側の第１の面上には、第２の半導体チップ１４０１と電気的に接続された第３の電極１４０３が配置される。第２の半導体チップ１４０１及び第３の電極１４０３は、第１の絶縁層により封止される。第１の絶縁層１１１には第３の電極１４０３を露出する第２の開口部１４０５が設けられ、第２の開口部１４０５には第２の導電部１４０７が設けられる。第３の電極１４０３は、第２の導電部１４０７を介して配線層１１７と電気的に接続される。
支持板７０５は、金属板であることが好ましい。但し、支持板７０５は金属板に限定されるわけではなく、絶縁基板であってもよい。第１の半導体チップ１０１を搭載した金属配線板１０７及び第２の半導体チップ１４０１は、絶縁性の接着剤層７０３を介して支持板７０５上に配置される。接着剤層７０３は、絶縁性を有し、高熱伝導材料であることが好ましい。
金属配線板１０７の形状は、図１４に示した構成に限定されるわけではない。例えば、第２の実施形態及び第３の実施形態のように、互いに隣接する突出部１０７ａの間にキャビティ部が設けられた形状を有してもよい。また、第２の実施形態と同様に、金属配線板１０７の突出部１０７ａ上を除く突出部１０７ａの周囲が絶縁層（モールド樹脂）で封止されてもよい。
本実施形態に係る半導体装置１４００では、前述した第１の実施形態に係る半導体装置１００、２００と同様に、放熱性に優れ、金属配線板１０７と配線層１１７との接続経路が大電流を流しても溶断せず、半導体装置１４００は安定的に動作することができる。また、配線層１１７における配線の引き回しの自由度を向上させることができる。さらに、半導体装置１４００では、支持板７０５に高熱伝導性の基板を用いると、支持基板７０５は放熱フィンとして機能し、半導体チップで発生する熱を放熱するため、半導体装置１４００の温度変化による反りの変動を抑制することができる。また、第２の半導体チップ１４０１を金属配線板１０７上ではなく、支持板７０５上に配置することにより、第１の半導体チップ１０１と第２の半導体チップ１４０１とが分離され、第２の半導体チップ１４０１は、第１の半導体チップ１０１で発生する熱の影響を受けにくくなり、さらに第１の半導体チップ１０１と第２の半導体チップ１４０１の間に配置された金属配線板１０７の突出部１０７ａがＥＭＩシールドとしても機能するため、半導体装置１４００の信頼性が向上される。
尚、図１４では、単層構造を有する半導体装置１４００を示したが、半導体装置１４００は多層構造を有してもよい。
実施形態４に係る半導体装置の製造方法は、第２の半導体チップ１４０１を支持板７０５上に配置することを除いて、第２の実施形態に係る半導体装置の製造方法と略同様である。
（実施形態５）
本発明の第５の実施形態に係る半導体装置について、図１５を参照しながら説明する。尚、図１５に示す半導体装置において、図１に示した本発明の第１の実施形態に係る半導体装置１００と同一又は類似の構成要素については、同一の符号を付し、重複する説明は省略する。
図１５（ａ）は、本発明の第１の実施形態に係る半導体装置の概略断面図であり、図１５（ｂ）は、本発明の第１の実施形態に係る半導体装置の概略上面透過図である。図１５（ａ）は図１５（ｂ）のＢ−Ｂ線に沿った断面図である。図１５は、本発明の第５の実施形態に係る半導体装置の製造工程において、半導体装置を個片化する前段階の半導体装置を示している。尚、半導体装置が個片化される際は、図１５（ｂ）に示した二点鎖線に沿って切断されるものとする。また、図１５（ｂ）では、半導体装置の一部の構成を省略して示している。
図１５を参照すると、本発明の第５の実施形態に係る半導体装置１５００は、金属配線板が第１の半導体チップの第１の電極に対応する領域において分離部が設けられていること除いて、上述した本発明の第１の実施形態に係る半導体装置１００と略同一の構成を有する。
図１５に示す半導体装置１５００では、第１の半導体チップ１０１が二つ搭載された構成を示しており、金属配線板１０７における、第１の半導体チップ１０１の第１の面上に配置された電極１０３に対応する領域には分離部１５０１、１５０３が設けられている。したがって、半導体装置１５００では、金属配線板１０７は、分離部１５０１及び１５０３によって分離されている。
本実施形態に係る半導体装置１５００は、前述した第１の実施形態に係る半導体装置１００、２００と同様に、放熱性に優れ、金属配線板１０７と配線層１１７との接続経路が大電流を流しても溶断せず、半導体装置１５００は安定的に動作することができる。また、配線層１１７における配線の引き回しの自由度を向上させることができる。さらに、半導体装置１５００では、第１の半導体チップ１０１の第１の面上に配置された電極１０３に対応する領域に設けられた分離部１５０１及び１５０３によって金属配線板１０７が分離されることにより、金属配線板１０７を、金属配線板１０７と配線層１１７との接続経路と、該接続経路を除いた領域とに分離することができる。接続経路を除いた領域は、放熱経路として機能し、金属配線板１０７と配線層１１７との接続経路に大電流が流れた場合でも、接続経路から分離された放熱経路には電流が流れない。そのため、安全に放熱構造が得られ、放熱性をより向上させることができる。
尚、図１５では、単層構造を有する半導体装置１５００を示したが、半導体装置１５００は多層構造を有してもよい。
第５の実施形態に係る半導体装置の製造方法は、金属配線板１０７に分離部を形成することを除いて、第１の実施形態に係る半導体装置の製造方法と略同様である。分離部は、図３（ｂ）に示したように、エッチング又はパンチングにより金属板にパターンを形成する際に、同時に形成することができる。
（実施形態６）
本発明の第６の実施形態に係る半導体装置について、図１６を参照しながら説明する。尚、図１６に示す半導体装置において、図１に示した本発明の第１の実施形態に係る半導体装置１００と同一又は類似の構成要素については、同一の符号を付し、重複する説明は省略する。
図１６（ａ）は、本発明の第６の実施形態に係る半導体装置の概略断面図である。
図１６（ａ）を参照すると、本発明の第６の実施形態に係る半導体装置１６００は、第１の半導体チップ１０１と、第１の電極１０３と、突出部１０７ａを有する金属配線板１０７と、第２の電極１０９と、第１の絶縁層１１１とを含む。第１の電極１０３は第１の半導体チップ１０１の第１の面上に配置され、第２の電極１０９は、第１の半導体チップ１０１の第２の面上に配置される。第１の電極１０３は、導電層１０５を介して金属配線板１０７と電気的に接続される。金属配線板１０７の突出部１０７ａは、第１の半導体チップ１０１の第２の面側に突出している。第１の絶縁層１１１は、第１の半導体チップ１０１及び第２の電極１０９を封止する。第１の電極１０３及び導電層１０５は、第１の絶縁層１１１によって封止されてもよく、第１の絶縁層１１１とは異なる絶縁層（図示せず）により封止されてもよい。
半導体装置１６００は、金属配線板１０７上に配置され、金属配線板１０７と電気的に絶縁された第２の半導体チップ１２５を備えてもよい。第２の半導体チップ１２５は、第１の半導体チップ１０１の動作を制御するＩＣであってもよい。第１の半導体チップ１０１の第２の面と同じ側の第２の半導体チップ１２５の面上には、第２の半導体チップ１２５と電気的に接続された第３の電極１２７が配置される。
半導体装置１６００において、第１の絶縁層１１１には、第２の電極１０９を露出する第１の開口部１１３と、第３の電極１２７を露出する第２の開口部１２９とが設けられる。
本発明の第１の実施形態に係る半導体装置１００とは異なり、本実施形態に係る半導体装置１６００では、第１の開口部１１３に設けられる第１の導電部１１５、第２の開口部１２９に設けられる第２の導電部１３１、及び第１の絶縁層１１１上に設けられる配線層１１７が省略される。
図１６（ｂ）に示すように、本発明の第６の実施形態に係る半導体装置１６００は、実装基板１６０１と接続することができる。実装基板１６０１は、種々の電子部品や集積回路などを実装したプリント回路基板である。実装基板１６０１上には外部接続用の電極１６０３が設けられる。外部接続用の電極１６０３は、実装基板１６０１上に配置されたソルダーレジスト層１６０５に設けられた開口を通じて外部に露出される。
半導体装置１６００と実装基板１６０１とは、はんだ等の導電接続部１６０７によって接続される。導電接続部１６０７は、第２の電極１０９を露出する第１の開口部１１３内及び第３の電極１２７を露出する第２の開口部１２９内に設けられ、第１の半導体チップ１０１上の第２の電極１０９と実装基板１６０１上の電極１６０３、及び第２の半導体チップ１２５上の第３の電極１２７と実装基板１６０１上の電極１６０３をそれぞれ電気的に接続する。また、導電接続部１６０７は、金属配線板１０７の突出部１０７ａ上に配置され、突出部１０７ａと実装基板１６０１上の電極１６０３とを電気的に接続する。
第１の半導体チップ１０１上の第２の電極１０９及び第２の半導体チップ１２５上の第３の電極１２７は、導電接続部１６０７及び実装基板１６０１上の電極１６０３を介して実装基板１６０１に搭載された電子部品や回路に電気的に接続されることができる。また、第１の半導体チップ１０１上の第１の電極１０３は、金属配線板１０７の突出部１０７ａ、導電接続部１６０７及び実装基板１６０１上の電極１６０３を介して実装基板１６０１に搭載された電子部品や回路に電気的に接続されることができる。
尚、第２の電極１０９を露出する第１の開口部１１３内及び第３の電極１２７を露出する第２の開口部１２９内には、第１の実施形態に係る半導体装置１００と同様に、第１の導電部及び第２の導電部をそれぞれ設けてもよい。この場合、導電接続部１６０７は、第１の導電部上及び第２の導電部上にそれぞれ設けられる。また、第２の実施形態に係る半導体装置２００と同様に、第１の絶縁層１１１は金属配線板１０７の突出部１０７ａ覆っていてもよく、第１の絶縁層１１１に突出部１０７ａを露出する第３の開口部を設けてもよい。第３の開口部には、第３の導電部が設けられてもよい。この場合、突出部１０７ａと実装基板１６０１とを接続する導電接続部１６０７は、第３の開口部内に設けられてもよく、第３の開口部に設けられた第３の導電部上に設けられてもよい。
半導体装置１６００では、前述した第１の実施形態に係る半導体装置１００と同様に、放熱性に優れ、大電流を流しても金属配線板１０７と実装基板１６０１との接続経路が溶断せず、半導体装置１６００は安定的に動作することができる。
図１６を参照して説明した本発明の第６の実施形態に係る半導体装置１６００は、前述した第１の実施形態に係る半導体装置１００と類似の構成を有しているが、本実施形態に係る半導体装置１６００は図１６に示した構成に限定されず、前述した第２の実施形態〜第５の実施形態に係る半導体装置と類似の構成を有してもよい。
以上に述べた第１の実施形態〜第６の実施形態では、金属配線板に搭載される第１の半導体チップが、例えば、ＩＧＢＴ、ＩＥＧＴなどの縦型のパワー半導体デバイスである例を説明したが、第１の半導体チップ１０１は、縦型のパワー半導体デバイスに限定されるわけではない。
（実施形態７）
本発明の第７の実施形態に係る半導体装置について、図１７を参照しながら説明する。尚、図１７に示す半導体装置において、図１に示した本発明の第１の実施形態に係る半導体装置１００と同一又は類似の構成要素については、同一の符号を付し、重複する説明は省略する。
図１７は、本発明の第７の実施形態に係る半導体装置の概略断面図である。
図１７によると、半導体装置１７００は、第１の半導体チップ１７０１と、第１の電極１７０３と、金属板１７０７と、第１の絶縁層１１１と、第１の導電部１７１１と、配線層１１７と、を含む。
第１の半導体チップ１７０１は、金属板１７０７上に搭載される。第１の半導体チップ１７０１は、接合層１７０５によって、金属板１７０７上に固定される。接合層１７０５がはんだなどの金属を含む導電材の場合、拡散バリア層（図示せず）が第１の半導体チップ１７０１上に配置されてもよい。第１の半導体チップ１７０１の金属板１７０７に対向する面とは逆側の第１の面上には、第１の半導体チップ１７０１と電気的に接続された第１の電極１７０３が配置される。第１の半導体チップ１７０１は、第１の絶縁層１１１により封止される。第１の電極１７０３及び接合層１７０５は、第１の絶縁層１１１により封止されてもよく、第１の絶縁層１１１とは異なる絶縁層（図示せず）により封止されてもよい。第１の絶縁層１１１には、第１の電極１７０３を露出する第１の開口部１７０９が設けられ、第１の電極１７０３は、第１の開口部１７０９に設けられた導電部１７１１を介して配線層１１７と電気的に接続される。
本発明の第１の実施形態に係る半導体装置１００とは異なり、本実施形態に係る半導体装置１７００では、第１の半導体チップ１７０１は、縦型の半導体デバイスではなく、例えば、横型のパワーＭＯＳＦＥＴであってもよい。但し、第１の半導体チップ１７０１は、横型のパワーＭＯＳＦＥＴに限定されるわけではなく、縦型の半導体デバイスでなければ特に限定されない。
金属板１７０７は、第１の半導体チップ１７０１の金属板１７０７に対向する面とは逆側の第１の面側に突出する突出部１７０７ａを有する。突出部１７０７ａの厚みｗ１０は、金属板１７０７の厚みｗ９と実質的に同一又はそれ以上の厚さを有する。尚、突出部の厚みｗ１０は、図１７に示すように、突出部１７０７ａにおける金属配線板１７０７の板厚を示す。尚、金属板１７０７の形状は、図１７に図示している形状に限定されず、例えば、第２の実施形態及び第３の実施形態のように、互いに隣接する突出部１７０７ａの間にキャビティ部が設けられた形状を有してもよい。また、第２の実施形態と同様に、金属板１７０７の突出部１７０７ａ上を除く突出部１７０７ａの周囲が絶縁層（モールド樹脂）で封止されてもよい。
また、図１７を参照すると、半導体装置１７００では、第１の半導体チップ１７０１が搭載されている面とは反対側の金属板１７０７上には第１の表面絶縁層１１９が配置されている。しかしながら、金属板１７０７は、第２の実施形態又は第４の実施形態のように支持体上に配置されてもよく、第３の実施形態のように金属配線板１７０７の第１の半導体チップ１７０１が搭載された面側及びその反対面側の両側から２つの絶縁層により封止されてもよい。
図示してはいないが、半導体装置１７００は、第１の半導体チップ１７０１の動作を制御するＩＣなどといった第２の半導体チップを搭載してもよい。また、図１７では、半導体装置１７００は、第１の半導体チップ１７０１を二つ搭載しているが、半導体装置１７００に搭載される半導体チップは二つに限定されるわけではない。
本実施形態に係る半導体装置１７００では、第２の表面絶縁層１２３に設けられた開口１７１３を介して実装基板（図示せず）と半導体装置１７００とを接続することにより、突出部１７０７ａは、放熱経路として機能する。そのため、金属板１７０７の第１の半導体チップ１７０１が搭載されている面側及びその逆側の面側に放熱構造が得られ、放熱性をより向上させることができる。
また、突出部１７０７ａの突出方向とは逆側に別の実装基板（図示せず）が配置されてもよい。該別の実装基板は、第１の表面絶縁層１１９に設けられた開口を通じて金属板１７０７と電気的に接続されてもよく、この場合、金属板１７０７の突出部１７０７ａは、第２の表面絶縁層１２３に設けられた開口を通じて半導体装置１７００と接続された実装基板と第１の表面絶縁層１１９に設けられた開口を通じて金属板１７０７と接続された別の実装基板とを接続する接続経路として機能してもよい。この金属板１７０７の突出部１７０７ａを通じて、第２の表面絶縁層１２３に設けられた開口を通じて半導体装置１７００と接続された実装基板に搭載された電子部品や回路は、第１の表面絶縁層１１９に設けられた開口を通じて金属板１７０７と接続された別の実装基板に搭載された電子部品や回路と電気的に接続されることができる。
この場合、突出部１７０７ａの厚みｗ１０は、金属板１７０７の厚みｗ９と実質的に同一又はそれ以上の厚さを有するため、二つの実装基板を接続する接続経路、即ち、金属配線板１０７の突出部１７０７ａの厚さと断面積を十分に確保することができる。そのため、接続経路に大電流が流れても電流密度が低減されて通電部の溶断を防止することができる。
尚、図１７では、単層構造を有する半導体装置１７００を示したが、半導体装置１７００は多層構造を有してもよい。
図１７を参照して説明した本発明の第７の実施形態に係る半導体装置１７００は、前述した第１の実施形態に係る半導体装置１００と類似の構成を有しているが、本実施形態に係る半導体装置１７００は図１７に示した構成に限定されず、前述した第２の実施形態〜第５の実施形態に係る半導体装置と類似の構成を有してもよい。
（実施形態８）
本発明の第８の実施形態に係る半導体装置について、図１８を参照しながら説明する。尚、図１８に示す半導体装置において、図１７に示した本発明の第７の実施形態に係る半導体装置１７００と同一又は類似の構成要素については、同一の符号を付し、重複する説明は省略する。
図１８（ａ）は、本発明の第８の実施形態に係る半導体装置の概略断面図である。
図１８（ａ）を参照すると、半導体装置１８００は、第１の半導体チップ１７０１と、第１の電極１７０３と、突出部１７０７ａを有する金属板１７０７と、第１の絶縁層１１１と、を含む。
第１の半導体チップ１７０１は、接合層１７０５によって、金属板１７０７上に固定される。金属板１７０７は、第１の半導体チップ１７０１の金属板１７０７に対向する面とは逆側の第１の面側に突出する突出部１７０７ａを有する。第１の半導体チップ１７０１の該第１の面上には、第１の半導体チップ１７０１と電気的に接続された第１の電極１７０３が配置される。第１の半導体チップ１７０１は、第１の絶縁層１１１により封止される。第１の電極１７０３及び接合層１７０５は、第１の絶縁層１１１により封止されてもよく、第１の絶縁層１１１とは異なる絶縁層（図示せず）により封止されてもよい。第１の絶縁層１１１には、第１の電極１７０３を露出する第１の開口部１７０９が設けられる。
図示してはいないが、半導体装置１８００は、金属配線板１０７上に配置され、金属配線板１０７と電気的に絶縁された第２の半導体チップを備えてもよい。第２の半導体チップは、第１の半導体チップ１０１の動作を制御するＩＣであってもよい。
前述した本発明の第７の実施形態に係る半導体装置１７００とは異なり、本実施形態に係る半導体装置１８００では、第１の開口部１７０９に設けられる第１の導電部１７１１、及び第１の絶縁層１１１上に設けられる配線層１１７が省略される。
図１８（ｂ）に示すように、本発明の第８の実施形態に係る半導体装置１８００は、実装基板１８０１と接続することができる。実装基板１８０１は、種々の電子部品や集積回路などを実装したプリント回路基板である。実装基板１８０１上には外部接続用の電極１８０３が設けられ、該電極１８０３は、実装基板１８０１上に配置されたソルダーレジスト層１８０５に設けられた開口を通じて外部に露出される。
半導体装置１８００と実装基板１８０１とは、はんだ等の導電接続部１８０７によって接続される。導電接続部１８０７は、第１の電極１７０３を露出する第１の開口部１７０９内に設けられ、第１の半導体チップ１０１上の第２の電極１０９と実装基板１８０１上の電極１８０３とを電気的に接続する。また、導電接続部１８０７は、金属配線板１７０７の突出部１７０７ａ上に配置され、突出部１７０７ａと実装基板１８０１上の電極１８０３とを接続する。
第１の半導体チップ１７０１上の第１の電極１７０３は、導電接続部１８０７及び実装基板１８０１上の電極１８０３を介して実装基板１８０１に搭載された電子部品や回路に電気的に接続されることができる。
尚、第１の電極１７０３を露出する第１の開口部１７０９内には、第１の実施形態に係る半導体装置１００と同様に、第１の導電部を設けてもよい。この場合、導電接続部１８０７は、第１の導電部上に設けられる。また、第２の実施形態に係る半導体装置２００と同様に、第１の絶縁層１１１は金属配線板１７０７の突出部１７０７ａ覆っていてもよく、第１の絶縁層１１１に突出部１７０７ａを露出する第３の開口部を設けてもよい。第３の開口部には、第３の導電部が設けられてもよい。この場合、突出部１０７ａと実装基板１６０１とを接続する導電接続部１８０７は、第３の開口部内に設けられてもよく、第３の開口部に設けられた第３の導電部上に設けられてもよい。
半導体装置１８００では、第１の開口部１７０６に設けられた導電接続部１８０７を介して実装基板１８０１と半導体装置１８００とを接続することにより、前述した第７の実施形態に係る半導体装置１７０と同様に、突出部１７０７ａは、放熱経路として機能する。そのため、金属板１７０７の第１の半導体チップ１７０１が搭載されている面側及びその逆側の面側に放熱構造が得られ、放熱性をより向上させることができる。
また、突出部１７０７ａの突出方向とは逆側に別の実装基板（図示せず）が配置されてもよい。該別の実装基板は、第１の表面絶縁層１１９に設けられた開口を通じて金属板１７０７と電気的に接続されてもよく、この場合、金属板１７０７の突出部１７０７ａは、実装基板１８０５と第１の表面絶縁層１１９に設けられた開口を通じて金属板１７０７と接続された別の実装基板とを接続する接続経路として機能してもよい。この金属板１７０７の突出部１７０７ａを通じて、実装基板１８０５に搭載された電子部品や回路は、第１の表面絶縁層１１９に設けられた開口を通じて金属板１７０７と接続された別の実装基板に搭載された電子部品や回路と電気的に接続されることができる。
この場合、突出部１７０７ａの厚みｗ１０は、金属板１７０７の厚みｗ９と実質的に同一又はそれ以上の厚さを有するため、二つの実装基板を接続する接続経路、即ち、金属板１７０７の突出部１７０７ａの厚さと断面積を十分に確保することができる。そのため、接続経路に大電流が流れても電流密度が低減されて通電部の溶断を防止することができる。
以上、本発明に係る半導体装置について説明したが、本発明は以上に述べた実施形態に限られたものではなく、要旨を逸脱しない範囲で適宜変更することが可能である。
１００ 半導体装置
１０１ 第１の半導体チップ
１０３ 第１の電極
１０５ 導電層
１０７ 金属配線板
１０７ａ 突出部
１０９ 第２の電極
１１１ 第１の絶縁層
１１３ 第１の開口部
１１５ 第１の導電部
１１７ 配線層
１１９ 第１の表面絶縁層
１２３ 第２の表面絶縁層
１２５ 第２の半導体チップ
１２７ 第３の電極
１２９ 第２の開口部
１３１ 第２の導電部
２０１ 第３の開口部
２０３ 第３の導電部

Claims (11)

  1. 金属配線板と、
    前記金属配線板の第１の面上に配置された第１の半導体チップと、
    前記第１の半導体チップの第１の面上に配置され、導電層を介して前記金属配線板と電気的に接続された第１の電極と、
    前記第１の半導体チップの第２の面上に配置され、前記第１の半導体チップと電気的に接続された第２の電極と、
    前記第１の半導体チップ及び前記第２の電極を封止する第１の絶縁層と、
    前記第１の絶縁層に設けられ、前記第２の電極を露出する第１の開口部と、
    前記第１の開口部に設けられ、前記第２の電極に電気的に接続された第１の導電部と、
    前記第１の絶縁層上に配置され、前記第１の導電部と電気的に接続された配線層と、
    前記金属配線板の前記第１の面とは反対側の第２の面上に配置された第２の絶縁層と、を備え、
    前記金属配線板は、前記第１の半導体チップの前記第２の面側に屈曲されて突出する突出部を有し、
    前記突出部は、前記配線層と電気的に接続し、
    前記突出部は、前記第２の絶縁層によって覆われ、
    前記第２の絶縁層は、前記第１の半導体チップに対応する領域に開口部を有する、ことを特徴とする半導体装置。
  2. 前記第１の絶縁層に設けられ、前記突出部を露出する第２の開口部と、
    前記第２の開口部に設けられ、前記突出部及び前記配線層と電気的に接続された第２の導電部と、
    をさらに備える請求項１に記載の半導体装置。
  3. 前記金属配線板の前記突出部の厚みは、前記金属配線板の厚みと実質的に同一であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記突出部が突出する側とは反対側の前記金属配線板上に配置された第３の絶縁層をさらに備える請求項１乃至３の何れか一項に記載の半導体装置。
  5. 前記突出部が突出する側とは反対側の前記金属配線板上に配置され、前記金属配線板と電気的に絶縁された支持板をさらに備える請求項１乃至３の何れか一項に記載の半導体装置。
  6. 前記第２の絶縁層及び／又は前記第３の絶縁層は、シリカを８０重量％以上含むことを特徴とする請求項４に記載の半導体装置。
  7. 前記金属配線板は、前記第１の半導体チップの前記第１の電極に対応する領域において分離部を有することを特徴とする請求項１乃至請求項６の何れか一項に記載の半導体装置。
  8. 金属配線板と、
    前記金属配線板の第１の面上に配置された第１の半導体チップと、
    前記第１の半導体チップの第１の面上に配置され、導電層を介して前記金属配線板と電気的に接続された第１の電極と、
    前記第１の半導体チップの第２の面上に配置され、前記第１の半導体チップと電気的に接続された第２の電極と、
    前記金属配線板の前記第１の面上に配置され、前記金属配線板と電気的に絶縁された第２の半導体チップと、
    前記第１の半導体チップの前記第２の面と同じ側の前記第２の半導体チップの第１の面上に配置され、前記第２の半導体チップと電気的に接続された第３の電極と、
    前記第１の半導体チップ、前記第２の電極、前記第２の半導体チップ及び前記第３の電極を封止する第１の絶縁層と、
    前記第１の絶縁層に設けられ、前記第２の電極を露出する第１の開口部と、
    前記第１の開口部に設けられ、前記第２の電極に電気的に接続された第１の導電部と、
    前記第１の絶縁層に設けられ、前記第３の電極を露出する第２の開口部と、
    前記第２の開口部に設けられ、前記第３の電極に電気的に接続された第２の導電部と、
    前記第１の絶縁層上に配置され、前記第１の導電部及び前記第２の導電部と電気的に接続された配線層と、
    前記金属配線板の前記第１の面とは反対側の第２の面上に配置された第２の絶縁層と、を備え、
    前記金属配線板は、前記第１の半導体チップの前記第２の面側及び前記第２の半導体チップの前記第１の面側に屈曲されて突出する突出部を有し、
    前記突出部は、前記配線層と電気的に接続し、
    前記突出部は、前記第２の絶縁層によって覆われ、
    前記第２の絶縁層は、前記第１の半導体チップに対応する領域に開口部有する、ことを特徴とする
    半導体装置。
  9. 金属板と、
    前記金属板の第１の面上に配置され、接着剤層を介して前記金属板と接合された第１の半導体チップと、
    前記第１の半導体チップの第１の面上に配置され、前記第１の半導体チップと電気的に接続された第１の電極と、
    前記第１の半導体チップ、前記第１の電極及び前記接着剤層を封止する第１の絶縁層と、
    前記第１の絶縁層に設けられ、前記第１の電極を露出する第１の開口部と、
    前記第１の開口部に設けられ、前記第１の電極に電気的に接続された第１の導電部と、
    前記第１の絶縁層上に配置され、前記第１の導電部と電気的に接続された配線層と、
    前記金属板の前記第１の面とは反対側の第２の面上に配置された第２の絶縁層と、を備え、
    前記金属板は、前記第１の半導体チップの前記第１の面側に屈曲されて突出する突出部を有し、
    前記突出部は、前記第２の絶縁層によって覆われ、
    前記第２の絶縁層は、前記第１の半導体チップに対応する領域に開口部を有することを特徴とする半導体装置。
  10. 金属配線板と、
    前記金属配線板の第１の面上に配置された第１の半導体チップと、
    前記第１の半導体チップの第１の面上に配置され、導電層を介して前記金属配線板と電気的に接続された第１の電極と、
    前記第１の半導体チップの第２の面上に配置され、前記第１の半導体チップと電気的に接続された第２の電極と、
    前記第１の半導体チップ及び前記第２の電極を封止する第１の絶縁層と、
    前記第１の絶縁層に設けられ、前記第２の電極を露出する第１の開口部と、
    前記金属配線板の前記第１の面とは反対側の第２の面上に配置された第２の絶縁層と、を備え、
    前記金属配線板は、前記第１の半導体チップの前記第２の面側に屈曲されて突出する突出部を有し、
    前記突出部は、前記第２の絶縁層によって覆われ、
    前記第２の絶縁層は、前記第１の半導体チップに対応する領域に開口部を有することを特徴とする半導体装置。
  11. 金属板と、
    前記金属板の第１の面上に配置され、接着剤層を介して前記金属板に接合された第１の半導体チップと、
    前記第１の半導体チップの第１の面上に配置され、前記第１の半導体チップと電気的に接続された第１の電極と、
    前記第１の半導体チップ、前記第１の電極及び前記接着剤層を封止する第１の絶縁層と、
    前記第１の絶縁層に設けられ、前記第１の電極を露出する第１の開口部と、
    前記金属板の前記第１の面とは反対側の第２の面上に配置された第２の絶縁層と、
    を備え、
    前記金属板は、前記第１の半導体チップの前記第１の面側に屈曲されて突出する突出部を有し、
    前記突出部は、前記第２の絶縁層によって覆われ、
    前記第２の絶縁層は、前記第１の半導体チップに対応する領域に開口部を有することを特徴とする半導体装置。
JP2015065850A 2015-03-27 2015-03-27 半導体装置 Active JP6538396B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015065850A JP6538396B2 (ja) 2015-03-27 2015-03-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015065850A JP6538396B2 (ja) 2015-03-27 2015-03-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2016186964A JP2016186964A (ja) 2016-10-27
JP6538396B2 true JP6538396B2 (ja) 2019-07-03

Family

ID=57203462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015065850A Active JP6538396B2 (ja) 2015-03-27 2015-03-27 半導体装置

Country Status (1)

Country Link
JP (1) JP6538396B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677958B (zh) * 2017-05-19 2019-11-21 學校法人早稻田大學 功率半導體模組裝置及功率半導體模組製造方法
KR102069659B1 (ko) * 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2021040113A (ja) * 2019-09-05 2021-03-11 株式会社デンソー 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704342B2 (ja) * 1992-04-03 1998-01-26 シャープ株式会社 半導体装置およびその製造方法
JP4934915B2 (ja) * 2001-06-19 2012-05-23 富士通セミコンダクター株式会社 半導体装置
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
TWI257164B (en) * 2005-04-01 2006-06-21 Cyntec Co Ltd Package structure having mixed circuit and complex substrate
JP2007305872A (ja) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009188376A (ja) * 2008-01-09 2009-08-20 Toyota Motor Corp 半導体装置とその製造方法
JP2011199148A (ja) * 2010-03-23 2011-10-06 Sanken Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2016186964A (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
US8998454B2 (en) Flexible electronic assembly and method of manufacturing the same
EP3107120B1 (en) Power semiconductor module
CN103199069B (zh) 包含两个功率半导体芯片的器件及其制造
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
US10943859B2 (en) Semiconductor device
JP5930980B2 (ja) 半導体装置およびその製造方法
JP2015005681A (ja) 半導体装置及びその製造方法
JP6538396B2 (ja) 半導体装置
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
CN111433909A (zh) 半导体装置
US11328998B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2013062282A (ja) 半導体装置
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
TW201606964A (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
CN112713120A (zh) 功率电子组件及其产生方法
JP2006041376A (ja) 回路装置の製造方法
JP2012253118A (ja) 半導体装置
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
KR102092312B1 (ko) 열 전도성 복합시트
JP5214550B2 (ja) 電力半導体装置の製造方法
JP3933910B2 (ja) 半導体装置の製造方法および積層構造体の製造方法
JP6179003B2 (ja) 半導体装置
JP2009267061A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190606

R150 Certificate of patent or registration of utility model

Ref document number: 6538396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250