TW201606964A - 晶片封裝基板、晶片封裝結構及二者之製作方法 - Google Patents

晶片封裝基板、晶片封裝結構及二者之製作方法 Download PDF

Info

Publication number
TW201606964A
TW201606964A TW103132878A TW103132878A TW201606964A TW 201606964 A TW201606964 A TW 201606964A TW 103132878 A TW103132878 A TW 103132878A TW 103132878 A TW103132878 A TW 103132878A TW 201606964 A TW201606964 A TW 201606964A
Authority
TW
Taiwan
Prior art keywords
layer
conductive
chip package
encapsulant
package substrate
Prior art date
Application number
TW103132878A
Other languages
English (en)
Other versions
TWI585919B (zh
Inventor
蘇威碩
Original Assignee
臻鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 臻鼎科技股份有限公司 filed Critical 臻鼎科技股份有限公司
Publication of TW201606964A publication Critical patent/TW201606964A/zh
Application granted granted Critical
Publication of TWI585919B publication Critical patent/TWI585919B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本發明涉及一種晶片封裝基板，其包括：第一導電線路層、第一導電柱與第一封裝膠體，該第一封裝膠體包括頂面與底面，該第一導電線路層嵌設在第一封裝膠體中，該第一導線線路層包括上表面與下表面，該上表面與該第一封裝膠體的底面齊平，該第一導電柱自該下表面延伸至第一封裝膠體的頂面，該第一導電柱的末端與該第一封裝膠體的頂面齊平。本發明還提供一種上述晶片封裝基板的製作方法、一種晶片封裝結構及一種晶片封裝結構的製作方法。

Description

晶片封裝基板、晶片封裝結構及二者之製作方法
本發明涉及一種晶片封裝基板、晶片封裝結構及二者之製作方法。
晶片封裝基板由於可為晶片提供電連接、保護、支撐、散熱、組裝等功效，在電子產品中得到廣泛的應用。隨著電子產品的輕薄化發展，晶片封裝基板也日益輕薄化。晶片封裝結構包括晶片封裝基板以及設置在晶片封裝基板上的晶片。然而，設計一種薄型化的晶片封裝基板與高密集佈線的晶片封裝結構是本領域的技術人員函待解決的課題。
有鑒於此，有必要提供一種能解決上述問題的晶片封裝基板、晶片封裝結構及二者之製作方法。
一種晶片封裝基板，其包括：第一導電線路層、第一導電柱與第一封裝膠體，該第一封裝膠體包括頂面與底面，該第一導電線路層嵌設在第一封裝膠體中，該第一導線線路層包括上表面與下表面，該上表面與該第一封裝膠體的底面齊平，該第一導電柱自該下表面延伸至第一封裝膠體的頂面，該第一導電柱的末端與該第一封裝膠體的頂面齊平。
一種晶片封裝結構，其包括：封裝基板、至少一層增層線路層與晶片；該封裝基板包括第一導電線路層、第一導電柱與第一封裝膠體，該第一封裝膠體包括頂面與底面，該第一導電線路層嵌設在第一封裝膠體中，該第一導線線路層包括上表面與下表面，該上表面與該第一封裝膠體的底面齊平，該第一導電柱自該下表面延伸至第一封裝膠體的頂面，該第一導電柱的末端與該第一封裝膠體的頂面齊平，該增層線路層設置在該第一封裝膠體的底面並且與該第一導電線路層保持電性連接，該晶片設置在該第一封裝膠體的頂面並且與該第一導電柱電性連接。
一種晶片封裝基板的製作方法，包括步驟：
提供一個基板，包括承載板及位於所述承載板相對兩側的第一原銅層及第二原銅層；
分別在該第一原銅層與第二原銅層的表面形成第一導電線路層與第二導電線路層及分別在該第一導電線路層與第二導電線路層的表面形成第一導電柱與第二導電柱；
在所述第一原銅層上形成第一封裝膠體，在所述第二原銅層上形成第二封裝膠體，所述第一封裝膠體包覆所述第一導電線路層與第一導電柱，所述第二封裝膠體包覆所述第二導電線路層與所述第二導電柱，研磨第一封裝膠體以暴露第一導電柱，研磨該第二封裝膠體以包括第二導電柱；
拆板並且移除第一原銅層與第二原銅層得到第一晶片封裝基板與第二晶片封裝基板。
一種晶片封裝結構的製作方法，包括步驟：提供如上所述的晶片封裝基板的製作方法製作而成的晶片封裝基板；
在封裝基板的其中一個表面形成至少一層增層線路層；
在所述增層線路層的表面形成防焊層；
在封裝基板的另外一個表面設置晶片，使晶片與封裝基板電性連接。
與先前技術相比較，根據本發明提供的晶片封裝基板製作方法製作的晶片封裝基板，由於採用封裝膠體作為後續晶片承載主體的一部分，可以實現晶片封裝基板的薄型化；根據本發明提供的晶片封裝基板與增層線路層的結合製作而成的晶片封裝結構，增層線路層可以根據實際需要進行擴展，並且由於晶片封裝基板與增層線路層中分別承載線路層所使用的材料不同，可以克服僅使用封裝膠體作為晶片承載主體時出現的翹曲現象，由於可以將晶片封裝基板的導電線路層向增層線路層擴張，還可以實現晶片封裝結構的高密度佈線需求。
圖1是本發明第一實施方式所提供的基板的俯視圖。
圖2是圖1中的一個基板單元的剖面示意圖。
圖3是圖2中的在第一原銅層上形成第一電鍍阻擋層及在第二原銅層上形成第二電鍍阻擋層的剖面示意圖。
圖4是在第一原銅層表面形成第一導電線路層、在第二原銅層表面形成第二導電線路層的剖面示意圖。
圖5是在部分第一導電線路層上形成第三電鍍阻擋層、在部分第二導電線路層上形成第四電鍍阻擋層的剖面示意圖。
圖6是在第一導電線路層上形成第一導電柱、在第二導電線路層上形成第二導電柱的剖面示意圖。
圖7是移除第一至第四電鍍阻擋層後的剖面示意圖。
圖8是在第一原銅層表面形成第一封裝膠體、在第二原銅層表面形成第二封裝膠體並且經過研磨暴露第一導電柱、第二導電柱的剖面示意圖。
圖9是經過拆板後的剖面示意圖。
圖10是蝕刻第一原銅層與第二原銅層之後得到的第一晶片封裝基板與第二晶片封裝基板的剖面示意圖。
圖11是晶片封裝基板與增層線路層相結合、並在增層線路層表面形成防焊層的剖面示意圖。
圖12是在圖11的基礎上設置晶片得到的晶片封裝結構的剖面示意圖。
下面將結合附圖及實施例對本技術方案提供的電路板結構及其製作方法作進一步的詳細說明。
本技術方案第一實施方式提供的晶片封裝結構100的製作方法，包括步驟：
第一步，請參閱圖1~2，提供一個基板11。所述基板11可被分為多個陣列排布的基板單元110。
請參閱圖2，每個所述基板單元110在厚度方向上包括承載板111、第一膠層112、第二膠層113、第一分離銅層114、第二分離銅層115、第一原銅層116及第二原銅層117。所述第一膠層112、第二膠層113分別位於所述承載板111的相背兩側。所述第一分離銅層114內嵌在所述第一膠層112中。所述第二分離銅層115內嵌在所述第二膠層113中。所述第一原銅層116覆蓋在所述第一膠層112及第一分離銅層114的表面。所述第二原銅層117覆蓋在所述第二膠層113及第二分離銅層115的表面。所述第一膠層112及第二膠層113均為熱塑性膠層。
第二步，請參閱圖3及圖4，分別在所述第一原銅層116與第二原銅層117的表面形成第一導電線路層118與第二導電線路層119。
形成所述第一導電線路層118與第二導電線路層119包括步驟：
首先，請參閱圖3，分別在所述第一原銅層116及第二原銅層117表面形成第一電鍍阻擋層123及第二電鍍阻擋層133。所述第一電鍍阻擋層123開設有多個第一開孔1231，露出部分第一原銅層116。所述第二電鍍阻擋層133開設有多個第二開孔1331，露出部分第二原銅層117。
其次，請參閱圖4，在從所述第一開孔1231露出的第一原銅層116上電鍍形成多個第一導電線路層118；在從所述第二開孔1331露出的第二原銅層117上形成第二導電線路層119。
第三步，請參閱圖5及圖6，分別在所述第一導電線路層118與第二導電線路層119的表面形成第一導電柱128與第二導電柱129。
形成所述第一導電柱128與第二導電柱129包括步驟：
首先，在所述第一電鍍阻擋層123與部分所述第一導電線路層118的表面形成第三電鍍阻擋層143，在所述第二電鍍阻擋層133與部分所述第二導電線路層119的表面形成第四電鍍阻擋層153。在本實施方式中，所述第三電鍍阻擋層143開設有多個第三開孔1431，露出部分第一導電線路層118。所述第四電鍍阻擋層153開設有多個第四開孔1531，露出部分第二導電線路層119。
其次，在從所述第三開孔1431露出的所述第一導電線路層118上電鍍形成第一導電柱128；在從所述第四開孔1531露出的所述第二導電線路層119上電鍍形成第二導電柱129。最後，請參閱圖7，移除所述第一至第四電鍍阻擋層123、133、143、153。在本實施方式中，第一導電線路層118，所述第二導電線路層119，第一導電柱128，第二導電柱129均是採用電鍍方式形成，相比現有技術以蝕刻銅箔所形成的導電線路層，具有更薄更細之線路結構。
第四步，請參閱圖8，在所述第一原銅層116上形成第一封裝膠體125，在所述第二原銅層117上形成第二封裝膠體135。所述第一封裝膠體125包覆所述第一導電線路層118與第一導電柱128，研磨所述第一封裝膠體125，使所述第一封裝膠體125遠離所述第一原銅層116的表面與所述第一導電柱128遠離第一原銅層116的表面位於同一平面內，以露出所述第一導電柱128。所述第二封裝膠體135包覆所述第二導電線路層119與所述第二導電柱129，研磨所述第二封裝膠體135，使所述第二封裝膠體135遠離所述第二原銅層117的表面與所述第二導電柱129遠離所述第二原銅層117的表面位於同一平面內，以露出所述第二導電柱129。
第五步，請參閱圖2、圖9與圖10，拆板並且移除第一原銅層116與第二原銅層117得到第一晶片封裝基板13與第二晶片封裝基板14。具體地，加熱第一膠層112至其熔點，先使所述第一原銅層116與第一分離銅層114分離，較佳地，是使用研磨的方式移除第一原銅層116，當然，在其他實施方式中，也可以採用蝕刻技術移除第一原銅層116，從而暴露所述第一導電線路層118，進而得到第一晶片封裝基板13；加熱第二膠層113至其熔點，使所述第二原銅層117與第二分離銅層115分離再採用蝕刻技術移除第二原銅層117，從而暴露所述第二導電線路層119，進而得到第二晶片封裝基板14。
第六步，請參閱圖11，在所述第一晶片封裝基板13或者第二晶片封裝基板14的其中一個表面形成至少一層增層線路層15以及在所述增層線路層15遠離所述第一晶片封裝基板13或者第二晶片封裝基板14的表面形成防焊層16。在本實施方式中，為了保證後續形成的晶片封裝結構良好的導通，是在所述第一晶片封裝基板13或者第二晶片封裝基板14的導電線路層表面形成所述增層線路層15。所述增層線路層15的材料由聚合物（polymer）製成，譬如為聚乙烯（PE）、聚丙烯(PP)等，在本實施方式中，所述增層線路層15的材料為聚丙烯。由於晶片封裝基板與增層線路層15中分別承載線路層所使用的材料不同，但他們具有較匹配之熱膨脹係數（Coefficient of thermal expansion, CTE），具體地，後續在所述第一晶片封裝基板13的表面焊接的晶片17的熱膨脹係數約為2.6ppm/℃,第一封裝膠體125與第二封裝膠體135的材質是環氧樹脂(Epoxy)，其熱膨脹係數約為55 ppm/℃，而用於形成增層線路層15的聚丙烯(PP) 的熱膨脹係數約為50-200 ppm/℃，也即第一封裝膠體125或者第二封裝膠體135的熱膨脹係數介於晶片17與聚丙烯的熱膨脹係數之間，從第一封裝膠體125/第二封裝膠體135到晶片17的熱膨脹係數是利用增層線路層15實現漸進式的過渡，可以防止晶片封裝基板與增層線路層15結合時翹曲。
由於第一晶片封裝基板13與所述第二晶片封裝基板14的結構相同，在此，以第一晶片封裝基板13為例講述形成所述增層線路層15的方法。所述第一晶片封裝基板13包括相背的第一表面131與第二表面132。所述第一表面131暴露所述第一導電線路層118，所述第二表面132暴露所述第一導電柱128。在所述第一表面131形成一層包括有多個貫通孔141的介電層140。本實施例中，通過在所述第一表面131貼合膠片並熱壓合固化所述膠片形成所述介電層140。接著，在所述貫通孔141中形成第三導電柱149，以及在所述介電層140的部分表面形成第三導電線路層148，所述第三導電柱149及所述第二導電線路層119均通過電鍍形成。第三導電線路層148通過所述第三導電柱149與第一導電線路層118相導通。
在本實施方式中，在所述第一晶片封裝基板13的表面形成兩層相疊的增層線路層15。所述增層線路層15包括介電層140以及形成在所述介電層140表面的第三導電線路層148。
在所述增層線路層15的第三導電線路層148側形成一防焊層16，並在所述防焊層16形成多個防焊層開口160，以暴露出部分所述第三導電線路層148。所述防焊層16的作用為保護第三導電線路層148不被氧化。由於第一晶片封裝基板13採用封裝膠體包覆第一導電柱128與第一導電線路層118，第一導電柱128的表面後續會設置焊球，從而只需在第三導電線路層148表面形成防焊層16，相比現有技術，減少了一層防焊層16，也即減小了晶片封裝結構的厚度，也相應地實現了晶片封裝結構100的薄型化。
本實施例中，通過曝光及顯影制程形成所述防焊層開口160。定義從所述防焊層16中暴露出來的所述第三導電線路層148為焊墊162，所述焊墊162用於與晶片進行電連接。
第七步，請參閱圖12，在所述第一晶片封裝基板13的表面焊接一晶片17，使所述晶片17與所述第一導電柱128電連接，從而形成所述晶片封裝結構100。
本實施例中，首先在每個所述第一導電柱128遠離所述第一導電線路層118的表面形成第一焊球170，在每個所述焊墊162表面形成第二焊球172。之後將所述晶片17焊接於所述第一焊球170上，從而使所述晶片17與所述第一導電柱128電連接。並且，焊接所述晶片17後還可在晶片17側面及底部注入封裝膠體（圖未示），以加強固定所述晶片17。
本實施例中，在焊接所述晶片17後，沿各基板單元110邊界裁切，從而形成多個獨立的所述晶片封裝結構100。當然，可以理解，也可以在完成第五步的動作之後即對基板單元110進行裁切，裁切完畢再在每個基板單元上焊接所述晶片形成所述晶片封裝結構100。
請再次參閱圖12，本發明還提供一種通過上述晶片封裝結構的製作方法法制成的晶片封裝結構100，其包括：第一晶片封裝基板13、兩層增層線路層15、防焊層16與晶片17。
所述第一晶片封裝基板13包括第一導電線路層118、第一導電柱128與第一封裝膠體125。所述第一封裝膠體125包括頂面125a與底面125b，所述第一導電線路層118嵌設在第一封裝膠體125中，所述第一導電線路層118包括上表面118a與下表面118b，所述上表面118a與所述第一封裝膠體125的底面125b齊平。所述第一導電柱128自所述下表面118b延伸至第一封裝膠體125的頂面125a，所述第一導電柱128的末端與所述第一封裝膠體125的頂面125a齊平。
所述增層線路層15設置在所述第一封裝膠體125的底面125b並且與所述第一導電線路層118保持電性連接。所述增層線路層15包括介電層140、第三導電線路層148與第三導電柱149。所述第三導電線路層148形成在所述介電層140的表面或者嵌設在所述介電層140中，若嵌設在所述介電層140中，則所述第三導電線路層148的表面與所述介電層140的表面齊平，所述第三導電線路層148通過所述第三導電柱149與所述第一導電線路層118電性連接。
所述防焊層16設置在該第三導電線路層148表面，所述防焊層16包括多個防焊層開口160，每個防焊層開口160位置處設置有第二焊球172。
所述晶片17設置在所述第一封裝膠體125的頂面125a並通過第一焊球170與所述第一導電柱128電性連接。並且，焊接所述晶片17後還可在晶片17側面及底部注入封裝膠體（圖未示），以加強固定所述晶片17。
綜上所述，本發明提供的晶片封裝基板由於採用封裝膠體作為後續晶片的承載主體的一部分，可使所述晶片封裝基板變得更薄；採用晶片封裝基板與增層線路層的結合形成所述的晶片封裝結構100，可以克服僅使用封裝膠體作為晶片承載主體時出現的翹曲現象，由於可以將晶片封裝基板的導電線路層向增層線路層擴張，增加了佈線的空間，從而實現了晶片封裝結構100的高密度佈線需求。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧晶片封裝結構
11‧‧‧基板
110‧‧‧基板單元
111‧‧‧承載板
112‧‧‧第一膠層
113‧‧‧第二膠層
114‧‧‧第一分離銅層
115‧‧‧第二分離銅層
116‧‧‧第一原銅層
117‧‧‧第二原銅層
118‧‧‧第一導電線路層
118a‧‧‧上表面
118b‧‧‧下表面
119‧‧‧第二導電線路層
123‧‧‧第一電鍍阻擋層
133‧‧‧第二電鍍阻擋層
1231‧‧‧第一開孔
1331‧‧‧第二開孔
128‧‧‧第一導電柱
129‧‧‧第二導電柱
143‧‧‧第三電鍍阻擋層
141‧‧‧貫通孔
153‧‧‧第四電鍍阻擋層
1431‧‧‧第三開孔
1531‧‧‧第四開孔
125‧‧‧第一封裝膠體
125a‧‧‧頂面
125b‧‧‧底面
135‧‧‧第二封裝膠體
13‧‧‧第一晶片封裝基板
14‧‧‧第二晶片封裝基板
140‧‧‧介電層
15‧‧‧增層線路層
16‧‧‧防焊層
148‧‧‧第三導電線路層
149‧‧‧第三導電柱
160‧‧‧防焊層開口
162‧‧‧焊墊
17‧‧‧晶片
170‧‧‧第一焊球
172‧‧‧第二焊球
132‧‧‧第二表面
131‧‧‧第一表面
無
100‧‧‧晶片封裝結構
118‧‧‧第一導電線路層
118a‧‧‧上表面
118b‧‧‧下表面
128‧‧‧第一導電柱
125‧‧‧第一封裝膠體
125a‧‧‧頂面
125b‧‧‧底面
13‧‧‧第一晶片封裝基板
140‧‧‧介電層
15‧‧‧增層線路層
16‧‧‧防焊層
148‧‧‧第三導電線路層
149‧‧‧第三導電柱
160‧‧‧防焊層開口
17‧‧‧晶片
170‧‧‧第一焊球
172‧‧‧第二焊球

Claims (11)

  1. 一種晶片封裝基板，其包括：第一導電線路層、第一導電柱與第一封裝膠體，該第一封裝膠體包括頂面與底面，該第一導電線路層嵌設在第一封裝膠體中，該第一導線線路層包括上表面與下表面，該上表面與該第一封裝膠體的底面齊平，該第一導電柱自該下表面延伸至第一封裝膠體的頂面，該第一導電柱的末端與該第一封裝膠體的頂面齊平。
  2. 一種晶片封裝結構，其包括：封裝基板、至少一層增層線路層與晶片；該封裝基板包括第一導電線路層、第一導電柱與第一封裝膠體，該第一封裝膠體包括頂面與底面，該第一導電線路層嵌設在第一封裝膠體中，該第一導線線路層包括上表面與下表面，該上表面與該第一封裝膠體的底面齊平，該第一導電柱自該下表面延伸至第一封裝膠體的頂面，該第一導電柱的末端與該第一封裝膠體的頂面齊平，該增層線路層設置在該第一封裝膠體的底面並且與該第一導電線路層保持電性連接，該晶片設置在該第一封裝膠體的頂面並且與該第一導電柱電性連接。
  3. 如請求項2所述的晶片封裝結構，其中，每層該增層線路層包括介電層、第三導電柱與第三導電線路層，該第三導電線路層形成在該介電層的表面，第三導電柱的高度與該介電層的厚度相同，該第三導電線路層通過該第三導電柱與該第一導電線路層電性連接。
  4. 如請求項3所述的晶片封裝結構，其中，還包括位於該增層線路層表面的防焊層，該防焊層包括多個防焊層開口，每個防焊層開口位置處設置有焊球。
  5. 一種晶片封裝基板的製作方法，包括步驟：
    提供基板，該基板包括承載板及位於所述承載板相對兩側的第一原銅層及第二原銅層；
    分別在該第一原銅層與第二原銅層的表面形成第一導電線路層與第二導電線路層及分別在該第一導電線路層與第二導電線路層的表面形成第一導電柱與第二導電柱；
    在所述第一原銅層上形成第一封裝膠體，在所述第二原銅層上形成第二封裝膠體，所述第一封裝膠體包覆所述第一導電線路層與第一導電柱，所述第二封裝膠體包覆所述第二導電線路層與所述第二導電柱，研磨第一封裝膠體以暴露第一導電柱，研磨該第二封裝膠體以暴露第二導電柱；
    拆板並且移除第一原銅層與第二原銅層得到第一晶片封裝基板與第二晶片封裝基板。
  6. 如請求項5所述的晶片封裝基板的製作方法，其中，該基板還包括第一膠層、第二膠層、第一分離銅層、第二分離銅層，該第一膠層、第二膠層分別位於該承載板的相背兩側，該第一分離銅層內嵌在所述第一膠層中，該第二分離銅層內嵌在所述第二膠層中，該第一原銅層覆蓋在該第一膠層及第一分離銅層的表面，該第二原銅層覆蓋在該第二膠層及該第二分離銅層的表面。
  7. 如請求項6所述的晶片封裝基板的製作方法，其中，拆板並且移除第一原銅層與第二原銅層的方法包括：加熱第一膠層至其熔點，使所述第一原銅層與第一分離銅層分離，再蝕刻移除第一原銅層，從而暴露所述第一導電線路層，進而得到第一晶片封裝基板；加熱第二膠層至其熔點，使所述第二原銅層與第二分離銅層分離再蝕刻移除第二原銅層，從而暴露所述第二導電線路層，進而得到第二晶片封裝基板。
  8. 一種晶片封裝結構的製作方法，包括步驟：提供根據請求項5-7任一一項所述的晶片封裝基板的製作方法製作而成的晶片封裝基板；
    在該晶片封裝基板的其中一個表面形成至少一層增層線路層；
    在所述增層線路層的表面形成防焊層；
    在封裝基板的另外一個表面設置晶片，使晶片與封裝基板電性連接。
  9. 如請求項8所述的晶片封裝結構的製作方法，其中，所述晶片封裝基板為第一晶片封裝基板，該第一晶片封裝基板包括相背的第一表面與第二表面，該第一表面暴露所述第一導電線路層，該第二表面暴露該第一導電柱；形成該增層線路層的方法包括：在該第一表面形成一層包括有多個貫通孔的介電層，在所述貫通孔中形成第三導電柱，以及在所述介電層的部分表面形成第三導電線路層；第三導電線路層通過所述第三導電柱與第一導電線路層相導通。
  10. 如請求項9所述的晶片封裝結構的製作方法，其中，形成該防焊層的方法包括：該防焊層設置在該第三導電線路層表面，該防焊層包括多個防焊層開口，以暴露出部分該第三導電線路層。
  11. 如請求項10所述的晶片封裝結構的製作方法，其中，該晶片封裝結構的製作方法還包括在暴露的該第三導電線路層上設置焊球。
TW103132878A 2014-08-12 2014-09-23 晶片封裝基板、晶片封裝結構及二者之製作方法 TWI585919B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410393745.9A CN105448883B (zh) 2014-08-12 2014-08-12 芯片封装基板及、芯片封装结构及二者之制作方法

Publications (2)

Publication Number Publication Date
TW201606964A true TW201606964A (zh) 2016-02-16
TWI585919B TWI585919B (zh) 2017-06-01

Family

ID=55558912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132878A TWI585919B (zh) 2014-08-12 2014-09-23 晶片封裝基板、晶片封裝結構及二者之製作方法

Country Status (2)

Country Link
CN (1) CN105448883B (zh)
TW (1) TWI585919B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
TWI794034B (zh) * 2022-03-04 2023-02-21 大陸商芯愛科技（南京）有限公司 基板結構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110536538B (zh) * 2018-05-25 2020-11-20 何崇文 基板结构及其制作方法
CN111799182A (zh) * 2019-04-09 2020-10-20 矽品精密工业股份有限公司 封装堆叠结构及其制法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
CN1791311B (zh) * 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
CN101197344B (zh) * 2007-12-27 2011-03-30 日月光半导体制造股份有限公司 封装基板及其制作方法
TWI570820B (zh) * 2009-06-09 2017-02-11 史達晶片有限公司 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
TWI794034B (zh) * 2022-03-04 2023-02-21 大陸商芯愛科技（南京）有限公司 基板結構

Also Published As

Publication number Publication date
TWI585919B (zh) 2017-06-01
CN105448883B (zh) 2017-11-24
CN105448883A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
TWI628778B (zh) 半導體封裝結構及其形成方法
TWI536519B (zh) 半導體封裝結構以及其製造方法
CN101499445B (zh) 半导体器件及其制造方法
TWI437647B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
US9633978B2 (en) Semiconductor device and method of manufacturing the same
TWI594382B (zh) 電子封裝件及其製法
TWI611541B (zh) 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
TW201414372A (zh) 晶片封裝基板和結構及其製作方法
JP2013168577A (ja) 半導体装置の製造方法
JP2017050310A (ja) 電子部品装置及びその製造方法
TWI776693B (zh) 封裝結構及其形成方法
TW201515181A (zh) 無芯層封裝結構及其製造方法
JP2009272512A (ja) 半導体装置の製造方法
TW201606970A (zh) 半導體裝置及其製造方法
TW201701419A (zh) 封裝結構及其製法
US20220278069A1 (en) Structure and formation method of chip package with protective lid
JP4942452B2 (ja) 回路装置
TWI503941B (zh) 晶片封裝基板及其製作方法
TWI631684B (zh) 中介基板及其製法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
TW201541588A (zh) 晶片封裝結構、製作方法及晶片封裝基板