TWI624924B - 具有嵌埋式元件及加強層之線路板及其製法 - Google Patents

具有嵌埋式元件及加強層之線路板及其製法 Download PDF

Info

Publication number
TWI624924B
TWI624924B TW105133157A TW105133157A TWI624924B TW I624924 B TWI624924 B TW I624924B TW 105133157 A TW105133157 A TW 105133157A TW 105133157 A TW105133157 A TW 105133157A TW I624924 B TWI624924 B TW I624924B
Authority
TW
Taiwan
Prior art keywords
routing circuit
layer
sealing material
routing
semiconductor component
Prior art date
Application number
TW105133157A
Other languages
English (en)
Other versions
TW201814874A (zh
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Priority to TW105133157A priority Critical patent/TWI624924B/zh
Publication of TW201814874A publication Critical patent/TW201814874A/zh
Application granted granted Critical
Publication of TWI624924B publication Critical patent/TWI624924B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

具有嵌埋式元件及加強層之線路板特徵在於，將嵌埋式半導體元件、第一路由電路、密封材及一系列垂直連接件整合成一電性元件，並將電性元件設於加強層之貫穿開口內，同時於加強層之貫穿開口外設有第二路由電路，其側向延伸於加強層上。加強層所具備之機械強度可用以避免線路板彎曲。嵌埋式半導體元件電性耦接至第一路由電路，且被垂直連接件所環繞，其中垂直連接件係與第一及第二路由電路電性連接。第一路由電路可對接置於線路板上之另一半導體元件提供初級扇出路由，而第二路由電路不僅可提供進一步的扇出線路結構，其亦可使電性元件與加強層機械接合。

Description

具有嵌埋式元件及加強層之線路板及其製法
本發明是關於一種線路板，尤指一種具有嵌埋式元件及加強層之線路板及其製作方法。
多媒體裝置之市場趨勢係傾向於更迅速且更薄型化之設計需求。其中一種方法是將電子元件嵌埋於線路板中，使線路板的電性效能可獲得改善，及/或使另一元件可接置於線路板上，以形成3D堆疊結構。美國專利案號8,453,323、8,525,337、8,618,652及8,836,114即是基於此目的而揭露各種具有嵌埋式元件之線路板。然而，此作法除了有難以控制的彎翹問題外，還有其他特性問題(如設計靈活度)尚未解決。此外，此作法亦極可能於電子元件埋入線路板時造成良率大幅下降。如美國專利案號8,536,715及8,501,544中所述，此問題之主要原因是，嵌埋元件因對位準確度問題或黏著劑固化時移位所導致之些微位移都可能發生無法連接到I/O的現象，進而造成元件失效且生產良率低。
為了上述理由及以下所述之其他理由，目前亟需發展一種具有嵌埋式元件之新式線路板，以解決路由要求，並確保超高封裝密度、高信號完整度、薄型化且低彎翹。
本發明之主要目的係提供一種線路板，其係將第一路由電路、嵌埋式半導體元件及密封材設置於加強層之貫穿開口中，以避免錯位及線路板中央區域發生彎翹，俾可改善生產良率及元件級 (device-level)可靠度。
本發明之另一目的係提供一種線路板，其中第二路由電路延伸進入加強層貫穿開口外的區域，並藉由密封材中之一系列垂直連接件電性連接至第一路由電路，使線路板最外區域之彎翹現象獲得良好控制，且可藉由第一及第二路由電路展現高度的路由靈活度。例如，可將第一路由電路建構為具有極高路由密度之初級扇出電路，而第二路由電路則建構成具有粗寬度/間距的進一步扇出路由，以利於下一級的板封裝(board assembling)。
依據上述及其他目的，本發明提供一種線路板，其包括一加強層、一第一路由電路、一第一半導體元件、一密封材、一系列垂直連接件及一第二路由電路。在此，將第一路由電路、第一半導體元件、密封材及垂直連接件整合成一電性元件，並使該加強層環繞該電性元件。於一較佳具體實施例中，加強層具有一貫穿開口，且可對線路板提供高模數抗彎平台；第一半導體元件以覆晶方式接置於第一路由電路上，並封埋於密封材中，且被一系列垂直連接件所環繞；第一路由電路鄰接於密封材之一側，且對後續組裝其上的第二半導體元件提供初級的扇出路由，並提供第一及第二半導體元件間之最短路由距離；第二路由電路鄰接於密封材之另一側，並側向延伸於加強層上，且第二路由電路可將電性元件與加強層機械接合，同時提供第二級的扇出路由，其中第二路由電路的墊間距及墊尺寸可符合下一級組體；垂直連接件位於第一路由電路與第二路由電路之間，並延伸穿過密封材，以提供第一路由電路與第二路由電路間之電性連接。
於另一態樣中，本發明提供一種線路板，其包括：一加強層，其具有一貫穿開口，其中該貫穿開口具有延伸穿過該加強層之一內側壁表面；一電性元件，其位於該加強層之該貫穿開口內，且鄰近於該加強層之該內側壁表面，該電性元件包含一第一半導體元件、一密封材、一系列垂直連接件及一第一路由電路，且該第一路由電路設置於該密封材之一第一表面，其中(i)該第一半導體元件嵌埋於該密封材中，且電性耦接至該第一路由電路，(ii)該些垂直連接件被該密封材側向覆蓋，且環繞該第一半導體元件，其中該些垂直連接件電性耦接至該第一路由電路並延伸至該密封材之一相反第二表面；以及一第二路由電路，其設置於該密封材之該第二表面上，並側向延伸於該加強層之一表面上，其中該第二路由電路電性耦接至該密封材中之該些垂直連接件。此外，本發明亦提供一種面朝面(face-to-face)半導體組體，其包括上述之線路板及一第二半導體元件，該第二半導體元件設置於該加強層之該貫穿開口中，且該第一半導體元件與該第二半導體元件藉由兩者間之第一路由電路，面朝面地相互電性耦接。
於再一態樣中，本發明提供一種線路板之製作方法，其包括以下步驟：提供一電性元件於一犧牲載板上，該電性元件包含一半導體元件、一密封材、一系列垂直連接件及一第一路由電路，該第一路由電路設置於該密封材之一第一表面，其中(i)該第一路由電路可拆分式地接置於該犧牲載板上，(ii)該半導體元件嵌埋於該密封材中，且電性耦接至該第一路由電路，(iii)該些垂直連接件環繞該半導體元件，並電性耦接至該第一路由電路；提供一加強層，其具有一貫穿開口，其中該貫穿開口具有延伸穿過該加強層之一內側壁表面；將該電性元件及該犧牲載板插入該加強層之該貫穿開口中，且該電性元件與該犧牲載板鄰近於該加強層之該內側壁表面；形成一第二路由電路，該第二路由電路設置於該密封材之一相反第二表面及該加強層之一表面上，且電性耦接至該密封材中之該些垂直連接件；以及從該第一路由電路移除該犧牲載板。
除非特別描述或步驟間使用”接著”字詞，或者是必須依序發生之步驟，上述步驟之順序並無限制於以上所列，且可根據所需設計而變化或重新安排。
本發明之線路板製作方法具有許多優點。舉例來說，於形成第二路由電路前將犧牲載板及電性元件插入加強層貫穿開口之作法是特別具有優勢的，其原因在於，該犧牲載板與該加強層可共同提供一穩定的平台，供第二路由電路之形成。於第一路由電路上形成密封材之作法可對線路板提供另一高模數之抗彎平台，藉此密封材及加強層之機械強度可避免移除犧牲載板後出現彎翹現象。此外，當需形成多層路由電路時，藉由兩階段步驟以形成互連基板之作法可避免發生嚴重的彎曲問題。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
在下文中，將提供一實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明所揭露之內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-18為本發明第一實施態樣中，一種線路板之製作方法圖，其包括一加強層、一第一路由電路、一第一半導體元件、一系列垂直連接件、一密封材及一第二路由電路。
圖1及2分別為犧牲載板10上形成路由線225之剖視圖及頂部立體示意圖，其中路由線225係藉由金屬沉積及金屬圖案化製程形成。於此圖中，該犧牲載板10為單層結構，且路由線225包括接合墊228及疊接墊229。該犧牲載板10通常由銅、鋁、鐵、鎳、錫、不鏽鋼、矽或其他金屬或合金製成，但亦可使用任何其他導電或非導電材料製成。犧牲載板10之厚度較佳於0.1至2.0毫米之範圍。於本實施態樣中，該犧牲載板10係由含鐵材料所製成，且厚度為1.0毫米。路由線225通常由銅所製成，且可經由各種技術進行圖案化沉積，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合，或者藉由薄膜沉積而後進行金屬圖案化步驟而形成。就具導電性之犧牲載板10而言，一般是藉由金屬電鍍方式沉積，以形成路由線225。金屬圖案化技術包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出路由線225。
圖3為具有第一介電層231及第一盲孔233之剖視圖，其中第一介電層231位於犧牲載板10及路由線225上，而第一盲孔233於第一介電層231中。第一介電層231一般可藉由層壓或塗佈方式沉積而成，並接觸犧牲載板10及路由線225，且第一介電層231係由上方覆蓋並側向延伸於犧牲載板10及路由線225上。第一介電層231通常具有50微米的厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。於沉積第一介電層231後，可藉由各種技術形成第一盲孔233，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能。或者，可使用掃描雷射光束，並搭配金屬光罩。第一盲孔233係延伸穿過第一介電層231，並對準路由線225之選定部分。
參考圖4，藉由金屬沉積及金屬圖案化製程形成第一導線235於第一介電層231上。第一導線235自路由線215朝上延伸，並填滿第一盲孔233，以形成直接接觸路由線225之第一金屬化盲孔237，同時側向延伸於第一介電層231上。因此，第一導線235可提供X及Y方向的水平信號路由以及穿過第一盲孔233的垂直路由，以作為路由線225的電性連接。
第一導線235可藉由各種技術沉積為單層或多層，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合。舉例來說，首先藉由將該結構浸入活化劑溶液中，使第一介電層231與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層作為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被覆層，以形成第一導線235，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出第一導線235。
圖5為具有第二介電層241及第二盲孔243之剖視圖，其中第二介電層241位於第一介電層231與第一導線235上，而第二盲孔243於第二介電層241中。第二介電層241一般可藉由層壓或塗佈方法沉積而成，並接觸第一介電層231與第一導線235，且由上方覆蓋並側向延伸於第一介電層231與第一導線235上。第二介電層241通常具有50微米的厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。於沉積第二介電層241後，形成延伸穿過第二介電層241之第二盲孔243，以顯露第一導線235之選定部分。如第一盲孔233所述，第二盲孔243亦可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。
圖6為形成第二導線245之剖視圖，其中第二導線245可藉由金屬沉積及金屬圖案化製程形成於第二介電層241上。第二導線245自第一導線235向上延伸，並填滿第二盲孔243，以形成直接接觸第一導線235之第二金屬化盲孔247，同時側向延伸於第二介電層241上。
此階段已完成於犧牲載板10上形成第一路由電路210之製程。於此圖中，第一路由電路210包括路由線225、第一介電層231、第一導線235、第二介電層241及第二導線245。
圖7為形成陣列式垂直連接件25於第一路由電路210上之剖視圖。於此圖中，該些垂直連接件25是繪示成金屬柱251，並電性連接至第一路由電路210之第二導線245，且與第二導線245接觸。
圖8為第一半導體元件26電性耦接至第一路由電路210之剖視圖。第一半導體元件26(繪示成裸晶片)可藉由熱壓、迴焊、或熱超音波接合技術，經由凸塊27電性耦接至第一路由電路210之第二導線245。
圖9為形成密封材28於垂直連接件25、第一半導體元件26及第一路由電路210上之剖視圖，其中該密封材28可藉由如樹脂-玻璃層壓、樹脂-玻璃塗佈或模製(molding)方式形成。該密封材28係由上方覆蓋垂直連接件25、第一半導體元件26及第一路由電路210，且環繞、同形披覆並覆蓋垂直連接件25及第一半導體元件26之側壁。
圖10為垂直連接件25由上方顯露之剖視圖。可藉由研磨方式，將密封材28之上部區域移除。於此圖中，該些垂直連接件25之外露表面於上方與密封材28之外表面呈實質上共平面。
圖11為將圖10之面板尺寸結構切割成個別單件之剖視圖。如圖所示，沿著切割線“L”，將面板尺寸結構單離成個別單件。
圖12為個別單件之剖視圖，其中該個別單件包括一犧牲載板10及位於該犧牲載板10上之一電性元件20。該電性元件20包含一第一路由電路210、一系列垂直連接件25、一第一半導體元件26及一密封件28。於此圖中，該第一路由電路210為增層路由電路，其係可拆分式地接置於犧牲載板10上，並鄰接於密封材28之第一表面281。該第一路由電路210包含有與犧牲載板10接觸之接合墊228及疊接墊229。該些接合墊228與晶片I/O墊相符，且接合墊228之墊間距小於鄰接密封材28之第二導線之墊間距。據此，第一路由電路210具有扇出的導線圖案，其係由鄰接犧牲載板10之接合墊228較細微間距扇出至鄰接密封材28之第二導線較粗間距。第一半導體元件26係嵌埋於密封材28中，且電性耦接至第一路由電路210。該些垂直連接件25係封埋於密封材28中，並環繞第一半導體元件26，且由第一路由電路210延伸至密封材28之第二表面283。
圖13為加強層30置於載膜40上之剖視圖。該加強層30可由具有足夠機械強度之陶瓷、金屬、樹脂、金屬複合材、或單層或多層電路結構所製成。加強層30之厚度較佳是實質上相等於犧牲載板10與電性元件20之相加厚度，且可藉由雷射切割、衝孔、或機械鑽孔形成有一貫穿開口305。該貫穿開口305具有延伸穿過加強層30之內側壁表面309，且貫穿開口305之尺寸較佳是與犧牲載板10及電性元件20實質上相同或是稍微大於犧牲載板10及電性元件20之尺寸。載膜40通常為一膠布，且加強層30是藉由載膜40之黏性而貼附於載膜40。
圖14為犧牲載板10及電性元件20插入加強層30貫穿開口305中之剖視圖，其是將犧牲載板10貼附於載膜40上。在此，犧牲載板10及電性元件20是鄰近於加強層30之內側壁表面309。載膜40可提供暫時的固定力，使犧牲載板10及電性元件20穩固地位於貫穿開口305中。於此圖中，犧牲載板10是藉由載膜40之黏性而貼附於載膜40。或者，可塗佈額外的黏著劑，以使犧牲載板10貼附於載膜40。將犧牲載板10及電性元件20插入貫穿開口305後，密封材28之第二表面283於向上方向與加強層30之外表面呈實質上共平面。於貫穿開口305區域稍大於犧牲載板10及電性元件20尺寸之態樣中，可選擇性地將黏著劑(圖未示)塗佈於犧牲載板10與加強層30間及電性元件20與加強層30間位於貫穿開口305中之間隙(圖未示)，俾於電性元件20與加強層30間提供堅固機械性接合。
圖15為第三介電層531及金屬層53由上方層壓/塗佈於電性元件20與加強層30上之剖視圖。第三介電層531接觸垂直連接件25/密封材28、金屬層53及加強層30，並夾置於垂直連接件25/密封材28與金屬層53之間及加強層30與金屬層53之間。第三介電層531可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成，且通常具有50微米之厚度。金屬層53則通常為具有25微米厚度的銅層。
圖16為形成第三盲孔533之剖視圖，以由上方顯露垂直連接件25。在此，第三盲孔533延伸穿過金屬層53及第三介電層531，並對準垂直連接件25之選定部位。如第一及第二盲孔233,243所述，第三盲孔533亦可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。
參考圖17，於第三介電層531上形成第三導線535，其是先於金屬層53上及第三盲孔533中沉積一被覆層53’，接著再對金屬層53及其上的被覆層53’進行圖案化，以形成第三導線535。第三導線535是自垂直連接件25朝上延伸，並填滿第三盲孔533，以形成直接接觸垂直連接件25之第三金屬化盲孔537，同時側向延伸於第三介電層531上。
為了便於圖示，金屬層53及被覆層53’係以單一層表示。由於銅為同質被覆，金屬層間之界線(以虛線表示)可能不易察覺甚至無法察覺。
此階段已完成於電性元件20及加強層30上形成第二路由電路510的製程。該第二路由電路510側向延伸超過第一路由電路210及密封材28之外圍邊緣且延伸於加強層30之一表面上。於此圖中，該第二路由電路510包含一第三介電層531及第三導線535，且實質上具有第一路由電路210與加強層30之相加表面積。
圖18為移除載膜40及犧牲載板10之剖視圖。自犧牲載板10及加強層30移除載膜40後，接著再移除犧牲載板10以由上方顯露第一路由電路210。犧牲載板10可藉由各種方式移除，包括使用酸性溶液(如氯化鐵、硫酸銅溶液)或鹼性溶液(如氨溶液)之濕蝕刻、電化學蝕刻、或於機械方式(如鑽孔或端銑)後再進行化學蝕刻。於此實施態樣中，由含鐵材料所製成之犧牲載板10可藉由化學蝕刻溶液移除，其中化學蝕刻溶液於銅與鐵間具有選擇性，以避免移除犧牲載板10時導致銅路由線225遭蝕刻。
據此，如圖18所示，已完成之線路板100包括一第一路由電路210、一系列垂直連接件25、一第一半導體元件26、一密封材28、一加強層30及一第二路由電路510，其中第一路由電路210及第二路由電路510皆為不具有核心層之增層路由電路。於此圖中，垂直連接件25是繪示為金屬柱。然而，於某些實施態樣中，垂直連接件25也可能為焊球、導電盲孔或其組合。
第一路由電路210、垂直連接件25、第一半導體元件26及密封材28係位於加強層30之貫穿開口305內。第一路由電路210與密封材28鄰近於加強層30之內側壁表面309。第一半導體元件26及垂直連接件25封埋於密封材28中，並電性連接至第一路由電路210。第一路由電路210之外露表面203背向密封材28之第一表面280，並從加強層30之貫穿開口305顯露。第二路由電路510設置於加強層30之貫穿開口305外，並位於密封材28之第二表面283上，同時側向延伸至線路板100之外圍邊緣。據此，第一路由電路210之外露表面203的面積即小於第二路由電路510之表面面積(即，第三介電層531下表面的面積)。
第二路由電路510藉由第二路由電路510之第三金屬化盲孔537而電性耦接至垂直連接件25，其中第二路由電路510包含有第三導線535，且第三導線535係延伸進入加強層30貫穿開口305外的區域，並側向延伸於加強層30之表面上方。藉此，第二路由電路510不僅可提供進一步的扇出線路結構，其亦可使電性元件20與加強層30機械接合。
加強層30環繞於第一路由電路210及密封材28之外圍邊緣，並側向延伸至線路板100之外圍邊緣，用以提供機械支撐並避免線路板100發生彎翹狀況。第一路由電路210之外露表面203與加強層30之一部分內側壁表面309共同形成位於加強層30貫穿開口305中之一凹穴306。
圖19為第二半導體元件61接置於圖18所示線路板100上之面朝面半導體組體剖視圖，其中該第二半導體元件61係繪示成一晶片進行說明。第二半導體元件61係位於線路板100之凹穴306內，並以覆晶方式透過凸塊71而接置於第一路由電路210中顯露的接合墊228上。第一路由電路210具有扇出的導線圖案，其由外露表面203處之較細微間距扇出至與密封材28接觸之最內側表面處的較粗間距。因此，第一路由電路210可對第二半導體元件61提供第一級的扇出路由/互連，且第二半導體元件61可藉由第一半導體元件26與第二半導體元件61間之第一路由電路210，而與第一半導體元件26面朝面地相互電性連接。
[實施例2]
圖20-30為本發明第二實施態樣中，一種包含有導電盲孔作為垂直連接件之線路板製作方法圖。
為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖20為第一路由電路210可拆分式地接置於犧牲載板10上之剖視圖。犧牲載板10上設有第一路由電路210之該結構與圖6所示結構相似，惟差異處僅在於，本實施例之犧牲載板10為雙層結構。該犧牲載板10包括一支撐板111及沉積於支撐板111上之一阻障層113，且第一路由電路210形成於阻障層113上。阻障層113可具有0.001至0.1毫米之厚度，且可為一金屬層，其中該金屬層可於化學移除支撐板111時抵抗化學蝕刻，並可於不影響路由線225下移除該金屬層。舉例說明，當支撐板111及路由線225係由銅製成時，該阻障層113可由錫或鎳製成。此外，除了金屬材料外，阻障層113亦可為一介電層，如可剝式積層膜(peelable laminate film)。於此實施例中，支撐板111為銅板，且阻障層113為厚度3微米之鎳層。
圖21為第一半導體元件26覆晶式地接置於第一路由電路210上之剖視圖。第一半導體元件26電性耦接至第一路由電路210之第二導線245，並與第二導線245接觸。
圖22為形成密封材28於第一半導體元件26及第一路由電路210上之剖視圖。該密封材28係由上方覆蓋第一半導體元件26及第一路由電路210，且環繞、同形披覆並覆蓋第一半導體元件26之側壁。
圖23為密封材28中形成開孔284之剖視圖。該些開孔284延伸穿過密封材28，以由上方顯露第二導線245之選定部位。
圖24為密封材28中形成垂直連接件25之剖視圖。於此實施態樣中，該些垂直連接件25係繪示為導電盲孔253，其可藉由於開孔284中進行金屬沉積而形成。
圖25為將圖24之面板尺寸結構切割成個別單件之剖視圖。如圖所示，沿著切割線“L”，將面板尺寸結構單離成個別單件。
圖26為個別單件之剖視圖，其中該個別單件包括一犧牲載板10及位於該犧牲載板10上之一電性元件20。該電性元件20包含一第一路由電路210、一系列垂直連接件25、一第一半導體元件26及一密封件28。該第一路由電路210係可拆分式地接置於犧牲載板10上，並鄰接於密封材28之第一表面281。第一半導體元件26係嵌埋於密封材28中，且以覆晶方式接置於第一路由電路210。該些垂直連接件25係被密封材28所側向覆蓋，並由第一路由電路210延伸至密封材28之第二表面283。
圖27為犧牲載板10及電性元件20插置加強層30貫穿開口305中且置放於第三介電層531/金屬層53上之剖視圖。第三介電層531夾置於電性元件20與金屬層53之間以及加強層30與金屬層53之間。犧牲載板10與加強層30間及電性元件20與加強層30間具有位於貫穿開口305內之間隙307。加強層30側向圍繞該間隙307，且間隙307側向圍繞犧牲載板10及電性元件20。
圖28為部分介電材由第三介電層531擠出並進入間隙307及密封材28開孔284之剩餘空間中之剖視圖。第三介電層531係於施加熱及壓力下而擠出部分介電材流入間隙307及開孔284之剩餘空間中。受熱之第三介電層531可在壓力下任意成形。因此，夾置於電性元件20與金屬層53間以及加強層30與金屬層53間之第三介電層531受到擠壓後，將改變其原始形狀，且第三介電層531中的部分介電材會流入間隙307及開孔284之剩餘空間中，進而同形被覆貫穿開口305之側壁及犧牲載板10與電性元件20之外圍邊緣。擠出的介電材固化後即可提供犧牲載板10與加強層30間、電性元件20與加強層30間、電性元件20與金屬層53間、以及加強層30與金屬層53間之堅固機械性接合，俾使犧牲載板10及電性元件20固定於加強層30之貫穿開口305內。
圖29為形成第三盲孔533及第三導線535之剖視圖，其中第三盲孔533形成於第三介電層531/金屬層53中，而第三導線535形成於第三介電層531上。在此，第三盲孔533延伸穿過金屬層53及第三介電層531。第三導線535是藉由先於金屬層53上及第三盲孔533中沉積一被覆層53’，接著再對金屬層53及其上的被覆層53’進行圖案化 而形成。第三導線535填滿第三盲孔533，以形成與垂直連接件25電性連接之第三金屬化盲孔537，並側向延伸於第三介電531上。
此階段已完成於電性元件20及加強層30上形成第二路由電路510的製程。於此圖中，該第二路由電路510包含一第三介電層531及第三導線535。
圖30為移除支撐板111及阻障層113後之剖視圖。在此，由銅製成之支撐板111可藉由鹼性蝕刻溶液來移除，而由鎳製成之阻障層113可藉由酸性蝕刻溶液來移除，以由上方顯露第一路由電路210。於阻障層113為可剝式積層膜(peelable laminate film)之另一態樣中，該阻障層113可藉由機械剝離或電漿灰化(plasma ashing)方式來移除。據此，位於密封材28第一表面281上之第一路由電路210具有背向密封材28第一表面281之外露表面203。
據此，如圖30所示，已完成之線路板200包括一第一路由電路210、一系列垂直連接件25、一第一半導體元件26、一密封材28、一加強層30及一第二路由電路510。
第一路由電路210、垂直連接件25、第一半導體元件26及密封材28係位於加強層30之貫穿開口305內，而第二路由電路510則位於加強層30之貫穿開口305外，並延伸至線路板200之外圍邊緣。第一路由電路210及第二路由電路510分別為位於密封材28第一表面281及第二表面283之多層路由電路。第一路由電路210之外露表面203處具有接合墊228及疊接墊229，其由加強層30之貫穿開口305顯露，以用於連接元件。垂直連接件25被密封材28所側向環繞，並提供第一路由電路210與第二路由電路510間之電性連接。第一半導體元件26以覆晶方式電性耦接至第一路由電路210，並藉由第一路由電路210及垂直連接件25，進一步電性連接至第二路由電路510。第二路由電路510側向延伸超過第一路由電路210及密封材28之外圍邊緣，同時延伸於加強層30之一表面上。加強層30向上延伸超過第一路由電路210之外露表面203，以於加強層30之貫穿開口305內形成凹穴306。
圖31為第二半導體元件61接置於第一路由電路210上之面朝面半導體組體剖視圖。在此，第二半導體元件61(繪示成一晶片)係藉由第一路由電路210接合墊228上之凸塊71，電性耦接至第一路由電路210。
[實施例3]
圖32-40為本發明第三實施態樣中，一種包含有散熱座貼附至第一半導體元件之線路板製作方法圖。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖32為散熱座29貼附至圖8第一半導體元件26上之剖視圖。散熱座29可由任何具有高導熱率之材料製成，如金屬、合金、矽、陶瓷或石墨。散熱座29可藉由導熱黏著劑(圖未示)貼附於第一半導體元件26之非主動面上。
圖33為形成密封材28於第一路由電路210、垂直連接件25及散熱座29上之剖視圖。該密封材28係由上方覆蓋第一路由電路210、垂直連接件25及散熱座29，且環繞、同形披覆並覆蓋第一半導體元件26、垂直連接件25及散熱座29之側壁。
圖34為垂直連接件25及散熱座29由上方顯露之剖視圖。於此圖中，垂直連接件25及散熱座29分別具有一外露表面，其由上方與密封材28之外表面呈實質上共平面。
圖35為將圖34之面板尺寸結構切割成個別單件之剖視圖。如圖所示，沿著切割線“L”，將面板尺寸結構單離成個別單件。
圖36為個別單件之剖視圖，其中該個別單件包括一犧牲載板10及一電性元件20。該電性元件20包含一第一路由電路210、一系列垂直連接件25、一第一半導體元件26、一密封件28及一散熱座29。該第一路由電路210係可拆分式地接置於犧牲載板10上。第一半導體元件26係嵌埋於密封材28中，且以覆晶方式接置於第一路由電路210，同時與散熱座29熱性導通。該些垂直連接件25係封埋於密封材28中，並電性耦接至第一路由電路210。
圖37為犧牲載板10及電性元件20插置加強層30貫穿開口305中且貼附至載膜40上之剖視圖。犧牲載板10接觸載膜40，且垂直連接件25、密封材28及散熱座29之外露表面由上方與加強層30之外表面呈實質上共平面。
圖38為第三介電層531及金屬層53層壓/塗佈於電性元件20與加強層30上且第三盲孔533形成於金屬層53/第三介電層531中之剖視圖。第三介電層531夾置於電性元件20與金屬層53之間及加強層30與金屬層53之間。第三盲孔533延伸穿過金屬層53及第三介電層531，並對準垂直連接件25與散熱座29之選定部位。
圖39為第三介電層531上形成第三導線535之剖視圖，其是先於金屬層53上及第三盲孔533中沉積一被覆層53’，接著再對金屬層53及其上的被覆層53’進行圖案化，以形成第三導線535。第三導線535是自垂直連接件25及散熱座29朝上延伸，並填滿第三盲孔533，以形成直接接觸垂直連接件25及散熱座29之第三金屬化盲孔537，同時側向延伸於第三介電層531上。
此階段已完成於電性元件20及加強層30上形成第二路由電路510的製程。於此圖中，該第二路由電路510包含一第三介電層531及第三導線535。
圖40為移除載膜40及犧牲載板10之剖視圖。自犧牲載板10及加強層30移除載膜40後，接著再移除犧牲載板10以顯露第一路由電路210。
據此，如圖40所示，已完成之線路板300包括一第一路由電路210、一系列垂直連接件25、一第一半導體元件26、一密封材28、一散熱座29、一加強層30及一第二路由電路510。第一路由電路210、垂直連接件25、第一半導體元件26、密封材28及散熱座29係位於加強層30之貫穿開口305內，而第二路由電路510則位於加強層30之貫穿開口305外，並延伸至線路板300之外圍邊緣。第一路由電路210及第二路由電路510分別位於密封材28之兩相反側上，並藉由密封材28中之垂直連接件25相互電性連接。第一半導體元件26以覆晶方式電性耦接至第一路由電路210，並封埋於密封材28中。散熱座29提供第一半導體元件26散熱途徑。第二路由電路510藉由第三金屬化盲孔537，電性耦接至垂直連接件25，並與散熱座537熱性導通。
[實施例4]
圖41為本發明第四實施態樣之線路板剖視圖，其具有封埋於密封材中之金屬柱及導電盲孔。
於本實施例中，該線路板400係以類似於實施例1所述之製程製備，惟差異處僅在於，垂直連接件25包括有金屬柱251與導電盲孔253之組合。金屬柱251接觸第一路由電路210之第二導線245，而導電盲孔253由金屬柱251延伸至密封材28之第二表面283。
[實施例5]
圖42為本發明第五實施態樣之線路板剖視圖，其於加強層中具有額外垂直連接件。
於本實施例中，該線路板500係以類似於實施例1所述之製程製備，惟差異處僅在於，加強層30中形成有額外的垂直連接件31，且該些垂直連接件31透過第三介電層531中之額外第三金屬化盲孔538，電性耦接至第二路由電路510。於此實施態樣中，加強層30中之額外垂直連接件31係繪示成金屬柱。然而，如密封材28中之垂直連接件25，加強層30中之垂直連接件31亦可為焊球、導電盲孔或其組合。
圖43為第二半導體元件61及散熱座81接置於圖42線路板500上之面朝面半導體組體剖視圖。第二半導體元件61係以覆晶方式接置於第一路由電路210上。散熱座81與第二半導體元件61熱性導通，並電性耦接至加強層30中之垂直連接件31，以作為接地用。
圖44為第三半導體元件63及焊球75接置於圖43面朝面半導體組體之第二路由電路510上之剖視圖。第三半導體元件63係以覆晶方式，透過凸塊73接置於第二路由電路510之第三導線535上。焊球75係接置於第二路由電路510之第三導線535上，並環繞第三半導體元件63。
圖45為第二半導體元件61、第三半導體元件63、第四半導體元件65及第五半導體元件67接置於圖42線路板500上之剖視圖。第二半導體元件61係設置於線路板500之凹穴306中，並電性耦接至第一路由電路210之接合墊228。第三半導體元件63係以覆晶方式接置於第二路由電路510之第三導線535上。第四半導體元件65係設置於第二半導體元件61上方，並電性耦接至第一路由電路210之疊接墊229。第五半導體元件37係設置於第四半導體元件65及加強層30上方，並電性耦接至加強層30中之垂直連接件31。
上述之線路板及組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。舉例來說，加強層可包括多個排列成陣列形狀之貫穿開口，且每一貫穿開口中可容置一電性元件。此外，第二路由電路亦可包括額外的導線，以接收並連接額外電性元件。
如上述實施態樣所示，本發明建構出一種可展現較佳可靠度之獨特線路板，其包括加強層、第一路由電路、第一半導體元件、一系列垂直連接件、密封材及第二路由電路。為方便下文描述，在此將密封材第一表面所面向的方向定義為第一方向，而密封材第二表面所面向的方向定義為第二方向。第一路由電路係設置鄰接於密封材之第一表面，並具有面向第一方向之一外露表面。
第一半導體元件可為已封裝或未封裝之晶片。舉例來說，該第一半導體元件可為裸晶片，或是晶圓級封裝晶粒等。或者，該第一半導體元件可為堆疊晶片。於一較佳實施態樣中，該第一半導體元件係電性耦接至第一路由電路(第一路由電路係可拆分式地接置於一犧牲載板上) ，隨後於第一路由電路上提供垂直連接件及密封材，以於犧牲載板上形成電性元件。此於態樣中，該第一半導體元件可藉由凸塊電性耦接至第一路由電路，且其主動面係朝向第一路由電路。較佳為，該電性元件與犧牲載板是整體一起以面板尺寸製備，接著再切割成個別單件。此外，可於提供密封材前，將一散熱座貼附至第一半導體元件。據此，第一半導體元件所產生的熱可藉由該散熱座向外散逸。
加強層具有一貫穿開口，且可為單層或多層結構，並可選擇性地嵌埋有單層級導線或多層級導線。於一較佳實施例中，該加強層係環繞電性元件之外圍邊緣，並側向延伸至線路板之外圍邊緣。該加強層可由任何具有足夠機械強度之材料製成，如金屬、金屬複合材、陶瓷、樹脂或其他非金屬材料。據此，位於第一路由電路與密封材外圍邊緣處之該加強層可對線路板提供機械支撐，以防止線路板發生彎翹現象。此外，可於加強層中形成額外的垂直連接件，以提供另一半導體元件或一散熱座從第一方向接置於加強層上之電性接點。該加強層中之額外垂直連接件可包括，但不限於，金屬柱、焊球、導電盲孔或其組合。
密封材中之垂直連接件可包括，但不限於，金屬柱、焊球、導電盲孔或其組合，以提供下一級路由電路連接用之電性接點。可於提供密封材之前或提供密封材之後，形成電性連接至第一路由電路之垂直連接件。於一較佳實施態樣中，垂直連接件中鄰接於第二路由電路之該表面可於第二方向上，與密封材之第二表面及加強層中鄰接第二路由電路之該表面呈實質上共平面。
第一及第二路由電路可為不具核心層之增層路由電路，其分別位於加強層之貫穿開口內及貫穿開口外。此外，第二路由電路側向延伸超過第一路由電路之外圍邊緣，且其表面積大於第一路由電路之表面積。較佳為，第二路由電路延伸至線路板之外圍邊緣，且實質上具有第一路由電路與加強層之相加表面積。第一及第二路由電路各自包括至少一介電層及導線，其中導線填滿介電層中之盲孔，並側向延伸於介電層上。介電層與導線係連續輪流形成，且需要的話可重覆形成。
第一路由電路可包括路由線、一介電層及導線，其中路由線係位於犧牲載板上，介電層係位於路由線及犧牲載板上，而導線則由路由線之選定部分延伸，並填滿介電層中之盲孔，以形成金屬化盲孔，同時側向延伸於介電層上。若需要更多的信號路由，第一路由電路可進一步包括額外的介電層、額外的盲孔、及額外的導線。此外，第一路由電路可選擇性地包括一或多個被動元件嵌埋其中。於本發明中，可直接於犧牲載板上形成第一路由電路，或者分開形成第一路由電路後，再將第一路由電路可拆分地貼附於犧牲載板上，以完成於犧牲載板上形成第一路由電路的步驟。於第一路由電路中，路由線可包括與晶片I/O墊相配之接合墊，而鄰接於密封材之導線的墊尺寸及墊間距可大於接合墊之墊尺寸及墊間距。路由線可選擇性地更包括疊接墊，以對另一半導體元件(如塑膠封裝件或另一半導體組體)提供電性接點。因此，第一路由電路可為多層路由電路，且其外露表面可具有接合墊及選擇性疊接墊。據此，於一較佳實施例中，該第一路由電路具有扇出的導線圖案，其係由接合墊之較細微間距扇出至鄰接密封材之導線的較粗間距，俾可提供第一級扇出路由/互連予隨後接置於第一路由電路外露表面上之第二半導體元件。接合墊、選擇性疊接墊、及鄰近犧牲載板之介電層可具有實質上呈相互共平面之表面(朝向第一方向)。此外，加強層可朝第一方向延伸超過第一路由電路之外露表面，俾於移除犧牲載板後，於加強層之貫穿開口中形成一凹穴，以顯露第一路由電路。據此，可將第二半導體元件置於凹穴內，並將第二半導體元件電性耦接至凹穴所顯露之接合墊。將電性元件插入加強層之貫穿開口後，可選擇性地將黏著劑塗佈於電性元件與加強層間之貫穿開口中間隙，俾於電性元件與加強層間提供堅固機械性接合。或者，電性元件與加強層間之間隙可由第二路由電路之介電層所擠出之介電材料填入。據此，該黏著劑或介電材可被覆貫穿開口之內側壁表面與第一路由電路、密封材及犧牲載板之外圍邊緣。
於電性元件及犧牲載板插入加強層之貫穿開口後，第二路由電路可形成於密封材之第二表面上，並側向延伸於加強層之一表面上，俾以提供進一步地扇出路由/互連。由於第二路由電路可透過第二路由電路之金屬化盲孔而電性耦接至電性元件之垂直連接件，故垂直連接件與第二路由電路間之電性連接無須使用焊接材料。此外，加強層與第二路由電路間及密封材與第二路由電路間之介面亦無需使用焊材或黏著劑。更具體地說，第二路由電路可包括一介電層及導線，其中介電層係位於密封材與加強層上，而導線係自密封材中之垂直連接件及第一半導體元件上之選擇性散熱座延伸(且選擇性地自加強層或加強層中之額外垂直連接件延伸)，並填滿第二路由電路介電層中之盲孔，同時側向延伸於第二路由電路之介電層上。因此，第二路由電路可接觸並電性耦接至電性元件之垂直連接件，以構成信號路由，且第二路由電路可選擇性地進一步電性耦接至加強層，以作為接地連接，或者選擇性地進一步電性耦接至加強層中之額外垂直連接件，以構成信號路由或作為接地連接，同時第二路由電路可選擇性地與接置於第一半導體元件上之散熱座熱性導通。若需要更多的信號路由，第二路由電路可進一步包括額外之介電層、額外之盲孔、以及額外之導線。第二路由電路最外層導線可容置導電接點，例如凸塊、焊球，以與下一級組體或另一電子元件電性傳輸及機械性連接。
於形成第二路由電路前，可使用載膜(通常為黏膠帶)，以提供暫時的固定力。舉例說明，該載膜可暫時貼附於犧牲載板及加強層，以將電性元件及犧牲載板固定於加強層之貫穿開口內，接著，如上所述，可選擇性地將黏著劑塗佈於加強層與電性元件間及加強層與犧牲載板間之間隙。於形成第二路由電路於電性元件及加強層上後，可將載膜移除。或者，可直接將電性元件/犧牲載板及加強層設置於一介電層上，並使電性元件及加強層與該介電層接觸，隨後再將該介電層接合至電性元件與加強層，且較佳是使該介電層之部分介電材擠入電性元件與加強層間及犧牲載板與加強層之間隙。藉此，由該介電層擠壓出之介電材可於電性元件與加強層間提供堅固機械性接合，並將電性元件固定於加強層之貫穿開口內。接著，該第二路由電路(包含有接合至電性元件及加強層之介電層)可與電性元件中之垂直連接件電性耦接。
於形成第二路由電路後，可藉由化學蝕刻或機械剝離方式，將提供堅固支撐力予電性元件之犧牲載板從第一路由電路移除。犧牲載板可具有0.1毫米至2.0毫米之厚度，且可由任何導電或非導電材料所製成，如銅、鎳、鉻、錫、鐵、不鏽鋼、矽、玻璃、石墨、塑膠膜、或其他金屬或非金屬材料。於透過化學蝕刻方式移除犧牲載板之態樣中，該犧牲載板通常係由化學可移除之材料製成。為避免於移除犧牲載板時蝕刻到與犧牲載板接觸之接合墊，該犧牲載板可由鎳、鉻、錫、鐵、不鏽鋼、或其他可藉由選擇性蝕刻溶液(不對銅製成之接合墊及選擇性疊接墊起反應)移除之材料。或者，接合墊及選擇性疊接墊可由任何穩定材料所製成，以避免於移除犧牲載板時遭到蝕刻。舉例來說，當犧牲載板係由銅所製成時，接合墊及選擇性疊接墊可為金墊。此外，犧牲載板亦可為具有阻障層及支撐板之多層結構，而第一路由電路係形成於犧牲載板之阻障層上。由於第一路由電路與支撐板間係藉由兩者之間的阻障層相互隔離，因此，即使第一路由電路之路由線與支撐板係由相同材料所製成，於移除支撐板時也不會傷害到第一路由電路之路由線。在此，該阻障層可為一金屬層，且該金屬層於化學移除支撐板時不對化學蝕刻起作用，並且可使用對路由線不發生反應之蝕刻溶液來移除。舉例來說，可於銅或鋁所製成之支撐板表面上形成鎳層、鉻層或鈦層，以作為阻障層，而銅或鋁所製成之路由線可沉積於鎳層、鉻層或鈦層上。據此，於移除支撐板時，該鎳層、鉻層或鈦層可保護路由線免遭蝕刻。或者，該阻障層可為介電層，其可藉由如機械剝離或電漿灰化的方式來移除。舉例說明，可使用離型層作為支撐板與第一路由電路間之阻障層，且該支撐板可藉由機械剝離方式而與離型層一同被移除。
本發明亦提供一種面朝面半導體組體，其係將一第二半導體元件電性耦接至上述線路板之接合墊。更具體地說，可將第二半導體元件置於線路板之凹穴中，並於線路板接合墊上設置各種連接媒介(如凸塊)，以將第二半導體元件電性連接至線路板。據此，第一半導體元件與第二半導體元件可藉由兩者間之第一路由電路相互電性連接，且第二半導體元件更可藉由第一路由電路及垂直連接件，電性連接至第二路由電路。於該面朝面半導組體中，第一路由電路可提供第一半導體元件與第二半導體元件間之最短互連距離。在此，可選擇性地於第二半導體元件與線路板第一路由電路間之間隙填入一填充材料。該第二半導體元件可為已封裝或未封裝之晶片。舉例來說，該第二半導體元件可為裸晶片，或是晶圓級封裝晶粒等。或者，該第二半導體元件可為堆疊晶片。
此外，可進一步提供額外半導體元件，並藉由導電接點，如焊球，以將該額外之半導體元件電性耦接至線路板之疊接墊。舉例來說，該額外之半導體元件可設置於第二半導體元件上方，並且電性耦接至線路板之疊接墊。或者，可將一散熱座貼附至第二半導體元件之非主動面上。該散熱座可側向延伸於加強層之一表面上，並電性耦接至加強層中選擇性之垂直連接件，以作為接地用。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在凹穴向上之狀態下，第二路由電路係於下方覆蓋第一路由電路，不論另一元件例如第一半導體元件、垂直連接件及密封材是否位於第一路由電路與第二路由電路之間。
「接置於…上」及「貼附於…上」一詞包括與單一或多個元件間之接觸與非接觸。例如，選擇性散熱座可貼附於第二半導體元件上，不論此散熱座係接觸該第二半導體元件，或與該第二半導體元件以一導熱黏著劑或焊球相隔。
「對準」一詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線與加強層內側壁表面及電性元件外圍邊緣相交時，加強層內側壁表面即側向對準於電性元件外圍邊緣，不論加強層內側壁表面與電性元件外圍邊緣之間是否具有其他與假想之水平線相交之元件，且不論是否具有另一與電性元件外圍邊緣相交但不與加強層內側壁表面相交、或與加強層內側壁表面相交但不與電性元件外圍邊緣相交之假想水平線。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當加強層內側壁表面與電性元件/犧牲載板間之間隙不夠窄時，由於電性元件/犧牲載板於間隙中之側向位移而導致之位置誤差可能會超過可接受之最大誤差限制。於某些狀況下，一旦電性元件/犧牲載板之位置誤差超過最大限值時，則不可能使用雷射光束對準於垂直連接件之預定位置，此可能導致垂直連接件與第二路由電路間之電性連接失敗。本領域之技術人員可經由試誤法，以確認電性元件/犧牲載板與加強層間之間隙的最大可接受限值，以確保第二路由電路之金屬化盲孔與電性元件之垂直連接件對準。由此，「電性元件與犧牲載板之外圍邊緣靠近加強層貫穿開口之內側壁表面」之敘述係指犧牲載板之外圍邊緣與貫穿開口內側壁表面間之間隙，以及電性元件之外圍邊緣與貫穿開口內側壁表面間之間隙係窄到足以防止電性元件/犧牲載板之位置誤差超過可接受之最大誤差限值。舉例來說，電性元件/犧牲載板外圍邊緣與貫穿開口內側壁表面間之間隙較佳係約於10微米至50微米之範圍內。
「電性連接」、以及「電性耦接」之詞意指直接或間接電性連接。例如，第一導線直接接觸並且電性連接至路由線，而第二導線與路由線保持距離，並且藉由第一導線而電性連接至路由線。 【001】 【002】 【003】 【004】 【005】 【006】 【007】 【008】 【009】 【010】 【011】 【012】 【013】 【014】 【015】 【016】 【017】 【018】 【019】 【020】 【021】 【022】 【023】 【024】 【025】 【026】 【027】 【028】 【029】 【030】 【031】 【032】 【033】 【034】 【035】 【036】 【037】 【038】 【039】 【040】 【041】 【042】 【043】 【044】 【045】 【046】 【047】 【048】 【049】 【050】 【051】 【052】 【053】 【054】 【055】 【056】 【057】 【058】 【059】 【060】 【061】 【062】 【063】 【064】 【065】 【066】 【067】 【068】 【069】 【070】 【071】 【072】 【073】 【074】 【075】 【076】 【077】 【078】 【079】 【080】 【081】 【082】 【083】 【084】 【085】 【086】 【087】 【088】 【089】 【090】 【091】 【092】 【093】 【094】 【095】 【096】 【097】 【098】 【099】
「第一方向」及「第二方向」並非取決於線路板之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，密封材之第一表面係面朝第一方向，而密封材之第二表面係面朝第二方向，此與線路板是否倒置無關。因此，該第一及第二方向係彼此相反且垂直於側面方向。再者，在凹穴向上之狀態，第一方向係為向上方向，第二方向係為向下方向；在凹穴向下之狀態，第一方向係為向下方向，第二方向係為向上方向。
本發明之線路板具有許多優點。舉例來說，藉由習知之覆晶接合製程例如熱壓或迴焊，將第一半導體元件電性耦接至第一路由電路，其可避免可堆疊式組體製程中使用黏著載體作為暫時接合時，會遭遇位置準確度問題。加強層貫穿開口內之第一路由電路可提供第一級扇出/互連予接置其上之第二半導體元件，而密封材與加強層上之第二路由電路則可提供第二級扇出/互連。藉此，具有精細接墊之第二半導體元件可電性耦接至第一路由電路之一側，其中該側的墊間距係與第二半導體元件相符，而第二路由電路則可藉由垂直連接元件，電性耦接至第一路由電路具有較大墊間距之另一側，以將第二半導體元件之墊尺寸及墊間距進一步放大。加強層可提供一抗彎平台，供第二路由電路形成其上，以避免線路板發生彎翹狀況。藉由此方法製備成的線路板係為可靠度高、價格低廉、且非常適合大量製造生產。
本發明之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本發明之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
線路板 100、200、300、400、500 犧牲載板 10 支撐板 111 阻障層 113 電性元件 20 外露表面 203 第一路由電路 210 路由線 225 接合墊 228 疊接墊 229 第一介電層 231 第一盲孔 233 第一導線 235 金屬化盲孔 237 第二介電層 241 第二盲孔 243 第二導線 245 第二金屬化盲孔 247 垂直連接件 25、31 金屬柱 251 導電盲孔 253 第一半導體元件 26 凸塊 27、71、73 密封材 28 第一表面 281 第二表面 283 開孔 284 散熱座 29、81 加強層 30 貫穿開口 305 凹穴 306 間隙 307 內側壁表面 309 載膜 40 第二路由電路 510 金屬層 53 被覆層 53’ 第三介電層 531 第三盲孔 533 第三導線 535 第三金屬化盲孔 537、538 第二半導體元件 61 第三半導體元件 63 第四半導體元件 65 第五半導體元件 67 焊球 75 切割線 L
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中： 圖1及2分別為本發明第一實施態樣中，於犧牲載板上形成路由線之剖視圖及頂部立體示意圖； 圖3為本發明第一實施態樣中，圖1結構上形成第一介電層及第一盲孔之剖視圖； 圖4為本發明第一實施態樣中，圖3結構上形成第一導線之剖視圖； 圖5為本發明第一實施態樣中，圖4結構上形成第二介電層及第二盲孔之剖視圖； 圖6為本發明第一實施態樣中，圖5結構上形成第二導線之剖視圖； 圖7為本發明第一實施態樣中，圖6結構上形成金屬柱之剖視圖； 圖8為本發明第一實施態樣中，圖7結構上接置第一半導體元件之剖視圖； 圖9為本發明第一實施態樣中，圖8結構上形成密封材之剖視圖； 圖10為本發明第一實施態樣中，自圖9結構移除密封材頂部區域之剖視圖； 圖11為本發明第一實施態樣中，圖10之面板尺寸結構切割後之剖視圖； 圖12為本發明第一實施態樣中，對應於圖11切離單元之結構剖視圖； 圖13為本發明第一實施態樣中，加強層置於載膜上之剖視圖； 圖14為本發明第一實施態樣中，圖12結構貼附於圖13載膜上之剖視圖； 圖15為本發明第一實施態樣中，圖14結構上設置第三介電層及金屬層之剖視圖； 圖16為本發明第一實施態樣中，圖15結構形成第三盲孔之剖視圖； 圖17為本發明第一實施態樣中，圖16結構形成第三導線之剖視圖； 圖18為本發明第一實施態樣中，自圖17結構移除載膜及犧牲載板，以製作完成線路板之剖視圖； 圖19為本發明第一實施態樣中，第二半導體元件接置於圖18線路板上之面朝面半導體組體之剖視圖； 圖20為本發明第二實施態樣中，第一路由電路形成於犧牲載板上之剖視圖； 圖21為本發明第二實施態樣中，圖20結構上接置第一半導體元件之剖視圖； 圖22為本發明第二實施態樣中，圖21結構上形成密封材之剖視圖； 圖23為本發明第二實施態樣中，圖22結構上形成開孔之剖視圖； 圖24為本發明第二實施態樣中，圖23結構上形成導電盲孔之剖視圖； 圖25為本發明第二實施態樣中，圖24之面板尺寸結構切割後之剖視圖； 圖26為本發明第二實施態樣中，對應於圖25切離單元之結構剖視圖； 圖27為本發明第二實施態樣中，圖26結構及加強層置放於第三介電層/金屬層上之剖視圖； 圖28為本發明第二實施態樣中，圖27結構進行層壓製程後之剖視圖； 圖29為本發明第二實施態樣中，圖28結構上形成第三導線之剖視圖； 圖30為本發明第二實施態樣中，自圖29結構移除犧牲載板，以製作完成線路板之剖視圖； 圖31為本發明第二實施態樣中，第二半導體元件接置於圖30線路板上之面朝面半導體組體之剖視圖； 圖32為本發明第三實施態樣中，圖8結構上接置散熱座之剖視圖； 圖33為本發明第三實施態樣中，圖32結構上形成密封材之剖視圖； 圖34為本發明第三實施態樣中，自圖33結構移除密封材頂部區域之剖視圖； 圖35為本發明第三實施態樣中，圖34之面板尺寸結構切割後之剖視圖； 圖36為本發明第三實施態樣中，對應於圖35切離單元之結構剖視圖； 圖37為本發明第三實施態樣中，圖36結構及加強層置放於載膜上之剖視圖； 圖38為本發明第三實施態樣中，圖37結構上形成第三介電層、金屬層及第三盲孔之剖視圖； 圖39為本發明第三實施態樣中，圖38結構上形成第三導線之剖視圖； 圖40為本發明第三實施態樣中，自圖39結構移除載膜及犧牲載板，以製作完成線路板之剖視圖； 圖41為本發明第四實施態樣中，另一線路板之剖視圖； 圖42為本發明第五實施態樣中，再一線路板之剖視圖； 圖43為本發明第五實施態樣中，第二半導體元件及散熱座接置於圖42線路板上之面朝面半導體組體之剖視圖； 圖44為本發明第五實施態樣中，第三半導體元件及焊球接置於圖43面朝面半導體組體上之剖視圖；及 圖45為本發明第五實施態樣中，第二半導體元件、第三半導體元件、第四半導體元件及第五半導體元件接置於圖42線路板上之剖視圖。

Claims (12)

  1. 一種具有嵌埋式元件及加強層之線路板，其包括： 一加強層，其具有一貫穿開口，其中該貫穿開口具有延伸穿過該加強層之一內側壁表面； 一電性元件，其位於該加強層之該貫穿開口內，且鄰近於該加強層之該內側壁表面，該電性元件包含一第一半導體元件、一密封材、一系列垂直連接件及一第一路由電路，且該第一路由電路設置於該密封材之一第一表面，其中(i)該第一半導體元件嵌埋於該密封材中，且電性耦接至該第一路由電路，(ii)該些垂直連接件被該密封材側向覆蓋，且環繞該第一半導體元件，其中該些垂直連接件電性耦接至該第一路由電路並延伸至該密封材之一相反第二表面；以及 一第二路由電路，其設置於該密封材之該第二表面上，並側向延伸於該加強層之一表面上，其中該第二路由電路電性耦接至該密封材中之該些垂直連接件。
  2. 如申請專利範圍第1項所述之線路板，其中，該些垂直連接件包括金屬柱、焊球、導電盲孔、或其組合。
  3. 如申請專利範圍第1項所述之線路板，更包括：額外垂直連接件，其設於該加強層中，其中該些額外垂直連接件電性耦接至該第二路由電路。
  4. 如申請專利範圍第3項所述之線路板，其中，該些額外垂直連接件包括金屬柱、焊球、導電盲孔、或其組合。
  5. 如申請專利範圍第1項所述之線路板，其中，該第一路由電路具有一外露表面，其係背向該密封材之該第一表面，並由該加強層之該貫穿開口顯露。
  6. 如申請專利範圍第5項所述之線路板，其中，該加強層之該內側壁表面之一部分與該第一路由電路之該外露表面形成一凹穴，而該凹穴係位於該加強層之該貫穿開口中。
  7. 一種面朝面半導體組體，其包括： 如申請專利範圍第1項所述之該線路板；以及 一第二半導體元件，其設置於該加強層之該貫穿開口中，並藉由該第一半導體元件與該第二半導體元件間之該第一路由電路，與該第一半導體元件面朝面地相互電性耦接。
  8. 如申請專利範圍第7項所述之面朝面半導體組體，其中，該線路板更包括：額外垂直連接件，其設於該加強層中，且該些額外垂直連接件電性耦接至該第二路由電路。
  9. 如申請專利範圍第8項所述之面朝面半導體組體，更包括：一散熱座，其貼附於該第二半導體元件之一非主動面，並電性耦接至該加強層中之該些垂直連接件。
  10. 一種具有嵌埋式元件及加強層之線路板製作方法，其包括： 提供一電性元件於一犧牲載板上，該電性元件包含一半導體元件、一密封材、一系列垂直連接件及一第一路由電路，該第一路由電路設置於該密封材之一第一表面，其中(i)該第一路由電路可拆分式地接置於該犧牲載板上，(ii)該半導體元件嵌埋於該密封材中，且電性耦接至該第一路由電路，(iii)該些垂直連接件環繞該半導體元件，並電性耦接至該第一路由電路； 提供一加強層，其具有一貫穿開口，其中該貫穿開口具有延伸穿過該加強層之一內側壁表面； 將該電性元件及該犧牲載板插入該加強層之該貫穿開口中，且該電性元件與該犧牲載板鄰近於該加強層之該內側壁表面； 形成一第二路由電路，該第二路由電路設置於該密封材之一相反第二表面及該加強層之一表面上，且電性耦接至該密封材中之該些垂直連接件；以及 從該第一路由電路移除該犧牲載板。
  11. 如申請專利範圍第10項所述之製作方法，提供該電性元件於該犧牲載板上之該步驟包括： 於該犧牲載板上提供該第一路由電路，其中該第一路由電路係可拆分式地接置於該犧牲載板上； 將該半導體元件電性耦接至該第一路由電路； 形成該些垂直連接件；以及 提供該密封材以側向環繞該半導體元件並覆蓋該第一路由電路。
  12. 如申請專利範圍第10項所述之製作方法，其中，形成該第二路由電路之該步驟包括：將該第二路由電路電性耦接至該加強層中之額外垂直路由電路。
TW105133157A 2016-10-14 2016-10-14 具有嵌埋式元件及加強層之線路板及其製法 TWI624924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105133157A TWI624924B (zh) 2016-10-14 2016-10-14 具有嵌埋式元件及加強層之線路板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105133157A TWI624924B (zh) 2016-10-14 2016-10-14 具有嵌埋式元件及加強層之線路板及其製法

Publications (2)

Publication Number Publication Date
TW201814874A TW201814874A (zh) 2018-04-16
TWI624924B true TWI624924B (zh) 2018-05-21

Family

ID=62639372

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133157A TWI624924B (zh) 2016-10-14 2016-10-14 具有嵌埋式元件及加強層之線路板及其製法

Country Status (1)

Country Link
TW (1) TWI624924B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979333B (zh) * 2019-05-17 2022-01-28 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM407485U (en) * 2007-08-03 2011-07-11 Powertech Technology Inc Device of stackable semiconductor package having whole surface molding
TW201214626A (en) * 2010-09-03 2012-04-01 Stats Chippac Ltd Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
CN102479763A (zh) * 2010-11-22 2012-05-30 钰桥半导体股份有限公司 一种散热增益型堆叠式半导体组件
TW201347627A (zh) * 2012-04-20 2013-11-16 Bridge Semiconductor Corp 具有內建加強層之凹穴基板及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM407485U (en) * 2007-08-03 2011-07-11 Powertech Technology Inc Device of stackable semiconductor package having whole surface molding
TW201214626A (en) * 2010-09-03 2012-04-01 Stats Chippac Ltd Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
CN102479763A (zh) * 2010-11-22 2012-05-30 钰桥半导体股份有限公司 一种散热增益型堆叠式半导体组件
TW201347627A (zh) * 2012-04-20 2013-11-16 Bridge Semiconductor Corp 具有內建加強層之凹穴基板及其製造方法

Also Published As

Publication number Publication date
TW201814874A (zh) 2018-04-16

Similar Documents

Publication Publication Date Title
TWI544841B (zh) 具有整合雙佈線結構之線路板及其製作方法
TWI650846B (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
US9947625B2 (en) Wiring board with embedded component and integrated stiffener and method of making the same
TWI607531B (zh) 底部元件限制於介電材凹穴內之封裝疊加半導體組體
US7911805B2 (en) Multilayer wiring element having pin interface
US10306777B2 (en) Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
TW201626531A (zh) 中介層嵌置於加強層中之線路板及其製作方法
TW201519382A (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
TW201711149A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
TWI611547B (zh) 整合中介層及雙佈線結構之線路板及其製作方法
TW201917795A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
US6913814B2 (en) Lamination process and structure of high layout density substrate
TWI626719B (zh) 三維整合之散熱增益型半導體組體及其製作方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
TWI626865B (zh) 具雙加強層及整合雙路由電路之線路板及其製法
TWI657555B (zh) 三維整合之半導體組體及其製作方法
TW201940026A (zh) 具有嵌埋式元件及加強層之線路板、其製法及其面朝面半導體組體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees