TW201626531A - 中介層嵌置於加強層中之線路板及其製作方法 - Google Patents

中介層嵌置於加強層中之線路板及其製作方法 Download PDF

Info

Publication number
TW201626531A
TW201626531A TW105101046A TW105101046A TW201626531A TW 201626531 A TW201626531 A TW 201626531A TW 105101046 A TW105101046 A TW 105101046A TW 105101046 A TW105101046 A TW 105101046A TW 201626531 A TW201626531 A TW 201626531A
Authority
TW
Taiwan
Prior art keywords
interposer
sacrificial carrier
substrate
layer
circuit
Prior art date
Application number
TW105101046A
Other languages
English (en)
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Publication of TW201626531A publication Critical patent/TW201626531A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本發明具有中介層之線路板特徵在於，中介層係嵌置於加強層中，且增層電路設置於加強層上，藉此，加強層所具有之機械強度可避免線路板發生彎翹情況。此外，該中介層可提供初級的扇出路由，而該增層電路則提供進一步的扇出路由，以進一步將中介層之墊尺寸及墊間距放大。

Description

中介層嵌置於加強層中之線路板及其製作方法
本發明是關於一種線路板，尤指一種中介層嵌置於樹脂模製加強層中之線路板及其製作方法。
就高腳數半導體晶片封裝及組體而言，其必需提供高密度線路板，以供半導體晶片接置其上，進而將晶片I/O墊佈線成具有更大的墊間距，以達可靠的板級組裝(board-level assembly)。例如，美國專利案號9,060,455、9,089,041、8,859,912及8,797,757揭露的各種無核心層基板，即是為了晶片之扇出路由。相較於具核心層基板，無核心層基板具有較低寄生電阻、較低電感及電容等優點。最重要的是，無核心層基板之互連密度相較於習知具核心層基板高上許多，此為應用於精細間距及高I/O所需的重要特性。然而，由於無核心層基板容易因製程中重複加熱及冷卻而發生彎翹，因而仍無法被普遍採用。美國專利案號8,860,205、7,981,728及7,902,660企圖解決此問題卻收效甚微。
更糟的是，由於半導體晶片之熱膨脹係數(矽約3至4ppm)較有機基板(環氧樹脂約15ppm)來的低，故常因熱膨脹係數(CTE)不匹配而導致界面應力，使得晶片級連接(chip-level connection)之可靠度不佳。
為了上述理由及以下所述之其他理由，目前亟需發展一種新式線路板，以滿足高效能IC封裝之需求，並改善信號完整度，且達到較高生產良率、較高可靠度及較低成本。
本發明之主要目的係提供一種線路板，其係將一無機中介層結合於線路板中，以用於接置半導體晶片，俾使具有低熱膨脹係數(CTE)且高模數之中介層可提供可靠的晶片連接界面。
本發明之另一目的係提供一種線路板，其係將該中介層嵌置於樹脂模製加強層中，以避免線路板發生彎翹，俾可改善線路板之機械可靠度。
本發明之再一目的係提供一種線路板，其中該樹脂模製加強層包含有一基底及一凸起部，該凸起部自基底凸起，俾以加強基底及嵌置中介層之剛性。
本發明之又一目的係提供一種線路板，其係將該中介層與增層電路電性耦接，以提供階段式的扇出路由，俾可改善生產良率且降低成本。
依據上述及其他目的，本發明提供一種線路板，其包括一樹脂模製加強層、一中介層及一增層電路。於一較佳實施例中，該樹脂模製加強層包含有一基底及自該基底第一表面凸起之一凸起部，且可對中介層及增層電路提供高模數抗彎平台；該中介層嵌置於樹脂模製加強層之基底中，並對後續組裝其上之晶片提供初級的扇出路由，以避免I/O墊間距緊密而可能導致微盲孔未連接上接合墊之問題；增層電路係設置於基底之相對 第二表面上，並電性耦接至中介層，以提供第二級的扇出路由，俾將中介層的墊尺寸及墊間距進一步放大。
於另一態樣中，本發明提供一種中介層嵌置於加強層中之線路板，其包括：一樹脂模製加強層，其包括一基底及一凸起部，該凸起部係自該基底之一第一表面凸起；一中介層，其包括複數接合墊、複數接觸墊及複數金屬化導孔，其中該些接合墊係位於其第一表面處，該些接觸墊係位於其相對之第二表面處，且該些金屬化導孔係電性耦接該些接合墊與該些接觸墊，其中該中介層係嵌置於該基底中，且該中介層之該第一表面係與該基底之該第一表面朝向同一方向，同時該中介層之該第一表面未被該基底所覆蓋；以及一增層電路，其係位於該基底之一相對第二表面上，其中該增層電路係電性耦接至該中介層之該些接觸墊，且包括側向延伸超過該中介層外圍邊緣之至少一導線。
於又一態樣中，本發明提供一種中介層嵌置於加強層中之線路板製作方法，其包括下述步驟：提供一中介層半成品，其包含具有一第一表面及一相對第二表面之一基板、位於該基板之該第一表面處之複數接合墊、以及複數金屬化導孔，其中每一該些金屬化導孔係形成於該基板中，並且具有電性耦接至該些接合墊之一第一端、以及與該基板之該第二表面保持距離之一相對第二端；藉由一黏著劑，將該中介層半成品貼附於一犧牲載板上，其中該基板之該第一表面係面向該犧牲載板；形成一樹脂模製加強層，其覆蓋該犧牲載板，並側向環繞該中介層半成品及該犧牲載板；移除部分該樹脂模製加強層及部分該中介層半成品，以顯露該些金屬化導孔之該些第二端，並使該基板具有與該些金屬化導孔之該些第二端實質上 共平面之一外露第二表面；於該基板之該外露第二表面上形成複數接觸墊，以製作完成一中介層，其中該中介層包括分別位於其相對第一表面及第二表面上之該些接合墊及該些接觸墊、以及電性耦接至該些接觸墊及該些接合墊之該些金屬化導孔；形成一增層電路，其覆蓋該中介層之該第二表面及該樹脂模製加強層，並電性耦接至該中介層之該些接觸墊，且包括側向延伸超過該中介層外圍邊緣之至少一導線；以及移除該犧牲載板及該黏著劑，以顯露該中介層之該些接合墊。
於再一態樣中，本發明提供另一種中介層嵌置於加強層中之線路板製作方法，其包括下述步驟：提供一中介層，其包括複數接合墊、複數接觸墊及複數金屬化導孔，該些接合墊係位於其第一表面處，該些接觸墊係位於其相對之第二表面處，且該些金屬化導孔係電性耦接該些接合墊與該些接觸墊；藉由一黏著劑，將該中介層貼附於一犧牲載板上，其中該中介層之該第一表面係面向該犧牲載板；形成一樹脂模製加強層，其覆蓋該犧牲載板，並側向環繞該中介層及該犧牲載板；形成一增層電路，其覆蓋該中介層之該第二表面及該樹脂模製加強層，並電性耦接至該中介層之該些接觸墊，且包括側向延伸超過該中介層外圍邊緣之至少一導線；以及移除該犧牲載板及該黏著劑，以顯露該中介層之該些接合墊。
除非特別描述或必須依序發生之步驟，上述步驟之順序並無限制於以上所列，且可根據所需設計而變化或重新安排。
本發明之線路板製作方法具有許多優點。舉例來說，於形成增層電路前將樹脂模製加強層與犧牲載板及中介層(或其半成品)整合為一體之作法是特別具有優勢的，其原因在於，該樹脂模製加強層可與該犧牲 載板共同提供一穩定的平台，以供增層電路之形成，且當需形成多層線路層時，此作法可避免發生嚴重的彎曲問題。此外，藉由兩階段步驟以形成晶片之互連基板是有利的，其原因在於，中介層可提供初級的扇出路由及CTE相匹配之界面，而增層電路可提供上元件與下元件間進一步的扇出路由以及水平互連。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
10‧‧‧次組體
100、200、300、400‧‧‧線路板
110、210‧‧‧半導體組體
101、311‧‧‧第一表面
102、103、313‧‧‧第二表面
106‧‧‧第一端
107‧‧‧第二端
104‧‧‧盲孔
11‧‧‧中介層
11’‧‧‧中介層半成品
111‧‧‧基板
112‧‧‧接合墊
114‧‧‧接觸墊
116‧‧‧金屬化導孔
117‧‧‧底側線路
118‧‧‧頂側線路
119‧‧‧覆蓋層
13‧‧‧犧牲載板
131‧‧‧凸塊部
133‧‧‧凸緣部
14‧‧‧定位件
15‧‧‧黏著劑
20‧‧‧載膜
30‧‧‧樹脂模製加強層
301‧‧‧凹穴
31‧‧‧基底
33‧‧‧凸起部
40‧‧‧增層電路
41‧‧‧金屬層
411‧‧‧介電層
413‧‧‧盲孔
415‧‧‧導線
417‧‧‧導電盲孔
51‧‧‧半導體元件
71‧‧‧焊料凸塊
L‧‧‧切割線
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：圖1及2分別為本發明第一實施態樣中，具有盲孔之基板剖視圖及底部立體示意圖；圖3為本發明第一實施態樣中，圖1結構上形成金屬化導孔之剖視圖；圖4及5分別為本發明第一實施態樣中，圖3結構上形成底側線路，以完成中介層面板半成品之剖視圖及底部立體視圖；圖6及7分別為本發明第一實施態樣中，圖4及5之面板尺寸結構切割後之剖視圖及底部立體示意圖；圖8及9分別為本發明第一實施態樣中，對應於圖6及7切離單元之中介層半成品剖視圖及底部立體示意圖；圖10及11分別為本發明第一實施態樣中，於犧牲載板上形成定位件之剖視圖及頂部立體示意圖；圖12為本發明第一實施態樣中，藉由黏著劑將圖8中介層半成品貼附至 圖10犧牲載板上之剖視圖；圖13及14分別為本發明第一實施態樣中，圖12之面板尺寸結構切割後之剖視圖及頂部立體視圖；圖15為本發明第一實施態樣中，將對應於圖13切離單元之次組體貼附至載膜之剖視圖；圖16為本發明第一實施態樣中，圖15結構形成樹脂模製加強層之剖視圖；圖17為本發明第一實施態樣中，移除部分圖16結構之剖視圖；圖18及19分別為本發明第一實施態樣中，圖17結構上形成頂側線路之剖視圖及頂部立體視圖；圖20為本發明第一實施態樣中，圖19結構上形成介電層及盲孔之剖視圖；圖21為本發明第一實施態樣中，圖20結構上形成導線之剖視圖；圖22為本發明第一實施態樣中，自圖21結構移除載膜及犧牲載板之剖視圖；圖23及24分別為本發明第一實施態樣中，自圖22結構移除黏著劑，以製作完成線路板之剖視圖及底部立體視圖；圖25為本發明第一實施態樣中，半導體元件接置於圖23線路板上之剖視圖；圖26為本發明第一實施態樣中，圖25之面板尺寸結構切割後之剖視圖；圖27為本發明第一實施態樣中，對應於圖26切離單元之半導體組體剖視圖； 圖28為本發明第二實施態樣中，於犧牲載板上形成定位件之剖視圖；圖29為本發明第二實施態樣中，藉由黏著劑將圖8中介層半成品貼附至圖28犧牲載板上之剖視圖；圖30為本發明第二實施態樣中，圖29結構形成樹脂模製加強層之剖視圖；圖31為本發明第二實施態樣中，移除部分圖30結構之剖視圖；圖32為本發明第二實施態樣中，圖31結構上形成頂側線路之剖視圖；圖33為本發明第二實施態樣中，圖32結構上形成介電層及盲孔之剖視圖；圖34為本發明第二實施態樣中，圖33結構上形成導線之剖視圖；圖35為本發明第二實施態樣中，自圖34結構移除犧牲載板及黏著劑之剖視圖；圖36為本發明第二實施態樣中，圖35之面板尺寸結構切割後之剖視圖；圖37為本發明第二實施態樣中，對應於圖36切離單元之線路板剖視圖；圖38為本發明第二實施態樣中，半導體元件接置於圖37線路板上之半導體組體剖視圖；圖39及40分別為本發明第三實施態樣中，定位件形成於犧牲載板上之剖視圖及頂部立體示意圖；圖41及42分別為本發明第三實施態樣中，中介層貼附至圖39及40犧牲載板之剖視圖及頂部立體示意圖；圖43為本發明第三實施態樣中，圖41結構上形成樹脂模製加強層之剖視圖； 圖44為本發明第三實施態樣中，移除部分圖43結構之剖視圖；圖45為本發明第三實施態樣中，圖44結構上形成導線之剖視圖；圖46為本發明第三實施態樣中，自圖45結構移除犧牲載板及黏著劑，以製作完成線路板之剖視圖；圖47為本發明第四實施態樣中，中介層於犧牲載板上之剖視圖；圖48為本發明第四實施態樣中，圖47結構貼附至載膜並形成樹脂模製加強層之剖視圖；圖49為本發明第四實施態樣中，移除部分圖48結構之剖視圖；圖50為本發明第四實施態樣中，圖49結構上形成介電層及金屬層之剖視圖；圖51為本發明第四實施態樣中，圖50結構上形成盲孔之剖視圖；圖52為本發明第四實施態樣中，圖51結構上形成導線之剖視圖；以及圖53為本發明第四實施態樣中，自圖52結構移除載膜、犧牲載板及黏著劑，以製作完成線路板之剖視圖。
在下文中，將提供一實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明下述內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-24為本發明第一實施態樣中，一種線路板之製作方法圖，其包括一中介層11、定位件14、一樹脂模製加強層30及一增層電路40。
圖1及2分別為基板111之剖視圖及底部立體視圖，其包括第一表面101、相對之第二表面102、以及形成於第一表面101之盲孔104。該基板111可由矽、玻璃或陶瓷製成，並且具有50微米至500微米之厚度。盲孔104具有25微米至250微米之深度。在本實施態樣中，基板111為矽晶圓並且具有200微米之厚度，盲孔104則具有150微米之深度。
圖3為形成金屬化導孔116後之剖視圖。藉由沉積金屬於盲孔104中，以於基板111中形成金屬化導孔116。每一金屬化導孔116具有與基板111之第一表面101實質上共平面之第一端106，以及與基板111之第二表面102保持距離之相對第二端107。於矽基板之態樣中，因為矽為半導體材料，因此在沉積金屬前，盲孔104之側壁需形成例如氧化矽層之絕緣/保護層(圖未繪示)。
圖4及5分別為基板111之第一表面101上形成底側線路117之剖視及底部立體視圖。基板111之第一表面101可藉由各種技術進行金屬化，例如電鍍、無電電鍍、蒸鍍、濺鍍、或其組合。一旦達到所須之厚度後，施行金屬圖案化製程以形成電性耦接至金屬化導孔116第一端106之底側線路117。如圖5所示，該些底側線路117包含有圖案化之接合墊112陣列，其與晶片I/O墊相符。同樣地，於使用矽基板時，在形成線路前須先形成絕緣/保護層(圖未繪示)於基板表面上。
圖6及7分別為將圖4及5之面板尺寸結構切割成個別單件之 剖視圖及底部立體視圖。如圖所示，沿著切割線“L”，將圖4及5之結構單離成個別的中介層半成品11’。
圖8及9分別為個別中介層半成品11’之剖視圖及底部立體視圖，其中該中介層半成品11’包括一基板111、接合墊112及金屬化導孔116。該些金屬化導孔116係形成於基板111中，且電性耦接至基板111第一表面101處之接合墊112。
圖10及11分別為犧牲載板13上具有多組定位件14之剖視圖及頂部立體示意圖。犧牲載板13通常由銅、鋁、鐵、鎳、錫、不鏽鋼、或其他金屬或合金製成，但亦可由任何其他導電或非導電材料製成。犧牲載板13之厚度較佳為0.1毫米至2.0毫米。定位件14係從犧牲載板13凸起，其厚度可為5至200微米。於本實施態樣中，該犧牲載板13具有1.0毫米厚度，而定位件14具有50微米厚度。若使用導電的犧牲載板13，則定位件14通常係透過金屬(如銅)之圖案化沉積法形成於犧牲載板13上，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合，並同時使用微影技術。或者，若是使用非導電的犧牲載板13，則可使用阻焊(solder mask)或光阻材料以形成定位件14。如圖11所示，每組定位件14係由複數個凸柱所組成，並與隨後設置之圖9中介層半成品11’的四角相符。然而，定位件之圖案不限於此，其可具有防止隨後設置之中介層半成品11’發生不必要位移之其他各種圖案。舉例來說，定位件14可由一連續或不連續之凸條所組成，並與隨後設置之中介層半成品11’四側邊、兩對角、或四角相符。或者，定位件14可側向延伸至犧牲載板13之外圍邊緣，並具有與隨後設置之中介層半成品11’外圍邊緣相符之內周圍邊緣。
圖12為圖8中介層半成品11’藉由黏著劑15貼附至犧牲載板13之剖視圖。中介層半成品11’係以其第一表面101面向犧牲載板13的方式貼附至犧牲載板13，且每組定位件14係側向對準並靠近每一中介層半成品11’的外圍邊緣。定位件14可控制中介層半成品11’置放之準確度。定位件14朝向上方向延伸超過中介層半成品11’之第一表面101，並且位於中介層半成品11’的四角外，同時於側面方向上側向對準中介層半成品11’的四角。由於定位件14側向靠近且符合中介層半成品11’的四角，故其可避免中介層半成品11’於黏著劑固化時發生任何不必要的位移。定位件14與中介層半成品11’間之間隙較佳係於約5至50微米之範圍內。中介層半成品11’之貼附步驟亦可不使用定位件14。
圖13及14分別為將圖12之面板尺寸結構切割成個別單件之剖視圖及頂部立體視圖。如圖所示，沿著切割線“L”，將圖12之結構單離成個別的次組體10。
圖15為將次組體10設置於載膜20上之剖視圖，其中犧牲載板13係貼附於載膜20上。載膜20通常為一膠布，且犧牲載板13係藉由載膜20之黏性而貼附於載膜20。或者，可藉由塗佈額外的黏著劑，以將次組體10貼附至載膜20。
圖16為次組體10及載膜20上形成樹脂模製加強層30之剖視圖。該樹脂模製加強層30可藉由模製(molding)、樹脂塗佈或樹脂層壓方式形成。該樹脂模製加強層30係接觸中介層半成品11’、犧牲載板13、定位件14及載膜20，並由上方覆蓋中介層半成品11’、犧牲載板13、定位件14及載膜20，且環繞並同形披覆中介層半成品11’及犧牲載板13之側壁。於本實施 例中，該樹脂模製加強層30係由模製化合物(molding compound)所製成。
圖17為金屬化導孔116之第二端107自上方顯露之剖視圖。移除樹脂模製加強層30及基板111之頂部區域，以使金屬化導孔116之第二端107顯露於基板111之外露第二表面103，其中移除方式通常係藉由拋光、研磨或雷射技術。基板111之外露第二表面103與金屬化導孔116之第二端107及樹脂模製加強層30之頂部表面呈實質上共平面。
圖18及19分別為藉由金屬沉積及圖案化製程形成頂側線路118之剖視圖及頂部立體視圖。頂側線路118側向延伸於基板111之第二表面103上，並且電性耦接至金屬化導孔116之第二端107。如圖19所示，該些頂側線路118包含有圖案化之接觸墊114陣列，其墊尺寸及墊間距係大於接合墊112之墊尺寸及墊間距。
進行至此階段，已製作完成中介層11，其中每一中介層11包含有位於第一表面101上之接合墊112、位於相反第二表面103上之接觸墊114、以及電性耦接接合墊112及接觸墊114之金屬化導孔116。據此，中介層11可提供初級的扇出路由，以確保下一級增層電路互連具有較高之生產良率。
圖20為介電層411層壓/塗佈於中介層11及樹脂模製加強層30上並於介電層411中形成盲孔413之剖視圖。介電層411係接觸中介層11及樹脂模製加強層30，並由上方覆蓋且側向延伸於中介層11及樹脂模製加強層30上。該介電層411通常具有50微米之厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。於形成介電層411後，可藉由各種技術形成盲孔413，如雷射鑽孔、電漿蝕刻、及微影技術，其中盲孔413通常 具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能。或者，可使用掃描雷射光束，並搭配金屬光罩。盲孔413係延伸穿過介電層411，並對準中介層11之接觸墊114。
參考圖21，藉由金屬沉積及金屬圖案化製程，於介電層411上形成導線415。導線415自中介層11之接觸墊114朝上延伸，並填滿盲孔413，以形成直接接觸接觸墊114之導電盲孔417，同時側向延伸於介電層411上。因此，導線415可提供X及Y方向的水平信號路由以及穿過盲孔413的垂直路由，以作為中介層11之接觸墊114的電性連接。
導線415可藉由各種技術沉積為單層或多層，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合。舉例來說，首先藉由將該結構浸入活化劑溶液中，使介電層411與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層作為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被覆層，以形成導線415，如濕蝕刻、電化學蝕刻、雷射輔助蝕刻或其組合，並使用蝕刻光罩(圖未示)，以定義出導線415。
此階段已於中介層11及樹脂模製加強層30上製作完成增層電路40。於此圖中，該增層電路40包括一介電層411及導線415。
圖22為移除載膜20及犧牲載板13後之剖視圖。自犧牲載板13及樹脂模製加強層30移除載膜20後，接著再移除犧牲載板13。犧牲載板13可藉由各種方式移除，如使用酸性溶液(如氯化鐵、硫酸銅溶液)或鹼性溶液(如氨溶液)之濕蝕刻、電化學蝕刻、或於機械方式(如鑽孔或端銑)後再進行 化學蝕刻。於某些實例中，定位件14可能與犧牲載板13一同被移除。
圖23及24分別為移除黏著劑15後之剖視圖及底部立體視圖。黏著劑15通常是藉由蝕刻技術而自中介層11之第一表面101移除，如反應性離子蝕刻、電漿蝕刻、雷射剝蝕(laser ablation)或其組合。藉此，中介層11第一表面101處之接合墊112可由1凹穴301顯露。
此階段已製作完成線路板100，其包括中介層11、定位件14、一樹脂模製加強層30及一增層電路40。於此圖中，該樹脂模製加強層30包含一基底31及自基底31第一表面311凸出之一凸起部33。由於黏著劑15(於先前步驟中被用於進行中介層貼附步驟)的厚度事實上是幾乎可以忽略的，故基底31之第一表面311係與中介層11之接合墊112外表面呈實質上共平面。此外，中介層11之第二表面103則與基底31之相對第二表面313呈實質上共平面。
圖25為半導體元件51接置於中介層11上之剖視圖，其中該半導體元件51係繪示成一晶片進行說明。半導體元件51係以覆晶方式透過焊料凸塊71而接置於中介層11顯露之接合墊112上。
圖26為將圖25之面板尺寸結構切割成個別單件之剖視圖。如圖所示，沿著切割線“L”，將該面板尺寸結構(其中半導體元件51係電性耦接至面板尺寸之線路板100)單離成個別的半導體組體110。
圖27為個別半導體組體110之剖視圖，其中該半導體組體110包括一線路板100及半導體元件51。於此圖中，該線路板100包括一中介層11、一組定位件14、一樹脂模製加強層30及一增層電路40。
樹脂模製加強層30(由基底31及凸起部33所組成)之彈性模 數大於增層電路40之彈性模數，且其可提供機械支撐避免線路板100發生彎翹狀況。於此圖中，該基底31係側向環繞中介層11之外圍邊緣，且其部分第一表面311係從凹穴301顯露，而凸起部33則自基底31之第一表面311凸起，並且側向環繞凹穴301。藉此，基底31可對中介層11及增層電路40提供機械支撐，而凸起部33可使線路板100具有較厚的外圍邊緣，並加強基底31及中介層11之剛性(stiffness)。
中介層11係嵌置於基底31中，且其第一表面101係從凹穴底部顯露，而定位件14則位於中介層11之第一表面101周圍，並與中介層11之四角相符。中介層11包含導線圖案，且該導線圖案係由接合墊112之較細微間距扇出至接觸墊114之較粗間距。因此，中介層11可對接置於接合墊112(自凹穴底部顯露)上之晶片提供初級的扇出路由。此外，相較於增層電路40，中介層11具有較小的熱膨脹係數(CTE)及較高模數，故可對晶片提供可靠的連接介面。
增層電路40係設置於基底31之第二表面313上，且實質上具有樹脂模製加強層30之基底31與中介層11之結合表面積。增層電路40包括側向延伸超過中介層11外圍邊緣之導線415，並且透過增層電路40之導電盲孔417而電性耦接至中介層11之接觸墊114，以對中介層11提供扇出路由。
半導體元件51係設置於凹穴301內，並以覆晶方式透過焊料凸塊71而接置於中介層11顯露之接合墊112上。
[實施例2]
圖28-37為本發明第二實施態樣之線路板製作方法圖，其中該製法並未使用載膜。
為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖28為犧牲載板13上具有多組定位件14之剖視圖。於本實施態樣中，該犧牲載板13係於定位件14形成於犧牲載板13上後，再被加工成具有多個凸塊部131及一凸緣部133之構型，此構型通常可藉由蝕刻或機械雕刻(carving)的方式來形成。在此，該些凸塊部131係從凸緣部133凸起，且可具有0.1至1.0毫米之凸出高度，而凸緣部133則係位於凸塊部131之底部周圍，並且自凸塊部131側向延伸。於本實施態樣中，每一凸塊部131係由凸緣部133凸出0.3毫米高度，而每一定位件14則由凸塊部131凸出50微米高度。
圖29為圖8之中介層半成品11’藉由黏著劑15貼附至犧牲載板13之剖視圖。中介層半成品11’係貼附至犧牲載板13之凸塊部131上，且其第一表面101面向犧牲載板13，而定位件14係側向對準並靠近中介層半成品11’之外圍邊緣。
圖30為中介層半成品11’及犧牲載體13上形成樹脂模製加強層30之剖視圖。該樹脂模製加強層30係接觸中介層半成品11’及犧牲載板13之凸塊部131及凸緣部133，並由上方覆蓋中介層半成品11’及犧牲載板13之凸塊部131及凸緣部133，且環繞並同形披覆中介層半成品11’之側壁以及犧牲載板13之凸塊部131側壁。
圖31為金屬化導孔116之第二端107自上方顯露之剖視圖。移除樹脂模製加強層30及基板111之頂部區域，以使金屬化導孔116之第二端107顯露於基板111之外露第二表面103。基板111之外露第二表面103與金屬化導孔116之第二端107及樹脂模製加強層30之頂部表面呈實質上共平面。
圖32為藉由金屬沉積及圖案化製程形成頂側線路118之剖視圖。頂側線路118側向延伸於基板111之第二表面103上，同時電性耦接至金屬化導孔116之第二端107，且包含有圖案化之接觸墊114陣列。
進行至此階段，已製作完成中介層11，其中每一中介層11包含有位於第一表面101上之接合墊112、位於相反第二表面103上之接觸墊114、以及電性耦接接合墊112及接觸墊114之金屬化導孔116。
圖33為介電層411層壓/塗佈於中介層11及樹脂模製加強層30上並於介電層411中形成盲孔413之剖視圖。介電層411係接觸中介層11及樹脂模製加強層30，並由上方覆蓋且側向延伸於中介層11及樹脂模製加強層30上。盲孔413係延伸穿過介電層411，並對準中介層11之接觸墊114。
參考圖34，藉由金屬沉積及金屬圖案化製程，於介電層411上形成導線415。導線415自中介層11之接觸墊114朝上延伸，並填滿盲孔413，以形成直接接觸接觸墊114之導電盲孔417，同時側向延伸於介電層411上。
圖35為移除犧牲載板13及黏著劑15後之剖視圖。藉此，中介層11第一表面101處之接合墊112可由凹穴301顯露，以作為連接晶片之電性接點。如上實施例1中所述，由於黏著劑15(用於貼附中介層)之厚度事實上是幾乎可以忽略的，故樹脂模製加強層30從凹穴301所顯露之表面會與中介層11之接合墊112外表面呈實質上共平面。
圖36為將圖35之面板尺寸結構切割成個別單件之剖視圖。如圖所示，沿著切割線“L”，將圖35之面板尺寸結構單離成個別的線路板200。
圖37為個別線路板200之剖視圖，其中該線路板200包括一中 介層11、一組定位件14、一樹脂模製加強層30及一增層電路40。於此圖中，該樹脂模製加強層30包含一基底31及一凸起部33，而該增層電路40包含位於基底31上之一介電層411、及電性耦接至中介層11接觸墊114之導線415。
中介層11係嵌置於樹脂模製加強層30之基底31中，且定位件14係位於中介層11之第一表面101周圍。中介層11之接合墊112係從凹穴301顯露，以由上方提供連接晶片用之電性接點。樹脂模製加強層30之基底31係由中介層11之側壁側向延伸至線路板200之外圍邊緣，且其第一表面311係於向上方向上與中介層11之接合墊112外表面呈實質上共平面，而其相對之第二表面313係於向下方向上與中介層11之第二表面103呈實質上共平面。樹脂模製加強層30之凸起部33係由基底31之第一表面311凸起，以使線路板200具有較厚之外圍邊緣。增層電路40係位於基底31之第二表面313上，且包含有電性耦接至中介層11接觸墊114之導線415，其中導線415係側向延伸超過中介層11之外圍邊緣，以對中介層11提供扇出路由。
圖38為半導體元件51接置於圖37線路板200上之半導體組體210剖視圖，其中該半導體元件51係繪示成一晶片進行說明。半導體元件51係以覆晶方式透過焊料凸塊71而接置於中介層11顯露之接合墊112上。
[實施例3]
圖39-46為本發明第三實施態樣之線路板製作方法圖，其包括將已完成之中介層成品貼附至犧牲載板上之步驟。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖39及40分別為犧牲載板13上具有一定位件14之剖視圖及 頂部立體視圖圖。於本實施態樣中，該犧牲載板13係被加工成具有一凸塊部131及一凸緣部133之構型，接著再於犧牲載板13之凸塊部131上形成定位件14。在此，凸塊部131係從凸緣部133凸起，，而凸緣部133則自凸塊部131側向延伸。此外，如圖40所示，自凸塊部131凸起之定位件14係由連續凸條所組成，並且與後續設置之中介層四側邊相符。
圖41及42分別為中介層11貼附至犧牲載板13之剖視圖及頂部立體示意圖。該中介層11包括接合墊112於第一表面101、接觸墊114於相對第二表面103、以及電性耦接接合墊112與接觸墊114之金屬化導孔116。中介層11可為矽中介層、玻璃中介層或陶瓷中介層，其厚度可為50微米至500微米。於本實施態樣中，該中介層11之厚度為200微米。中介層11係藉由黏著劑15貼附至犧牲載板13之凸塊部131上，其中中介層11之第一表面101係面向犧牲載板11並與黏著劑15接觸。此外，藉由定位件14，可將中介層11置放於預定位置上，其中定位件14係側向對準並靠近中介層11之外圍邊緣。由於定位件14自犧牲載板13之凸塊部131朝向上方向延伸超過中介層11之第一表面101，故可限制中介層11避免發生側向位移。中介層11之貼附步驟亦可不使用定位件14。例如，當中介層11之第二表面103處具有較大之墊尺寸及間距時，即使未使用定位件14來控制中介層11置放之準確度，隨後於中介層11上形成增層電路時，亦不會造成微盲孔的連接失敗。
圖43為中介層11及犧牲載體13上形成樹脂模製加強層30之剖視圖。該樹脂模製加強層30係接觸中介層11及犧牲載板13之凸塊部131及凸緣部133，並由上方覆蓋中介層11及犧牲載板13之凸塊部131及凸緣部133，且環繞並同形披覆中介層11之側壁以及犧牲載板13之凸塊部131側壁。
圖44為中介層11之接觸墊114自上方顯露之剖視圖。移除部分樹脂模製加強層30，以使樹脂模製加強層30之頂部表面於向上方向上與接觸墊114之外表面呈實質上共平面。
圖45為藉由金屬沉積及圖案化製程形成導線415之剖視圖。導線415係側向延伸於中介層11之接觸墊114及樹脂模製加強層30上，並且側向延伸超過中介層11之外圍邊緣。
圖46為移除犧牲載板13及黏著劑15後之剖視圖。藉此，中介層11第一表面101處之接合墊112可由凹穴301顯露，以作為連接晶片之電性接點。如上實施例1中所述，由於黏著劑15(用於貼附中介層)之厚度事實二是幾乎可以忽略的，故樹脂模製加強層30從凹穴301所顯露之表面會與中介層11之接合墊112外表面呈實質上共平面。
據此，如圖46所示，已完成之線路板300包括一中介層11、一定位件14、一樹脂模製加強層30及一增層電路40。於此圖中，該樹脂模製加強層30包含一基底31及一凸起部33，而該增層電路40包含位於基底31上且與中介層11接觸墊114直接接觸之導線415。
中介層11係嵌置於樹脂模製加強層30之基底31中，且定位件14係位於中介層11之第一表面101周圍。中介層11之接合墊112係從凹穴301顯露。樹脂模製加強層30之基底31第一表面311係與中介層11之接合墊112外表面呈實質上共平面，而其相對之第二表面313係與接觸墊114之外表面呈實質上共平面。樹脂模製加強層30之凸起部33係由基底31之第一表面311凸起，並側向環繞凹穴301。增層電路40係位於基底31之第二表面313上，且包含有電性耦接至中介層11接觸墊114並側向延伸於基底31第二表面313 上之導線415。
[實施例4]
圖47-53為本發明第四實施態樣之線路板製作方法圖，該製法係使用載膜，且中介層之第二表面上更包含有一覆蓋層。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖47為次組體10之剖視圖，其包括一中介層11、一犧牲載板13及一定位件14。該中介層11與圖41中所示之中介層11相似，惟差異處在於，本實施態樣之中介層11更包括位於第二表面103上之一覆蓋層119。中介層11係藉由黏著劑15貼附至犧牲載板13，其第一表面101面向犧牲載板13，且定位件14係靠近中介層11之外圍邊緣。
圖48為次組體10設置於載膜20上並於次組體10及載膜20上形成樹脂模製加強層30之剖視圖。次組體10係以犧牲載板13直接接觸載膜20之方式貼附至載膜20。將次組體10置放於載膜20上後，形成樹脂模製加強層30，以由上方覆蓋次組體10及載膜20。
圖49為中介層11之接觸墊114自上方顯露之剖視圖。移除樹脂模製加強層30及覆蓋層119之頂部區域，以於向上方向上顯露中介層11之接觸墊114。於此圖中，接觸墊114、覆蓋層119及樹脂模製加強層30係於其頂部表面處彼此呈實質上共平面。
圖50為介電層411/金屬層41層壓/塗佈於中介層11及樹脂模製加強層30上之剖視圖。介電層411係接觸中介層11之接觸墊114/覆蓋層119、金屬層41及樹脂模製加強層30，並夾置於中介層11之接觸墊114/覆蓋 層119與金屬層41之間，以及樹脂模製加強層30與金屬層41之間。
圖51為形成盲孔413以顯露中介層11接觸墊114之剖視圖。在此，盲孔413係延伸穿過金屬層41及介電層411，並對準中介層11之接觸墊114。
參考圖52，藉由金屬沉積及金屬圖案化製程，於介電層411上形成導線415。導線415自中介層11之接觸墊114朝上延伸，並填滿盲孔413，以形成直接接觸接觸墊114之導電盲孔417，同時側向延伸於介電層411上。
圖53為移除載膜20、犧牲載板13及黏著劑15後之剖視圖。藉此，中介層11第一表面101處之接合墊112可由凹穴301顯露，以作為連接晶片之電性接點。如上實施例1中所述，由於黏著劑15(用於貼附中介層)之厚度事實上是幾乎可以忽略的，故樹脂模製加強層30從凹穴301所顯露之表面會與中介層11之接合墊112外表面呈實質上共平面。
據此，如圖53所示，已完成之線路板400包括一中介層11、一定位件14、一樹脂模製加強層30及一增層電路40。於此圖中，該樹脂模製加強層30包含一基底31及一凸起部33，而該增層電路40包含一介電層411及導線415。
中介層11係嵌置於樹脂模製加強層30之基底31中，且包含有作為電性接點之接合墊112，其中接合墊112係位於凹穴301底部，且樹脂模製加強層30之凸起部33側向環繞凹穴301。中介層11可與樹脂模製加強層30之基底31共同提供一平坦的平台，以供增層電路40形成其上，而樹脂模製加強層30之凸起部33則可加強中介層11與基底31之剛性。增層電路40係藉 由導電盲孔417電性耦接至中介層11之接觸墊114，以對中介層11提供扇出路由。
上述線路板及組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。舉例來說，線路板可包含多個排列成陣列之中介層及凹穴，且每一中介層係由其對應之凹穴顯露。此外，增層電路亦可包括額外的導線，以接收並連接額外的中介層。同時，可再提供額外的定位件，以對準額外的中介層。另外，亦可於樹脂模製加強層中埋置電源/接地環線(power/ground ring)、電阻件或/及電容件。
如上述實施態樣所示，本發明建構出一種可展現較佳可靠度之獨特線路板，其包括一中介層、一樹脂模製加強層、一增層電路、及選擇性之定位件。為方便下文描述，在此將中介層第一表面所面向的方向定義為第一方向，而中介層第二表面所面向的方向定義為第二方向。
樹脂模製加強層包括一基底及一凸起部，該凸起部係由基底之第一表面凸起。樹脂模製加強層較佳係由具有足夠機械強度且彈性模數高於增層電路之材料所製成，如模製化合物。於本發明之一較佳實施例中，該基底之一選定部位係鄰接並環繞中介層之側壁，且於第一方向上不被凸起部所覆蓋。基底及凸起部可藉由如模製、樹脂塗佈或樹脂層壓的方式一體成型為一構件。更具體地說，將中介層或其半成品貼附至可移除的犧牲載板(中介層或其半成品之第一表面係面向犧牲載板)後，可形成樹脂模製加強層，以於第二方向上覆蓋犧牲載板，並側向環繞犧牲載板與中介層或其半成品之側壁。據此，該樹脂模製加強層可具有環繞中介層外圍邊緣之基 底，且具有自基底朝第一方向凸出並覆蓋犧牲載板側壁之凸起部。於一較佳實施例中，該犧牲載板可包含一凸塊部及一凸緣部，該凸塊部係由該凸緣部朝第二方向凸起，而該凸緣部則係由該凸塊部側向延伸。於貼附中介層或其半成品於犧牲載板之凸塊部上後，可形成樹脂模製加強層，以於第二方向上覆蓋凸塊部，並側向環繞中介層或其半成品之側壁，以形成上述基底，同時樹脂模製加強層亦於第二方向上覆蓋凸緣部，並側向環繞凸塊部側壁，因而形成上述凸起部。或者，於本發明另一較佳實施例中，該犧牲載板係貼附於一載膜(通常為黏膠帶)上，接著再形成樹脂模製加強層，以於第二方向上覆蓋犧牲載板，並側向環繞中介層或其半成品之側壁，以形成上述基底，同時樹脂模製加強層亦於第二方向上覆蓋載膜，並側向環繞犧牲載板側壁，因而形成上述凸起部。於形成樹脂模製加強層後，即可移除載膜。據此，即可將中介層嵌置於樹脂模製加強層之基底，並與該基底結合。由於犧牲載板可與樹脂模製加強層共同提供一穩定的平台，以供增層電路之形成，故較佳係於形成增層電路後才移除犧牲載板。移除犧牲載板後，中介層之第一表面及基底之部分第一表面可由凹穴底部顯露，而凸起部則側向環繞該凹穴。於一較佳實施例中，該基底之第一表面係於第一方向上與中介層接合墊之外表面呈實質上共平面，而其相對之第二表面則於第二方向上與中介層之第二表面或接觸墊之外表面呈實質上共平面。該基底自中介層之側壁側向延伸至線路板之外圍邊緣，且其表面積大於凸起部之表面積，而凸起部則於第一方向上覆蓋基底之部分第一表面，且較佳具有0.1至2.0毫米的凸出高度。因此，基底可對中介層及增層電路提供機械支撐，而凸起部可使線路板具有較厚的外圍邊緣，並可加強基底及中介層 之剛性(stiffness)，以避免線路板發生彎翹的現象。
中介層之材料可為矽、玻璃或陶瓷，且當貼附至犧牲載板時，其可為中介層成品或半成品。後續可進行中介層之背面製程(包括研磨及形成背面電路)，以將半成品製成中介層成品，而中介層成品可包含由第一表面較細微間距扇出至第二表面較粗間距之導線圖案。據此，該中介層可對接置其上之半導體元件提供初級的扇出路由/互連。於一較佳實施例中，由於中介層之接觸墊尺寸大於接合墊尺寸，故可避免後續形成增層電路時發生微盲孔連接失敗的問題。此外，因為中介層通常係由高彈性模數材料製成，且該高彈性模數材料具有與晶片近似之熱膨脹係數(例如，每攝氏3至10ppm)，因此，可大幅補償或降低熱膨脹係數不匹配所導致之晶片及其電性互連處之內部應力。此外，於貼附中介層或其半成品至犧牲載板之步驟中，可藉由自犧牲載板凸起之一定位件，將該中介層或其半成品置放於預定位置上。於一較佳實施例中，該定位件係由犧牲載板之表面朝第二方向延伸超過中介層或其半成品之第一表面。據此，定位件可控制中介層或其半成品之置放準確度，其中定位件係側向對準並靠近中介層或其半成品之外圍邊緣。定位件可具有防止中介層或其半成品發生不必要位移之各種圖案。舉例來說，定位件可包括一連續或不連續之凸條、或是凸柱陣列。或者，定位件可側向延伸至犧牲載板之外圍邊緣，且其內周圍邊緣與中介層或其半成品之外圍邊緣相符。具體來說，定位件可側向對準中介層或其半成品之四側邊，以定義出與中介層或其半成品形狀相同或相似之區域，並且避免中介層或其半成品之側向位移。舉例來說，定位件可對準並符合中介層或其半成品之四側邊、兩對角、或四角，以限制中介層或其半成品 發生側向位移。此外，定位件(位於中介層或其半成品之第一表面周圍)較佳具有5至200微米之高度，且其可於移除犧牲載板時一同被移除。
增層電路係形成於中介層之第二表面及樹脂模製加強層之基底第二表面上，且電性耦接至中介層之接觸墊。於一較佳實施例中，增層電路係側向延伸超過中介層之外圍邊緣，同時更側向延伸至線路板之外圍邊緣，且實質上具有樹脂模製加強層之基底與中介層之結合表面積。因此，增層電路之表面積大於中介層之表面積，且可對中介層提供扇出路由/互連。更具體地說，增層電路可包括與基底第二表面及中介層接觸墊直接接觸之導線，或者可包括一介電層及導線，其中該介電層係位於中介層及樹脂模製加強層上，而導線則填滿介電層中之盲孔，並側向延伸於介電層上。據此，增層電路與中介層間之電性連接無須使用焊接材料。此外，增層電路與樹脂模製加強層間之介面亦無需使用焊材或黏著劑。
若需要更多的信號路由，增層電路可進一步包括額外的介電層、額外的盲孔、及額外的導線。介電層與導線係連續輪流形成，且需要的話可重覆形成，且最外層導線可容置導電接點，例如焊球，以與另一電子元件電性傳輸及機械性連接。
本發明亦提供一種半導體組體，其係將一半導體元件電性耦接至上述線路板之接合墊。更具體地說，可將半導體元件置於線路板之凹穴中，並於線路板接合墊上設置各種連接媒介(如凸塊)，以將半導體元件電性連接至線路板。半導體元件可為已封裝或未封裝之晶片。舉例來說，半導體元件可為裸晶片，或是晶圓級封裝晶粒等。或者，半導體元件可為堆疊晶片。在此，可選擇性地於半導體元件與線路板中介層間之間隙填入一 填充材料。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在凹穴向上之狀態下，增層電路係於下方覆蓋中介層，不論另一元件是否位於中介層與增層電路之間。
「接置於...上」及「貼附於...上」一詞包括與單一或多個元件間之接觸與非接觸。例如，中介層貼附於犧牲載板上，不論此中介層是否與犧牲載板以一黏著劑相隔。
「對準」一詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線與定位件及中介層相交時，定位件即側向對準於中介層，不論定位件與中介層之間是否具有其他與假想之水平線相交之元件，且不論是否具有另一與中介層相交但不與定位件相交、或與定位件相交但不與中介層相交之假想水平線。同樣地，盲孔係對準於中介層之接觸墊。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當中介層以及定位件間之間隙不夠窄時，由於中介層於間隙中之側向位移而導致之位置誤差可能會超過可接受之最大誤差限制。在某些情況下，一旦中介層之位置誤差超過最大極限時，則不可能使用雷射光束對準中介層之預定位置，而導致中介層以及增層電路間之電性連接失敗。根據中介層之接觸墊的尺寸，於本領域之技術人員可經由試誤法以確認中介層以及定位件間之間隙的最大可接受範圍，以確保導電盲孔與中介層之接觸墊對準。由此，「定位件靠近中介層(或中介層半成品)之外圍邊緣」之用語係指中介層(或中介層半成品)之外圍邊緣與定位件間之間 隙係窄到足以防止中介層(或中介層半成品)之位置誤差超過可接受之最大誤差限制。舉例來說，中介層(或中介層半成品)與定位件間之間隙可約於5微米至50微米之範圍內。
「電性連接」、以及「電性耦接」之詞意指直接或間接電性連接。例如，增層電路之導線直接接觸並且電性連接至中介層之接觸墊，而增層電路之導線則與中介層之接合墊保持距離，並藉由中介層之金屬化導孔而與中介層之接合墊電性連接。
「第一方向」及「第二方向」並非取決於線路板之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，中介層與樹脂模製加強層基底之第一表面係面朝第一方向，而中介層與樹脂模製加強層基底之第二表面係面朝第二方向，此與線路板是否倒置無關。因此，該第一及第二方向係彼此相反且垂直於側面方向。再者，在凹穴向上之狀態，第一方向係為向上方向，第二方向係為向下方向；在凹穴向下之狀態，第一方向係為向下方向，第二方向係為向上方向。
本發明之線路板具有許多優點。舉例來說，樹脂模製加強層可提供一抗彎平台供增層電路形成於上，以避免線路板發生彎翹狀況。此外，中介層可提供初級扇出路由/互連及CTE可匹配之界面予接置其上之半導體元件。增層電路可對中介層提供扇出路由/互連。藉此，具有精細接墊之半導體元件可電性耦接至中介層之一側，其中該側的墊間距係與半導體元件相符，而增層電路則電性耦接至中介層具有較大墊間距之另一側，以將半導體元件之墊尺寸及間距進一步放大。定位件可控制中介層置放之準確度。藉由樹脂模製加強層的機械強度，可解決彎翹問題。藉由此方法製 備成的線路板係為可靠度高、價格低廉、且非常適合大量製造生產。
本發明之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本發明之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
100‧‧‧線路板
101‧‧‧第一表面
103‧‧‧第二表面
11‧‧‧中介層
112‧‧‧接合墊
114‧‧‧接觸墊
14‧‧‧定位件
30‧‧‧樹脂模製加強層
40‧‧‧增層電路
411‧‧‧介電層
415‧‧‧導線

Claims (12)

  1. 一種中介層嵌置於加強層中之線路板，其包括：一樹脂模製加強層，其包括一基底及一凸起部，該凸起部係自該基底之一第一表面凸起；一中介層，其包括複數接合墊、複數接觸墊及複數金屬化導孔，其中該些接合墊係位於其第一表面處，該些接觸墊係位於其相對之第二表面處，且該些金屬化導孔係電性耦接該些接合墊與該些接觸墊，其中該中介層係嵌置於該基底中，且該中介層之該第一表面係與該基底之該第一表面朝向同一方向，同時該中介層之該第一表面未被該基底所覆蓋；以及一增層電路，其係位於該基底之一相對第二表面上，其中該增層電路係電性耦接至該中介層之該些接觸墊，且包括側向延伸超過該中介層外圍邊緣之至少一導線。
  2. 如申請專利範圍第1項所述之線路板，其中，該樹脂模製加強層之彈性模數係大於該增層電路之彈性模數。
  3. 如申請專利範圍第1項所述之線路板，其中，該中介層之表面積係小於該增層電路之表面積。
  4. 如申請專利範圍第1項所述之線路板，其中，該中介層之熱膨脹係數係小於該增層電路之熱膨脹係數。
  5. 一種中介層嵌置於加強層中之線路板製作方法，其包括：提供一中介層半成品，其包含具有一第一表面及一相對第二表面之一基板、位於該基板之該第一表面處之複數接合墊、以及複數金屬化導孔，其中每一該些金屬化導孔係形成於該基板中，並且具有電性耦接至該些接 合墊之一第一端、以及與該基板之該第二表面保持距離之一相對第二端；藉由一黏著劑，將該中介層半成品貼附於一犧牲載板上，其中該基板之該第一表面係面向該犧牲載板；形成一樹脂模製加強層，其覆蓋該犧牲載板，並側向環繞該中介層半成品及該犧牲載板；移除部分該樹脂模製加強層及部分該中介層半成品，以顯露該些金屬化導孔之該些第二端，並使該基板具有與該些金屬化導孔之該些第二端實質上共平面之一外露第二表面；於該基板之該外露第二表面上形成複數接觸墊，以製作完成一中介層，其中該中介層包括分別位於其相對第一表面及第二表面上之該些接合墊及該些接觸墊、以及電性耦接至該些接觸墊及該些接合墊之該些金屬化導孔；形成一增層電路，其覆蓋該中介層之該第二表面及該樹脂模製加強層，並電性耦接至該中介層之該些接觸墊，且包括側向延伸超過該中介層外圍邊緣之至少一導線；以及移除該犧牲載板及該黏著劑，以顯露該中介層之該些接合墊。
  6. 如申請專利範圍第5項所述之製作方法，其中，該中介層半成品貼附至該犧牲載板上時，自該犧牲載板凸起之一定位件係延伸超過該基板之該第一表面，並側向對準並靠近該中介層半成品之外圍邊緣。
  7. 如申請專利範圍第5項所述之製作方法，更包括：於形成該樹脂模製加強層前，將該犧牲載板貼附至一載膜上。
  8. 如申請專利範圍第5項所述之製作方法，其中(i)該犧牲載板包括一凸 塊部及一凸緣部，該凸塊部自該凸緣部凸起，而該凸緣部自該凸塊部側向延伸，(ii)該中介層半成品係貼附於該犧牲載板之該凸塊部，且(iii)該樹脂模製加強層係覆蓋該犧牲載板之該凸塊部及該凸緣部，並側向環繞該中介層半成品及該犧牲載板之該凸塊部。
  9. 一種中介層嵌置於加強層中之線路板製作方法，其包括：提供一中介層，其包括複數接合墊、複數接觸墊及複數金屬化導孔，該些接合墊係位於其第一表面處，該些接觸墊係位於其相對之第二表面處，且該些金屬化導孔係電性耦接該些接合墊與該些接觸墊；藉由一黏著劑，將該中介層貼附於一犧牲載板上，其中該中介層之該第一表面係面向該犧牲載板；形成一樹脂模製加強層，其覆蓋該犧牲載板，並側向環繞該中介層及該犧牲載板；形成一增層電路，其覆蓋該中介層之該第二表面及該樹脂模製加強層，並電性耦接至該中介層之該些接觸墊，且包括側向延伸超過該中介層外圍邊緣之至少一導線；以及移除該犧牲載板及該黏著劑，以顯露該中介層之該些接合墊。
  10. 如申請專利範圍第9項所述之製作方法，其中，該中介層貼附至該犧牲載板上時，自該犧牲載板凸起之一定位件係延伸超過該中介層之該第一表面，並側向對準並靠近該中介層之外圍邊緣。
  11. 如申請專利範圍第9項所述之製作方法，更包括：於形成該樹脂模製加強層前，將該犧牲載板貼附至一載膜上。
  12. 如申請專利範圍第9項所述之製作方法，其中(i)該犧牲載板包括一 凸塊部及一凸緣部，該凸塊部自該凸緣部凸起，而該凸緣部自該凸塊部側向延伸，(ii)該中介層係貼附於該犧牲載板之該凸塊部，且(iii)該樹脂模製加強層係覆蓋該犧牲載板之該凸塊部及該凸緣部，並側向環繞該中介層及該犧牲載板之該凸塊部。
TW105101046A 2015-01-14 2016-01-14 中介層嵌置於加強層中之線路板及其製作方法 TW201626531A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562103526P 2015-01-14 2015-01-14
US201562106600P 2015-01-22 2015-01-22

Publications (1)

Publication Number Publication Date
TW201626531A true TW201626531A (zh) 2016-07-16

Family

ID=56368525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101046A TW201626531A (zh) 2015-01-14 2016-01-14 中介層嵌置於加強層中之線路板及其製作方法

Country Status (3)

Country Link
US (1) US20160205778A1 (zh)
CN (1) CN105789058A (zh)
TW (1) TW201626531A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645523B (zh) * 2017-07-14 2018-12-21 矽品精密工業股份有限公司 封裝結構及其製法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6742352B2 (ja) * 2015-06-29 2020-08-19 モレックス エルエルシー 特定用途向け電子機器パッケージングシステム、方法及びデバイス
CN107836040B (zh) * 2015-08-26 2020-06-05 株式会社爱发科 电子部件的制造方法以及处理系统
US11081371B2 (en) * 2016-08-29 2021-08-03 Via Alliance Semiconductor Co., Ltd. Chip package process
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US10687419B2 (en) 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11227841B2 (en) * 2018-06-28 2022-01-18 Intel Corporation Stiffener build-up layer package
TWI680706B (zh) * 2018-10-01 2019-12-21 健鼎科技股份有限公司 電路板及其製造方法
CN109411377B (zh) * 2018-11-07 2020-07-21 苏州晶方半导体科技股份有限公司 一种超薄来料封装方法及封装结构
FR3089310A1 (fr) 2018-12-04 2020-06-05 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant une puce électronique pourvue d’un câble optique
US11302643B2 (en) * 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias
CN111530703A (zh) * 2020-06-05 2020-08-14 无锡嘉硕科技有限公司 一种石英晶体谐振器的特殊点胶针及点胶方法
CN112670185A (zh) * 2020-12-22 2021-04-16 厦门通富微电子有限公司 一种芯片的封装结构及其制备方法
CN112908947A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种塑封封装结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
JP5079059B2 (ja) * 2010-08-02 2012-11-21 日本特殊陶業株式会社 多層配線基板
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
CN103596354B (zh) * 2012-08-14 2016-06-15 钰桥半导体股份有限公司 具有内建定位件、中介层、以及增层电路的复合线路板
TWI543307B (zh) * 2012-09-27 2016-07-21 欣興電子股份有限公司 封裝載板與晶片封裝結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645523B (zh) * 2017-07-14 2018-12-21 矽品精密工業股份有限公司 封裝結構及其製法

Also Published As

Publication number Publication date
US20160205778A1 (en) 2016-07-14
CN105789058A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
TW201626531A (zh) 中介層嵌置於加強層中之線路板及其製作方法
TWI650846B (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
TWI521669B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI607531B (zh) 底部元件限制於介電材凹穴內之封裝疊加半導體組體
TWI529879B (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
TWI593076B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI493674B (zh) 具有內建定位件、中介層、以及增層電路之複合線路板
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
TWI544841B (zh) 具有整合雙佈線結構之線路板及其製作方法
TWI594346B (zh) 半導體組體及其製作方法
TWI517322B (zh) 半導體元件及其製作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
TWI611547B (zh) 整合中介層及雙佈線結構之線路板及其製作方法
TW201517224A (zh) 半導體裝置以及其製備方法
TW201705828A (zh) 低彎翹無芯基板及其半導體組體
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
TWI626719B (zh) 三維整合之散熱增益型半導體組體及其製作方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
TWI626865B (zh) 具雙加強層及整合雙路由電路之線路板及其製法