TWI543307B - 封裝載板與晶片封裝結構 - Google Patents

封裝載板與晶片封裝結構 Download PDF

Info

Publication number
TWI543307B
TWI543307B TW101135573A TW101135573A TWI543307B TW I543307 B TWI543307 B TW I543307B TW 101135573 A TW101135573 A TW 101135573A TW 101135573 A TW101135573 A TW 101135573A TW I543307 B TWI543307 B TW I543307B
Authority
TW
Taiwan
Prior art keywords
pads
layer
disposed
package carrier
dielectric layer
Prior art date
Application number
TW101135573A
Other languages
English (en)
Other versions
TW201413879A (zh
Inventor
陳明志
胡迪群
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW101135573A priority Critical patent/TWI543307B/zh
Priority to US14/038,769 priority patent/US9374896B2/en
Publication of TW201413879A publication Critical patent/TW201413879A/zh
Application granted granted Critical
Publication of TWI543307B publication Critical patent/TWI543307B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

封裝載板與晶片封裝結構
本發明是有關於一種載板結構與封裝結構，且特別是有關於一種封裝載板以及採用此封裝載板之晶片封裝結構。
晶片封裝的目的在於保護裸露的晶片、降低晶片接點的密度及提供晶片良好的散熱。常見的封裝方法是晶片透過打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式而安裝至一封裝載板，以使晶片上的接點可電性連接至封裝載板。因此，晶片的接點分佈可藉由封裝載板重新配置，以符合下一層級的外部元件的接點分佈。
本發明提供一種封裝載板，適於承載至少一晶片。
本發明提供一種晶片封裝結構，其採用上述之封裝載板，可具有較薄的封裝厚度。
本發明提出一種封裝載板，其包括一介電層、一中介基材、一黏著層、一增層結構及一第一防焊層。介電層具有彼此相對之一第一表面與一第二表面。中介基材內埋於介電層中，且具有彼此相對之一第三表面與一第四表面、多個第一接墊以及多個第二接墊，其中第一接墊位於第三表面上，而第二接墊位於第四表面上。黏著層配置於中介 基材的第四表面上，且具有多個第一開口，其中第一開口暴露出中介基材的第二接墊。增層結構，具有上下兩表面，其中下表面配置於介電層的第一表面上，且與中介基材的第一接墊電性連接。第一防焊層配置於增層結構上表面，且暴露出部分增層結構上表面。
在本發明之一實施例中，上述之黏著層位於介電層的第二表面上，且覆蓋介電層的第二表面。
在本發明之一實施例中，上述黏著層內埋於介電層內，且黏著層的一下表面與介電層的第二表面切齊。
在本發明之一實施例中，上述之中介基材包括一具有直通矽晶穿孔的中介晶圓。
在本發明之一實施例中，上述之中介基材包括至少一絕緣層、至少二個圖案化導電層以及多個導電通孔。圖案化導電層分別配置於絕緣層的相對兩表面上，且圖案化導電層透過導電通孔電性連接，而位於相對兩外側之絕緣層上的圖案化導電層定義出第一接墊與第二接墊。
在本發明之一實施例中，上述之封裝載板更包括多個第一表面處理層，分別配置於第二接墊上。
在本發明之一實施例中，上述之封裝載板更包括一第二防焊層，配置於黏著層上，其中第二防焊層具有多個第二開口，第二開口分別暴露出第一開口。
在本發明之一實施例中，上述之增層結構具有上下兩表面，併包括一保護層、多個第三接墊、多個第四接墊以及多個導電通孔。第三接墊配置於增層結構的下表面且與 中介基材的第一接墊電性連接。保護層覆蓋第三接墊與介電層的第一表面。第四接墊配置於增層結構的上表面，其中導電通孔電性連接第三接墊與第四接墊。
在本發明之一實施例中，上述之封裝載板更包括多個第二表面處理層，分別配置於第四接墊上。
本發明還提出一種晶片封裝結構，其包括前述之封裝載板、至少一晶片以及多個焊球。晶片配置於封裝載板上。焊球配置於黏著層的第一開口內，其中晶片透過焊球與第二接墊電性連接。
基於上述，由於本發明之黏著層是配置於介電層上且暴露出中介基材的第二接墊，因此黏著層的設置可視一種保護層，可保護中介基材的第二接墊以避免損壞。此外，由於本發明之中介基材是內埋於介電層內，且增層結構是配置於介電層上，因此本發明之封裝載板除了可具有較薄之厚度外，亦可將中介基材的接墊密度扇出(fan-out)，進而增加產品的應用層面。換言之，本發明之封裝載板可視為一高佈線密度的封裝載板。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示為本發明之一實施例之一種封裝載板的剖面示意圖。請參考圖1，在本實施例中，封裝載板100a包括一介電層110a、一中介基材120a、一黏著層130a、一增 層結構140及一第一防焊層150。介電層110a具有彼此相對之一第一表面112a與一第二表面114a。中介基材120a內埋於介電層110a中，且具有彼此相對之一第三表面121a與一第四表面123a、多個第一接墊122a以及多個第二接墊124a。第一接墊122a位於第三表面121a上，而第二接墊124a位於第四表面123a上。黏著層130a配置於中介基材120a的第四表面123a上，且具有多個第一開口132a，其中第一開口132a暴露出中介基材120a的第二接墊124a。增層結構140配置於介電層110a的第一表面112a上，且與中介基材120a的第一接墊122a電性連接。第一防焊層150配置於增層結構140上，且暴露出部分增層結構140。
更具體來說，本實施例之中介基材120a例如為一具有直通矽晶穿孔(Through-Silicon Via,TSV)的中介晶圓(wafer)，但並不以此為限。黏著層130a位於介電層110a的第二表面114a上，且覆蓋介電層110a的第二表面114a。為了使暴露於黏著層130a之第一開口132a外的第二接墊124a具有較佳的元件信賴度，本實施例之封裝載板100a可選擇性地更包括多個第一表面處理層160，其中第一表面處理層160分別配置於第二接墊124a上，可以避免第二接墊124a氧化或受到外界污染。此處，黏著層130a的第一開口132a暴露出第二接墊124a上方的第一表面處理層160，且第一表面處理層160的材質例如是鎳、鈀、金以及其組合之合金，但並不以此為限。
再者，本實施例之增層結構140例如是由一保護層142、多個第三接墊144、多個第四接墊146以及多個導電通孔148所構成。第三接墊144配置於介電層110a的第一表面112a上且與中介基材120a的第一接墊122a電性連接。此處之部分第三接墊144在介電層110a之第一表面112a上的正投影不重疊於第一接墊122a於介電層110a之第一表面112a上的正投影。也就是說，第三接墊144可將中介基材120a的第一接墊122a的接點密度扇出(fan-out)，而使下一層級的外部元件(未繪示)可具有較大的接點分佈面積。
保護層142覆蓋第三接墊144與介電層110a的第一表面112a。第四接墊146配置於保護層142相對遠離第一表面112a的一第五表面141上。導電通孔148貫穿保護層142且電性連接第三接墊144與第四接墊146。第一防焊層150覆蓋第五表面141且暴露出第四接墊146。為了使被第一防焊層150所暴露於之第四接墊146具有較佳的元件信賴度，本實施例之封裝載板100a可選擇性地更包括多個第二表面處理層170，其中第二表面處理層170分別配置於第四接墊146上，可以避免第四接墊146氧化或受到外界污染。此處，第二表面處理層170與第一防焊層150實質上齊平，且第二表面處理層170的材質例如是鎳、鈀、金以及其組合之合金，但並不以此為限。
此外，本實施例之介電層110a的材質例如是ABF(Ajinomoto build-up film)樹脂、苯並環丁烯 (benzocyclobutene，簡稱BCB)樹脂、光阻材料(例如是Shin-Etsu Chemical Co.,Ltd公司研發出來的材料，簡稱SINR)、聚苯噁唑(polybenzoxazole，簡稱PBO)、甲基系矽膠、乙基系矽膠，環苯系矽膠、環氧樹脂或高分子樹脂。黏著層130a的材質例如是防焊綠漆、樹脂或黏性材料。
由於本實施例之黏著層130a是配置於介電層110a上且暴露出中介基材120a的第二接墊124a，因此黏著層130a的設置可視一種保護層，可保護中介基材120a的第二接墊124a以避免損壞。再者，當黏著層130a的材質例如是防焊綠漆時，此黏著層130a亦可視為一防焊層，可避免後續焊料(未繪示)誤焊於中介基材120a上而造成短路。此外，由於本實施例之中介基材120a是內埋於介電層110a內，且增層結構140是配置於介電層110a上，因此本實施例之封裝載板100a除了可具有較薄之厚度外，亦可將中介基材120a的接墊密度扇出(fan-out)，進而增加產品的應用層面。換言之，本實施例之封裝載板100a可視為一高佈線密度的封裝載板。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2繪示為本發明另之一實施例之一種封裝載板的剖面示意圖。請同時參考圖1與圖2，本實施例之封裝載板100b與圖1之封裝載板100a相似，惟二者主要差異之處 在於：本實施例之封裝載板100b更包括一第二防焊層180a，其中第二防焊層180a配置於黏著層130a上。在本實施例中，第二防焊層180a具有多個第二開口182a，且第二開口182a分別暴露出黏著層130a的第一開口132a。此處，第二開口182a的孔徑實質上大於第一開口132a的孔徑，且第二開口182a亦暴露出位於中介基材120b之第二接墊124b上方的第一表面處理層160。因此，於後續應用與晶片(未繪示)的接合製程中，焊球(未繪示)與第二開口182a之間可具有較大的對位裕度，有助於提高對位精準度。
此外，本實施例之中介基材120b也不同於圖1之中介基材120a。詳細來說，在本實施例中，中介基材120b是由至少一絕緣層(圖2中僅繪示兩個絕緣層126a、126b)、至少二個圖案化導電層(圖2中僅繪示三個圖案化導電層128a、128b、128c)以及多個導電通孔129。圖案化導電層128a、128b分別配置於絕緣層126a的相對兩表面上，而絕緣層126b覆蓋圖案化導電層128b，且圖案化導電層128c位於絕緣層126b相對遠離圖案化導電層128b的表面上。此處，圖案化導電層128c所在的表面即為中介基材120b的第三表面121b，而圖案化128a所在的表面即為中介基材120b的第四表面123b。再者，圖案化導電層128c包括多個第一接墊122b，而圖案化導電層128a包括多個第二接墊124b。此外，圖案化導電層128a、128b、128c透過導電通孔129彼此電性連接。
圖3繪示為本發明另之一實施例之一種封裝載板的剖面示意圖。請同時參考圖1與圖3，本實施例之封裝載板100c與圖1之封裝載板100a相似，惟二者主要差異之處在於：本實施例之封裝載板100c之黏著層130b內埋於介電層110b內，而黏著層130b的一下表面131b與介電層110b的第二表面114b實質上切齊，且黏著層130b的第一開口132b暴露出位於中介基材120a之第二接墊124a上方的第一表面處理層160。也就是說，本實施例之黏著層130b並未延伸覆蓋介電層110b的第二表面114b。
圖4繪示為本發明另之一實施例之一種封裝載板的剖面示意圖。請同時參考圖3與圖4，本實施例之封裝載板100d與圖3之封裝載板100c相似，惟二者主要差異之處在於：本實施例之封裝載板100d更包括一第二防焊層180b，其中第二防焊層180b配置於黏著層130a上且延伸覆蓋介電層110b的第二表面114b。在本實施例中，第二防焊層180b具有多個第二開口182b，且第二開口182b分別暴露出黏著層130b的第一開口132b。此處，第二開口182b的孔徑實質上大於第一開口132b的孔徑，且第二開口182b亦暴露出位於中介基材120a之第二接墊124a上方的第一表面處理層160。因此，於後續應用與晶片(未繪示)的接合製程中，焊球(未繪示)與第二開口182b之間可具有較大的對位裕度，有助於提高對位精準度。
圖5繪示為本發明之一實施例之一種晶片封裝結構的剖面示意圖。請參考圖5，在本實施例中，晶片封裝結構 200a包括圖1之封裝載板100a、至少一晶片210以及多個焊球220。晶片210配置於封裝載板100a上。焊球220a配置於黏著層130a的第一開口132a內，其中晶片210透過焊球220a與位於中介基材120a之第二接墊124a上方的第一表面處理層160電性連接。此處之晶片210可以是一積體電路晶片，其例如為一繪圖晶片、一記憶體晶片、一半導體晶片等單一晶片或是一晶片模組；或者是一光電晶片，例如是一發光二極體(LED)晶片或一雷射二極體晶片等，於此並不加以限制。由於本實施例之晶片封裝結構200a採用圖1之封裝載板100a，因此本實施例之晶片封裝結構200a可具有較薄的封裝厚度，可符合現今輕、薄、短、小的趨勢。
圖6繪示為本發明之另一實施例之一種晶片封裝結構的剖面示意圖。請同時參考圖5與圖6，本實施例之晶片封裝結構200a與圖5之晶片封裝結構200a相似，惟二者主要差異之處在於：本實施例之封裝載板為圖2之具有第二防焊層180a之封裝載板100b。詳細來說，晶片210配置於封裝載板100b上。焊球220b配置於第二防焊層180a的第二開口182a與黏著層130a的第一開口132a內，其中晶片210透過焊球220b與位於中介基材120a之第二接墊124a上方的第一表面處理層160電性連接。此處，第二開口182a的孔徑實質上大於第一開口132a的孔徑，且第二開口182a亦暴露出位於中介基材120b之第二接墊124b上方的第一表面處理層160。因此，焊球220b與第二開口 182a之間可具有較大的對位裕度，有助於提高對位精準度。
此外，於其他未繪示的實施例中，亦可選用於如前述實施例所提及之黏著層130a、具有內埋於介電層110b之黏著層130b、中介基材120a、120b、第二防焊層180a、180b，本領域的技術人員當可參照前述實施例的說明，依據實際需求而自行選用及搭配前述構件，以達到所需的技術效果。
綜上所述，本發明之黏著層的設置可視一種保護層與/或防焊層，可保護中介基材的第二接墊以避免損壞。再者，由於本發明之中介基材是內埋於介電層內，且增層結構是配置於介電層上，因此本發明之封裝載板除了可具有較薄之厚度外，亦可將中介基材的接墊密度扇出(fan-out)，進而增加產品的應用層面。換言之，本發明之封裝載板可視為一高佈線密度的封裝載板。此外，採用本發明之封裝載板的晶片封裝結構可具有較薄的封裝厚度，可符合現今輕、薄、短、小的趨勢。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a、100b、100c、100d‧‧‧封裝載板
110a、110b‧‧‧介電層
112a、112b‧‧‧第一表面
114a、114b‧‧‧第二表面
120a、120b‧‧‧中介基材
121a、121b‧‧‧第三表面
122a、122b‧‧‧第一接墊
123a、123b‧‧‧第四表面
124a、124b‧‧‧第二接墊
126a、126b‧‧‧絕緣層
128a、128b、128c‧‧‧圖案化導電層
129‧‧‧導電通孔
130a、130b‧‧‧黏著層
131b‧‧‧下表面
132a、132b‧‧‧第一開口
140‧‧‧增層結構
141‧‧‧第五表面
142‧‧‧保護層
144‧‧‧第三接墊
146‧‧‧第四接墊
148‧‧‧導電通孔
150‧‧‧第一防焊層
160‧‧‧第一表面處理層
170‧‧‧第一表面處理層
180a、180b‧‧‧第二防焊層
182a、182b‧‧‧第二開口
200a、200b‧‧‧晶片封裝結構
210‧‧‧晶片
220a、220b‧‧‧焊球
圖1繪示為本發明之一實施例之一種封裝載板的剖面 示意圖。
圖2繪示為本發明另之一實施例之一種封裝載板的剖面示意圖。
圖3繪示為本發明另之一實施例之一種封裝載板的剖面示意圖。
圖4繪示為本發明另之一實施例之一種封裝載板的剖面示意圖。
圖5繪示為本發明之一實施例之一種晶片封裝結構的剖面示意圖。
圖6繪示為本發明之另一實施例之一種晶片封裝結構的剖面示意圖。
100a‧‧‧封裝載板
110a‧‧‧介電層
112a‧‧‧第一表面
114a‧‧‧第二表面
120a‧‧‧中介基材
121a‧‧‧第三表面
122a‧‧‧第一接墊
123a‧‧‧第四表面
124a‧‧‧第二接墊
130a‧‧‧黏著層
132a‧‧‧第一開口
140‧‧‧增層結構
141‧‧‧第五表面
142‧‧‧保護層
144‧‧‧第三接墊
146‧‧‧第四接墊
148‧‧‧導電通孔
150‧‧‧第一防焊層
160‧‧‧第一表面處理層
170‧‧‧第一表面處理層

Claims (8)

  1. 一種封裝載板，包括：一介電層，具有彼此相對之一第一表面與一第二表面；一中介基材，內埋於該介電層中，且具有彼此相對之一第三表面與一第四表面、多個第一接墊以及多個第二接墊，其中該些第一接墊位於該第三表面上，而該些第二接墊位於該第四表面上；一黏著層，配置於該中介基材的該第四表面上，且具有多個第一開口，其中該些第一開口暴露出該中介基材的該些第二接墊，而該黏著層內埋於該介電層內，且該黏著層的一下表面與該介電層的該第二表面切齊；以及一增層結構，配置於該介電層的該第一表面上，且與該中介基材的該些第一接墊電性連接。
  2. 如申請專利範圍第1項所述之封裝載板，其中該中介基材包括一具有直通矽晶穿孔的中介晶圓。
  3. 如申請專利範圍第1項所述之封裝載板，其中復包括一第一防焊層，配置於該增層結構上，且暴露出部分該增層結構。
  4. 如申請專利範圍第1項所述之封裝載板，其中該中介基材包括至少一絕緣層、至少二個圖案化導電層以及多個導電通孔，該些圖案化導電層分別配置於該絕緣層的相對兩表面上，且該些圖案化導電層透過該些導電通孔電性連接，而位於相對兩外側之該絕緣層上的該些圖案化導電 層定義出該些第一接墊與該些第二接墊。
  5. 如申請專利範圍第1項所述之封裝載板，更包括多個第一表面處理層，分別配置於該些第二接墊上。
  6. 如申請專利範圍第1項所述之封裝載板，更包括一第二防焊層，配置於該黏著層上，其中該第二防焊層具有多個第二開口，該些第二開口分別暴露出該些第一開口。
  7. 如申請專利範圍第1項所述之封裝載板，其中設置於該介電層的該第一表面上的該增層結構具有上下兩表面，係包括至少一保護層、多個第三接墊、多個第四接墊以及多個導電通孔，其中該些第三接墊配置於該增層結構的下表面，並與該中介基材的該些第一接墊電性連接，該些第四接墊配置於該增層結構的上表面，其中該些導電通孔電性連接該些第三接墊與該些第四接墊。
  8. 一種晶片封裝結構，包括：如申請專利範圍第1-7項其中之一所述之封裝載板；至少一晶片，配置於該封裝載板上；以及多個焊球，配置於該黏著層的該第一開口內，其中該晶片透過該些焊球與該些第二接墊電性連接。
TW101135573A 2012-09-27 2012-09-27 封裝載板與晶片封裝結構 TWI543307B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101135573A TWI543307B (zh) 2012-09-27 2012-09-27 封裝載板與晶片封裝結構
US14/038,769 US9374896B2 (en) 2012-09-27 2013-09-27 Packaging carrier and manufacturing method thereof and chip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135573A TWI543307B (zh) 2012-09-27 2012-09-27 封裝載板與晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201413879A TW201413879A (zh) 2014-04-01
TWI543307B true TWI543307B (zh) 2016-07-21

Family

ID=50474367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135573A TWI543307B (zh) 2012-09-27 2012-09-27 封裝載板與晶片封裝結構

Country Status (2)

Country Link
US (1) US9374896B2 (zh)
TW (1) TWI543307B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831170B2 (en) * 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
TWI566354B (zh) * 2014-08-13 2017-01-11 矽品精密工業股份有限公司 中介板及其製法
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
CN105810659A (zh) * 2014-12-30 2016-07-27 恒劲科技股份有限公司 封装装置及其制作方法
TW201626531A (zh) * 2015-01-14 2016-07-16 鈺橋半導體股份有限公司 中介層嵌置於加強層中之線路板及其製作方法
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
CN106548998A (zh) * 2015-09-17 2017-03-29 胡迪群 封装基材的制作方法
KR102127774B1 (ko) * 2015-11-20 2020-06-29 데카 테크놀로지 잉크 전체 성형된 소형화 반도체 모듈
US9852994B2 (en) 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
US10249590B2 (en) * 2017-06-06 2019-04-02 Globalfoundries Inc. Stacked dies using one or more interposers
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
EP4220694A3 (en) * 2018-01-12 2024-01-17 INTEL Corporation First layer interconnect first on carrier approach for emib patch
US10667399B1 (en) * 2018-11-27 2020-05-26 Nokia Solutions And Networks Oy Discrete component carrier
CN111682003B (zh) 2019-03-11 2024-04-19 奥特斯奥地利科技与系统技术有限公司 包括具有竖向贯通连接件的部件的部件承载件
US20200411441A1 (en) * 2019-06-27 2020-12-31 Intel Corporation Lithographically defined vertical interconnect access (via) for a bridge die first level interconnect (fli)
TWI739182B (zh) * 2019-10-24 2021-09-11 欣興電子股份有限公司 載板結構及其製作方法
CN112768430B (zh) * 2019-11-06 2024-05-14 欣兴电子股份有限公司 载板结构及其制作方法
TWI751506B (zh) * 2020-03-06 2022-01-01 欣興電子股份有限公司 線路板及其製造方法
US11302643B2 (en) * 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias
US11125781B1 (en) * 2020-06-03 2021-09-21 Dyi-chung Hu Integrated substrate and manufacturing method thereof
TWI758756B (zh) * 2020-06-23 2022-03-21 欣興電子股份有限公司 封裝載板及其製作方法
KR20230032040A (ko) * 2021-08-30 2023-03-07 삼성전기주식회사 인쇄회로기판
US20240030174A1 (en) * 2022-07-21 2024-01-25 Deca Technologies Usa, Inc. Quad flat no-lead (qfn) package with backside conductive material and direct contact interconnect build-up structure and method for making the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
TWI373109B (en) 2008-08-06 2012-09-21 Unimicron Technology Corp Package structure
JP5577760B2 (ja) 2009-03-09 2014-08-27 新光電気工業株式会社 パッケージ基板および半導体装置の製造方法
TWI394250B (zh) 2009-07-16 2013-04-21 Unimicron Technology Corp 封裝結構及其製法
TWI417970B (zh) 2009-09-04 2013-12-01 Unimicron Technology Corp 封裝結構及其製法
TWI438880B (zh) 2010-08-26 2014-05-21 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
US9374896B2 (en) 2016-06-21
TW201413879A (zh) 2014-04-01
US20140102772A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
TWI543307B (zh) 封裝載板與晶片封裝結構
KR102492796B1 (ko) 반도체 패키지
TWI680540B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
KR101763019B1 (ko) 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트
KR100787894B1 (ko) 반도체 칩 구조물과 반도체 칩 구조물 제조 방법 그리고반도체 칩 패키지 및 반도체 칩 패키지 제조 방법
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
KR102117980B1 (ko) 마스크 어셈블리 및 칩 패키지를 제조하기 위한 방법
TWI711056B (zh) 導電圖案
TWI830800B (zh) 積體電路封裝件
TW201813025A (zh) 封裝結構以及封裝方法
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
TW201528453A (zh) 半導體封裝件及其製法
TW202029364A (zh) 半導體封裝及其製造方法
KR20230000798A (ko) 반도체 패키지 및 그 제조 방법
JP2012079734A (ja) 半導体装置及び半導体デバイス並びにそれらの製造方法
TW201513280A (zh) Ic載板、具有該ic載板的半導體器件及製作方法
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
US20240170355A1 (en) Electronic package and manufacturing method thereof
KR20210083830A (ko) 반도체 패키지 및 그의 제조 방법
CN103779284A (zh) 封装载板与芯片封装结构
JP4728079B2 (ja) 半導体装置用基板および半導体装置
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
TWI544846B (zh) 封裝載板及其製作方法
TWI517334B (zh) 超薄型晶圓級扇出封裝構造