TWI517334B - 超薄型晶圓級扇出封裝構造 - Google Patents

超薄型晶圓級扇出封裝構造 Download PDF

Info

Publication number
TWI517334B
TWI517334B TW101146462A TW101146462A TWI517334B TW I517334 B TWI517334 B TW I517334B TW 101146462 A TW101146462 A TW 101146462A TW 101146462 A TW101146462 A TW 101146462A TW I517334 B TWI517334 B TW I517334B
Authority
TW
Taiwan
Prior art keywords
fan
wafer
layer
ultra
bonding
Prior art date
Application number
TW101146462A
Other languages
English (en)
Other versions
TW201423939A (zh
Inventor
曾吉生
周建瑋
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW101146462A priority Critical patent/TWI517334B/zh
Publication of TW201423939A publication Critical patent/TW201423939A/zh
Application granted granted Critical
Publication of TWI517334B publication Critical patent/TWI517334B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Micromachines (AREA)

Description

超薄型晶圓級扇出封裝構造
本發明係有關於半導體封裝構造，特別係有關於一種超薄型晶圓級扇出封裝構造。
輕薄化與微小化是半導體封裝構造重要的發展趨勢，並且在具經濟效益的條件下儘可能增加半導體封裝構造的功能(functionality)。依目前的球格陣列封裝構造(BGA package)為例，考慮到封膠體、基板與銲球的高度與經濟效益下，其封裝薄化的厚度約為0.8毫米(mm)，例如：小型球格陣列封裝類型(Tiny Ball Grid Array)，這將大於晶片接合高度(約0.2 mm)之四倍以上。
如第1圖所示，一種習知球格陣列封裝構造300主要包含一基板310、一設於該基板310之晶片330、一形成於該基板310上以密封該晶片330之模封膠體340以及複數個在該基板310下之銲球350。該基板310係為一小型封裝用之印刷電路板。以位於該基板310之上表面之一黏晶層311黏附該晶片330之主動面。該基板310可設有一中央槽孔312，使該晶片330之銲墊331對準在該中央槽孔312中，利用打線形成之複數個銲線320穿過該中央槽孔312並兩端連接該晶片330之銲墊331與該基板310之內接指，達到該晶片330與該基板310之電性連接，該基板310之下表面係設有複數個球墊313，以接合該些銲球350。在此一封裝結構中，該模封 膠體340在該基板310上之厚度可不需要考慮銲線之打線弧高，故該模封膠體340之厚度可降低到比晶片貼附高度再多約0.1 mm即可。考量經濟效益與產品特性，該模封膠體340之厚度一般可降低到約0.3 mm，再加上該基板310之最小厚度(約0.15mm)與該些銲球350之球高(約0.35 mm)，故BGA封裝類型之封裝厚度可薄化到約0.8毫米(mm)。
近年來有人提出晶圓級扇出封裝構造，可降低整體封裝厚度，但材料成本較高。如美國發明專利編號US7670876號中發明人Tasi教示「Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same」，一晶片以覆晶接合方式設置於一虛晶片(dummy chip)上，虛晶片上形成重配置線路(redistribution trace)與覆晶接墊，晶片之凸塊接合至覆晶接墊，並且複數個銲球係設置於該虛晶片之周邊區域。因虛晶片與外部印刷電路板兩者熱膨脹係數並不匹配，所產生的熱應力容易對銲球等外部接點造成破壞。
為了解決上述之問題，本發明之主要目的係在於提供一種超薄型晶圓級扇出封裝構造，可進一步降低晶圓級扇出封裝構造的封裝厚度，並且依現有半導體製造設備即可實現，不需要特殊的材料成本與設備投資。此外，可改善習知晶圓級扇出封裝構造表面接合於外部印刷電 路板因熱膨脹係數不匹配產生的應力對其外接點的破壞。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種超薄型晶圓級扇出封裝構造，包含一薄膜、一重配置線路層、以及一晶片。該薄膜之表面係形成有一黏著層。該重配置線路層係貼附於該黏著層，該重配置線路層係包含複數個扇出線路與複數個外接墊，該些扇出線路之外端係連接至該些外接墊。該晶片係具有複數個微接點與一背面，該些微接點係接合至該些扇出線路之內端。其中，該些外接墊係對稱地分配在該晶片之外側邊，該些外接墊之接合面係朝向由該晶片背面水平延伸之平面。由該薄膜之外表面至該晶片之該背面之垂直距離係形成為一第一封裝厚度，其係不大於由該重配置線路層至該晶片之該背面之一晶片接合高度之二點五倍。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之超薄型晶圓級扇出封裝構造中，該薄膜係較佳為可撕離薄膜，由該重配置線路層之上表面至該晶片之該背面之垂直距離係形成為一第二封裝厚度，其係不大於上述晶片接合高度之一點五倍。
在前述之超薄型晶圓級扇出封裝構造中，該黏著層係可為感光性暫時黏膠。
在前述之超薄型晶圓級扇出封裝構造中，該些扇出線 路係可由一阻障層、一導電電鍍層以及一接合層所組成。
在前述之超薄型晶圓級扇出封裝構造中，該阻障層係可相對遠離該晶片。
在前述之超薄型晶圓級扇出封裝構造中，該些扇出線路係可為獨立排列之裸線型態且不覆蓋銲罩材料。
在前述之超薄型晶圓級扇出封裝構造中，該接合層係可為圖案化(Patterning)，該重配置線路層係可更包含一線隙填充介電材料，係形成於該些扇出線路之間。
在前述之超薄型晶圓級扇出封裝構造中，該重配置線路層係可不包含有電鍍連接線。
在前述之超薄型晶圓級扇出封裝構造中，可另包含有一填充膠體，係形成於該重配置線路層與該晶片之間。
在前述之超薄型晶圓級扇出封裝構造中，可另包含有複數個銲球，係接合至該些外接墊之接合面。
在前述之超薄型晶圓級扇出封裝構造中，可另包含有複數個銲料，係形成於該些外接墊之接合面。
在前述之超薄型晶圓級扇出封裝構造中，可另包含有一被動元件，係接合於該重配置線路層並且不超出該晶片之該背面。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際 實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種超薄型晶圓級扇出封裝構造舉例說明於第2圖之放大截面示意圖及第3圖之在晶圓薄膜狀態之底視示意圖。第4至6圖則為該超薄型晶圓級扇出封裝構造在表面接合至一外部印刷電路板過程之截面示意圖。該超薄型晶圓級扇出封裝構造100係包含一薄膜110、一重配置線路層120、以及一晶片130。
該薄膜110之表面係形成有一黏著層111，該重配置線路層120係貼附於該黏著層111。參閱第3圖，在未單體化切割時，複數個薄膜110可一體形成於一晶圓薄膜10，該晶圓薄膜10係具有複數個切割道11，例如斷續狀的金屬線路，以界定該些薄膜110之區域為由該晶圓薄膜10設定之一晶粒尺寸。此外，該晶圓薄膜10之周邊係可貼附至一晶圓環20。故可利用半導體晶圓處理設備進行以該薄膜110為晶片載具之半導體封裝製程。該薄膜110係具有可撓性，其包含該黏著層111之厚度為不大於0.2毫米(mm)，較佳厚度可為0.08~0.16毫米(mm)，等於80~160微米(μm)，該薄膜110係可為如聚醯亞胺(Polyimide)之高分子材料、金屬箔或是電絕緣膠帶，應具有適當的可拉伸特性。而該黏著層111係為一 暫時性黏膠層，以使該薄膜110為一可撕離薄膜。例如，該黏著層111係可為感光性暫時黏膠，可經照射UV紫外光之後可失去黏性。或者，該黏著層111係可為一熱熔膠層，在加熱至一軟化溫度後可降低該黏著層111之黏性。在本實施例中，上述包含複數個薄膜110之晶圓薄膜10係可為半導體晶圓製程中常用之晶圓切割膠帶，即俗稱之藍膜(blue tape)。
該重配置線路層120係貼附於該黏著層111，該重配置線路層120係包含複數個扇出線路121與複數個外接墊122。其中，該些扇出線路121之外端係散出分佈在周邊，使該些扇出線路121之周邊外端間距大於該些扇出線路121之中央內端間距，該些扇出線路121之外端係連接至該些外接墊122。該重配置線路層120係以半導體晶圓製程技術形成之金屬層，例如濺鍍、晶圓級電鍍、物理氣相沉積(PVD)或化學氣相沉積(CVD)等等。該重配置線路層120之總厚度係不大於60微米(μm)，通常約在20~50微米(μm)。更具體地，該些扇出線路121係可由一阻障層124、一導電電鍍層125以及一接合層126所組成。該阻障層124係可由濺鍍形成，其材質可為鈦或鎳。該導電電鍍層125係以晶圓級電鍍形成，其材質可為銅或鋁。該接合層126係可以晶圓級電鍍形成，其材質可為金、銀或錫。其中，該阻障層124係可相對遠離該晶片130，可先鋪滿該黏著層111以作為晶圓級電鍍之導電種子層，待晶圓級電鍍之後，再蝕刻成 該些扇出線路121之底層，故該重配置線路層120係可不包含有電鍍連接線。並且，該阻障層124與該接合層126皆具有防止金屬氧化之特性。因此，該些扇出線路121係可為獨立排列之裸線型態且不覆蓋銲罩材料或介電材料，進一步再降低重配置線路層120之厚度。
該晶片130係具有複數個微接點131與一背面132，該些微接點131係接合至該些扇出線路121之內端。該些微接點131係可為銅柱凸塊，其端面可設有銲料或導電膠，以接合至該些扇出線路121。該些微接點131之間距係不大於100微米(μm)，具體可為20~50微米(μm)，而該些微接點131之高度約為50微米(μm)。而該背面132係相對遠離該重配置線路層120。一晶片接合高度H係為由該重配置線路層120至該晶片130之該背面132之垂直距離，當該晶片130之厚度為150微米(μm)，則該晶片接合高度H係為200微米(μm)。
該超薄型晶圓級扇出封裝構造100係可另包含有一填充膠體140，係形成於該重配置線路層120與該晶片130之間，以密封保護該些微接點131並固定該些扇出線路121。該填充膠體140係可為底部填充膠(Underfill)或是電絕緣性環氧樹脂，可具有熱固化性或光固化性。在本實施例中，該超薄型晶圓級扇出封裝構造100係可另包含有複數個銲球150，係接合至該些外接墊122之接合面123。該銲球150之球高係可微大於或不大於上述晶片接合高度H。
該些外接墊122係對稱地分配在該晶片130之外側邊，該些外接墊122之接合面123係朝向由該背面132水平延伸之平面L，並且由該薄膜110之外表面至該晶片130之該背面132之垂直距離係形成為一第一封裝厚度T1，其係不大於由該重配置線路層120至該晶片130之該背面132之一晶片接合高度H之二點五倍。在本實施例中，第一封裝厚度T1係為該晶片接合高度H(約200 μm)加上該重配置線路層120之厚度(約20~50 μm)以及該薄膜110之厚度(約80~160 μm)，即介於300~460微米之間，不會超過500微米(即上述晶片接合高度H之二點五倍，200×2.5 μm)。
如第4圖所示，該超薄型晶圓級扇出封裝構造100係可利用該些銲球150表面接合至一外部印刷電路板30；並可利用一照射光源40照射特定波長之光線，例如UV紫外光，通過該薄膜110到達該黏著層111使該黏著層111失去黏性。如第5圖所示，該超薄型晶圓級扇出封裝構造100在表面接合之後，可撕離該薄膜110，較佳地以一通孔112貫穿該薄膜110與該黏著層111，以便於以治具勾拉之方式剝離該薄膜110，使得該黏著層111隨著該薄膜110被剝離，以減少在該重配置線路層120上之膠殘留。如第6圖所示，由該重配置線路層120之上表面至該晶片130之該背面132之垂直距離係形成為一第二封裝厚度T2，其係不大於上述晶片接合高度H之一點五倍，即為終極薄(ultimately thin)之封裝型態。 在本實施例中，第二封裝厚度T2係為該晶片接合高度H(約200 μm)，加上該重配置線路層120之厚度(約20~50 μm)即介於220~250微米之間，不會超過300微米(即上述晶片接合高度H之一點五倍，200×1.5 μm)。
因此，本發明之第一具體實施例所提供之一種超薄型晶圓級扇出封裝構造100可進一步降低晶圓級扇出封裝構造的封裝厚度，並且依現有半導體製造設備即可實現，不需要特殊的材料成本與設備投資。此外，可改善習知晶圓級扇出封裝構造表面接合於外部印刷電路板因熱膨脹係數不匹配產生的應力對其外接點的破壞。
依據本發明之第二具體實施例，另一種超薄型晶圓級扇出封裝構造舉例說明於第7圖之放大截面示意圖。本具體實施例與第一具體實施例相同名稱之元件將以相同圖號標示之，並且不再贅述其細部結構。該超薄型晶圓級扇出封裝構造200係包含一薄膜110、一重配置線路層120、以及一晶片130。
該薄膜110之表面係形成有一黏著層111。該重配置線路層120係貼附於該黏著層111，該重配置線路層120係包含複數個扇出線路121與複數個外接墊122，該些扇出線路121之外端係連接至該些外接墊122。該晶片130係具有複數個微接點131與一背面132，該些微接點131係接合至該些扇出線路121之內端。其中，該些外接墊122係對稱地分配在該晶片130之外側邊，該些外 接墊122之接合面123係朝向由該背面132水平延伸之平面L。由該薄膜110之外表面至該晶片130之該背面132之垂直距離係形成為一第一封裝厚度T1，其係不大於由該重配置線路層120至該晶片130之該背面132之一晶片接合高度H之二點五倍。該薄膜110係較佳為一可撕離薄膜，由該重配置線路層120之上表面至該晶片130之該背面132之垂直距離係形成為一第二封裝厚度T2，其係不大於上述晶片接合高度H之一點五倍。而該些扇出線路121係可由一阻障層124、一導電電鍍層125以及一接合層126所組成。該阻障層124係可相對遠離該晶片130。
在本實施例中，該超薄型晶圓級扇出封裝構造200係可另包含有複數個銲料250，係形成於該些外接墊122之接合面123，以使該些銲料250之高度不超過上述晶片接合高度H，用以表面接合至一外部印刷電路板。此外，一被動元件260係可接合於該重配置線路層120，並且不超出該晶片130之該背面132，即不大於上述之晶片接合高度H。
因此，本發明之第二具體實施例所提供之一種超薄型晶圓級扇出封裝構造200可進一步降低晶圓級扇出封裝構造的封裝厚度，並且依現有半導體製造設備即可實現，不需要特殊的材料成本與設備投資。此外，可改善習知晶圓級扇出封裝構造表面接合於外部印刷電路板因熱膨脹係數不匹配產生的應力對其外接點的破壞。
依據本發明之第三具體實施例，另一種超薄型晶圓級扇出封裝構造舉例說明於第8圖之放大截面示意圖。本具體實施例與第一具體實施例相同名稱之元件將以相同圖號標示之，並且不再贅述其細部結構。該超薄型晶圓級扇出封裝構造400係包含一薄膜110、一重配置線路層120、以及一晶片130。
該薄膜110之表面係形成有一黏著層111，以使該薄膜110成為一可撕離薄膜。該重配置線路層120係貼附於該黏著層111，該重配置線路層120係包含複數個扇出線路121與複數個外接墊122，該些扇出線路121之外端係連接至該些外接墊122。該晶片130係具有複數個微接點131與一背面132，該些微接點131係接合至該些扇出線路121之內端。其中，該些外接墊122係對稱地分配在該晶片130之外側邊，該些外接墊122之接合面123係朝向由該背面132水平延伸之平面L。由該薄膜110之外表面至該晶片130之該背面132之垂直距離係形成為一第一封裝厚度T1，其係不大於由該重配置線路層120至該晶片130之該背面132之一晶片接合高度H之二點五倍。
在本實施例中，該些扇出線路121係可由一阻障層124、一導電電鍍層125以及一接合層126所組成。該阻障層124係可相對遠離該晶片130。該接合層126係可為圖案化(Patterning)，其形狀可對應於該些外接墊122與該些扇出線路121之內端，並且該重配置線路層120 係可更包含一線隙填充介電材料427，係形成於該些扇出線路121之間。該線隙填充介電材料427之厚度可微大於該些扇出線路121之厚度，使該線隙填充介電材料427能包覆固定該些扇出線路121之導電電鍍層125，但該些接合層126之接合面123仍然外露且不被該線隙填充介電材料427覆蓋，使得該些接合面123可與對應之該些銲球150接合。其中，該些扇出線路121之厚度係由該阻障層124之貼附面至該接合層126提供之該接合面123的縱向距離定義。較佳地，該線隙填充介電材料427具有一不大於該些扇出線路121之厚度，以不覆蓋該接合層126，因此不會增加該重配置線路層120之厚度。故而，前述形成在該晶片130與該重配置線路層120之間的該填充膠體140可不需要有固定該些扇出線路121之作用。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
10‧‧‧晶圓薄膜
11‧‧‧切割道
20‧‧‧晶圓環
30‧‧‧印刷電路板
40‧‧‧照射光源
100‧‧‧超薄型晶圓級扇出封裝構造
110‧‧‧薄膜
111‧‧‧黏著層
112‧‧‧通孔
120‧‧‧重配置線路層
121‧‧‧扇出線路
122‧‧‧外接墊
123‧‧‧接合面
124‧‧‧阻障層
125‧‧‧導電電鍍層
126‧‧‧接合層
130‧‧‧晶片
131‧‧‧微接點
132‧‧‧背面
140‧‧‧填充膠體
150‧‧‧銲球
200‧‧‧超薄型晶圓級扇出封裝構造
250‧‧‧銲料
260‧‧‧被動元件
300‧‧‧球格陣列封裝構造
310‧‧‧基板
311‧‧‧黏晶層
312‧‧‧中央槽孔
313‧‧‧球墊
320‧‧‧銲線
330‧‧‧晶片
331‧‧‧銲墊
340‧‧‧模封膠體
350‧‧‧銲球
400‧‧‧球格陣列封裝構造
427‧‧‧線隙填充介電材料
L‧‧‧平面
H‧‧‧晶片接合高度
T1‧‧‧第一封裝厚度
T2‧‧‧第二封裝厚度
第1圖：一種習知球格陣列封裝構造之截面示意圖。
第2圖：依據本發明之第一具體實施例，一種超薄型晶圓級扇出封裝構造之放大截面示意圖。
第3圖：依據本發明之第一具體實施例，該超薄型晶圓級扇出封裝構造在晶圓薄膜狀態之底視示意圖。
第4圖：依據本發明之第一具體實施例，該超薄型晶圓級扇出封裝構造在表面接合至一外部印刷電路板時之截面示意圖。
第5圖：依據本發明之第一具體實施例，該超薄型晶圓級扇出封裝構造在表面接合後撕離其薄膜之截面示意圖。
第6圖：依據本發明之第一具體實施例，該超薄型晶圓級扇出封裝構造在表面接合與撕離其薄膜後改變為終極薄型態之截面示意圖。
第7圖：依據本發明之第二具體實施例，另一種超薄型晶圓級扇出封裝構造之放大截面示意圖。
第8圖：依據本發明之第三具體實施例，另一種超薄型晶圓級扇出封裝構造之放大截面示意圖。
100‧‧‧超薄型晶圓級扇出封裝構造
110‧‧‧薄膜
111‧‧‧黏著層
112‧‧‧通孔
120‧‧‧重配置線路層
121‧‧‧扇出線路
122‧‧‧外接墊
123‧‧‧接合面
124‧‧‧阻障層
125‧‧‧導電電鍍層
126‧‧‧接合層
130‧‧‧晶片
131‧‧‧微接點
132‧‧‧背面
140‧‧‧填充膠體
150‧‧‧銲球
L‧‧‧水平面
H‧‧‧晶片接合高度
T1‧‧‧第一封裝厚度

Claims (13)

  1. 一種超薄型晶圓級扇出封裝構造，包含：一薄膜，其表面係形成有一黏著層；一重配置線路層，係貼附於該黏著層，該重配置線路層係包含複數個扇出線路與複數個外接墊，該些扇出線路之外端係連接至該些外接墊；以及一晶片，係具有複數個微接點與一背面，該些微接點係接合至該些扇出線路之內端；其中該些外接墊係對稱地分配在該晶片之外側邊，該些外接墊之接合面係朝向由該晶片之該背面水平延伸之平面，由該薄膜之外表面至該晶片之該背面之垂直距離係形成為一第一封裝厚度，其係不大於由該重配置線路層至該晶片之該背面之一晶片接合高度之二點五倍；其中該薄膜係為可剝離，由該重配置線路層之上表面至該晶片之該背面之垂直距離係形成為一第二封裝厚度，其係不大於上述晶片接合高度之一點五倍。
  2. 依據申請專利範圍第1項之超薄型晶圓級扇出封裝構造，其中該黏著層係為感光性暫時黏膠。
  3. 依據申請專利範圍第1項之超薄型晶圓級扇出封裝構造，其中該些扇出線路係由一阻障層、一導電電鍍層以及一接合層所組成。
  4. 依據申請專利範圍第3項之超薄型晶圓級扇出封裝 構造，其中該阻障層係相對遠離該晶片。
  5. 依據申請專利範圍第3項之超薄型晶圓級扇出封裝構造，其中該些扇出線路係為獨立排列之裸線型態且不覆蓋銲罩材料。
  6. 依據申請專利範圍第3項之超薄型晶圓級扇出封裝構造，其中該接合層係為圖案化，該重配置線路層係更包含一線隙填充介電材料，係形成於該些扇出線路之間。
  7. 依據申請專利範圍第1項之超薄型晶圓級扇出封裝構造，其中該重配置線路層係不包含有電鍍連接線。
  8. 依據申請專利範圍第1項之超薄型晶圓級扇出封裝構造，另包含有一填充膠體，係形成於該重配置線路層與該晶片之間。
  9. 依據申請專利範圍第1項之超薄型晶圓級扇出封裝構造，另包含有複數個銲球，係接合至該些外接墊之接合面。
  10. 依據申請專利範圍第1項之超薄型晶圓級扇出封裝構造，另包含有複數個銲料，係形成於該些外接墊之接合面。
  11. 依據申請專利範圍第1項之超薄型晶圓級扇出封裝構造，另包含有一被動元件，係接合於該重配置線路層並且不超出該晶片之該背面。
  12. 一種超薄型晶圓級扇出封裝構造，包含：一薄膜，其表面係形成有一黏著層； 一重配置線路層，係貼附於該黏著層，該重配置線路層係包含複數個扇出線路與複數個外接墊，該些扇出線路之外端係連接至該些外接墊；以及一晶片，係具有複數個微接點與一背面，該些微接點係接合至該些扇出線路之內端；其中該些外接墊係對稱地分配在該晶片之外側邊，該些外接墊之接合面係朝向由該晶片之該背面水平延伸之平面，由該薄膜之外表面至該晶片之該背面之垂直距離係形成為一第一封裝厚度，其係不大於由該重配置線路層至該晶片之該背面之一晶片接合高度之二點五倍；其中該些扇出線路係由一阻障層、一導電電鍍層以及一接合層所組成；其中該些扇出線路係為獨立排列之裸線型態且不覆蓋銲罩材料。
  13. 一種超薄型晶圓級扇出封裝構造，包含：一薄膜，其表面係形成有一黏著層；一重配置線路層，係貼附於該黏著層，該重配置線路層係包含複數個扇出線路與複數個外接墊，該些扇出線路之外端係連接至該些外接墊；以及一晶片，係具有複數個微接點與一背面，該些微接點係接合至該些扇出線路之內端；其中該些外接墊係對稱地分配在該晶片之外側邊，該些外接墊之接合面係朝向由該晶片之該背面水 平延伸之平面，由該薄膜之外表面至該晶片之該背面之垂直距離係形成為一第一封裝厚度，其係不大於由該重配置線路層至該晶片之該背面之一晶片接合高度之二點五倍；其中該些扇出線路係由一阻障層、一導電電鍍層以及一接合層所組成；其中該接合層係為圖案化，該重配置線路層係更包含一線隙填充介電材料，係形成於該些扇出線路之間。
TW101146462A 2012-12-10 2012-12-10 超薄型晶圓級扇出封裝構造 TWI517334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101146462A TWI517334B (zh) 2012-12-10 2012-12-10 超薄型晶圓級扇出封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146462A TWI517334B (zh) 2012-12-10 2012-12-10 超薄型晶圓級扇出封裝構造

Publications (2)

Publication Number Publication Date
TW201423939A TW201423939A (zh) 2014-06-16
TWI517334B true TWI517334B (zh) 2016-01-11

Family

ID=51394149

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146462A TWI517334B (zh) 2012-12-10 2012-12-10 超薄型晶圓級扇出封裝構造

Country Status (1)

Country Link
TW (1) TWI517334B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297544B2 (en) * 2017-09-26 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same

Also Published As

Publication number Publication date
TW201423939A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI654726B (zh) 具有虛設連接器的半導體封裝及其形成方法
CN109937476B (zh) 晶片级封装和方法
KR101802570B1 (ko) 반도체 디바이스를 위한 패키징 디바이스 및 그 제조방법
JP5043743B2 (ja) 半導体装置の製造方法
TWI345276B (en) Dice rearrangement package structure using layout process to form a compliant configuration
US8338935B2 (en) Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same
TWI387077B (zh) 晶粒重新配置之封裝結構及其方法
TWI496270B (zh) 半導體封裝件及其製法
KR20190055690A (ko) 반도체 패키지 및 그 형성 방법
TWI604591B (zh) 薄型扇出式多晶片堆疊封裝構造及其製造方法
KR100660604B1 (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
TW201743420A (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
KR20080076854A (ko) 다수의 칩을 구비한 반도체 디바이스 패키지 및 제조 방법
US20100213588A1 (en) Wire bond chip package
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
JP2012099648A (ja) 半導体装置とその製造方法
TWI582917B (zh) 以封膠體取代基板核心之多晶片封裝構造
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
TW201142998A (en) System-in-package
KR20160010357A (ko) 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트
TW201724389A (zh) 終極薄扇出型晶片封裝構造及其製造方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
US20120133053A1 (en) Surface mount semiconductor device
US20240047420A1 (en) Electronic package and manufacturing method thereof, and electronic structure and manufacturing method thereof