TW201813025A - 封裝結構以及封裝方法 - Google Patents

封裝結構以及封裝方法 Download PDF

Info

Publication number
TW201813025A
TW201813025A TW106121526A TW106121526A TW201813025A TW 201813025 A TW201813025 A TW 201813025A TW 106121526 A TW106121526 A TW 106121526A TW 106121526 A TW106121526 A TW 106121526A TW 201813025 A TW201813025 A TW 201813025A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor wafer
blocking structure
area
circuit wiring
Prior art date
Application number
TW106121526A
Other languages
English (en)
Other versions
TWI698968B (zh
Inventor
王之奇
沈志杰
耿志明
張堅
Original Assignee
蘇州晶方半導體科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201610516699.6A external-priority patent/CN105977225B/zh
Priority claimed from CN201620692372.XU external-priority patent/CN206098376U/zh
Application filed by 蘇州晶方半導體科技股份有限公司 filed Critical 蘇州晶方半導體科技股份有限公司
Publication of TW201813025A publication Critical patent/TW201813025A/zh
Application granted granted Critical
Publication of TWI698968B publication Critical patent/TWI698968B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種封裝結構以及封裝方法，封裝結構包括：基板；設置在所述基板上的電路佈線層；位於所述電路佈線層上的導電凸塊；倒裝在所述基板上方的半導體晶片，所述半導體晶片朝向所述基板的第一表面上設置有功能區域以及環繞所述功能區域的分立的焊盤，且所述焊盤與所述導電凸塊電連接；位於所述基板上的密封層，所述密封層包圍所述半導體晶片；位於所述基板上的阻擋結構，所述阻擋結構環繞所述功能區域，以阻擋所述密封層的材料溢入功能區域。本申請避免功能區域受到污染，從而提高封裝結構的性能和良率。

Description

封裝結構以及封裝方法
本申請涉及半導體封裝技術，特別涉及一種封裝結構以及封裝方法。
影像感測器是一種能夠感受外部光線並將其轉換成電信號的感測器。在影像傳感晶片製作完成後，再通過對影像傳感晶片進行一系列封裝工藝，形成的封裝結構用於作為影像感測器或者影像感測器的一部分，以用於諸如數位相機、數位攝影機等各種電子設備。
傳統的封裝方法通常是採用打線接合(wire bonding)進行封裝，但隨著積體電路的飛速發展，較長的引線使得產品尺寸難以達到理想的要求，因此，晶圓級封裝(WLP，Wafer Lever Package)逐漸取代打線接合封裝成為一種較為常用的封裝方法。晶圓級封裝技術具有以下優點：能夠對整個晶圓同時加工，封裝效率高；在切割前進行整片晶圓的測試，減少了封裝過程中的測試過程，降低測試成本；封裝結構具有輕、小、薄的優勢。
然而，習知技術形成的封裝結構的性能有待提高。
本申請解決的問題是提供一種封裝結構以及封裝方法，避免功能區域受到污染，提高封裝結構的性能。
為解決上述問題，本申請提供一種封裝結構，包括：基板；設置在基板上的電路佈線層；位於所述電路佈線層上的導電凸塊；倒裝在所述基板上方的半導體晶片，所述半導體晶片朝向基板的第一表面上設置有功能區域以及環繞所述功能區域的分立的焊盤，且所述焊盤與所述導電凸塊電連接；位於所述基板上的密封層，所述密封層包圍所述半導體晶片；以及位於所述基板上的阻擋結構，所述阻擋結構環繞所述功能區域，以阻擋所述密封層的材料溢入功能區域。
可選的，所述電路佈線層的頂部高於所述基板的頂部；或者所述電路佈線層的頂部與所述基板的頂部平齊；或者所述電路佈線層的頂部低於所述基板的頂部。
可選地，所述導電凸塊圍成指定區域，且所述阻擋結構位於所述指定區域內。
可選地，所述阻擋結構位於所述導電凸塊與所述功能區域之間；且所述阻擋結構頂部表面與所述半導體晶片的第一表面相接觸，所述阻擋結構底部表面與所述基板相接觸。
可選地，在平行於所述基板頂面的方向上，所述阻擋結構的頂部表面寬度尺寸小於或等於底部表面寬度尺寸。
可選地，所述導電凸塊圍成指定區域，所述阻擋結構位於所述指定區域外側；且所述阻擋結構還位於所述半導體晶片與所述基板之間。
可選地，所述半導體晶片投影於基板的區域為投影區域，所述阻擋結構位於所述投影區域內；且所述阻擋結構頂部表面與所述半導體晶片的第一表面相接觸，所述阻擋結構底部表面與所述基板相接觸。
可選地，所述阻擋結構包括：第一阻擋結構、位於第一阻擋結構一側且緊挨所述第一阻擋結構的第二阻擋結構，其中，所述半導體晶片投影於基板的區域為投影區域，所述第一阻擋結構位於所述投影區域外側，所述第二阻擋結構位於所述投影區域內；且所述第二阻擋結構頂部表面與所述半導體晶片的第一表面相接觸。
可選地，位於所述基板上的第二阻擋結構的厚度為第一厚度，且所述半導體晶片的第一表面與所述基板之間的距離等於所述第一厚度。
可選的，位於所述基板上的第一阻擋結構的厚度為第二厚度，且所述第二厚度大於或等於所述第一厚度。
可選地，所述密封層還位於所述第一阻擋結構頂部上。
可選地，所述半導體晶片投影於基板的區域為投影區域，所述阻擋結構位於所述投影區域外側；且所述阻擋結構頂部高於所述半導體晶片的第一表面。
可選地，在平行於所述基板頂面的方向上，所述阻擋結構與所述半導體晶片側壁之間具有間隙。
可選地，在平行於所述基板頂面的方向上，所述間隙的寬度尺寸為2微米~10微米。
可選地，在垂直於所述基板頂面的方向上，所述阻擋結構頂部表面與所述半導體晶片正面之間的距離為2微米~10微米。
可選地，所述密封層還位於所述阻擋結構頂部上。
可選地，所述阻擋結構的形狀為封閉環形。
可選地，所述阻擋結構與所述導電凸塊側壁相接觸；且所述阻擋結構的材料為絕緣材料。
可選地，所述阻擋結構與所述導電凸塊相互分離；且所述阻擋結構的材料為絕緣材料或導電材料。
可選地，所述絕緣材料為感光膠。
可選地，所述阻擋結構為疊層結構，包括：與所述基板以及電路佈線層相接觸的底層阻擋層、以及與所述半導體晶片的第一表面相接觸的頂層阻擋層，其中，所述底層阻擋層的材料為絕緣材料，所述頂層阻擋層的材料為導電材料或絕緣材料。
可選地，所述基板包括基底，所述基底為透光基底或PCB基底；當所述基底為PCB基底時，所述PCB基板內形成有貫穿所述PCB基底的通孔，所述功能區域位於所述通孔上方；當所述基底為透光基底時，所述透光基底上設置有緩衝層，所述電路佈線層位於所述緩衝層上，在緩衝層上對應功能區域的位置設置有開口，所述開口底部暴露所述透光基底。
可選地，所述緩衝層的材料為有機高分子光刻膠。
可選地，所述封裝結構還包括：位於所述基板上的焊接凸起，所述焊接凸起與所述電路佈線層電連接；所述焊接凸起位於所述基板上且位於所述半導體晶片的外側。
可選地，所述半導體晶片為影像傳感晶片；所述功能區域為感光區域。
本申請還提供一種封裝方法，包括：提供若干單個的半導體晶片，所述半導體晶片的第一表面具有功能區域以及環繞所述功能區域的焊盤；提供基板，所述基板包括倒裝區以及位於相鄰倒裝區之間的切割道區域；在所述基板的倒裝區上設置有電路佈線層；將所述半導體晶片倒裝在所述基板倒裝區上方，且所述焊盤與所述電路佈線層通過導電凸塊電連接；在所 述基板上形成密封層，且所述密封層包圍所述半導體晶片；在形成所述密封層之後，沿所述切割道區域切割所述基板，形成若干單顆封裝結構；其中，在形成所述密封層之前，還包括：在所述基板上形成阻擋結構，所述阻擋結構環繞功能區域，以阻擋所述密封層的材料溢入功能區域。
可選地，在將所述半導體晶片倒裝在所述基板倒裝區上方之前，在所述焊盤上形成所述導電凸塊。
可選地，在將所述半導體晶片倒裝在所述基板倒裝區上方之前，在所述電路佈線層上形成所述導電凸塊。
可選地，形成所述阻擋結構的方法包括：在所述基板上形成阻擋膜；對所述阻擋膜進行曝光處理以及顯影處理，以形成所述阻擋結構；或者，對所述阻擋膜進行蝕刻，以形成所述阻擋結構。
可選地，所述將半導體晶片倒裝在所述基板倒裝區上方的步驟包括：將所述半導體晶片放置在所述基板倒裝區上，且所述焊盤通過所述導電凸塊與所述電路佈線層相連接；對所述導電凸塊進行焊接鍵合處理，使得所述焊盤通過導電凸塊與所述電路佈線層電連接。
可選地，在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述導電凸塊圍成指定區域，且所述阻擋結構位於所述指定區域內；或者，所述阻擋結構位於所述指定區域外側，且阻擋結構位於所述半導體晶片投影於基板的投影區域內；在將所述半導體晶片倒裝在所述基板倒裝區上方之前，形成所述阻擋結構；且在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述阻擋結構頂部表面與所述半導體晶片的第一表面相接觸。
可選地，在進行所述焊接鍵合處理之前，所述基板與半導體晶片的第一表面之間的導電凸塊的厚度大於或等於所述阻擋結構的厚度；且在所述焊接鍵合處理過程中，所述基板與所述半導體晶片的第一表面之間的導電凸塊的厚度減小，使得所述阻擋結構頂部表面與所述半導體晶片的第一表面相接觸。
可選地，所述阻擋結構包括：第一阻擋結構、位於第一阻擋結構一側且緊挨所述第一阻擋結構的第二阻擋結構；在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述半導體晶片投影於基板的區域為投影區域，所述第一阻擋結構位於所述投影區域外側，所述第二阻擋結構位於所述投 影區域內；以及所述封裝方法還包括：在將所述半導體晶片倒裝在所述基板倒裝區上方之前，形成所述阻擋結構；以及在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述第二阻擋結構頂部表面與所述半導體晶片的第一表面相接觸。
可選地，在所述焊接鍵合處理過程中，所述基板與半導體晶片的第一表面之間的導電凸塊的厚度減小，使得所述第二阻擋結構頂部表面與所述半導體晶片的第一表面相接觸，且所述第一阻擋結構覆蓋半導體晶片部分側壁。
可選地，在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述半導體晶片投影於基板的區域為投影區域，所述阻擋結構位於所述投影區域外側，且所述阻擋結構頂部高於所述半導體晶片的第一表面；在將所述半導體晶片倒裝在所述基板倒裝區上方之前，形成所述阻擋結構；或者，在將所述半導體晶片倒裝在所述基板倒裝區上方之後，形成所述阻擋結構。
可選地，所述封裝方法還包括，在所述基板上形成焊接凸起，所述焊接凸起與所述電路佈線層電連接。
可選地，採用點膠工藝或者塑封工藝，形成所述密封層。
與習知技術相比，本申請的技術方案具有以下優點：本申請提供的封裝結構的技術方案中，在基板上設置有阻擋結構，所述阻擋結構環繞所述功能區域，以阻擋密封層的材料溢入功能區域內，從而避免所述功能區域受到污染，從而提高封裝結構的性能。
可選方案中，所述阻擋結構、半導體晶片、基板以及電路佈線層圍成封閉區域，從而使得阻擋結構阻擋密封層的材料溢入功能區域內的效果更好，進一步提高封裝結構的性能。
可選方案中，在平行於所述基板頂面的方向上，所述阻擋結構的頂部表面寬度尺寸小於或等於底部表面寬度尺寸，使得阻擋結構與半導體晶片正面相接觸的面積較小，因此半導體晶片正面需為阻擋結構預留的空間位置較小，使得半導體晶片的尺寸可以做的較小。
可選方案中，當所述阻擋結構位於半導體晶片外側時，在平行於基板頂面的方向上，所述阻擋結構與所述半導體晶片之間具有間隙，且所述間隙的寬度尺寸為2微米~10微米，由於間隙的寬度尺寸較小，從而防止密封 層的材料經由所述孔隙進入功能區域內，保證阻擋結構具有較強的阻擋密封層材料溢入的作用。
100‧‧‧影像傳感晶片
101‧‧‧感光區域
102‧‧‧焊盤
103‧‧‧導電凸塊
104‧‧‧點膠層
105‧‧‧焊接凸起
106‧‧‧電路佈線層
107‧‧‧基板
109‧‧‧開口
201‧‧‧基底
202‧‧‧緩衝層
203‧‧‧電路佈線層
204‧‧‧導電凸塊
205‧‧‧半導體晶片
206‧‧‧功能區域
207‧‧‧焊盤
208‧‧‧阻擋結構
209‧‧‧開口
210‧‧‧密封層
211‧‧‧焊接凸起
301‧‧‧基底
302‧‧‧緩衝層
303‧‧‧電路佈線層
304‧‧‧導電凸塊
305‧‧‧半導體晶片
306‧‧‧功能區域
307‧‧‧焊盤
308‧‧‧阻擋結構
309‧‧‧開口
310‧‧‧密封層
311‧‧‧焊接凸起
318‧‧‧第一阻擋結構
328‧‧‧第二阻擋結構
401‧‧‧基底
402‧‧‧緩衝層
403‧‧‧電路佈線層
404‧‧‧導電凸塊
405‧‧‧半導體晶片
406‧‧‧功能區域
407‧‧‧焊盤
408‧‧‧阻擋結構
409‧‧‧開口
410‧‧‧密封層
411‧‧‧焊接凸起
圖1及圖2為一種封裝結構的結構示意圖；圖3至圖5為本申請一實施例提供的封裝結構的結構示意圖；圖6至圖9為本申請另一實施例提供的封裝結構的結構示意圖；圖10及圖11為本申請又一實施例提供的封裝結構的結構示意圖；圖12至圖15為本申請一實施例提供的封裝結構形成過程的結構示意圖；圖16至圖19為本申請另一實施例提供的封裝結構形成過程的結構示意圖；圖20及圖21為本申請又一實施例提供的封裝結構形成過程的結構示意圖。
由背景技術可知，習知技術形成的封裝結構的性能有待進一步提高。
這裡需要說明的是，文中所述方位詞上、下、左和右均是以圖1所示的視圖為基準定義的，應當理解，所述方位詞的使用不應限制本申請所請求的保護範圍。
參考圖1及圖2，圖1為封裝結構的俯視示意圖，圖2為圖1中沿AA1方向的剖面結構示意圖。需要說明的是，為方便圖示和說明，圖1中未將封裝結構的俯視示意圖完全示出。
所述封裝結構包括：具有電路佈線層106的基板107，所述電路佈線層106中具有暴露出基板107的開口109；位於所述電路佈線層106上的導電凸塊103；倒裝在基板107上的影像傳感晶片100，所述影像傳感晶片100正面具有感光區域101以及環繞所述感光區域101的焊盤102，且所述焊盤102與所述導電凸塊103電連接；位於所述電路佈線層106上且覆蓋影像傳感晶片100側壁的點膠層104；位於所述電路佈線層106上的焊接凸起105。
經分析，由於相鄰導電凸塊103之間存在縫隙，因此在形成點膠層104的工藝過程中，所述點膠層104的材料易經由所述縫隙溢入影像傳感晶片 100的感光區域101內，點膠層104的材料對感光區域101造成污染，進而導致封裝結構的性能差，影響封裝結構的性能和良率。
為解決上述問題，本申請提供一種封裝結構，包括位於基板上且環繞所述功能區域的阻擋結構，所述阻擋結構適於阻擋密封層的材料溢入功能區域，從而避免密封層的材料溢入功能區域對功能區域造成污染，提高封裝結構的性能。
為使本申請的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本申請的具體實施例做詳細的說明。
參考圖3及圖4，圖3為本申請一實施例提供的封裝結構的俯視示意圖，圖4為圖3沿BB1方向的剖面結構示意圖，所述封裝結構包括：基板；設置在所述基板上的電路佈線層203；位於所述電路佈線層203上的導電凸塊204；倒裝在所述基板上方的半導體晶片205，所述半導體晶片205朝向所述基板的第一表面上設置具有功能區域206以及環繞所述功能區域206的焊盤207，且所述焊盤207與所述導電凸塊204電連接；位於所述基板上的密封層210，所述密封層210包圍所述半導體晶片205；以及位於所述基板上以及電路佈線層203上的阻擋結構208，所述阻擋結構208環繞所述功能區域206，以阻擋所述密封層210的材料溢入功能區域206。
以下將結合附圖對本實施例提供的封裝結構進行詳細說明。
本實施例中，所述基板包括基底201以及位於基底201上的緩衝層202，且所述緩衝層202內具有貫穿所述緩衝層202的開口209，所述功能區域206位於所述開口209上方，功能區域206可通過所述開口209接收外界光線；其中，所述基底201為透光基底或PCB基底，本實施例中所述基底201為透光基底；在其他實施例中，所述基底為PCB基底時，所述PCB基底內形成有貫穿所述PCB基底的通孔，且所述功能區域位於所述通孔上方。
在其他實施例中，所述基板還可以為包括基底的單層結構，所述基底為透光基底或PCB基底。
所述緩衝層202有利於提高電路佈線層203與基底201之間的粘附性，繼 而提高基底201與半導體晶片205之間的粘合性。所述緩衝層202的材料為有機高分子光刻膠，例如，為環氧樹脂或丙烯酸樹脂。
本實施例中，所述電路佈線層203凸出於所述基板表面。在其他實施例中，所述電路佈線層還可以位於所述基板內，也就是說，所述電路佈線層頂部與所述基板頂部齊平，或者，所述電路佈線層頂部低於所述基板頂部。
本實施例中，所述電路佈線層203位於緩衝層202上；所述電路佈線層203的位置和數量與焊盤207的位置和數量相對應。具體地，當功能區域206四側均具有若干焊盤207時，則開口209四側均具有若干分立的電路佈線層203，且每一個分立的電路佈線層203對應與一個焊盤202電連接，且所述電路佈線層203通過導電凸塊204與焊盤207電連接。在其他實施例中，所述功能區域一側具有若干焊盤時，則所述開口一側具有相同數量的分立的電路佈線層。
所述電路佈線層203的材料為Cu、Al、W、Sn、Au或Sn-Au合金；所述導電凸塊204的材料為Au、Sn或Sn合金，所述Sn合金可以為錫銀、錫鉛、錫銀銅、錫銀鋅或錫鋅。
所述導電凸塊204的形狀為方形或球形。本實施例中，以所述導電凸塊204的形狀為方形作為例示。
所述半導體晶片205正面具有功能區域206以及環繞所述功能區域206的焊盤207，其中，所述功能區域206內形成有功能單元以及與所述功能單元相連接的關聯電路。本實施例中，所述半導體晶片205為影像傳感晶片，相應地，所述功能區域206為感光區域，所述功能區域206接收外界光線並將接收的光線轉換成電信號，並將所述電信號通過所述焊盤207以及電路佈線層203，傳送給外部電路。本實施例中，將所述半導體晶片205投影於所述基板的區域稱為投影區域。
本實施例中，為了便於佈線，功能區域206位於半導體晶片205的中間位置，所述焊盤207位於所述半導體晶片205的邊緣位置，且所述焊盤207位於所述功能區域206的四側，呈矩形分佈，每一個側邊形成有若干個焊盤207，且焊盤207的數量取決於半導體晶片205的類型。將所述焊盤207與電路佈線層203相連接，通過電路佈線層203使所述半導體晶片205與外部電路連接。
需要說明的是，在其他實施例中，所述焊盤和功能區域的位置可以根據實際需求靈活調整，例如，在其他實施例中，焊盤可以位於功能區域的一側、兩側或三側。
所述導電凸塊204的作用包括：一方面，實現電路佈線層203與焊盤207之間的電連接；另一方面，由於焊盤207與電路佈線層203之間設置有導電凸塊204，使得功能區域206與電路佈線層203在垂直於基底201表面方向上的距離較大，防止功能區域206觸碰到電路佈線層203，進而避免功能區域206受到損傷。本實施例中，所述導電凸塊204的厚度大於功能區域206內感光元件的厚度。
所述封裝結構還包括：位於所述基板上的焊接凸起211，所述焊接凸起211與所述電路佈線層203電連接。本實施例中，所述焊接凸起211位於所述電路佈線層203上，所述焊接凸起211使焊盤207與外部電路電連接，從而使半導體晶片205正常工作。所述焊接凸起211的材料為金、錫或錫合金。本實施例中，所述焊接凸起211頂部表面形狀為弧形。
所述密封層210的作用為：一方面，所述密封層210將半導體晶片205置於封閉環境內，防止在外界環境的影響下造成的半導體晶片205性能失效，防止濕氣由外部侵入、與外部電氣絕緣；另一方面，所述密封層210起到支撐半導體晶片205的作用，將半導體晶片205固定好以便電路連接。
所述密封層210的材料為樹脂或防焊油墨材料，例如，環氧樹脂或丙烯酸樹脂。
本實施例中，所述密封層210除位於半導體晶片205側壁上外，所述密封層210還位於基板上以及電路佈線層203上，且所述密封層210頂部低於半導體晶片205底部表面，或者密封層210頂部與半導體晶片205底部表面齊平，需要說明的是，所述底部表面指的是與半導體晶片205正面相對的面。
本實施例中，所述密封層210與所述焊接凸起211之間相互分離。在其他實施例中，所述焊接凸起還可以位於所述密封層內且貫穿所述密封層，換句話說，所述焊接凸起位於基板上且位於半導體晶片的外側。具體地，參考圖5，所述密封層210覆蓋投影區域之外的基板上以及電路佈線層203上，且還覆蓋半導體晶片205側壁表面以及底部表面；所述焊接凸起211位於所述密封層210內且貫穿所述密封層210。
本實施例中，所述阻擋結構208位於基板上以及電路佈線層203上，且還環繞所述功能區域206。阻擋結構208、半導體晶片205、基板以及電路佈線層203圍成封閉區域，使得所述密封層210材料難以進入封閉區域內，從而有效的阻擋密封層210的材料進入功能區域206內，避免對功能區域206造成污染。
具體的，位於所述基板或電路佈線層203上的導電凸塊204圍成指定區域，且所述阻擋結構208位於所述指定區域內；也可以認為，所述阻擋結構208位於前述的投影區域內，且還位於導電凸塊204與所述功能區域206之間。其中，所述阻擋結構208頂部表面與所述半導體晶片205正面相接觸，所述阻擋結構208底部表面與所述電路佈線層203以及基板相接觸。
本實施例中，由於所述基板包括基底201以及緩衝層202，相應地，所述阻擋結構208位於所述電路佈線層203上、以及緩衝層202上；所述阻擋結構208頂部表面與所述半導體晶片205正面相接觸，所述阻擋結構208底部表面與所述電路佈線層203以及緩衝層202相接觸。
位於所述電路佈線層203上的阻擋結構208的厚度為第一厚度，且所述半導體晶片205正面與所述電路佈線層203之間的距離等於所述第一厚度；位於所述基板上的阻擋結構208的厚度為第二厚度，且所述半導體晶片205正面與所述基板之間的距離等於所述第二厚度。本實施例中，位於所述緩衝層202上的阻擋結構208的厚度為第二厚度，且所述半導體晶片205正面與所述緩衝層202之間的距離等於所述第二厚度。需要說明的是，所述半導體晶片205正面與所述電路佈線層203之間的距離指的是，所述半導體晶片205正面與所述電路佈線層203表面之間的最小距離；所述半導體晶片205正面所述緩衝層202之間的距離指的是，所述半導體晶片205正面與所述緩衝層202表面之間的最小距離。
本實施例中，在平行於所述基板表面方向上，所述阻擋結構208的頂部表面寬度尺寸等於底部表面寬度尺寸。在其他實施例中，為了減小阻擋結構佔據半導體晶片正面的空間尺寸，所述阻擋結構的頂部表面寬度尺寸還可以小於底部表面寬度尺寸，使得阻擋結構與半導體晶片正面相接觸的面積較小，從而節約半導體晶片的體積。
所述阻擋結構208的形狀為封閉環形。在平行於所述基板表面方向上， 所述阻擋結構208的剖面形狀為方形環形、圓形環形、橢圓形環形或不規則形狀環形。本實施例中，以所述阻擋結構208的剖面形狀為方形環形作為例示。
此外，還需要說明的是，所述阻擋結構208的形狀還可以與所述導電凸塊204圍成的指定區域的形狀相匹配，例如，所述導電凸塊204圍成的區域的形狀為方形，所述導電凸塊208的剖面形狀為方形環形；所述導電凸塊204圍成的區域的形狀為圓形時，所述導電凸塊208的剖面形狀為圓形環形。為了避免所述阻擋結構208對封裝結構電連線性能造成不良影響，本實施例中，所述阻擋結構208與所述電路佈線層203之間相互電絕緣。
本實施例中，所述阻擋結構208為單層結構，且所述阻擋結構的材料為絕緣材料。在其他實施例中，所述阻擋結構還可以為疊層結構。該具有疊層結構的阻擋結構可以包括：與基板以及電路佈線層相接觸的底層阻擋層、以及與所述半導體晶片正面相接觸的頂層阻擋層，其中，所述底層阻擋層的材料為絕緣材料，所述頂層阻擋層的材料為導電材料或絕緣材料。其中，所述導電材料包括銅、鋁、鎢或錫，所述絕緣材料為感光膠，所述感光膠包括環氧樹脂、丙烯酸樹脂、聚醯亞胺膠或苯並環丁烯膠。
此外，本實施例中，所述阻擋結構208與所述導電凸塊204相互分離，所述阻擋結構208側壁與所述導電凸塊204側壁之間具有一定的距離，使得所述阻擋結構208不會對導電凸塊204的電連線性能造成干擾，所述阻擋結構208的材料可以為絕緣材料，所述阻擋結構208的材料還可以包括導電材料。在其他實施例中，所述阻擋結構側壁與所述導電凸塊側壁相接觸時，由於所述阻擋結構的形狀為封閉環形，為了避免所述阻擋結構將相互分立的導電凸塊相連而導致導電凸塊發生不必要的電連接，所述阻擋結構的材料為絕緣材料。
本實施例提供的封裝結構，所述阻擋結構208位於所述導電凸塊204圍成的指定區域內，即，所述阻擋結構208位於所述導電凸塊204與所述功能區域206之間，使得所述阻擋結構208對功能區域206提供保護作用，防止密封層210材料或者其他材料經由相鄰導電凸塊204之間的縫隙進入功能區域206內，避免功能區域206受到污染，從而提高封裝結構的良率以及電性能。
此外，所述導電凸塊204與所述半導體晶片205上的焊盤207位置相對 應，由於所述阻擋結構208位於所述導電凸塊204與所述功能區域206之間，相應的所述阻擋結構208位於所述焊盤207與所述功能區域206之間，因此無需為放置阻擋結構208而增加焊盤207到半導體晶片205側壁之間的距離，使得半導體晶片205具有較小的體積，滿足封裝結構小型化微型化的發展趨勢。
圖6至圖9為本申請另一實施例提供的封裝結構的結構示意圖，其中，圖6為封裝結構的俯視結構示意圖，圖7為圖6中沿CC1方向的剖面結構示意圖。所述封裝結構包括：基板；設置在基板上的電路佈線層303；位於所述電路佈線層303上的導電凸塊304；倒裝在所述基板上方的半導體晶片305，所述半導體晶片305朝向基板的第一表面上設置有功能區域306以及環繞所述功能區域306的焊盤307，且所述焊盤307與所述導電凸塊304電連接；位於所述基板上的密封層310，所述密封層310包圍所述半導體晶片305；位於所述電路佈線層303上以及基板上的阻擋結構308，所述阻擋結構308環繞所述功能區域306，以阻擋所述密封層310的材料溢入功能區域306。
以下將結合附圖對本實施例提供的封裝結構進行詳細說明。
本實施例中，以所述基板包括基底301以及位於基底301上的緩衝層302為例，且所述緩衝層302內具有貫穿所述緩衝層302的開口309。
有關基底301、緩衝層302、開口309、電路佈線層303、導電凸塊304、半導體晶片305、功能區域306以及焊盤307的描述請相應參考前一實施例的說明，在此不再贅述。
所述阻擋結構308、半導體晶片305、基板以及電路佈線層303圍成封閉區域。與前一實施例不同的是，本實施例中，位於所述電路佈線層303上的導電凸塊304圍成指定區域，所述阻擋結構308位於所述指定區域外側，且所述阻擋結構308還位於所述半導體晶片305與所述電路佈線層303之間。相應地，所述密封層310除位於緩衝層302上以及半導體晶片305側壁上之外，還位於所述基板上以及電路佈線層303上。
參考圖7，本實施例中，所述半導體晶片305投影於基板的區域為投影區域，且所述阻擋結構308位於所述投影區域內。所述阻擋結構308頂部與所述半導體晶片305正面相接觸，所述阻擋結構308底部表面與所述電路佈線層303以及基板相接觸。由於所述基板包括基底301以及緩衝層302，本實施例中，所述阻擋結構308底部表面與所述電路佈線層303以及緩衝層302相接觸。
有關阻擋結構308的材料和結構可相應參考前一實施例的說明，在此不再贅述。本實施例中，所述阻擋結構308與所述導電凸塊304相互分離；在其他實施例中，所述阻擋結構還可以與所述導電凸塊的側壁相接觸，且所述阻擋結構的材料為絕緣材料。
所述封裝結構還包括：位於所述基板上的焊接凸起311，所述焊接凸起311與所述電路佈線層303電連接。本實施例中，所述焊接凸起311位於所述電路佈線層303上，且所述密封層310與所述焊接凸起311相互分立，相應可參考前一實施例的描述。在其他實施例中，所述焊接凸起311還可以位於所述基板上且位於所述半導體晶片的外側。
本實施例中提供的封裝結構中，所述阻擋結構308不僅可以阻擋密封層310材料或其他材料進入功能區域306，避免功能區域306受到污染；所述阻擋結構308還可以對導電凸塊304起到保護作用，防止密封層310材料或其他材料對導電凸塊304造成污染，防止所述導電凸塊304的導電性能受到損傷，從而進一步改善封裝結構的性能。
還需要說明的是，在其他實施例中，參考圖8及圖9，位於所述電路佈線層303上的導電凸塊304圍成指定區域，所述阻擋結構308位於所述指定區域外側；且所述阻擋結構308還位於所述半導體晶片305與所述電路佈線層303之間時，所述阻擋結構包括：第一阻擋結構318以及位於第一阻擋結構318一側且緊挨所述第一阻擋結構318的第二阻擋結構328，其中，所述半導體晶片305投影於基板的區域為投影區域，所述第一阻擋結構318位於所述投影區域外側，所述第二阻擋結構328位於所述投影區域內。
並且，所述第二阻擋結構328頂部表面與所述半導體晶片305正面相接觸，所述第二阻擋結構328底部表面與所述電路佈線層303以及基板相接觸。具體的，所述第二阻擋結構328底部表面與所述電路佈線層303以及緩 衝層302相接觸。
由於所述阻擋結構308、半導體晶片305、基板以及電路佈線層303之間圍成封閉區域，因此，位於所述基板上的第二阻擋結構328的厚度為第一厚度，且所述半導體晶片305正面與所述基板之間的距離等於所述第一厚度；位於所述電路佈線層303上的第二阻擋結構328的厚度為第三厚度，且所述半導體晶片305正面與所述電路佈線層303之間的距離等於所述第三厚度。具體到本實施例中，位於所述緩衝層302上的第二阻擋結構328的厚度為第一厚度，且所述半導體晶片305正面與所述緩衝層302之間的距離等於所述第一厚度。
相應地，所述密封層310除位於半導體晶片305側壁上外，還位於所述第一阻擋結構318上。或者，所述密封層310不僅位於所述第一阻擋結構318頂部和側壁上，且還位於電路佈線層303上以及緩衝層302上。
與不具有所述第一阻擋結構的方案相比，所述第一阻擋結構318可以起到密封層的效果，因此所述第一阻擋結構318佔據密封層部分空間位置，從而進一步的降低所述密封層310材料污染功能區域306的可能性，並且也相應地進一步防止密封層310材料對導電凸塊304造成污染，進一步改善封裝結構的性能。
在一實施例中，參考圖8，位於所述基板上的第一阻擋結構318的厚度為第二厚度，位於所述基板上的第二阻擋結構328的厚度為第一厚度，且所述第二厚度等於所述第一厚度。也就是說，位於所述基板上的第一阻擋結構318頂部與所述第二阻擋結構328頂部齊平，相應地，位於所述電路佈線層303上的第一阻擋結構318頂部與所述第二阻擋結構328頂部齊平。所述密封層319位於所述第一阻擋結構318頂部以及半導體晶片305側邊上。在其他實施例中，所述密封層除位於第一阻擋結構頂部以及半導體晶片側壁上外，還可以位於電路佈線層上以及基板上。
在另一實施例中，參考圖9，位於所述基板上的第一阻擋結構318的厚度為第二厚度，位於所述基板上的第二阻擋結構328的厚度為第一厚度，且所述第二厚度大於所述第一厚度。也就是說，位於所述基板上的第一阻擋結構318頂部高於第二阻擋結構328頂部，相應地，位於所述電路佈線層303上的第一阻擋結構318頂部高於第二阻擋結構328頂部，使得所述第一阻擋 結構318覆蓋半導體晶片305部分側壁。所述密封層310位於所述第一阻擋結構318頂部以及半導體晶片305側壁上。在其他實施例中，所述密封層還可以位於電路佈線層上以及基板上。由於所述第一阻擋結構318覆蓋半導體晶片305部分側壁，使得第一阻擋結構318阻擋密封層310材料溢入功能區域306的能力進一步得到提高。
本實施例中，通過將所述阻擋結構308設置在導電凸塊304圍成的指定區域外，在保護所述功能區域306不受到污染的同時，無需在導電凸塊304與功能區域306之間為阻擋結構308預留空間位置，因此能夠減小導電凸塊304與功能區域306之間的距離。
同時，所述阻擋結構308與所述功能區域306之間的距離較遠，從而避免所述阻擋結構308對所述功能區域306造成污染或損傷，進一步提高封裝結構的性能。
此外，位於所述投影區域外側的第一阻擋結構318佔據密封層310的部分空間位置，進一步降低了密封層310材料溢入功能區域306的可能性；並且，所述第一阻擋結構318和第二阻擋結構328均可以起到阻擋密封層310材料溢入功能區域306的作用，因此本實施例提供的封裝結構中功能區域306能夠得到更好的保護。
本申請又一實施例還提供一種封裝結構，圖10及圖11為本申請又一實施例提供的封裝結構的結構示意圖，所述封裝結構包括：基板；設置在基板上的電路佈線層403；位於所述電路佈線層403上的導電凸塊404；倒裝在所述基板上方的半導體晶片405，所述半導體晶片405朝向所述基板的第一表面上設置有功能區域406以及環繞所述功能區域406的焊盤407，且所述焊盤407與所述導電凸塊404電連接；位於所述基板上的密封層410，所述密封層410包圍所述半導體晶片405；位於所述基板上以及電路佈線層403上的阻擋結構408，所述阻擋結構408環繞所述功能區域406，以阻擋所述密封層410的材料溢入功能區域406。
以下將結附圖對本實施例提供的封裝結構進行詳細說明。
所述基板包括基底401以及位於所述基底401上的緩衝層402，且所述緩衝層402具有貫穿所述緩衝層402的開口409。
與前述實施例不同的是，本實施例中，所述半導體晶片405投影於基板的區域為投影區域，所述阻擋結構408位於所述投影區域外側，相應地，所述阻擋結構408位於所述半導體晶片405外側且環繞所述半導體晶片405。
為保證所述阻擋結構408具有阻擋密封層410材料溢入功能區域306的能力，所述阻擋結構408頂部高於所述半導體晶片405的第一表面。並且，在垂直於所述基板表面方向上，所述阻擋結構408頂部表面與所述半導體晶片405的第一表面之間的距離不宜過小。若所述距離過小，則密封層410材料較易經由阻擋結構408與半導體晶片405之間的孔隙溢入功能區域406內，使得阻擋結構408阻擋密封層410材料溢入的能力較弱。
為此，本實施例中，在垂直於所述基板表面方向上，所述阻擋結構408頂部表面與所述半導體晶片405的第一表面之間的距離為2微米~10微米。
在平行於所述基板表面方向上，所述阻擋結構408與所述半導體晶片405側壁之間具有間隙。若所述間隙的寬度尺寸過大，則密封層410的材料易經由所述間隙溢入功能區域406內。為此，在平行於所述基板表面方向上，所述間隙的寬度尺寸為等於2微米~10微米。
還需要說明的是，所述阻擋結構408還可以覆蓋所述半導體晶片405側壁，也就是說，所述間隙的寬度尺寸可以為0。
所述密封層410除位於半導體晶片405側壁上外，還位於所述阻擋結構408頂部上。此外，所述密封層410還可以位於電路佈線層403上以及緩衝層402上。
所述封裝結構還包括：位於所述基板上的焊接凸起411，所述焊接凸塊411與電路佈線層403電連接。本實施例中，所述焊接凸起411位於所述電路佈線層403上。
在一實施例中，參考圖10，所述阻擋結構408覆蓋所述電路佈線層403以及緩衝層402，所述焊接凸起411位於所述阻擋結構408內且貫穿所述阻擋結構408，且所述密封層410位於阻擋結構408部分頂部。需要說明的是，在其他實施例中，所述密封層還可以覆蓋阻擋結構的整個頂部，且所述焊接凸起還貫穿所述密封層。
在另一實施例中，參考圖11，所述阻擋結構408位於部分電路佈線層403上以及部分基板上，所述焊接凸起411與所述阻擋結構408之間相互分離，且所述密封層410位於所述阻擋結構408頂部上。在其他實施例中，所密封層還可以覆蓋電路佈線層以及基板上，所述焊接凸起位於所述密封層內且貫穿所述密封層。
所述阻擋結構408的形狀為封閉形狀，所述阻擋結構408的材料為絕緣材料或導電材料，有關所述阻擋結構408的材料和結構的描述可參考前述實施例的相應描述，在此不再贅述。
本申請提供的封裝結構中，所述阻擋結構頂部高於所述半導體晶片的第一表面，使得所述阻擋結構可以阻擋密封層的材料溢入功能區域內，從而防止功能區域受到污染，使得封裝結構具有較高的性能，所述封裝結構的良率得到提高。
此外，由於阻擋結構408位於半導體晶片405投影於基板上的投影區域外側，因此所述半導體晶片405中無需為阻擋結構408預留空間位置；並且，所述阻擋結構408對所述基板與所述半導體晶片405之間的倒裝無影響，因此所述阻擋結構408不會對所述基板以及半導體晶片405之間的空間佈局產生影響。
相應地，本申請還提供一種形成前述封裝結構的封裝方法，包括：提供若干單個的半導體晶片，所述半導體晶片的第一表面具有功能區域以及環繞所述功能區域的焊盤；提供基板，所述基板包括倒裝區以及位於相鄰倒裝區之間的切割道區域；在所述基板的倒裝區上設置有若干分立的電路佈線層；將所述半導體晶片倒裝在所述基板倒裝區上方，且所述焊盤與所述電路佈線層通過導電凸塊實現電連接；在所述基板上形成密封層，且所述密封層包圍所述半導體晶片；在形成所述密封層之後，沿所述切割道區域切割所述基板，形成若干單顆封裝結構；其中，在形成所述密封層之前，還包括：在所述基板上形成阻擋結構，所述阻擋結構環繞功能區域，以阻擋所述密封層的材料溢入功能區域。
本申請中，由於在形成密封層之前，在所述基板上形成有阻擋結構，所述阻擋結構環繞所述功能區域且適於阻擋密封層的材料溢入功能區域；因此，在形成密封層的工藝過程中，所述阻擋結構對功能區域起到保護作 用，防止密封層材料溢入功能區域內，使得形成的封裝結構的性能和良率得到改善。
以下將結合附圖對本申請提供的封裝方法進行詳細說明。
圖12至圖15為本申請一實施例提供的封裝結構形成過程的結構示意圖。
參考圖12，提供若干單個的半導體晶片205，所述半導體晶片205正面具有功能區域206以及環繞所述功能區域206的焊盤207。
本實施例中，所述半導體晶片205為影像傳感晶片，相應的所述功能區域206為感光區域；所述半導體晶片205為切割待封裝晶圓形成的，所述待封裝晶圓中具有若干矩陣排列的半導體晶片205。
有關功能區域206以及焊盤207的描述請相應參考前述封裝結構中的描述，在此不再贅述。
繼續參考圖12，在所述焊盤207上形成導電凸塊204。
所述導電凸塊204的位置和數量與所述焊盤207的位置和數量相對應；所述導電凸塊204的形狀為方形或球形。
本實施例中，所述導電凸塊204的形狀為方形，採用網板印刷工藝形成所述導電凸塊204。
在其他實施例中，所述導電凸塊的形狀還可以為球形，採用植球工藝形成所述導電凸塊，還可以採用網板印刷工藝和回流工藝相結合的工藝形成所述導電凸塊。
還需要說明的是，在其他實施例中，還可以不在所述焊盤上形成所述導電凸塊，在後續提供的基板的電路佈線上形成所述導電凸塊。
參考圖13，提供基板，所述基板包括倒裝區I以及位於相鄰倒裝區I之間的切割道區域II，所述基板倒裝區I上設置有電路佈線層203。
所述倒裝區I和切割道區域II的面積可根據實際封裝工藝需求設定。
本實施例中，所述基板包括基底201以及位於基底201上的緩衝層202，所述緩衝層202內形成有貫穿所述緩衝層202的開口209。有關基底201的材料可參考前述封裝結構中的相應描述。
本實施例中，所述緩衝層202的材料為有機高分子光刻膠，形成所述緩衝層202的工藝步驟包括：在所述基底201上形成緩衝膜；對所述緩衝膜進 行曝光處理以及顯影處理，形成具有所述開口209的緩衝層202。
本實施例中，所述電路佈線層203凸出於所述基板表面。形成所述電路佈線層203的步驟包括：在所述緩衝層202上以及開口209底部和側壁形成電路層；圖形化所述電路層，以去除位於開口209底部和側壁上的電路層，在所述緩衝層202上形成若干分立的電路佈線層203。
在其他實施例中，所述電路佈線層還可以位於所述基板內，即，所述電路佈線層頂部與所述基板頂部齊平，或者，所述電路佈線層頂部低於所述基板頂部。
繼續參考圖13，在所述電路佈線層203上以及基板上形成阻擋結構208。
本實施例中，在所述電路佈線層203以及緩衝層202上形成所述阻擋結構208。
所述阻擋結構208的形狀為封閉環形。在平行於所述基板表面方向的剖面上，所述阻擋結構208的剖面形狀為方形環形、圓形環形、橢圓形環形或不規則形狀環形。
本實施例中，後續會將半導體晶片205(參考圖12)倒裝在基板倒裝區I上方，且焊盤207通過導電凸塊204與所述電路佈線層203電連接；在將所述半導體晶片205倒裝在所述基板倒裝區I上方之後，所述導電凸塊204圍成指定區域，且所述阻擋結構208位於所述指定區域內。
形成所述阻擋結構208的工藝步驟包括：在所述電路佈線層203上以及基板上形成阻擋膜；對所述阻擋膜進行曝光處理以及顯影處理，形成所述阻擋結構208；或者，對所述阻擋膜進行蝕刻，形成所述阻擋結構208。
本實施例中，為了避免所述電路佈線層203與所述阻擋結構208發生不必要的電連接，所述阻擋結構208為單層結構，且所述阻擋結構208的材料為絕緣材料。在其他實施例中，所述阻擋結構還可以為疊層結構，其包括與所述電路佈線層以及基板相接觸的底層阻擋層、以及與所述半導體晶片正面相接觸的頂層阻擋層，其中，所述底層阻擋層的材料為絕緣材料，所述頂層阻擋層的材料為絕緣材料或導電材料，所述絕緣材料為感光膠。
此外，本實施例中，所述阻擋結構208與所述導電凸塊204相互分離，所述阻擋結構208的材料包括絕緣材料，所述阻擋結構208的材料還可以包括導電材料。在其他實施例中，所述阻擋結構側壁與所述導電凸塊側壁相 接觸時，為了保證相鄰導電凸塊之間的電絕緣性能，所述阻擋結構的材料為絕緣材料。
參考圖14，將所述半導體晶片205倒裝在基板倒裝區I上方，且所述焊盤207與所述電路佈線層203通過導電凸塊204實現電連接。
具體地，每一個焊盤207對應於一個分立的導電凸塊204，也可以認為，每一個焊盤207對應於一個分立的電路佈線層203。
將所述半導體晶片205倒裝在所述基板倒裝區I上方的步驟包括：將所述半導體晶片205放置在所述基板倒裝區I上，且所述焊盤207通過所述導電凸塊204與所述電路佈線層203相連接；對所述導電凸塊204進行焊接處理，使得所述焊盤207通過所述導電凸塊204與所述電路佈線層203電連接。
所述焊接鍵合處理採用的工藝為共晶鍵合工藝、超聲熱壓鍵合工藝或者熱壓焊接工藝。
在進行所述焊接鍵合處理之前，所述基板與半導體晶片205正面之間的導電凸塊204的厚度大於或等於所述阻擋結構208的厚度；且在所述焊接鍵合處理過程中，所述基板與半導體晶片205正面之間的導電凸塊204的厚度減小，使得所述阻擋結構208頂部表面與所述半導體晶片205正面相接觸。
在將所述半導體晶片205倒裝在所述基板倒裝區I上方之後，所述導電凸塊204圍成指定區域，且所述阻擋結構208位於所述指定區域內；在進行所述焊接鍵合處理之後，所述阻擋結構208、半導體晶片205、電路佈線層203以及基板之間圍成封閉區域，從而防止後續形成的密封層材料溢入功能區域206內。
此外，還需要說明的是，在將所述半導體晶片205放置在基板上後、進行焊接鍵合處理之前，位於所述基板與半導體晶片205之間的導電凸塊204的厚度與所述阻擋結構208厚度之間的差值不宜過大。若所述差值過大，則在焊接鍵合處理之後，所述阻擋結構208與所述半導體晶片205正面之間具有孔隙，後續形成的密封層會經由所述孔隙擴散進入功能區域206內。
參考圖15，在所述基板上形成密封層210，且所述密封層210包圍所述半導體晶片205。
所述密封層210用於使所述半導體晶片205處於密封狀態，防止外界環境對半導體晶片205造成不良影響。本實施例中，所述密封層210還位於部 分電路佈線層203上。在其他實施例中，所述密封層還可以覆蓋半導體晶片背面，此外，所述密封層還可以覆蓋被半導體晶片暴露出的整個基板表面。
本實施例中，採用點膠工藝形成所述密封層210。在其他實施例中，還可以採用塑封工藝(molding)形成所述密封層，其中，所述塑封工藝為轉塑工藝(transfer molding)或注塑工藝(injection molding)。
在形成所述密封層210的工藝過程中，所述阻擋結構210適於阻擋所述密封層210的材料溢入所述功能區域206內，避免所述密封層210材料經由相鄰導電凸塊204之間的縫隙進入功能區域206內，防止功能區域206受到污染，從而提高形成的封裝結構的性能和良率。
繼續參考圖15，還包括步驟：在所述基板上形成焊接凸起211，所述焊接凸起211與所述電路佈線層203電連接。
本實施例中，在所述電路佈線層203上形成焊接凸起211，所述焊接凸起211使焊盤207與外部電路電連接，從而使半導體晶片205正常工作。
本實施例中，所述焊接凸起211與所述密封層210之間相互分立。在其他實施例中，所述焊接凸起還可以位於所述密封層內且貫穿所述密封層。
結合參考圖15和圖4，後續的工藝步驟還包括：沿所述切割道區域II切割所述基板，形成若干單顆如圖4所示的封裝結構。
本申請另一實施例還提供一種封裝方法，圖16至圖19為本申請另一實施例提供的封裝結構形成過程的結構示意圖。
與前一實施例不同之處在於，本實施例中，位於電路佈線層上的導電凸塊圍成指定區域，形成的阻擋結構位於所述指定區域外側且環繞所述導電凸塊，且所述阻擋結構還位於半導體晶片與電路佈線層之間。
參考圖16，提供基板，所述基板包括倒裝區I以及位於相鄰倒裝區I之間的切割道區域II，所述基板上具有電路佈線層303；在所述電路佈線層303上形成導電凸塊304；在所述基板上形成阻擋結構308，所述阻擋結構308環繞所述導電凸塊304。
所述基底包括基底301以及位於基底301上的緩衝層302，所述緩衝層302內具有貫穿所述緩衝層302的開口309。
本實施例中，位於所述電路佈線層303上的導電凸塊304圍成指定區域，且形成的所述阻擋結構308位於所述指定區域外側。有關阻擋結構308 的材料和結構可參考前述實施例的相應說明，在此不再贅述。
需要說明的是，在其他實施例中，還可以先形成所述阻擋結構後形成所述導電凸塊。
此外，還可以不在所述電路佈線層上形成導電凸塊，在後續提供的半導體晶片的焊盤上形成所述導電凸塊。
參考圖17，提供半導體晶片305，所述半導體晶片305正面具有功能區域306以及環繞所述功能區域306的焊盤307；將所述半導體晶片305倒裝在所述基板倒裝區I上方，所述焊盤307與電路佈線層303之間通過導電凸塊304實現電連接。
將所述半導體晶片305倒裝在所述基板倒裝區I上方的步驟包括：將所述半導體晶片305放置在所述基板倒裝區I上，且所述焊盤307通過所述導電凸塊304與電路佈線層303相連接；對所述導電凸塊304進行焊接鍵合處理，使得所述焊盤307通過導電凸塊304與電路佈線層303電連接。
有關焊接鍵合處理可參考前一實施例的相應描述，在此不再贅述。本實施例中，在進行所述焊接鍵合處理之前，所述基板與半導體晶片305正面之間的導電凸塊304的厚度大於或等於所述阻擋結構306的厚度；且在所述焊接鍵合處理過程中，所述基板與半導體晶片305正面之間的導電凸塊304的厚度減小，使得所述阻擋結構308頂部表面與所述半導體晶片305正面相接觸。
因此，本實施例中，在將所述半導體晶片305倒裝在所述基板倒裝區I上方之後，所述阻擋結構308頂部表面與所述半導體晶片305正面相接觸，因此所述阻擋結構308、半導體晶片305、基板以及電路佈線層303圍成封閉區域。本實施例中，在將所述半導體晶片305倒裝在所述基板倒裝區I上方之後，所述導電凸塊304圍成指定區域，所述阻擋結構308位於所述指定區域外側，且所述阻擋結構308位於所述半導體晶片305投影於基板的投影區域內。
在其他實施例中，結合參考圖19，所述阻擋結構308位於所述指定區域外側，且所述阻擋結構308包括：第一阻擋結構318以及位於第一阻擋結構318一側且緊挨所述第一阻擋結構318的第二阻擋結構328；在將所述半導體晶片305倒裝在所述基板倒裝區I上方之後，所述半導體晶片305投影於基板 的區域為投影區域，所述第一阻擋結構318位於所述投影區域外側，所述第二阻擋結構328位於所述投影區域內；相應地，在將所述半導體晶片305倒裝在所述基板倒裝區I上方之前，形成所述阻擋結構308；且在將所述半導體晶片305倒裝在所述基板倒裝區I上方之後，所述第二阻擋結構328頂部表面與所述半導體晶片305正面相接觸；在所述焊接鍵合處理過程中，所述基板與半導體晶片305正面之間的導電凸塊304的厚度減小，使得所述第二阻擋結構328頂部表面與所述半導體晶片305正面相接觸。
此外，當所述第一阻擋結構318的厚度與所述第二阻擋結構328的厚度相等時，所述第一阻擋結構318頂部與所述半導體晶片305正面齊平；當所述第二阻擋結構328的厚度大於所述第一阻擋結構318的厚度時，在所述焊接鍵合處理之後，所述第一阻擋結構318還覆蓋半導體晶片305部分側壁。
參考圖18，在所述基板上形成密封層310，所述密封層310包圍所述影半導體晶片305；在所述基板上形成焊接凸起311，所述焊接凸起311與所述電路佈線層303電連接。
本實施例中，所述密封層310還位於所述電路佈線層303上以及半導體晶片305部分側邊表面；採用點膠工藝或者塑封工藝，形成所述密封層310。
本實施例中，所述焊接凸起311與所述密封層310相互分立，所述焊接凸起311位於所述基板上且位於所述半導體晶片305的外側。在其他實施例中，所述焊接凸起還可以位於所述密封層內且貫穿所述密封層。
在形成所述密封層310的工藝過程中，所述阻擋結構308對所述密封層310的材料起到阻擋作用，使得密封層310的材料無法溢入功能區域306內，從而避免對功能區域306造成污染；此外，所述阻擋結構308還對導電凸塊304起到保護作用，避免密封層310材料對導電凸塊304造成污染，防止密封層310材料對導電凸塊304的導電性能造成干擾。
在其他實施例中，參考圖19，所述阻擋結構308包括第一阻擋結構318以及緊挨所述第一阻擋結構318的第二阻擋結構328。其中，所述第二阻擋結構328頂部表面與所述半導體晶片305正面相接觸，且第一阻擋結構318頂部與半導體晶片305正面齊平；或者，第一阻擋結構318頂部高於半導體晶片305正面，且第一阻擋結構318還覆蓋半導體晶片305側壁。相應地，形成的所述密封層310位於所述第一阻擋結構318頂部上，所述密封層310還可以 位於電路佈線層上。所述第一阻擋結構318可以起到密封層310的作用，使得第一阻擋結構318佔據原本應形成密封層310的空間位置，從而進一步的降低了密封層310材料溢入功能區域306的風險。
結合參考圖18和圖7、以及圖19和圖9，後續的工藝步驟還包括：沿切割道區域II切割所述基板，形成若干如圖7以及圖9所示的單顆封裝結構。
本申請又一實施例還提供一種封裝方法，圖20及圖21為本申請又一實施例提供的封裝結構形成過程的結構示意圖。
與前述實施例不同之處在於，本實施例中，半導體晶片投影於基板的區域為投影區域，形成的阻擋結構位於所述投影區域外側，且所述阻擋結構頂部高於所述半導體晶片正面。
參考圖20，提供基板，所述基板包括倒裝區I以及位於相鄰倒裝區I之間的切割道區域II，所述基板倒裝區I上具有電路佈線層403；在所述電路佈線層403上形成導電凸塊404；在所述電路佈線層403上以及基板上形成阻擋結構408；提供半導體晶片405，所述半導體晶片405正面具有功能區域406以及環繞所述功能區域406的焊盤407；將所述半導體晶片405倒裝在基板倒裝區I上方，所述焊盤407與所述電路佈線層403通過導電凸塊404實現電連接。
本實施例中，所述基板包括基底401以及位於基底401上的緩衝層402，所述緩衝層420內形成有貫穿所述緩衝層402的開口409。
有關阻擋結構408的材料和結構請相應參考前述說明，在此不再贅述。
本實施例中，在將所述半導體晶片405倒裝在所述基板倒裝區I上方之後，所述半導體晶片405投影於基板的區域為投影區域，所述阻擋結構408位於所述投影區域外側，且所述阻擋結構408頂部高於所述半導體晶片405正面。
本實施例中，所述阻擋結構408與所述半導體晶片405側壁之間具有間隙；由於後續會在所述阻擋結構408上形成覆蓋半導體晶片405側壁的密封層，若所述間隙的寬度尺寸過大，則所述密封層的材料易經由所述間隙溢入功能區域406內。為此，本實施例中，在平行於所述基板表面方向上，所述間隙的寬度尺寸為2微米~10微米。
本實施例中，所述阻擋結構408頂部高於所述半導體晶片405正面。為保證阻擋結構408具有較強的阻擋密封層材料溢入的能力，所述阻擋結構 408頂部與所述半導體晶片405正面之間的距離不宜過小。為此，本實施例中，在垂直於所述基板表面方向上，所述阻擋結構406頂部表面與所述半導體晶片405正面之間的距離為2微米~10微米。
還需要說明的是，在其他實施例中，所述阻擋結構與所述半導體晶片側壁之間的間隙寬度尺寸還可以為0，也就是說，所述阻擋結構覆蓋所述半導體晶片側壁。
此外，本實施例中，以在將所述半導體晶片405倒裝在所述基板倒裝區I上方之前，形成所述阻擋結構408為例，避免了阻擋結構408的工藝過程對半導體晶片405引入不必要的損傷。在其他實施例中，還可以在將所述半導體晶片倒裝在所述基板倒裝區上方之後，形成所述阻擋結構。
有關形成所述阻擋結構408的工藝步驟可參考前述實施例的描述，在此不再贅述。所述阻擋結構408覆蓋電路佈線層403的面積可以根據需求進行靈活調整。
參考圖21，在所述基板上形成密封層410，所述密封層410包圍所述半導體晶片405；在所述基板上形成焊接凸起411，所述焊接凸起411與所述電路佈線層403電連接。
本實施例中，所述密封層410還位於阻擋結構408頂部上，且在形成所述密封層410的工藝過程中，所述阻擋結構408適於阻擋所述密封層410的材料溢入功能區域406內，避免功能區域406受到污染。
在其他實施例中，所述密封層還可以位於阻擋結構側壁上，且還可以位於所述電路佈線層上以及基板上。
還需要說明的是，本實施例中，所述阻擋結構408與所述焊接凸起411相互分立。在其他實施例中，所述焊接凸起還可以位於所述阻擋結構內且貫穿所述阻擋結構。
結合參考圖21和11，後續的工藝步驟包括，沿切割道區域II切割所述基板，形成若干如圖11所示的單顆封裝結構。
本申請提供的封裝方法，由於在形成密封層之前，先形成了對功能區域起到保護作用的阻擋結構，所述阻擋結構適於阻擋密封層的材料溢入功能區域內，從而防止功能區域受到污染，使得形成的封裝結構的性能和良率得到提高。
雖然本申請披露如上，但本申請並非限定於此。任何本領域技術人員，在不脫離本申請的精神和範圍內，均可作各種更動與修改，因此本申請的保護範圍應當以申請專利範圍所限定的範圍為准。

Claims (37)

  1. 一種封裝結構，其包括：基板；設置在所述基板上的電路佈線層；位於所述電路佈線層上的導電凸塊；倒裝在所述基板上方的半導體晶片，所述半導體晶片朝向所述基板的第一表面上設置有功能區域以及環繞所述功能區域的分立的焊盤，且所述焊盤與所述導電凸塊電連接；位於所述基板上的密封層，所述密封層包圍所述半導體晶片；以及位於所述基板上的阻擋結構，所述阻擋結構環繞所述功能區域，以阻擋所述密封層的材料溢入功能區域。
  2. 如請求項1所述的封裝結構，其中所述電路佈線層的頂部高於所述基板的頂部；或者所述電路佈線層的頂部與所述基板的頂部平齊；或者所述電路佈線層的頂部低於所述基板的頂部。
  3. 如請求項1所述的封裝結構，其中所述導電凸塊圍成指定區域，且所述阻擋結構位於所述指定區域內。
  4. 如請求項3所述的封裝結構，其中所述阻擋結構位於所述導電凸塊與所述功能區域之間；且所述阻擋結構頂部表面與所述半導體晶片的第一表面相接觸，所述阻擋結構底部表面與所述基板相接觸。
  5. 如請求項3所述的封裝結構，其中在平行於所述基板頂面的方向上，所述阻擋結構的頂部表面寬度尺寸小於或等於底部表面寬度尺寸。
  6. 如請求項1所述的封裝結構，其中所述導電凸塊圍成指定區域，所述阻擋結構位於所述指定區域外側；且所述阻擋結構還位於所述半導體晶片與所述基板之間。
  7. 如請求項6所述的封裝結構，其中所述半導體晶片投影於基板的區域為投影區域，所述阻擋結構位於所述投影區域內；且所述阻擋結構頂部表面與所述半導體晶片的第一表面相接觸，所述阻擋結構底部表面與所述基板相接觸。
  8. 如請求項6所述的封裝結構，其中所述阻擋結構包括：第一阻擋結構、 位於第一阻擋結構一側且緊挨所述第一阻擋結構的第二阻擋結構，其中，所述半導體晶片投影於基板的區域為投影區域，所述第一阻擋結構位於所述投影區域外側，所述第二阻擋結構位於所述投影區域內；且所述第二阻擋結構頂部表面與所述半導體晶片的所述第一表面相接觸。
  9. 如請求項8所述的封裝結構，其中位於所述基板上的第二阻擋結構的厚度為第一厚度，且所述半導體晶片的所述第一表面與所述基板之間的距離等於所述第一厚度。
  10. 如請求項9所述的封裝結構，其中位於所述基板上的第一阻擋結構的厚度為第二厚度，其中，所述第二厚度大於或等於所述第一厚度。
  11. 如請求項8所述的封裝結構，其中所述密封層還位於所述第一阻擋結構頂部上。
  12. 如請求項1所述的封裝結構，其中所述半導體晶片投影於基板的區域為投影區域，所述阻擋結構位於所述投影區域外側；且所述阻擋結構頂部高於所述半導體晶片的第一表面。
  13. 如請求項12所述的封裝結構，其中在平行於所述基板頂面的方向上，所述阻擋結構與所述半導體晶片側壁之間具有間隙。
  14. 如請求項13所述的封裝結構，其中在平行於所述基板頂面的方向上，所述間隙的寬度尺寸為2微米~10微米。
  15. 如請求項13所述的封裝結構，其中在垂直於所述基板頂面的方向上，所述阻擋結構頂部表面與所述半導體晶片的所述第一表面之間的距離為2微米~10微米。
  16. 如請求項12所述的封裝結構，其中所述密封層位於所述阻擋結構頂部上。
  17. 如請求項1所述的封裝結構，其中所述阻擋結構的形狀為封閉環形。
  18. 如請求項1所述的封裝結構，其中所述阻擋結構與所述導電凸塊側壁相接觸；且所述阻擋結構的材料為絕緣材料。
  19. 如請求項1所述的封裝結構，其中所述阻擋結構與所述導電凸塊相互分離；且所述阻擋結構的材料為絕緣材料或導電材料。
  20. 如請求項18或19所述的封裝結構，其中所述絕緣材料為感光膠。
  21. 如請求項1所述的封裝結構，其中所述阻擋結構為疊層結構，包括：與 所述基板以及電路佈線層相接觸的底層阻擋層、以及與所述半導體晶片的所述第一表面相接觸的頂層阻擋層，其中，所述底層阻擋層的材料為絕緣材料，所述頂層阻擋層的材料為導電材料或絕緣材料。
  22. 如請求項1所述的封裝結構，其中所述基板包括基底，所述基底為透光基底或PCB基底；當所述基底為PCB基底時，所述PCB基板內形成有貫穿所述PCB基底的通孔，所述功能區域位於所述通孔上方；以及當所述基底為透光基底時，所述透光基底上設置有緩衝層，所述電路佈線層位於所述緩衝層上，在緩衝層上對應功能區域的位置設置有開口，所述開口底部暴露所述透光基底。
  23. 如請求項22所述的封裝結構，其中所述緩衝層的材料為有機高分子光刻膠。
  24. 如請求項1所述的封裝結構，其中所述封裝結構還包括：位於所述基板上的焊接凸起，所述焊接凸起與所述電路佈線層電連接；且所述焊接凸起位於所述半導體晶片的外側。
  25. 如請求項1所述的封裝結構，其中所述半導體晶片為影像傳感晶片；以及所述功能區域為感光區域。
  26. 一種封裝方法，其特徵在於，包括：提供若干單個的半導體晶片，所述半導體晶片的第一表面具有功能區域以及環繞所述功能區域的焊盤；提供基板，所述基板包括倒裝區以及位於相鄰倒裝區之間的切割道區域；在所述基板的倒裝區上設置有電路佈線層；將所述半導體晶片倒裝在所述基板倒裝區上方，且所述焊盤與所述電路佈線層通過導電凸塊電連接；在所述基板上形成密封層，且所述密封層包圍所述半導體晶片；以及在形成所述密封層之後，沿所述切割道區域切割所述基板，形成若干單顆封裝結構；其中，在形成所述密封層之前，還包括：在所述基板上形成阻擋結構，所述阻擋結構環繞功能區域，以阻擋所述密封層的材料溢入功能區域。
  27. 如請求項26所述的封裝方法，其中在將所述半導體晶片倒裝在所述基板倒裝區上方之前，在所述焊盤上形成所述導電凸塊。
  28. 如請求項26所述的封裝方法，其中在將所述半導體晶片倒裝在所述基板倒裝區上方之前，在所述電路佈線層上形成所述導電凸塊。
  29. 如請求項26所述的封裝方法，其中形成所述阻擋結構的方法包括：在所述基板上形成阻擋膜；以及對所述阻擋膜進行曝光處理以及顯影處理，以形成所述阻擋結構；或者，對所述阻擋膜進行蝕刻，以形成所述阻擋結構。
  30. 如請求項26所述的封裝方法，其中所述將半導體晶片倒裝在所述基板倒裝區上方的步驟包括：將所述半導體晶片放置在所述基板倒裝區上，且所述焊盤通過所述導電凸塊與所述電路佈線層相連接；以及對所述導電凸塊進行焊接鍵合處理，使得所述焊盤通過導電凸塊與所述電路佈線層電連接。
  31. 如請求項30所述的封裝方法，其中在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述導電凸塊圍成指定區域，且所述阻擋結構位於所述指定區域內；或者，所述阻擋結構位於所述指定區域外側，且阻擋結構位於所述半導體晶片投影於基板的投影區域內；在將所述半導體晶片倒裝在所述基板倒裝區上方之前，形成所述阻擋結構；以及在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述阻擋結構頂部表面與所述半導體晶片的第一表面相接觸。
  32. 如請求項31所述的封裝方法，其中在進行所述焊接鍵合處理之前，所述基板與所述半導體晶片的第一表面之間的導電凸塊的厚度大於或等於所述阻擋結構的厚度；且在所述焊接鍵合處理過程中，所述基板與所述半導體晶片的第一表面之間的導電凸塊的厚度減小，使得所述阻擋結構頂部表面與所述半導體晶片的第一表面相接觸。
  33. 如請求項30所述的封裝方法，其中所述阻擋結構包括：第一阻擋結構、位於第一阻擋結構一側且緊挨所述第一阻擋結構的第二阻擋結構；在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述半導體晶片投影於基 板的區域為投影區域，所述第一阻擋結構位於所述投影區域外側，所述第二阻擋結構位於所述投影區域內；以及所述封裝方法還包括：在將所述半導體晶片倒裝在所述基板倒裝區上方之前，形成所述阻擋結構；以及在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述第二阻擋結構頂部表面與所述半導體晶片的第一表面相接觸。
  34. 如請求項33所述的封裝方法，其中在所述焊接鍵合處理過程中，所述基板與半導體晶片的第一表面之間的導電凸塊的厚度減小，使得所述第二阻擋結構頂部表面與所述半導體晶片的第一表面相接觸，且所述第一阻擋結構覆蓋半導體晶片部分側壁。
  35. 如請求項26或30所述的封裝方法，其中在將所述半導體晶片倒裝在所述基板倒裝區上方之後，所述半導體晶片投影於基板的區域為投影區域，所述阻擋結構位於所述投影區域外側，且所述阻擋結構頂部高於所述半導體晶片的第一表面；在將所述半導體晶片倒裝在所述基板倒裝區上方之前，形成所述阻擋結構；或者，在將所述半導體晶片倒裝在所述基板倒裝區上方之後，形成所述阻擋結構。
  36. 如請求項26所述的封裝方法，其中所述封裝方法還包括，在所述基板上形成焊接凸起，所述焊接凸起與所述電路佈線層電連接。
  37. 如請求項26所述的封裝方法，其中係採用點膠工藝或者塑封工藝，形成所述密封層。
TW106121526A 2016-07-04 2017-06-28 封裝結構以及封裝方法 TWI698968B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
CN201610516699.6A CN105977225B (zh) 2016-07-04 2016-07-04 封装结构以及封装方法
??201610516699.6 2016-07-04
CN201620692372.X 2016-07-04
CN201610516699.6 2016-07-04
??201620692372.X 2016-07-04
CN201620692372.XU CN206098376U (zh) 2016-07-04 2016-07-04 封装结构

Publications (2)

Publication Number Publication Date
TW201813025A true TW201813025A (zh) 2018-04-01
TWI698968B TWI698968B (zh) 2020-07-11

Family

ID=60912015

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106121526A TWI698968B (zh) 2016-07-04 2017-06-28 封裝結構以及封裝方法

Country Status (3)

Country Link
US (1) US20190259634A1 (zh)
TW (1) TWI698968B (zh)
WO (1) WO2018006738A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971455B2 (en) * 2019-05-01 2021-04-06 Qualcomm Incorporated Ground shield plane for ball grid array (BGA) package
US11258045B2 (en) 2019-11-27 2022-02-22 Applied Materials, Inc. Methods of forming stretchable encapsulation for electronic displays
US11362307B2 (en) 2019-11-27 2022-06-14 Applied Materials, Inc. Encapsulation having polymer and dielectric layers for electronic displays
US11211439B2 (en) * 2019-11-27 2021-12-28 Applied Materials, Inc. Stretchable polymer and dielectric layers for electronic displays
WO2022107719A1 (ja) * 2020-11-19 2022-05-27 Tdk株式会社 実装基板、及び回路基板
US20220270960A1 (en) * 2021-02-23 2022-08-25 Texas Instruments Incorporated Open-Cavity Package for Chip Sensor
KR102531701B1 (ko) * 2021-06-21 2023-05-12 해성디에스 주식회사 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343432B1 (ko) * 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
CN1971925A (zh) * 2005-11-24 2007-05-30 矽格股份有限公司 具间隙壁的光传感器封装结构
CN101118882A (zh) * 2006-08-01 2008-02-06 南茂科技股份有限公司 影像感测器的玻璃覆晶封装构造
US20080191333A1 (en) * 2007-02-08 2008-08-14 Advanced Chip Engineering Technology Inc. Image sensor package with die receiving opening and method of the same
JP2011091328A (ja) * 2009-10-26 2011-05-06 Renesas Electronics Corp 電子装置及びその製造方法
JP5794020B2 (ja) * 2011-07-27 2015-10-14 ソニー株式会社 固体撮像装置
TWM458670U (zh) * 2013-01-11 2013-08-01 Memchip Technology Co Ltd 光電整合之發光二極體陣列封裝結構
JP6245569B2 (ja) * 2013-06-06 2017-12-13 日東電工株式会社 光電気混載基板
CN103972256B (zh) * 2014-05-20 2017-03-29 苏州晶方半导体科技股份有限公司 封装方法以及封装结构
CN103985723B (zh) * 2014-05-20 2017-06-20 苏州晶方半导体科技股份有限公司 封装方法以及封装结构
CN206098376U (zh) * 2016-07-04 2017-04-12 苏州晶方半导体科技股份有限公司 封装结构
CN105977225B (zh) * 2016-07-04 2019-09-17 苏州晶方半导体科技股份有限公司 封装结构以及封装方法

Also Published As

Publication number Publication date
WO2018006738A1 (zh) 2018-01-11
TWI698968B (zh) 2020-07-11
US20190259634A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
TWI698968B (zh) 封裝結構以及封裝方法
US10692918B2 (en) Electronic device package and fabricating method thereof
US7863745B2 (en) Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device
US7633159B2 (en) Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages
TWI474476B (zh) 晶片封裝體及其形成方法
CN105977225B (zh) 封装结构以及封装方法
WO2018054315A1 (zh) 封装结构以及封装方法
TWI556379B (zh) 半導體封裝件及其製法
JP2013110151A (ja) 半導体チップ及び半導体装置
TWI576972B (zh) 半導體晶片封裝體及其製造方法
TWI473217B (zh) 半導體封裝件及其製法
TW201935673A (zh) 影像感測器封裝體及其製造方法
TWI484607B (zh) 封裝結構及其製作方法
TWI478304B (zh) 封裝基板及其製法
KR20220030005A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN109192706B (zh) 一种芯片封装结构及芯片封装方法
CN206098376U (zh) 封装结构
TW201628152A (zh) 電子封裝結構
US20190006253A1 (en) Semiconductor chip package structure and packaging method therefor
JP4728079B2 (ja) 半導体装置用基板および半導体装置
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
US11682648B2 (en) Semiconductor device and method of fabricating the same
JP2018535549A (ja) 画像検知チップ実装構造および実装方法
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI399818B (zh) 阻絕金屬離子散發至晶片之半導體封裝構造