CN113380724A - 一种扇出型封装方法及扇出型封装器件 - Google Patents

一种扇出型封装方法及扇出型封装器件 Download PDF

Info

Publication number
CN113380724A
CN113380724A CN202110476332.7A CN202110476332A CN113380724A CN 113380724 A CN113380724 A CN 113380724A CN 202110476332 A CN202110476332 A CN 202110476332A CN 113380724 A CN113380724 A CN 113380724A
Authority
CN
China
Prior art keywords
layer
chip
retaining wall
functional region
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110476332.7A
Other languages
English (en)
Inventor
李尚轩
石佩佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Nantong Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co ltd filed Critical Nantong Tongfu Microelectronics Co ltd
Priority to CN202110476332.7A priority Critical patent/CN113380724A/zh
Publication of CN113380724A publication Critical patent/CN113380724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请公开了一种扇出型封装方法及扇出型封装器件，所述扇出型封装方法包括：提供芯片，所述芯片包括相背设置的第一表面和第二表面，其中，所述第一表面包括功能区域和非功能区域，所述非功能区域环绕设置在所述功能区域的外围，且所述非功能区域设置有环形的挡墙，所述挡墙环绕设置在所述功能区域的外围；将所述芯片的第一表面固定设置有胶层的载盘上，且所述挡墙嵌入所述胶层；在所述胶层设置有所述芯片一侧形成塑封层，所述塑封层覆盖所述芯片的第二表面及侧面；去除所述胶层和所述载盘。通过上述方式，本申请能够降低芯片出现溢胶的风险，有效提高芯片的良率。

Description

一种扇出型封装方法及扇出型封装器件
技术领域
本申请涉及半导体封装技术领域，特别是涉及一种扇出型封装方法及扇出型封装器件。
背景技术
随着超大规模集成电路的发展趋势，体积小、密度高、封装薄的微电子产品的市场需求也日益增加。其中扇出型封装技术以其小型化、低成本和高密度的优点迅速成为半导体先进封装技术中的热点。
扇出型封装通常包括封胶压模的工艺过程，用于保障芯片的密封性能。现有的封胶压膜过程是将已粘贴晶粒的芯片主体固定设置于载盘胶层上，再注入胶体形成塑封层以密封该芯片。
本申请的发明人在长期研究过程中发现，现有的扇出型封装器件在芯片塑封层的制作过程中存在模流溢胶的风险，由于芯片与载盘胶层之间无法紧密贴合而容易产生溢胶的现象，芯片中的晶粒被胶体污染，导致芯片良率下降，影响焊接性与电性品质。
发明内容
本申请主要解决的技术问题是提供一种扇出型封装方法及扇出型封装器件，能够降低芯片晶粒出现溢胶的风险，有效提高芯片良率。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种扇出型封装方法，包括：提供芯片，所述芯片包括相背设置的第一表面和第二表面，其中，所述第一表面包括功能区域和非功能区域，所述非功能区域环绕设置在所述功能区域的外围，且所述非功能区域设置有环形的挡墙，所述挡墙环绕设置在所述功能区域的外围；将所述芯片的第一表面固定设置有胶层的载盘上，且所述挡墙嵌入所述胶层；在所述胶层设置有所述芯片一侧形成塑封层，所述塑封层覆盖所述芯片的第二表面及侧面；去除所述胶层和所述载盘。
其中，所述挡墙的材质为金属，所述提供芯片的步骤包括：在所述非功能区域电镀形成所述挡墙。
其中，所述在所述非功能区域电镀形成所述挡墙的步骤，包括：在所述非功能区域形成环形的第一子挡墙；在所述第一子挡墙背离所述第一表面一侧形成环形的第二子挡墙，其中，所述第一子挡墙和所述第二子挡墙形成所述挡墙，且所述第二子挡墙的宽度小于所述第一子挡墙的宽度。
其中，所述去除所述胶层和所述载盘的步骤之后，还包括：去除所述挡墙。
其中，所述去除所述挡墙的步骤包括：在所述芯片的第一表面覆盖绝缘层，所述挡墙从所述绝缘层中露出；蚀刻去除所述挡墙；在所述绝缘层对应所述功能区域的焊盘位置形成第一开口。
其中，所述去除所述胶层和所述载盘的步骤之后，还包括：在所述第一表面形成第一介电层，所述第一介电层覆盖所述挡墙；在所述第一介电层对应所述功能区域的焊盘的位置形成第二开口；在所述第一介电层上形成再布线层，所述再布线层填充所述第二开口以与所述焊盘电连接。
其中，所述在所述第一介电层上形成再布线层，所述再布线层填充所述第二开口以与所述焊盘电连接的步骤之后，还包括：在所述再布线层远离所述芯片的一侧形成第二介电层，且所述第二介电层对应于所述再布线层的一侧设置有第三开口；在所述第三开口内植焊球，所述焊球与所述金属再布线层电连接。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种扇出型封装器件，包括：芯片，包括第一表面和第二表面，其中，所述第一表面包括功能区域和非功能区域，所述非功能区域环绕设置在所述功能区域的外围；挡墙，所述挡墙为环形，环绕设置在所述功能区域的外围；塑封层，覆盖所述第二表面以及所述芯片的侧面，且所述塑封层的一侧表面与所述第一表面齐平，所述挡墙从所述塑封层中露出。
其中，所述挡墙的高度为10-50微米。
其中，所述扇出型封装器件还包括：焊盘，位于所述芯片的所述第一表面；第一介电层，位于所述塑封层靠近所述第一表面的一侧，且对应所述焊盘的位置设置有第二开口；再布线层，位于所述第一介电层远离所述芯片的一侧，且与所述焊盘电连接；第二介电层，位于所述再布线层远离所述芯片的一侧，且对应于所述再布线层的一侧设置有第三开口；焊球，位于所述第三开口内，且与所述再布线层电连接。
区别于现有技术的情况，本申请的有益效果是：本申请所提供的扇出型封装方法及包括在形成塑封层的步骤之前，预先在芯片第一表面的非功能区域环绕设置环形挡墙，利用高出芯片第一表面的环形挡墙阻挡塑封过程溢出塑封层的胶体，降低芯片功能区域内晶粒被污染的风险，有效提高芯片的良率，保证后续芯片的焊接性以及整体产品的品质，使芯片的封装结构得到了明显改善。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请扇出型封装方法一实施方式的流程示意图；
图2是图1中步骤S101-步骤S104对应一实施方式的结构示意图；
图3是图1中步骤S101一实施方式的流程示意图；
图4是图3中步骤S201-步骤S202对应一实施方式的结构示意图；
图5是图1中步骤S104之后一实施方式的流程示意图；
图6是图1中步骤S104之后另一实施方式的流程示意图；
图7是本申请扇出型封装器件一实施方式的结构示意图；
图8是图6中步骤S403之后一实施方式的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1和图2，图1是本申请扇出型封装方法一实施方式的流程示意图，图2是图1中步骤S101-步骤S104对应一实施方式的结构示意图。该封装方法包括：
S101：提供芯片10，芯片10包括相背设置的第一表面101和第二表面102，其中，第一表面101包括功能区域1011和非功能区域1012，非功能区域1012环绕设置在功能区域1011的外围，且非功能区域1012设置有环形的挡墙20，挡墙20环绕设置在功能区域1011的外围。
具体地，请一并参阅图2(a)和图2(b)，其中图2(a)是芯片10结构对应的主视图，图2(b)是芯片10结构的俯视图。芯片10为硅基底、锗基底等，其第一表面101即为芯片10的正面，第二表面102即为芯片10的背面。芯片10正面形成有焊盘103，焊盘103设置于第一表面101一侧且位于功能区域1011的内部。在本实施例中，图2(b)中在俯视图投影方向上，功能区域1011对应呈圆形，非功能区域1012对应于第一表面101除去功能区域1011的其它区域，当然在其他实施例中，功能区域1011的俯视图投影形状还可以为矩形、方形等，只要能够实现芯片10的功能即可，此处不作具体限定。
在一个实施方式中，上述挡墙20的材质为金属，上述步骤S101还包括在非功能区域1012电镀形成挡墙20。在本实施例中，请参阅图2(b)，利用RDL(重新布线)工艺在非功能区域1012内环绕设置形成封闭的挡墙20结构，环绕设置的挡墙20在俯视图投影方向构成矩形，矩形的四边即为挡墙20。当然，在其他实施方式中，在俯视图投影方向上，挡墙20环绕形成的形状还可以是圆形、椭圆形、或其他不规则形状，只要挡墙20环绕设置于非功能区域1012内即可。另外，挡墙20还可以使用其它材质或其他工艺形成，只要能够起到保护内部功能区域1011的效果即可，此处不作具体限定。
在又一实施方式中，请参阅图3和图4，图3是图1中步骤S101对应一实施方式的流程示意图，图4是图3中步骤S201-步骤S202对应的一实施方式的结构示意图。上述步骤S101包括：
S201：在非功能区域1012形成环形的第一子挡墙201。
具体地，请参阅图4(a)和图4(b)，其中，图4(a)是芯片10结构的主视图，图4(b)是芯片10结构的俯视图。第一子挡墙201可以为金属材质，利用RDL工艺形成于非功能区域1012。
S202：在第一子挡墙201背离第一表面101一侧形成环形的第二子挡墙202，其中，第一子挡墙201和第二子挡墙202形成挡墙20，且第二子挡墙202的宽度m小于所述第一子挡墙201的宽度M。
具体地，请参阅图4(c)和图4(d)，其中，图4(c)是芯片10结构的主视图，图4(d)是芯片10结构的俯视图。第二子挡墙202同样可以为金属材质，且利用RDL工艺形成于第一子挡墙201上，第二子挡墙202的宽度m小于第一子挡墙201的宽度M，此时第一子挡墙201与第二子挡墙202上下堆叠构成挡墙20的整体结构，挡墙20在主视图投影方向上呈“凸”字形状。
通过上述实施方式，能够增大挡墙20与非功能区域1012的接触面积，为后续芯片10与胶层的粘结固定提供技术支持，有效提高挡墙20与胶层的粘结力。
S102：将芯片10的第一表面固定设置有胶层30的载盘40上，且挡墙20嵌入胶层30。
具体地，请参阅图2(c)，在本实施例中，载盘40的材质可以为玻璃、硅或者金属等。载盘40上方设置的胶层30可以为临时键合胶、或者双面胶等。芯片10与胶层30粘附，实现与载盘40位置的初步固定，挡墙20陷入胶层30的内部，挡墙20与胶层30之间的粘附力再次保证芯片10与载盘40的位置保持相对固定。
S103：在胶层30设置有芯片10一侧形成塑封层50，塑封层50覆盖芯片10的第二表面102及侧面(图未示)。
具体地，请参阅图2(d)，塑封层50的材质可以为环氧树脂等。芯片10的第二表面102即背面以及侧面所有区域被塑封层50覆盖，经过该步骤可以使扇出型封装器件实现五面包覆的效果。
S104：去除胶层30和载盘40。
具体地，请参阅图2(e)，在本实施例中，可以通过热分离、激光分离、紫外光分离、机械分离等方法将胶层30和载盘40去除。
通过上述实施方式，本申请所提供的扇出型封装方法中预先在芯片10第一表面101的非功能区域1012环绕设置环形挡墙20，利用高出芯片10第一表面101的环形挡墙20阻挡塑封过程溢出的塑封层50的胶体，降低芯片10内功能区域1011晶粒被污染的风险，有效提高芯片10的良率，保证后续芯片10的焊接性以及整体产品的品质，使芯片10的封装结构得到了明显改善。
在本实施方式中，在上述步骤S104之后，还包括去除挡墙的工艺流程。去除挡墙的具体工艺过程请参阅图5，图5是图1中步骤S104之后一实施方式的流程示意图。去除挡墙的步骤包括：
S301:在芯片的第一表面覆盖绝缘层，挡墙从绝缘层中露出。
具体地，利用绝缘层将芯片保护起来，主要保护芯片第一表面中的功能区域不被破坏。
S302：蚀刻去除挡墙。
具体地，利用蚀刻工艺去除设置于芯片第一表面的所有挡墙部分。当然，在其他实施方式中，还可利用其他工艺方式，根据挡墙的材质确定，此处不作具体限定。
S303：在绝缘层对应功能区域的焊盘位置形成第一开口。
具体地，焊盘设置于芯片的功能区域内部，且需要从绝缘层中露出以与外部器件实现后续电连接，进而实现芯片的功能。
在本实施方式中，上述步骤S303还可以包括去除整个绝缘层，仅保留被塑封层五面包覆的芯片，同样可以进行后续封装步骤，实现芯片功能。
通过上述实施方式，可以实现挡墙结构的移除，由于挡墙在本申请所提供的封装方法中起到防止塑封时出现溢胶的现象，避免芯片内晶粒受到污染的作用，因此可在实施再布线工艺之前去除多余的挡墙结构。
在又一实施方式中，请一并参阅图6和图7，图6是图1中步骤S104之后另一实施方式的流程示意图，图7本申请扇出型封装器件一实施方式的结构示意图。上述步骤S104之后，还包括：
S401：在第一表面101形成第一介电层60，且第一介电层60覆盖挡墙20。
具体地，第一介电层60可选用低介电系数材料，覆盖于芯片10第一表面101、焊盘103及挡墙20的上方。
在又一实施方式中，若封装方法执行上述去除挡墙20的步骤后，挡墙20结构从第一表面101移除，则形成的第一介电层60位于芯片10的第一表面101及焊盘103的上方即可。
S402：在第一介电层60对应功能区域(图中未示出)的焊盘103的位置形成第二开口601。
具体地，焊盘103位置设置于芯片10的功能区域内部，且焊盘103需要从第二开口601中露出以与外部器件实现电连接，进而实现芯片10的功能。
S403：在第一介电层60上形成再布线层70，再布线层70填充第二开口601以与焊盘103电连接。
具体地，再布线层70可以由铜、锡等金属材质构成，该扇出型封装器件100通过再布线层70与外部器件电连接。
请一并参阅图7和图8，图8是图6中步骤S403之后一实施方式的流程示意图。上述步骤S403之后，还包括：
S501：在再布线层70远离芯片10的一侧形成第二介电层80，且第二介电层80对应于再布线层70的一侧设置有第三开口801。
具体地，第二介电层80可选用低介电系数材料，此时第一介电层60和第二介电层80将再布线层70形成包裹起来的效果。且当第一介电层60和第二介电层80均采用低介电系数材料时，可以降低再布线层70的漏电电流，降低导线之间的电容效应；此外，还可以降低再布线层70发热，增强芯片的功能，提高扇出型封装器件100的品质。
S502：在第三开口801内植焊球90，焊球90与再布线层70电连接。
具体地，在本实施方式中，可采用植球机在第三开口801内植焊球90，该扇出型封装器件100可直接通过焊球90与外部器件电连接。
下面从结构方面，对本申请利用上述步骤形成的扇出型封装器件做进一步说明。请参阅图7，本申请所提供的扇出型封装器件100包括：
芯片10，包括第一表面101和第二表面102，其中，第一表面101包括功能区域(图中未示出)和非功能区域(图中未示出)，非功能区域环绕设置在功能区域的外围。在本实施例中，芯片10可以为硅基底、锗基底等，其中第一表面101即为芯片10的正面，第二表面102即为芯片10的背面。在本实施例中，功能区域的形状可以为圆形、矩形、方形等，非功能区域对应于第一表面101除去功能区域的其它区域。
挡墙20，呈环形环绕设置在功能区域的外围。在本实施例中，挡墙20的材质为金属，例如铜、锡等。在本实施例中，挡墙20的高度范围为10-50微米，例如10微米、20微米、40微米、50微米等。通过上述实施方式，能够有效阻止塑封胶体流入芯片的功能区域内部，避免芯片10表面的晶粒被污染，有效提高芯片10的良率，保证后续芯片10的焊接性以及整体产品的品质。
塑封层50，覆盖第二表面102以及芯片10的侧面，且塑封层50的一侧表面与第一表面101齐平，挡墙20从塑封层50中露出。本实施例中，塑封层50的材质可以为环氧树脂等，芯片10的第二表面102即背面以及侧面所有区域被塑封层50覆盖，以使扇出型封装器件100实现五面包覆的效果。
请继续参阅图7，本申请所提供的封装器件100还包括：
焊盘103，位于芯片10的第一表面101一侧，且位于功能区域内。在本实施例中，焊盘103用于与外部器件实现电连接，保证芯片10的焊接性能，进而实现芯片10的功能。
第一介电层60，位于塑封层50靠近第一表面101的一侧，且对应焊盘103的位置设置有第二开口601。在本实施例中，第一介电层60可选用低介电系数材料，覆盖于芯片10第一表面101、焊盘103及挡墙20的上方，且在焊盘103对应位置开设第二开口601，焊盘103需要从第二开口601中露出以与外部器件实现电连接，进而实现芯片10的功能。
再布线层70，位于第一介电层60远离芯片10的一侧，且与焊盘103电连接。在本实施例中，再布线层70可以由铜、锡等金属材质构成，该扇出型封装器件100通过再布线层70与外部器件电连接。
第二介电层80，位于再布线层70远离芯片10的一侧，且对应于再布线层70的一侧设置有第三开口801。在本实施例中，第二介电层80可选用低介电系数材料，此时第一介电层60和第二介电层80将再布线层70形成包裹起来的效果。且当第一介电层60和第二介电层80均采用低介电系数材料时，可以降低再布线层70的漏电电流，降低导线之间的电容效应；此外，还可以缓解再布线层70的发热情况，增强芯片10的功能，提高封装器件的品质。
焊球90，位于第三开口801内，且与再布线层70电连接。在本实施例中，可采用植球机在第三开口801内植焊球90，该扇出型封装器件100可直接通过焊球90与外部器件电连接。
总而言之，区别于现有技术的情况，本申请所提供的扇出型封装方法及包括在形成塑封层的步骤之前，预先在芯片第一表面的非功能区域环绕设置环形挡墙，利用高出芯片第一表面的环形挡墙阻挡塑封过程溢出塑封层的胶体，降低芯片功能区域内晶粒被污染的风险，有效提高芯片的良率，保证后续芯片的焊接性以及整体产品的品质，使芯片的封装结构得到了明显改善。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种扇出型封装方法，其特征在于，包括：
提供芯片，所述芯片包括相背设置的第一表面和第二表面，其中，所述第一表面包括功能区域和非功能区域，所述非功能区域环绕设置在所述功能区域的外围，且所述非功能区域设置有环形的挡墙，所述挡墙环绕设置在所述功能区域的外围；
将所述芯片的第一表面固定设置有胶层的载盘上，且所述挡墙嵌入所述胶层；
在所述胶层设置有所述芯片一侧形成塑封层，所述塑封层覆盖所述芯片的第二表面及侧面；
去除所述胶层和所述载盘。
2.根据权利要求1所述的扇出型封装方法，其特征在于，所述挡墙的材质为金属，所述提供芯片的步骤包括：
在所述非功能区域电镀形成所述挡墙。
3.根据权利要求1或2所述的扇出型封装方法，其特征在于，所述在所述非功能区域电镀形成所述挡墙的步骤，包括：
在所述非功能区域形成环形的第一子挡墙；
在所述第一子挡墙背离所述第一表面一侧形成环形的第二子挡墙，其中，所述第一子挡墙和所述第二子挡墙形成所述挡墙，且所述第二子挡墙的宽度小于所述第一子挡墙的宽度。
4.根据权利要求1所述的扇出型封装方法，其特征在于，所述去除所述胶层和所述载盘的步骤之后，还包括：
去除所述挡墙。
5.根据权利要求4所述的扇出型封装方法，其特征在于，所述去除所述挡墙的步骤包括：
在所述芯片的第一表面覆盖绝缘层，所述挡墙从所述绝缘层中露出；
蚀刻去除所述挡墙；
在所述绝缘层对应所述功能区域的焊盘位置形成第一开口。
6.根据权利要求1所述的扇出型封装方法，其特征在于，所述去除所述胶层和所述载盘的步骤之后，还包括：
在所述第一表面形成第一介电层，所述第一介电层覆盖所述挡墙；
在所述第一介电层对应所述功能区域的焊盘的位置形成第二开口；
在所述第一介电层上形成再布线层，所述再布线层填充所述第二开口以与所述焊盘电连接。
7.根据权利要求6所述的扇出型封装方法，其特征在于，所述在所述第一介电层上形成再布线层，所述再布线层填充所述第二开口以与所述焊盘电连接的步骤之后，还包括：
在所述再布线层远离所述芯片的一侧形成第二介电层，且所述第二介电层对应于所述再布线层的一侧设置有第三开口；
在所述第三开口内植焊球，所述焊球与所述金属再布线层电连接。
8.一种扇出型封装器件，其特征在于，包括：
芯片，包括第一表面和第二表面，其中，所述第一表面包括功能区域和非功能区域，所述非功能区域环绕设置在所述功能区域的外围；
挡墙，所述挡墙为环形，环绕设置在所述功能区域的外围；
塑封层，覆盖所述第二表面以及所述芯片的侧面，且所述塑封层的一侧表面与所述第一表面齐平，所述挡墙从所述塑封层中露出。
9.根据权利要求8所述的扇出型封装器件，其特征在于，所述挡墙的高度为10-50微米。
10.根据权利要求8所述的扇出型封装器件，其特征在于，还包括：
焊盘，位于所述芯片的所述第一表面；
第一介电层，位于所述塑封层靠近所述第一表面的一侧，且对应所述焊盘的位置设置有第二开口；
再布线层，位于所述第一介电层远离所述芯片的一侧，且与所述焊盘电连接；
第二介电层，位于所述再布线层远离所述芯片的一侧，且对应于所述再布线层的一侧设置有第三开口；
焊球，位于所述第三开口内，且与所述再布线层电连接。
CN202110476332.7A 2021-04-29 2021-04-29 一种扇出型封装方法及扇出型封装器件 Pending CN113380724A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110476332.7A CN113380724A (zh) 2021-04-29 2021-04-29 一种扇出型封装方法及扇出型封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110476332.7A CN113380724A (zh) 2021-04-29 2021-04-29 一种扇出型封装方法及扇出型封装器件

Publications (1)

Publication Number Publication Date
CN113380724A true CN113380724A (zh) 2021-09-10

Family

ID=77570312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110476332.7A Pending CN113380724A (zh) 2021-04-29 2021-04-29 一种扇出型封装方法及扇出型封装器件

Country Status (1)

Country Link
CN (1) CN113380724A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242685A (zh) * 2021-12-01 2022-03-25 展讯通信（上海）有限公司 双面封装组件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104058A (zh) * 2017-06-21 2017-08-29 中芯长电半导体（江阴）有限公司 扇出型单裸片封装结构及其制备方法
WO2018006738A1 (zh) * 2016-07-04 2018-01-11 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN108512523A (zh) * 2017-11-06 2018-09-07 贵州中科汉天下微电子有限公司 压电声波器件的封装方法及封装结构
CN109860126A (zh) * 2019-02-13 2019-06-07 中国科学院微电子研究所 一种大尺寸扇出封装结构及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018006738A1 (zh) * 2016-07-04 2018-01-11 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN107104058A (zh) * 2017-06-21 2017-08-29 中芯长电半导体（江阴）有限公司 扇出型单裸片封装结构及其制备方法
CN108512523A (zh) * 2017-11-06 2018-09-07 贵州中科汉天下微电子有限公司 压电声波器件的封装方法及封装结构
CN109860126A (zh) * 2019-02-13 2019-06-07 中国科学院微电子研究所 一种大尺寸扇出封装结构及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242685A (zh) * 2021-12-01 2022-03-25 展讯通信（上海）有限公司 双面封装组件及其形成方法
CN114242685B (zh) * 2021-12-01 2024-08-23 展讯通信（上海）有限公司 双面封装组件及其形成方法

Similar Documents

Publication Publication Date Title
CN101221936B (zh) 具有晶粒置入通孔之晶圆级封装及其方法
US6353267B1 (en) Semiconductor device having first and second sealing resins
CN102194804B (zh) 封装结构
EP2311084B1 (en) Flip chip overmold package
JP3416737B2 (ja) 半導体パッケージの製造方法
TWI414027B (zh) 晶片尺寸封裝件及其製法
TWI698968B (zh) 封裝結構以及封裝方法
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
JP2012094882A (ja) ウェハーレベルのイメージセンサモジュールの製造方法
KR102082714B1 (ko) 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조
US7005720B2 (en) Semiconductor package with photosensitive chip and fabrication method thereof
CN105374731A (zh) 封装方法
US7741725B2 (en) Semiconductor apparatus and method of producing the same
TWI236747B (en) Manufacturing process and structure for a flip-chip package
CN105225974A (zh) 封装方法
CN105977225A (zh) 封装结构以及封装方法
TWI421956B (zh) 晶片尺寸封裝件及其製法
JP6213554B2 (ja) 半導体装置
CN109860065B (zh) 一种扇出型封装方法
CN113380724A (zh) 一种扇出型封装方法及扇出型封装器件
KR101236797B1 (ko) 반도체 패키지 제조 방법
JP3065753B2 (ja) 半導体集積回路ベアチップの樹脂封止方法、半導体装置
CN115172179A (zh) 芯片封装结构及制备方法
TWI767823B (zh) 半導體裝置及半導體裝置製造方法
KR20080048311A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination