CN114242685A - 双面封装组件及其形成方法 - Google Patents

双面封装组件及其形成方法 Download PDF

Info

Publication number
CN114242685A
CN114242685A CN202111454151.0A CN202111454151A CN114242685A CN 114242685 A CN114242685 A CN 114242685A CN 202111454151 A CN202111454151 A CN 202111454151A CN 114242685 A CN114242685 A CN 114242685A
Authority
CN
China
Prior art keywords
substrate
adapter
double
colloid
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111454151.0A
Other languages
English (en)
Other versions
CN114242685B (zh
Inventor
姚力
尹红成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN202111454151.0A priority Critical patent/CN114242685B/zh
Publication of CN114242685A publication Critical patent/CN114242685A/zh
Priority to PCT/CN2022/135232 priority patent/WO2023098693A1/zh
Application granted granted Critical
Publication of CN114242685B publication Critical patent/CN114242685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Packages (AREA)

Abstract

本发明公开了一种双面封装组件及其形成方法，包括基板，所述基板的正面和背面均设有器件，所述基板的背面设有转接件，所述转接件的高度不小于设置在背面的任一器件的高度；所述转接件的外侧胶体的最高点高于所述转接件的内侧胶体的最高点；其中，在所述转接件的外侧通过外部点胶的方式将所述转接件与所述基板固定连接并形成所述外侧胶体和所述内侧胶体。本申请采用芯片整体外围也即转接件的外侧进行点胶的方式固定转接件，配合基板挡墙设计，控制溢胶距离，防止底部器件接触胶水，另外，利用封装切单工序，使点胶面平整，符合sputtering的工艺要求，使得屏蔽层完整、有效。

Description

双面封装组件及其形成方法
技术领域
本发明属于封装技术领域，特别涉及一种双面封装组件及其形成方法。
背景技术
传统的单层SIP(系统级封装)封装过程中，由于器件只放在单面，通常采用外部EMI Coating(电磁干扰涂层工艺)或者Metal CAN(金属盖工艺)的形式即可达到屏蔽电磁干扰的目的。但是，由于单层摆放数量有限，且数字/模拟/射频信号都在同一面，隔离度差，内部器件之间容易互相干扰，由此双面SIP被应用于实际。
双面SIP为双面贴件，并在背面设置Interposer(转接件)作为支撑结构和信号引出端，而现有技术中，Interposer在reflow(回流焊)过程中容易脱落，需要增加点胶加强连接强度，但点胶会带来溢胶问题，大幅降低背面的贴件面积，同时进胶边平整度不受控，无法完成Sputtering(溅射)工艺以达成整个封装组件的EMI Coating(电磁干扰涂层工艺)的效果。
发明内容
本发明要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种双面封装组件及其形成方法。
本发明是通过下述技术方案来解决上述技术问题：
一种双面封装组件，包括基板，所述基板的正面和背面均设有器件，所述基板的背面设有转接件，所述转接件的高度不小于设置在背面的任一器件的高度；
所述转接件的外侧胶体的最高点高于所述转接件的内侧胶体的最高点；
其中，在所述转接件的外侧通过外部点胶的方式将所述转接件与所述基板固定连接并形成所述外侧胶体和所述内侧胶体。
较佳地，所述基板上设有挡墙；
所述转接件位于所述挡墙的外侧，所述挡墙位于背面的所有器件的外侧，所述挡墙的高度小于所述转接件的高度。
较佳地，所述外侧胶体的外侧胶面为平整切面。
较佳地，包含所述外侧胶面的双面封装组件的外表面生成有屏蔽层。
较佳地，所述挡墙的材质是绝缘的。
一种双面封装组件的形成方法，所述形成方法包括：
提供一基板；
在基板的背面设置转接件和至少一个器件；所述转接件的高度不小于设置在背面的任一器件的高度；
在所述转接件的外侧通过外部点胶的方式将所述转接件与所述基板固定连接，并形成所述转接件的外侧胶体和内侧胶体。
较佳地，所述在所述转接件的外侧通过外部点胶的方式将所述转接件与所述基板固定连接，并形成所述转接件的外侧胶体和内侧胶体之前，所述形成方法还包括：
在基板的背面设置挡墙；
其中，所述转接件位于所述挡墙的外侧，所述挡墙位于背面的所有器件的外侧，所述挡墙的高度小于所述转接件的高度。
较佳地，所述形成方法还包括：
对所述外侧胶体的外侧胶面进行切割以得到平整切面。
较佳地，所述对所述转接件的外侧胶面进行切割以得到平整切面之后，所述形成方法还包括：
在包含所述外侧胶面的双面封装组件的外表面生成屏蔽层。
较佳地，所述在基板的背面设置挡墙具体包括：
在对所述基板的背面印刷油墨时形成所述挡墙。
较佳地，所述基板用于制作多个双面封装组件，每个双面封装组件对应设置有一个转接件，所述对所述转接件的外侧胶面进行切割以得到平整切面包括：
对相邻两个转接件之间的胶体进行切割得到多个外侧胶面为平整切面的双面封装组件。
本发明的积极进步效果在于：采用芯片整体外围也即转接件的外侧进行点胶的方式固定转接件，配合基板挡墙设计，控制溢胶距离，防止底部器件接触胶水，另外，利用封装切单工序，使点胶面平整，符合sputtering的工艺要求，使得屏蔽层完整、有效。
附图说明
图1为本发明实施例1的双面封装组件的结构示意图。
图2为本发明实施例1的双面封装组件的部分结构示意图。
图3为本发明实施例2的双面封装组件的结构示意图。
图4为本发明实施例3的双面封装组件的形成方法的流程图。
图5为本发明实施例3的双面封装组件的形成方法的工序示意图。
图6为本发明实施例4的双面封装组件的形成方法的流程图。
图7为本发明实施例4的双面封装组件的工艺方法中胶体切割和形成屏蔽层的工序示意图。
图8为本发明实施例5的双面封装组件的形成方法的流程图。
图9为本发明实施例5的双面封装组件的形成方法的工序示意图。
图10为本发明实施例6的双面封装组件的形成方法的工序示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
一种双面封装组件，如图1所示，包括基板1，所述基板1的正面101和背面102均设有器件2，所述基板1的背面102设有转接件3，所述转接件3的高度不小于设置在背面102的任一器件2的高度；
所述转接件3的外侧胶体的最高点高于所述转接件3的内侧胶体的最高点；
其中，在所述转接件3的外侧通过外部点胶的方式将所述转接件3与所述基板1固定连接并形成所述外侧胶体和所述内侧胶体。具体可以通过点胶机4实现外侧点胶。
参见图2，所述外侧胶体的外侧胶面5为平整切面。
包含所述外侧胶面5的双面封装组件的外表面生成有屏蔽层6。
本实施例中，在对转接件进行点胶时，采用外部点胶代替对内部芯片进行点胶，一方面使得基板上能够贴件的面积增大，另一方面，一定程度上控制溢胶距离，防止底部器件接触胶水。另外，转接件的外侧胶面为平整面，进而便于生成完整的屏蔽层，提高电磁屏蔽的有效性。
实施例2
本实施例的双面封装组件是在实施例1的基础上进一步改进，如图3所示，所述基板1上设有挡墙7；
所述转接件3位于所述挡墙7的外侧，所述挡墙7位于背面102的所有器件2的外侧，所述挡墙7的高度小于所述转接件3的高度。
所述挡墙7的材质是绝缘的。
本实施例中，在芯片转接件的内侧设置挡墙，进而在对转接件进行外侧点胶操作时，配合基板挡墙设计，能够有效控制溢胶的距离，防止基板上贴装的器件接触到胶水。
实施例3
一种双面封装组件的形成方法，如图4所示，形成方法包括：
步骤10、提供一基板；
步骤11、在基板的背面设置转接件和至少一个器件；转接件的高度不小于设置在背面的任一器件的高度；具体参见图5-b；
需要说明的是，对于基板的正面可以包括基于贴装工艺在基板的正面进行器件贴件，以及对基板的正面进行底部填充和注塑。具体参见图5-a；
另外，封装组件的工艺流程还可能包括但不限于基板烘烤、印锡膏、表面检查、表面贴装、光学检测、回流焊、去助焊剂、X光检测、机械开槽、等离子清洗、打线键合等操作流程，根据需要具体进行执行，本申请不作限定。
步骤12、在转接件的外侧通过外部点胶的方式将转接件与基板固定连接，并形成转接件的外侧胶体和内侧胶体。具体参见图5-c；
本实施例中，在对转接件进行点胶时，采用外部点胶代替对内部芯片进行点胶，一方面使得基板上能够贴件的面积增大，另一方面，一定程度上控制溢胶距离，防止底部器件接触胶水。
实施例4
本实施例的双面封装组件的形成方法是在实施例3的基础上进一步改进，如图6所示，步骤12之后，形成方法还包括：
步骤131、对外侧胶体的外侧胶面进行切割以得到平整切面。
步骤132、在包含外侧胶面的双面封装组件的外表面生成屏蔽层。步骤131-132具体参见图5-d；
其中，参见图7，7-a为胶体未切割前的双面封装组件的部分示意图，7-b为胶体切割后的双面封装组件的部分示意图，7-c为基于平整切割面形成双面封装组件外表面的屏蔽层。利用封装切单工序，使点胶面平整，符合sputtering的工艺要求，进一步有利于后续屏蔽层的完整、有效。
其中，基于EMI Coating方式实现屏蔽层的生成，主要分为Sputtering(溅射)和Spray Coating(喷涂)两种，Coating(涂层)材料整体接地，以完成电磁屏蔽的作用，也可以通过其他方式实现屏蔽层的生成。
本实施例中，利用封装切单工序，使得转接件的外侧胶面为平整面，进而便于生成完整的屏蔽层，提高电磁屏蔽的有效性。
实施例5
本实施例的双面封装组件的形成方法是在实施例3的基础上进一步改进，如图8所示，步骤10之后，制作方法还包括：
步骤101、在基板的背面设置挡墙；具体参见图9-a；
其中，转接件位于挡墙的外侧，挡墙位于背面的所有器件的外侧，挡墙的高度小于转接件的高度。
实际应用中，可以在对基板的背面印刷油墨时利用模具来形成挡墙，也即挡墙由油墨形成。需要说的是，若不通过基于基板的背面印刷油墨时形成挡墙，基于其他贴装工艺设置挡墙的话，只要在点胶之间进行挡墙设置即可。
另外，图9-b为基板正面贴件、正面的底部填充和注塑，图9-c为与步骤11对应，图9-d为与步骤12对应；
步骤12之后，参见图8，形成方法还包括：
步骤141、对外侧胶体的外侧胶面进行切割以得到平整切面。
步骤142、在包含外侧胶面的双面封装组件的外表面生成屏蔽层。步骤141-142具体参见图9-e；
本实施例中，采用芯片整体外围也即转接件的外侧进行点胶的方式固定转接件，配合基板挡墙设计，控制溢胶距离，有效防止底部器件接触胶水，另外，转接件的外侧胶面为平整面，进而便于生成完整的屏蔽层，提高电磁屏蔽的有效性。
实施例6
本实施例的双面封装组件的形成方法是在实施例4或5的基础上进一步改进，参见图10，为两个双面封装组件的示意图，在芯片(即对应每个双面封装组件)与芯片之间留出空间，便于点胶设备在基板未切割之前直接对每个双面封装组件进行点胶，点胶完毕后，切割时从箭头处进行切割，直接形成多个外侧胶面为平整切面的双面封装组件。
进一步，生成屏蔽层的过程中，基于EMI Coating对包含平整外侧胶面的每个面封装组件的外表面生成屏蔽层。
其中，EMI Coating方式主要分为Sputtering(溅射)和Spray Coating(喷涂)两种，Coating(涂层)材料整体接地，以完成电磁屏蔽的作用，也可以通过其他方式实现屏蔽层的生成。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (11)

1.一种双面封装组件，其特征在于，包括基板，所述基板的正面和背面均设有器件，所述基板的背面设有转接件，所述转接件的高度不小于设置在背面的任一器件的高度；
所述转接件的外侧胶体的最高点高于所述转接件的内侧胶体的最高点；
其中，在所述转接件的外侧通过外部点胶的方式将所述转接件与所述基板固定连接并形成所述外侧胶体和所述内侧胶体。
2.如权利要求1所述的双面封装组件，其特征在于，所述基板上设有挡墙；
所述转接件位于所述挡墙的外侧，所述挡墙位于背面的所有器件的外侧，所述挡墙的高度小于所述转接件的高度。
3.如权利要求1所述的双面封装组件，其特征在于，所述外侧胶体的外侧胶面为平整切面。
4.如权利要求3所述的双面封装组件，其特征在于，包含所述外侧胶面的双面封装组件的外表面生成有屏蔽层。
5.如权利要求2所述的双面封装组件，其特征在于，所述挡墙的材质是绝缘的。
6.一种双面封装组件的形成方法，其特征在于，所述形成方法包括：
提供一基板；
在基板的背面设置转接件和至少一个器件；所述转接件的高度不小于设置在背面的任一器件的高度；
在所述转接件的外侧通过外部点胶的方式将所述转接件与所述基板固定连接，并形成所述转接件的外侧胶体和内侧胶体。
7.如权利要求6所述的双面封装组件的形成方法，其特征在于，所述在所述转接件的外侧通过外部点胶的方式将所述转接件与所述基板固定连接，并形成所述转接件的外侧胶体和内侧胶体之前，所述形成方法还包括：
在基板的背面设置挡墙；
其中，所述转接件位于所述挡墙的外侧，所述挡墙位于背面的所有器件的外侧，所述挡墙的高度小于所述转接件的高度。
8.如权利要求6所述的双面封装组件的形成方法，其特征在于，所述形成方法还包括：
对所述外侧胶体的外侧胶面进行切割以得到平整切面。
9.如权利要求8所述的双面封装组件的形成方法，其特征在于，所述对所述转接件的外侧胶面进行切割以得到平整切面之后，所述形成方法还包括：
在包含所述外侧胶面的双面封装组件的外表面生成屏蔽层。
10.如权利要求7所述的双面封装组件的形成方法，其特征在于，所述在基板的背面设置挡墙具体包括：
在对所述基板的背面印刷油墨时形成所述挡墙。
11.如权利要求8所述的双面封装组件的形成方法，其特征在于，所述基板用于制作多个双面封装组件，每个双面封装组件对应设置有一个转接件，所述对所述转接件的外侧胶面进行切割以得到平整切面包括：
对相邻两个转接件之间的胶体进行切割得到多个外侧胶面为平整切面的双面封装组件。
CN202111454151.0A 2021-12-01 2021-12-01 双面封装组件及其形成方法 Active CN114242685B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111454151.0A CN114242685B (zh) 2021-12-01 2021-12-01 双面封装组件及其形成方法
PCT/CN2022/135232 WO2023098693A1 (zh) 2021-12-01 2022-11-30 双面封装组件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111454151.0A CN114242685B (zh) 2021-12-01 2021-12-01 双面封装组件及其形成方法

Publications (2)

Publication Number Publication Date
CN114242685A true CN114242685A (zh) 2022-03-25
CN114242685B CN114242685B (zh) 2024-08-23

Family

ID=80752623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111454151.0A Active CN114242685B (zh) 2021-12-01 2021-12-01 双面封装组件及其形成方法

Country Status (2)

Country Link
CN (1) CN114242685B (zh)
WO (1) WO2023098693A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098693A1 (zh) * 2021-12-01 2023-06-08 展讯通信（上海）有限公司 双面封装组件及其形成方法

Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190258A (zh) * 1997-02-05 1998-08-12 华通电脑股份有限公司 球阵式集成电路封装方法及封装件
JP2000021907A (ja) * 1998-07-06 2000-01-21 Sony Corp 半導体装置及び半導体装置の製造方法
US20040087043A1 (en) * 2001-10-30 2004-05-06 Asia Pacific Microsystems, Inc. Package structure and method for making the same
JP2004172322A (ja) * 2002-11-19 2004-06-17 Nec Corp 半導体パッケージ及び積層型半導体パッケージ
JP2005158985A (ja) * 2003-11-26 2005-06-16 Sony Corp 磁気メモリ装置の実装構造及び実装基板
CN102760667A (zh) * 2011-04-29 2012-10-31 力成科技股份有限公司 形成双面电磁屏蔽层的半导体封装方法及构造
CN103151341A (zh) * 2013-03-13 2013-06-12 江苏物联网研究发展中心 系统级封装结构
CN103426871A (zh) * 2013-07-25 2013-12-04 上海航天测控通信研究所 一种高密度混合叠层封装结构及其制作方法
US20150303173A1 (en) * 2012-12-04 2015-10-22 Elta Systems Ltd. An integrated electronic device including an interposer structure and a method for fabricating the same
US20160086930A1 (en) * 2014-09-24 2016-03-24 Freescale Semiconductor, Inc. Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
CN105552059A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装结构和半导体工艺
CN107768349A (zh) * 2017-09-25 2018-03-06 江苏长电科技股份有限公司 双面SiP三维封装结构
US20180269181A1 (en) * 2017-03-14 2018-09-20 STATS ChipPAC Pte. Ltd. System -in-Package with Double-Sided Molding
CN109786339A (zh) * 2016-11-13 2019-05-21 南亚科技股份有限公司 半导体封装与其制造方法
CN209016049U (zh) * 2018-12-11 2019-06-21 杰群电子科技（东莞）有限公司 一种引线框架及包含其的封装半导体元件
CN110783210A (zh) * 2019-10-30 2020-02-11 华天科技（西安）有限公司 一种两面封装的存储类产品封装结构及制造方法
CN111370336A (zh) * 2020-03-12 2020-07-03 浙江大学 一种凹槽芯片放置的封装方法
CN112038238A (zh) * 2020-08-31 2020-12-04 青岛歌尔微电子研究院有限公司 框架的制造方法、模组的塑封方法及sip模组的制作方法
CN112382627A (zh) * 2020-11-11 2021-02-19 歌尔微电子有限公司 系统级封装结构及其制作工艺和电子设备
CN112867388A (zh) * 2021-01-15 2021-05-28 莫维伟 一种集成电路加工贴片装置
CN113178440A (zh) * 2021-03-29 2021-07-27 中国电子科技集团公司第四十三研究所 一种陶瓷基双面rdl 3d封装方法及结构
CN113380724A (zh) * 2021-04-29 2021-09-10 南通通富微电子有限公司 一种扇出型封装方法及扇出型封装器件
CN113540005A (zh) * 2021-07-12 2021-10-22 华天科技（西安）有限公司 一种晶圆级封装结构及其封装方法
CN113543517A (zh) * 2021-06-30 2021-10-22 青岛歌尔智能传感器有限公司 Sip模组与fpc的连接方法及电子产品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221930B (zh) * 2007-01-10 2010-06-09 日月光半导体制造股份有限公司 芯片封装结构及其封装方法
CN111293092A (zh) * 2020-03-04 2020-06-16 立讯电子科技（昆山）有限公司 一种集成多种塑封技术的超微小化sip封装产品及封装工艺
CN111383927B (zh) * 2020-03-24 2022-12-23 青岛歌尔智能传感器有限公司 芯片的封装结构及封装方法
CN113630961A (zh) * 2021-08-16 2021-11-09 维沃移动通信有限公司 印制电路板组件及电子设备
CN114242685B (zh) * 2021-12-01 2024-08-23 展讯通信（上海）有限公司 双面封装组件及其形成方法

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190258A (zh) * 1997-02-05 1998-08-12 华通电脑股份有限公司 球阵式集成电路封装方法及封装件
JP2000021907A (ja) * 1998-07-06 2000-01-21 Sony Corp 半導体装置及び半導体装置の製造方法
US20040087043A1 (en) * 2001-10-30 2004-05-06 Asia Pacific Microsystems, Inc. Package structure and method for making the same
JP2004172322A (ja) * 2002-11-19 2004-06-17 Nec Corp 半導体パッケージ及び積層型半導体パッケージ
JP2005158985A (ja) * 2003-11-26 2005-06-16 Sony Corp 磁気メモリ装置の実装構造及び実装基板
CN102760667A (zh) * 2011-04-29 2012-10-31 力成科技股份有限公司 形成双面电磁屏蔽层的半导体封装方法及构造
US20150303173A1 (en) * 2012-12-04 2015-10-22 Elta Systems Ltd. An integrated electronic device including an interposer structure and a method for fabricating the same
CN103151341A (zh) * 2013-03-13 2013-06-12 江苏物联网研究发展中心 系统级封装结构
CN103426871A (zh) * 2013-07-25 2013-12-04 上海航天测控通信研究所 一种高密度混合叠层封装结构及其制作方法
US20160086930A1 (en) * 2014-09-24 2016-03-24 Freescale Semiconductor, Inc. Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
CN105552059A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装结构和半导体工艺
CN109786339A (zh) * 2016-11-13 2019-05-21 南亚科技股份有限公司 半导体封装与其制造方法
US20180269181A1 (en) * 2017-03-14 2018-09-20 STATS ChipPAC Pte. Ltd. System -in-Package with Double-Sided Molding
CN107768349A (zh) * 2017-09-25 2018-03-06 江苏长电科技股份有限公司 双面SiP三维封装结构
CN209016049U (zh) * 2018-12-11 2019-06-21 杰群电子科技（东莞）有限公司 一种引线框架及包含其的封装半导体元件
CN110783210A (zh) * 2019-10-30 2020-02-11 华天科技（西安）有限公司 一种两面封装的存储类产品封装结构及制造方法
CN111370336A (zh) * 2020-03-12 2020-07-03 浙江大学 一种凹槽芯片放置的封装方法
CN112038238A (zh) * 2020-08-31 2020-12-04 青岛歌尔微电子研究院有限公司 框架的制造方法、模组的塑封方法及sip模组的制作方法
CN112382627A (zh) * 2020-11-11 2021-02-19 歌尔微电子有限公司 系统级封装结构及其制作工艺和电子设备
CN112867388A (zh) * 2021-01-15 2021-05-28 莫维伟 一种集成电路加工贴片装置
CN113178440A (zh) * 2021-03-29 2021-07-27 中国电子科技集团公司第四十三研究所 一种陶瓷基双面rdl 3d封装方法及结构
CN113380724A (zh) * 2021-04-29 2021-09-10 南通通富微电子有限公司 一种扇出型封装方法及扇出型封装器件
CN113543517A (zh) * 2021-06-30 2021-10-22 青岛歌尔智能传感器有限公司 Sip模组与fpc的连接方法及电子产品
CN113540005A (zh) * 2021-07-12 2021-10-22 华天科技（西安）有限公司 一种晶圆级封装结构及其封装方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YONGGANG JIN;JEROME TEYSSEYRE;ANANDAN RAMASAMY;YUN LIU;BING HONG HUANG;: ""先进的扇出晶圆级封装进展"", 《功能材料与器件学报》, no. 04, 25 August 2013 (2013-08-25), pages 177 - 182 *
刘晓阳: ""2.5D封装有机基板制造工艺研究"", 《2.5D封装有机基板制造工艺研究》, no. 01, 31 January 2020 (2020-01-31), pages 1 - 9 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098693A1 (zh) * 2021-12-01 2023-06-08 展讯通信（上海）有限公司 双面封装组件及其形成方法

Also Published As

Publication number Publication date
CN114242685B (zh) 2024-08-23
WO2023098693A1 (zh) 2023-06-08

Similar Documents

Publication Publication Date Title
CN102339763B (zh) 装配集成电路器件的方法
US8251601B2 (en) Camera module and method for fabricating the same
TWI509767B (zh) 電子封裝模組及其製造方法
CN109585421B (zh) 带有电磁屏蔽的双面模块及其制造方法
US11239179B2 (en) Semiconductor package and fabrication method thereof
CN105637635A (zh) 半导体封装器件的电磁干扰屏蔽处理工艺
CN114242685A (zh) 双面封装组件及其形成方法
CN105870104A (zh) 一种具有电磁屏蔽功能的封装结构
TW201605001A (zh) 電子封裝模組之製造方法及其結構
KR20190141565A (ko) SiP모듈 및 이의 제조방법
CN104347535B (zh) 电子封装模块及其制造方法
CN116936594B (zh) 图像传感器封装方法及封装结构
CN111696964A (zh) 具有封装内隔室屏蔽的半导体封装
CN109686749B (zh) 图像传感器芯片封装结构以及其制备方法
CN117790342A (zh) 半导体封装结构及其制备方法
CN210575914U (zh) 一种分拣倒装芯片的封盖双层散热封装结构
US11869850B2 (en) Package structure comprising conductive metal board and ground element
EP3660887A1 (en) Method for forming a semiconductor package
WO2022078129A1 (zh) 一种封装模块、封装方法及电子设备
CN115036669A (zh) 天线封装结构及其制作方法
CN113471175A (zh) 共形屏蔽结构及其制备方法
CN113327918A (zh) 一种多芯片封装结构及封装方法
TWI287433B (en) Semiconductor device package and manufacturing method thereof
US20230223354A1 (en) Semiconductor device package and method of manufacturing the same
CN215068283U (zh) 指纹模组和具有其的移动终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant