JP2005158985A - 磁気メモリ装置の実装構造及び実装基板 - Google Patents

磁気メモリ装置の実装構造及び実装基板 Download PDF

Info

Publication number
JP2005158985A
JP2005158985A JP2003394965A JP2003394965A JP2005158985A JP 2005158985 A JP2005158985 A JP 2005158985A JP 2003394965 A JP2003394965 A JP 2003394965A JP 2003394965 A JP2003394965 A JP 2003394965A JP 2005158985 A JP2005158985 A JP 2005158985A
Authority
JP
Japan
Prior art keywords
magnetic
layer
magnetic shield
shield layer
mram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003394965A
Other languages
English (en)
Inventor
Yoshihiro Kato
義寛 加藤
Katsumi Okayama
克巳 岡山
Kaoru Kobayashi
薫 小林
Tetsuya Yamamoto
哲也 山元
Minoru Igarashi
実 五十嵐
Masaki Orihashi
正樹 折橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003394965A priority Critical patent/JP2005158985A/ja
Publication of JP2005158985A publication Critical patent/JP2005158985A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 パッケージ構造に束縛されることなく、ＭＲＡＭ素子又は磁化可能な磁性層を有するメモリ素子を外部磁界から遮蔽可能な磁気メモリ装置の実装構造及び実装基板を提供すること。
【解決手段】 磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層（記憶層）とが積層されたなるＴＭＲ素子からなる磁気ランダムアクセスメモリ（ＭＲＡＭ）３０が、樹脂等の封止材３４によって封止されており、ＭＲＡＭを磁気シールドするための磁気シールド層３５Ａがプリント配線板２７に内設され、磁気シールド層３５Ｂが封止材３４の上面に設けられることにより、ＭＲＡＭ３０が磁気シールド層３５Ａ、３５Ｂに挟まれる構造になるため、ＭＲＡＭ３０に対する内部磁界の磁気シールド効果を高めることができる。
【選択図】 図１

Description

本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリ、いわゆる不揮発性メモリであるＭＲＡＭ（Magnetic Random Access Memory）として構成された磁気メモリ装置、又は磁化可能な磁性層を有するメモリ素子からなる磁気メモリ装置の実装構造、及びその実装基板に関するものである。
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要求されている。
特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブルが生じた場合や、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、個人情報を含めた重要な情報を保護することができる。また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferroelectric Random Access Memory ）なども挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14であり、完全にＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）に置き換えるには持久力（Endurance）が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
これらの欠点を有さず、高速、大容量（高集積化）、低消費電力の不揮発性メモリとして注目されているのが、例えばWang et al., IEEE Trans. Magn. 33 (1997), 4498に記載されているような、ＭＲＡＭ（Magnetic Random Access Memory ）と称される磁気メモリであり、近年のＴＭＲ(Tunnel Magnetoresistance)材料の特性向上により、注目を集めるようになってきている。
ＭＲＡＭは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体磁気メモリであり、外部から電力を供給することなしに記憶を保持できる不揮発性メモリである。
しかも、ＭＲＡＭは、構造が単純であるために高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることがR.Scheuerlein et al, ISSCC Digest of Technical Papers,pp.128-129,Feb.2000で報告されている。
こうしたＭＲＡＭについて更に詳細に説明すると、図２９に例示するように、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子１０は、支持基板９上に設けられた、磁化が比較的容易に回転する記憶層２と磁化固定層４、６とを含む。
磁化固定層は第１の磁化固定層４と第２の磁化固定層６の二つの磁化固定層を持ち、これらの間には、これらの磁性層が反強磁性的に結合するような導体層５が配置されている。記憶層２と磁化固定層４、６には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、また導体層５の材料としては、ルテニウム、銅、クロム、金、銀などが使用可能である。第２の磁化固定層６は反強磁性体層７と接しており、これらの層間に働く交換相互作用によって、第２の磁化固定層６は強い一方向の磁気異方性を持つことになる。反強磁性体層７の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などを使用できる。
また、磁性層である記憶層２と第１の磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層３が挟持されており、記憶層２と磁化固定層４との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層１は、ＴＭＲ素子１０とこのＴＭＲ素子に接続される配線との相互拡散防止、接触抵抗低減及び記憶層２の酸化防止という役割があり、通常は、Ｃｕ、Ｔａ、ＴｉＮ等の材料を使用できる。下地電極層８は、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる。この下地層８は反強磁性体層７を兼ねてもよい。
このように構成されたメモリセルにおいては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
図３０は、一般的なＭＲＡＭの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば９個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有する。これらの交点には、ＴＭＲ素子１０が配置されていて、ＴＭＲ素子１０への書き込みは、ビット線１１及び書き込み用ワード線１２に電流を流し、これらから発生する磁界の合成磁界によって、ビット線１１と書き込み用ワード線１２との交点にあるＴＭＲ素子１０の記憶層２の磁化方向を磁化固定層に対して平行又は反平行にして書き込みを行う。
図３１は、メモリセルの断面を模式的に示していて、例えばｐ型シリコン半導体基板１３内に形成されたｐ型ウェル領域内に形成されたゲート絶縁膜１５、ゲート電極１６、ソース領域１７、ドレイン領域１８よりなるｎ型の読み出し用電界効果型トランジスタ１９が配置され、その上部に、書き込み用ワード線１２、ＴＭＲ素子１０、ビット線１１が配置されている。ソース領域１７には、ソース電極２０を介してセンスライン２１が接続されている。電界効果トランジスタ１９は、読み出しのためのスイッチング素子として機能し、ワード線１２とＴＭＲ素子１０との間から引き出された読み出し用配線２２がドレイン電極２３を介してドレイン領域１８に接続されている。なお、トランジスタ１９は、ｎ型又はｐ型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Transistor）等、各種のスイッチング素子が使える。
図３２は、ＭＲＡＭの等価回路図を示すが、例えば６個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有し、これらの書き込み線の交点には、記憶素子１０と共に、記憶素子１０に接続されて読み出しの際に素子選択を行う電界効果トランジスタ１９及びセンスライン２１を有する。センスライン２１は、センスアンプ２１ｂに接続され、記憶された情報を検出する。なお、図中の２４は双方向の書き込み用ワード線電流駆動回路、２５はビット線電流駆動回路である。
図３３は、ＭＲＡＭの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界ＨEA及び磁化困難軸方向磁界ＨHAによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
このように、ＭＲＡＭでは、ビット線とワード線の２本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界ＨEAと磁化困難軸方向磁界ＨHAとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界ＨEAを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界ＨHAを印加する。
図３４は、ＭＲＡＭの読み出し動作を説明するものである。ここでは、ＴＭＲ素子１０の層構成を概略図示しており、上記した磁化固定層を単一層２６として示し、記憶層２及びトンネルバリア層３以外は図示省略している。
即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線１１とワード線１２との交点の合成磁場によってセルの磁性スピンを反転させて、その向きを“１”、“０”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ効果を利用して行なうが、ＴＭＲ効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“１”、“０”を検出する。この読み出しは、ワード線１２とビット線１１との間に読み出し電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ１９を介してセンスライン２１に読み出すことによって行う。
上記したように、ＭＲＡＭは、高速かつ不揮発性の大容量メモリとして期待されるが、記憶の保持に磁性体を用いているため、外部磁界の影響によって情報が消去されたり、或いは書きかえられてしまうという問題がある。図３３で述べた磁化容易軸方向の反転磁界及び磁化困難軸方向の反転磁界ＨSWは、材料にもよるが２０〜２００エルステッド（Ｏｅ）であり、電流に換算すると数ｍＡ(R.H.Koch et al.,Phys.Rev.Lett.84,5419(2000), J.Z.Sun et al.,2001 8th Joint Magnetism and Magnetic Material 参照)と小さいからである。しかも、書き込み時の保磁力（Ｈｃ）は例えば数Ｏｅ〜１０Ｏｅ程度であるため、それ以上の外部磁界による内部漏洩磁界が作用すれば、所定のメモリセルに選択的に書き込みを行うことが不可能となることがある。
従って、ＭＲＡＭの実用化へのステップとして、外部磁気対策、即ち素子を外部の電磁波からシールドする磁気シールド構造の確立が切望されている。
上記したＭＲＡＭが形成された半導体チップのパッケージ構造を図２６〜図２８に例示する。
図２６はＱＦＰ（Quad Flat Package）型又はＳＯＰ（Small Outline Package）型。図２７はＱＦＪ（Quad Flat J-Leaded Package）型を示し、いずれもダイパッド３２上に不図示のＭＲＡＭが形成された半導体チップ３３が配され、ボンディングワイヤ３１によって外部リード２９と接続後に、封止材３４によってパッケージされた構造である。
また、図２８はＢＧＡ（Ball Grid Array）型を示し、インターポーザ４６上に配され、不図示のＭＲＡＭが構成された半導体チップ３３が、スルーホールめっきを介してはんだボール４１に導通したインターポーザ基板４６の電極とボンディングワイヤ３１によって接続された後に、封止材４２によってパッケージされた構造である。なお、図２８においてベントホール４７はインターポーザ基板４６にチップ（ウェーハ）を銀ペーストで装着する際の空気抜き穴である。
ＭＲＡＭをどの型のパッケージに実装するかは、その用途及びＭＲＡＭが搭載されるセットの大きさ等によって決まるものであるが、いずれの場合もＭＲＡＭを外部磁界から効果的に磁気シールドするための磁気シールド構造が必要である。
ＭＲＡＭが実装されて使用される環境は、主として高密度実装基板上であり、電子機器内部である。電子機器の種類にもよるが、近年の高密度実装の発達により、高密度実装基板上は半導体素子や通信用素子、超小型モータなどが高密度に実装されており、また、電子機器内部にはアンテナ素子や各種メカニカル部品、電源などが高密度実装され、１つの機器を構成している。
このように混載が可能であることは、不揮発性メモリとしてのＭＲＡＭの特長の１つであるが、ＭＲＡＭの周囲には直流、低周波数から高周波数に亘る広い周波数範囲の磁界成分が混在する環境となっているので、ＭＲＡＭの記録保持の信頼性確保のためには、ＭＲＡＭ自身の実装方法やシールド構造を工夫することにより外部磁界からの耐性を向上させることが求められている。
こうした外部磁界の大きさとしては、例えばクレジットカードや銀行のキャッシュカードのような磁気カードでは、５００〜６００Ｏｅの磁界に対して耐性を持たせることが規定されている。このため、磁気カードの分野ではＣｏ被覆γ−Ｆｅ２Ｏ３やＢａフェライトなどの保磁力の大きな磁性材料を用いて対応している。また、プリペイドカードの分野でも３５０〜６００Ｏｅのような磁界に対して耐性を持つ必要がある。ＭＲＡＭ素子は電子機器筐体内に実装され、持ち運ぶことも想定されるデバイスであるので、磁気カード類と同等の強い外部磁気からの耐性を持たせる必要があり、特に上記した理由から内部（漏洩）磁界の大きさを２０Ｏｅ以下、望ましくは１０Ｏｅ以下に抑える必要がある。
ＭＲＡＭの磁気シールド構造としては、ＭＲＡＭ素子のパッシベーション膜に絶縁性のフェライト(ＭｎＺｎ及びＮｉＺｎフェライト)層を使うことにより磁気シールド特性を持たせる提案がなされている（後述の特許文献１参照）。また、パーマロイのような高透磁率磁性体をパッケージの上及び下から取り付けることにより磁気シールド効果をもたせ、内部素子への磁束の侵入を防ぐ提案がなされている（後述の特許文献２参照）。
米国特許第5,902,690号明細書及び図面（第５欄、FIG.1及びFIG.3） 米国特許第5,939,772号明細書及び図面（第２欄、Fig.1及びFig.2）
ＭＲＡＭのメモリセルへの外部磁束の侵入を防ぐためには、高い透磁率かつ高い飽和磁化を持つ磁性材料を素子の周囲に巡らせ、磁束を内部へ侵入させない磁路を設けることが最も重要である。そのためには、素子を磁気シールド層で完全に覆ってしまうことが最良の手段であるが、実際のシールド構造の作製が困難であり、容易に作製することができる磁気シールドが望まれる。
しかしながら、特許文献１（米国特許第5,902,690号）のようにフェライトをパッシベーション膜に用いる場合、フェライトは酸化物磁性体であるため、スパッタ法により成膜するときには酸素欠損が生じ易く、完全なフェライトをパッシベーション膜として用いることは困難である。また、特許文献１には、膜厚の記述はないが、通常パッシベーション膜では高々０．１μｍ程度であるため、磁気シールド層としては薄すぎることからも、効果はほとんど期待できない。
また、特許文献２（米国特許第5,939,772号）では、パッケージ内にキャビティを設け、素子を囲んだパッケージの上部及び下部に、パーマロイのような高透磁率の磁性体を一体化して取り付ける構造を示しているが、これではＭＲＡＭの磁気シールドを設けたパッケージ構造は限定されてしまい、ＢＧＡパッケージなどでは困難である。
そこで本発明の目的は、パッケージ構造を変えることなく、ＭＲＡＭ素子又は磁化可能な磁性層を有するメモリ素子を外部磁界から遮蔽可能な磁気メモリ装置の実装構造及び実装基板を提供することにある。
即ち、本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリを磁気シールドするための磁気シールド層が、実装用のプリント配線板又は／及びインターポーザ基板に設けられている、磁気メモリ装置の実装構造に係るものである。
また、本発明は、磁化可能な磁性層を有するメモリ素子からなる磁気メモリを磁気シールドするための磁気シールド層が、実装用のプリント配線板又は／及びインターポーザ基板に設けられている、磁気メモリ装置の実装構造に係るものである。
また、本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリを磁気シールドするための磁気シールド層が設けられているプリント配線板又は／及びインターポーザ基板からなる、実装基板に係るものである。
また、本発明は、磁化可能な磁性層を有するメモリ素子からなる磁気メモリを磁気シールドするための磁気シールド層が設けられているプリント配線板又は／及びインターポーザ基板からなる実装基板に係るものである。
本発明によれば、磁気メモリ装置のパッケージ裏面とプリント配線板の実装面との間隔が狭くて磁気シールド層の設置スペースがない場合にも、このスペース位置を避けて磁気シールド層をプリント配線板又は／及びインターポーザ基板に設けることができ、またＢＧＡやＬＧＡ（Land Grid Array）型のパッケージ構造などの場合にも磁気シールド層を効果的位置に設けることができる。このため、ＭＲＡＭなどの磁気メモリ装置にとって高性能な磁気シールド構造を簡易に実現することができ、また、このパッケージは外部リードの延長などのパッケージの変更なしにプリント配線板に実装することができる。
上記した磁気メモリ装置の実装構造及び実装基板においては、前記磁気シールド層が、前記プリント配線板又は／及び前記インターポーザ基板の内部と一方の面（例えばメモリ素子側の表面）と他方の面（例えばメモリ素子とは反対側の裏面）との少なくとも１つに設けられていることが望ましい。
また、前記磁気ランダムアクセスメモリ又は前記磁気メモリが封止材によって封止され、前記封止材の一方の面（例えばメモリ素子のチップ表面側のパッケージ上面）と他方の面（例えばメモリ素子のチップ裏面側のパッケージ下面）と内部との少なくとも１つにも前記磁気シールド層が設けられていてもよい。
この場合、プリント配線板又は／及びインターポーザ基板に設けた磁気シールド層と封止材に設ける磁気シールド層とからなる一対の前記磁気シールド層が、前記メモリ素子を挟むようにするようにもできるため、外部磁界の遮蔽効果を更に高めることができる。
そして、前記磁気シールド層が、前記メモリ素子の少なくとも占有領域に相当する領域に設けられ、その対向辺間の距離が１５ｍｍ以下の平面形状を有していることが、磁気シールド層の磁気飽和を抑えられる点で望ましい。
また、前記磁気シールド層と、少なくとも前記メモリ素子が発する熱を放散する熱伝導性の優れた材料等からなる放熱手段との接合体を有することにより、パッケージ表面全体に均一に熱を分散させ、効率よく熱を放散できる点で望ましい。
この場合、前記放熱手段が、金属又は高熱伝導性セラミックス又は熱輻射塗料からなるのが望ましい。
具体的には、放熱手段に用いられる熱伝導性に優れた材料として、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、銅タングステン（Ｃｕ−Ｗ）合金などの金属や、酸化アルミニウム（アルミナ、Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化珪素（Ｓｉ3Ｎ4）、炭化珪素（ＳｉＣ）などの高熱伝導性セラミックスや、Ｃｕ（又はＡｌ）−ＳｉＣ合金、Ｃｕ（又はＡｌ）−炭素（Ｃ）合金などを挙げることができる。
また、放射伝熱に優れた材料として、カーボンブラックや酸化物や炭化物などのセラミックスなどが含有されている０．８〜０．９６程度の高放射率を持つ塗料（以下、熱輻射塗料と呼ぶ。）を挙げることができる。
また、前記磁気シールド層を形成する軟磁性材料が、Ｆｅ、Ｃｏ及びＮｉのうち少なくとも１種を含む高飽和磁化、高透磁率の軟磁性体からなることが望ましい。
具体的には、例えば前記磁気シールド層を形成するためのシールド材料としては、純鉄、Ｆｅ−Ｎｉ系、Ｆｅ−Ｃｏ系、Ｆｅ−Ｎｉ−Ｃｏ系、Ｆｅ−Ｓｉ系、Ｆｅ−Ａｌ−Ｓｉ系及びフェライト系等が挙げられる。その中でも、ある程度の透磁率を有することは勿論であるが、外部磁界に対して容易に飽和することのない高飽和磁化を有する材料が望ましい。このような材料としては、１．８テスラ（Ｔ）以上の飽和磁化を有する材料、特に、Ｓｉ２〜３重量％、Ｆｅ残部；Ｃｏ４７〜５０重量％、Ｆｅ残部；Ｃｏ３５〜４０重量％、Ｆｅ残部；Ｃｏ２３〜２７重量％、Ｆｅ残部；及びＣｏ４８〜５０重量％、Ｖ１〜３重量％、Ｆｅ残部；からなる群より選ばれた少なくとも１種からなる軟磁性材料が望ましい。
また、前記封止材が軟磁性フィラーを含有していると、更に磁気シールド効果を高めることができる。
そして、本発明が適用されるＭＲＡＭは、前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が狭持され、前記メモリ素子の上部及び下部に設けられたビット線及びワード線としての配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でトンネル磁気抵抗効果素子（ＴＭＲ素子）によって読み出すように構成されることが望ましい。
以下、本発明を実施するための最良の形態を図面参照下で具体的に説明する。なお、以下の説明において、実装構造及び実装基板はＭＲＡＭとして構成する磁気メモリ装置を対象に説明する。
実施の形態１
本実施の形態は、ＱＦＰ・ＳＯＰ型、ＱＦＪ型、ＢＧＡ型の各パッケージ構造において、磁気シールド層をプリント配線板に設けたものであり、それぞれの型における代表的な変形例を含むものである。
図１（ａ）は、ＱＦＰ・ＳＯＰ型において、プリント配線板に設ける磁気シールド構造の基本的形態の概略断面図を示し、ダイパッド３２上に配されたＭＲＡＭ素子（以下、ＭＲＡＭと称することがある。）３０のＭＲＡＭ部３０ａが、外部リード２９のインナープレート２９ａにボンディングワイヤ３１によって接続され、外部リード２９のアウタープレート２９ｂを除く部分が封止材（以下、パッケージと称することがある。）３４によってパッケージされた後、プリント配線板２７に実装された状態であり、磁気シールド層３５ＡがＭＲＡＭ素子３０の下方の位置でプリント配線板２７の内部に配置されている。従って、パッケージに磁気シールド層の設置を行わないこともできるため、プリント配線板２７の表面と封止材３４の下面との間隔が狭くても、外部リードを延長する等でパッケージ構造を変えないで実装することができる。ＢＧＡ型パッケージにおいても同様である。
この場合、磁気シールド層３５ＡはＭＲＡＭと同面積が望ましい（詳細は後述する）が、ＭＲＡＭよりも大きい面積で基板全体を覆っていても或る程度のシールド効果を有する（後述の各例も同様）。なお、ＭＲＡＭ３０の下方領域のプリント配線板２７内は後述するように配線等がＭＲＡＭに近接しては存在しないので、磁気シールド層を配置しても支障はない。
ここにおいてＭＲＡＭ部とは、既述した図３１で示した読み出し用電界効果トランジスタ及び図３２で示した各種の周辺回路等によって構成された部分であり、ＭＲＡＭ部にはこの周辺回路と外部とを接続するための電極パッドが設けられ、このパッドと外部リード２９とがワイヤボンディングによって接続される。
なお、図１（ａ）の下図は上図のＡ部の拡大詳細図を示す。図示の如く、外部リード２９は、インナープレート２９ａにおいてはＣｕ層３９の上面のめっき膜４５がワイヤボンドされ、このＣｕ層３９はアウタープレート２９ｂ領域においては、表面全体がめっき膜４５によって被覆された構造になっている。そしてこのような構造の外部リード２９は、プリント配線板２７の電極パッド２６に対し、はんだバンプ２８を介して接続される。
また、以降の各図においても外部リード２９は同様の構造を有し、この外部リード２９とＭＲＡＭ部３０ａとの接続、及びプリント配線板２７との接続は共通であるので他図においては説明を省略することがある。特に図２以降の各はんだボールによる接続を除く各図については、外部リード２９とプリント配線板２７との接続構造及びＭＲＡＭ素子３０の電極パッドは簡略して図示する。
図１（ｂ）は、ＱＦＰ・ＳＯＰ型においてプリント配線板とパッケージとに磁気シールド層を設ける組み合わせの基本的形態の概略断面図を示す。即ち、更に封止材３４の表面に磁気シールド層３５Ｂを貼り付けて追加した構造であり、これ以外の構成は図１（ａ）と同様である。これにより、ＭＲＡＭ３０が磁気シールド層３５Ａと３５Ｂによって挟まれた構造となるため、更に外部磁界に対するシールド効果を確実に高めることができる。この場合、プリント配線板２７に設ける磁気シールド層の代りに、磁気シールド層を封止材３４の下面に貼り付けてもよい。しかも、所定サイズの磁気シールド層３５Ｂを所定位置に貼り付けるので組み立てが簡単である。この構造を有する他の実施の形態も同様。
また、磁気シールド層は図１（ｃ）に示すように設けてもよい。即ち、図１（ｃ）は上記した図１（ａ）の形態を基に、ダイパッド３２の上面に磁気シールド層３５Ｅを配し、この磁気シールド層３５ＥとＭＲＡＭ３０との間に絶縁材４４を介在させた構造（非接触状態）である。この場合、磁気シールド層３５Ｅの厚みは薄く形成せざるを得ないが、ＭＲＡＭ３０に近接配置されることによりシールド効果が高く、プリント配線板２７に内設された磁気シールド層３５Ａによるシールド効果に磁気シールド層３５Ｅのシールド効果が加わり、シールド効果を一層高めることができる。
また、同図に仮想線で示すように、磁気シールド層３５Ｅに代えて、磁気シールド層３５Ｅを封止材３４に埋設してもよい。これにより上記した図１（ｂ）と同様にＭＲＡＭが磁気シールド層によって挟まれる構造になるため、外部磁界に対するシールド効果を高めることができる。
図２及び図３は、図１（ｂ）に示したＱＦＰ・ＳＯＰ型における組み合せの基本的形態の変形例を示す。プリント配線板２７に設ける磁気シールド層３５Ａの設置位置は、上記に限らずプリント配線板２７内の上部や下部など配線板の厚み方向、表面または基板裏面であってもよい。この場合、プリント配線板２７に設ける磁気シールド層の設置位置以外は図１（ｂ）と同様であるので、共通部分の構成の説明は省略する。
まず、図２（ａ）は、磁気シールド層３５Ａの上面とプリント配線板２７の上面とを同一面にし、磁気シールド層３５Ａをプリント配線板２７に埋設した構造であり、図２（ｂ）は、磁気シールド層３５Ａをプリント配線板２７の上面において、封止材３４との間に配置した構造である。従って、磁気シールド層３５Ａの厚みに対応してプリント配線板２７を局部的に薄く形成しても、ＭＲＡＭの下方にはＭＲＡＭに近接した配線が存在しないので、このような構造も可能である。このような図２（ａ）及び図２（ｂ）の構造においても、図１（ｂ）と同様な磁気シールド効果を発揮できる。
図３（ａ）は、磁気シールド層３５Ａの下面とプリント配線板２７の下面とを同一面にし、磁気シールド層３５Ａをプリント配線板２７に埋設した構造であり、図３（ｂ）は、磁気シールド層３５Ａをプリント配線板２７の下面に突出するようにして貼り付けた構造である。この場合も上記した図１（ｂ）と同様なシールド効果を発揮できる。
図４は、図１（ａ）に示したＱＦＰ・ＳＯＰ型における基本形態を基にした他の変形例を示す。上記した変形例はいずれも、磁気シールド層３５Ａの配置場所を変えたものであるが、この例は図１（ａ）の形態において、軟磁性フィラー（例えばフェライトフィラー）４３を含有させた封止材３４を用いてパッケージしたものである。従って、プリント配線板２７内に設けた磁気シールド層３５Ａによる磁気シールド効果に加えて、封止材３４に含有させたな磁性フィラー４３による磁気シールドによって、一層磁気シールド効果が向上する。また、仮想線で示すように、更に磁気シールド層３５Ｂを封止材３４の上に設けてもよく、これにより更に磁気シールド効果を高めることができる。
なお、上記した各変形例の構造は後述する他の実施の形態についても共通するものであり、同様の磁気シールド効果を得ることができる。
図５（ａ）は、ＱＦＪ型パッケージ構造により図１（ａ）に対応する概略断面図を示す。この例は図示の如く、外部リード２９の形状が上記した各例とは異なる以外は、上記した図１（ａ）と同様な構成のＭＲＡＭ３０が、図１（ａ）と同様に封止材３４によってパッケージ後に、プリント配線板に実装された状態であるので、各部の構成の説明は省略する。この場合も、図１（ａ）と同様な磁気シールド効果を発揮できる。
また、図５（ｂ）は、ＱＦＪ型パッケージ構造により図１（ｂ）に対応する概略断面図を示す。従って、この場合も、プリント配線板２７に設けた磁気シールド層３５Ａと封止材３４の表面に設けた磁気シールド層３５Ｂとによって、ＭＲＡＭ３０が挟まれた構造となるため、図５（ａ）に比べて外部磁界に対する磁気シールド効果が高められ、図１（ｂ）と同様のシールド効果を得ることができる。
勿論この場合も、磁気シールド層３５Ａの設置位置は、プリント配線板２７内の中央のみならず、配線板内の上部や下部など基板厚み方向や配線板の表面または裏面であってもよい。
図６（ａ）は、ＢＧＡ型パッケージ構造により図１（ａ）に対応する概略断面図を示す。この例は上記したパッケージ構造とは異なり、ＭＲＡＭ３０はインターポーザ基板４０に配置され、再配置配線のため両面に接続端子を有するインターポーザ基板の一方の面の端子（図示省略、以降のＢＧＡ型も同様）に対し、ＭＲＡＭ３０をボンディングワイヤ３１によって接続後、封止材４２によってパッケージ後に、はんだボール４１を介してプリント配線板２７の端子（図示省略）に接続された状態であり、磁気シールド層３５Ａがプリント配線板２７の内部に設けられている。従って、この場合も図１（ａ）と同様な磁気シールド効果を発揮できる。
また、図６（ｂ）は、ＢＧＡパッケージ構造により図１（ｂ）に対応する概略断面図を示す。従って、この場合もプリント配線板２７に設けた磁気シールド層３５Ａと封止材４２の表面に設けた磁気シールド層３５Ｂとによって、ＭＲＡＭが挟まれた構造となるため、図６（ａ）に比べて磁気シールド効果を高められ、図１（ｂ）と同様のシールド効果を得ることができる。
上記したインターポーザ基板とは、ＢＧＡ型などのパッケージでチップ端子とプリント配線板接続用端子とを接合、またはグリッド変換を行うために半導体チップを載せる基板を指す。インターポーザ基板の材料としては、ポリイミド系、エポキシ系、ガラスエポキシ系、アルミナ系、ガラスフッ素系などの多種の材料が使用できる。
本実施の形態によれば、磁気シールド層３５ＡがＭＲＡＭ素子３０の一方の面（下方）側において、プリント配線板２７に内設又は外接して設けられることによって、プリント配線板２７とパッケージとの間隔が狭くても、パッケージ構造を変えないでプリント配線板２７に実装することができ、ＭＲＡＭ素子３０を外部磁界から磁気シールドすることができる。更に、磁気シールド層３５Ｂを封止材３４（又は４２）の表面にも設けることができ、これによりＭＲＡＭ素子３０を挟むような構造にできるため、一層磁気シールド効果を高めることができる。そして、このような磁気シールド構造であるため、外部との間で閉じた磁気回路は形成されていないが、外部の印加磁界を効果的に集めて磁気シールドすることができる。そしてこのような構造の磁気シールド層は、磁化可能な磁性層を有するメモリ素子からなる磁気メモリの磁気シールドにも適用することができる。後述する他の実施の形態も同様。
実施の形態２
本実施の形態は、ＢＧＡ型パッケージ構造において、磁気シールド層をインターポーザ基板に設けたものであり、その基本的形態及び代表的な変形例を含むものである。
図７（ａ）は、ＢＧＡ型における基本的形態（図１（ａ）に対応）の概略断面図を示し、磁気シールド層３５Ｃがインターポーザ基板４０に内設された構造である。従って、インターポーザ基板４０の構造以外はパッケージ構造、及びプリント配線板２７との接続構造は図６（ａ）と同様であるので、これらの説明は省略する。これにより磁気シールド層３５Ｃの厚みは薄く形成されるため、実施の形態１における磁気シールド層３５Ａ、３５Ｂに比べ磁気シールド性は低いが、磁気シールド層３５ＣとＭＲＡＭ素子３０との距離（例えば２００μｍ）が近いため、十分な磁気シールド効果を発揮することができる。しかも、磁気シールド層３５Ｃがインターポーザ基板４０に設けられるため、既存のＢＧＡ型パッケージ構造を変えないで実装できる。後述する他の例も同様である。
図７（ｂ）は、ＢＧＡ型において、図１（ｂ）に対応する組み合せの基本的形態の概略断面図を示す。即ち、図７（ａ）に示した基本的形態に対し封止材４２の表面に磁気シールド層３５Ｂを追加したものである。これにより、ＭＲＡＭ３０が磁気シールド層３５Ｃと３５Ｂとによって挟まれた構造となり、更に磁気シールド効果を高めることができる。
図７（ｃ）は、上記した図７（ｂ）の形態に対して、プリント配線板２７に内設した磁気シールド層３５Ａを更に追加したものである。これにより、インターポーザ基板４０内の磁気シールド層３５Ｃがプリント配線板２７内の磁気シールド層３５Ａによって磁気シールド機能が更に強化され、磁気シールド効果を更に向上させることができる。
図８〜図１０は、図７（ａ）に示したＢＧＡ型における基本的形態の変形例を示す。勿論、この場合も磁気シールドの設置位置は、インターポーザ基板４０の中央のみならず、基板内の上部や下部など基板厚み方向や基板表面または基板裏面であってもよい。そしてこの場合もインターポーザ基板４０に設ける磁気シールド層３５Ｃの設置位置以外は図７（ａ）と同様であるので、共通部分の構成の説明は省略する。
まず、図８（ａ）は、磁気シールド層３５Ｃの上面をインターポーザ基板４０の上面と同一面に配し、磁気シールド層３５Ｃをインターポーザ基板４０に埋設し、ＭＲＡＭ３０との間に絶縁材４４を設けて磁気シールド層３５Ｃを配置した構造であり、図８（ｂ）は、磁気シールド層３５Ｃの下面をインターポーザ基板４０の下面と同一面に配し、磁気シールド層３５Ｃをインターポーザ基板４０に埋設した構造である。この構造においても、図７（ａ）と同様な磁気シールド効果を発揮できる。
図９（ａ）は、磁気シールド層３５Ｃをインターポーザ基板４０の上面に配し、ＭＲＡＭ３０との間に絶縁材４４を設け、言わば封止材４２の中に配置した状態の構造であり、図９（ｂ）は、磁気シールド層３５Ｃをインターポーザ基板４０の下面に突出するように貼り付けた構造である。この場合も図７（ａ）と同様に磁気シールド効果を発揮できる。
図１０は、磁気シールド層３５Ｄをインターポーザ基板４０と同一の厚さに形成し、インターポーザ基板４０の中央に配してＭＲＡＭとの間に絶縁材４４を設けた構造である。従って、この場合は磁気シールド層３５Ｄが厚いため磁気シールド性が高く、しかもＭＲＡＭ３０に近接して配置できることにより、上記した変形例よりも磁気シールド効果を向上させることができる。
本実施の形態によれば、磁気シールド層３５Ｃ又は３５ＤがＭＲＡＭ素子の一方の面（下方）側において、インターポーザ基板４０に内設又は外接、又はインターポーザ基板４０と同一の厚さで設けられることによって、プリント配線板２７とＢＧＡ型パッケージとの間隔が狭くてもパッケージ構造を変えないでプリント配線板２７に実装でき、ＭＲＡＭ素子３０を外部磁界から磁気シールドすることができる。更に、磁気シールド層３５Ｂを封止材４２の表面にも配置でき、これによりＭＲＡＭを挟むような構造にできるため、一層磁気シールド効果を高めることができる。そして、外部との間で磁気回路を閉じる磁気シールド構造ではないが、外部の印加磁界を効果的に集めて磁気シールドすることができる。そしてこのような磁気シールド構造は、上記した実施の形態１と同様にＭＲＡＭに限らず、磁化可能な磁性層を有するメモリ素子からなる磁気メモリの磁気シールドにも適用できる。
上記したように磁気シールド層がプリント配線板２７又はインターポーザ基板４０において、ＭＲＡＭ３０の下方に配置されても、ビア及び信号ラインはショートを回避するため磁気シールドを避けるように配線されている。図１１は主な具体例を示す。
図１１（ａ）は、ＢＧＡ型パッケージ構造のインターポーザ基板におけるＭＲＡＭ３０の下方の配線状態の一例を示す。即ち、１層目４０ａ及び２層目４０ｂからなるインターポーザ基板４０において、インターポーザ基板４０の２層目４０ｂに、磁気シールド層３５Ｃが設けられているが、ＭＲＡＭ３０の下方領域には配線等は存在せず、ＭＲＡＭ３０がボンディングワイヤ３１によって接続されるインターポーザ基板４０の電極パッド４９ａは、磁気シールド層３５Ｃとは離れた位置に設けられ、この電極パッド４９ａがスルーホールめっき５１によって反対側面の電極パッド４９ｂに導通され、電極パッド４９ｂがはんだボール４１を介してプリント配線板２７の電極パッド（図示せず）に接続されている。このような磁気シールド３５Ｃにはインターポーザ基板４０の作製工程において、フォトエッチング等によって形成される。
図１１（ｂ）は、ＢＧＡ型パッケージにおける磁気シールド層が、封止材４２の表面とプリント配線板２７に内設された場合の一例を示す。即ち、プリント配線２７が１層目２７ａ、２層目２７ｂ、３層目２７ｃ、４層目２７ｄ及び５層目２７ｅからなる積層構造に形成され、ＭＲＡＭ３０の下方には配線５２や接続プラグ５４等が存在しないプリント配線板２７の領域が設けられ、この領域の３層目２７ｃと４層目２７ｄにおいてＭＲＡＭ３０の下方に磁気シールド３５Ａが、プリント配線板２７の製造工程においてフォトエッチング等によって設けられている。図示の如く、ＭＲＡＭの下方に接地用配線５３が存在するものの、ＭＲＡＭとの間には十分な厚みの絶縁層が存在しているので、両者間での電気的な相互作用は起きない。上記した各図及び後述する各図においても同様である。
図１１（ｂ）に示すように、磁気シールドは多層基板においては多層領域及び全層領域で配置されているのが望ましいが、次に示すように単層領域で配置されている場合でもその効果を有する。このことは、図１１（ａ）に示したインターポーザ基板においても同様である。
図１１（ｃ）は、上記した図１１（ｂ）と同様な層構成を有するプリント配線板２７において、磁気シールド層３５Ａがプリント配線板２７の３層目２７ｃに設けられている。
磁気シールド層は、図１１に示した配線を介して間接的に磁気シールド層の熱を外部に放熱しているが、プリント配線板２７の回路上で問題がなければ、放熱手段を用いて磁気シールド層から、例えばヒートスプレッダを用い、又はサーマルビアを用いて接地用配線と接続することにより、接地用配線に熱を逃がし、基板全体に有効に熱を分散させることが可能となる。以下、図１２及び図１３に主な具体例を例示する。
図１２（ａ）は、図１（ａ）に示した構造の磁気シールド層３５Ａの下面に接合され、プリント配線板２７に内蔵された状態にヒートスプレッダ３７を配したものであり、これにより磁気シールド層３５Ａの熱を均一にプリント配線板２７に分散させることができる。
また、図１２（ｂ）は、同じく図１（ａ）に示した磁気シールド層３５Ａの下面に接合され、ヒートスプレッダ３７を外部に露出する状態に配したものであり、図１２（ａ）の場合と同様に、磁気シールド層３５Ａの熱をプリント配線板２７に分散できることに加え、その熱を直接空気中に放散でき、一層放熱効果を高めることができる。このような放熱手段は他のパッケージ構造にも共通する。
なお、図示省略したがこの場合、ヒートスプレッダ３７の露出面は放熱率を高める加工がなされているのがよい。例えば、ヒートスプレッダ３７がアルミニウムからなる場合には、表面を黒アルマイト処理することにより放熱性を高めることができる。また、放射伝熱に優れた材料として、カーボンブラックや酸化物や炭化物などのセラミックスなどが含有されている０．８〜０．９６程度の高放射率を持つ熱輻射塗料を塗布することにより、表面からの放射率を高めることができる。また、熱輻射塗料の代わりに市販のスプレー塗料などにも放射率が高いセラミックス材料等が含まれていることが多く、これらの塗料を用いてもよい。
図１３（ａ）、（ｂ）及び（ｃ）は、それぞれ図１１（ａ）及び（ｂ）に示した実装構造に、実装基板を貫通するサーマルビア３６を形成し、パッケージ下面とプリント配線板２７との間にフェーズチェンジ材５５を配し、これとサーマルビア３６を介してＭＲＡＭパッケージとその磁気シールド層３５Ａとを熱的に接続した例である。これにより、磁気シールド層３５Ａはヒートシンクの役割も兼ねることになると共に、サーマルビア３６と磁気シールド３５Ａによって、プリント配線板２７への熱の流れが促進される、これは他の実施の形態等にも共通する。
このような放熱手段として好適な熱伝導性に優れた材料として、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、銅タングステン（Ｃｕ−Ｗ）合金などの金属や、酸化アルミニウム（アルミナ、Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化珪素（Ｓｉ3Ｎ4）、炭化珪素（ＳｉＣ）などの高熱伝導性セラミックスや、Ｃｕ（又はＡｌ）−ＳｉＣ合金、Ｃｕ（又はＡｌ）−炭素（Ｃ）合金などを挙げることができる。ただし、これらに限定されるものではない。
そして、サーマルビア３６は、スルーホールめっき、又は銅或いは銀ペーストの塗布によって形成するのがよい。フェーズチェンジ材５５は、加熱した時に塑性変形もしくは流動化する放熱材料であり、室温では放熱シートと同じくシート成型品である。従って、ハンドリングが容易であり、加熱することによりベース材が塑性変形もしくは流動化し、放熱グリースのようにチップと放熱部材の間に密着する。その結果，優れた放熱性が得られる。即ち、フェーズチェンジ材は放熱シートの作業性と放熱グリースの放熱性を兼ね備えた材料である。ベース材となる樹脂としては一般的に低分子ポリエチレン、低分子ポリプロピレンなどにパラフィンなどの可塑剤が配合されることが多い。中には、アルミナ、窒化アルミニウム、窒化ホウ素などの高熱伝導性セラミックスフィラーが含有されたものがある。
上記した実施の形態の磁気シールド層は、上記したような実装形態への応用にとどまらず、図１４に示すようなスタック実装形態やＭＣＭ（Multi Chip Module）実装形態などへの応用の際にも磁気シールド効果を発揮する。図１４（ａ）はＭＲＡＭと他のチップのスタック実装形態に適用した一例の概略図、図１４（ｂ）はＭＲＡＭパッケージのスタック実装形態に適用した一例の概略図、図１４（ｃ）はＭＲＡＭとその他のチップを平置き構造に配置したＭＣＭ実装形態に適用した一例の概略図を示す。
即ち、図１４（ａ）は、インターポーザ基板４０に内接した磁気シールド層３５Ｃと封止材４２の表面に磁気シールド層３５Ｂを設けたＢＧＡ型パッケージ構造において、ＭＲＡＭ３０上に例えばＲＦ（Radio Frequency）等の他の素子５６が不図示の絶縁層を介して積層された状態で樹脂封止された後、プリント配線板２７に実装されたものであるが、このように上下方向から挟まれる構造にすることにより、複数の磁気メモリに対しても外部磁界から磁気シールドすることができる。
図１４（ｂ）は、ＱＦＰ・ＳＯＰ型パッケージ構造にパッケージされたＭＲＡＭ３０が積層され、プリント配線板２７に内設された磁気シールド層３５Ａと、上積みのパッケージの封止材３４の表面に設けた磁気シールド層３５Ｂとによって、双方のＭＲＡＭ３０が挟まれる構造であるが、このような複数のＭＲＡＭの積層構造に対しても、上記と同様に磁気シールドすることができる。
また、図１４（ｃ）は、ＢＧＡパッケージ構造において、ＭＲＡＭ３０と例えばＲＦ（Radio Frequency）等の他の素子５６とを平置き構造に配した状態で封止材４２によってパッケージされた後に、プリント配線板に実装されたものであり、磁気シールド層３５Ａがプリント配線板２７内と封止材４２の表面において、ＭＲＡＭ３０の占有領域の上下に配置されＭＲＡＭ３０のみを外部磁界から磁気シールドする構造になっている。この場合、インターポーザ４０、磁気シールド層３５Ｃ又はプリント配線板２７の磁気シールド層３５Ａのいずれかを省略してもよい。これによっても十分に磁気シールド効果を発揮できる。
図１５は、ＭＲＡＭ３０Ａがボールバンプ４１を介してインターポーザ基板４０にフリップチップ実装された後に個片化されたものが、プリント配線板２７の電極パッド２６とインターポーザ基盤４０の電極パッド４９ｂとの間、又はインターポーザ基板４０同士の電極パッド４９ａと４９ｂとの間をボールバンプ４８を介して接続され、積層構造のＭＣＭとして構成された例の概略断面図を示すが、プリント配線板２７に内設の磁気シールド層３５Ａと各インターポーザ基板４０に内設の磁気シールド層３５Ｃとの間、又はインターポーザ基板４０の磁気シールド層同士の間にＭＲＡＭ３０Ａが挟まれた構造となるため、十分にＭＲＡＭ３０を外部磁界から磁気シールドすることができる。この場合、ＭＲＡＭとＭＲＡＭ以外の異なるチップとのスタック構造であってよい、後述の図１６も同様。
また、図１６は、ＢＧＡ型パッケージ構造にパッケージされたＭＲＡＭ３０Ａが、インターポーザ基板４０にボンディングワイヤ３１を介して実装後に封止材４２によりパッケージ後に個片化されたものが、図１５と同様にしてプリント配線板２７上に積層されたＭＣＭ構造の一例を示す概略断面図であるが、この場合も図１５と同様な磁気シールド層構造により、同様の磁気シールド効果を発揮できる。
上記した磁気シールド層は、ＭＣＭ実装形態においてパッケージ全面に張り巡らせることでその効果を発揮するが、大き過ぎても良くなく、上記した各図に示すように、ＭＲＡＭ素子の占有面積程度（ＭＲＡＭ素子面積＜磁気シールド面積＜パッケージ面積）とすることで更なる効果を発揮する。即ち、磁気シールドが大きすぎるとその分外部からの取り込み磁界量も増大し、漏洩磁界も大きくなるからである。
上記した各実施の形態のＭＲＡＭ素子について、正常な動作の保証を確認するためにシールド効果の実験、検討を行った。
まず、プリント配線板２７内のみに磁気シールド３５Ａ設置の効果とを確認するため検証を行った。図１７（ａ）にその実験装置の概略図を示す。即ち、図１７（ｂ）（図１（ａ）、図５（ａ）及び図６（ａ）に対応）のように、プリント配線板２７のみに磁気シールド層３５Ａを設けた場合をモデルとして、磁気シールド層３５Ａから１．７ｍｍの位置にガウスメータ３８を配置して、直流外部磁界を磁気シールド層と平行に印加し、ガウスメータ３８を磁気シールド層３５Ａと平行に移動させることにより、端部から中心部までの内部磁界強度（磁気シールド層からの漏洩磁界強度）を測定した。
この場合、プリント配線板２７内設の磁気シールド層３５Ａを想定し、磁気シールド層３５ＡからＭＲＡＭ素子までの距離を１．７ｍｍとしてガウスメータ３８を配置し、磁気シールド層の形状を１５ｍｍ×１５ｍｍ×０．２ｍｍとし、外部磁界強度（Ｏｅ）を５００、３００、１００、５０としたときのそれぞれの内部磁界強度（Ｏｅ）を測定し、そのシールド効果の確認実験を行った。シールド層の材料としては、Ｆｅ−４９Ｃｏ−２Ｖを用いた。
図１８は、この測定により得られた外部磁界強度に対する中心内部侵入磁界強度の測定結果を示す。これより、図６（ｂ）に示したような２層の磁気シールド層によって挟まれたサンドウィッチ構造の場合（この測定結果は後述する）よりも効果は低いものの、基板内単層のみに磁気シールド層を設置しても、外部磁界強度に対してある程度の磁気シールド効果を有することが分かった。これより、大型機器内など外部磁界強度がそれほど大きくないところでのＭＲＡＭ使用の際には、磁気シールド層は基板内設置のみで対応することが可能であり、機器の薄型化に貢献することができる。
次に、インターポーザ基板４０内のみに磁気シールド層３５Ｃを設けた場合についても、図１７（ａ）と同じ要領で磁気シールド効果を有することを確認するため検証を行った。図１９（ａ）にその実験装置の概略図を示す。即ち、図１９（ｂ）（図７（ａ）に対応）におけるインターポーザ基板４０内のみの装着を想定し、磁気シールド層３５からＭＲＡＭ素子までの距離を２００μｍ、磁気シールド形状を１５ｍｍ×１５ｍｍ×厚さ（１０μｍ、２０μｍ、３０μｍ…）とし、シールド効果の確認実験を行った。磁気シールド材料としては、Ｆｅ−４９Ｃｏ−２Ｖを用いた。
図２０は、１０〜５０μｍの磁気シールド層厚における、外部磁界強度に対する中心内部侵入磁界強度の測定結果を示す。
その結果、外部磁界が２０Ｏｅのとき中心内部漏洩磁界強度（ＭＲＡＭ素子に影響する磁界強度）は、１０Ｏｅ程度又はそれ以下にまで低減することができ、インターポーザ基板内に磁気シールド層を設けた場合においても、磁気シールド効果を有することが確認できた。
これより、外部磁界強度が数１０Ｏｅと小さい環境における磁気シールドの場合には１０〜５０μｍ程度の薄い磁気シールド層だけでも対応できることが分かる。また、外部磁界強度が数１０Ｏｅ以上の大きい環境において磁気シールドを施す場合には、インターポーザ４０内に設置する磁気シールド層に加え、パッケージ設置の磁気シールド層やプリント配線板内に設置の磁気シールド層等を併用することによって、漏洩した数１０Ｏｅ程度の外部磁界に対しても、所望のシールド効果を得ることができ、シールド効果のより大きな磁気シールド構造を有することが可能となる。
次に、プリント配線板２７内とパッケージの表面に磁気シールド層を設置した場合の磁気シールド効果を確認するための検証を行った。図２１（ａ）はその実験装置の概略図を示す。即ち、図２１（ｂ）（図１（ｂ）、図５（ｂ）及び図６（ｂ）に対応）のように、パッケージ上部に磁気シールド層３５Ｂを配し、プリント配線板２７内に磁気シールド層３５Ａを設置した場合をモデルとして、１５ｍｍ×１５ｍｍの２枚のシールド層を３．４５ｍｍの間隔で配置し、その中心部にガウスメータ３８を設置した。そして、直流外部磁界を磁気シールド層３５Ａ、３５Ｂと平行に印加し、ガウスメータを磁気シールド層と平行に移動させることにより、端部から中心部までの内部磁界強度（磁気シールド層からの漏洩磁界強度）を測定した。
図２２は、ＭＲＡＭ素子の上下をシールド層の長さＬ（Ｌ：１５ｍｍ）の磁気シールド層で挟む構造（サンドウィッチ構造）における、外部磁界強度に対する内部侵入磁界強度の測定結果を示す。シールド層の材料としては、飽和磁化Ｍｓ＝２．３Ｔと高い飽和磁化を有するＦｅ−４９Ｃｏ−２Ｖを用い、磁気シールド層厚は２００μｍとした。また、外部磁界として、５００Ｏｅの磁界を印加した。
図２２により、この磁気シールド構造によって、５００Ｏｅの外部磁界に対してＬ１の長さのチップ（ＭＲＡＭ）が位置する５ｍｍ角（５〜１０ｍｍ領域）範囲の内部磁界強度を２０Ｏｅ未満に押さえることができ、有効な磁気シールド構造であることが確認できた。
更に、図２３（ａ）に示すように、図２１（ａ）に示した実験装置と同様な構成において、磁気シールド層３５Ａ、３５Ｂの１辺の長さ（Ｌ）を変え、Ｌを１０ｍｍ、１５ｍｍ、２０ｍｍ、２８ｍｍとした場合について、外部印加磁界強度５００Ｏｅ下での内部磁界強度を測定した。
図２３（ｂ）は、この測定において端部からの距離に対して内部磁界強度をプロットしたグラフである。このグラフによると、１辺の長さが２８ｍｍ又は２０ｍｍの場合は、中心部での磁界強度が大きくなっている。これは、磁気シールド層３５Ａ（或いは３５Ｂ）の中心付近で磁気飽和が起こり、遮蔽効果が十分発揮されなくなるためである。これに対し、１辺の長さが１５ｍｍ又は１０ｍｍの場合は、磁界強度は中心部においても十分低く抑えられて１０〜２００Ｏｅ以下であり、上記した図２２と同様な結果となっている。
このように、磁気シールド層の磁気飽和は、面方向中心部ほど起こり易く、磁気シールド層のシールド効果が有効に作用する領域は、磁気シールド層の磁気飽和現象によって制限され、磁性材料の特性、厚み、１辺の長さで定まることが明らかとなった。
例えば、磁気シールド層としてＦｅＣｏＶを用いて５００Ｏｅ以上の高い磁界強度を遮蔽するには、その厚さが２００μｍである場合、磁気シールド層３５Ａ及び３５Ｂの１辺の長さ（又は対向辺間の距離）を１５ｍｍ以下とすれば、面方向中心部においてもシールド効果が有効に作用し、ＭＲＡＭ素子の磁気シールド層として利用できる。また、その厚さが１５０μｍである場合には、磁気シールド層の一辺の長さを１０ｍｍ以下とすれば、同様の効果が期待できる。図２２及び図２３に示した磁気シールド性は上記した各実施の形態に共通する。
次に、インターポーザ基板内とパッケージの表面に磁気シールド層を設置した場合についても、磁気シールド効果を確認するための検証を行った。図２４（ａ）はその実験装置の概略図を示す。即ち、図２４（ｂ）（図７（ｂ）に対応）のように、パッケージ上部に磁気シールド層３５Ｂを配し、インターポーザ基板４０内に磁気シールド層３５Ｃを設置した場合をモデルとして、パッケージ上面に対応する磁気シールド３５Ｂの形状を１５ｍｍ×１５ｍｍ×０．２ｍｍとし、インターポーザ基板内に対応する磁気シールド３５Ｃの形状を１５ｍｍ×１５ｍｍとし、厚さを０．０２ｍｍ、０．０３ｍｍ、０．０４ｍｍ、０．０５ｍｍと変えた場合の内部磁界強度を測定した。２層の磁気シールドの間隔は、３．４５ｍｍである。シールド材料としては、Ｆｅ−４９Ｃｏ−２Ｖを用いた。
図２５には、この測定により得られた外部磁界強度に対する中心内部侵入磁界強度の測定結果を示す。この結果、磁気シールド層の厚さが２０μｍの場合は、外部磁界強度が３００Ｏｅのとき内部磁界強度は７４．５Ｏｅ、外部磁界居度が５０Ｏｅのとき内部磁界強度は７．６Ｏｅであり、図１９及び図２０に示すインターポーザ基板内のみの場合と比較して、より大きな磁気シールド効果を有する構造を作ることが可能である。
上記した各種の実験の結果、プリント配線板２７又はインターポーザ基板４０のみに単独に磁気シールド層を設けても磁気シールド効果を発揮し、更にパッケージ上に磁気シールド層を設けて組み合わせることにより、より大きな磁気シールド効果を発揮することが証明できる。
従って、プリント配線板又はインターポーザ基板に磁気シールド層を単独に設ける場合、またはパッケージ上にも設けて組み合せる場合は、ＭＲＡＭを装着する機器等におけるＭＲＡＭの作製条件や、設置スペースの有無、又は外部磁界強度などの要因に応じて様々に変化させることが必要であるが、上記した各実施の形態はこのような諸条件に対応することが可能であり、これによって機器の薄型化に貢献することができる。
上述した各実施の形態によれば、磁気メモリ装置のパッケージ裏面とプリント配線板の実装面との間隔が狭くて磁気シールド層の設置スペースがない場合にも、このスペース位置を避けて磁気シールド層をプリント配線板又は／及びインターポーザ基板に設けることができ、またＢＧＡやＬＧＡパッケージ構造などの場合も磁気シールド層を効果的位置に設けることができる。更に、ＭＲＡＭを挟んだ構造又はＭＲＡＭに対して複数の磁気シールド層を設けることができる。このため、ＭＲＡＭなどの磁気メモリ装置にとって高性能な磁気シールド構造を簡易に実現することができ、また、このパッケージが外部リードの延長などのパッケージの変更なしにプリント配線板に実装することができる。
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々に変形することができる。
例えば、上述した磁気シールド材料の組成、種類、磁気シールド層の厚さや配置及びＭＲＡＭの構造等は様々に変化させてよい。
また、実施の形態の磁気メモリ装置の実装構造及び実装基板は、ＭＲＡＭに限らず磁化可能な磁性層を有するメモリ素子からなる他の磁気メモリ装置にも適用可能である。
本発明の実施の形態１に基づくＱＦＰ・ＳＯＰ型パッケージによる磁気シールド構造を示す概略断面図である。 同、ＱＦＰ・ＳＯＰ型パッケージによる磁気シールド構造の変形例を示す概略断面図である。 同、ＱＦＰ・ＳＯＰ型パッケージによる磁気シールド構造の変形例を示す概略断面図である。 同、ＱＦＰ・ＳＯＰ型パッケージによる磁気シールド構造の変形例を示す概略断面図である。 同、ＱＦＪ型パッケージによる磁気シールド構造を示す概略断面図である。 同、ＢＧＡ型パッケージによる磁気シールド構造を示す概略断面図である。 本発明の実施の形態２に基づくＢＧＡ型パッケージによる磁気シールド構造を示す概略断面図である。 同、ＢＧＡ型パッケージによる磁気シールド構造の変形例を示す概略断面図である。 同、ＢＧＡ型パッケージによる磁気シールド構造の変形例を示す概略断面図である。 同、ＢＧＡ型パッケージによる磁気シールド構造の変形例を示す概略断面図である。 本発明の実施の形態１に基づくＢＧＡ型パッケージによる磁気シールド構造の具体例を示す概略断面図である。 同、ＢＧＡ型パッケージによる磁気シールド層に放熱手段を併用した概略断面図である。 同、ＢＧＡ型パッケージによる磁気シールド層に放熱手段を併用した具体例を示す概略断面図である。 本発明の磁気シールド構造を有するＭＲＡＭパッケージによるＭＣＭ構造の概略断面図である。 同、磁気シールド構造を有するＢＧＡ型パッケージによる積層構造のＭＣＭの一例を示す概略断面図である。 同、磁気シールド構造を有するＢＧＡ型パッケージによる積層構造のＭＣＭの一例を示す概略断面図である。 プリント配線板のみに磁気シールド層を設けた場合の内部磁界強度の測定装置を示す概略断面図である。 同、内部磁界強度実測値のデータである。 インターポーザ基板のみに磁気シールド層を設けた場合の内部磁界強度の測定装置を示す概略断面図である。 同、内部磁界強度実測値のデータである。 プリント配線板とパッケージ表面に磁気シールド層を設けた場合の内部磁界強度の測定装置を示す概略断面図である。 同、内部磁界強度の測定距離に対するデータをプロットしたグラフである。 同、内部磁界強度を磁気シールド層長さ別に測定したデータをプロットしたグラフである。 インターポーザ基板とパッケージ表面に磁気シールド層を設けた場合の内部磁界強度の測定装置を示す概略断面図である。 同、内部磁界強度実測値のデータである。 ＱＦＰ・ＳＯＰ型パッケージ構造を示す概略断面図である。 ＱＦＪ型パッケージ構造を示す概略断面図である。 ＢＧＡ型パッケージ構造を示す概略断面図である。 ＭＲＡＭのＴＭＲ素子の概略斜視図である。 ＭＲＡＭのメモリセル部の一部の概略斜視図である。 ＭＲＡＭのメモリセルの概略斜視図である。 ＭＲＡＭの等価回路図である。 ＭＲＡＭの書き込み時の磁界応答特性図である。 ＭＲＡＭの読み出し動作原理図である。
符号の説明
２６、４９ａ、４９ｂ…電極パッド、２７…プリント配線板、２８…はんだバンプ、
２９…外部リード、２９ａ…インナープレート、２９ｂ…アウタープレート、
３０、３０Ａ…ＭＲＡＭ素子、３０ａ…ＭＲＡＭ部、３１…ボンディングワイヤ、
３２…ダイパッド、３４、４２…封止材、
３５Ａ、３５Ｂ、３５Ｃ、３５Ｄ、３５Ｅ、５０Ａ、５０Ｂ…磁気シールド層、
３６…サーマルビア、３７…ヒートスプレッダ、３８…ガウスメータ、３９…Ｃｕ層、
４０…インターポーザ基板、４１、４８…ボールバンプ、４３…軟磁性フィラー、
４４…絶縁材、５１…スルーホールめっき、５２…配線、５３…接地用配線、
５４…プラグ、５５…フェースチェンジ材、５６…他の素子、
Ｌ…シールド層長さ、Ｌ’…チップ長さ

Claims (25)

  1. 磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリを磁気シールドするための磁気シールド層が、実装用のプリント配線板又は／及びインターポーザ基板に設けられている、磁気メモリ装置の実装構造。
  2. 磁化可能な磁性層を有するメモリ素子からなる磁気メモリを磁気シールドするための磁気シールド層が、実装用のプリント配線板又は／及びインターポーザ基板に設けられている、磁気メモリ装置の実装構造。
  3. 前記磁気シールド層が、前記プリント配線板の内部と一方の面と他方の面との少なくとも１つに設けられている、請求項１又は２に記載した磁気メモリ装置の実装構造。
  4. 前記磁気ランダムアクセスメモリ又は前記磁気メモリが封止材によって封止され、前記封止材の一方の面と他方の面と内部との少なくとも１つにも前記磁気シールド層が設けられている、請求項３に記載した磁気メモリ装置の実装構造。
  5. 前記磁気シールド層が、前記インターポーザ基板の内部と一方の面と他方の面との少なくとも１つに設けられている、請求項１又は２に記載した磁気メモリ装置の実装構造。
  6. 前記磁気ランダムアクセスメモリ又は前記磁気メモリが封止材によって封止され、前記封止材の一方の面と他方の面と内部との少なくとも１つにも前記磁気シールド層が設けられている、請求項５に記載した磁気メモリ装置の実装構造。
  7. 一対の前記磁気シールド層が、前記メモリ素子を挟むように設けられている、請求項１又は２に記載した磁気メモリ装置の実装構造。
  8. 前記磁気シールド層が、前記メモリ素子の少なくとも占有領域に相当する領域に設けられている、請求項１又は２に記載した磁気メモリ装置の実装構造。
  9. 前記磁気シールド層が、その対向辺間の距離が１５ｍｍ以下の平面形状を有している、請求項８に記載した磁気メモリ装置の実装構造。
  10. 前記磁気シールド層と、少なくとも前記メモリ素子が発する熱を拡散する放熱手段との接合体を有する、請求項１又は２に記載した磁気メモリ装置の実装構造。
  11. 前記放熱手段が、金属又は高熱伝導性セラミックス又は熱輻射塗料からなる、請求項１０に記載した磁気メモリ装置の実装構造。
  12. 前記磁気シールド層を形成する軟磁性材料が、Ｆｅ、Ｃｏ及びＮｉのうち少なくとも１種を含む高飽和磁化、高透磁率の軟磁性体からなる、請求項１又は２に記載した磁気メモリ装置の実装構造。
  13. 前記封止材が軟磁性フィラーを含有している、請求項１又は２に記載した磁気メモリ装置の実装構造。
  14. 前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上部及び下部に設けられた配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でトンネル磁気抵抗効果素子によって読み出すように、前記メモリ素子が構成された、請求項１に記載した磁気メモリ装置の実装構造。
  15. 磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリを磁気シールドするための磁気シールド層が設けられているプリント配線板又は／及びインターポーザ基板からなる、実装基板。
  16. 磁化可能な磁性層を有するメモリ素子からなる磁気メモリを磁気シールドするための磁気シールド層が設けられているプリント配線板又は／及びインターポーザ基板からなる実装基板。
  17. 前記磁気シールド層が、前記プリント配線板の内部と一方の面と他方の面との少なくとも１つに設けられている、請求項１５又は１６に記載した実装基板。
  18. 前記磁気シールド層が、前記インターポーザ基板の内部と一方の面と他方の面との少なくとも１つに設けられている、請求項１５又は１６に記載した実装基板。
  19. 一対の前記磁気シールド層が、前記メモリ素子を挟むように設けられている、請求項１５又は１６に記載した実装基板。
  20. 前記磁気シールド層が、前記メモリ素子の少なくとも占有領域に相当する領域に設けられている、請求項１５又は１６に記載した実装基板。
  21. 前記磁気シールド層が、その対向辺間の距離が１５ｍｍ以下の平面形状を有している、請求項２０に記載した実装基板。
  22. 前記磁気シールド層と、少なくとも前記メモリ素子が発する熱を放散する放熱手段との接合体を有する、請求項１５又は１６に記載した実装基板。
  23. 前記放熱手段が、金属又は高熱伝導性セラミックス又は熱輻射塗料からなる、請求項２２に記載した実装基板。
  24. 前記磁気シールド層を形成する軟磁性材料が、Ｆｅ、Ｃｏ及びＮｉのうち少なくとも１種を含む高飽和磁化、高透磁率の軟磁性体からなる、請求項１５又は１６に記載した実装基板。
  25. 前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上部及び下部に設けられた配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でトンネル磁気抵抗効果素子によって読み出すように、前記メモリ素子が構成される、請求項１５に記載した実装基板。
JP2003394965A 2003-11-26 2003-11-26 磁気メモリ装置の実装構造及び実装基板 Pending JP2005158985A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003394965A JP2005158985A (ja) 2003-11-26 2003-11-26 磁気メモリ装置の実装構造及び実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003394965A JP2005158985A (ja) 2003-11-26 2003-11-26 磁気メモリ装置の実装構造及び実装基板

Publications (1)

Publication Number Publication Date
JP2005158985A true JP2005158985A (ja) 2005-06-16

Family

ID=34720842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394965A Pending JP2005158985A (ja) 2003-11-26 2003-11-26 磁気メモリ装置の実装構造及び実装基板

Country Status (1)

Country Link
JP (1) JP2005158985A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104573A (ja) * 2005-10-07 2007-04-19 Olympus Corp 冷却撮像ユニット及びその撮像冷却ユニットが搭載された撮像装置
JP2008198921A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd モジュール部品及びその製造方法
WO2008105315A1 (ja) * 2007-02-27 2008-09-04 Renesas Technology Corp. 磁気メモリチップ装置の製造方法
US7692956B2 (en) 2005-10-03 2010-04-06 Nec Corporation Magnetic random access memory
WO2011025898A1 (en) * 2009-08-26 2011-03-03 Qualcomm Incorporated System and method to manufacture magnetic random access memory
KR101099577B1 (ko) 2009-09-18 2011-12-28 앰코 테크놀로지 코리아 주식회사 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지
CN102651449A (zh) * 2011-02-23 2012-08-29 飞思卡尔半导体公司 Mram器件及其装配方法
JP2013065689A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 配線基板
JP2013145844A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置
JP2015053450A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置及びその製造方法
JP2015065397A (ja) * 2013-08-26 2015-04-09 株式会社東芝 半導体装置
JP2015192555A (ja) * 2014-03-28 2015-11-02 株式会社東芝 半導体装置
WO2019032434A1 (en) * 2017-08-08 2019-02-14 Everspin Technologies, Inc. MULTI-LAYER FRAME HOUSINGS FOR INTEGRATED CIRCUITS HAVING A MAGNETIC SHIELD INTEGRATED THEREIN, AND ASSOCIATED METHODS
CN110634841A (zh) * 2018-06-22 2019-12-31 南亚科技股份有限公司 一种半导体元件及其形成方法
US10644225B2 (en) 2015-04-27 2020-05-05 Toshiba Memory Corporation Magnetic memory device
CN112151668A (zh) * 2019-06-28 2020-12-29 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11172573B2 (en) 2016-12-28 2021-11-09 Mitsubishi Electric Corporation Power supply device
CN114242685A (zh) * 2021-12-01 2022-03-25 展讯通信（上海）有限公司 双面封装组件及其形成方法
US11772829B2 (en) 2018-06-27 2023-10-03 Mitsubishi Electric Corporation Power supply device
WO2024029313A1 (ja) * 2022-08-01 2024-02-08 株式会社村田製作所 モジュール

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692956B2 (en) 2005-10-03 2010-04-06 Nec Corporation Magnetic random access memory
JP2007104573A (ja) * 2005-10-07 2007-04-19 Olympus Corp 冷却撮像ユニット及びその撮像冷却ユニットが搭載された撮像装置
JP2008198921A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd モジュール部品及びその製造方法
US8124425B2 (en) 2007-02-27 2012-02-28 Renesas Electronics Corporation Method for manufacturing magnetic memory chip device
US8524510B2 (en) 2007-02-27 2013-09-03 Renesas Electronics Corporation Method for manufacturing magnetic memory chip device
WO2008105315A1 (ja) * 2007-02-27 2008-09-04 Renesas Technology Corp. 磁気メモリチップ装置の製造方法
WO2011025898A1 (en) * 2009-08-26 2011-03-03 Qualcomm Incorporated System and method to manufacture magnetic random access memory
CN102484111A (zh) * 2009-08-26 2012-05-30 高通股份有限公司 制造磁性随机存取存储器的系统和方法
US8208290B2 (en) 2009-08-26 2012-06-26 Qualcomm Incorporated System and method to manufacture magnetic random access memory
KR101099577B1 (ko) 2009-09-18 2011-12-28 앰코 테크놀로지 코리아 주식회사 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지
CN102651449A (zh) * 2011-02-23 2012-08-29 飞思卡尔半导体公司 Mram器件及其装配方法
US8466539B2 (en) 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
JP2013065689A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 配線基板
JP2013145844A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置
JP2015065397A (ja) * 2013-08-26 2015-04-09 株式会社東芝 半導体装置
JP2015053450A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置及びその製造方法
JP2015192555A (ja) * 2014-03-28 2015-11-02 株式会社東芝 半導体装置
US10644225B2 (en) 2015-04-27 2020-05-05 Toshiba Memory Corporation Magnetic memory device
US11172573B2 (en) 2016-12-28 2021-11-09 Mitsubishi Electric Corporation Power supply device
WO2019032434A1 (en) * 2017-08-08 2019-02-14 Everspin Technologies, Inc. MULTI-LAYER FRAME HOUSINGS FOR INTEGRATED CIRCUITS HAVING A MAGNETIC SHIELD INTEGRATED THEREIN, AND ASSOCIATED METHODS
US10643954B2 (en) 2017-08-08 2020-05-05 Everspin Technologies, Inc. Multilayer frame packages for integrated circuits having a magnetic shield integrated therein, and methods therefor
CN110634841A (zh) * 2018-06-22 2019-12-31 南亚科技股份有限公司 一种半导体元件及其形成方法
US11772829B2 (en) 2018-06-27 2023-10-03 Mitsubishi Electric Corporation Power supply device
CN112151668A (zh) * 2019-06-28 2020-12-29 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN114242685A (zh) * 2021-12-01 2022-03-25 展讯通信（上海）有限公司 双面封装组件及其形成方法
WO2024029313A1 (ja) * 2022-08-01 2024-02-08 株式会社村田製作所 モジュール

Similar Documents

Publication Publication Date Title
JP4013140B2 (ja) 磁気メモリ装置
JP4096302B2 (ja) 磁気メモリ装置
JP2005158985A (ja) 磁気メモリ装置の実装構造及び実装基板
US10923650B2 (en) Magneto-resistive chip package including shielding structure
US6741495B2 (en) Magnetic memory device and magnetic substrate
EP1575054B1 (en) Magnetic shield member, magnetic shield structure, and magnetic memory device
US8652880B2 (en) Semiconductor device and method of manufacturing same
US20040232536A1 (en) Semiconductor device comprising magnetic element
JP2014140068A (ja) 磁気トンネル接合デバイスおよびその製造
JP3961914B2 (ja) 磁気メモリ装置
JP2003115578A (ja) 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
US9607950B2 (en) Package substrate and semiconductor package including the same
JP4147466B2 (ja) 磁気メモリ装置
JP2004207322A (ja) 磁気メモリ装置
JP2004221463A (ja) 磁気メモリ装置
US20220344578A1 (en) Package structure and manufacturing method thereof
US20050121809A1 (en) Information storage apparatus and electronic device in which information storage apparatus is installed
JP2005078693A (ja) 磁気メモリ装置及びその実装構造
JP2004193246A (ja) 磁気メモリ装置
JP2004221289A (ja) 磁気メモリ装置
KR102604273B1 (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법