JP2015065397A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015065397A
JP2015065397A JP2014027107A JP2014027107A JP2015065397A JP 2015065397 A JP2015065397 A JP 2015065397A JP 2014027107 A JP2014027107 A JP 2014027107A JP 2014027107 A JP2014027107 A JP 2014027107A JP 2015065397 A JP2015065397 A JP 2015065397A
Authority
JP
Japan
Prior art keywords
soft magnetic
semiconductor device
magnetic body
magnetoresistive memory
memory chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014027107A
Other languages
English (en)
Other versions
JP6220282B2 (ja
Inventor
裕亮 赤田
Yusuke Akada
裕亮 赤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014027107A priority Critical patent/JP6220282B2/ja
Publication of JP2015065397A publication Critical patent/JP2015065397A/ja
Application granted granted Critical
Publication of JP6220282B2 publication Critical patent/JP6220282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】外部磁場の影響を効果的に低減できる半導体装置を提供する。【解決手段】半導体装置100は、基板101と、基板101に実装される磁気抵抗メモリチップ102と、基板101と磁気抵抗メモリチップ102との間に配置され、磁気抵抗メモリチップ102の裏面を覆う第1の軟磁性体103と、磁気抵抗メモリチップ102の表面を覆う第2の軟磁性体104と、磁気抵抗メモリチップ102の側面を覆う第3の軟磁性体105とを備える。【選択図】図1

Description

本発明の実施形態は、磁気抵抗メモリを備える半導体装置に関する。
現在、種々の半導体メモリが開発、実用化されている。半導体メモリの中には、磁気を利用した磁気抵抗メモリ(magnetoresistive random memory:MRAM)が実用化されている。磁気抵抗メモリは、磁気を利用した記憶素子であり、保持された情報が外部磁場の影響により失われるおそれがある。
このため、従来の磁気抵抗メモリには、外部磁場の影響を抑制することを目的として、磁気抵抗メモリの表面(第1主面)と裏面(第2主面)とに軟磁性材料を配置することを提案したものがある。軟磁性材料を配置することによって、外部磁場が軟磁性材料を選択的に透過するので、外部磁場が磁気抵抗メモリに与える影響を抑制することができる。
しかしながら、上記した提案の場合、磁気抵抗メモリの主面に対して平行方向に入射する磁場に対するシールド効果に比べ、磁気抵抗メモリの主面に対して垂直方向に入射する磁場に対するシールド効果が弱い。
特開2003−309196号公報 米国特許第773556号明細書
本発明が解決しようとする課題は、外部磁場の影響をより効果的に低減することが可能な半導体装置を提供することにある。
実施形態の半導体装置は、基板と、基板に実装される磁気抵抗メモリチップと、基板と磁気抵抗メモリチップとの間に配置され、磁気抵抗メモリチップの裏面を覆う第1の軟磁性体と、磁気抵抗メモリチップの表面を覆う第2の軟磁性体と、磁気抵抗メモリチップの側面を覆う第3の軟磁性体とを具備する。
第1の実施形態に係る半導体装置の構成図である。 第1の実施形態に係る半導体装置による磁気シールド効果を示す図である。 比較例に係る半導体装置による磁気シールド効果を示す図である。 第2の実施形態に係る半導体装置の構成図である。 第3の実施形態に係る半導体装置の構成図である。 第1乃至第3の実施形態の変形例に係る半導体装置の構成図である。 第4の実施形態に係る半導体装置の構成図である。 第5の実施形態に係る半導体装置の構成図である。 第6の実施形態に係る半導体装置の構成図である。 第7の実施形態に係る半導体装置の構成図である。
以下、実施形態の半導体装置および半導体装置の製造方法について、図1ないし図10を参照して説明する。各実施形態の図面において、実質的に同一の構成部位には同一の符号を付し、説明を一部省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。説明中の上下等の方向を示す用語は、後述する半導体基板の回路形成面側を上とした場合の相対的な方向を指し示し、重力加速度方向を基準とした現実の方向と異なる場合がある。
(第1の実施形態)
図1は、第1の実施形態に係る半導体装置100の構成図である。図1(a)は、半導体装置100の平面図である。図1(b)は、半導体装置100の正面図である。図1(c)は、半導体装置100の側面図である。
半導体装置100は、配線基板101、磁気抵抗メモリチップ(magnetoresistive random memory:MRAM)102、第1の軟磁性体103、第2の軟磁性体104、第3の軟磁性体105、及び封止樹脂106を備える。図1では、封止樹脂106を鎖線で示し、封止樹脂106内を図示している。
配線基板101は、磁気抵抗メモリチップ102を実装するための基板である。配線基板101の裏面101Rには、外部接続端子T1が設けられている。配線基板101の表面101Hには、磁気抵抗メモリチップ102との接続端子T2が設けられている。
磁気抵抗メモリチップ102は、上面視で矩形形状を有する。磁気抵抗メモリチップ102には、配線基板101と接続するためのパッドPが設けられている。磁気抵抗メモリチップ102のパッドPと、配線基板101の接続端子T2とは、ボンディングワイヤWにより電気的に接続されている。
第1の軟磁性体103は、配線基板101と磁気抵抗メモリチップ102との間に配置され、磁気抵抗メモリチップ102の裏面102Rを覆っている。第2の軟磁性体104は、磁気抵抗メモリチップ102上に配置され、磁気抵抗メモリチップ102の表面102Hを覆っている。第3の軟磁性体105は、磁気抵抗メモリチップ102の対向する側面102A、102Bを覆っている。なお、磁気抵抗メモリチップ102の側面102C、102Dは、ボンディングワイヤWとの干渉を避けるために、第3の軟磁性体105により覆われていない。
第3の軟磁性体105は、第1の軟磁性体103と一体に成形されている。図1に示すような形状に第1及び第3の軟磁性体103、105を加工する方法としては、例えば、プレス加工やエッチング加工を挙げることができる。なお、加工後に、第1及び第3の軟磁性体をアニール(熱処理)することによって、第1及び第3の軟磁性体の透磁率を高めることができ、より効果的に外部磁場をシールドすることができる。
第1乃至第3の軟磁性体103〜105の材料としては、透磁率の高い材料であれば種々のものを使用することができる。例えば、鉄(Fe)、ニッケル(Ni)、コバルト(Co)等の軟磁性金属や珪素鋼(Fe−Si)、炭素鋼(Fe−C)、パーマロイ(FeーNi)、フェライトステンレス等の軟磁性合金を使用することができる。
第1乃至第3の軟磁性体103〜105は、磁気抵抗メモリチップ102の磁気シールドとしての機能を有する。第1乃至第3の軟磁性体103〜105の厚みは、各々50μm以上500μm以下であることが好ましい。第1乃至第3の軟磁性体103〜105の厚みが各々50μm未満であると、十分な磁気シールド効果を得ることができないおそれがある。第1乃至第3の軟磁性体103〜105の厚みが各々500μmを超えると、半導体装置100の小型化や薄型化の妨げとなる。
第1及び第3の軟磁性体103、105は、接着剤Fにより配線基板101の表面101Hに接着されている。磁気抵抗メモリチップ102は、接着剤Fにより第1の軟磁性体103上に接着されている。第2の軟磁性体102は、接着剤Fにより磁気抵抗メモリチップ102上に接着されている。
封止樹脂106は、磁気抵抗メモリチップ102、第1乃至第3の軟磁性体103〜105、及びボンディングワイヤWを封止するものである。封止樹脂106には、例えばエポキシ樹脂のような熱硬化性樹脂が用いられる。
図2は、半導体装置100の磁気シールド効果を示す図である。図2は、半導体装置100の断面を示している。図2に示すように、半導体装置100は横方向からの磁場Bに対して、磁気抵抗メモリチップ102の表面102H及び裏面102Rを覆う第1及び第2の軟磁性体103、104によりシールドされる。縦方向からの磁場Bに対しては、磁気抵抗メモリチップ102の対抗する側面102A、102Bを覆う第3の軟磁性体105によりシールドされる。
図3は、比較例に係る半導体装置10の磁気シールド効果を示す図である。図3は、半導体装置10の断面を示している。図3に示す半導体装置10は、磁気抵抗メモリチップ102の対抗する側面102A、102Bを覆う第3の軟磁性体105を有しないことを除いて、図1に示す半導体装置100と同じ構成を有している。なお、図1を参照して説明した半導体装置100と同じ構成には同一の符号を付して重複する説明を省略する。
図3に示すように、比較例に係る半導体装置10は、横方向からの磁場Bに対して、磁気抵抗メモリチップ102の表面102H及び裏面102Rを覆う第1及び第2の軟磁性体103、104によりシールドされる。しかしながら、磁気抵抗メモリチップ102の対抗する側面102A、102Bを覆う第3の軟磁性体105が存在しないため、縦方向からの磁場Bに対しては、横方向からの磁場Bに比べてシールド効果が弱い。
以上のように、第1の実施形態に係る半導体装置100は、磁気抵抗メモリチップ102の対抗する側面102A、102Bを覆う第3の軟磁性体105を備えているため、磁気抵抗メモリチップ102の主面(表面102H、裏面102R)に対して縦方向の磁場Bをより効果的にシールドすることができる。
(第2の実施形態)
図4は、第2の実施形態に係る半導体装置200の構成図である。図4(a)は、半導体装置200の平面図である。図4(b)は、半導体装置200の正面図である。図4(c)は、半導体装置200の側面図である。図4では、封止樹脂106を鎖線で示し、封止樹脂106内を図示している。
第1の実施形態の半導体装置100においては、第2の軟磁性体104が第3の軟磁性体105の上面に覆い被さるようにして配置されている。一方、第2の実施形態の半導体装置200において、第2の軟磁性体104は磁気抵抗メモリチップ102の側面102A、102Bを覆う第3の軟磁性体105内に収まるように配置されている。第2の実施形態の半導体装置200は、この点が第1の実施形態の半導体装置100と異なる。その他の構成は、半導体装置100と同じであるため、重複する説明を省略する。第2の実施形態の半導体装置200は、第1の実施形態の半導体装置100と同様な効果を示す。
(第3の実施形態)
図5は、第3の実施形態に係る半導体装置300の構成図である。図5(a)は、半導体装置300の平面図である。図5(b)は、半導体装置300の正面図である。図5(c)は、半導体装置300の側面図である。図5では、封止樹脂106を鎖線で示し、封止樹脂106内を図示している。
図5に示すように、第3の実施形態に係る半導体装置300においては、第3の軟磁性体105が第2の軟磁性体104と一体に成形されている点が、図1を参照して説明した第1の実施形態の半導体装置100と異なる。その他の構成は、第1の実施形態の半導体装置100と同じであるため、重複する説明を省略する。また、効果については、第1の実施形態に係る半導体装置100と同じである。
(第1乃至第3の実施形態の変形例)
図6は、第1乃至第3の実施形態の変形例に係る半導体装置100A〜300Aの構成図である。図6(a)は、第1の実施形態の変形例に係る半導体装置100Aの正面図である。図6(b)は、第2の実施形態の変形例に係る半導体装置200Aの正面図である。図6(c)は、第3の実施形態の変形例に係る半導体装置300Aの正面図である。
図6(a)〜図6(c)に示すように、第1乃至第3の実施形態の変形例に係る半導体装置100A〜300Aは、第1の軟磁性体103と第3の軟磁性体105との隙間、又は第2の軟磁性体104と第3の軟磁性体105との隙間に、軟磁性体の粒子(フィラー)を含む充填材107が充填されている。
図6(a)〜図6(c)に示す半導体装置100A〜300Aは、第1の軟磁性体103と第3の軟磁性体105との隙間、又は第2の軟磁性体104と第3の軟磁性体105との隙間に充填材107が充填されているため、より効果的に外部磁場をシールドすることができる。その他の効果は、各々図1、図4、図5を参照して説明した第1乃至第3の実施形態に係る半導体装置100〜300と同じである。
(第4の実施形態)
図7は、第4の実施形態に係る半導体装置400の構成図である。図7(a)は、半導体装置400の平面図である。図7(b)は、図7(a)の線分X−Xでの断面図である。図7(c)は、図7(a)の線分Y−Yでの断面図である。図7(a)においては、封止樹脂106及び第2、第3の軟磁性体104、105の図示を省略している。
第4の実施形態に係る半導体装置400においては、磁気抵抗メモリチップ102の上面及び側面を覆う第2及び第3の軟磁性体104、105を、封止樹脂106の表面に形成している。軟磁性体104、105は、例えばめっき法やスパッタ法により封止樹脂106の表面に形成することができる。
第4の実施形態に係る半導体装置400では、封止樹脂106の表面に軟磁性体104、105を形成しているので、軟磁性体がボンディングワイヤに干渉することがない。このため、磁気抵抗メモリチップ102の四側面を軟磁性体で覆うことができる。
配線基板101の裏面には、外部接続端子T1が設けられている。このため、めっき法やスパッタ法によって、配線基板101の裏面に第1の軟磁性体103を形成することはできない。そこで、半導体装置400では、配線基板101と磁気抵抗メモリチップ102との間に磁気抵抗メモリチップ102の裏面を覆う第1の軟磁性体103を配置し、かつ第1の軟磁性体103の側面を封止樹脂106から露出させている。
第1の軟磁性体103の側面を封止樹脂106から露出させることによって、第1の軟磁性体103は、封止樹脂106の表面に形成される第2及び第3の軟磁性体104、105と電気的に接続される。
以上のように、第4の実施形態に係る半導体装置400においては、磁気抵抗メモリチップ102の四側面を軟磁性体で覆うことができる。このため、外部磁場に対するシールド効果が大幅に向上する。その他の効果は、図1を参照して説明した第1の実施形態に係る半導体装置100の効果と同じである。
(第5の実施形態)
図8は、第5の実施形態に係る半導体装置500の構成図である。図8(a)は、半導体装置500の平面図である。図8(b)は、図8(a)の線分X−Xでの断面図である。図8(c)は、図8(a)の線分Y−Yでの断面図である。図8(a)においては、第2の軟磁性体104の図示を省略し、また封止樹脂106及び第3の軟磁性体105を一部断面で示している。
第5の実施形態に係る半導体装置500は、第4の実施形態に係る半導体装置400と同様に、磁気抵抗メモリチップ102の上面及び側面を覆う第2及び第3の軟磁性体104、105を、封止樹脂106の表面に形成している。軟磁性体104、105は、例えばめっき法やスパッタ法により封止樹脂106の表面に形成することができる。
半導体装置500において、磁気抵抗メモリチップ102の裏面を覆う第1の軟磁性体103は、配線基板101と磁気抵抗メモリチップ102との間に配置されている。第1の軟磁性体103の側面は、封止樹脂106から露出されている。封止樹脂106から露出された第1の軟磁性体103の側面は、封止樹脂106の表面に形成された第2及び第3の軟磁性体104、105と電気的に接続されている。
第2及び第3の軟磁性体104、105との電気的な接続部となる第1の軟磁性体103の側面は、封止樹脂106から櫛歯状に露出している。すなわち、第1の軟磁性体103は、封止樹脂106から櫛歯状に露出するように分割された端部103aを有し、これら櫛歯状端部103aが第3の軟磁性体105と電気的に接続されている。隣接する櫛歯状端部103aの間には、封止樹脂106が充填されている。
このように、第2及び第3の軟磁性体104、105との電気的な接続部となる第1の軟磁性体103の端部103aを櫛歯状に分割することによって、半導体装置500の製造工程における個片化工程の効率や精度等を高めることができる。
すなわち、半導体装置500は、例えば以下のようにして作製される。まず、多数個取りの集合基板の各配線基板領域(101)上に、第1の軟磁性体103となる軟磁性体を配置する。軟磁性体は、複数の配線基板領域(101)に対応した形状を有する。集合基板の各配線基板領域(101)内の軟磁性体上に、磁気抵抗メモリチップ102をそれぞれ搭載する。各配線基板領域(101)の接続端子T2と磁気抵抗メモリチップ102のパッドPとを、ボンディングワイヤWにより電気的に接続する。多数個取りの集合基板上に搭載された複数の磁気抵抗メモリチップ102を一括して樹脂封止する。
複数の磁気抵抗メモリチップ102を含む樹脂封止体を、各配線基板領域(101)に応じて切断する。すなわち、集合基板、軟磁性体、及び封止樹脂層を含む樹脂封止体全体を切断し、第2及び第3の軟磁性体104、105を形成する前段階のパッケージを個片化する。集合基板上に配置される軟磁性体には、延性材料である金属材料が用いられているのに対し、封止樹脂層には脆性材料が用いられている。封止樹脂層は熱硬化性樹脂等の樹脂成分を含んでいるものの、封止樹脂層の大部分はシリカ粉末等の無機フィラーで構成されているため、封止樹脂層全体としては脆性材料と見なされる。
樹脂封止体をダイヤモンドブレード等で切断する場合、延性材料からなる軟磁性体と脆性材料からなる封止樹脂層とを同時に切断することになる。この際、封止樹脂層の切断に対応させたブレードを使用すると、軟磁性体の切断効率が低く、また場合によっては金属材料の絡み付き等によりブレードの切れ味が低下する。このような樹脂封止体の切断工程において、第1の軟磁性体103の端部103aを櫛歯状に分割することによって、軟磁性体の切断効率の低下やブレードの切れ味の低下等を抑制することができる。
すなわち、第1の軟磁性体103の櫛歯状に分割された端部103aは、切断される前の段階では隣接する軟磁性体103間を部分的に連結する連結部を構成している。このような連結部を有する軟磁性体によれば、平板状の軟磁性体に比べて、ブレードで切断する体積を減らすことができる。このため、樹脂封止体の切断工程において、軟磁性体の切断効率の低下やブレードの切れ味の低下等を抑制することができる。従って、半導体装置500の製造効率の向上や製造コストの低減等を図ることが可能になる。その他の効果は、図7を参照して説明した第4の実施形態に係る半導体装置400と同様である。
(第6の実施形態)
図9は、第6の実施形態に係る半導体装置600の構成図である。図9(a)は、半導体装置600の平面図である。図9(b)は、図9(a)の線分X−Xでの断面図である。図9(c)は、図9(a)の線分Y−Yでの断面図である。図9(a)においては、第2の軟磁性体104の図示を省略し、また封止樹脂106及び第3の軟磁性体105を一部断面で示している。
第6の実施形態に係る半導体装置600は、第5の実施形態に係る半導体装置500と同様に、磁気抵抗メモリチップ102の上面及び側面を覆う軟磁性体104、105を、封止樹脂106の表面に形成している。軟磁性体104、105は、例えばめっき法やスパッタ法により封止樹脂106表面に形成することができる。
半導体装置600において、磁気抵抗メモリチップ102の裏面を覆う第1の軟磁性体103は、配線基板101と磁気抵抗メモリチップ102との間に配置されている。第1の軟磁性体103は、磁気抵抗メモリチップ102が搭載される表面Sを有する平坦部103bと、平坦部103bから表面Sが面する方向、例えば表面Sに対して垂直方向に向けて屈曲された立上り部103cと、立上り部103cから表面Sの面方向、すなわち表面Sと平行な方向に向けて屈曲された水平延伸部103dとを有している。
第1の軟磁性体103の水平延伸部103dの側面は、封止樹脂106の表面に形成された第2及び第3の軟磁性体104、105と電気的に接続するように、封止樹脂106から露出されている。軟磁性体104、105との電気的な接続部となる水平延伸部103dの側面は、封止樹脂106から櫛歯状に露出している。すなわち、第1の軟磁性体103の水平延伸部103dは、封止樹脂106から櫛歯状に露出するように分割された端部103aを有し、これら櫛歯状端部103aが第3の軟磁性体105と電気的に接続されている。隣接する櫛歯状端部103aの間には、封止樹脂106が充填されている。
このように、第2及び第3の軟磁性体104、105との電気的な接続部となる第1の軟磁性体103の端部103a(水平延伸部103dの端部103a)を櫛歯状に分割することによって、第5の実施形態に係る半導体装置500と同様に、半導体装置600の製造工程における個片化工程の効率や精度等を高めることができる。従って、半導体装置600の製造効率の向上や製造コストの低減等を図ることが可能になる。
さらに、水平延伸部103dの端部103aを櫛歯状に分割しなかった場合、水平延伸部103dの上部と下部とで封止樹脂106が分割され、封止樹脂106の部分的な剥がれ等が生じるおそれがある。これに対して、水平延伸部103dの端部103aを櫛歯状に分割することによって、封止樹脂106の端部103a間に位置する部分が水平延伸部103dの上部と下部とを接続するため、封止樹脂106の剥がれ等が抑制される。従って、半導体装置600の製造性や信頼性等を向上させることができる。その他の効果は、図7を参照して説明した第4の実施形態に係る半導体装置400の同様である。
(第7の実施形態)
図10は、第7の実施形態に係る半導体装置700の構成図である。図10(a)は、第7の実施形態に係る半導体装置700の正面図である。図10(b)は、図10(a)の線分X−Xでの断面図である。図10(c)は、図10(a)の線分Y−Yでの断面図である。図10(a)においては、封止樹脂106及び第2の軟磁性体104の図示を省略している。
第7の実施形態に係る半導体装置700は、第1の実施形態と同様に、第1の軟磁性体103と第3の軟磁性体105とを一体に成形した軟磁性体を有している。封止樹脂106の表面には、磁気抵抗メモリチップ102の表面102Hを覆う第2の軟磁性体104が形成されている。第1の軟磁性体103と一体に成形された第3の軟磁性体105の上面は、封止樹脂106から露出していることが好ましい。第3の軟磁性体105の上面を封止樹脂106から露出させることで、第3の軟磁性体105は封止樹脂106表面に形成される第2の軟磁性体104と電気的に接続される。
第7の実施形態に係る半導体装置700において、第2の軟磁性体104は封止樹脂106の全表面を覆うように形成してもよいが、磁気抵抗メモリチップ102の対向する側面102A、102Bは第3の軟磁性体105で覆われているため、その部分を除いて形成するようにしてもよい。さらに、第3の軟磁性体105の上面は、封止樹脂106から櫛歯状に露出するように分割してもよい。第7の実施形態に係る半導体装置700によれば、第4の実施形態に係る半導体装置400と同様に、外部磁場に対するシールド効果を向上させることができる。その他の効果については、図1を参照して説明した第1の実施形態に係る半導体装置100の効果と同様である。
本発明のいくつかの実施形態を説明したが、各実施形態に示した構成、各種条件に限定されることはなく、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
上述した実施形態の半導体装置に関して、以下の構成を付記する。
(付記1)
基板と、前記基板に実装される磁気抵抗メモリチップと、前記磁気抵抗メモリチップを封止する封止樹脂と、前記基板と前記磁気抵抗メモリチップとの間に配置され、前記磁気抵抗メモリチップの裏面を覆う第1の軟磁性体と、前記磁気抵抗メモリチップの表面を覆う第2の軟磁性体と、前記磁気抵抗メモリチップの側面を覆う第3の軟磁性体とを具備する半導体装置において、
前記第2及び第3の軟磁性体は、前記封止樹脂の表面に設けられており、
前記第1の軟磁性体は、前記第2の軟磁性体又は前記第3の軟磁性体と電気的に接続されるように、前記封止樹脂から露出されている、半導体装置。
(付記2)
前記第1の軟磁性体は、前記封止樹脂から櫛歯状に露出するように分割された端部を有し、前記櫛歯状の端部が前記第3の軟磁性体と電気的に接続されている、付記1に記載の半導体装置。
(付記3)
前記第1の軟磁性体は、前記磁気抵抗メモリチップが搭載される表面を有する平坦部と、前記平坦部から前記表面が面する方向に向けて屈曲された立上り部と、前記立上り部から前記表面の面方向に向けて屈曲された水平延伸部とを備え、
前記水平延伸部は、前記封止樹脂から櫛歯状に露出するように分割された端部を有し、前記櫛歯状の端部が前記第3の軟磁性体と電気的に接続されている、付記1に記載の半導体装置。
,BV…磁場、F…接着剤、P…パッド、T1…外部接続端子、T2…接続端子、W…ボンディングワイヤ、100,100A,200,200A,300,300A,400,500,600,700…半導体装置、101…配線基板、101H…表面、101R…裏面、102…磁気抵抗メモリチップ、102A,102B,102C,102D…側面、102H…表面、102R…裏面、103…第1の軟磁性体、104…第2の軟磁性体、105…第3の軟磁性体、106…封止樹脂、107…充填材。

Claims (5)

  1. 基板と、
    前記基板に実装される磁気抵抗メモリチップと、
    前記基板と前記磁気抵抗メモリチップとの間に配置され、前記磁気抵抗メモリチップの裏面を覆う第1の軟磁性体と、
    前記磁気抵抗メモリチップの表面を覆う第2の軟磁性体と、
    前記磁気抵抗メモリチップの側面を覆う第3の軟磁性体と
    を具備する半導体装置。
  2. 前記第1乃至第3の軟磁性体の厚みは、50μm以上500μm以下である、請求項1に記載の半導体装置。
  3. さらに、前記磁気抵抗メモリチップを封止する封止樹脂を具備し、
    前記第2の軟磁性体は、前記封止樹脂の表面に設けられている、請求項1又は2に記載の半導体装置。
  4. 前記第3の軟磁性体は、前記第1の軟磁性体又は前記第2の軟磁性体と一体的に成形されている、請求項1乃至3のいずれか1項に記載の半導体装置。
  5. さらに、前記第1の軟磁性体と前記第3の軟磁性体との隙間、及び前記第2の軟磁性体と前記第3の軟磁性体との隙間の少なくとも一方を充填する軟磁性体を含む充填材を具備する、請求項1乃至4のいずれか1項に記載の半導体装置。
JP2014027107A 2013-08-26 2014-02-17 半導体装置 Active JP6220282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014027107A JP6220282B2 (ja) 2013-08-26 2014-02-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013174391 2013-08-26
JP2013174391 2013-08-26
JP2014027107A JP6220282B2 (ja) 2013-08-26 2014-02-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2015065397A true JP2015065397A (ja) 2015-04-09
JP6220282B2 JP6220282B2 (ja) 2017-10-25

Family

ID=52833016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027107A Active JP6220282B2 (ja) 2013-08-26 2014-02-17 半導体装置

Country Status (3)

Country Link
JP (1) JP6220282B2 (ja)
CN (1) CN104425541A (ja)
TW (1) TW201508961A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962837B (zh) * 2017-05-17 2020-02-18 上海磁宇信息科技有限公司 SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158985A (ja) * 2003-11-26 2005-06-16 Sony Corp 磁気メモリ装置の実装構造及び実装基板
JP2011114225A (ja) * 2009-11-27 2011-06-09 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板
JP2013207059A (ja) * 2012-03-28 2013-10-07 Renesas Electronics Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP5127861B2 (ja) * 2010-03-24 2013-01-23 株式会社東芝 磁気メモリ
JP5483281B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置アセンブリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158985A (ja) * 2003-11-26 2005-06-16 Sony Corp 磁気メモリ装置の実装構造及び実装基板
JP2011114225A (ja) * 2009-11-27 2011-06-09 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板
JP2013207059A (ja) * 2012-03-28 2013-10-07 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
TW201508961A (zh) 2015-03-01
JP6220282B2 (ja) 2017-10-25
CN104425541A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
US11557427B2 (en) Coil component
TWI677118B (zh) 不揮發性磁性記憶元件之遮磁封裝
JP6353763B2 (ja) 半導体装置及びその製造方法
US8247888B2 (en) Semiconductor device and method for manufacturing metallic shielding plate
JP6280014B2 (ja) 半導体装置及びその製造方法
JP6370071B2 (ja) 半導体装置及びその製造方法
US10109596B2 (en) Semiconductor device and method of manufacturing the same
JP6235598B2 (ja) 半導体装置及びその製造方法
JPWO2011046091A1 (ja) 磁性体装置
JP2017059583A (ja) 半導体装置
JP2006165411A (ja) 半導体装置およびその製造方法
JP6220282B2 (ja) 半導体装置
JP6189444B2 (ja) 半導体装置及びその製造方法
WO2011111789A1 (ja) 磁性体装置及びその製造方法
JP2016063015A (ja) 半導体装置
JP5858335B2 (ja) 半導体装置
JP2017223452A (ja) 磁気センサ
JP2016125942A (ja) 磁気センサ装置
JP2023088277A (ja) 半導体パッケージとその製造方法
JP2018163908A (ja) 半導体装置
JP2009105335A (ja) 半導体装置及びその製造方法
JP2018170331A (ja) 半導体装置
JP2018074066A (ja) 半導体装置
JP2012164861A (ja) 半導体装置および半導体装置の製造方法
JP2012164863A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170509

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170929

R150 Certificate of patent or registration of utility model

Ref document number: 6220282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350