JP6220282B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6220282B2 JP6220282B2 JP2014027107A JP2014027107A JP6220282B2 JP 6220282 B2 JP6220282 B2 JP 6220282B2 JP 2014027107 A JP2014027107 A JP 2014027107A JP 2014027107 A JP2014027107 A JP 2014027107A JP 6220282 B2 JP6220282 B2 JP 6220282B2
- Authority
- JP
- Japan
- Prior art keywords
- soft magnetic
- semiconductor device
- magnetic body
- magnetoresistive memory
- memory chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
前記第1の側面と対向する第2の側面を有する磁気抵抗メモリチップと、基板と磁気抵抗
メモリチップとの間に配置され、磁気抵抗メモリチップの裏面を覆う第1の軟磁性体と、
磁気抵抗メモリチップの表面を覆う第2の軟磁性体と、磁気抵抗メモリチップの第1およ
び第2の側面を覆うように、第1の軟磁性体と一体的に設けられた第1および第2の部分
を有する第3の軟磁性体であって、第1および第2の部分はそれぞれ第2の軟磁性体と直
接接続された上面を有する第3の軟磁性体と、前記磁気抵抗メモリチップを封止する封止
樹脂とを具備する。前記第2の軟磁性体は、前記封止樹脂の表面に設けられている。前記
第3の軟磁性体の前記第1および第2の部分は、前記上面が露出するように、前記封止樹
脂内に埋め込まれており、前記封止樹脂から露出した前記第1および第2の部分の上面が
前記第2の軟磁性体と直接接続されている。
図1は、第1の実施形態に係る半導体装置100の構成図である。図1(a)は、半導体装置100の平面図である。図1(b)は、半導体装置100の正面図である。図1(c)は、半導体装置100の側面図である。
図4は、第2の実施形態に係る半導体装置200の構成図である。図4(a)は、半導体装置200の平面図である。図4(b)は、半導体装置200の正面図である。図4(c)は、半導体装置200の側面図である。図4では、封止樹脂106を鎖線で示し、封止樹脂106内を図示している。
図5は、第3の実施形態に係る半導体装置300の構成図である。図5(a)は、半導体装置300の平面図である。図5(b)は、半導体装置300の正面図である。図5(c)は、半導体装置300の側面図である。図5では、封止樹脂106を鎖線で示し、封止樹脂106内を図示している。
図6は、第1乃至第3の実施形態の変形例に係る半導体装置100A〜300Aの構成図である。図6(a)は、第1の実施形態の変形例に係る半導体装置100Aの正面図である。図6(b)は、第2の実施形態の変形例に係る半導体装置200Aの正面図である。図6(c)は、第3の実施形態の変形例に係る半導体装置300Aの正面図である。
図7は、第4の実施形態に係る半導体装置400の構成図である。図7(a)は、半導体装置400の平面図である。図7(b)は、図7(a)の線分X−Xでの断面図である。図7(c)は、図7(a)の線分Y−Yでの断面図である。図7(a)においては、封止樹脂106及び第2、第3の軟磁性体104、105の図示を省略している。
図8は、第5の実施形態に係る半導体装置500の構成図である。図8(a)は、半導体装置500の平面図である。図8(b)は、図8(a)の線分X−Xでの断面図である。図8(c)は、図8(a)の線分Y−Yでの断面図である。図8(a)においては、第2の軟磁性体104の図示を省略し、また封止樹脂106及び第3の軟磁性体105を一部断面で示している。
図9は、第6の実施形態に係る半導体装置600の構成図である。図9(a)は、半導体装置600の平面図である。図9(b)は、図9(a)の線分X−Xでの断面図である。図9(c)は、図9(a)の線分Y−Yでの断面図である。図9(a)においては、第2の軟磁性体104の図示を省略し、また封止樹脂106及び第3の軟磁性体105を一部断面で示している。
図10は、第7の実施形態に係る半導体装置700の構成図である。図10(a)は、第7の実施形態に係る半導体装置700の正面図である。図10(b)は、図10(a)の線分X−Xでの断面図である。図10(c)は、図10(a)の線分Y−Yでの断面図である。図10(a)においては、封止樹脂106及び第2の軟磁性体104の図示を省略している。
(付記1)
基板と、前記基板に実装される磁気抵抗メモリチップと、前記磁気抵抗メモリチップを封止する封止樹脂と、前記基板と前記磁気抵抗メモリチップとの間に配置され、前記磁気抵抗メモリチップの裏面を覆う第1の軟磁性体と、前記磁気抵抗メモリチップの表面を覆う第2の軟磁性体と、前記磁気抵抗メモリチップの側面を覆う第3の軟磁性体とを具備する半導体装置において、
前記第2及び第3の軟磁性体は、前記封止樹脂の表面に設けられており、
前記第1の軟磁性体は、前記第2の軟磁性体又は前記第3の軟磁性体と電気的に接続されるように、前記封止樹脂から露出されている、半導体装置。
前記第1の軟磁性体は、前記封止樹脂から櫛歯状に露出するように分割された端部を有し、前記櫛歯状の端部が前記第3の軟磁性体と電気的に接続されている、付記1に記載の半導体装置。
前記第1の軟磁性体は、前記磁気抵抗メモリチップが搭載される表面を有する平坦部と、前記平坦部から前記表面が面する方向に向けて屈曲された立上り部と、前記立上り部から前記表面の面方向に向けて屈曲された水平延伸部とを備え、
前記水平延伸部は、前記封止樹脂から櫛歯状に露出するように分割された端部を有し、前記櫛歯状の端部が前記第3の軟磁性体と電気的に接続されている、付記1に記載の半導体装置。
Claims (2)
- 基板と、
前記基板に実装され、表面、裏面、第1の側面、および前記第1の側面と対向する第2
の側面を有する磁気抵抗メモリチップと、
前記基板と前記磁気抵抗メモリチップとの間に配置され、前記磁気抵抗メモリチップの
前記裏面を覆う第1の軟磁性体と、
前記磁気抵抗メモリチップの前記表面を覆う第2の軟磁性体と、
前記磁気抵抗メモリチップの前記第1および第2の側面を覆うように、前記第1の軟磁
性体と一体的に設けられた第1および第2の部分を有する第3の軟磁性体であって、前記
第1および第2の部分はそれぞれ前記第2の軟磁性体と直接接続された上面を有する第3
の軟磁性体と
前記磁気抵抗メモリチップを封止する封止樹脂と、
を具備し、
前記第2の軟磁性体は、前記封止樹脂の表面に設けられており、
前記第3の軟磁性体の前記第1および第2の部分は、前記上面が露出するように、前記
封止樹脂内に埋め込まれており、前記封止樹脂から露出した前記第1および第2の部分の
上面が前記第2の軟磁性体と直接接続されている
半導体装置。 - 前記第1乃至第3の軟磁性体の厚みは、50μm以上500μm以下である、請求項1
に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014027107A JP6220282B2 (ja) | 2013-08-26 | 2014-02-17 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013174391 | 2013-08-26 | ||
JP2013174391 | 2013-08-26 | ||
JP2014027107A JP6220282B2 (ja) | 2013-08-26 | 2014-02-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015065397A JP2015065397A (ja) | 2015-04-09 |
JP6220282B2 true JP6220282B2 (ja) | 2017-10-25 |
Family
ID=52833016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014027107A Active JP6220282B2 (ja) | 2013-08-26 | 2014-02-17 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6220282B2 (ja) |
CN (1) | CN104425541A (ja) |
TW (1) | TW201508961A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962837B (zh) * | 2017-05-17 | 2020-02-18 | 上海磁宇信息科技有限公司 | SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3906145B2 (ja) * | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
JP2005158985A (ja) * | 2003-11-26 | 2005-06-16 | Sony Corp | 磁気メモリ装置の実装構造及び実装基板 |
JP5354376B2 (ja) * | 2009-11-27 | 2013-11-27 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
JP5127861B2 (ja) * | 2010-03-24 | 2013-01-23 | 株式会社東芝 | 磁気メモリ |
JP5483281B2 (ja) * | 2010-03-31 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置アセンブリ |
JP5829562B2 (ja) * | 2012-03-28 | 2015-12-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2014
- 2014-02-17 JP JP2014027107A patent/JP6220282B2/ja active Active
- 2014-02-25 TW TW103106294A patent/TW201508961A/zh unknown
- 2014-02-28 CN CN201410072026.7A patent/CN104425541A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW201508961A (zh) | 2015-03-01 |
JP2015065397A (ja) | 2015-04-09 |
CN104425541A (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6353763B2 (ja) | 半導体装置及びその製造方法 | |
US11557427B2 (en) | Coil component | |
TWI677118B (zh) | 不揮發性磁性記憶元件之遮磁封裝 | |
JP6280014B2 (ja) | 半導体装置及びその製造方法 | |
US8853841B2 (en) | Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same | |
JP6370071B2 (ja) | 半導体装置及びその製造方法 | |
US10109596B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6235598B2 (ja) | 半導体装置及びその製造方法 | |
JP2017059583A (ja) | 半導体装置 | |
JP6220282B2 (ja) | 半導体装置 | |
JP2006165411A (ja) | 半導体装置およびその製造方法 | |
JP6189444B2 (ja) | 半導体装置及びその製造方法 | |
WO2011111789A1 (ja) | 磁性体装置及びその製造方法 | |
JP2016063015A (ja) | 半導体装置 | |
JP6759738B2 (ja) | 磁気センサ | |
JP5858335B2 (ja) | 半導体装置 | |
JP2017183629A (ja) | 半導体置及びその製造方法 | |
JP2023088277A (ja) | 半導体パッケージとその製造方法 | |
JP2018163908A (ja) | 半導体装置 | |
JP2009105335A (ja) | 半導体装置及びその製造方法 | |
JP2018074066A (ja) | 半導体装置 | |
JP2018170331A (ja) | 半導体装置 | |
JP2012164863A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012164862A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170509 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170803 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6220282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |