JP5829562B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5829562B2
JP5829562B2 JP2012073760A JP2012073760A JP5829562B2 JP 5829562 B2 JP5829562 B2 JP 5829562B2 JP 2012073760 A JP2012073760 A JP 2012073760A JP 2012073760 A JP2012073760 A JP 2012073760A JP 5829562 B2 JP5829562 B2 JP 5829562B2
Authority
JP
Japan
Prior art keywords
shield member
semiconductor device
semiconductor chip
magnetic
modification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012073760A
Other languages
English (en)
Other versions
JP2013207059A (ja
Inventor
敬仁 渡邊
敬仁 渡邊
山道　新太郎
新太郎 山道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012073760A priority Critical patent/JP5829562B2/ja
Priority to US13/752,247 priority patent/US9172028B2/en
Publication of JP2013207059A publication Critical patent/JP2013207059A/ja
Application granted granted Critical
Publication of JP5829562B2 publication Critical patent/JP5829562B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、半導体装置に関し、特に磁気記憶素子を有する半導体装置に関する。
記憶素子の一例である磁気記憶素子（ＭＲＡＭ：Magnetoresistive Random Access Memory）を実用化するための開発が進められている。磁気記憶素子は、電子スピンの向きを書き換えることにより情報を書き込む素子である。このため、磁気記憶素子は、外部の静磁場によって情報が誤消去又は誤書込されてしまう可能性がある。これに対して、例えば特許文献１に示すように、磁気記憶素子を有する半導体チップを磁気シールドで覆う構造が検討されている。
国際公開第２０１１／１１１７８９号パンフレット
半導体装置に関する技術を製品化する場合、歩留まりが高いことは重要である。本発明者は、特許文献１に記載の磁気シールドを有する半導体装置の歩留まりを高くするためには、構造を工夫する必要があると考えた。
その他の課題と新規な特徴は、本発明書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、磁気シールド部材は、第１シールド部材、第２シールド部材、及び樹脂層を有している。第１シールド部材は、第１の対向領域を有している。第１の対向領域は、半導体チップの第１面に対向している。第２シールド部材は第２の対向領域を有している。第２の対向領域は、半導体チップの第２面に対向している。樹脂層は、一部が第１シールド部材に接していて他の部分が第２シールド部材に接している。
前記一実施の形態によれば、磁気シールドを有する半導体装置の歩留まりを高くすることができる。
実施形態に係る半導体装置の構成を示す平面図である。 （ａ）は図１のＡ−Ａ´断面図であり、（ｂ）は図１のＢ−Ｂ´断面図である。 図２（ａ）の要部を拡大した図である。 図２（ａ）の要部を拡大した図である。 磁気シールド部材による磁気シールド効果を説明するための図である。 磁気記憶素子の原理を示す断面図である。 磁気記憶素子の構成を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 変形例１に係る半導体装置の構成を示す断面図である。 変形例２に係る半導体装置の構成を示す断面図である。 変形例３に係る半導体装置の構成を示す断面図である。 変形例４に係る半導体装置の構成を示す断面図である。 凸部の製造方法の第１例を示す断面図である。 凸部の製造方法の第２例を示す断面図である。 変形例５に係る半導体装置の構成を示す断面図である。 変形例５に係る半導体装置の構成を示す断面図である。 変形例５に係る半導体装置の構成を示す断面図である。 変形例５に係る半導体装置の製造方法を示す断面図である。 変形例５に係る半導体装置の構成を示す断面図である。 変形例６に係る半導体装置の構成を示す断面図である。 変形例７に係る半導体装置の構成を示す断面図である。 変形例８に係る半導体装置の構成を示す平面図である。 図２５のＢ−Ｂ´断面図である。 変形例９に係る半導体装置の構成を示す平面図である。 （ａ）は図２７のＡ−Ａ´断面図であり、（ｂ）は図２７のＢ−Ｂ´断面図である。 変形例１０に係る半導体装置の構成を示す断面図である。 変形例１１に係る半導体装置の構成を示す断面図である。 変形例１２に係る半導体装置の構成を示す断面図である。 図３１の要部を拡大した図である。 変形例１３に係る半導体装置の構成を示す断面図である。 変形例１３に係る半導体装置の構成を示す断面図である。 変形例１４に係る半導体装置の構成を示す断面図である。 変形例１５に係る半導体装置の構成を示す平面図である。 図３６のＡ−Ａ´断面の要部を拡大した図である。 変形例１６に係る半導体装置の平面図である。 図３８に示した半導体装置の底面図である。 図３８のＡ−Ａ´断面図である。 変形例１７に係る半導体装置の構成を示す平面図である。 図４１のＡ−Ａ´断面図である。 変形例１８に係る半導体装置の構成を示す平面図である。 図４３に示した半導体装置の底面図である。 図４３のＡ−Ａ´断面図である。 変形例１８に係る半導体装置の構成を示す断面図である。 変形例１８に係る半導体装置の構成を示す断面図である。 変形例１９に係る半導体装置の構成を示す平面図である。 図４８のＡ−Ａ´断面図である。 変形例２０に係る半導体装置の構成を示す平面図である。 図５０のＡ−Ａ´断面図である。 変形例２１に係る半導体装置の構成を示す断面図である。 図５２（ａ）の要部を拡大した断面図である。 図５２（ａ）の要部を拡大した断面図である。 変形例２２に係る装置の機能ブロック図である。 変形例２３に係る装置の機能ブロック図である。 実施形態に係る半導体装置の構成を示す平面図である。 実施形態に係る半導体装置の構成を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（実施形態）
図１は、実施形態に係る半導体装置ＳＤの構成を示す平面図である。図２（ａ）は、図１のＡ−Ａ´断面図である。図２（ｂ）は、図１のＢ−Ｂ´断面図である。半導体装置ＳＤは、半導体チップＳＣ及び磁気シールド部材ＳＩＥを有している。
半導体チップＳＣは、図２（ａ）に示すように磁気記憶素子ＭＲを有している。磁気記憶素子ＭＲは、半導体チップＳＣのうち複数個所に設けられていてもよいが、図２（ａ）においては一つのみ図示している。半導体チップＳＣはメモリチップであっても良いし、メモリ素子とロジック回路が混載されたチップであってもよい。
磁気シールド部材ＳＩＥは、第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２を有している。第１シールド部材ＳＩＥ１は、第１対向領域ＦＰ１を有している。第１対向領域ＦＰ１は、半導体チップＳＣの第１面に対向している。本図に示す例では、第１面は、磁気記憶素子ＭＲが形成されている面（能動面）である。第２シールド部材ＳＩＥ２は、第２対向領域ＦＰ２を有している。第２対向領域ＦＰ２は、半導体チップＳＣの第２面に対向している。第２面は、第１面とは逆側の面である。本図に示す例では、第２面は半導体チップＳＣの裏面である。なお、以下に示す実施形態及び変形例において、第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２は、形状が逆であっても良い。
第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２は、それぞれ、平面視で少なくとも磁気記憶素子ＭＲと重なっていれば良い。ただし、半導体チップＳＣの中に複数の磁気記憶素子ＭＲが分散的に設けられることがある。このような場合、第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２は、半導体チップＳＣのうち内部回路が設けられている領域の全面を覆うことになる。
第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２の間のうち、平面視で半導体チップＳＣと重ならない部分には、樹脂層ＲＬ１が位置している。樹脂層ＲＬ１は、一部が第１シールド部材ＳＩＥ１に接しており、他の部分が第２シールド部材ＳＩＥ２に接している。そして第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２は、樹脂層ＲＬ１を介して、又は直接、磁気的に接続している。第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２は、平面視で、磁気記憶素子ＭＲを覆っている。
詳細には、本図に示す第１シールド部材ＳＩＥ１は、第１対向領域ＦＰ１のほかに側面対向領域ＳＰを有している。側面対向領域ＳＰは、半導体チップＳＣの側面に対向している。すなわち第１シールド部材ＳＩＥ１は、半導体チップＳＣの能動面に沿って延伸した後、約９０°折れ曲がって半導体チップＳＣの側面に沿って延伸している。樹脂層ＲＬ１は、側面対向領域ＳＰの少なくとも端部に接している。
なお、図１に示すように、半導体チップＳＣの能動面には、電極パッドＰＡＤが複数設けられている。半導体チップＳＣの平面形状は矩形（例えば長方形）であるが、電極パッドＰＡＤは、半導体チップＳＣのうち互いに対向する２辺に沿って設けられている。第１シールド部材ＳＩＥ１は、電極パッドＰＡＤと干渉しないように設けられている。すなわち平面視において、第１シールド部材ＳＩＥ１は、半導体チップＳＣよりも幅（図１における上下方向の長さ）が小さく、２つの電極パッドＰＡＤの列の間に位置している。一方、第２シールド部材ＳＩＥ２の幅は、半導体チップＳＣと同等か、それよりも大きい。
そして磁気シールド部材ＳＩＥの側面対向領域ＳＰは、半導体チップＳＣのうち、電極パッドＰＡＤが設けられていない辺に沿って設けられている。すなわち平面視において、第１シールド部材ＳＩＥ１は、半導体チップＳＣのうち、電極パッドＰＡＤが設けられていない辺において半導体チップＳＣから食み出している。そしてこの食み出した部分に、側面対向領域ＳＰが設けられている。
本図に示す例では、半導体チップＳＣの平面形状は長方形である。電極パッドＰＡＤは、半導体チップＳＣの長辺に沿って設けられている。そして側面対向領域ＳＰは、半導体チップＳＣの短辺に沿って設けられている。ただし、図５７に示すように、半導体チップＳＣの短辺に沿って電極パッドＰＡＤが設けられており、かつ半導体チップＳＣの長辺に沿って側面対向領域ＳＰが設けられていても良い。
また本図に示す例では、第１シールド部材ＳＩＥ１のうち側面対向領域ＳＰが設けられていない側の端部は、平面視で半導体チップＳＣ上に位置している。ただし、図５８に示すように、この端部は、平面視で半導体チップＳＣの外側に位置していても良い。
第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２は、いずれも軟磁性材によって形成されている。軟磁性材としては、例えばＦｅＳｉ、ＮｉＦｅ、またはＦｅＳｉＡｌから構成される合金である。なお、これらの合金にはＭｏ、Ｃｕ、又はＣｒなどの添加元素が含まれていてもよい。また、この軟磁性材としては珪素鋼、パーマロイ、センダスト、フェライトなどが好適である。これらの材料はＣｕやＣｕを主成分とする合金より透磁率が大きく、磁気記憶素子ＭＲに対して高い磁気シールド効果を得ることが出来る。第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２は、互いに同一の材料で形成されていてもよいし、互いに異なる材料により形成されていても良い。また第１シールド部材ＳＩＥ１の厚さと第２シールド部材ＳＩＥ２の厚さは、互いに同一であっても良いし、異なっていても良い。第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２の厚さは、例えば１００μｍ以上３５０μｍ以下である。ただし第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２の厚さは、１００μｍ以下であっても良い。
また、樹脂層ＲＬ１は、例えばエポキシ樹脂を主成分とするものである。なお、樹脂層ＲＬ１は後述する樹脂層ＲＬ２よりも透磁率が高くても良い。例えば樹脂層ＲＬ１は、前記した樹脂材料に軟磁性材（例えば珪素鋼やパーマロイ）のフィラーを混ぜたものであっても良い。この場合、フィラーは、樹脂層ＲＬ１を切断したときの断面のうち１０％以上、好ましくは３０％以上含まれている。
なお、半導体チップＳＣ及び磁気シールド部材ＳＩＥは、配線基板ＷＰに搭載されている。詳細には、第２シールド部材ＳＩＥ２のうち半導体チップＳＣとは反対側の面は、配線基板ＷＰに固定されている。配線基板ＷＰは、例えばインターポーザである。配線基板ＷＰのうち第２シールド部材ＳＩＥ２が固定されている面（一面）には、複数の接続端子ＯＴ１が設けられている。接続端子ＯＴ１は、ボンディングワイヤＢＷを介して半導体チップＳＣの電極パッドＰＡＤに接続している。
詳細には、コア層ＣＲ１の一面には、配線ＩＮＣ１及び接続端子ＯＴ１が設けられている。配線ＩＮＣ１は保護絶縁膜ＳＬ１によって覆われているが、接続端子ＯＴ１の少なくとも一部分は、保護絶縁膜ＳＬ１から露出している。接続端子ＯＴ１のうち保護絶縁膜ＳＬ１から露出している部分には、ボンディングワイヤＢＷの一端が接続している。また、コア層ＣＲ１の逆側の面には、配線ＩＮＣ２及び接続端子ＯＴ２が設けられている。配線ＩＮＣ２は保護絶縁膜ＳＬ２によって覆われているが、接続端子ＯＴ２の少なくとも一部分は、保護絶縁膜ＳＬ２から露出している。接続端子ＯＴ２のうち保護絶縁膜ＳＬ２から露出している部分には、ハンダボールＳＢが接続している。なお、保護絶縁膜ＳＬ１及び保護絶縁膜ＳＬ２は、例えばソルダーレジスト膜である。
そして、接続端子ＯＴ１は、配線ＩＮＣ１に接続しており、接続端子ＯＴ２は、配線ＩＮＣ２に接続している。配線ＩＮＣ１及び配線ＩＮＣ２は、コア層ＣＲ１に設けられたビアＶＡ１を介して電気的に接続している。
なお、半導体チップＳＣ及び磁気シールド部材ＳＩＥは、封止樹脂ＭＯによって封止されている。封止樹脂ＭＯは、配線基板ＷＰの一面の全面にも接している。そして配線基板ＷＰの側面と封止樹脂ＭＯの側面は、同一面を形成している。封止樹脂ＭＯには絶縁性のフィラー、例えば酸化シリコンからなるフィラーが混ぜられている。樹脂層ＲＬ１にも絶縁性のフィラー、酸化シリコンからなるフィラーが混ぜられている場合もある。この場合、樹脂層ＲＬ１のフィラーの平均粒子径は、封止樹脂ＭＯのフィラーの平均粒子径よりも小さいのが好ましい。このようにすると、第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２の間に位置する樹脂層ＲＬ１の厚さを小さくすることができる。
図３は、図２（ａ）の要部を拡大した図である。本図に示すように、第２シールド部材ＳＩＥ２は、樹脂層ＲＬ３を用いて配線基板ＷＰに固定されている。樹脂層ＲＬ３は、例えばＤＡＦ（Die Attachment Film）である。また半導体チップＳＣは、樹脂層ＲＬ４を用いて第２シールド部材ＳＩＥ２に固定されている。樹脂層ＲＬ４は、例えばＤＡＦである。また第１シールド部材ＳＩＥ１は、樹脂層ＲＬ２を用いて半導体チップＳＣに固定されている。樹脂層ＲＬ２の一部は、半導体チップＳＣの側面と第１シールド部材ＳＩＥ１の側面対向領域ＳＰとの間を埋めている。樹脂層ＲＬ２は、例えばＮＣＦ(Non-Conductive Film)であるが、ＮＣＰ(Non-Conductive Paste)やＤＡＦであってもよい。
また、図３に示す例では、第１シールド部材ＳＩＥ１の側面対向領域ＳＰの端部と第２シールド部材ＳＩＥ２はわずかに離間しており、その間を樹脂層ＲＬ１が埋めている。ただし、図４に示すように、側面対向領域ＳＰの端部は第２シールド部材ＳＩＥ２に接していても良い。
図５は、磁気シールド部材ＳＩＥによる磁気シールド効果を説明するための図である。磁気シールド部材ＳＩＥの周囲における磁気回路は、図５（ａ）のように示される。ここで、磁場が流れるときの軟磁性材の抵抗ＲＳＩＥ１は、半導体チップＳＣを構成する材料や樹脂層ＲＬ２〜ＲＬ４を構成する材料の抵抗の和ＲＳＣ，ＲＬ２〜４よりも十分小さい。このため、図５（ａ）は、図５（ｂ）のように近似できる。そして樹脂層ＲＬ１は薄いため、磁場を流すための抵抗ＲＲＬ１は、半導体チップＳＣ及び樹脂層ＲＬ２〜ＲＬ４の抵抗の和（ＲＳＣ，ＲＬ２〜４）よりも十分小さい。このため、第１シールド部材ＳＩＥ１に垂直な方向の磁場は、半導体チップＳＣを通らずに、磁気シールド部材ＳＩＥ内を流れる。ここで、抵抗ＲＲＬ１＜３．０×（１／μ０）［Ａ／Ｗｂ］であるのが好ましい。さらに好ましくは、抵抗ＲＲＬ１＜０．７５×（１／μ０）［Ａ／Ｗｂ］である。
図６は、磁気記憶素子ＭＲの原理を説明するための図である。磁気記憶素子ＭＲは、磁気固定層ＭＲ２と磁気フリー層ＭＲ４とをトンネルバリア層ＭＲ６を介して対向させた構造を有している。図６（ａ）に示す磁気記憶素子ＭＲは、垂直磁化タイプの素子である。このタイプの磁気記憶素子ＭＲは、半導体チップＳＣに対して垂直方向の磁化によって記憶を保持している。図６（ｂ）に示す磁気記憶素子ＭＲは、水平磁化タイプの素子である。このタイプの磁気記憶素子ＭＲは、半導体チップＳＣに対して水平方向の磁化によって記憶を保持している。いずれのタイプの磁気記憶素子ＭＲも、磁気固定層ＭＲ２と磁気フリー層ＭＲ４の磁化の向きが同一方向の場合は低抵抗となり、磁気固定層ＭＲ２と磁気フリー層ＭＲ４の磁化の向きが逆方向の場合は高抵抗となる、そして、トンネルバリア層ＭＲ６を通過するトンネル電流の大小を測定することにより、書き込みされている情報の読み出しが行われる。そして図１に示す磁気シールド部材ＳＩＥは、特に、図６（ａ）に示した磁気記憶素子ＭＲに対して磁気シールド効果を奏する。
図７は、磁気記憶素子ＭＲの構成を説明するための図である。図７（ａ）に示す磁気記憶素子ＭＲは、磁壁移動型の磁気記憶素子である。具体的には、磁気フリー層ＭＲ４が磁壁移動層になっており、２本のビット線ＭＲ３ａ，ＭＲ３ｂに接続している。そして磁気固定層ＭＲ２は読出線ＭＲ１に接続している。
図７（ｂ）に示す磁気記憶素子ＭＲはスピン注入型の磁気記憶素子である。具体的には、磁気フリー層ＭＲ４は一本のビット線ＭＲ３に接続しており、磁気固定層ＭＲ２は読出線ＭＲ１に接続している。
なお、図６及び図７を用いて磁気記憶素子ＭＲの原理及び構成を説明したが、本発明が適用できる磁気記憶素子ＭＲの構成はこれらに限定されず、例えば磁場移動型の磁気記憶素子であってもよい。
図８〜図１０は、半導体装置ＳＤの製造方法を示す断面図である。なお、図８及び図１０は、図３に対応しており、図９は図２（ｂ）に対応している。まず。半導体チップＳＣを準備する。半導体チップＳＣは、以下のようにして製造される。
まず、半導体基板に素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次いで、素子形成領域に位置する半導体基板に、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
次いで、素子形成領域に位置する半導体基板に、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する半導体基板に、ソース及びドレインとなる不純物領域を形成する。このようにして、半導体基板上にＭＯＳトランジスタが形成される。
次いで、素子分離膜上及びＭＯＳトランジスタ上に、多層配線層を形成する。この際、いずれかの配線層には磁気記憶素子ＭＲが形成され、最上層の配線層には電極パッドＰＡＤが形成される。次いで、多層配線層上に、保護絶縁膜（パッシベーション膜）を形成する。保護絶縁膜には、電極パッドＰＡＤ上に位置する開口が形成される。
その後、ウェハ状態の半導体基板をダイシングし、半導体チップＳＣを個片化する。
また、配線基板ＷＰ、第１シールド部材ＳＩＥ１、及び第２シールド部材ＳＩＥ２を準備する。
そして、図８（ａ）に示すように、樹脂層ＲＬ３を用いて、配線基板ＷＰ上に第２シールド部材ＳＩＥ２を固定する。次いで、図８（ｂ）に示すように、樹脂層ＲＬ４を用いて、第２シールド部材ＳＩＥ２上に半導体チップＳＣを固定する。
次いで図９に示すように、ボンディングワイヤＢＷの一端を接続端子ＯＴ１に接続すると共に、ボンディングワイヤＢＷの他端を電極パッドＰＡＤに接続する。なお、先に接続端子ＯＴ１にボンディングワイヤＢＷを接続しても良いし、先に電極パッドＰＡＤにボンディングワイヤＢＷを接続しても良い。
次いで図１０（ａ）に示すように、半導体チップＳＣ上に、樹脂層ＲＬ２を滴下するとともに、第２シールド部材ＳＩＥ２上に、樹脂層ＲＬ１を滴下する。
次いで図１０（ｂ）に示すように、第１シールド部材ＳＩＥ１の第１対向領域ＦＰ１を半導体チップＳＣ上に搭載するとともに、第１シールド部材ＳＩＥ１の側面対向領域ＳＰの端部を樹脂層ＲＬ１に押し付ける。
その後、半導体チップＳＣ及び磁気シールド部材ＳＩＥを、封止樹脂ＭＯを用いて封止する。
なお、複数の配線基板ＷＰが互いに繋がった状態で、複数の配線基板ＷＰそれぞれ上に半導体チップＳＣ及び磁気シールド部材ＳＩＥを設けることがある。この場合、複数の半導体チップＳＣ及び磁気シールド部材ＳＩＥは封止樹脂ＭＯによって一括封止される。そして、図１１に示すように、例えばダイシングブレードＤＢ１によって、封止樹脂ＭＯ及び配線基板ＷＰが切断されることで、半導体装置ＳＤは個片化される。
また、上記した半導体装置ＳＤの製造方法は一例である。例えば樹脂層ＲＬ２は、ＤＡＦによって形成されてもよい。また、第１シールド部材ＳＩＥ１を搭載した後にボンディングワイヤＢＷを設けても良い。また、第２シールド部材ＳＩＥ２上に半導体チップＳＣを搭載した後に、第２シールド部材ＳＩＥ２及び半導体チップＳＣを配線基板ＷＰに搭載しても良い。また、半導体チップＳＣ上に第１シールド部材ＳＩＥ１を搭載した後に、第２シールド部材ＳＩＥ２上に半導体チップＳＣ及び第１シールド部材ＳＩＥ１を搭載しても良い。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、半導体チップＳＣの磁気記憶素子ＭＲは磁気シールド部材ＳＩＥによって覆われている。このため、磁気記憶素子ＭＲは垂直方向の外部磁場から保護される。
また、磁気シールド部材ＳＩＥは、第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２に分割されている。このため、第２シールド部材ＳＩＥ２を配線基板ＷＰ上に搭載し、さらに第２シールド部材ＳＩＥ２上に半導体チップＳＣを搭載した後に、第１シールド部材ＳＩＥ１を半導体チップＳＣ上に搭載すれば、半導体チップＳＣを磁気シールド部材ＳＩＥで覆うことができる。従って、磁気シールド部材ＳＩＥを第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２に分割しない場合と比較して、半導体装置ＳＤの歩留まりは上がる。
また、第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２とを個別に半導体チップＳＣの第１面及び第２面に沿ってそれぞれ形成できる。このため、半導体チップＳＣが厚さのバラツキを有しているような場合であっても、磁気シールド部材ＳＩＥが半導体チップＳＣの第１面または第２面から大きく離れることを防止できる。
また、磁気記憶素子ＭＲを有する半導体チップＳＣの第１面を含む平面と、第２面を含む平面との間に、半導体チップＳＣ及び封止樹脂ＭＯのいずれよりも透磁率が大きな低磁気抵抗部が形成されている。すなわち、磁気シールド部材ＳＩＥのうち半導体チップＳＣの側面に対向する部分には、低磁気抵抗部が設けられている。本実施形態では、低磁気抵抗部は、第１シールド部材ＳＩＥ１の側面対向領域ＳＰを含んでいる。また樹脂層ＲＬ１の厚さによっては、樹脂層ＲＬ１の一部も低磁気抵抗部を構成する。低磁気抵抗部が設けられている場合、半導体チップＳＣの第１面の側に形成された第１シールド部材ＳＩＥ１と半導体チップＳＣの第２面の側に形成された第２シールド部材ＳＩＥ２との間を通過する磁場は、半導体チップＳＣではなく、低磁気抵抗部を優先的に通る。このため、半導体チップＳＣを通る磁場を小さくすることが出来る。
また、上記した低磁気抵抗部から半導体チップＳＣの側面までの距離は、低磁気抵抗部から封止樹脂ＭＯの側面までの距離より小さい。これにより半導体チップＳＣの第１面の側に形成された第１シールド部材ＳＩＥ１と半導体チップＳＣの第２面の側に形成された第２シールド部材ＳＩＥ２との間を通過する磁場は、優先的に低磁気抵抗部を通る。このため、半導体チップＳＣを通す磁場をさらに小さくすることが出来る。なお、低磁気抵抗部の幅方向における中心は、半導体チップＳＣの側面から封止樹脂ＭＯの側面までの間隔の中心よりも、半導体チップＳＣ側に位置しているのが好ましい。
また、厚さｔ０のシールド部材ＳＩＥを曲げ加工して側面対向領域ＳＰを形成する場合、特にｔ０がチップ厚の１／２を超える時には機械的ストレスの大きな曲げ加工となったり、スプリングバック現象などにより曲げ角度が僅かにばらつく事がある。第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２を曲げ加工部を介して一体に形成した場合、僅かな角度の違いであっても、磁気シールド部材ＳＩＥは、側面対向領域ＳＰと逆側のシールド端において半導体チップＳＣとの距離が大きくなる。この場合、磁気シールド部材ＳＩＥの磁気シールド効果が低下したり、半導体チップＳＣを磁気シールド部材ＳＩＥに嵌め込む際に半導体チップＳＣが損傷する虞がある。
これに対して本実施形態では、磁気シールド部材ＳＩＥを第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２に分割しているため、少なくとも一方が曲げ加工部を有する場合であっても上記した課題が発生することを抑制できる。
また本実施形態において、磁気シールド部材ＳＩＥは配線基板ＷＰと封止樹脂ＭＯで囲まれる領域内に封止されており、これらから露出しない構成となっている。これによりシールド部材を構成する金属材料が腐食し、この腐食生成物に起因して透磁率が変化することを抑制できる。
（変形例１）
図１２は、変形例１に係る半導体装置ＳＤの構成を示す断面図である。本図は、実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、以下の点を除いて実施形態に係る半導体装置ＳＤと同様の構成である。
まず、第１シールド部材ＳＩＥ１のうち第１対向領域ＦＰ１と側面対向領域ＳＰの接続部分は湾曲している。また側面対向領域ＳＰの端面ＥＰは傾斜している。詳細には、端面ＥＰは、第１シールド部材ＳＩＥ１の面のうち、半導体チップＳＣに近い側の面の端が、半導体チップＳＣから離れている側の面の端よりも、第２シールド部材ＳＩＥ２に近くなるように傾斜している。このような形状は、例えば軟磁性体からなる薄板を折り曲げ加工し、さらにそのときの条件を調節することにより、実現できる。
本変形例においても、実施形態と同様の効果を得ることができる。さらに、側面対向領域ＳＰの端面ＥＰは、第２シールド部材ＳＩＥ２の第２対向領域ＦＰ２に対して傾斜している。このため、端面ＥＰは樹脂層ＲＬ１に押し込まれやすくなり、その結果、端面ＥＰと第２シールド部材ＳＩＥ２は接触しやすくなる。端面ＥＰと第２シールド部材ＳＩＥ２が接触すると、第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２の接続部における磁気抵抗が小さくなり、端面ＥＰから第２シールド部材ＳＩＥ２に伝わる際に漏れる磁束量を小さくする事ができる。これにより、半導体チップＳＣの近傍に大きな磁場が発生していても、磁気シールド部材ＳＩＥによって磁気記憶素子ＭＲ（図２参照）を磁場から保護することができる。
（変形例２）
図１３は、変形例２に係る半導体装置ＳＤの構成を示す断面図である。本図は、実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、以下の点を除いて実施形態に係る半導体装置ＳＤと同様の構成である。
まず、第１シールド部材ＳＩＥ１の側面対向領域ＳＰの端面は、凸部ＣＰ１を有している。また第２シールド部材ＳＩＥ２の端面は、凸部ＣＰ２を有している。凸部ＣＰ１の中心、すなわち第１シールド部材ＳＩＥ１の端は、側面対向領域ＳＰの厚みの中心よりも、半導体チップＳＣの近く（すなわち図中左側）に位置している。第１シールド部材ＳＩＥ１の端面の全面は、凸部ＣＰ１を含め、樹脂層ＲＬ１によって覆われている。また凸部ＣＰ２の中心は、第２シールド部材ＳＩＥ２の厚みの中心よりも、半導体チップＳＣが搭載されている面の近く（すなわち図中上側）に位置している。
本変形例に係る凸部ＣＰ１及び凸部ＣＰ２は、例えば以下のようにして製造することができる。まず、軟磁性体からなる薄板に第１の溝を形成する。この溝は、例えばダイシングブレードを用いて形成される。次いで、第１の溝の底部に、第１の溝よりも幅が細い第２の溝を形成する。第２の溝は、薄板を貫通する。第２の溝も、例えばダイシングブレードを用いて形成される。そして、薄板を折り曲げ加工する。なお、変形例１と同様に、第１シールド部材ＳＩＥ１のうち第１対向領域ＦＰ１と側面対向領域ＳＰの接続部分は湾曲していてもよい。
本変形例においても、変形例１と同様の効果を得ることができる。また、第１シールド部材ＳＩＥ１の端面には凸部ＣＰ１が設けられているため、第１シールド部材ＳＩＥ１内を流れる磁束は、第２シールド部材ＳＩＥ２に伝わる際に、外部に漏れにくくなる。従って、磁気シールド部材ＳＩＥのシールド効果は高くなる。
また、第２シールド部材ＳＩＥ２には凸部ＣＰ２が設けられている。凸部ＣＰ２は、第２シールド部材ＳＩＥ２の厚みの中心よりも、半導体チップＳＣが搭載されている面の近くに位置している。このため、第１シールド部材ＳＩＥ１に入らなかった（漏れた）磁束は、第２シールド部材ＳＩＥ２に入りやすくなる。従って、磁気シールド部材ＳＩＥのシールド効果は高くなる。
（変形例３）
図１４は、変形例３に係る半導体装置ＳＤの構成を示す断面図である。本図は、実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、凸部ＣＰ１及び凸部ＣＰ２の製造方法を除いて、変形例２に係る半導体装置ＳＤと同様の構成である。
本実施形態において、第１シールド部材ＳＩＥ１の端面は、凸部ＣＰ１とは逆側の面から凸部ＣＰ１が形成されている面に向かう方向に打ち抜き加工されている。打ち抜き加工を行う場合、せん断面の打ち抜き方向における末端部は厚みが増すため、打ち抜き加工時に凸部ＣＰ１及び凸部ＣＰ２が形成される。なお、本方法で凸部ＣＰ１及び凸部ＣＰ２を形成した場合、凸部ＣＰ１及び凸部ＣＰ２の表面は粗くなる。
本実施形態によっても、変形例２と同様の効果を得ることができる。また打ち抜き加工により凸部ＣＰ１及び凸部ＣＰ２を形成できるため、磁気シールド部材ＳＩＥの製造コストを低くすることができる。
（変形例４）
図１５は、変形例４に係る半導体装置ＳＤの構成を示す断面図である。本図は、実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、凸部ＣＰ１及び凸部ＣＰ２の製造方法を除いて、変形例２に係る半導体装置ＳＤと同様の構成である。
本実施形態において、第１シールド部材ＳＩＥ１の凸部ＣＰ１及び第２シールド部材ＳＩＥ２の凸部ＣＰ２は、エッチング加工により形成されている。詳細には、第１シールド部材ＳＩＥ１の側面対向領域ＳＰの外側の面の端部は、ハーフエッチングされている。また第２シールド部材ＳＩＥ２のうち配線基板ＷＰに対向している面の端部は、ハーフエッチングされている。このため、凸部ＣＰ１のうち半導体チップＳＣとは逆側の面、及び凸部ＣＰ２のうち配線基板ＷＰに対向している面は、曲面となっている。
図１６は、本変形例に係る凸部ＣＰ１及び凸部ＣＰ２の製造方法の第１例を示す断面図である。まず図１６（ａ）に示すように、軟磁性膜ＭＦ１を準備する。次いで、軟磁性膜ＭＦ１の一面上にレジストパターンＰＲ１を形成する。次いで、レジストパターンＰＲ１をマスクとして軟磁性膜ＭＦ１をハーフエッチングする。これにより、軟磁性膜ＭＦ１の一面には凹部ＥＨ１が形成される。
その後、図１６（ｂ）に示すようにレジストパターンＰＲ１を除去する。次いで、例えばダイシングブレードＤＢ２を用いて、凹部ＥＨ１の底面に貫通溝を形成する。これにより、第１シールド部材ＳＩＥ１（又は第２シールド部材ＳＩＥ２）には、凸部ＣＰ１（又は凸部ＣＰ２）が形成される。
図１７は、本変形例に係る凸部ＣＰ１及び凸部ＣＰ２の製造方法の第２例を示す断面図である。軟磁性膜ＭＦ１の一面に凹部ＥＨ１を形成する。凹部ＥＨ１の形成方法は、図１６に示した第１例と同様である。次いで、レジストパターンＰＲ１を残したまま、軟磁性膜ＭＦ１のうち凹部ＥＨ１が形成されていない面に、レジストパターンＰＲ２を形成する。次いで、レジストパターンＰＲ２を用いて軟磁性膜ＭＦ１をエッチングする。これにより、凹部ＥＨ１の底面には貫通溝が形成される。これにより、第１シールド部材ＳＩＥ１（又は第２シールド部材ＳＩＥ２）には、凸部ＣＰ１（又は凸部ＣＰ２）が形成される。
本実施形態によっても、変形例２と同様の効果を得ることができる。またエッチング加工により凸部ＣＰ１及び凸部ＣＰ２を形成できるため、複数の第１シールド部材ＳＩＥ１（又は第２シールド部材ＳＩＥ２）に対して、凸部ＣＰ１及び凸部ＣＰ２を同時に形成することができる。従って、磁気シールド部材ＳＩＥの製造コストを低くすることができる。
（変形例５）
図１８及び図１９は、変形例５に係る半導体装置ＳＤの構成を示す断面図である。図１８は実施形態における図２（ａ）に対応しており、図１９は実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、磁気シールド部材ＳＩＥの構成を除いて実施形態に係る半導体装置ＳＤと同様の構成である。
本変形例において、第１シールド部材ＳＩＥ１の端部は、半導体チップＳＣの能動面及び側面を経由して、第２シールド部材ＳＩＥ２のうち半導体チップＳＣと対向している面の上まで延伸している。第１シールド部材ＳＩＥ１は、例えば軟磁性体層の裏面に樹脂層ＲＬ１を設けたテープ材（例えばパーマロイテープ）である。本変形例に係る樹脂層ＲＬ１は、接着層である。なお、本図に示す例では、第１シールド部材ＳＩＥ１の端面は、図１８に示すように封止樹脂ＭＯの内側に位置している。
本変形例に係る半導体装置ＳＤは、以下のようにして形成される。まず、配線基板ＷＰ上に第２シールド部材ＳＩＥ２及び半導体チップＳＣを搭載する。これらの工程は、実施形態と同様である。次いで、半導体チップＳＣの能動面上及び側面に沿って第１シールド部材ＳＩＥ１を貼り付け、その端部を及び第２シールド部材ＳＩＥ２上に貼り付ける。その後、封止樹脂ＭＯを形成する。
なお、図２０に示すように、第１シールド部材ＳＩＥ１は、さらに第２シールド部材ＳＩＥ２の側面を経由して配線基板ＷＰ上まで延伸し、その端部が封止樹脂ＭＯの端面及び配線基板ＷＰの端面と同一面を形成していても良い。この場合、半導体装置ＳＤは以下のようにして形成される。まず、複数の配線基板ＷＰが互いに繋がった状態で、複数の配線基板ＷＰそれぞれ上に半導体チップＳＣ及び第２シールド部材ＳＩＥ２が搭載される。次いで、一枚のテープ材を、複数の半導体チップＳＣ上及び複数の第２シールド部材ＳＩＥ２上にまたがって貼り付ける。その後、図２１に示すように、封止樹脂ＭＯを形成し、封止樹脂ＭＯ、第１シールド部材ＳＩＥ１、及び配線基板ＷＰを、例えばダイシングブレードＤＢ１を用いて切断する。
本変形例によっても、実施形態と同様の効果を得ることができる。また、テープ材、例えばパーマロイテープを用いて第１シールド部材ＳＩＥ１を形成することができるため、磁気シールド部材ＳＩＥの製造コストを低くすることができる。
さらに第１シールド部材ＳＩＥ１が図２０に示す構造を有している場合、複数の第１シールド部材ＳＩＥ１を同一工程で搭載することができるため、磁気シールド部材ＳＩＥの製造コストをさらに低くすることができる。
なお、変形例１〜５に係る半導体装置ＳＤにおいて、第１シールド部材ＳＩＥ１を本変形例の構造としても良い。例えば図２２に示す例では、第２シールド部材ＳＩＥ２は、変形例４に示す構造を有している。そして凸部ＣＰ２の下部と配線基板ＷＰの間の空間には、樹脂層ＲＬ５が充填されている。
（変形例６）
図２３は、変形例６に係る半導体装置ＳＤの構成を示す断面図である。本図は、実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、第１シールド部材ＳＩＥ１を構成するシール材の構造を除いて、変形例５に係る半導体装置ＳＤと同様の構成である。なお本図において、第１シールド部材ＳＩＥ１の端部は図２０と同様の構造となっているが、図１９と同様の構造であっても良い。
本実施形態において、第１シールド部材ＳＩＥ１は、樹脂層ＲＬ１及び軟磁性層ＳＭを複数回繰り返し積層した構造を有している。本図に示す例では、樹脂層ＲＬ１及び軟磁性層ＳＭは２層ずつ設けられているが、それぞれ３層以上設けられていても良い。
本変形例においても、変形例５と同様の効果を得ることができる。また、第１シールド部材ＳＩＥ１は樹脂層ＲＬ１と軟磁性層ＳＭとを繰り返し積層した構造を有しているため、磁気シールド部材ＳＩＥの飽和磁束量を大きくすることができる。
（変形例７）
図２４は、変形例７に係る半導体装置ＳＤの構成を示す断面図である。本変形例に係る半導体装置ＳＤは、実施形態、又は変形例１〜６に係る半導体装置ＳＤと同様の構成である。なお図２４は、実施形態と同様の場合を示している。
まず、第１シールド部材ＳＩＥ１のうち封止樹脂ＭＯと接する面は、複数の凹部ＨＯを有している。凹部ＨＯは、例えばプレス加工やエッチングによって形成される。
また、第２シールド部材ＳＩＥ２の端部には、凸部ＰＳが形成されている。凸部ＰＳは、第２シールド部材ＳＩＥ２のうち半導体チップＳＣに対向する面に形成されており、封止樹脂ＭＯに入り込んでいる。凸部ＰＳは、例えば軟磁性板を図中下から上に向けてせん断加工して第２シールド部材ＳＩＥ２の端面を形成する際に、形成される。
本変形例によっても、実施形態、又は変形例１〜６と同様の効果を得ることができる。また第１シールド部材ＳＩＥ１には複数の凹部ＨＯが形成されているため、第１シールド部材ＳＩＥ１と封止樹脂ＭＯの密着性を高めることができる。また、第２シールド部材ＳＩＥ２には凸部ＰＳが形成されているため、変形例２における凸部ＣＰ２と同様の作用により、磁気シールド部材ＳＩＥのシールド効果を高くすることができる。
（変形例８）
図２５は、変形例８に係る半導体装置ＳＤの構成を示す平面図である。図２６は、図２５のＢ−Ｂ´断面図である。本変形例に係る半導体装置ＳＤは、第２シールド部材ＳＩＥ２のうち電極パッドＰＡＤの並びと直交する方向の幅（図２５における上下方向の長さ）が半導体チップＳＣの幅よりも小さい点を除いて、実施形態１、又は変形例１〜７のいずれかと同様の構成である。
なお、図２５及び図２６に示す例では、第２シールド部材ＳＩＥ２の幅は、第１シールド部材ＳＩＥ１の幅とほぼ同じになっている。ただし第２シールド部材ＳＩＥ２の幅は、第１シールド部材ＳＩＥ１の幅よりも小さくても良いし、大きくてもよい。
本変形例によっても、実施形態１、又は変形例１〜７のいずれかと同様の効果を得ることができる。また、平面視で第２シールド部材ＳＩＥ２は、電極パッドＰＡＤの並びと直交する方向の幅が、半導体チップＳＣの幅よりも小さい。このため、ボンディングワイヤＢＷと第２シールド部材ＳＩＥ２が干渉することを防止できる。
また、第２シールド部材ＳＩＥ２が必要以上に大きい場合、磁気シールド部材ＳＩＥに集まる磁束の量が多くなる。この場合、磁気シールド部材ＳＩＥ内を流れる単位面積当たりの磁束量（磁束密度）が材料起因の飽和磁束密度φｔｈを超えてしまう可能性がある。外部磁場によって磁気シールド部材ＳＩＥ内に磁束が誘導される時、この磁束密度が飽和磁束密度φｔｈを超えると、磁気シールド部材ＳＩＥの内部（すなわち半導体チップＳＣの磁気記憶素子ＭＲ）に磁場が漏れてしまう（磁束飽和現象）。これに対して本実施形態では、第２シールド部材ＳＩＥ２の面積を小さくすることができる。従って、磁束飽和現象を抑制する事ができる為、より大きな外部磁場から磁気記憶素子ＭＲを守る事ができる。
（変形例９）
図２７は、変形例９に係る半導体装置ＳＤの構成を示す平面図である。図２８（ａ）は、図２７のＡ−Ａ´断面図であり、図２８（ｂ）は図２７のＢ−Ｂ´断面図である。本変形例に係る半導体装置ＳＤは、第２シールド部材ＳＩＥ２の端部のうち第１シールド部材ＳＩＥ１に繋がっていない側の端部（図２７及び図２８（ａ）における左側の端部）が半導体チップＳＣと配線基板ＷＰの間に位置している点を除いて、変形例８と同様の構成である。なお本図に示す例では、第２シールド部材ＳＩＥ２の幅は、第１シールド部材ＳＩＥ１の幅よりも狭くなっている。
本変形例によっても、変形例８と同様の効果を得ることができる。また、第２シールド部材ＳＩＥ２の面積をさらに小さくすることができるため、磁気シールド部材ＳＩＥが集める磁束量を減らす事ができる為、磁束飽和現象を抑制する事ができる。
（変形例１０）
図２９は、変形例１０に係る半導体装置ＳＤの構成を示す断面図である。本図は、実施形態における図２（ａ）に対応している。本変形例に係る半導体装置ＳＤは、第１シールド部材ＳＩＥ１のうち互いに対向する２辺に、側面対向領域ＳＰが形成されている点を除いて、実施形態、または変形例１〜８と同様である。
本変形例によっても、実施形態、又は変形例１〜８のいずれかと同様の効果を得ることができる。また、第１シールド部材ＳＩＥ１の２箇所に側面対向領域ＳＰが設けられている。磁気シールド部材ＳＩＥのうち磁束密度が最も高くなりやすいのは、第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２の接続部分である。本変形例では、第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２の接続箇所の面積を大きくすることができるため、磁気シールド部材ＳＩＥは磁束飽和しにくくなる。従って、より大きな外部磁場から磁気記憶素子ＭＲを守る事ができる。
（変形例１１）
図３０は、変形例１１に係る半導体装置ＳＤの構成を示す断面図である。本図は、実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、以下の点を除いて、実施形態、又は変形例１〜１０と同様の構成である。
まず、第２シールド部材ＳＩＥ２の平面形状は、半導体チップＳＣの平面形状と同一である。そして、樹脂層ＲＬ１が側面対向領域ＳＰと半導体チップＳＣの間の空間を埋めている。さらに樹脂層ＲＬ１のフィレットが側面対向領域ＳＰの側面に大きく形成されている。
本実施形態において、第２シールド部材ＳＩＥ２は、予め半導体チップＳＣに貼り付けられる。具体的には、ウェハ状態の半導体チップＳＣに、第２シールド部材ＳＩＥ２を貼り付ける。その後、半導体チップＳＣ及び第２シールド部材ＳＩＥ２を個片化する。
本変形例によっても、実施形態と同様の効果を得ることができる。また、複数の半導体チップＳＣに対して第２シールド部材ＳＩＥ２を同時に取り付けることができるため、半導体装置ＳＤの製造コストが低くなる。
（変形例１２）
図３１は、変形例１２に係る半導体装置ＳＤの構成を示す断面図である。図３２は、図３１の要部を拡大した図である。図３１は実施形態における図２（ａ）に対応しており、図３２は、実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、以下の点を除いて実施形態に係る半導体装置ＳＤと同様の構成である。
まず、配線基板ＷＰのコア層ＣＲ１が、軟絶縁材料により形成されている。すなわちコア層ＣＲ１は、第２シールド部材ＳＩＥ２を兼ねている。コア層ＣＲ１の端面は、封止樹脂ＭＯによって覆われていない。なお、コア層ＣＲ１とビアＶＡ１の間は、絶縁層により絶縁されている。
そして第１シールド部材ＳＩＥ１は、封止樹脂ＭＯの上面から、封止樹脂ＭＯの側面を経由して配線基板ＷＰの端面まで延伸している。第１シールド部材ＳＩＥ１は樹脂層ＲＬ１を介して、封止樹脂ＭＯ及び配線基板ＷＰに接続している。すなわち第１シールド部材ＳＩＥ１は、配線基板ＷＰの端面において、樹脂層ＲＬ１を介してコア層ＣＲ１に接続している。
本変形例においても、実施形態と同様の効果を得ることができる。また、第２シールド部材ＳＩＥ２をコア層ＣＲ１と兼ねることができるため、半導体装置ＳＤの製造コストを低くすることができる。
（変形例１３）
図３３は、変形例１３に係る半導体装置ＳＤの構成を示す断面図である。本図は、実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、以下の点を除いて実施形態、変形例７、又は変形例８に係る半導体装置ＳＤと同様の構成である。
まず第１シールド部材ＳＩＥ１は、側面対向領域ＳＰを有していない。その代わりに、磁気シールド部材ＳＩＥは、第３シールド部材ＳＩＥ３を有している。第３シールド部材ＳＩＥ３は、半導体チップＳＣの側面に対向している。そして第３シールド部材ＳＩＥ３と第１シールド部材ＳＩＥ１の間、及び第２シールド部材ＳＩＥ２と第３シールド部材ＳＩＥ３の間には、いずれも樹脂層ＲＬ１が位置している。本実施形態において、低磁気抵抗部は、第３シールド部材ＳＩＥ３を含んでいる。また、樹脂層ＲＬ１の厚さによっては、樹脂層ＲＬ１も低磁気抵抗部の一部を構成する。
詳細には、第１シールド部材ＳＩＥ１の第１対向領域ＦＰ１は、半導体チップＳＣ上から第３シールド部材ＳＩＥ３上にかけて伸びている。また第２シールド部材ＳＩＥ２の第２対向領域ＦＰ２も、半導体チップＳＣ下から第３シールド部材ＳＩＥ３下にかけて伸びている。そして第３シールド部材ＳＩＥ３のうち第１シールド部材ＳＩＥ１と対向している面は、樹脂層ＲＬ１によって第１シールド部材ＳＩＥ１に固定されている。また第３シールド部材ＳＩＥ３のうち第２シールド部材ＳＩＥ２に対向している面も、樹脂層ＲＬ１によって第２シールド部材ＳＩＥ２に固定されている。
なお、第１シールド部材ＳＩＥ１の第１対向領域ＦＰ１と平行な面で見た場合、第３シールド部材ＳＩＥ３の幅は、第３シールド部材ＳＩＥ３の高さよりも大きい。また第３シールド部材ＳＩＥ３の幅は、第１シールド部材ＳＩＥ１の厚さよりも大きい。また第３シールド部材ＳＩＥ３の幅は、第２シールド部材ＳＩＥ２の厚さよりも大きい。
また第３シールド部材ＳＩＥ３は、第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２と同一の材料によって形成されていても良いし、異なる材料によって形成されていても良い。後者の場合、第３シールド部材ＳＩＥ３は、第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２よりも飽和磁束密度が高い材料により形成されていても良い。例えば第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２を珪素鋼として、第３シールド部材ＳＩＥ３をパーマロイとしてもよい。
本実施形態に係る半導体装置ＳＤは、以下のようにして製造される。まず、配線基板ＷＰ上に第２シールド部材ＳＩＥ２及び半導体チップＳＣを固定する。次いで、第２シールド部材ＳＩＥ２上に第３シールド部材ＳＩＥ３を固定する。次いで、半導体装置ＳＤ上及び第３シールド部材ＳＩＥ３上に、第１シールド部材ＳＩＥ１を固定する。次いで、封止樹脂ＭＯを設ける。
なお図３４に示すように、半導体チップＳＣのうち互いに対向する２辺に、第３シールド部材ＳＩＥ３を設けても良い。
本変形例によっても、実施形態、変形例７、又は変形例８と同様の効果を得ることができる。また、第１シールド部材ＳＩＥ１、第２シールド部材ＳＩＥ２、及び第３シールド部材ＳＩＥ３は、断面方向においていずれも湾曲部を有していない。このため、磁気シールド部材ＳＩＥを形成するにあたって、折り曲げ加工などをする必要が少なくなる。従って、磁気シールド部材ＳＩＥの歩留まりを高くすることができ、半導体装置ＳＤの製造コストを低くすることができる。
（変形例１４）
図３５は、変形例１４に係る半導体装置ＳＤの構成を示す断面図である。本図は、実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、以下の点を除いて、変形例１１に係る半導体装置ＳＤと同様の構成を有している。
まず、磁気シールド部材ＳＩＥは、第３シールド部材ＳＩＥ３を有していない。その代わり、第１シールド部材ＳＩＥ１の第１対向領域ＦＰ１と第２シールド部材ＳＩＥ２の第２対向領域ＦＰ２は、樹脂層ＲＬ１を介して接続している。本変形例に係る磁気シールド部材ＳＩＥは、半導体チップＳＣが薄い場合（例えば５０μｍ以下）に、好適である。なお本変形例では、樹脂層ＲＬ１は、軟磁性体のフィラーを含有しているのが好ましい。すなわち本実施形態において、低磁気抵抗部は、樹脂層ＲＬ１によって構成されている。
本変形例によっても、変形例１１と同様の効果を得ることができる。また、第３シールド部材ＳＩＥ３を用いる必要がないため、磁気シールド部材ＳＩＥの製造コストをさらに低くすることができる。
（変形例１５）
図３６は、変形例１５に係る半導体装置ＳＤの構成を示す平面図である。図３７は、図３６のＡ−Ａ´断面の要部を拡大した図である。図３６は実施形態における図１に対応しており、図３７は実施形態における図３に対応している。本変形例に係る半導体装置ＳＤは、以下の点を除いて実施形態に係る半導体装置ＳＤと同様の構成である。
まず、半導体チップＳＣには、全周に沿って電極パッドＰＡＤが配置されている。また、接続端子ＯＴ１及びボンディングワイヤＢＷも、半導体チップＳＣの全周を囲むように配置されている。そして、第１シールド部材ＳＩＥ１は、平面視で、全ての部分が、半導体チップＳＣの能動面のうち電極パッドＰＡＤに囲まれた領域に位置している。
そして、樹脂層ＲＬ１は、第１シールド部材ＳＩＥ１の端面、第２シールド部材ＳＩＥ２の端面、電極パッドＰＡＤ、ボンディングワイヤＢＷ、及び接続端子ＯＴ１を覆っている。
本実施形態によっても、第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２は、樹脂層ＲＬ１を介して磁気的に接続している。従って、実施形態と同様の効果を得ることができる。また、半導体チップＳＣの４辺に沿って電極パッドＰＡＤを配置することができる。従って、半導体チップＳＣの入出力端子の数を多くすることができる。
（変形例１６）
図３８は、変形例１６に係る半導体装置ＳＤの平面図である。図３９は、図３８に示した半導体装置ＳＤの底面図であり、図４０は、図３８のＡ−Ａ´断面図である。本実施形態に係る半導体装置ＳＤは、以下の点を除いて実施形態に係る半導体装置ＳＤと同様の構成である。なお図３９においては、接続端子ＯＴ２及びハンダボールＳＢの図示を省略している。
まず、半導体チップＳＣの能動面は、第２シールド部材ＳＩＥ２に対向している。そして電極パッドＰＡＤは、半導体チップＳＣの中央部に設けられている。
また配線基板ＷＰ及び第２シールド部材ＳＩＥ２は、電極パッドＰＡＤと重なる部分には位置していない。本図に示す例では、配線基板ＷＰ及び第２シールド部材ＳＩＥ２は、いずれも２つに分割されている。そして電極パッドＰＡＤは、平面視で、２つの配線基板ＷＰの間、かつ２つの第２シールド部材ＳＩＥ２の間に位置している。
また、第１シールド部材ＳＩＥ１は、互いに対向する２辺に、側面対向領域ＳＰを有している。２つの第２シールド部材ＳＩＥ２は、それぞれ互いに異なる側面対向領域ＳＰに面している。なお、第１シールド部材ＳＩＥ１と第２シールド部材ＳＩＥ２の接続部の構造は、変形例１〜変形例１４のいずれかと同一の構造であっても良い。
配線基板ＷＰは、半導体チップＳＣとは反対側の面に、接続端子ＯＴ１を有している。すなわち本変形例では、接続端子ＯＴ１及び接続端子ＯＴ２は、配線基板ＷＰの同一の面に形成されている。
本実施形態によれば、半導体チップＳＣの中央部に電極パッドＰＡＤが設けられている場合においても、実施形態と同様の効果を得ることができる。
（変形例１７）
図４１は、変形例１７に係る半導体装置ＳＤの構成を示す平面図である。図４２は、図４１のＡ−Ａ´断面図である。本変形例に係る半導体装置ＳＤは、第１シールド部材ＳＩＥ１も２つに分割されている点を除いて、変形例１６に係る半導体装置ＳＤと同様の構成である。
詳細には、第１シールド部材ＳＩＥ１は、磁気記憶素子ＭＲが設けられている領域の上には位置しているが、磁気記憶素子ＭＲが設けられていない領域（例えば平面視で電極パッドＰＡＤと重なる領域）には位置していない。
本変形例によっても、実施形態と同様の効果を得ることができる。また、第１シールド部材ＳＩＥ１の面積を小さくすることができるため、変形例８と同様の理由により、磁気シールド部材ＳＩＥが磁束飽和現象を起こすまでに必要な外部磁場の強さを高くすることができる。
（変形例１８）
図４３は、変形例１８に係る半導体装置ＳＤの構成を示す平面図である。図４４は、図４３に示した半導体装置ＳＤの底面図であり、図４５は、図４３のＡ−Ａ´断面図である。本実施形態に係る半導体装置ＳＤは、以下の点を除いて変形例１６に係る半導体装置ＳＤと同様の構成である。
本変形例において、半導体装置ＳＤは、ＬＯＣ（Lead On Chip）構造を有している。詳細には、半導体装置ＳＤは、配線基板ＷＰの代わりにリードフレームを有している。詳細には、磁気シールド部材ＳＩＥの第２シールド部材ＳＩＥ２は、リードフレームのリードＩＬ上に接続している。そしてボンディングワイヤＢＷは、リードＩＬと半導体チップＳＣの電極パッドＰＡＤとを接続している。なお図４４及び図４５に示すように、平面視において、リードＩＬは、第２シールド部材ＳＩＥ２よりも電極パッドＰＡＤの近くまで延伸している。
なお図４６の断面図に示すように、第１シールド部材ＳＩＥ１は、変形例１７と同様に、２つに分割されていても良い。
また図４７の断面図に示すように、第２シールド部材ＳＩＥ２は第１シールド部材ＳＩＥ１よりも薄くても良い。
本変形例によれば、半導体装置ＳＤがＬＯＣ構造を有している場合においても、実施形態と同様の効果を得ることができる。また図４７に示すように第２シールド部材ＳＩＥ２を第１シールド部材ＳＩＥ１よりも薄くした場合、ボンディングワイヤＢＷを短くすることができる。
（変形例１９）
図４８は、変形例１９に係る半導体装置ＳＤの構成を示す平面図である。図４９は、図４８のＡ−Ａ´断面図である。本変形例に係る半導体装置ＳＤは、以下の点を除いて、変形例１８に係る半導体装置ＳＤと同様の構成である。
本変形例において、半導体装置ＳＤは、ＱＦＰ（Quad Flat Package）である。すなわち半導体チップＳＣの能動面は、４辺に電極パッドＰＡＤを有している。リードＩＬは、半導体チップＳＣの４辺に設けられている。ボンディングワイヤＢＷは、電極パッドＰＡＤとリードＩＬを接続している。
第２シールド部材ＳＩＥ２、半導体チップＳＣ、及び第１シールド部材ＳＩＥ１は、ダイパッドＤＰ上に配置されている。そして第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２の構造は、図３６及び図３７に示した構造と同様である。樹脂層ＲＬ１は、第１シールド部材ＳＩＥ１及び第２シールド部材ＳＩＥ２の周縁部、半導体チップＳＣのうち第１シールド部材ＳＩＥ１から露出している部分、及びダイパッドＤＰの周縁部を覆っている。
本変形例によれば、半導体装置ＳＤがＱＦＰ構造を有している場合においても、実施形態と同様の効果を得ることができる。
（変形例２０）
図５０は、変形例２０に係る半導体装置ＳＤの構成を示す平面図である。図５１は、図５０のＡ−Ａ´断面図である。本変形例に係る半導体装置ＳＤは、以下の点を除いて、変形例１９に係る半導体装置ＳＤと同様の構成である。
まず、本変形例に係る半導体装置ＳＤは、ＴＳＯＰ（Thin Small Outline Package）を有している。そしてリードＩＬは、半導体チップＳＣのうち互いに対向する２辺に沿って設けられている。磁気シールド部材ＳＩＥの第１シールド部材ＳＩＥ１は、側面対向領域ＳＰを有しており、この側面対向領域ＳＰが第２シールド部材ＳＩＥ２に対向している。
本変形例によれば、半導体装置ＳＤがＴＳＯＰ構造を有している場合においても、実施形態と同様の効果を得ることができる。
（変形例２１）
図５２（ａ）及び図５２（ｂ）は、変形例２１に係る半導体装置ＳＤの構成を示す断面図である。図５２（ａ）は、実施形態における図２（ａ）に対応しており、図５２（ｂ）は実施形態における図２（ｂ）に対応している。図５３は、図５２（ａ）の要部を拡大した図であり、実施形態における図３に対応している。本実施形態に係る半導体装置ＳＤは、以下の点を除いて実施形態に係る半導体装置ＳＤと同様の構成である。
まず、半導体装置ＳＤは、配線基板ＷＰに対してフリップチップ接続している。詳細には、半導体装置ＳＤの能動面は配線基板ＷＰに対向しており、電極パッドＰＡＤは、バンプＢＭを介して、配線基板ＷＰの接続端子ＯＴ１に接続している。
第１シールド部材ＳＩＥ１の側面対向領域ＳＰは、第１シールド部材ＳＩＥ１の全周に設けられている。また第２シールド部材ＳＩＥ２は、半導体チップＳＣの能動面のうち、電極パッドＰＡＤで囲まれた領域に位置している。そして、第１シールド部材ＳＩＥ１の側面対向領域ＳＰと半導体チップＳＣの間の空間、及び半導体チップＳＣと配線基板ＷＰの間の空間は、樹脂層ＲＬ１で充填されている。すなわち第１シールド部材ＳＩＥ１の側面対向領域ＳＰは、樹脂層ＲＬ１を介して第２シールド部材ＳＩＥ２と磁気的に接続している。
なお、図５４に示すように、接続端子ＯＴ１とバンプＢＭの間には、導体ポストＰＳＴが設けられていても良い。
本変形例によれば、半導体チップＳＣが配線基板ＷＰにフリップチップ接続していても、実施形態と同様の効果を得ることができる。
（変形例２２）
図５５は、変形例２２に係る装置の機能ブロック図である。本変形例に係る装置は、携帯通信端末であり、制御用半導体チップＣＯＮを有している。携帯通信端末は、例えば、携帯電話端末、携帯型のパーソナルコンピュータ、又は携帯型のゲーム機器である。制御用半導体チップＣＯＮは、回路基板ＰＣＢを介して、各種のデバイスに接続している。これらデバイスとしては、例えば、通信デバイス（Connectivities）、ＲＦＩＣ、ＨＰＡ、ＲＦＰＭＩＣ、ＡＤＣ、ＤＡＣ、パワー制御デバイス（Power management）、ＳＩＭカード、表示デバイス（ＬＣＤ）、撮像素子（Ｃａｍｅｒａ）、メモリーカード、キーパッド、ＵＳＢ端子、ＲＡＭ（半導体装置ＳＤ）、及びＮＶＭ（半導体装置ＳＤ）に接続している。そして情報、例えば撮像素子で撮像された画像や通信記録は、半導体装置ＳＤの磁気記憶素子ＭＲに記憶される。これらの記憶の制御は、制御用半導体チップＣＯＮによって行われている。
（変形例２３）
図５６は、変形例２３に係る装置の機能ブロック図である。本変形例に係る装置は車両であり、制御用半導体チップＣＯＮを有している。制御用半導体チップＣＯＮは、回路基板ＰＣＢを介して、車両内の各種電気装置に接続している。これら電気装置としては、例えば音声認識装置、スピーカ、ＨＤＤ、ＤＶＤ、チューナーモジュール（Tuner Module）、ＧＰＳシステム、交通情報通信装置（例えばＶＩＣＳ（登録商標）システム）、ＣＡＮ（controller area network）、車載マルチメディアネットワーク、コンピュータネットワーク、ブルートゥースシステム、メモリーカードシステム、ＵＳＢ端子、モニタ、撮像素子（Ｃａｍｅｒａ）、ＭＲＡＭ（半導体装置ＳＤ）、ナビゲーションシステム、及び電源ＩＣに接続している。そして情報、例えばナビゲーションシステムで使用される情報や撮像素子で撮像された画像は、半導体装置ＳＤの磁気記憶素子ＭＲに記憶される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＭ バンプ
ＢＷ ボンディングワイヤ
ＣＯＮ 制御用半導体チップ
ＣＲ１ コア層
ＣＰ１ 凸部
ＣＰ２ 凸部
ＤＢ１ ダイシングブレード
ＤＢ２ ダイシングブレード
ＤＰ ダイパッド
ＥＨ１ 凹部
ＥＰ 端面
ＦＰ１ 第１対向領域
ＦＰ２ 第２対向領域
ＨＯ 凹部
ＩＣ 電源
ＩＬ リード
ＩＮＣ１ 配線
ＩＮＣ２ 配線
ＭＦ１ 軟磁性膜
ＭＯ 封止樹脂
ＭＲ 磁気記憶素子
ＭＲ１ 読出線
ＭＲ２ 磁気固定層
ＭＲ３ ビット線
ＭＲ３ａ ビット線
ＭＲ３ｂ ビット線
ＭＲ４ 磁気フリー層
ＭＲ６ トンネルバリア層
ＯＴ１ 接続端子
ＯＴ２ 接続端子
ＰＡＤ 電極パッド
ＰＣＢ 回路基板
ＰＲ１ レジストパターン
ＰＲ２ レジストパターン
ＲＬ１ 樹脂層
ＲＬ２ 樹脂層
ＲＬ３ 樹脂層
ＲＬ４ 樹脂層
ＲＬ５ 樹脂層
ＰＳ 凸部
ＰＳＴ 導体ポスト
ＳＢ ハンダボール
ＳＣ 半導体チップ
ＳＤ 半導体装置
ＳＩＥ 磁気シールド部材
ＳＩＥ１ 第１シールド部材
ＳＩＥ２ 第２シールド部材
ＳＩＥ３ 第３シールド部材
ＳＬ１ 保護絶縁膜
ＳＬ２ 保護絶縁膜
ＳＭ 軟磁性層
ＳＰ 側面対向領域
ＶＡ１ ビア
ＷＰ 配線基板

Claims (13)

  1. 磁気記憶型素子を有する半導体チップと、
    前記半導体チップのうち前記磁気記憶型素子が設けられている領域を覆う磁気シールド部材と、
    を備え、
    前記磁気シールド部材は、
    前記半導体チップの第１面に対向する第１の対向領域を有する第１シールド部材と、
    前記半導体チップの前記第１面とは逆側の面である第２面に対向する第２の対向領域を有する第２シールド部材と、
    一部が前記第１シールド部材に接していて他の部分が前記第２シールド部材に接している樹脂層と、
    前記半導体チップを封止する封止樹脂と、
    を備え、
    前記封止樹脂及び前記樹脂層は、フィラーを含有しており、
    前記樹脂層の前記フィラーの平均粒子径は、前記封止樹脂の前記フィラーの平均粒子径よりも小さい半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１シールド部材は、前記半導体チップの側面に対向する側面対向領域を有しており、
    前記樹脂層は、前記側面対向領域に接している半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記樹脂層は、前記側面対向領域の端部に接しており、
    前記側面対向領域の前記端部は、前記第２シールド部材の前記第２の対向領域に対して傾斜している傾斜面を有している半導体装置。
  4. 請求項２に記載の半導体装置において、
    前記樹脂層は、前記側面対向領域の端部に接しており、
    前記側面対向領域の前記端部は、前記第１シールド部材の厚み方向において前記半導体チップに近い側に凸部を有している半導体装置。
  5. 請求項２に記載の半導体装置において、
    前記樹脂層は、前記側面対向領域の端に接しており、
    前記側面対向領域の前記端は、前記第２シールド部材に接している半導体装置。
  6. 請求項２に記載の半導体装置において、
    前記第１シールド部材は、樹脂層と軟磁性体層を繰り返し積層させた積層材である半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記樹脂層内に位置しており、前記半導体チップの側面に対向している第３シールド部材を備え、
    前記第３シールド部材は、一端と、前記一端の反対側の他端と、を有し、
    前記一端は、前記第１シールド部材と対向し、
    前記他端は、前記第２シールド部材と対向する半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第１の対向領域に平行な面で見た場合の前記第３シールド部材の幅は、前記第１シールド部材の厚さよりも大きい半導体装置。
  9. 請求項７に記載の半導体装置において、
    前記第１の対向領域に平行な面で見た場合、前記第３シールド部材の幅は、前記第３シールド部材の厚さよりも大きい半導体装置。
  10. 請求項７に記載の半導体装置において、
    前記第３シールド部材は、前記第１シールド部材及び前記第２シールド部材よりも飽和磁束密度が高い材料により形成されている半導体装置。
  11. 請求項１に記載の半導体装置において、
    前記樹脂層は、軟磁性材料を有するフィラーを有している半導体装置。
  12. 請求項１に記載の半導体装置において、
    前記半導体チップの能動面に設けられた複数の電極パッドを備え、
    前記第１シールド部材及び前記第２シールド部材のうち前記能動面に対向する部材は、平面視で前記複数の電極パッドと重なっていない半導体装置。
  13. 請求項１２に記載の半導体装置において、
    一端が前記複数の電極パッドに接続する複数のボンディングワイヤと、
    前記複数のボンディングワイヤの他端に接続する外部接続端子と、
    を備える半導体装置。
JP2012073760A 2012-03-28 2012-03-28 半導体装置 Expired - Fee Related JP5829562B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012073760A JP5829562B2 (ja) 2012-03-28 2012-03-28 半導体装置
US13/752,247 US9172028B2 (en) 2012-03-28 2013-01-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012073760A JP5829562B2 (ja) 2012-03-28 2012-03-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2013207059A JP2013207059A (ja) 2013-10-07
JP5829562B2 true JP5829562B2 (ja) 2015-12-09

Family

ID=49233764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012073760A Expired - Fee Related JP5829562B2 (ja) 2012-03-28 2012-03-28 半導体装置

Country Status (2)

Country Link
US (1) US9172028B2 (ja)
JP (1) JP5829562B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6220282B2 (ja) * 2013-08-26 2017-10-25 東芝メモリ株式会社 半導体装置
WO2015033396A1 (ja) * 2013-09-04 2015-03-12 株式会社東芝 半導体装置及びその製造方法
US9685412B2 (en) 2013-09-04 2017-06-20 Kabushiki Kaisha Toshiba Semiconductor apparatus and manufacturing method for same
JP6074345B2 (ja) * 2013-09-24 2017-02-01 株式会社東芝 半導体装置及びその製造方法
JP2016063015A (ja) 2014-09-17 2016-04-25 株式会社東芝 半導体装置
JP6280014B2 (ja) 2014-09-30 2018-02-14 新光電気工業株式会社 半導体装置及びその製造方法
JP6353763B2 (ja) 2014-09-30 2018-07-04 新光電気工業株式会社 半導体装置及びその製造方法
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
JP6401036B2 (ja) * 2014-12-10 2018-10-03 株式会社ジェイデバイス 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP6824504B2 (ja) 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
JP2016192445A (ja) 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
JP2016194964A (ja) 2015-04-01 2016-11-17 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ及びその動作方法
WO2016174509A1 (en) * 2015-04-27 2016-11-03 Kabushiki Kaisha Toshiba Magnetic memory device
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
JP2017183629A (ja) * 2016-03-31 2017-10-05 東芝メモリ株式会社 半導体置及びその製造方法
JP5988004B1 (ja) * 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
CN107644937B (zh) * 2016-07-22 2021-06-15 元太科技工业股份有限公司 电子组件封装体
WO2018105307A1 (ja) * 2016-12-05 2018-06-14 株式会社村田製作所 電子部品
US10403581B2 (en) 2017-09-29 2019-09-03 Intel Corporation Electronic device packages with attenuated electromagnetic interference signals
JP6905493B2 (ja) 2018-08-24 2021-07-21 株式会社東芝 電子装置
JP7325964B2 (ja) 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置
US10998489B2 (en) * 2019-01-14 2021-05-04 Nxp B.V. Magnetic shielding structure for MRAM array
JP7160705B2 (ja) 2019-01-28 2022-10-25 株式会社東芝 電磁波減衰体及び電子装置
JPWO2020241068A1 (ja) * 2019-05-30 2020-12-03
EP4002447A1 (en) * 2020-11-18 2022-05-25 Infineon Technologies Austria AG Contact clip for semiconductor device package
WO2024018798A1 (ja) * 2022-07-22 2024-01-25 ローム株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367069B1 (ko) * 1996-04-24 2003-03-29 이케다 타케시 반도체장치
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6625040B1 (en) * 2000-08-31 2003-09-23 Micron Technology, Inc. Shielded PC board for magnetically sensitive integrated circuits
JP3879576B2 (ja) * 2002-04-16 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージ
US7795708B2 (en) * 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
JP2008192978A (ja) * 2007-02-07 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8247888B2 (en) * 2009-04-28 2012-08-21 Dai Nippon Printing Co., Ltd. Semiconductor device and method for manufacturing metallic shielding plate
JP5577839B2 (ja) * 2009-06-05 2014-08-27 大日本印刷株式会社 半導体装置
WO2011111789A1 (ja) 2010-03-10 2011-09-15 日本電気株式会社 磁性体装置及びその製造方法

Also Published As

Publication number Publication date
US20130256819A1 (en) 2013-10-03
JP2013207059A (ja) 2013-10-07
US9172028B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
JP5829562B2 (ja) 半導体装置
US6906396B2 (en) Magnetic shield for integrated circuit packaging
US8421210B2 (en) Integrated circuit packaging system with dual side connection and method of manufacture thereof
JP5164599B2 (ja) 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム
US9490221B2 (en) Semiconductor device having multiple magnetic shield members
JP2009044110A (ja) 半導体装置及びその製造方法
US20160093796A1 (en) Semiconductor device and method for manufacturing the same
CN101388351A (zh) 半导体器件及其制造方法
JP2011205013A (ja) 半導体記憶装置
KR102506698B1 (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
US11742331B2 (en) Method of manufacturing a semiconductor package including a dam structure surrounding a semiconductor chip mounting region
US20130114323A1 (en) Semiconductor device and data storage apparatus
JP2012033861A (ja) 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
TWI574331B (zh) 晶片封裝結構及形成方法
TW517318B (en) Semiconductor device
US11887963B2 (en) Semiconductor device
JP2014022738A (ja) 半導体パッケージ及びその製造方法
CN204508799U (zh) 表面传感芯片封装结构
US9177897B1 (en) Integrated circuit packaging system with trace protection layer and method of manufacture thereof
KR20110123505A (ko) 반도체 패키지
JP2005167286A (ja) 半導体装置およびその製造方法
WO2001026146A1 (en) Semiconductor device and method of manufacture thereof
KR100680954B1 (ko) 스택 칩 패키지
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
TWI543317B (zh) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151022

R150 Certificate of patent or registration of utility model

Ref document number: 5829562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees