JP7160705B2 - 電磁波減衰体及び電子装置 - Google Patents

電磁波減衰体及び電子装置 Download PDF

Info

Publication number
JP7160705B2
JP7160705B2 JP2019012148A JP2019012148A JP7160705B2 JP 7160705 B2 JP7160705 B2 JP 7160705B2 JP 2019012148 A JP2019012148 A JP 2019012148A JP 2019012148 A JP2019012148 A JP 2019012148A JP 7160705 B2 JP7160705 B2 JP 7160705B2
Authority
JP
Japan
Prior art keywords
magnetic
electromagnetic wave
layers
wave attenuator
crystal grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019012148A
Other languages
English (en)
Other versions
JP2020120066A (ja
Inventor
哲 喜々津
義成 黒崎
健一郎 山田
繁樹 松中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Shibaura Mechatronics Corp
Original Assignee
Toshiba Corp
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Shibaura Mechatronics Corp filed Critical Toshiba Corp
Priority to JP2019012148A priority Critical patent/JP7160705B2/ja
Priority to US16/564,008 priority patent/US11049818B2/en
Priority to CN202010068778.1A priority patent/CN111491500B/zh
Priority to KR1020200007780A priority patent/KR102344792B1/ko
Priority to TW109102438A priority patent/TWI750568B/zh
Publication of JP2020120066A publication Critical patent/JP2020120066A/ja
Application granted granted Critical
Publication of JP7160705B2 publication Critical patent/JP7160705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/06—Thin magnetic films, e.g. of one-domain structure characterised by the coupling or physical contact with connecting or interacting conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明の実施形態は、電磁波減衰体及び電子装置に関する。
例えば、電磁シールドシートなどの電磁波減衰体が提案されている。電磁波減衰体及び半導体素子を含む電子装置がある。電磁減衰体において、電磁波の減衰特性を向上させることが望まれる。
特開２０１２－３８８０７号公報
本発明の実施形態は、電磁波の減衰特性を向上可能な電磁波減衰体及び電子装置を提供する。
本発明の実施形態によれば、電磁波減衰体は、多層部材及び磁性部材を含む。前記多層部材は、複数の磁性層と、導電性の複数の非磁性層と、を含む。前記複数の磁性層の１つから前記複数の磁性層の別の１つへの方向は、前記多層部材から前記磁性部材への第１方向に沿う。前記複数の非磁性層の１つは、前記複数の磁性層の前記１つと、前記複数の磁性層の前記別の１つと、の間にある。前記磁性部材の前記第１方向に沿う厚さは、前記多層部材の前記第１方向に沿う厚さの１／２以上である。
図１（ａ）～図１（ｃ）は、第１実施形態に係る電磁波減衰体を例示する模式図である。 図２は、電磁波減衰体の特性を例示するグラフ図である。 図３は、電磁波減衰体の特性を例示するグラフ図である。 図４（ａ）及び図４（ｂ）は、第１実施形態に係る電磁波減衰体を例示する模式的断面図である。 図５（ａ）及び図５（ｂ）は、参考例の電磁波減衰体を例示する模式的断面図である。 図６は、第１実施形態に係る電磁波減衰体を例示する模式的平面図である。 図７は、第１実施形態に係る電磁波減衰体を例示する模式的断面図である。 図８（ａ）～図８（ｄ）は、第２実施形態に係る電子装置を例示する模式図である。 図９（ａ）～図９（ｄ）は、第２実施形態に係る電子装置の一部を例示する模式的断面図である。 図１０は、第２実施形態に係る電子装置を例示する模式的断面図である。 図１１は、第２実施形態に係る電子装置を例示する模式的断面図である。 図１２は、第２実施形態に係る電子装置を例示する模式的断面図である。 図１３は、第２実施形態に係る電子装置を例示する模式的断面図である。 図１４は、第２実施形態に係る電子装置を例示する模式的断面図である。 図１５は、第２実施形態に係る電子装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）～図１（ｃ）は、第１実施形態に係る電磁波減衰体を例示する模式図である。
図１（ｃ）においては、図を見やすくするために、複数の層の位置がシフトされて描かれている。
図１（ａ）～図１（ｃ）に示すように、実施形態に係る電磁波減衰体１０は、多層部材１０Ｍ及び磁性部材１５を含む。
多層部材１０Ｍから磁性部材１５への方向は、第１方向に沿う。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
多層部材１０Ｍは、複数の磁性層１１と、導電性の複数の非磁性層１２と、を含む。複数の磁性層１１の１つから複数の磁性層１１の別の１つへの方向は、第１方向(Ｚ軸方向）に沿う。複数の非磁性層１２の１つは、複数の磁性層１１の上記の１つと、複数の磁性層１１の上記の別の１つと、の間にある。
例えば、複数の磁性層１１及び複数の非磁性層１２は、第１方向に沿って交互に設けられる。例えば、複数の磁性層１１は、第１方向に沿って並ぶ。例えば、複数の非磁性層１２は、第１方向に沿って並ぶ。複数の磁性層１１の１つは、複数の非磁性層１２の１つと、複数の非磁性層１２の別の１つと、の間にある。
複数の磁性層１１の少なくとも一部は、例えば、Ｘ－Ｙ平面に対して平行である。複数の非磁性層１２の少なくとも一部は、例えば、Ｘ－Ｙ平面に対して平行である。磁性部材１５は、例えば、例えば、Ｘ－Ｙ平面に対して平行である。
図１（ａ）～図１（ｃ）に示すように、電磁波減衰体１０は、基体１０ｓを含んでも良い。例えば、基体１０ｓの上に、複数の磁性層１１及び複数の非磁性層１２が交互に形成される。
実施形態に係る１つの例において、基体１０ｓはモールド樹脂などである。別の例において、基体１０ｓは樹脂層などでも良い。樹脂層は、例えば、プラスチックシートの上に設けられる。実施形態において、基体１０ｓの表面は、凹凸を有しても良い。この場合、後述するように、複数の磁性層１１及び複数の非磁性層１２は、この凹凸に沿うような凹凸状でも良い。
図１（ｃ）に示すように、多層部材１０Ｍ及び磁性部材１５を含む電磁波減衰体１０に電磁波８１が入射する。電磁波減衰体１０に入射した電磁波８１は、電磁波減衰体１０により減衰する。電磁波減衰体１０は、例えば、電磁波シールド体として使用することができる。例えば、複数の磁性層１１及び複数の非磁性層１２の少なくとも１つは、接地される（図１（ａ）参照）。
図１（ａ）に示すように、例えば、磁性部材１５は、多層部材１０Ｍと接する。図１（ａ）の例では、複数の非磁性層１２の１つ（別の１つ）は、磁性部材１５と接する。図１（ｂ）に示す例では、複数の磁性層１１の１つは、磁性部材１５と接する。複数の磁性層１１の１つと、磁性部材１５と、の間の境界が不明確でも良い。この場合、磁性部材１５と接する磁性層１１は、磁性部材１５に含まれると見なされても良い。
複数の磁性層１１の１つの第１方向に沿う厚さを厚さｔ１とする。厚さｔ１は、例えば、２０ｎｍ以上５００ｎｍ以下である。
複数の非磁性層１２の１つの第１方向に沿う厚さを厚さｔ２とする。厚さｔ２は、例えば、２ｎｍ以上５００ｎｍ以下である。
磁性部材１５の第１方向に沿う厚さを厚さｔ５とする。厚さｔ５は、厚さｔ１よりも厚い。厚さｔ５は、厚さｔ２よりも厚い。厚さｔ５は、例えば１μｍ以上である。厚さｔ５は、例えば１μｍ以上でも良い。厚さｔ５は、例えば４μｍ以上でも良い。厚さｔ５は、例えば、厚さｔ１の５倍以上である。
実施形態においては、例えば、交互に積層された薄い磁性層及び薄い磁性層を含む多層部材１０Ｍに、厚い磁性部材１５が積層される。例えば、磁性部材１５の第１方向に沿う厚さｔ５は、多層部材１０Ｍの第１方向に沿う厚さｔ０の１／２以上である。
このような構成により、多層部材１０Ｍまたは磁性部材１５のそれぞれを用いた時の減衰特性から推定できる程度を越える減衰特性が得られることが分かった。
以下、本願の発明者が行った実験について説明する。実験において、試料ＳＰ０１、ＳＰ０２、ＳＰ０３、ＳＰ０４及びＳＰ０５が作製される。
試料ＳＰ０１においては、磁性層１１及び非磁性層１２の組みが設けられる。１つの組みにおいて、磁性層１１は、厚さ（第１厚さｔ１）が１００ｎｍのＮｉＦｅＣｕＭｏ層である。１つの組みにおいて、非磁性層１２は、厚さ（第２厚さｔ２）が１００ｎｍのＣｕ層である。１つの磁性層１１及び１つの非磁性層１２を含む組みの数Ｎｓは、１０である。試料ＳＰ０１は、多層部材１０Ｍに対応する。
試料ＳＰ０２においては、磁性層１１及び非磁性層１２の組みが設けられる。１つの組みにおいて、磁性層１１は、厚さ（第１厚さｔ１）が５０ｎｍのＮｉＦｅＣｕＭｏ層である。１つの組みにおいて、非磁性層１２は、厚さ（第２厚さｔ２）が５ｎｍのＴａ層である。１つの磁性層１１及び１つの非磁性層１２を含む組みの数Ｎｓは、３７である。試料ＳＰ０２は、多層部材１０Ｍに対応する。
試料ＳＰ０３においては、電磁波減衰体として、厚さが２μｍのＮｉＦｅＣｕＭｏ層が用いられる。試料ＳＰ０３においては、磁性層だけが設けられ、非磁性層が設けられない。試料ＳＰ０３は、磁性部材１５に対応する。
試料ＳＰ０４において、上記の試料ＳＰ０１に対応する多層部材１０Ｍの上に、さらに、試料ＳＰ０３に対応する磁性部材１５（厚さが２μｍのＮｉＦｅＣｕＭｏ層）が設けられる。試料ＳＰ０１に含まれる非磁性層１２（厚さが１００ｎｍＣｕ層）が、磁性部材１５のＮｉＦｅＣｕＭｏ層と接する。
試料ＳＰ０５において、上記の試料ＳＰ０２に対応する多層部材１０Ｍの上に、さらに、試料ＳＰ０３に対応する磁性部材１５（厚さが２μｍのＮｉＦｅＣｕＭｏ層）が設けられる。試料ＳＰ０２に含まれる非磁性層１２（厚さが５ｎｍのＴａ層）が、磁性部材１５のＮｉＦｅＣｕＭｏ層と接する。
これらの試料に電磁波８１が入射したときに、試料から出射する電磁波８１の強度が測定される。
図２及び図３は、電磁波減衰体の特性を例示するグラフ図である。
これらの図の縦軸は、入射する電磁波８１の周波数が１００ＭＨｚであるときの透過特性Ｔ１（ｄＢ）である。透過特性Ｔ１が低いこと（絶対値が大きいこと）が、電磁波減衰体に入射した電磁波８１の減衰の程度が大きいことに対応する。透過特性Ｔ１は、低いこと（絶対値が大きいこと）が望ましい。
図２に示すように、多層部材１０Ｍに対応する試料ＳＰ０１においては、透過特性Ｔ１は、－１６．２ｄＢである。磁性部材１５に対応する試料ＳＰ０３においては、透過特性Ｔ１は、－０．１ｄＢである。多層部材１０Ｍ及び磁性部材１５を含む試料ＳＰ０４においては、透過特性Ｔ１は、－１７．６ｄＢである。
図２には、試料ＳＰ０１の透過特性Ｔ１、及び、試料ＳＰ０３の透過特性Ｔ１を単純に足し合わせる計算により導出した計算結果ＣＰ１３も記載されている。計算においては、多層部材１０Ｍと磁性部材１５との間の相互作用などは考慮されない。計算結果ＣＰ１３において、透過特性Ｔ１は、－１６．２ｄＢである。
既に説明したように、試料ＳＰ０４における透過特性Ｔ１は、－１７．６ｄＢであり、計算結果ＣＰ１３における－１６．２ｄＢよりも明らかに低い（絶対値が大きい）。
図３に示すように、多層部材１０Ｍに対応する試料ＳＰ０２においては、透過特性Ｔ１は、－３．５ｄＢである。既に説明したように、磁性部材１５に対応する試料ＳＰ０３においては、透過特性Ｔ１は、－０．１ｄＢである。多層部材１０Ｍ及び磁性部材１５を含む試料ＳＰ０５においては、透過特性Ｔ１は、－８．３ｄＢである。
図３には、試料ＳＰ０２の透過特性Ｔ１、及び、試料ＳＰ０３の透過特性Ｔ１を単純に足し合わせる計算により導出した計算結果ＣＰ２３も記載されている。計算においては、多層部材１０Ｍと磁性部材１５との間の相互作用などは考慮されない。計算結果ＣＰ２３において、透過特性Ｔ１は、－３．８ｄＢである。
既に説明したように、試料ＳＰ０５における透過特性Ｔ１は、－８．３ｄＢであり、計算結果ＣＰ２３における－３．８ｄＢよりも明らかに低い（絶対値が大きい）。
実施形態においては、試料ＳＰ０４またはＳＰ０５などの構成を採用する。これにより、低い（絶対値が大きい）透過特性Ｔ１が得られる。実施形態によれば、電磁波の減衰特性を向上可能な電磁波減衰体が提供できる。
図２及び図３に示した結果から、多層部材１０Ｍ及び磁性部材１５を含む構成において、多層部材１０Ｍから磁性部材１５への影響、または、磁性部材１５から多層部材１０Ｍへの影響が生じていると考えられる。
図４（ａ）及び図４（ｂ）は、第１実施形態に係る電磁波減衰体を例示する模式的断面図である。
図４（ａ）に示すように、薄い磁性層１１及び薄い非磁性層１２を含む多層部材１０Ｍの上に、厚い磁性部材１５が設けられている。複数の磁性層１１の１つは、第３結晶粒ｇｒ３を含む。磁性層１１は薄いため、第３結晶粒ｇｒ３のサイズｄ３（例えば粒径）は、比較的小さい。サイズは、Ｘ－Ｙ平面に沿う長さである。例えば、第３結晶粒ｇｒ２のサイズｄ３の平均値は、４０ｎｍ以下である。
このような多層部材１０Ｍの上に、磁性部材１５が設けられる。磁性部材１５は厚いため、磁性部材１５の膜が堆積されていくとともに、磁性部材１５に含まれる結晶粒のサイズが大きくなる。
例えば、磁性部材１５は、第１部材領域１５ｒａ及び第２部材領域１５ｒｂを含む。第１部材領域１５ｒａは、第１方向（Ｚ軸方向）において、第２部材領域１５ｒｂと多層部材１０Ｍとの間にある。第１部材領域１５ｒａは、多層部材１０Ｍの側の領域（下側領域）である。第２部材領域１５ｒｂは、反対側の領域（上側領域）である。
第１部材領域１５ｒａは、複数の第１結晶粒ｇｒ１を含む。第２部材領域１５ｒｂは、複数の第２結晶粒ｇｒ２を含む。複数の第１結晶粒ｇｒ１のサイズｄ１の平均値は、複数の第２結晶粒ｇｒ２のサイズｄ２の平均値よりも小さい。
例えば、磁性部材１５は、第１部材面１５ｆａ及び第２部材面１５ｆｂを含む。第１部材面１５ｆａは、第１方向（Ｚ軸方向）において、第２部材面１５ｆｂと多層部材１０Ｍとの間にある。第１部材面１５ｆａは、複数の第１結晶粒ｇｒ１を含む。第２部材面１５ｆｂ、複数の第２結晶粒ｇｒ２を含む。複数の第１結晶粒ｇｒ１のサイズｄ１の平均値は、複数の第２結晶粒ｇｒ２のサイズの平均値よりも小さい。
薄い磁性層１１を含む多層部材１０Ｍの上に磁性部材１５が設けられることで、磁性部材１５に含まれる第３結晶粒ｇｒ３のサイズｄ３が、多層部材１０Ｍの近傍（例えば第１部材領域１５ｒａ）において、特に小さくなると考えられる。
多層部材１０Ｍの近傍において第３結晶粒ｇｒ３のサイズｄ３が小さいと、第３結晶粒ｇｒ３と磁性層１１との間に生じる、層間の静磁気相互作用が大きくなると考えられる。
一般に、交換結合相互作用は、強磁性体中のスピンの向きを揃える。磁性体が多結晶体の場合には、この交換結合相互作用は、結晶粒界で小さくなるかゼロになる。従って、交流磁界が多結晶体の磁性体に印加されたときに、実質的に結晶粒を１つの単位としてまとまってスピンが歳差運動する。結晶粒のサイズが小さいことで、この動的な挙動を行う単位が小さくなり、例えば、静磁気相互作用などがより強くなる。これにより、例えば、電磁波の減衰特性が向上しやすくなると考えられる。
さらに、図４（ｂ）に示すように、磁性層１１が凹凸を含む場合、例えば、凸部と、第３結晶粒ｇｒ３との間に生じる静磁気相互作用が大きくなると考えられる。
例えば、複数の磁性層１１の１つは、複数の非磁性層１２の１つと対向する第１磁性層面１１ｆａを含む。第１磁性層面１１ｆａは、第１頂部１１ｐｐ及び第１底部１１ｄｐを含む。第１頂部１１ｐｐと第１底部１１ｄｐとの間の第１方向（Ｚ軸方向）に沿う距離ｄｚは、１０ｎｍ以上である。距離ｄｚは、凹凸の高さ（深さ）に対応する。距離ｄｚは、５０ｎｍ以上でも良い。
例えば、第１磁性層面１１ｆａは、第１頂部１１ｐｐ、第２頂部１１ｐｑ及び第１底部１１ｄｐを含む。第１方向（Ｚ軸方向）と交差する第２方向Ｄｅ２における第１底部１１ｄｐの位置は、第２方向Ｄｅ２における第１頂部１１ｐｐの位置と、第２方向Ｄｅ２における第２頂部１１ｐｑの位置と、の間にある。複数の非磁性層１２の１つの少なくとも一部は、第２方向Ｄｅ２において、第１頂部１１ｐｐと第２頂部１１ｐｑとの間にある。
磁性層１１がこのような凹凸を含むことで、例えば、凸部（第１頂部１１ｐｐを含む部分）の磁化１１ｐｍと、磁性部材１５の磁化１５ｐｍと、の間に大きな静磁気相互作用が生じると考えられる。
磁性部材１５の結晶粒（例えば第１結晶粒ｇｒ１）のサイズｄ１が小さいことで、磁化１１ｐｍと磁化１５ｐｍとの間の静磁気相互作用がより大きくできると考えられる。
このような相互作用が多層部材１０Ｍと磁性部材１５との間に生じると考えられる。これにより、図２及び図３に関して説明したように、試料ＳＰ０４及び試料ＳＰ０５において、低い（絶対値が大きい）透過特性Ｔ１が得られたと考えられる。
図５（ａ）及び図５（ｂ）は、参考例の電磁波減衰体を例示する模式的断面図である。 図５（ａ）に示すように、参考例の電磁波減衰体１９においては、非磁性層１３の上に、磁性部材１５が設けられる。非磁性層１３は、例えば、厚いＣｕ層である。非磁性層１３は、通常の下地層である。図５（ａ）に示すように、非磁性層１３の結晶粒ｇｒ４が大きい。このため、磁性部材１５の結晶粒ｇｒ５も比較的大きい。結晶粒が大きいため、電磁波８１の減衰特性の向上が不十分になると考えられる。
図５（ｂ）に示すように、非磁性層１３が凹凸を有している場合において、磁性部材１５の非磁性層１３の近傍領域ｒ１において静磁気相互作用が作用する可能性がある。しかしながら、結晶粒ｇｒ５が大きいため静磁気相互作用が平均化されて、静磁気相互作用が小さくなると考えられる。非磁性層１３から離れた領域ｒ２においては、静磁気相互作用が実質的に消失する。このため、電磁波の減衰特性の向上が不十分になると考えられる。
多層部材１０Ｍと磁性部材１５とを組み合わせた時に得られる特別な特性（図２及び図３参照）は、従来知られていない。例えば、図５（ａ）及び図５（ｂ）に関して説明した効果により、このような特性が得られると考えられる。
実施形態において、磁性層１１の厚さｔ１は、磁性部材１５の厚さｔ５に比べて十分に薄いことが好ましい。例えば、複数の磁性層１１の１つの第１方向に沿う厚さｔ１は、磁性部材１５の第１方向に沿う厚さｔ５の１／５以下である。
実施形態において、非磁性層１２の厚さｔ２は、磁性部材１５の厚さｔ５に比べて十分に薄いことが好ましい。例えば、複数の非磁性層１２の１つの第１方向に沿う厚さｔ２は、磁性部材１５の第１方向に沿う厚さｔ５の１／５以下である。
図６は、第１実施形態に係る電磁波減衰体を例示する模式的平面図である。
図６では、図を見やすくするために、複数の層の位置がシフトされて描かれている。図６に示すように、複数の磁性層１１のそれぞれの少なくとも一部は、磁化１１ｐｍ（磁化容易軸）を有する。複数の磁性層１１の１つの少なくとも一部における磁化の向きは、複数の磁性層１１の別の１つの少なくとも一部における磁化の向きと交差しても良い。これにより、種々の振動面を有する電磁波を効果的に減衰させることができる。
例えば、複数の磁性層１１を、磁場を印加した状態で形成しても良い。複数の磁性層１１の１つの形成において印加する磁場の方向を、複数の磁性層１１の別の１つの形成において印加する磁場の方向と変更することで、複数の方向の磁化容易軸を得ることができる。
実施形態において、図６に例示するような磁化の構造は、例えば、偏光顕微鏡などにより観測できる。
図７は、第１実施形態に係る電磁波減衰体を例示する模式的断面図である。
図７は、複数の磁性層１１の１つを例示している。図７に示すように、複数の磁性層１１の少なくとも１つは、複数の磁性膜１１ｆと、複数の非磁性膜１２ｆと、を含んでも良い。複数の磁性膜１１ｆ及び複数の非磁性膜１２ｆは、第１方向（Ｚ軸方向）に沿って交互に設けられる。複数の非磁性膜１２ｆは、例えば、絶縁性でも良く導電性でも良い。例えば、複数の磁性膜１１ｆの１つから複数の磁性膜１１ｆの別の１つへの向きは、第１方向（Ｚ軸方向）に沿う。複数の非磁性膜１２ｆの１つは、複数の磁性膜１１ｆの１つと、複数の磁性膜１１ｆの別の１つと、の間にある。例えば、複数の磁性膜１１ｆは、第１方向に沿って並ぶ。例えば、複数の非磁性膜１２ｆは、第１方向に沿って並ぶ。
複数の磁性膜１１ｆの１つの第１方向に沿う厚さｔ３は、複数の非磁性膜１２ｆの１つの第１方向に沿う厚さｔ４よりも厚い。厚さｔ４は、例えば、０．５ｎｍ以上７ｎｍ以下である。
複数の非磁性膜１２ｆは、例えば、下地層として機能する。複数の非磁性膜１２ｆの１つの上に、複数の磁性膜１１ｆの１つが形成されることで、例えば、複数の磁性膜１１ｆのその１つにおいて良好な軟磁性特性が得られる。例えば、複数の磁性膜１１ｆにおいて、適正な磁区または適正な磁壁領域が形成されやすくなる。例えば、高い減衰効果が得やすくなる。
複数の磁性膜１１ｆの少なくとも１つの少なくとも一部は、Ｃｏ、Ｎｉ及びＦｅよりなる群から選択された少なくとも１つを含む。例えば、複数の磁性膜１１ｆの１つは、軟磁性膜である。
複数の非磁性膜１２ｆの少なくとも１つの少なくとも一部は、Ｃｕ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ｎｂ及びＨｆよりなる群から選択された少なくとも１つを含む。複数の非磁性膜１２ｆの少なくとも１つは、例えば、Ｃｕ膜である。
複数の磁性層１１の少なくとも１つの少なくとも一部は、Ｃｏ、Ｎｉ及びＦｅよりなる群から選択された少なくとも１つを含む。複数の磁性層１１の１つは、例えば、軟磁性層である。複数の磁性層１１の少なくとも１つの少なくとも一部は、Ｃｕ、Ｍｏ及びＣｕからなる群から選択された少なくとも１つをさらに含んでも良い。
複数の磁性層１１の少なくとも１つの少なくとも一部は、Ｆｅ１００－ｘ１－ｘ２αｘ１Ｎｘ２を含んでも良い。αは、例えば、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｔｉ、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つを含む。組成比ｘ１は、例えば、０．５原子パーセント以上１０原子パーセント以下である。組成比ｘ２は、例えば、０．５原子パーセント以上８原子パーセント以下である。
複数の磁性層１１の少なくとも１つの少なくとも一部は、例えば、ＮｉＦｅ、ＣｏＦｅ、ＦｅＳｉ、ＦｅＺｒＮ、または、ＦｅＣｏなどを含んでも良い。複数の磁性層１１の少なくとも１つの少なくとも一部は、例えば、アモルファス合金を含んでも良い。
複数の非磁性層１２の少なくとも１つの少なくとも一部は、Ｃｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｍｎ、Ｍｏ、Ｚｒ及びＳｉからなる群から選択された少なくとも１つを含んでも良い。
（第２実施形態）
図８（ａ）～図８（ｄ）は、第２実施形態に係る電子装置を例示する模式図である。
図８（ａ）は、斜視図である。図８（ｂ）は、図８（ａ）のＡ１－Ａ２線断面図である。図８（ｃ）は、図８（ａ）のＢ１－Ｂ２線断面図である。図８（ｄ）は、図８（ａ）の矢印ＡＡから見た平面図である。図１（ａ）または図１（ｂ）は、図８（ｂ）のＣ１－Ｃ２線断面に対応する。
図８（ａ）に示すように、第２実施形態に係る電子装置１１０は、電子素子５０及び電磁波減衰体１０を含む。この例では、基板６０がさらに設けられる。電磁波減衰体１０は、電子素子５０の少なくとも一部を覆う。電子素子５０は、例えば半導体素子である。
図８（ｂ）に示すように、この例では、電子素子５０は、半導体チップ５０ｃ、絶縁部５０ｉ及び配線５０ｗを含む。この例では、基板６０において、電極５０ｅ、基板接続部５０ｆ及び接続部５８が設けられる。配線５０ｗは、半導体チップ５０ｃの一部と電極５０ｅとを電気的に接続する。基板接続部５０ｆにより電極５０ｅと接続部５８とが電気的に接続される。基板接続部５０ｆは、基板６０を貫通する。接続部５８は、半導体チップ５０ｃの入出力部として機能する。接続部５８は、例えば、端子でも良い。半導体チップ５０ｃの周りに絶縁部５０ｉが設けられる。絶縁部５０ｉは、例えば、樹脂及びセラミックなどの少なくともいずれかを含む。絶縁部５０ｉにより半導体チップ５０ｃが保護される。
電子素子５０は、例えば、演算回路、制御回路、記憶回路、スイッチング回路、信号処理回路、及び、高周波回路の少なくともいずれかを含む。
電磁波減衰体１０の基体１０ｓ（図１（ａ）参照）は、例えば、電子素子５０でも良い。電磁波減衰体１０の基体１０ｓは、例えば、絶縁部５０ｉでも良い。
図８（ｂ）に例示するように、この例では、電磁波減衰体１０は、基板６０に設けられた端子５０ｔと電気的に接続される。電磁波減衰体１０は、端子５０ｔを介して、一定の電位（例えば接地電位）に設定される。電磁波減衰体１０は、例えば、電子素子５０から放射される電磁波を減衰させる。電磁波減衰体１０は、例えば、シールドとして機能する。
図８（ａ）～図８（ｃ）に示すように、電磁波減衰体１０は、面状部分１０ｐと、第１～第４側面部分１０ａ～１０ｄと、を含む。電子素子５０から、電磁波減衰体１０の面状部分１０ｐへの方向は、第１方向Ｄ１（例えばＺ軸方向）に沿う。
図８（ｂ）及び図８（ｃ）に示すように、第１方向Ｄ１において、面状部分１０ｐと基板６０との間に、電子素子５０が位置する。
図８（ｃ）及び図８（ｄ）に示すように、Ｘ軸方向において、第１側面部分１０ａと第３側面部分１０ｃとの間に、電子素子５０が位置する。
図８（ｂ）及び図８（ｄ）に示すように、Ｙ軸方向において、第２側面部分１０ｂと第４側面部分１０ｄとの間に、電子素子５０が位置する。
第１実施形態に関して説明した電磁波減衰体１０を用いることで、例えば、２００ＭＨｚ以下の低い周波数領域の電磁波を効果的に減衰体できる。電磁波の減衰特性を向上可能な電子装置を提供できる。
例えば、電子素子５０で生じた電磁波が外部に出射することが抑制できる。外部からの電磁波が電子素子５０に届くことが抑制できる。電子素子５０において、安定した動作が得やすくなる。
面状部分１０ｐは、例えば、実質的に四角形（平行四辺形、長方形または正方形を含む）でも良い。
図９（ａ）～図９（ｄ）は、第２実施形態に係る電子装置の一部を例示する模式的断面図である。
図９（ａ）に示すように、電磁波減衰体１０の第１側面部分１０ａは、複数の磁性層１１及び複数の非磁性層１２を含む。第１側面部分１０ａにおける、複数の磁性層１１及び複数の非磁性層１２の積層方向は、第３方向Ｄ３である。
図９（ｂ）に示すように、電磁波減衰体１０の第２側面部分１０ｂは、複数の磁性層１１及び複数の非磁性層１２を含む。第２側面部分１０ｂにおける、複数の磁性層１１及び複数の非磁性層１２の積層方向は、第２方向Ｄ２である。
図９（ｃ）に示すように、電磁波減衰体１０の第３側面部分１０ｃは、複数の磁性層１１及び複数の非磁性層１２を含む。第３側面部分１０ｃにおける、複数の磁性層１１及び複数の非磁性層１２の積層方向は、第３方向Ｄ３である。
図９（ｄ）に示すように、電磁波減衰体１０の第４側面部分１０ｄは、複数の磁性層１１及び複数の非磁性層１２を含む。第４側面部分１０ｄにおける、複数の磁性層１１及び複数の非磁性層１２の積層方向は、第２方向Ｄ２である。
第１～第４側面部分１０ａ～１０ｄのそれぞれに含まれる磁性層１１は、面状部分１０ｐに含まれる磁性層１１と連続しても良い。第１～第４側面部分１０ａ～１０ｄのそれぞれに含まれる非磁性層１２は、面状部分１０ｐに含まれる非磁性層１２と連続しても良い。
このように、実施形態に係る電子装置１１０は、第１実施形態に係る電磁波減衰体１０と、電子素子５０と、を含む。例えば、電子素子５０から電磁波減衰体１０への方向は、第１方向（Ｚ軸方向）である。
例えば、電磁波減衰体１０は、複数の領域（または複数の部分）を含む。電子素子５０の少なくとも一部は、複数の領域の間に設けられる。複数の電磁波減衰体１０が設けられても良い。複数の電磁波減衰体１０は、例えば、面状部分１０ｐ及び第１～第４側面部分１０ａ～１０ｄに対応する。例えば、電子素子５０の少なくとも一部は、複数の電磁波減衰体１０の間に設けられても良い。
図１０～図１５は、第２実施形態に係る電子装置を例示する模式的断面図である。
図１０に示すように、実施形態に係る電子装置１１１は、電磁波減衰体１０と、複数の電子素子（電子素子５１、５１Ｂ、５２、５３、５３Ｂ及び５３Ｃなど）と、を含む。
電磁波減衰体１０の複数の領域の間に、電子素子が設けられる。電子素子と、電磁波減衰体１０の複数の領域の１つと、の間に絶縁領域（絶縁部４１及び４２など）が設けられても良い。電子素子と、絶縁領域（絶縁部４１及び４２など）と、の間に樹脂部（樹脂部５１Ｉ、５２Ｉ及び５３Ｉなど）が設けられても良い。複数の電子素子のそれぞれに、接続部材（接続部材５１Ｎ、５２Ｎ及び５３Ｎなど）が設けられても良い。例えば、接続部材により、電子素子と、接続部５８と、が電気的に接続されても良い。
図１１に示す電子装置１１２のように、接続部材５１Ｎが、基板５５に埋め込まれても良い。
図１２に示す電子装置１１３のように、実装部材２２０が設けられても良い。実装部材２２０は、基板５５と電磁波減衰体１０を含む。実装部材２２０と、別の電磁波減衰体１０との間に、電子素子（電子素子５１及び５１Ｂ）が設けられる。
図１３に示す電子装置１１４のように、電子素子５１の側面に電磁波減衰体１０が設けられても良い。側面は、Ｘ－Ｙ平面と交差する。
図１４に示す電子装置１１５のように、複数の電子素子（電子素子５１及び５２）を連続して囲むように電磁波減衰体１０が設けられても良い。
図１５に示す電子装置１１６のように、複数の電子素子の１つ（電子素子５１）は、電磁波減衰体１０の複数の領域の間に設けられる。複数の電子素子の別の１つ（電子素子５２）は、電磁波減衰体１０の複数の領域の間に設けられなくても良い。
電子装置１１１～１１６によっても、電磁波の減衰特性を向上可能な電子装置が提供できる。
実施形態は、例えば、ＥＭＣ（ElectroMagnetic Compatibility）のための電磁波減衰体及び電子装置に応用されても良い。
実施形態は、以下の構成（例えば技術案）を含んでも良い。
（構成１）
多層部材と、
磁性部材と、
を備え、
前記多層部材は、複数の磁性層と、導電性の複数の非磁性層と、を含み、
前記複数の磁性層の１つから前記複数の磁性層の別の１つへの方向は、前記多層部材から前記磁性部材への第１方向に沿い、
前記複数の非磁性層の１つは、前記複数の磁性層の前記１つと、前記複数の磁性層の前記別の１つと、の間にあり、
前記磁性部材の前記第１方向に沿う厚さは、前記多層部材の前記第１方向に沿う厚さの１／２以上である、電磁波減衰体。
（構成２）
前記磁性部材は、前記多層部材と接する、構成１記載の電磁波減衰体。
（構成３）
前記複数の非磁性層の別の１つは、前記磁性部材と接する、構成１または２に記載の電磁波減衰体。
（構成４）
前記複数の磁性層の前記１つは、前記磁性部材と接する、構成１または２に記載の電磁波減衰体。
（構成５）
前記磁性部材の前記第１方向に沿う前記厚さは、前記複数の磁性層の前記１つの前記第１方向に沿う厚さの５倍以上である、構成１～４のいずれか１つに記載の電磁波減衰体。
（構成６）
前記複数の非磁性層の前記１つの前記第１方向に沿う厚さは、前記磁性部材の前記第１方向に沿う前記厚さの１／５以下である、構成１～５のいずれか１つに記載の電磁波減衰体。
（構成７）
前記磁性部材は、第１部材領域及び第２部材領域を含み、前記第１部材領域は、前記第１方向において前記第２部材領域と前記多層部材との間にあり、
前記第１部材領域は、複数の第１結晶粒を含み、
前記第２部材領域は、複数の第２結晶粒を含み、
前記複数の第１結晶粒のサイズの平均値は、前記複数の第２結晶粒のサイズの平均値よりも小さい、構成１～６のいずれか１つに記載の電磁波減衰体。
（構成８）
前記磁性部材は、第１部材面及び第２部材面を含み、前記第１部材面は、前記第１方向において前記第２部材面と前記多層部材との間にあり、
前記第１部材面は、複数の第１結晶粒を含み、
前記第２部材面は、複数の第２結晶粒を含み、
前記複数の第１結晶粒のサイズの平均値は、前記複数の第２結晶粒のサイズの平均値よりも小さい、構成１～６のいずれか１つに記載の電磁波減衰体。
（構成９）
前記複数の磁性層の前記１つは、第３結晶粒を含み、
前記第３結晶粒のサイズの平均値は、４０ｎｍ以下である、構成１～８のいずれか１つに記載の電磁波減衰体。
（構成１０）
前記複数の磁性層の前記１つは、前記複数の非磁性層の前記１つと対向する第１磁性層面を含み、
前記第１磁性層面は、第１頂部と第１底部とを含み、
前記第１頂部と前記第１底部との間の前記第１方向に沿う距離は、１０ｎｍ以上である、構成１～９のいずれか１つに記載の電磁波減衰体。
（構成１１）
前記複数の磁性層の前記１つは、前記複数の非磁性層の前記１つと対向する第１磁性層面を含み、
前記第１磁性層面は、第１頂部、第２頂部及び第１底部を含み、
前記第１方向と交差する第２方向における前記第１底部の位置は、前記第２方向における前記第１頂部の位置と、前記第２方向における前記第２頂部の位置と、の間にあり、
前記複数の非磁性層の前記１つの少なくとも一部は、前記第２方向において、前記第１頂部と前記第２頂部との間にある、構成１～９のいずれか１つに記載の電磁波減衰体。
（構成１２）
前記複数の磁性層の前記１つは、複数の磁性膜と、複数の非磁性膜と、を含み、
前記複数の磁性膜の１つから前記複数の磁性膜の別の１つへの方向は、前記第１方向に沿い、
前記複数の非磁性膜の１つは、前記複数の磁性膜の前記１つと、前記複数の磁性膜の前記別の１つと、の間にあり、
前記複数の磁性膜の前記１つの前記第１方向に沿う厚さは、前記複数の非磁性膜の前記１つの前記第１方向に沿う厚さよりも厚く、
前記厚さは、０．５ｎｍ以上７ｎｍ以下である、構成１～５のいずれか１つに記載の電磁波減衰体。
（構成１３）
前記複数の非磁性膜の前記少なくとも１つの少なくとも一部は、Ｃｕ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ｎｂ及びＨｆよりなる群から選択された少なくとも１つを含む、構成１２記載の電磁波減衰体。
（構成１４）
前記複数の磁性膜の前記少なくとも１つの少なくとも一部は、Ｃｏ、Ｎｉ及びＦｅよりなる群から選択された少なくとも１つを含む、構成１２または１３に記載の電磁波減衰体。
（構成１５）
前記複数の磁性層の前記１つの少なくとも一部は、Ｃｏ、Ｎｉ及びＦｅよりなる群から選択された少なくとも１つを含む、構成１～１４のいずれか１つに記載の電磁波減衰体。
（構成１６）
前記複数の磁性層の前記１つの前記少なくとも一部は、Ｃｕ、Ｍｏ及びＣｕからなる群から選択された少なくとも１つをさらに含む、構成１５記載の電磁波減衰体。
（構成１７）
前記複数の磁性層の前記１つの少なくとも一部は、Ｆｅ１００－ｘ１－ｘ２αｘ１Ｎｘ２を含み、
前記αは、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｔｉ、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つを含む、構成１～１４のいずれか１つに記載の電磁波減衰体。
（構成１８）
前記複数の非磁性層の前記１つの少なくとも一部は、Ｃｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｍｎ、Ｍｏ、Ｚｒ及びＳｉからなる群から選択された少なくとも１つをさらに含む、構成１～１７のいずれか１つに記載の電磁波減衰体。
（構成１９）
前記複数の磁性層の前記１つの少なくとも一部における磁化の向きは、前記複数の磁性層の前記１つの少なくとも一部における磁化の向きと交差する、構成１～１８のいずれか１つに記載の電磁波減衰体。
（構成２０）
構成１～１９のいずれか１つに記載の電磁波減衰体と、
電子素子と、
を備えた、電子装置。
実施形態によれば、電磁波の減衰特性を向上可能な電磁波減衰体及び電子装置が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、電磁波減衰体に含まれる多層部材、磁性層、非磁性層及び磁性部材、並びに、電子装置に含まれる電子素子及び半導体チップなどの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した電磁波減衰体及び電子装置を基にして、当業者が適宜設計変更して実施し得る全ての電磁波減衰体及び電子装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…電磁波減衰体、 １０Ｍ…多層部材、 １０ａ～１０ｄ…第１～第４側面部分、 １０ｐ…面状部分、 １０ｓ…基体、 １１…磁性層、 １１ｄｐ…第１底部、 １１ｆ…磁性膜、 １１ｆａ…第１磁性層面、 １１ｐｍ…磁化、 １１ｐｐ…第１頂部、 １１ｐｑ…第２頂部、 １２…非磁性層、 １２ｆ…非磁性膜、 １３…非磁性層、 １５…磁性部材、 １５ｆａ、１５ｆｂ…第１、第２部材面、 １５ｐｍ…磁化、 １５ｒａ、１５ｒｂ…第１、第２部材領域、 １９…電磁波減衰体、 ４１、４２…絶縁部、 ５０…電子素子、 ５０ｃ…半導体チップ、 ５０ｅ…電極、 ５０ｆ…基板接続部、 ５０ｉ…絶縁部、 ５０ｔ…端子、 ５０ｗ…配線、 ５１、５１Ｂ、５２、５３、５３Ｂ、５３Ｃ…電子素子、 ５１Ｉ、５２Ｉ、５３Ｉ…樹脂部、 ５１Ｎ、５２Ｎ、５３Ｎ…接続部材、 ５５…基板、 ５８…接続部、 ６０…基板、 ８１…電磁波、 １１０～１１６…電子装置、 ２２０…実装部材、 ＡＡ…矢印、 ＣＰ１３、ＣＰ２３…計算結果、 Ｄ１～Ｄ３…第１～第３方向、 Ｄｅ２…第２方向、 ＳＰ０１～ＳＰ０５…試料、 Ｔ１…透過特性、 ｄ１、ｄ２、ｄ３…サイズ、 ｄｚ…距離、 ｇｒ１～ｇｒ３…第１～第３結晶粒、 ｇｒ４、ｇｒ５…結晶粒、 ｒ１…近傍領域、 ｒ２…離れた領域、 ｔ０～ｔ５…厚さ

Claims (10)

  1. 多層部材と、
    磁性部材と、
    を備え、
    前記多層部材は、複数の磁性層と、導電性の複数の非磁性層と、を含み、
    前記複数の磁性層の１つから前記複数の磁性層の別の１つへの方向は、前記多層部材から前記磁性部材への第１方向に沿い、
    前記複数の非磁性層の１つは、前記複数の磁性層の前記１つと、前記複数の磁性層の前記別の１つと、の間にあり、
    前記磁性部材の前記第１方向に沿う厚さは、前記多層部材の前記第１方向に沿う厚さの１／２以上である、電磁波減衰体。
  2. 前記磁性部材は、前記多層部材と接する、請求項１記載の電磁波減衰体。
  3. 前記磁性部材は、第１部材領域及び第２部材領域を含み、前記第１部材領域は、前記第１方向において前記第２部材領域と前記多層部材との間にあり、
    前記第１部材領域は、複数の第１結晶粒を含み、
    前記第２部材領域は、複数の第２結晶粒を含み、
    前記複数の第１結晶粒のサイズの平均値は、前記複数の第２結晶粒のサイズの平均値よりも小さい、請求項１または２に記載の電磁波減衰体。
  4. 前記磁性部材は、第１部材面及び第２部材面を含み、前記第１部材面は、前記第１方向において前記第２部材面と前記多層部材との間にあり、
    前記第１部材面は、複数の第１結晶粒を含み、
    前記第２部材面は、複数の第２結晶粒を含み、
    前記複数の第１結晶粒のサイズの平均値は、前記複数の第２結晶粒のサイズの平均値よりも小さい、請求項１～３のいずれか１つに記載の電磁波減衰体。
  5. 前記複数の磁性層の前記１つは、第３結晶粒を含み、
    前記第３結晶粒のサイズの平均値は、４０ｎｍ以下である、請求項１～４のいずれか１つに記載の電磁波減衰体。
  6. 前記複数の磁性層の前記１つは、前記複数の非磁性層の前記１つと対向する第１磁性層面を含み、
    前記第１磁性層面は、第１頂部と第１底部とを含み、
    前記第１頂部と前記第１底部との間の前記第１方向に沿う距離は、１０ｎｍ以上である、請求項１～５のいずれか１つに記載の電磁波減衰体。
  7. 前記複数の磁性層の前記１つは、前記複数の非磁性層の前記１つと対向する第１磁性層面を含み、
    前記第１磁性層面は、第１頂部、第２頂部及び第１底部を含み、
    前記第１方向と交差する第２方向における前記第１底部の位置は、前記第２方向における前記第１頂部の位置と、前記第２方向における前記第２頂部の位置と、の間にあり、
    前記複数の非磁性層の前記１つの少なくとも一部は、前記第２方向において、前記第１頂部と前記第２頂部との間にある、請求項１～６のいずれか１つに記載の電磁波減衰体。
  8. 前記複数の磁性層の前記１つの少なくとも一部は、Ｃｏ、Ｎｉ及びＦｅよりなる群から選択された少なくとも１つを含む、請求項１～７のいずれか１つに記載の電磁波減衰体。
  9. 前記複数の磁性層の前記１つの前記少なくとも一部は、Ｃｕ、Ｍｏ及びＣｕからなる群から選択された少なくとも１つをさらに含む、請求項８記載の電磁波減衰体。
  10. 請求項１～９のいずれか１つに記載の電磁波減衰体と、
    電子素子と、
    を備えた、電子装置。
JP2019012148A 2019-01-28 2019-01-28 電磁波減衰体及び電子装置 Active JP7160705B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019012148A JP7160705B2 (ja) 2019-01-28 2019-01-28 電磁波減衰体及び電子装置
US16/564,008 US11049818B2 (en) 2019-01-28 2019-09-09 Electromagnetic wave attenuator and electronic device
CN202010068778.1A CN111491500B (zh) 2019-01-28 2020-01-21 电磁波衰减体及电子装置
KR1020200007780A KR102344792B1 (ko) 2019-01-28 2020-01-21 전자파 감쇠체 및 전자 장치
TW109102438A TWI750568B (zh) 2019-01-28 2020-01-22 電磁波衰減體及電子裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019012148A JP7160705B2 (ja) 2019-01-28 2019-01-28 電磁波減衰体及び電子装置

Publications (2)

Publication Number Publication Date
JP2020120066A JP2020120066A (ja) 2020-08-06
JP7160705B2 true JP7160705B2 (ja) 2022-10-25

Family

ID=71732844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019012148A Active JP7160705B2 (ja) 2019-01-28 2019-01-28 電磁波減衰体及び電子装置

Country Status (5)

Country Link
US (1) US11049818B2 (ja)
JP (1) JP7160705B2 (ja)
KR (1) KR102344792B1 (ja)
CN (1) CN111491500B (ja)
TW (1) TWI750568B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7325964B2 (ja) * 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置
US11710707B2 (en) 2020-03-26 2023-07-25 Shibaura Mechatronics Corporation Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
CN112768859A (zh) * 2020-12-14 2021-05-07 北京无线电计量测试研究所 一种衰减器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303825A (ja) 2003-03-28 2004-10-28 Tdk Corp 積層軟磁性部材、電子機器
JP6125190B2 (ja) 2012-10-22 2017-05-10 ドーエイ外装有限会社 床用目地装置
JP2018113313A (ja) 2017-01-11 2018-07-19 株式会社オータマ 磁気シールド部材、磁気シールド部材の製造方法及び磁気シールドパネル

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237500A (ja) 1985-04-13 1986-10-22 日立金属株式会社 電磁シ−ルド材料
JPS62256498A (ja) 1986-04-30 1987-11-09 川崎製鉄株式会社 電磁波シ−ルド効果に優れた複合金属薄帯
JPH02172299A (ja) 1988-12-23 1990-07-03 Mitsubishi Rayon Co Ltd シールド装置の製造方法
JPH06125190A (ja) * 1992-10-13 1994-05-06 Hitachi Metals Ltd 磁気シールドケース及びその中に収納された電子装置
KR950034083A (ko) * 1994-02-10 1995-12-26 오가 노리오 자기헤드
JPH0836717A (ja) 1994-07-26 1996-02-06 Nec Corp 磁気抵抗効果ヘッド
JP2001344713A (ja) * 2000-05-29 2001-12-14 Fujitsu Ltd 薄膜磁気ヘッドの製造方法と薄膜磁気ヘッド
JP2003023286A (ja) 2001-07-05 2003-01-24 Showa Electric Wire & Cable Co Ltd 電波吸収材料
FI20020025A0 (fi) 2002-01-08 2002-01-08 4 D Neuroimaging Oy Komposiittiseinõrakenne parannetun magneettisuojauksen aikaansaamiseksi
US7964803B2 (en) * 2003-03-17 2011-06-21 Nippon Steel Corporation Magnetic shield structure having openings and a magnetic material frame therefor
JP2007317304A (ja) * 2006-05-25 2007-12-06 Fujitsu Ltd 磁気記録媒体および磁気記憶装置
JP2008287829A (ja) * 2007-05-21 2008-11-27 Toshiba Corp 垂直磁気記録媒体
JP5377015B2 (ja) * 2009-03-19 2013-12-25 昭和電工株式会社 磁気記録媒体
US8021043B2 (en) * 2009-03-30 2011-09-20 Carestream Health, Inc. Magnetic shielding for portable detector
US8431258B2 (en) * 2009-03-30 2013-04-30 Wd Media (Singapore) Pte. Ltd. Perpendicular magnetic recording medium and method of manufacturing the same
JP5546895B2 (ja) * 2009-04-30 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012033764A (ja) 2010-07-30 2012-02-16 Toshiba Corp 電磁シールドシートとその製造方法
JP2012038807A (ja) 2010-08-04 2012-02-23 Toshiba Corp 電磁シールドシート
JP2013153041A (ja) 2012-01-25 2013-08-08 Nec Tokin Corp ノイズ抑制構造体
JP5829562B2 (ja) 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US9142226B2 (en) * 2012-06-29 2015-09-22 Seagate Technology Llc Thin film with tuned grain size
US9490054B2 (en) * 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
JP6122353B2 (ja) * 2013-06-25 2017-04-26 ルネサスエレクトロニクス株式会社 半導体パッケージ
JP2017143210A (ja) 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法
KR101772871B1 (ko) * 2016-07-11 2017-08-30 주식회사 두산 안테나 모듈 형성용 복합기판 및 이의 제조방법
JP6767922B2 (ja) 2017-05-16 2020-10-14 株式会社東芝 半導体装置
JP6921691B2 (ja) 2017-09-13 2021-08-18 株式会社東芝 半導体装置
JP7325964B2 (ja) * 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303825A (ja) 2003-03-28 2004-10-28 Tdk Corp 積層軟磁性部材、電子機器
JP6125190B2 (ja) 2012-10-22 2017-05-10 ドーエイ外装有限会社 床用目地装置
JP2018113313A (ja) 2017-01-11 2018-07-19 株式会社オータマ 磁気シールド部材、磁気シールド部材の製造方法及び磁気シールドパネル

Also Published As

Publication number Publication date
US20200243457A1 (en) 2020-07-30
JP2020120066A (ja) 2020-08-06
CN111491500A (zh) 2020-08-04
US11049818B2 (en) 2021-06-29
KR20200093450A (ko) 2020-08-05
TW202046857A (zh) 2020-12-16
TWI750568B (zh) 2021-12-21
KR102344792B1 (ko) 2021-12-30
CN111491500B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
JP7160705B2 (ja) 電磁波減衰体及び電子装置
JP7325964B2 (ja) 電磁波減衰体及び電子装置
JP5073373B2 (ja) コモンモードチョークコイル
JP6767922B2 (ja) 半導体装置
US8558120B2 (en) Multilayer board for suppressing unwanted electromagnetic waves and noise
JP6013472B2 (ja) 基板モードの抑制のための途中まで延びるバイア
US10327327B2 (en) Printed circuit board and method of manufacturing the same
US9590288B2 (en) Multilayer circuit substrate
JP6921691B2 (ja) 半導体装置
US7834818B2 (en) Apparatus for attenuating reflections of electromagnetic waves, method for its manufacture and its use
US7075163B2 (en) Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing the same
JP2023070230A (ja) 電磁波減衰体及び電子装置
JP2009224567A (ja) 構造、プリント基板
US20230147383A1 (en) Electromagnetic wave attenuator and electronic device
US20140299358A1 (en) Multilayer circuit substrate
JP6905493B2 (ja) 電子装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221013

R150 Certificate of patent or registration of utility model

Ref document number: 7160705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150