JP7325964B2 - 電磁波減衰体及び電子装置 - Google Patents

電磁波減衰体及び電子装置 Download PDF

Info

Publication number
JP7325964B2
JP7325964B2 JP2019003740A JP2019003740A JP7325964B2 JP 7325964 B2 JP7325964 B2 JP 7325964B2 JP 2019003740 A JP2019003740 A JP 2019003740A JP 2019003740 A JP2019003740 A JP 2019003740A JP 7325964 B2 JP7325964 B2 JP 7325964B2
Authority
JP
Japan
Prior art keywords
magnetic
electromagnetic wave
layers
magnetic layers
wave attenuator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019003740A
Other languages
English (en)
Other versions
JP2020113650A (ja
Inventor
哲 喜々津
義成 黒崎
健一郎 山田
繁樹 松中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Shibaura Mechatronics Corp
Original Assignee
Toshiba Corp
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Shibaura Mechatronics Corp filed Critical Toshiba Corp
Priority to JP2019003740A priority Critical patent/JP7325964B2/ja
Priority to US16/562,652 priority patent/US11011474B2/en
Priority to KR1020200003378A priority patent/KR102288244B1/ko
Priority to TW109100842A priority patent/TWI749445B/zh
Priority to CN202010026390.5A priority patent/CN111436186B/zh
Publication of JP2020113650A publication Critical patent/JP2020113650A/ja
Application granted granted Critical
Publication of JP7325964B2 publication Critical patent/JP7325964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/14—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing iron or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/265—Magnetic multilayers non exchange-coupled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明の実施形態は、電磁波減衰体及び電子装置に関する。
例えば、電磁シールドシートなどの電磁波減衰体が提案されている。電磁波減衰体及び半導体素子を含む電子装置がある。電磁波減衰体において、電磁波の減衰特性を向上させることが望まれる。
特開２０１２－３８８０７号公報
本発明の実施形態は、電磁波の減衰特性を向上可能な電磁波減衰体及び電子装置を提供する。
本発明の実施形態によれば、電磁波減衰体は、複数の磁性層と、導電性の複数の非磁性層と、を含む。前記複数の磁性層の１つから前記複数の磁性層の別の１つへの方向は、第１方向に沿う。前記複数の非磁性層の１つは、前記複数の磁性層の前記１つと、前記複数の磁性層の前記別の１つと、の間にある。前記複数の磁性層の前記１つの前記第１方向に沿う第１厚さは、前記複数の非磁性層の前記１つの前記第１方向に沿う第２厚さの１／２倍以上である。前記複数の磁性層の数は、３以上である。
図１（ａ）～図１（ｃ）は、第１実施形態に係る電磁波減衰体を例示する模式図である。 図２（ａ）及び図２（ｂ）は、電磁波減衰体の特性を例示するグラフ図である。 図３（ａ）及び図３（ｂ）は、電磁波減衰体の特性を例示するグラフ図である。 図４は、電磁波減衰体の特性のシミュレーション結果を例示するグラフ図である。 図５（ａ）～図５（ｄ）は、電磁波減衰体の特性を例示するグラフ図である。 図６（ａ）～図６（ｄ）は、電磁波減衰体の特性を例示するグラフ図である。 図７は、電磁波減衰体を例示する模式的断面図である。 図８（ａ）～図８（ｄ）は、電磁波減衰体を例示する模式図である。 図９は、電磁波減衰体を例示する模式的断面図である。 図１０は、電磁波減衰体の磁気特性を例示するグラフ図である。 図１１（ａ）及び図１１（ｂ）は、電磁波減衰体の特性を例示するグラフ図である。 図１２は、第１実施形態に係る電磁波減衰体を例示する模式的平面図である。 図１３は、第１実施形態に係る電磁波減衰体を例示する模式的断面図である。 図１４（ａ）～図１４（ｄ）は、第２実施形態に係る電子装置を例示する模式図である。 図１５（ａ）～図１５（ｄ）は、第２実施形態に係る電子装置の一部を例示する模式的断面図である。 図１６は、第２実施形態に係る電子装置を例示する模式的断面図である。 図１７は、第２実施形態に係る電子装置を例示する模式的断面図である。 図１８は、第２実施形態に係る電子装置を例示する模式的断面図である。 図１９は、第２実施形態に係る電子装置を例示する模式的断面図である。 図２０は、第２実施形態に係る電子装置を例示する模式的断面図である。 図２１は、第２実施形態に係る電子装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）～図１（ｃ）は、第１実施形態に係る電磁波減衰体を例示する模式図である。
図１（ｃ）においては、図を見やすくするために、複数の層の位置がシフトされて描かれている。
図１（ａ）及び図１（ｃ）に示すように、実施形態に係る電磁波減衰体１０は、複数の磁性層１１、及び、導電性の複数の非磁性層１２を含む。複数の磁性層１１及び複数の非磁性層１２は、第１方向に沿って交互に設けられる。複数の磁性層１１の１つから複数の磁性層１１の別の１つへの向きは、第１方向に沿う。例えば、複数の磁性層１１は、第１方向に沿って並ぶ。複数の非磁性層１２の１つから複数の非磁性層１２の別の１つへの向きは、第１方向に沿う。例えば、複数の非磁性層１２は、第１方向に沿って並ぶ。複数の非磁性層１２の１つは、複数の磁性層１１の１つと、複数の磁性層１１の別の１つと、の間にある。複数の磁性層１１の１つは、複数の非磁性層１２の１つと、複数の非磁性層１２の別の１つと、の間にある。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
複数の磁性層１１の少なくとも一部は、例えば、Ｘ－Ｙ平面に対して平行である。複数の非磁性層１２の少なくとも一部は、例えば、Ｘ－Ｙ平面に対して平行である。
図１（ａ）に示すように、電磁波減衰体１０は、基体１０ｓを含んでも良い。例えば、基体１０ｓの上に、複数の磁性層１１及び複数の非磁性層１２が交互に形成される。
図１（ｂ）に示すように、導電層１３及び導電層１４などがさらに設けられても良い。導電層１３は、例えば、基体１０ｓと接する。導電層１３は、磁性層１１及び非磁性層１２の一方と接する。導電層１３は、例えば、下地層として機能しても良い。導電層１３により、基体１０ｓと、磁性層１１及び非磁性層１２の一方と、の間の密着力が上昇しても良い。例えば、導電層１３と導電層１４との間に、複数の磁性層１１及び複数の非磁性層１２が設けられる。導電層１４は、例えば、保護層として機能しても良い。導電層１３及び導電層１４のそれぞれの厚さは、例えば１００ｎｍ以上で良い。導電層１３及び導電層１４は、ステンレスまたはＣｕなどを含んでも良い。導電層１３及び導電層１４は、磁性を有しても良く、非磁性でも良い。
実施形態において、１つの例において、基体１０ｓはモールド樹脂などである。別の例において、基体１０ｓは樹脂層などでも良い。樹脂層は、例えば、プラスチックシート上に設けられる。実施形態において、基体１０ｓの表面は、凹凸を有しても良い。この場合、後述するように、複数の磁性層１１及び複数の非磁性層１２は、凹凸に沿うような凹凸状でも良い。
図１（ａ）に示すように、複数の磁性層１１の１つの厚さを第１厚さｔ１とする。複数の非磁性層１２の１つの厚さを第２厚さｔ２とする。
実施形態において、複数の磁性層１１の少なくとも１つの第１厚さｔ１は、複数の非磁性層１２の少なくとも１つの第２厚さｔ２の１／２倍以上である。例えば、第２厚さｔ２は、第１厚さｔ１と同じでも良い。第２厚さｔ２は、第１厚さｔ１の２倍以下である。第１厚さｔ１及び第２厚さｔ２は、第１方向（Ｚ軸方向）に沿う長さである。
実施形態において、複数の磁性層１１の数は、３以上である。１つの例において、複数の非磁性層１２の数は、複数の磁性層１１の数と同じである。複数の非磁性層１２の数と、複数の磁性層１１の数と、の差は、１または－１でも良い。複数の磁性層１１の数は、例えば、５以上でも良い。
図１（ｃ）に示すように、このような構成を有する電磁波減衰体１０に電磁波８１が入射する。実施形態においては、電磁波８１を、２００ＭＨｚ以下の帯域において効果的に減衰させることができることが分かった。電磁波減衰体１０は、例えば、電磁波シールド体として用いることができる。例えば、複数の磁性層１１及び複数の非磁性層１２の少なくとも１つは、接地される（図１（ａ）参照）。
以下、電磁波減衰体の特性の測定結果の例について、説明する。
測定においては、電磁波８１は、Ｚ軸方向に沿って電磁波減衰体１０に入射する（図１（ｃ）参照）。
図２（ａ）、図２（ｂ）、図３（ａ）、及び、図３（ｂ）は、電磁波減衰体の特性を例示するグラフ図である。
これらの図は、電磁波減衰体に電磁波８１が入射したときの、電磁波減衰体を透過する電磁波の特性の測定結果を例示している。これらの図の横軸は、電磁波８１の周波数ｆ（ＭＨｚ）である。図２（ａ）及び図３（ａ）は、低周波数（１ＭＨｚ～１００ＭＨｚ）の特性を示している。図２（ｂ）及び図３（ｂ）は、高周波数（１０ＭＨｚ～１００００ＭＨｚ）の特性を示している。低周波数の測定と、高周波数の測定と、の間において、用いられる装置の構成（アンプのゲインなどを含む）が異なるため、以下では、電磁波減衰体を透過する電磁波について、相対的な特性について説明する。図２（ａ）及び図３（ａ）において、縦軸は、電磁波８１の透過特性Ｔ１０（ｄＢ）である。図２（ｂ）及び図３（ｂ）において、縦軸は、電磁波８１の透過特性Ｔ２０（ｄＢ）である。透過特性Ｔ１０及び透過特性Ｔ２０が低いこと（絶対値が大きいこと）が、電磁波減衰体に入射した電磁波８１の減衰の程度が大きいことに対応する。透過特性Ｔ１０及び透過特性Ｔ２０は、低いこと（絶対値が大きいこと）が望ましい。
図２（ａ）及び図２（ｂ）には、試料Ｓａ１、Ｓａ２、Ｓｚ１及びＳｚ２の結果が示されている。
試料Ｓａ１及び試料Ｓａ２においては、磁性層１１及び非磁性層１２の組みが設けられる。１つの組みにおいて、磁性層１１は、厚さ（第１厚さｔ１）が１００ｎｍのＮｉＦｅＣｕＭｏ層である。１つの組みにおいて、非磁性層１２は、厚さ（第２厚さｔ２）が１００ｎｍのＣｕ層である。
試料Ｓａ１においては、１つの磁性層１１及び１つの非磁性層１２を含む組みの数Ｎｓは、１０である。試料Ｓａ２においては、１つの磁性層１１及び１つの非磁性層１２を含む組みの数Ｎｓは、２０である。
試料Ｓｚ１においては、電磁波減衰体として、厚さが２μｍのＮｉＦｅＣｕＭｏ層が用いられる。試料Ｓｚ２においては、電磁波減衰体として、厚さが４μｍのＮｉＦｅＣｕＭｏ層が用いられる。試料Ｓｚ１及びＳｚ２においては、電磁波減衰体として、磁性層だけが設けられ、非磁性層が設けられない。
図３（ａ）及び図３（ｂ）には、上記の試料Ｓｚ１及びＳｚ２に加えて、試料Ｓｂ１及びＳｂ２の結果が示されている。
試料Ｓｂ１及び試料Ｓｂ２においては、磁性層１１及び非磁性層１２の組みが設けられる。１つの組みにおいて、磁性層１１は、厚さ（第１厚さｔ１）が５０ｎｍのＮｉＦｅＣｕＭｏ層である。１つの組みにおいて、非磁性層１２は、厚さ（第２厚さｔ２）が５ｎｍのＴａ層である。
試料Ｓｂ１においては、１つの磁性層１１及び１つの非磁性層１２を含む組みの数Ｎｓは、３７である。試料Ｓｂ２においては、１つの磁性層１１及び１つの非磁性層１２を含む組みの数Ｎｓは、７３である。
試料Ｓａ１、Ｓａ２、Ｓｂ１、Ｓｂ２、Ｓｚ１及びＳｚ２において、複数の磁性層１１及び複数の非磁性層１２の組み、または、ＮｉＦｅＣｕＭｏ層は、樹脂基板（基体１０ｓ）の上に形成される。これらの試料において、樹脂基板の表面は、約０．５μｍの高さの凹凸を有する。複数の磁性層１１及び複数の非磁性層１２の組み、または、ＮｉＦｅＣｕＭｏ層は、この凹凸に沿うような凹凸形状を有している。
図２（ａ）及び図２（ｂ）に示すように、試料Ｓａ１及びＳａ２においては、非磁性層が設けられない試料Ｓｚ１及びＳｚ２に比べて、低い透過特性Ｔ１０及び透過特性Ｔ２０が得られる。例えば、１０００ＭＨｚ以下の領域において、試料Ｓａ１及びＳａ２の透過特性Ｔ１０及び透過特性Ｔ２０は、低い。特に、１０ＭＨｚ～５００ＭＨｚの広い周波数領域において、試料Ｓａ１及びＳａ２の透過特性Ｔ１０及び透過特性Ｔ２０は、低い。
図３（ａ）及び図３（ｂ）に示すように、試料Ｓｂ１及びＳｂ２においても、非磁性層が設けられない試料Ｓｚ１及びＳｚ２に比べて、低い透過特性Ｔ１０及び透過特性Ｔ２０が得られる。例えば、１０００ＭＨｚ以下の領域において、試料Ｓｂ１及びＳｂ２の透過特性Ｔ１０及び透過特性Ｔ２０は、低い。特に、２ＭＨｚ～１００ＭＨｚの領域において、試料Ｓｂ１及びＳｂ２の透過特性Ｔ１０及び透過特性Ｔ２０は、低い。試料Ｓｂ１及びＳｂ２は、試料Ｓａ１及びＳａ２に比べて、２ＭＨｚ～５ＭＨｚの周波数領域において、優れた透過特性を示す。
図２（ａ）に示すように、試料Ｓｚ１及びＳｚ２においては、透過特性Ｔ１０は、周波数ｆの上昇と共に、大きく上昇する。この結果より、試料Ｓｚ１及びＳｚ２においては、入射する電磁波８１により、ＮｉＦｅＣｕＭｏ層に渦電流が生じ、渦電流により電磁波８１が減衰する効果が生じていると、考えられる。
一方、積層された複数の磁性層及び複数の非磁性導電層を含む電磁波減衰体に電磁波８１が入射したときに、電磁波８１の減衰特性が向上することが知られている。磁性層と非磁性導電層との間の界面におけるインピーダンス差により電磁波８１が多重反射することが、非磁性導電層における渦電流損失に重畳して生じると、一般に考えられている。界面における反射率は、磁性層１１の透磁率が大きいと大きくなる。強磁性共鳴が生じる周波数近傍では、磁性層１１の透磁率が大きくなるので、減衰特性が向上する。一般に、通常の磁性体の場合、強磁性共鳴が生じる周波数ｆは、３００ＭＨｚ以上である。３００ＭＨｚよりも低い強磁性共鳴周波数を得ることは困難である。
以下、電磁波８１の減衰特性のシミュレーションの例について説明する。このシミュレーションのモデルにおいては、磁性層と非磁性層との間の界面におけるインピーダンス差によって電磁波８１が反射することが、非磁性導電層における渦電流損失に重畳することによって、電磁波８１が減衰する。
図４は、電磁波減衰体の特性のシミュレーション結果を例示するグラフ図である。
図４のシミュレーションにおいては、Schelkunoffの式が用いられる。この式により、多層膜の電磁波減衰を解析できる。この式は、磁性層と非磁性層との間の界面におけるインピーダンス差の影響を受けて減衰する電磁波８１の挙動を記述するものとして、一般に広く用いられている。図４のシミュレーションのモデルにおいて、磁性層１１には、ＮｉＦｅ層を基準としてＮｉＦｅＣｕＭｏに近い特性の物性値が適用される。磁性層１１の厚さ（第１厚さｔ１）は、１００ｎｍである。非磁性層１２は、Ｃｕの物性値が適用され、非磁性層１２の厚さ（第２厚さｔ２）は、１０ｎｍ～４００ｎｍの範囲で変更される。１つの磁性層１１及び１つの非磁性層１２を含む組みの数Ｎｓは、１０である。図４の横軸は、周波数ｆ（ＭＨｚ）である。縦軸は、透過特性Ｔ（ｄＢ）である。縦軸の値は、上記の実験に用いられた装置構成及びアンプなどの設定に対応するように、調整されている。
図４に示すように、磁性層と非磁性層との間の界面におけるインピーダンス差に起因した減衰が考慮されるシミュレーションにおいては、透過特性Ｔは、ボトム（極小値）を有する。ボトムに対応する周波数ｆは、約３００ＭＨｚである。この周波数ｆは、強磁性共鳴が生じる周波数ｆに対応する。
これに対して、図２（ａ）、図２（ｂ）、図３（ａ）及び図３（ｂ）に関して説明したように、試料Ｓａ１、Ｓａ２、Ｓｂ１及びＳｂ２においては、特に、２００ＭＨｚ以下の領域において、透過特性Ｔ１０及び透過特性Ｔ２０は、低い。図４において、第２厚さｔ２が１００ｎｍのときの構成は、試料Ｓａ１の構成に対応する。図４における、第２厚さｔ２が１００ｎｍの時の特性は、図２（ｂ）に示した試料Ｓａ１に関する特性（透過特性Ｔ２０）とは、大きく異なる。図４における、第２厚さｔ２が１００ｎｍの時の特性は、図２（ａ）に示した試料Ｓａ１に関する特性（透過特性Ｔ１０）とは、大きく異なる。
このことから、試料Ｓａ１、Ｓａ２、Ｓｂ１及びＳｂ２で観測された特性は、一般に知られている現象（すなわち、磁性層と非磁性層との間の界面におけるインピーダンス差が非磁性導電層における渦電流損失に重畳したことで生じる現象）によるものではないと考えられる。
２００ＭＨｚ以下の低い周波数ｆにおいて低い透過特性が得られることは、強磁性共鳴によっては説明できない。強磁性共鳴とは異なる効果により、低い周波数ｆにおける減衰が生じていると考えられる。例えば、複数の磁性層１１に磁壁領域（及び磁区）が設けられ、磁壁領域が多数の層間で相互作用を起こすことにより、低い周波数ｆにおける減衰が生じている可能性がある。
図４からわかるように、導電性非磁性層の厚さ（第２厚さｔ２）が厚いと、透過特性Ｔは低くなる（絶対値が大きくなる）。導電性非磁性層による渦電流による電磁波８１の減衰特性に、磁性層と非磁性層との間の界面におけるインピーダンス差による多重反射が重畳される、というメカニズムに基づく場合、第２厚さｔ２が厚いと透過特性Ｔは低くなることは、当然である。従って、一般的な理解に基づく発想では、非磁性層１２の厚さ（第２厚さｔ２）を厚くすることが良いとされる。上記の発想に基づく場合は、例えば、第２厚さｔ２（例えば４００ｎｍ）は、第１厚さｔ１（例えば１００ｎｍ）の４倍以上であることが好ましいと考えるのが普通である。
これに対して、実施形態においては従来知られている効果とは異なる効果が採用される。このため、実施形態においては、第１厚さｔ１は、第２厚さｔ２の１／２倍以上で良い。例えば、第２厚さｔ２は、第１厚さｔ１の２倍以下のように、薄くても良い。このように薄い非磁性層１２を用いた場合においても、低い周波数ｆにおいて、低い透過特性が得られる。実施形態によれば、電磁波の減衰特性を向上可能な電磁波減衰体を提供できる。例えば、薄い非磁性層１２を用いることによって、２００ＭＨｚを超える周波数領域だけでなく、従来技術では低い透過特性を得ることが困難な低い周波数ｆ（例えば、１ＭＨｚ～１００ＭＨｚ）において、低い透過特性が得られる。
図５（ａ）～図５（ｄ）、及び、図６（ａ）～図６（ｄ）は、電磁波減衰体の特性を例示するグラフ図である。
図５（ａ）～図５（ｄ）には、試料Ｓｚ１、Ｓｚ２、Ｓａ１及びＳａ２に加え、試料Ｓａ３及び試料Ｓａ４の特性が記載されている。試料Ｓａ３において、数Ｎｓは、３である。試料Ｓａ４において、数Ｎｓは、５である。試料Ｓａ３及びＳａ４におけるこれ以外の構成は、試料Ｓａ１またはＳａ２と同様である。
図６（ａ）～図６（ｄ）は、試料Ｓｚ１、Ｓｚ２、Ｓｂ１及びＳｂ２に加え、試料Ｓｂ３及び試料Ｓｂ４の特性が記載されている。試料Ｓｂ３において、数Ｎｓは、９である。試料Ｓｂ４において、数Ｎｓは、１８である。試料Ｓｂ３及びＳｂ４におけるこれ以外の構成は、試料Ｓｂ１またはＳｂ２と同様である。
これらの図の横軸は、１つの磁性層１１及び１つの非磁性層１２を含む組みの数Ｎｓである。これらの図において、試料Ｓｚ１及びＳｚ２の特性は、数Ｎｓが１の位置に記載されている。
図５（ａ）及び図６（ａ）において、縦軸は、透過特性Ｔ１０である。図５（ｂ）及び図６（ｂ）において、縦軸は、透過特性Ｔ２０である。図５（ｃ）及び図６（ｃ）において、縦軸は、規格化透過特性Ｔ１１である。図５（ｄ）及び図６（ｄ）において、縦軸は、規格化透過特性Ｔ２１である。一般に、透過特性は、電磁波減衰体が厚いと大きくなる（絶対値が大きくなる）。規格化透過特性Ｔ１１は、透過特性Ｔ１０の値を、トータルの厚さが１μｍの場合に換算した値である。規格化透過特性Ｔ２１は、透過特性Ｔ２０の値を、トータルの厚さが１μｍの場合に換算した値である。
図５（ａ）～図５（ｄ）から分かるように、周波数ｆが２ＧＨｚ、２００ＭＨｚ及び２０ＭＨｚのときに、数Ｎｓが大きくなると、透過特性Ｔ１０及びＴ２０は低くなる。数Ｎｓが３以上において、透過特性Ｔ１０及びＴ２０は、急激に低くなる。実施形態において、数Ｎｓが３以上であることが好ましい。数Ｎｓは、５以上であることが好ましい。
図６（ａ）～図６（ｄ）から分かるように、周波数ｆが２ＧＨｚ、２００ＭＨｚ及び２０ＭＨｚのときに、数Ｎｓが大きくなると、透過特性Ｔ１０及びＴ２０は低くなる。例えば、数Ｎｓが９以上において、透過特性Ｔ１０及びＴ２０は、急激に低くなる。実施形態において、数Ｎｓが９以上であることが好ましい。数Ｎｓは、１８以上であることが好ましい。
実施形態においては、複数の磁性層１１の間に設けられる非磁性層１２が薄い。このため、複数の磁性層１１の間に静磁気相互作用が生じると考えられる。数Ｎｓを大きくすることで、静磁気相互作用が効果的に大きくできる。
実施形態において、複数の磁性層１１の表面は、凹凸を有しても良い。以下、凹凸の例について、説明する。
図７は、電磁波減衰体を例示する模式的断面図である。
図７は、電磁波減衰体１０をＺ軸方向を含む平面で切断したときの断面を模式的に示している。図７に示すように、複数の磁性層１１及び複数の非磁性層１２が、Ｚ軸方向に沿って交互に設けられている。例えば、磁性層１１の凹凸に沿って、非磁性層１２が設けられる。例えば、非磁性層１２の凹凸に沿って、磁性層１１が設けられる。
例えば、複数の磁性層１１の１つは、第１面１１ａｆを含み。第１面１１ａｆは、複数の非磁性層１２の１つと対向する。第１面１１ａｆは、第１頂部１１ｐｐと第１底部１１ｄｐとを含む。第１頂部１１ｐｐと第１底部１１ｄｐとの間の第１方向（Ｚ軸方向）に沿う距離ｄｚが、第１面１１ａｆの凹凸の高さ（または深さ）に対応する。実施形態において、距離ｄｚは、例えば、１０ｎｍ以上である。
第１面１１ａｆが凹凸を含むことで、例えば、１つの磁性層１１に複数の凸部分または複数の凹部分が設けられる。複数の凸部分は、Ｚ軸方向と交差する平面（例えばＸ－Ｙ平面内）において並ぶ。複数の凸部分の磁化１１ｐｍが、相互作用を及ぼす。例えば、Ｚ軸方向と交差する平面内に非磁性部分が存在するため、複数の凸部分において、比較的長距離の複数の磁化１１ｐｍどうしで、静磁結合相互作用を及ぼしあう。複数の凹部分は、Ｚ軸方向と交差する平面（例えばＸ－Ｙ平面内）において並ぶ。複数の凹部分の磁化１１ｐｍが相互作用を及ぼす。例えば、Ｚ軸方向と交差する平面内において非磁性部分が存在するために、複数の凹部分において、比較的長距離の複数の磁化１１ｐｍどうしで、静磁結合相互作用を及ぼしあう。
実施形態においては、複数の磁性層１１の間に設けられる非磁性層１２が薄い。このため、Ｚ軸方向に並ぶ複数の凸部分どうしにおいて静磁気相互作用が強められると考えられる。Ｚ軸方向に並ぶ複数の凹部分どうしにおいて静磁気相互作用が強められると考えられる。
このように、第１面１１ａｆが凹凸を有することで、複数の磁性層１１の間に生じる静磁気相互作用に加えて、１つの磁性層１１に含まれる凸部分の間に生じる静磁気相互作用、及び、１つの磁性層１１に含まれる凹部分の間に生じる静磁気相互作用が得られる。例えば、Ｚ軸方向に沿う方向、及び、Ｚ軸方向と交差する方向において、静磁気相互作用が効果的に生じる。これにより、入射する電磁波８１を効率的に減衰させることができる。
図７に示すように、複数の磁性層１１の１つは、複数の非磁性層１２の１つと対向する第１面１１ａｆを含む。第１面１１ａｆは、第１頂部１１ｐｐ、第２頂部１１ｐｑ及び第１底部１１ｄｐを含む。第１方向（Ｚ軸方向）と交差する１つの方向を第２方向Ｄｅ２とする。第２方向Ｄｅ２における第１底部１１ｄｐの位置は、第２方向Ｄｅ２における第１頂部１１ｐｐの位置と、第２方向Ｄｅ２における第２頂部１１ｐｑの位置と、の間にある。複数の非磁性層１２の１つの少なくとも一部は、第２方向Ｄｅ２において、第１頂部１１ｐｐと第２頂部１１ｐｑとの間にある。
例えば、第１頂部１１ｐｐを含む部分と、第２頂部１１ｐｑを含む部分と、において、静磁気相互作用が生じる。入射する電磁波８１を効率的に減衰させることができる。
実施形態において、距離ｄｚは、第２厚さｔ２の０．２倍以上である。これにより、複数の磁性層１１及び複数の非磁性層１２において、凹凸が維持される。距離ｄｚは、第１厚さｔ１の０．２倍以上である。これにより、複数の磁性層１１及び複数の非磁性層１２において、凹凸が維持される。例えば、過度に厚い非磁性層１２、または、過度に厚い磁性層１１を設けると、凹凸が平坦化され易くなる。
実施形態において、距離ｄｚは、例えば、１０μｍ以下でも良い。
図８（ａ）～図８（ｄ）は、電磁波減衰体を例示する模式図である。
これらの図は、磁性層１１に生じる磁壁領域１１Ｗを例示している。図８（ａ）に示すように、磁性層１１内の磁化がＸ－Ｙ面内において変化している領域が磁壁領域１１Ｗとなる。図８（ｂ）に示すように、磁壁領域は細長い領域を取らない場合もあり得る。図８（ｃ）に示すように、磁壁領域１１Ｗは、複数の磁区１１Ｄの間に生じる細い線状として現れる場合もあり得る。図８（ｄ）に示すように、磁性層１１内の大部分が磁壁領域１１Ｗとなる場合もあり得る。図８（ａ）～図８（ｄ）に示した磁壁領域１１Ｗおよび磁区１１Ｄの形状は、例えば、磁性層の磁気特性、積層構造、欠陥、及び、凹凸などによる。磁壁領域１１Ｗ及び磁区１１Ｄの関する情報は、例えば、偏光顕微鏡などにより得られる。
磁壁領域１１Ｗにより、図２（ａ）、図２（ｂ）、図３（ａ）及び図３（ｂ）に例示したような、低い周波数ｆにおける減衰が生じている可能性がある。
実施形態において、複数の磁性層１１の少なくとも１つは、結晶粒を含んでも良い。複数の磁性層１１の間に非磁性層１２を設けることで、磁性層１１の結晶粒のサイズを小さくできる。
図９は、電磁波減衰体を例示する模式的断面図である。
図９は、複数の磁性層１１の１つのＸ－Ｙ平面に沿った断面を模式的に示している。図７に示すように、磁性層１１は、複数の結晶粒１１Ｇを含む。複数の結晶粒１１Ｇのサイズ（径ｄ１１）の平均値は、例えば、４０ｎｍ以下である。径ｄ１１は、Ｘ－Ｙ平面に沿う１つの方向に沿う長さである。径ｄ１１の平均値は、例えば、複数の結晶粒１１Ｇのそれぞれ楕円近似した場合の長辺及び短辺の平均値でも良い。例えば、平均値を算出する際の１つの例において、複数の磁性層１１の１つのＸ－Ｙ平面に沿う断面において、１０個以上の結晶粒１１Ｇを含む視野内において、一般的な粒径解析手法で得られる平均粒径を用いても良い。または、例えば、Ｘ線回折の一般的な解析法である、Scherrerの式を使った手法で、磁性層１１における複数の結晶粒１１Ｇの径ｄ１１の平均値を求めても良い。
一般に、交換結合相互作用は、強磁性体中のスピンの向きを揃える。磁性体が多結晶体の場合には、この交換結合相互作用は、結晶粒界で小さくなるかゼロになる。従って、交流磁界が多結晶体の磁性体に印加されたとき、実質的に結晶粒１１Ｇを１つの単位としてまとまってスピンが歳差運動する。径ｄ１１の平均値が４０ｎｍ以下と小さいことで、この動的な挙動を行う単位が小さくなり、例えば、層間の静磁気相互作用、凹凸による静磁気相互作用、または、磁壁が形成されることによる静磁気相互作用がより強くなる。これにより、例えば、電磁波の減衰特性が向上しやすくなると考えられる。実施形態において、ｄ１１の平均値は、例えば、２０ｎｍでも良い。これにより、例えば、電磁波の減衰特性がより向上しやすくなる。
例えば、非磁性層１２が５ｎｍの厚さのＴａ層であり、磁性層１１が１００ｎｍのＮｉＦｅＣｕＭｏ層である場合、径ｄ１１の平均値は、約３０ｎｍである。例えば、非磁性層１２が５ｎｍの厚さのＴａ層であり、磁性層１１が５０ｎｍのＮｉＦｅＣｕＭｏ層である場合、径ｄ１１の平均値は、約２０ｎｍである。一方、非磁性層１２を設けず、磁性層１１が４００ｎｍのＮｉＦｅＣｕＭｏ層である場合、径ｄ１１の平均値は、４７ｎｍである。
実施形態において、磁性層１１において、磁気ヒステリシスが観測されても良い。
図１０は、電磁波減衰体の磁気特性を例示するグラフ図である。
図１０は、電磁波減衰体において観測される磁気特性を例示している。図１０の横軸は、電磁波減衰体全体にＸ－Ｙ平面に沿う１つの方向に沿って電磁波減衰体１０に印加される磁界Ｈａ（Ｏｅ）である。縦軸は、磁化Ｍ１（任意単位）である。
図１０には、入射する電磁波８１の磁界の振動方向が異なる２つの場合における特性が示されている。図１（ｃ）に示すように、Ｚ軸方向（入射方向）に対して垂直な１つの方向（例えば、Ｘ軸方向）と、電磁波８１の磁界成分の振動方向８１ａと、の間の角度を角度θとする。図１０では、入射する電磁波８１の磁界の振動方向８１ａの角度θが０度の場合と、９０度の場合の特性が示されている。
図１０に示すように、９０度の特性において、肩の部分１０ＨＳが観察される。肩の部分１０ＨＳは、例えば、５０Ｏｅ前後の保磁力を持つ部分（複数の磁性層１１の１つの一部）からの交換結合相互作用および静磁気相互作用により、複数の磁性層１１の別の１つの一部が磁化反転していることを意味する。または、肩の部分１０ＨＳは、複数の磁性層１１の１つにおける１つの部分(磁区１１Ｄ)が磁化反転していることを意味している。
例えば、磁界Ｈａの絶対値が５Ｏｅ以下の場合は、９０度の特性は、０度の特性と良く一致しており、この領域では、異方性は観察されない。一方、磁界Ｈａの絶対値が５Ｏｅを超えると、９０度の特性は、０度の特性とは異なる。この領域では、異方性が生じている。肩の部分１０ＨＳの現れ方に異方性があるということは、複数の磁性層１１の少なくとも２つで異なる磁区１１Ｄが形成されていることによると考えられる。
図１０に例示する磁気特性は、例えば、第１厚さｔ１を第２厚さｔ２の１／２倍以上にすることで得られる。
実施形態において、第１厚さｔ１（図１（ａ）参照）は、例えば、２０ｎｍ以上である。第２厚さｔ２（図１（ａ）参照）は、例えば、１０ｎｍ以上である。このような厚さにより、例えば、反磁界の大きさを小さくすることができ、上述のスピンの歳差運動が起こりやすくなる。これにより、例えば、上述の層間の静磁気相互作用、凹凸による静磁気相互作用、及び、磁壁が形成されることによる静磁気相互作用の少なくともいずれかが、より強くなる。これにより、電磁波８１の減衰特性を大きくすることができる。これらの厚さは、５０ｎｍ以上でも良い。これらの厚さは、例えば、５００ｎｍ以下でも良い。これらの厚さが薄いことで、製造が容易になる。これらの厚さが厚いことで、例えば、静磁気相互作用を強くすることができる。
図１１（ａ）及び図１１（ｂ）は、電磁波減衰体の特性を例示するグラフ図である。
これらの図には、既に説明した試料Ｓａ１及びＳｂ１に加えて、試料Ｓｃ１の特性の測定結果が示されている。試料Ｓｃ１においては、試料Ｓａ１（１００ｎｍのＮｉＦｅＣｕＭｏ層と、１００ｎｍのＣｕ層と、を１つのペアとして、１０ペア）と、試料Ｓｂ１（５０ｎｍのＮｉＦｅＣｕＭｏ層と、５ｎｍのＴａ層と、を１つのペアとして、３７ペア）と、が積層されている。図１１（ａ）及び図１１（ｂ）に、特性Ｓｘ１も示されている。特性Ｓｘ１は、試料Ｓａ１の透過特性、及び、試料Ｓｂ１の透過特性から、試料Ｓａ１及び試料Ｓｂ１が積層された構成について、計算により求められた透過特性である。
図１１（ａ）及び図１１（ｂ）から分かるように、試料Ｓｃ１においては、試料Ｓａ１及び試料Ｓｂ１のそれぞれよりも、良好な減衰特性が得られる（透過特性Ｔ１０及びＴ２０が低い）。さらに、計算により導出された特性Ｓｘ１の透過特性よりも、実際の試料Ｓｃ１の透過特性は、低い。これは、試料Ｓｃ１中において、試料Ｓａ１に対応する部分と、試料Ｓｂ１に対応する部分と、の間で、静磁気相互作用が働くことが原因ではないかと考えられる。
例えば、約５０ＭＨｚにおける透過特性Ｔ１０は、試料Ｓａ１においては、－１７．６ｄＢであり、試料Ｓｂ１においては、－７．４ｄＢであり、試料Ｓｃ１においては、－２５．０ｄＢであり、特性Ｓｘ１においては、－２０．６ｄＢである。
例えば、約２０ＭＨｚにおける透過特性Ｔ１０は、試料Ｓａ１においては、－１９．０ｄＢであり、試料Ｓｂ１においては、－１４．０ｄＢであり、試料Ｓｃ１においては、－２７．０ｄＢであり、特性Ｓｘ１においては、－２３．８ｄＢである。
図１２は、第１実施形態に係る電磁波減衰体を例示する模式的平面図である。
図１２では、図を見やすくするために、複数の層の位置がシフトされて描かれている。図１２に示すように、複数の磁性層１１のそれぞれの少なくとも一部は、磁化１１ｐｍ（磁化容易軸）を有する。複数の磁性層１１の１つの少なくとも一部における磁化の向きは、複数の磁性層１１の別の１つの少なくとも一部における磁化の向きと交差しても良い。これにより、種々の振動面を有する電磁波を効果的に減衰させることができる。
例えば、複数の磁性層１１を、磁場を印加しながら形成しても良い。複数の磁性層１１の１つの形成において印加する磁場の方向を、複数の磁性層１１の別の１つの形成において印加する磁場の方向と変更することで、複数の方向の磁化容易軸を得ることができる。
実施形態において、図１２に例示するような磁化の構造は、例えば、偏光顕微鏡などにより観測できる。例えば、このような磁化の構造により、例えば、図１０に示す磁気ヒステリシス曲線が得られる。
図１３は、第１実施形態に係る電磁波減衰体を例示する模式的断面図である。
図１３は、複数の磁性層１１の１つを例示している。図１３に示すように、複数の磁性層１１の少なくとも１つは、複数の磁性膜１１ｆと、複数の非磁性膜１２ｆと、を含んでも良い。複数の磁性膜１１ｆ及び複数の非磁性膜１２ｆは、第１方向（Ｚ軸方向）に沿って交互に設けられる。複数の非磁性膜１２ｆは、例えば、絶縁性でも良く導電性でも良い。例えば、複数の磁性膜１１ｆの１つから複数の磁性膜１１ｆの別の１つへの向きは、第１方向に沿う。複数の非磁性膜１２ｆの１つは、複数の磁性膜１１ｆの１つと、複数の磁性膜１１ｆの別の１つと、の間にある。例えば、複数の磁性膜１１ｆは、第１方向に沿って並ぶ。例えば、複数の非磁性膜１２ｆは、第１方向に沿って並ぶ。
複数の磁性膜１１ｆの１つの第１方向に沿う第３厚さｔ３は、複数の非磁性膜１２ｆの１つの第１方向に沿う第４厚さｔ４よりも厚い。第４厚さｔ４は、例えば、０．５ｎｍ以上７ｎｍ以下である。
複数の非磁性膜１２ｆは、例えば、下地層として機能する。複数の非磁性膜１２ｆの１つの上に、複数の磁性膜１１ｆの１つが形成されることで、例えば、複数の磁性膜１１ｆのその１つにおいて良好な軟磁性特性が得られる。例えば、複数の磁性膜１１ｆにおいて、適正な磁区１１Ｄまたは適正な磁壁領域１１Ｗが形成されやすくなる。例えば、低い周波数ｆにおいて高い減衰効果が得やすくなる。
複数の磁性膜１１ｆの少なくとも１つの少なくとも一部は、Ｃｏ、Ｎｉ及びＦｅよりなる群から選択された少なくとも１つを含む。例えば、複数の磁性膜１１ｆの１つは、軟磁性膜である。
複数の非磁性膜１２ｆの少なくとも１つの少なくとも一部は、Ｃｕ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ｎｂ及びＨｆよりなる群から選択された少なくとも１つを含む。複数の非磁性膜１２ｆの少なくとも１つは、例えば、Ｃｕ膜である。
複数の磁性層１１の少なくとも１つの少なくとも一部は、Ｃｏ、Ｎｉ及びＦｅよりなる群から選択された少なくとも１つを含む。複数の磁性層１１の１つは、例えば、軟磁性層である。複数の磁性層１１の少なくとも１つの少なくとも一部は、Ｃｕ、Ｍｏ及びＣｕからなる群から選択された少なくとも１つをさらに含んでも良い。
複数の磁性層１１の少なくとも１つの少なくとも一部は、Ｆｅ１００－ｘ１－ｘ２αｘ１Ｎｘ２を含んでも良い。αは、例えば、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｔｉ、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つを含む。組成比ｘ１は、例えば、０．５原子パーセント以上１０原子パーセント以下である。組成比ｘ２は、例えば、０．５原子パーセント以上８原子パーセント以下である。
複数の磁性層１１の少なくとも１つの少なくとも一部は、例えば、ＮｉＦｅ、ＣｏＦｅ、ＦｅＳｉ、ＦｅＺｒＮ、または、ＦｅＣｏなどを含んでも良い。複数の磁性層１１の少なくとも１つの少なくとも一部は、例えば、アモルファス合金を含んでも良い。
複数の非磁性層１２の少なくとも１つの少なくとも一部は、Ｃｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｍｎ、Ｍｏ、Ｚｒ及びＳｉからなる群から選択された少なくとも１つを含んでも良い。
（第２実施形態）
図１４（ａ）～図１４（ｄ）は、第２実施形態に係る電子装置を例示する模式図である。
図１４（ａ）は、斜視図である。図１４（ｂ）は、図１４（ａ）のＡ１－Ａ２線断面図である。図１４（ｃ）は、図１４（ａ）のＢ１－Ｂ２線断面図である。図１４（ｄ）は、図１４（ａ）の矢印ＡＡから見た平面図である。図１（ａ）または図１（ｂ）は、図１４（ｂ）のＣ１－Ｃ２線断面に対応する。
図１４（ａ）に示すように、第２実施形態に係る電子装置１１０は、電子素子５０及び電磁波減衰体１０を含む。この例では、基板６０がさらに設けられる。電磁波減衰体１０は、電子素子５０の少なくとも一部を覆う。電子素子５０は、例えば半導体素子である。
図１４（ｂ）に示すように、この例では、電子素子５０は、半導体チップ５０ｃ、絶縁部５０ｉ及び配線５０ｗを含む。この例では、基板６０において、電極５０ｅ、基板接続部５０ｆ及び接続部５８が設けられる。配線５０ｗは、半導体チップ５０ｃの一部と電極５０ｅとを電気的に接続する。基板接続部５０ｆにより電極５０ｅと接続部５８とが電気的に接続される。基板接続部５０ｆは、基板６０を貫通する。接続部５８は、半導体チップ５０ｃの入出力部として機能する。接続部５８は、例えば、端子でも良い。半導体チップ５０ｃの周りに絶縁部５０ｉが設けられる。絶縁部５０ｉは、例えば、樹脂及びセラミックなどの少なくともいずれかを含む。絶縁部５０ｉにより半導体チップ５０ｃが保護される。
電子素子５０は、例えば、演算回路、制御回路、記憶回路、スイッチング回路、信号処理回路、及び、高周波回路の少なくともいずれかを含む。
電磁波減衰体１０の基体１０ｓ（図１（ａ）参照）は、例えば、電子素子５０でも良い。電磁波減衰体１０の基体１０ｓは、例えば、絶縁部５０ｉでも良い。
図１４（ｂ）に例示するように、この例では、電磁波減衰体１０は、基板６０に設けられた端子５０ｔと電気的に接続される。電磁波減衰体１０は、端子５０ｔを介して、一定の電位（例えば接地電位）に設定される。電磁波減衰体１０は、例えば、電子素子５０から放射される電磁波を減衰させる。電磁波減衰体１０は、例えば、シールドとして機能する。
図１４（ａ）～図１４（ｃ）に示すように、電磁波減衰体１０は、面状部分１０ｐと、第１～第４側面部分１０ａ～１０ｄと、を含む。電子素子５０から、電磁波減衰体１０の面状部分１０ｐへの方向は、第１方向Ｄ１（例えばＺ軸方向）に沿う。
図１４（ｂ）及び図１４（ｃ）に示すように、第１方向Ｄ１において、面状部分１０ｐと基板６０との間に、電子素子５０が位置する。
図１４（ｃ）及び図１４（ｄ）に示すように、Ｘ軸方向において、第１側面部分１０ａと第３側面部分１０ｃとの間に、電子素子５０が位置する。
図１４（ｂ）及び図１４（ｄ）に示すように、Ｙ軸方向において、第２側面部分１０ｂと第４側面部分１０ｄとの間に、電子素子５０が位置する。
第１実施形態に関して説明した電磁波減衰体１０を用いることで、例えば、２００ＭＨｚ以下の低い周波数領域の電磁波を効果的に減衰できる。電磁波の減衰特性を向上可能な電子装置を提供できる。
例えば、電子素子５０で生じた電磁波が外部に出射することが抑制できる。外部からの電磁波が電子素子５０に届くことが抑制できる。電子素子５０において、安定した動作が得やすくなる。
面状部分１０ｐは、例えば、実質的に四角形（平行四辺形、長方形または正方形を含む）でも良い。
図１５（ａ）～図１５（ｄ）は、第２実施形態に係る電子装置の一部を例示する模式的断面図である。
図１５（ａ）に示すように、電磁波減衰体１０の第１側面部分１０ａは、複数の磁性層１１及び複数の非磁性層１２を含む。第１側面部分１０ａにおける、複数の磁性層１１及び複数の非磁性層１２の積層方向は、第３方向Ｄ３である。
図１５（ｂ）に示すように、電磁波減衰体１０の第２側面部分１０ｂは、複数の磁性層１１及び複数の非磁性層１２を含む。第２側面部分１０ｂにおける、複数の磁性層１１及び複数の非磁性層１２の積層方向は、第２方向Ｄ２である。
図１５（ｃ）に示すように、電磁波減衰体１０の第３側面部分１０ｃは、複数の磁性層１１及び複数の非磁性層１２を含む。第３側面部分１０ｃにおける、複数の磁性層１１及び複数の非磁性層１２の積層方向は、第３方向Ｄ３である。
図１５（ｄ）に示すように、電磁波減衰体１０の第４側面部分１０ｄは、複数の磁性層１１及び複数の非磁性層１２を含む。第４側面部分１０ｄにおける、複数の磁性層１１及び複数の非磁性層１２の積層方向は、第２方向Ｄ２である。
第１～第４側面部分１０ａ～１０ｄのそれぞれに含まれる磁性層１１は、面状部分１０ｐに含まれる磁性層１１と連続しても良い。第１～第４側面部分１０ａ～１０ｄのそれぞれに含まれる非磁性層１２は、面状部分１０ｐに含まれる非磁性層１２と連続しても良い。
このように、実施形態に係る電子装置１１０は、第１実施形態に係る電磁波減衰体１０と、電子素子５０と、を含む。例えば、電子素子５０から電磁波減衰体１０への方向は、第１方向（Ｚ軸方向）である。
例えば、電磁波減衰体１０は、複数の領域（または複数の部分）を含む。電子素子５０の少なくとも一部は、複数の領域の間に設けられる。複数の電磁波減衰体１０が設けられても良い。複数の電磁波減衰体１０は、例えば、面状部分１０ｐ及び第１～第４側面部分１０ａ～１０ｄに対応する。例えば、電子素子５０の少なくとも一部は、複数の電磁波減衰体１０の間に設けられても良い。
図１６～図２１は、第２実施形態に係る電子装置を例示する模式的断面図である。
図１６に示すように、実施形態に係る電子装置１１１は、電磁波減衰体１０と、複数の電子素子（電子素子５１、５１Ｂ、５２、５３、５３Ｂ及び５３Ｃなど）と、を含む。
電磁波減衰体１０の複数の領域の間に、電子素子が設けられる。電子素子と、電磁波減衰体１０の複数の領域の１つと、の間に絶縁領域（絶縁部４１及び４２など）が設けられても良い。電子素子と、絶縁領域（絶縁部４１及び４２など）と、の間に樹脂部（樹脂部５１Ｉ、５２Ｉ及び５３Ｉなど）が設けられても良い。複数の電子素子のそれぞれに、接続部材（接続部材５１Ｎ、５２Ｎ及び５３Ｎなど）が設けられても良い。例えば、接続部材により、電子素子と、接続部５８と、が電気的に接続されても良い。
図１７に示す電子装置１１２のように、接続部材５１Ｎが、基板５５に埋め込まれても良い。
図１８に示す電子装置１１３のように、実装部材２２０が設けられても良い。実装部材２２０は、基板５５と電磁波減衰体１０を含む。実装部材２２０と、別の電磁波減衰体１０との間に、電子素子（電子素子５１及び５１Ｂ）が設けられる。
図１９に示す電子装置１１４のように、電子素子５１の側面に電磁波減衰体１０が設けられても良い。側面は、Ｘ－Ｙ平面と交差する。
図２０に示す電子装置１１５のように、複数の電子素子（電子素子５１及び５２）を連続して囲むように電磁波減衰体１０が設けられても良い。
図２１に示す電子装置１１６のように、複数の電子素子の１つ（電子素子５１）は、電磁波減衰体１０の複数の領域の間に設けられる。複数の電子素子の別の１つ（電子素子５２）は、電磁波減衰体１０の複数の領域の間に設けられなくても良い。
電子装置１１１～１１６によっても、電磁波の減衰特性を向上可能な電子装置が提供できる。
実施形態は、例えば、ＥＭＣ（ElectroMagnetic Compatibility）のための電磁波減衰体及び電子装置に応用されても良い。
実施形態は、以下の構成（例えば技術案）を含んでも良い。
（構成１）
複数の磁性層と、
導電性の複数の非磁性層と、
を備え、
前記複数の磁性層の１つから前記複数の磁性層の別の１つへの方向は、第１方向に沿い、
前記複数の非磁性層の１つは、前記複数の磁性層の前記１つと、前記複数の磁性層の前記別の１つと、の間にあり、
前記複数の磁性層の前記１つの前記第１方向に沿う第１厚さは、前記複数の非磁性層の前記１つの前記第１方向に沿う第２厚さの１／２倍以上であり、
前記複数の磁性層の数は、３以上である、電磁波減衰体。
（構成２）
前記複数の磁性層の前記１つは、結晶粒を含み、
前記結晶粒の径の平均値は、４０ｎｍ以下である、構成１記載の電磁波減衰体。
（構成３）
前記複数の磁性層の前記１つは、前記複数の非磁性層の前記１つと対向する第１面を含み、
前記第１面は、第１頂部と第１底部とを含み、
前記第１頂部と前記第１底部との間の前記第１方向に沿う距離は、１０ｎｍ以上である、構成１または２に記載の電磁波減衰体。
（構成４）
前記距離は、１０μｍ以下である、構成３記載の電磁波減衰体。
（構成５）
前記複数の磁性層の前記１つは、前記複数の非磁性層の前記１つと対向する第１面を含み、
前記第１面は、第１頂部、第２頂部及び第１底部を含み、
前記第１方向と交差する第２方向における前記第１底部の位置は、前記第２方向における前記第１頂部の位置と、前記第２方向における前記第２頂部の位置と、の間にあり、
前記複数の非磁性層の前記１つの少なくとも一部は、前記第２方向において、前記第１頂部と前記第２頂部との間にある、構成１または２に記載の電磁波減衰体。
（構成６）
前記複数の磁性層の前記少なくとも１つは、磁壁を含む、構成１～５のいずれか１つに記載の電磁波減衰体。
（構成７）
前記第１厚さは、２０ｎｍ以上であり、
前記第２厚さは、１０ｎｍ以上である、構成１～６のいずれか１つに記載の電磁波減衰体。
（構成８）
前記複数の磁性層の前記少なくとも１つは、複数の磁性膜と、複数の非磁性膜と、を含み、
前記複数の磁性膜の１つから前記複数の磁性膜の別の１つへの方向は前記第１方向に沿い、
前記複数の非磁性膜の１つは、前記複数の磁性膜の前記１つと、前記複数の磁性膜の前記別の１つと、の間にあり、
前記複数の磁性膜の前記１つの前記第１方向に沿う第３厚さは、前記複数の非磁性膜の前記１つの前記第１方向に沿う第４厚さよりも厚く、
前記第４厚さは、０．５ｎｍ以上７ｎｍ以下である、構成１～７のいずれか１つに記載の電磁波減衰体。
（構成９）
前記複数の非磁性膜の前記少なくとも１つの少なくとも一部は、Ｃｕ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ｎｂ及びＨｆよりなる群から選択された少なくとも１つを含む、構成８記載の電磁波減衰体。
（構成１０）
前記複数の磁性膜の前記少なくとも１つの少なくとも一部は、Ｃｏ、Ｎｉ及びＦｅよりなる群から選択された少なくとも１つを含む、構成８または９に記載の電磁波減衰体。
（構成１１）
前記複数の磁性層の前記少なくとも１つの少なくとも一部は、Ｃｏ、Ｎｉ及びＦｅよりなる群から選択された少なくとも１つを含む、構成１～１０のいずれか１つに記載の電磁波減衰体。
（構成１２）
前記複数の磁性層の前記少なくとも１つの前記少なくとも一部は、Ｃｕ、Ｍｏ及びＣｕからなる群から選択された少なくとも１つをさらに含む、構成１１記載の電磁波減衰体。
（構成１３）
前記複数の磁性層の前記少なくとも１つの少なくとも一部は、Ｆｅ１００－ｘ１－ｘ２αｘ１Ｎｘ２を含み、
前記αは、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｔｉ、Ｓｉ及びＡｌよりなる群から選択された少なくとも１つを含む、構成１～１１のいずれか１つに記載の電磁波減衰体。
（構成１４）
前記複数の非磁性層の前記少なくとも１つの前記少なくとも一部は、Ｃｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｍｎ、Ｍｏ、Ｚｒ及びＳｉからなる群から選択された少なくとも１つをさらに含む、構成１～１３のいずれか１つに記載の電磁波減衰体。
（構成１５）
前記複数の磁性層の１つの少なくとも一部における磁化の向きは、前記複数の磁性層の別の１つの少なくとも一部における磁化の向きと交差する、構成１～１４のいずれか１つに記載の電磁波減衰体。
（構成１６）
構成１～１５のいずれか１つに記載の電磁波減衰体と、
電子素子と、
を備えた、電子装置。
（構成１７）
前記複数の磁性層及び前記複数の非磁性層の少なくとも１つは接地される、構成１６記載の電子装置。
（構成１８）
前記電磁波減衰体は、複数の領域を含み、
前記電子素子の少なくとも一部は、前記複数の領域の間に設けられた、構成１６または１７に記載の電子装置。
（構成１９）
前記電磁波減衰体は複数設けられ、
前記電子素子の少なくとも一部は、前記複数の電磁波減衰体の間に設けられた、構成１６または１７に記載の電子装置。
実施形態によれば、電磁波の減衰特性を向上可能な電磁波減衰体及び電子装置が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、電磁波減衰体に含まれる磁性層及び非磁性層、電子装置に含まれる電子素子及び半導体チップなどの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した電磁波減衰体及び電子装置を基にして、当業者が適宜設計変更して実施し得る全ての電磁波減衰体及び電子装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…電磁波減衰体、 １０ＨＳ…ヒステリシスの肩の部分、 １０ａ～１０ｄ…第１～第４側面部分、 １０ｐ…面状部分、 １０ｓ…基体、 １１…磁性層、 １１Ｄ…磁区、 １１Ｇ…結晶粒、 １１Ｗ…磁壁領域、 １１ａｆ…第１面、 １１ｄｐ…第１底部、 １１ｆ…磁性膜、 １１ｐｍ…磁化、 １１ｐｐ…第１頂部、 １１ｐｑ…第２頂部、 １２…非磁性層、 １２ｆ…非磁性膜、 １３、１４…導電層、 ４１、４２…絶縁部、 ５０…電子素子、 ５０ｃ…半導体チップ、 ５０ｅ…電極、 ５０ｆ…基板接続部、 ５０ｉ…絶縁部、 ５０ｔ…端子、 ５０ｗ…配線、 ５１、５１Ｂ、５２、５３、５３Ｂ、５３Ｃ…電子素子、 ５１Ｉ、５２Ｉ、５２Ｉ…樹脂部、 ５１Ｎ、５２Ｎ、５３Ｎ…接続部材、 ５５…基板、 ５８…接続部、 ６０…基板、 ８１…電磁波、 ８１ａ…振動方向、 θ…角度、 １１０～１１６…電子装置、 ２２０…実装部材、 ＡＡ…矢印、 Ｄ１～Ｄ３…第１～第３方向、 Ｄｅ２…第２方向、 Ｈａ…磁界、 Ｍ１…磁化、 Ｎｓ…数、 Ｓａ１～Ｓａ４、Ｓｂ１～Ｓｂ４、Ｓｃ１、Ｓｚ１、Ｓｚ２…試料、 Ｓｘ１…特性、 Ｔ、Ｔ１０、Ｔ２０…透過特性、 Ｔ１１、Ｔ２１…規格化透過特性、 ｄ１１…径、 ｄｚ…距離、 ｆ…周波数、 ｔ１～ｔ４…第１～第４厚さ

Claims (7)

  1. 複数の磁性層と、
    導電性の複数の非磁性層と、
    を備え、
    前記複数の磁性層の１つから前記複数の磁性層の別の１つへの方向は、第１方向に沿い、
    前記複数の非磁性層の１つは、前記複数の磁性層の前記１つと、前記複数の磁性層の前記別の１つと、の間にあり、
    前記複数の磁性層の前記１つの前記第１方向に沿う第１厚さは、前記複数の非磁性層の前記１つの前記第１方向に沿う第２厚さの１／２倍以上であり、
    前記複数の磁性層の数は、３以上であり、
    前記複数の磁性層の前記１つは、複数の凸部分を含み、
    前記複数の凸部分は、前記第１方向と交差する平面で並び、前記複数の非磁性層の前記１つの一部が前記平面内に存在し、
    前記複数の磁性層の１つの少なくとも一部における磁化の向きは、前記複数の磁性層の別の１つの少なくとも一部における磁化の向きと交差する、
    電磁波減衰体。
  2. 前記複数の磁性層の前記１つは、結晶粒を含み、
    前記結晶粒の径の平均値は、４０ｎｍ以下である、請求項１記載の電磁波減衰体。
  3. 前記複数の磁性層の前記１つは、前記複数の非磁性層の前記１つと対向する第１面を含み、
    前記第１面は、第１頂部と第１底部とを含み、
    前記第１頂部と前記第１底部との間の前記第１方向に沿う距離は、１０ｎｍ以上である、請求項１または２に記載の電磁波減衰体。
  4. 前記複数の磁性層の前記１つは、前記複数の非磁性層の前記１つと対向する第１面を含み、
    前記第１面は、第１頂部、第２頂部及び第１底部を含み、
    前記第１方向と交差する第２方向における前記第１底部の位置は、前記第２方向における前記第１頂部の位置と、前記第２方向における前記第２頂部の位置と、の間にあり、
    前記複数の非磁性層の前記１つの少なくとも一部は、前記第２方向において、前記第１頂部と前記第２頂部との間にある、請求項１または２に記載の電磁波減衰体。
  5. 前記複数の磁性層の前記少なくとも１つは、磁壁を含む、請求項１～４のいずれか１つに記載の電磁波減衰体。
  6. 前記複数の磁性層の前記少なくとも１つは、複数の磁性膜と、複数の非磁性膜と、を含み、
    前記複数の磁性膜の１つから前記複数の磁性膜の別の１つへの方向は、前記第１方向に沿い、
    前記複数の非磁性膜の１つは、前記複数の磁性膜の前記１つと、前記複数の磁性膜の前記別の１つと、の間にあり、
    前記複数の磁性膜の前記１つの前記第１方向に沿う第３厚さは、前記複数の非磁性膜の前記１つの前記第１方向に沿う第４厚さよりも厚く、
    前記第４厚さは、０．５ｎｍ以上７ｎｍ以下である、請求項１～５のいずれか１つに記載の電磁波減衰体。
  7. 請求項１～６のいずれか１つに記載の電磁波減衰体と、
    電子素子と、
    を備えた、電子装置。
JP2019003740A 2019-01-11 2019-01-11 電磁波減衰体及び電子装置 Active JP7325964B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019003740A JP7325964B2 (ja) 2019-01-11 2019-01-11 電磁波減衰体及び電子装置
US16/562,652 US11011474B2 (en) 2019-01-11 2019-09-06 Electromagnetic wave attenuator and electronic device
KR1020200003378A KR102288244B1 (ko) 2019-01-11 2020-01-09 전자파 감쇠체 및 전자 장치
TW109100842A TWI749445B (zh) 2019-01-11 2020-01-10 電磁波衰減體及電子裝置
CN202010026390.5A CN111436186B (zh) 2019-01-11 2020-01-10 电磁波衰减体及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019003740A JP7325964B2 (ja) 2019-01-11 2019-01-11 電磁波減衰体及び電子装置

Publications (2)

Publication Number Publication Date
JP2020113650A JP2020113650A (ja) 2020-07-27
JP7325964B2 true JP7325964B2 (ja) 2023-08-15

Family

ID=71516414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019003740A Active JP7325964B2 (ja) 2019-01-11 2019-01-11 電磁波減衰体及び電子装置

Country Status (5)

Country Link
US (1) US11011474B2 (ja)
JP (1) JP7325964B2 (ja)
KR (1) KR102288244B1 (ja)
CN (1) CN111436186B (ja)
TW (1) TWI749445B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978790B2 (en) * 2017-09-12 2021-04-13 Mark P Kramer Electromagnetic radiation attenuating device for laptop computers
JP7160705B2 (ja) * 2019-01-28 2022-10-25 株式会社東芝 電磁波減衰体及び電子装置
US11710707B2 (en) 2020-03-26 2023-07-25 Shibaura Mechatronics Corporation Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
JP2022028114A (ja) * 2020-07-31 2022-02-16 株式会社三洋物産 遊技機
US20220165466A1 (en) * 2020-11-21 2022-05-26 Winchester Technologies, LLC Millimeter thick magnetic pcb with high relative permeability and devices thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303825A (ja) 2003-03-28 2004-10-28 Tdk Corp 積層軟磁性部材、電子機器
JP2010278418A (ja) 2009-04-30 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015008216A (ja) 2013-06-25 2015-01-15 ルネサスエレクトロニクス株式会社 磁気シールド、半導体装置および半導体パッケージ
JP2018195660A (ja) 2017-05-16 2018-12-06 株式会社東芝 半導体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237500A (ja) 1985-04-13 1986-10-22 日立金属株式会社 電磁シ−ルド材料
JPS62256498A (ja) 1986-04-30 1987-11-09 川崎製鉄株式会社 電磁波シ−ルド効果に優れた複合金属薄帯
JPH02172299A (ja) 1988-12-23 1990-07-03 Mitsubishi Rayon Co Ltd シールド装置の製造方法
CA2092371C (en) * 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
JPH07249888A (ja) * 1994-03-11 1995-09-26 Nippon Telegr & Teleph Corp <Ntt> 電磁波吸収シート
JPH08288684A (ja) * 1995-04-20 1996-11-01 K Lab:Kk 電磁波吸収体
JPH11340037A (ja) * 1998-05-27 1999-12-10 Matsushita Electric Ind Co Ltd 軟磁性膜、軟磁性多層膜、およびそれらの製造方法並びにそれらを用いた磁性体素子
JP2000063999A (ja) 1998-08-19 2000-02-29 Mitsubishi Materials Corp 磁気シールド用偏平状Ｆｅ基合金粉末
JP2001291989A (ja) * 2000-04-04 2001-10-19 Tokin Corp 金属筐体を備えた電子部品
US6790541B2 (en) * 2000-04-12 2004-09-14 Alps Electric Co., Ltd. Exchange coupling film and electroresistive sensor using the same
JP2003023286A (ja) 2001-07-05 2003-01-24 Showa Electric Wire & Cable Co Ltd 電波吸収材料
FI20020025A0 (fi) 2002-01-08 2002-01-08 4 D Neuroimaging Oy Komposiittiseinõrakenne parannetun magneettisuojauksen aikaansaamiseksi
EP1605742B1 (en) * 2003-03-17 2011-06-29 Kajima Corporation Open magnetic shield structure and its magnetic frame
KR100993969B1 (ko) 2005-09-12 2010-11-11 도시바 마테리알 가부시키가이샤 연자성 필름과 그것을 이용한 전자기파 대책 부품 및 전자기기
JP2007317304A (ja) * 2006-05-25 2007-12-06 Fujitsu Ltd 磁気記録媒体および磁気記憶装置
JP2009239021A (ja) 2008-03-27 2009-10-15 Toshiba Corp 高周波磁性材料、アンテナ装置および高周波磁性材料の製造方法。
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2012033764A (ja) 2010-07-30 2012-02-16 Toshiba Corp 電磁シールドシートとその製造方法
JP2012038807A (ja) 2010-08-04 2012-02-23 Toshiba Corp 電磁シールドシート
CN103827986B (zh) * 2011-08-17 2017-02-15 明尼苏达大学董事会 氮化铁永磁体和用于形成氮化铁永磁体的技术
KR101790684B1 (ko) * 2011-11-30 2017-10-26 세이지 까가와 복합 전자파 흡수 시트
JP2013153041A (ja) 2012-01-25 2013-08-08 Nec Tokin Corp ノイズ抑制構造体
JP5829562B2 (ja) 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6948706B2 (ja) * 2015-07-16 2021-10-13 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9871005B2 (en) * 2016-01-07 2018-01-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP2017143210A (ja) 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法
US10354950B2 (en) * 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
US9972579B1 (en) * 2016-11-16 2018-05-15 Tdk Corporation Composite magnetic sealing material and electronic circuit package using the same
US20200082966A1 (en) * 2016-05-31 2020-03-12 The Board Of Trustees Of The University Of Alabama Iron-based magnetic thin films
KR101772871B1 (ko) 2016-07-11 2017-08-30 주식회사 두산 안테나 모듈 형성용 복합기판 및 이의 제조방법
WO2018105307A1 (ja) 2016-12-05 2018-06-14 株式会社村田製作所 電子部品
JP6921691B2 (ja) * 2017-09-13 2021-08-18 株式会社東芝 半導体装置
US20200058429A1 (en) * 2018-08-20 2020-02-20 The Board Of Trustees Of The University Of Alabama Fe-Co-Si ALLOY MAGNETIC THIN FILM
JP7160705B2 (ja) * 2019-01-28 2022-10-25 株式会社東芝 電磁波減衰体及び電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303825A (ja) 2003-03-28 2004-10-28 Tdk Corp 積層軟磁性部材、電子機器
JP2010278418A (ja) 2009-04-30 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015008216A (ja) 2013-06-25 2015-01-15 ルネサスエレクトロニクス株式会社 磁気シールド、半導体装置および半導体パッケージ
JP2018195660A (ja) 2017-05-16 2018-12-06 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
KR102288244B1 (ko) 2021-08-11
TW202042615A (zh) 2020-11-16
US11011474B2 (en) 2021-05-18
TWI749445B (zh) 2021-12-11
CN111436186A (zh) 2020-07-21
US20200227358A1 (en) 2020-07-16
KR20200087710A (ko) 2020-07-21
CN111436186B (zh) 2022-03-11
JP2020113650A (ja) 2020-07-27

Similar Documents

Publication Publication Date Title
JP7325964B2 (ja) 電磁波減衰体及び電子装置
CN111491500B (zh) 电磁波衰减体及电子装置
JP6767922B2 (ja) 半導体装置
US6046657A (en) Magnetostrictive surface acoustic wave device and microelectronic circuit including same
US10510680B2 (en) Semiconductor device having electromagnetic wave attenuation layer
US4782312A (en) Mode selective magnetostatic wave resonators
WO2009145130A1 (ja) 磁性シート及びその製造方法
JP4843612B2 (ja) 軟磁性フィルムとそれを用いた電磁波対策部品および電子機器
JP3990386B2 (ja) マイクロ波伝送線路およびマイクロ波フィルタ
JP2023070230A (ja) 電磁波減衰体及び電子装置
JP3990394B2 (ja) 高周波フィルタ
JP2007073551A (ja) 磁性多層膜及びその製造方法
JP2022007092A (ja) コモンモードノイズ抑制部材
JP2003197410A (ja) 電磁雑音抑制体およびその製造方法
JP2784386B2 (ja) 磁性多層膜
JP2023070227A (ja) 電磁波減衰体及び電子装置
JP4869111B2 (ja) 高周波用磁性薄膜及びそれを利用した高周波用磁性デバイス
JP2019186377A (ja) 磁性シート及びそれを備えるノイズ抑制シート
JP2010067845A (ja) インダクタ、半導体集積回路装置、及び、電子回路装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230802

R150 Certificate of patent or registration of utility model

Ref document number: 7325964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150