CN111491500B - 电磁波衰减体及电子装置 - Google Patents

电磁波衰减体及电子装置 Download PDF

Info

Publication number
CN111491500B
CN111491500B CN202010068778.1A CN202010068778A CN111491500B CN 111491500 B CN111491500 B CN 111491500B CN 202010068778 A CN202010068778 A CN 202010068778A CN 111491500 B CN111491500 B CN 111491500B
Authority
CN
China
Prior art keywords
magnetic
electromagnetic wave
layers
wave attenuator
nonmagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010068778.1A
Other languages
English (en)
Other versions
CN111491500A (zh
Inventor
喜喜津哲
黑崎义成
山田健一郎
松中繁树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Shibaura Machine Co Ltd
Original Assignee
Toshiba Corp
Shibaura Machine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Shibaura Machine Co Ltd filed Critical Toshiba Corp
Publication of CN111491500A publication Critical patent/CN111491500A/zh
Application granted granted Critical
Publication of CN111491500B publication Critical patent/CN111491500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/06—Thin magnetic films, e.g. of one-domain structure characterised by the coupling or physical contact with connecting or interacting conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

提供能够提高电磁波的衰减特性的电磁波衰减体及电子装置。根据实施方式，电磁波衰减体包括多层构件及磁性构件。所述多层构件包括多个磁性层和导电性的多个非磁性层。从所述多个磁性层中的一个磁性层向所述多个磁性层中的另一个磁性层的方向沿着从所述多层构件向所述磁性构件的第1方向。所述多个非磁性层中的一个非磁性层位于所述多个磁性层中的所述一个磁性层与所述多个磁性层中的所述另一个磁性层之间。所述磁性构件的沿着所述第1方向的厚度为所述多层构件的沿着所述第1方向的厚度的1/2以上。

Description

电磁波衰减体及电子装置
本申请以日本专利申请2019-012148(申请日2019年1月28日)为基础，享有该申请的优先利益。本申请通过参照该申请而包含该申请的全部内容。
技术领域
本发明的实施方式涉及电磁波衰减体及电子装置。
背景技术
提出了例如电磁屏蔽片材等电磁波衰减体。存在包括电磁波衰减体及半导体元件的电子装置。期望在电磁波衰减体中，使电磁波的衰减特性提高。
发明内容
本发明的实施方式提供能够提高电磁波的衰减特性的电磁波衰减体及电子装置。
用于解决课题的技术方案
根据本发明的实施方式，电磁波衰减体包括多层构件及磁性构件。所述多层构件包括多个磁性层和导电性的多个非磁性层。从所述多个磁性层中的一个磁性层向所述多个磁性层中的另一个磁性层的方向沿着从所述多层构件向所述磁性构件的第1方向。所述多个非磁性层中的一个非磁性层位于所述多个磁性层中的所述一个磁性层和所述多个磁性层中的所述另一个磁性层之间。所述磁性构件的沿着所述第1方向的厚度为所述多层构件的沿着所述第1方向的厚度的1/2以上。
根据上述构成的电磁波衰减体及电子装置，能够提供可以提高电磁波的衰减特性的电磁波衰减体及电子装置。
附图说明
图1的(a)～图1的(c)是例示第1实施方式涉及的电磁波衰减体的示意图。
图2是例示电磁波衰减体的特性的坐标图。
图3是例示电磁波衰减体的特性的坐标图。
图4的(a)及图4的(b)是例示第1实施方式涉及的电磁波衰减体的示意截面图。
图5的(a)及图5的(b)是例示参考例的电磁波衰减体的示意截面图。
图6是例示第1实施方式涉及的电磁波衰减体的示意俯视图。
图7是例示第1实施方式涉及的电磁波衰减体的示意截面图。
图8的(a)～图8的(d)是例示第2实施方式涉及的电子装置的示意图。
图9的(a)～图9的(d)是例示第2实施方式涉及的电子装置的一部分的示意截面图。
图10是例示第2实施方式涉及的电子装置的示意截面图。
图11是例示第2实施方式涉及的电子装置的示意截面图。
图12是例示第2实施方式涉及的电子装置的示意截面图。
图13是例示第2实施方式涉及的电子装置的示意截面图。
图14是例示第2实施方式涉及的电子装置的示意截面图。
图15是例示第2实施方式涉及的电子装置的示意截面图。
标号说明
10…电磁波衰减体，10M…多层构件，10a～10d…第1～第4侧面部分，10p…面状部分，10s…基体，11…磁性层，11dp…第1底部，11f…磁性膜，11fa…第1磁性层面，11pm…磁化，11pp…第1顶部，11pq…第2顶部，12…非磁性层，12f…非磁性膜，13…非磁性层，15…磁性构件，15fa、15fb…第1、第2构件面，15pm…磁化，15ra、15rb…第1、第2构件区域，19…电磁波衰减体，41、42…绝缘部，50…电子元件，50c…半导体芯片，50e…电极，50f…基板连接部，50i…绝缘部，50t…端子，50w…布线，51、51B、52、53、53B、53C…电子元件，51I、52I、53I…树脂部，51N、52N、53N…连接构件，55…基板，58…连接部，60…基板，81…电磁波，110～116…电子装置，220…安装构件，AA…箭头，CP13、CP23…计算结果，D1～D3…第1～第3方向，De2…第2方向，SP01～SP05…试样，T1…透射特性，d1、d2、d3…尺寸，dz…距离，gr1～gr3…第1～第3晶粒，gr4、gr5…晶粒，r1…附近区域，r2…远离的区域，t0～t5…厚度
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。
附图是示意性或概念性的图，各部分的厚度和宽度的关系、部分间的大小的比率等不一定限定为与现实的同样。即便在表示相同部分的情况下，也存在根据附图而相互的尺寸和/或比率不同地表示的情况。
在本申请说明书和各图中，对于与关于已出现的图在前面说明过的要素相同的要素标注同一标号，并适当省略详细的说明。
(第1实施方式)
图1的(a)～图1的(c)是例示第1实施方式涉及的电磁波衰减体的示意图。
在图1的(c)中，为了图示的清楚，将多个层的位置移位来进行描绘。
如图1的(a)～图1的(c)所示，实施方式涉及的电磁波衰减体10包括多层构件10M及磁性构件15。
从多层构件10M向磁性构件15的方向沿着第1方向。将第1方向设为Z轴方向。将与Z轴方向垂直的1个方向设为X轴方向。将与Z轴方向及X轴方向垂直的方向设为Y轴方向。
多层构件10M包括多个磁性层11和导电性的多个非磁性层12。从多个磁性层11中的一个磁性层向多个磁性层11中的另一个磁性层的方向沿着第1方向(Z轴方向)。多个非磁性层12中的一个非磁性层位于多个磁性层11中的上述一个磁性层与多个磁性层11中的上述另一个磁性层之间。
例如，多个磁性层11及多个非磁性层12沿着第1方向交替地设置。例如，多个磁性层11沿着第1方向排列。例如，多个非磁性层12沿着第1方向排列。多个磁性层11中的一个磁性层位于多个非磁性层12中的一个非磁性层与多个非磁性层12中的另一个非磁性层之间。
多个磁性层11中的至少一部分例如与X-Y平面平行。多个非磁性层12中的至少一部分例如与X-Y平面平行。磁性构件15例如与X-Y平面平行。
如图1的(a)～图1的(c)所示，电磁波衰减体10可以包括基体10s。例如，在基体10s上交替地形成多个磁性层11及多个非磁性层12。
在实施方式涉及的一个例子中，基体10s为模制树脂等。在其它的例子中，基体10s可以是树脂层等。树脂层例如设置在塑料片材上。在实施方式中，基体10s的表面可以具有凹凸。在该情况下，如下文所述，多个磁性层11及多个非磁性层12可以是沿着该凹凸那样的凹凸状。
如图1的(c)所示，电磁波81入射至包括多层构件10M及磁性构件15的电磁波衰减体10。入射至电磁波衰减体10的电磁波81通过电磁波衰减体10而衰减。电磁波衰减体10例如能够作为电磁波屏蔽体使用。例如，多个磁性层11及多个非磁性层12中的至少一个层被接地(参照图1的(a))。
如图1的(a)所示，例如，磁性构件15与多层构件10M相接。在图1的(a)的例子中，多个非磁性层12中的一个非磁性层(另一个非磁性层)与磁性构件15相接。在图1的(b)所示的例子中，多个磁性层11中的一个磁性层与磁性构件15相接。多个磁性层11中的一个磁性层和磁性构件15之间的边界可以不明确。在该情况下，与磁性构件15相接的磁性层11可以看作包含于磁性构件15。
设多个磁性层11中的一个磁性层的沿着第1方向的厚度为厚度t1。厚度t1例如为20nm以上且500nm以下。
设多个非磁性层12中的一个非磁性层的沿着第1方向的厚度为厚度t2。厚度t2例如为2nm以上且500nm以下。
设磁性构件15的沿着第1方向的厚度为厚度t5。厚度t5比厚度t1厚。厚度t5比厚度t2厚。厚度t5例如为1μm以上。厚度t5可以为例如1μm以上。厚度t5可以为例如4μm以上。厚度t5例如为厚度t1的5倍以上。
在实施方式中，例如，在包括交替地层叠的薄的磁性层及薄的非磁性层的多层构件10M层叠厚的磁性构件15。例如，磁性构件15的沿着第1方向的厚度t5为多层构件10M的沿着第1方向的厚度t0的1/2以上。
根据这样的构成可知，能够得到超过从分别使用了多层构件10M或磁性构件15时的衰减特性能够推定的程度的衰减特性。
以下，对本申请的发明人所进行的实验进行说明。在实验中，制作试样SP01、SP02、SP03、SP04及SP05。
在试样SP01中，设置磁性层11及非磁性层12的组合。在一个组合中，磁性层11是厚度(第1厚度t1)为100nm的NiFeCuMo层。在一个组合中，非磁性层12是厚度(第2厚度t2)为100nm的Cu层。包括一个磁性层11及一个非磁性层12的组合的数量Ns为10。试样SP01与多层构件10M对应。
在试样SP02中，设置磁性层11及非磁性层12的组合。在一个组合中，磁性层11是厚度(第1厚度t1)为50nm的NiFeCuMo层。在一个组合中，非磁性层12是厚度(第2厚度t2)为5nm的Ta层。包括一个磁性层11及一个非磁性层12的组合的数量Ns为37。试样SP02与多层构件10M对应。
在试样SP03中，作为电磁波衰减体使用了厚度为2μm的NiFeCuMo层。在试样SP03中仅设置磁性层，没有设置非磁性层。试样SP03与磁性构件15对应。
在试样SP04中，在与上述的试样SP01对应的多层构件10M上还设置与试样SP03对应的磁性构件15(厚度为2μm的NiFeCuMo层)。试样SP01所包括的非磁性层12(厚度为100nm的Cu层)与磁性构件15的NiFeCuMo层相接。
在试样SP05中，在与上述的试样SP02对应的多层构件10M上还设置与试样SP03对应的磁性构件15(厚度为2μm的NiFeCuMo层)。试样SP02所包括的非磁性层12(厚度为5nm的Ta层)与磁性构件15的NiFeCuMo层相接。
在向这些试样入射了电磁波81时，测定从试样出射的电磁波81的强度。
图2及图3是例示电磁波衰减体的特性的坐标图。
这些图的纵轴是在入射的电磁波81的频率为100MHz时的透射特性T1(dB)。透射特性T1低(绝对值大)与入射到电磁波衰减体的电磁波81的衰减的程度大相对应。优选透射特性T1低(绝对值大)。
如图2所示，在与多层构件10M对应的试样SP01中，透射特性T1为-16.2dB。在与磁性构件15对应的试样SP03中，透射特性T1为-0.1dB。在包括多层构件10M及磁性构件15的试样SP04中，透射特性T1为-17.6dB。
图2还记载了通过简单地将试样SP01的透射特性T1及试样SP03的透射特性T1相加的计算而导出的计算结果CP13。在计算中，没有考虑多层构件10M与磁性构件15之间的相互作用等。在计算结果CP13中，透射特性T1为-16.2dB。
如已经说明的那样，试样SP04中的透射特性T1为-17.6dB，明显比计算结果CP13中的-16.2dB低(绝对值大)。
如图3所示，在与多层构件10M对应的试样SP02中，透射特性T1为-3.5dB。如已经说明的那样，在与磁性构件15对应的试样SP03中，透射特性T1为-0.1dB。在包括多层构件10M及磁性构件15的试样SP05中，透射特性T1为-8.3dB。
图3还记载了通过简单地将试样SP02的透射特性T1及试样SP03的透射特性T1相加的计算而导出的计算结果CP23。在计算中，没有考虑多层构件10M与磁性构件15之间的相互作用等。在计算结果CP23中，透射特性T1为-3.8dB。
如已经说明的那样，试样SP05的透射特性T1为-8.3dB，明显比计算结果CP23的-3.8dB低(绝对值大)。
在实施方式中，采用试样SP04或SP05等的构成。由此，得到低(绝对值大)的透射特性T1。根据实施方式，能够提供使电磁波的衰减特性提高的电磁波衰减体。
根据图2及图3所示的结果，可以认为在包括多层构件10M及磁性构件15的构成中，产生了从多层构件10M对磁性构件15的影响或者产生了从磁性构件15对多层构件10M的影响。
图4的(a)及图4的(b)是例示第1实施方式涉及的电磁波衰减体的示意截面图。
如图4的(a)所示，在包括薄的磁性层11及薄的非磁性层12的多层构件10M上设置了厚的磁性构件15。多个磁性层11中的一个磁性层包括第3晶粒gr3。由于磁性层11薄，因此第3晶粒gr3的尺寸d3(例如粒径)比较小。尺寸为沿着X-Y平面的长度。例如，第3晶粒gr3的尺寸d3的平均值为40nm以下。
在这样的多层构件10M上设置磁性构件15。由于磁性构件15厚，因此，随着磁性构件15的膜的堆积，磁性构件15所包含的晶粒的尺寸会变大。
例如，磁性构件15包括第1构件区域15ra及第2构件区域15rb。第1构件区域15ra在第1方向(Z轴方向)上位于第2构件区域15rb与多层构件10M之间。第1构件区域15ra是多层构件10M侧的区域(下侧区域)。第2构件区域15rb是相反侧的区域(上侧区域)。
第1构件区域15ra包括多个第1晶粒gr1。第2构件区域15rb包括多个第2晶粒gr2。多个第1晶粒gr1的尺寸d1的平均值比多个第2晶粒gr2的尺寸d2的平均值小。
例如，磁性构件15包括第1构件面15fa及第2构件面15fb。第1构件面15fa在第1方向(Z轴方向)上位于第2构件面15fb与多层构件10M之间。第1构件面15fa包括多个第1晶粒gr1。第2构件面15fb包括多个第2晶粒gr2。多个第1晶粒gr1的尺寸d1的平均值比多个第2晶粒gr2的尺寸d2的平均值小。
可以认为通过在包括薄的磁性层11的多层构件10M上设置磁性构件15，磁性构件15所包含的第3晶粒gr3的尺寸d3在多层构件10M的附近(例如第1构件区域15ra)变得特别小。
可以认为当第3晶粒gr3的尺寸d3在多层构件10M的附近小时，在第3晶粒gr3与磁性层11之间产生的层间的静磁相互作用会变大。
通常，交换耦合相互作用使铁磁性体中的自旋方向一致。在磁性体为多晶体的情况下，该交换耦合相互作用在晶粒边界变小或为零。因此，在将交流磁场施加到多晶体的磁性体上时，实质上以晶粒为一个单位统一地使自旋进动。由于晶粒的尺寸小，因此进行该动态行为的单位变小，例如静磁相互作用等变得更强。由此，可以认为例如电磁波的衰减特性会容易提高。
此外，可以认为如图4的(b)所示，在磁性层11包括凹凸的情况下，例如在凸部与第3晶粒gr3之间产生的静磁相互作用会变大。
例如，多个磁性层11中的一个磁性层包括与多个非磁性层12中的一个非磁性层相对向的第1磁性层面11fa。第1磁性层面11fa包括第1顶部11pp及第1底部11dp。第1顶部11pp与第1底部11dp之间的沿着第1方向(Z轴方向)的距离dz为10nm以上。距离dz与凹凸的高度(深度)对应。距离dz可以为50nm以上。
例如，第1磁性层面11fa包括第1顶部11pp、第2顶部11pq及第1底部11dp。与第1方向(Z轴方向)交叉的第2方向De2上的第1底部11dp的位置位于第2方向De2上的第1顶部11pp的位置与第2方向De2上的第2顶部11pq的位置之间。多个非磁性层12中的一个非磁性层的至少一部分在第2方向De2上位于第1顶部11pp与第2顶部11pq之间。
可以认为由于磁性层11包括这样的凹凸，因此例如在凸部(包括第1顶部11pp的部分)的磁化11pm与磁性构件15的磁化15pm之间产生大的静磁相互作用。
可以认为由于磁性构件15的晶粒(例如第1晶粒gr1)的尺寸d1小，因此磁化11pm与磁化15pm之间的静磁相互作用能够更大。
可以认为这样的相互作用在多层构件10M与磁性构件15之间产生。由此，可以认为如关于图2及图3说明的那样，在试样SP04及试样SP05中获得了低(绝对值大)的透射特性T1。
图5的(a)及图5的(b)是例示参考例的电磁波衰减体的示意截面图。如图5的(a)所示，在参考例的电磁波衰减体19中，在非磁性层13上设置磁性构件15。非磁性层13例如是厚的Cu层。非磁性层13是通常的基底层。如图5的(a)所示，非磁性层13的晶粒gr4大。因此，磁性构件15的晶粒gr5也比较大。可以认为由于晶粒大，因此电磁波81的衰减特性的提高会不充分。
如图5的(b)所示，在非磁性层13具有凹凸的情况下，静磁相互作用有可能在磁性构件15的非磁性层13的附近区域r1发生作用。但是，可以认为由于晶粒gr5大，因此静磁相互作用被平均化，静磁相互作用会变小。在远离非磁性层13的区域r2中，静磁相互作用实质上消失。因此，可以认为电磁波的衰减特性的提高会不充分。
在将多层构件10M和磁性构件15组合时得到的特殊的特性(参照图2及图3)以往是不知道的。例如，可以认为通过关于图5的(a)及图5的(b)说明的效果，能够得到这样的特性。
在实施方式中，优选磁性层11的厚度t1与磁性构件15的厚度t5相比足够薄。例如，多个磁性层11中的一个磁性层的沿着第1方向的厚度t1为磁性构件15的沿着第1方向的厚度t5的1/5以下。
在实施方式中，优选非磁性层12的厚度t2与磁性构件15的厚度t5相比足够薄。例如，多个非磁性层12中的一个非磁性层的沿着第1方向的厚度t2为磁性构件15的沿着第1方向的厚度t5的1/5以下。
图6是例示第1实施方式涉及的电磁波衰减体的示意俯视图。
在图6中，为了图示的清楚，将多个层的位置移位来进行描绘。如图6所示，多个磁性层11的每一个的至少一部分具有磁化11pm(易磁化轴)。多个磁性层11中的一个磁性层的至少一部分中的磁化方向也可以与多个磁性层11中的另一个磁性层的至少一部分中的磁化方向交叉。由此，能够有效地使具有各种振动面的电磁波衰减。
例如，可以以施加了磁场的状态形成多个磁性层11。通过将在多个磁性层11中的一个磁性层的形成中施加的磁场的方向变更为在多个磁性层11的另一个磁性层的形成中施加的磁场的方向，能够得到多个方向的易磁化轴。
在实施方式中，图6中例示的那样的磁化的构造例如能够通过偏光显微镜等来观测。
图7是例示第1实施方式涉及的电磁波衰减体的示意截面图。
图7例示了多个磁性层11中的一个磁性层。如图7所示，多个磁性层11中的至少一个磁性层可以包括多个磁性膜11f和多个非磁性膜12f。多个磁性膜11f及多个非磁性膜12f沿着第1方向(Z轴方向)交替地设置。多个非磁性膜12f例如可以为绝缘性，也可以为导电性。例如，从多个磁性膜11f中的一个磁性膜向多个磁性膜11f中的另一个磁性膜的朝向沿着第1方向(Z轴方向)。多个非磁性膜12f中的一个非磁性膜位于多个磁性膜11f中的一个磁性膜与多个磁性膜11f中的另一个磁性膜之间。例如，多个磁性膜11f沿着第1方向排列。例如，多个非磁性膜12f沿着第1方向排列。
多个磁性膜11f中的一个磁性膜的沿着第1方向的厚度t3比多个非磁性膜12f中的一个非磁性膜的沿着第1方向的厚度t4厚。厚度t4例如为0.5nm以上且7nm以下。
多个非磁性膜12f例如作为基底层发挥功能。通过在多个非磁性膜12f中的一个非磁性膜上形成多个磁性膜11f中的一个磁性膜，例如能够在多个磁性膜11f中的该一个磁性膜中得到良好的软磁特性。例如，在多个磁性膜11f中，会容易形成适当的磁畴或适当的磁畴壁区域。例如，会容易获得高的衰减效果。
多个磁性膜11f中的至少一个磁性膜的至少一部分包含选自Co、Ni及Fe中的至少一种。例如，多个磁性膜11f中的一个磁性膜为软磁性膜。
多个非磁性膜12f中的至少一个非磁性膜的至少一部分包含选自Cu、Ta、Ti、W、Mo、Nb及Hf中的至少一种。多个非磁性膜12f中的至少一个非磁性膜例如为Cu膜。
多个磁性层11中的至少一个磁性层的至少一部分包括选自Co、Ni及Fe中的至少一种。多个磁性层11中的一个磁性层例如为软磁性层。多个磁性层11中的至少一个磁性层的至少一部分还可以包含选自Cu、Mo及Cr中的至少一种。
多个磁性层11中的至少一个磁性层的至少一部分也可以包含Fe100-x1-x2αx1Nx2。α包含例如选自Zr、Hf、Ta、Nb、Ti、Si及Al中的至少一种。组成比x1例如为0.5原子百分比以上且10原子百分比以下。组成比x2例如为0.5原子百分比以上且8原子百分比以下。
多个磁性层11中的至少一个磁性层的至少一部分例如可以包含NiFe、CoFe、FeSi、FeZrN或FeCo等。多个磁性层11中的至少一个磁性层的至少一部分例如可以包含非晶态合金。
多个非磁性层12中的至少一个非磁性层的至少一部分可以包含选自Cu、Al、Ni、Cr、Mn、Mo、Zr及Si中的至少一种。
(第2实施方式)
图8的(a)～图8的(d)是例示第2实施方式涉及的电子装置的示意图。
图8的(a)是立体图。图8的(b)是图8的(a)的A1-A2线截面图。图8的(c)是图8的(a)的B1-B2线截面图。图8的(d)是从图8的(a)的箭头AA观察的俯视图。图1的(a)或图1的(b)与图8的(b)的C1-C2线截面对应。
如图8的(a)所示，第2实施方式涉及的电子装置110包括电子元件50及电磁波衰减体10。在该例子中，还设置了基板60。电磁波衰减体10覆盖电子元件50的至少一部分。电子元件50例如是半导体元件。
如图8的(b)所示，在该例子中，电子元件50包括半导体芯片50c、绝缘部50i及布线50w。在该例子中，在基板60中设置电极50e、基板连接部50f及连接部58。布线50w将半导体芯片50c的一部分与电极50e电连接。通过基板连接部50f将电极50e和连接部58电连接。基板连接部50f贯通基板60。连接部58作为半导体芯片50c的输入输出部发挥功能。连接部58可以例如是端子。在半导体芯片50c的周围设置绝缘部50i。绝缘部50i例如包括树脂及陶瓷等中的至少任一种。通过绝缘部50i来保护半导体芯片50c。
电子元件50包括例如运算电路、控制电路、存储电路、开关电路、信号处理电路及高频电路中的至少任一种。
电磁波衰减体10的基体10s(参照图1的(a))例如可以是电子元件50。电磁波衰减体10的基体10s例如可以是绝缘部50i。
如图8的(b)所例示的那样，在该例子中，电磁波衰减体10与设置于基板60的端子50t电连接。电磁波衰减体10被经由端子50t而设定为一定的电位(例如接地电位)。电磁波衰减体10例如使从电子元件50放射的电磁波衰减。电磁波衰减体10例如作为屏蔽件发挥功能。
如图8的(a)～图8的(c)所示，电磁波衰减体10包括面状部分10p和第1～第4侧面部分10a～10d。从电子元件50向电磁波衰减体10的面状部分10p的方向沿着第1方向D1(例如Z轴方向)。
如图8的(b)及图8的(c)所示，电子元件50在第1方向D1上位于面状部分10p与基板60之间。
如图8的(c)及图8的(d)所示，电子元件50在X轴方向上位于第1侧面部分10a与第3侧面部分10c之间。
如图8的(b)及图8的(d)所示，电子元件50在Y轴方向上位于第2侧面部分10b与第4侧面部分10d之间。
通过使用关于第1实施方式说明过的电磁波衰减体10，例如能够有效地使200MHz以下的低的频率范围的电磁波衰减。能够提供可以提高电磁波的衰减特性的电子装置。
例如，能够抑制在电子元件50产生的电磁波射出到外部。能够抑制来自外部的电磁波到达电子元件50。在电子元件50中会容易得到稳定的工作。
面状部分10p也可以例如实质上是四边形(包括平行四边形、长方形或正方形)。
图9的(a)～图9的(d)是例示第2实施方式涉及的电子装置的一部分的示意截面图。
如图9的(a)所示，电磁波衰减体10的第1侧面部分10a包括多个磁性层11及多个非磁性层12。第1侧面部分10a中的多个磁性层11及多个非磁性层12的层叠方向为第3方向D3。
如图9的(b)所示，电磁波衰减体10的第2侧面部分10b包括多个磁性层11及多个非磁性层12。第2侧面部分10b中的多个磁性层11及多个非磁性层12的层叠方向为第2方向D2。
如图9的(c)所示，电磁波衰减体10的第3侧面部分10c包括多个磁性层11及多个非磁性层12。第3侧面部分10c中的多个磁性层11及多个非磁性层12的层叠方向为第3方向D3。
如图9的(d)所示，电磁波衰减体10的第4侧面部分10d包括多个磁性层11及多个非磁性层12。第4侧面部分10d中的多个磁性层11及多个非磁性层12的层叠方向为第2方向D2。
第1～第4侧面部分10a～10d各自所包括的磁性层11可以与面状部分10p所包括的磁性层11连续。第1～第4侧面部分10a～10d各自所包括的非磁性层12可以与面状部分10p所包括的非磁性层12连续。
这样，实施方式涉及的电子装置110包括第1实施方式涉及的电磁波衰减体10和电子元件50。例如，从电子元件50向电磁波衰减体10的方向为第1方向(Z轴方向)。
例如，电磁波衰减体10包括多个区域(或多个部分)。电子元件50的至少一部分设置在多个区域之间。可以设置多个电磁波衰减体10。多个电磁波衰减体10例如与面状部分10p及第1～第4侧面部分10a～10d对应。例如，电子元件50的至少一部分可以设置在多个电磁波衰减体10之间。
图10～图15是例示第2实施方式涉及的电子装置的示意截面图。
如图10所示，实施方式涉及的电子装置111包括电磁波衰减体10和多个电子元件(电子元件51、51B、52、53、53B及53C等)。
在电磁波衰减体10的多个区域之间设置电子元件。在电子元件与电磁波衰减体10的多个区域中的一个区域之间可以设置绝缘区域(绝缘部41及42等)。在电子元件与绝缘区域(绝缘部41及42等)之间可以设置树脂部(树脂部51I、52I及53I等)。在多个电子元件的各个可以设置连接构件(连接构件51N、52N及53N等)。例如，可以通过连接构件将电子元件与连接部58电连接。
如图11所示的电子装置112那样，连接构件51N可以埋入基板55。
如图12所示的电子装置113那样，可以设置安装构件220。安装构件220包括基板55和电磁波衰减体10。在安装构件220与其他的电磁波衰减体10之间设置电子元件(电子元件51及51B)。
如图13所示的电子装置114那样，在电子元件51的侧面可以设置电磁波衰减体10。侧面与X-Y平面交叉。
如图14所示的电子装置115那样，可以以连续地包围多个电子元件(电子元件51及52)的方式设置电磁波衰减体10。
如图15所示的电子装置116那样，多个电子元件中的一个(电子元件51)设置在电磁波衰减体10的多个区域之间。多个电子元件中的另一个(电子元件52)可以不设置在电磁波衰减体10的多个区域之间。
根据电子装置111～116，也能够提供可以使电磁波的衰减特性提高的电子装置。
实施方式例如可以在用于EMC(ElectroMagnetic Compatibility，电磁兼容性)的电磁波衰减体及电子装置中应用。
实施方式可以包括以下的技术方案。
(技术方案1)
一种电磁波衰减体，具备：
多层构件；和
磁性构件，
所述多层构件包括多个磁性层和导电性的多个非磁性层，
从所述多个磁性层中的一个磁性层向所述多个磁性层中的另一个磁性层的方向沿着从所述多层构件向所述磁性构件的第1方向，
所述多个非磁性层中的一个非磁性层位于所述多个磁性层中的所述一个磁性层与所述多个磁性层中的所述另一个磁性层之间，
所述磁性构件的沿着所述第1方向的厚度为所述多层构件的沿着所述第1方向的厚度的1/2以上。
(技术方案2)
根据技术方案1所述的电磁波衰减体，
所述磁性构件与所述多层构件相接。
(技术方案3)
根据技术方案1或2所述的电磁波衰减体，
所述多个非磁性层中的另一个非磁性层与所述磁性构件相接。
(技术方案4)
根据技术方案1或2所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层与所述磁性构件相接。
(技术方案5)
根据技术方案1～4中的任一个方案所述的电磁波衰减体，
所述磁性构件的沿着所述第1方向的所述厚度为所述多个磁性层中的所述一个磁性层的沿着所述第1方向的厚度的5倍以上。
(技术方案6)
根据技术方案1～5中的任一个方案所述的电磁波衰减体，
所述多个非磁性层中的所述一个非磁性层的沿着所述第1方向的厚度为所述磁性构件的沿着所述第1方向的所述厚度的1/5以下。
(技术方案7)
根据技术方案1～6中的任一个方案所述的电磁波衰减体，
所述磁性构件包括第1构件区域及第2构件区域，所述第1构件区域在所述第1方向上位于所述第2构件区域与所述多层构件之间，
所述第1构件区域包含多个第1晶粒，
所述第2构件区域包含多个第2晶粒，
所述多个第1晶粒的尺寸的平均值比所述多个第2晶粒的尺寸的平均值小。
(技术方案8)
根据技术方案1～6中的任一个方案所述的电磁波衰减体，
所述磁性构件包括第1构件面及第2构件面，所述第1构件面在所述第1方向上位于所述第2构件面与所述多层构件之间，
所述第1构件面包含多个第1晶粒，
所述第2构件面包含多个第2晶粒，
所述多个第1晶粒的尺寸的平均值比所述多个第2晶粒的尺寸的平均值小。
(技术方案9)
根据技术方案1～8中的任一个方案所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层包含第3晶粒，
所述第3晶粒的尺寸的平均值为40nm以下。
(技术方案10)
根据技术方案1～9中的任一个方案所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层包括与所述多个非磁性层中的所述一个非磁性层相对向的第1磁性层面，
所述第1磁性层面包括第1顶部和第1底部，
所述第1顶部与所述第1底部之间的沿着所述第1方向的距离为10nm以上。
(技术方案11)
根据技术方案1～9中的任一个方案所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层包括与所述多个非磁性层中的所述一个非磁性层相对向的第1磁性层面，
所述第1磁性层面包括第1顶部、第2顶部及第1底部，
与所述第1方向交叉的第2方向上的所述第1底部的位置位于所述第2方向上的所述第1顶部的位置与所述第2方向上的所述第2顶部的位置之间，
所述多个非磁性层中的所述一个非磁性层的至少一部分位于所述第2方向上的所述第1顶部与所述第2顶部之间。
(技术方案12)
根据技术方案1～5中的任一个方案所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层包括多个磁性膜和多个非磁性膜，
从所述多个磁性膜中的一个磁性膜向所述多个磁性膜中的另一个磁性膜的方向沿着所述第1方向，
所述多个非磁性膜中的一个非磁性膜位于所述多个磁性膜中的所述一个磁性膜与所述多个磁性膜中的所述另一个磁性膜之间，
所述多个磁性膜中的所述一个磁性膜的沿着所述第1方向的厚度比所述多个非磁性膜中的所述一个非磁性膜的沿着所述第1方向的厚度厚，
所述厚度为0.5nm以上且7nm以下。
(技术方案13)
根据技术方案12所述的电磁波衰减体，
所述多个非磁性膜中的所述至少一个非磁性膜的至少一部分包含选自Cu、Ta、Ti、W、Mo、Nb及Hf中的至少一种。
(技术方案14)
根据技术方案12或13所述的电磁波衰减体，
所述多个磁性膜中的所述至少一个磁性膜的至少一部分包含选自Co、Ni及Fe中的至少一种。
(技术方案15)
根据技术方案1～14中的任一个方案所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层的至少一部分包含选自Co、Ni及Fe中的至少一种。
(技术方案16)
根据技术方案15所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层的所述至少一部分包含选自Cu、Mo及Cr中的至少一种。
(技术方案17)
根据技术方案1～14中的任一个方案所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层的至少一部分包含Fe100-x1-x2αx1Nx2，
所述α包含选自Zr、Hf、Ta、Nb、Ti、Si及Al中的至少一种。
(技术方案18)
根据技术方案1～17中的任一个方案所述的电磁波衰减体，
所述多个非磁性层中的所述一个非磁性层的至少一部分还包含选自Cu、Al、Ni、Cr、Mn、Mo、Zr及Si中的至少一种。
(技术方案19)
根据技术方案1～18中的任一个方案所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层的至少一部分中的磁化方向与所述多个磁性层中的所述另一个磁性层的至少一部分中的磁化方向交叉。
(技术方案20)
一种电子装置，具备：
技术方案1～19中的任一个方案所述的电磁波衰减体；和
电子元件。
根据实施方式，能够提供可以使电磁波的衰减特性提高的电磁波衰减体及电子装置。
以上，参照具体例，对本发明的实施方式进行了说明。不过，本发明不限定于这些具体例。例如，关于电磁波衰减体所包含的多层构件、磁性层、非磁性层及磁性构件、以及电子装置所包含的电子元件及半导体芯片等的各要素的具体构成，只要通过本领域技术人员从公知的范围内适当选择，可以同样地实施本发明并获得同样的效果，就包含于本发明的范围内。
另外，在技术上可能的范围内组合各具体例的任意两个以上的要素而得到的方案只要包含本发明的主旨也包含于本发明的范围内。
此外，作为本发明的实施方式，以上述的电磁波衰减体及电子装置为基础，本领域技术人员进行适当设计变更而能够实施的所有的电磁波衰减体及电子装置，只要包含本发明的主旨也属于本发明的范围。
此外，应了解：在本发明的思想的范畴内，只要是本领域技术人员就能够想到各种变更例及修正例，这些变更例及修正例也属于本发明的范围。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不旨在限定发明的范围。这些新的实施方式能够以其他的各种方式来实施，在不脱离发明的要旨的范围内，能够进行各种省略、置换、变更。这些实施方式和/或其变形包含于发明的范围和/或要旨，并且包含于权利要求书所记载的发明及其同等的范围内。

Claims (9)

1.一种电磁波衰减体，具备：
多层构件；和
磁性构件，
所述多层构件包括多个磁性层和导电性的多个非磁性层，
从所述多个磁性层中的一个磁性层向所述多个磁性层中的另一个磁性层的方向沿着第1方向，所述第1方向是从所述多层构件向所述磁性构件的方向，
所述多个非磁性层中的一个非磁性层位于所述多个磁性层中的所述一个磁性层与所述多个磁性层中的所述另一个磁性层之间，
所述磁性构件的沿着所述第1方向的厚度为所述多层构件的沿着所述第1方向的厚度的1/2以上，
所述磁性构件与所述多层构件相接。
2.根据权利要求1所述的电磁波衰减体，
所述磁性构件包括第1构件区域及第2构件区域，所述第1构件区域在所述第1方向上位于所述第2构件区域与所述多层构件之间，
所述第1构件区域包含多个第1晶粒，
所述第2构件区域包含多个第2晶粒，
所述多个第1晶粒的尺寸的平均值比所述多个第2晶粒的尺寸的平均值小。
3.根据权利要求1所述的电磁波衰减体，
所述磁性构件包括第1构件面及第2构件面，所述第1构件面在所述第1方向上位于所述第2构件面与所述多层构件之间，
所述第1构件面包含多个第1晶粒，
所述第2构件面包含多个第2晶粒，
所述多个第1晶粒的尺寸的平均值比所述多个第2晶粒的尺寸的平均值小。
4.根据权利要求1所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层包含第3晶粒，
所述第3晶粒的尺寸的平均值为40nm以下。
5.根据权利要求1所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层包括与所述多个非磁性层中的所述一个非磁性层相对向的第1磁性层面，
所述第1磁性层面包括第1顶部和第1底部，
所述第1顶部与所述第1底部之间的沿着所述第1方向的距离为10nm以上。
6.根据权利要求1所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层包括与所述多个非磁性层中的所述一个非磁性层相对向的第1磁性层面，
所述第1磁性层面包括第1顶部、第2顶部及第1底部，
与所述第1方向交叉的第2方向上的所述第1底部的位置位于所述第2方向上的所述第1顶部的位置与所述第2方向上的所述第2顶部的位置之间，
所述多个非磁性层中的所述一个非磁性层的至少一部分在所述第2方向上位于所述第1顶部与所述第2顶部之间。
7.根据权利要求1所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层的至少一部分包含选自Co、Ni及Fe中的至少一种。
8.根据权利要求7所述的电磁波衰减体，
所述多个磁性层中的所述一个磁性层的所述至少一部分还包含选自Cu、Mo及Cr中的至少一种。
9.一种电子装置，具备：
权利要求1所述的电磁波衰减体；和
电子元件。
CN202010068778.1A 2019-01-28 2020-01-21 电磁波衰减体及电子装置 Active CN111491500B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019012148A JP7160705B2 (ja) 2019-01-28 2019-01-28 電磁波減衰体及び電子装置
JP2019-012148 2019-01-28

Publications (2)

Publication Number Publication Date
CN111491500A CN111491500A (zh) 2020-08-04
CN111491500B true CN111491500B (zh) 2022-12-13

Family

ID=71732844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010068778.1A Active CN111491500B (zh) 2019-01-28 2020-01-21 电磁波衰减体及电子装置

Country Status (5)

Country Link
US (1) US11049818B2 (zh)
JP (1) JP7160705B2 (zh)
KR (1) KR102344792B1 (zh)
CN (1) CN111491500B (zh)
TW (1) TWI750568B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7325964B2 (ja) * 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置
US11710707B2 (en) 2020-03-26 2023-07-25 Shibaura Mechatronics Corporation Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
CN112768859A (zh) * 2020-12-14 2021-05-07 北京无线电计量测试研究所 一种衰减器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079269A (zh) * 2006-05-25 2007-11-28 富士通株式会社 磁记录介质和磁存储单元
CN104253209A (zh) * 2013-06-25 2014-12-31 瑞萨电子株式会社 磁屏蔽、半导体器件和半导体封装
CN108605423A (zh) * 2016-07-11 2018-09-28 株式会社斗山 天线模块形成用复合基板及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237500A (ja) 1985-04-13 1986-10-22 日立金属株式会社 電磁シ−ルド材料
JPS62256498A (ja) 1986-04-30 1987-11-09 川崎製鉄株式会社 電磁波シ−ルド効果に優れた複合金属薄帯
JPH02172299A (ja) 1988-12-23 1990-07-03 Mitsubishi Rayon Co Ltd シールド装置の製造方法
JPH06125190A (ja) * 1992-10-13 1994-05-06 Hitachi Metals Ltd 磁気シールドケース及びその中に収納された電子装置
KR950034083A (ko) * 1994-02-10 1995-12-26 오가 노리오 자기헤드
JPH0836717A (ja) 1994-07-26 1996-02-06 Nec Corp 磁気抵抗効果ヘッド
JP2001344713A (ja) * 2000-05-29 2001-12-14 Fujitsu Ltd 薄膜磁気ヘッドの製造方法と薄膜磁気ヘッド
JP2003023286A (ja) 2001-07-05 2003-01-24 Showa Electric Wire & Cable Co Ltd 電波吸収材料
FI20020025A0 (fi) 2002-01-08 2002-01-08 4 D Neuroimaging Oy Komposiittiseinõrakenne parannetun magneettisuojauksen aikaansaamiseksi
WO2004084603A1 (ja) * 2003-03-17 2004-09-30 Kajima Corporation 開放型磁気シールド構造及びその磁性体フレーム
JP2004303825A (ja) * 2003-03-28 2004-10-28 Tdk Corp 積層軟磁性部材、電子機器
JP2008287829A (ja) * 2007-05-21 2008-11-27 Toshiba Corp 垂直磁気記録媒体
JP5377015B2 (ja) * 2009-03-19 2013-12-25 昭和電工株式会社 磁気記録媒体
SG165294A1 (en) * 2009-03-30 2010-10-28 Wd Media Singapore Pte Ltd Perpendicular magnetic recording medium and method of manufacturing the same
US8021043B2 (en) * 2009-03-30 2011-09-20 Carestream Health, Inc. Magnetic shielding for portable detector
JP5546895B2 (ja) * 2009-04-30 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012033764A (ja) 2010-07-30 2012-02-16 Toshiba Corp 電磁シールドシートとその製造方法
JP2012038807A (ja) 2010-08-04 2012-02-23 Toshiba Corp 電磁シールドシート
JP2013153041A (ja) 2012-01-25 2013-08-08 Nec Tokin Corp ノイズ抑制構造体
JP5829562B2 (ja) 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US9142226B2 (en) * 2012-06-29 2015-09-22 Seagate Technology Llc Thin film with tuned grain size
US9490054B2 (en) * 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
JP6125190B2 (ja) 2012-10-22 2017-05-10 ドーエイ外装有限会社 床用目地装置
JP2017143210A (ja) 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法
JP6839985B2 (ja) * 2017-01-11 2021-03-10 株式会社オータマ 磁気シールド部材、磁気シールド部材の製造方法及び磁気シールドパネル
JP6767922B2 (ja) 2017-05-16 2020-10-14 株式会社東芝 半導体装置
JP6921691B2 (ja) 2017-09-13 2021-08-18 株式会社東芝 半導体装置
JP7325964B2 (ja) * 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079269A (zh) * 2006-05-25 2007-11-28 富士通株式会社 磁记录介质和磁存储单元
CN104253209A (zh) * 2013-06-25 2014-12-31 瑞萨电子株式会社 磁屏蔽、半导体器件和半导体封装
CN108605423A (zh) * 2016-07-11 2018-09-28 株式会社斗山 天线模块形成用复合基板及其制造方法

Also Published As

Publication number Publication date
JP2020120066A (ja) 2020-08-06
CN111491500A (zh) 2020-08-04
US20200243457A1 (en) 2020-07-30
TW202046857A (zh) 2020-12-16
US11049818B2 (en) 2021-06-29
TWI750568B (zh) 2021-12-21
JP7160705B2 (ja) 2022-10-25
KR20200093450A (ko) 2020-08-05
KR102344792B1 (ko) 2021-12-30

Similar Documents

Publication Publication Date Title
CN111491500B (zh) 电磁波衰减体及电子装置
CN111436186B (zh) 电磁波衰减体及电子装置
JP5073373B2 (ja) コモンモードチョークコイル
US7795708B2 (en) Multilayer structures for magnetic shielding
JP5085487B2 (ja) 半導体装置およびその製造方法
JP6767922B2 (ja) 半導体装置
US10510680B2 (en) Semiconductor device having electromagnetic wave attenuation layer
JP6013472B2 (ja) 基板モードの抑制のための途中まで延びるバイア
KR100844612B1 (ko) 반도체 소자와 전자기 노이즈 억제체
JP2014192185A (ja) 高周波回路基板
JP2023070230A (ja) 電磁波減衰体及び電子装置
JP2002064189A (ja) マグネティック・ランダム・アクセス・メモリ
US20230147383A1 (en) Electromagnetic wave attenuator and electronic device
KR100652860B1 (ko) 노이즈 감쇄필름, 노이즈 감쇄 회로기판 및 이들의제조방법
US10699979B2 (en) Electronic device
JP2003197410A (ja) 電磁雑音抑制体およびその製造方法
JP2008098460A (ja) インダクタ部品及びこれを実装したプリント基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant