KR102344792B1 - 전자파 감쇠체 및 전자 장치 - Google Patents

전자파 감쇠체 및 전자 장치 Download PDF

Info

Publication number
KR102344792B1
KR102344792B1 KR1020200007780A KR20200007780A KR102344792B1 KR 102344792 B1 KR102344792 B1 KR 102344792B1 KR 1020200007780 A KR1020200007780 A KR 1020200007780A KR 20200007780 A KR20200007780 A KR 20200007780A KR 102344792 B1 KR102344792 B1 KR 102344792B1
Authority
KR
South Korea
Prior art keywords
magnetic
electromagnetic wave
magnetic layers
layers
thickness
Prior art date
Application number
KR1020200007780A
Other languages
English (en)
Other versions
KR20200093450A (ko
Inventor
아키라 기키츠
요시나리 구로사키
겐이치로 야마다
시게키 마츠나카
Original Assignee
시바우라 메카트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시바우라 메카트로닉스 가부시끼가이샤 filed Critical 시바우라 메카트로닉스 가부시끼가이샤
Publication of KR20200093450A publication Critical patent/KR20200093450A/ko
Application granted granted Critical
Publication of KR102344792B1 publication Critical patent/KR102344792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/06—Thin magnetic films, e.g. of one-domain structure characterised by the coupling or physical contact with connecting or interacting conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

실시 형태에 의하면, 전자파 감쇠체는 다층 부재 및 자성 부재를 포함한다. 상기 다층 부재는 복수의 자성층과 도전성의 복수의 비자성층을 포함한다. 상기 복수의 자성층 중 하나로부터 상기 복수의 자성층 중 다른 하나를 향하는 방향은, 상기 다층 부재로부터 상기 자성 부재를 향하는 제1 방향을 따른다. 상기 복수의 비자성층 중 하나는, 상기 복수의 자성층 중 상기 하나와, 상기 복수의 자성층 중 상기 다른 하나 사이에 있다. 상기 자성 부재의 상기 제1 방향을 따르는 두께는, 상기 다층 부재의 상기 제1 방향을 따르는 두께의 1/2 이상이다.

Description

전자파 감쇠체 및 전자 장치{ELECTROMAGNETIC WAVE ATTENUATOR AND ELECTRONIC DEVICE}
본 출원은, 2019년 1월 28일에 출원된 일본 특허 출원 제2019-012148호에 기초하여 우선권을 주장하며, 그 내용의 전부는 참조를 통하여 본 명세서에 원용된다.
본 발명의 실시 형태는 일반적으로 전자파 감쇠체 및 전자 장치에 관한 것이다.
예를 들어 전자 실드 시트 등의 전자파 감쇠체가 제안되어 있다. 전자파 감쇠체 및 반도체 소자를 포함하는 전자 장치가 있다.
전자파 감쇠체에 있어서, 전자파의 감쇠 특성을 향상시킬 것이 요망된다.
본 발명의 실시 형태에 의하면, 전자파 감쇠체는 다층 부재 및 자성 부재를 포함한다. 상기 다층 부재는 복수의 자성층과 도전성의 복수의 비자성층을 포함한다. 상기 복수의 자성층 중 하나로부터 상기 복수의 자성층 중 다른 하나를 향하는 방향은, 상기 다층 부재로부터 상기 자성 부재를 향하는 제1 방향을 따른다. 상기 복수의 비자성층 중 하나는, 상기 복수의 자성층 중 상기 하나와, 상기 복수의 자성층 중 상기 다른 하나 사이에 있다. 상기 자성 부재의 상기 제1 방향을 따르는 두께는, 상기 다층 부재의 상기 제1 방향을 따르는 두께의 1/2 이상이다.
도 1의 (a) 내지 도 1의 (c)는 제1 실시 형태에 따른 전자파 감쇠체를 예시하는 모식도이다.
도 2는 전자파 감쇠체의 특성을 예시하는 그래프도이다.
도 3은 전자파 감쇠체의 특성을 예시하는 그래프도이다.
도 4의 (a) 및 도 4의 (b)는 제1 실시 형태에 따른 전자파 감쇠체를 예시하는 모식적 단면도이다.
도 5의 (a) 및 도 5의 (b)는 참고예의 전자파 감쇠체를 예시하는 모식적 단면도이다.
도 6은 제1 실시 형태에 따른 전자파 감쇠체를 예시하는 모식적 평면도이다.
도 7은 제1 실시 형태에 따른 전자파 감쇠체를 예시하는 모식적 단면도이다.
도 8의 (a) 내지 도 8의 (d)는 제2 실시 형태에 따른 전자 장치를 예시하는 모식도이다.
도 9의 (a) 내지 도 9의 (d)는 제2 실시 형태에 따른 전자 장치의 일부를 예시하는 모식적 단면도이다.
도 10은 제2 실시 형태에 따른 전자 장치를 예시하는 모식적 단면도이다.
도 11은 제2 실시 형태에 따른 전자 장치를 예시하는 모식적 단면도이다.
도 12는 제2 실시 형태에 따른 전자 장치를 예시하는 모식적 단면도이다.
도 13은 제2 실시 형태에 따른 전자 장치를 예시하는 모식적 단면도이다.
도 14는 제2 실시 형태에 따른 전자 장치를 예시하는 모식적 단면도이다.
도 15는 제2 실시 형태에 따른 전자 장치를 예시하는 모식적 단면도이다.
이하에, 본 발명의 각 실시 형태에 대하여 도면을 참조하면서 설명한다.
도면은 모식적 또는 개념적인 것이며, 각 부분의 두께와 폭의 관계, 부분 간의 크기의 비율 등은, 반드시 현실의 것과 동일하다고 할 수는 없다. 동일한 부분을 나타내는 경우이더라도, 도면에 따라 서로의 치수나 비율이 다르게 표시되는 경우도 있다.
본원 명세서와 각 도면에 있어서, 기출 도면에 관하여 전술한 것과 마찬가지의 요소에는 동일한 부호를 붙여서, 상세한 설명은 적절히 생략한다.
(제1 실시 형태)
도 1의 (a) 내지 도 1의 (c)는, 제1 실시 형태에 따른 전자파 감쇠체를 예시하는 모식도이다.
도 1의 (c)에 있어서는, 도면을 보기 쉽게 하기 위하여 복수의 층의 위치가 시프트되어 그려져 있다.
도 1의 (a) 내지 도 1의 (c)에 도시한 바와 같이, 실시 형태에 따른 전자파 감쇠체(10)는 다층 부재(10M) 및 자성 부재(15)를 포함한다.
다층 부재(10M)로부터 자성 부재(15)를 향하는 방향은 제1 방향을 따른다. 제1 방향을 Z축 방향이라 한다. Z축 방향에 대하여 수직인 하나의 방향을 X축 방향이라 한다. Z축 방향 및 X축 방향에 대하여 수직인 방향을 Y축 방향이라 한다.
다층 부재(10M)는 복수의 자성층(11)과 도전성의 복수의 비자성층(12)을 포함한다. 복수의 자성층(11) 중 하나로부터 복수의 자성층(11) 중 다른 하나를 향하는 방향은 제1 방향(Z축 방향)을 따른다. 복수의 비자성층(12) 중 하나는, 복수의 자성층(11) 중 상기 하나와, 복수의 자성층(11) 중 상기 다른 하나 사이에 있다.
예를 들어 복수의 자성층(11) 및 복수의 비자성층(12)은 제1 방향을 따라 교대로 마련된다. 예를 들어 복수의 자성층(11)은 제1 방향을 따라 나열된다. 예를 들어 복수의 비자성층(12)은 제1 방향을 따라 나열된다. 복수의 자성층(11) 중 하나는, 복수의 비자성층(12) 중 하나와, 복수의 비자성층(12) 중 다른 하나 사이에 있다.
복수의 자성층(11) 중 적어도 일부는, 예를 들어 X-Y 평면에 대하여 평행이다. 복수의 비자성층(12)의 적어도 일부는, 예를 들어 X-Y 평면에 대하여 평행이다. 자성 부재(15)는, 예를 들어 X-Y 평면에 대하여 평행이다.
도 1의 (a) 내지 도 1의 (c)에 도시한 바와 같이 전자파 감쇠체(10)는 기체(10s)를 포함해도 된다. 예를 들어 기체(10s) 상에 복수의 자성층(11) 및 복수의 비자성층(12)이 교대로 형성된다.
실시 형태에 따른 하나의 예에 있어서, 기체(10s)는 몰드 수지 등이다. 다른 예에 있어서, 기체(10s)는 수지층 등이어도 된다. 수지층은, 예를 들어 플라스틱 시트 상에 마련된다. 실시 형태에 있어서, 기체(10s)의 표면은 요철을 가져도 된다. 이 경우, 후술하는 바와 같이 복수의 자성층(11) 및 복수의 비자성층(12)은, 이 요철을 따르는 바와 같은 요철형이어도 된다.
도 1의 (c)에 도시한 바와 같이 다층 부재(10M) 및 자성 부재(15)를 포함하는 전자파 감쇠체(10)에 전자파(81)가 입사된다. 전자파 감쇠체(10)에 입사된 전자파(81)는 전자파 감쇠체(10)에 의하여 감쇠된다. 전자파 감쇠체(10)는, 예를 들어 전자파 실드체로서 사용할 수 있다. 예를 들어 복수의 자성층(11) 및 복수의 비자성층(12) 중 적어도 하나는 접지된다(도 1의 (a) 참조).
도 1의 (a)에 도시한 바와 같이, 예를 들어 자성 부재(15)는 다층 부재(10M)와 접한다. 도 1의 (a)의 예에서는, 복수의 비자성층(12) 중 하나(다른 하나)는 자성 부재(15)와 접한다. 도 1의 (b)에 도시하는 예에서는, 복수의 자성층(11) 중 하나는 자성 부재(15)와 접한다. 복수의 자성층(11) 중 하나와 자성 부재(15) 사이의 경계가 불명확해도 된다. 이 경우, 자성 부재(15)와 접하는 자성층(11)은 자성 부재(15)에 포함된다고 간주되어도 된다.
복수의 자성층(11) 중 하나의 제1 방향을 따르는 두께를 두께 t1이라 한다. 두께 t1은, 예를 들어 20㎚ 이상 500㎚ 이하이다.
복수의 비자성층(12) 중 하나의 제1 방향을 따르는 두께를 두께 t2라 한다. 두께 t2는, 예를 들어 2㎚ 이상 500㎚ 이하이다.
자성 부재(15)의 제1 방향을 따르는 두께를 두께 t5라 한다. 두께 t5는 두께 t1보다도 두껍다. 두께 t5는 두께 t2보다도 두껍다. 두께 t5는, 예를 들어 1㎛ 이상이다. 두께 t5는, 예를 들어 1㎛ 이상이어도 된다. 두께 t5는, 예를 들어4㎛ 이상이어도 된다. 두께 t5는, 예를 들어 두께 t1의 5배 이상이다.
실시 형태에 있어서는, 예를 들어 교대로 적층된 얇은 자성층 및 얇은 비자성층을 포함하는 다층 부재(10M)에 두꺼운 자성 부재(15)가 적층된다. 예를 들어 자성 부재(15)의 제1 방향을 따르는 두께 t5는, 다층 부재(10M)의 제1 방향을 따르는 두께 t0의 1/2 이상이다.
이와 같은 구성에 의하여, 다층 부재(10M) 또는 자성 부재(15)의 각각을 이용하였을 때의 감쇠 특성으로부터 추정할 수 있는 정도를 초과하는 감쇠 특성이 얻어지는 것을 알 수 있었다.
이하, 본원의 발명자가 행한 실험에 대하여 설명한다. 실험에 있어서, 시료 SP01, SP02, SP03, SP04 및 SP05가 제작된다.
시료 SP01에 있어서는, 자성층(11) 및 비자성층(12)의 세트가 마련된다. 하나의 세트에 있어서, 자성층(11)은, 두께(제1 두께 t1)가 100㎚인 NiFeCuMo층이다. 하나의 세트에 있어서, 비자성층(12)은, 두께(제2 두께 t2)가 100㎚인 Cu층이다. 하나의 자성층(11) 및 하나의 비자성층(12)을 포함하는 세트의 수 Ns는 10이다. 시료 SP01은 다층 부재(10M)에 대응한다.
시료 SP02에 있어서는, 자성층(11) 및 비자성층(12)의 세트가 마련된다. 하나의 세트에 있어서, 자성층(11)은, 두께(제1 두께 t1)가 50㎚인 NiFeCuMo층이다. 하나의 세트에 있어서, 비자성층(12)은, 두께(제2 두께 t2)가 5㎚인 Ta층이다. 하나의 자성층(11) 및 하나의 비자성층(12)을 포함하는 세트의 수 Ns는 37이다. 시료 SP02는 다층 부재(10M)에 대응한다.
시료 SP03에 있어서는, 전자파 감쇠체로서 두께가 2㎛인 NiFeCuMo층이 이용된다. 시료 SP03에 있어서는, 자성층만이 마련되고 비자성층이 마련되지 않는다. 시료 SP03은 자성 부재(15)에 대응한다.
시료 SP04에 있어서, 상기 시료 SP01에 대응하는 다층 부재(10M) 상에, 시료 SP03에 대응하는 자성 부재(15)(두께가 2㎛인 NiFeCuMo층)가 더 마련된다. 시료 SP01에 포함되는 비자성층(12)(두께가 100㎚인 Cu층)이 자성 부재(15)의 NiFeCuMo층과 접한다.
시료 SP05에 있어서, 상기 시료 SP02에 대응하는 다층 부재(10M) 상에, 시료 SP03에 대응하는 자성 부재(15)(두께가 2㎛인 NiFeCuMo층)가 더 마련된다. 시료 SP02에 포함되는 비자성층(12)(두께가 5㎚인 Ta층)이 자성 부재(15)의 NiFeCuMo층과 접한다.
이들 시료에 전자파(81)가 입사되었을 때, 시료로부터 출사되는 전자파(81)의 강도가 측정된다.
도 2 및 도 3은, 전자파 감쇠체의 특성을 예시하는 그래프도이다.
이들 도면의 종축은, 입사되는 전자파(81)의 주파수가 100㎒일 때의 투과 특성 T1(㏈)이다. 투과 특성 T1이 낮은 것(절댓값이 큰 것)이, 전자파 감쇠체에 입사된 전자파(81)의 감쇠 정도가 큰 것에 대응한다. 투과 특성 T1은 낮은 것(절댓값이 큰 것)이 바람직하다.
도 2에 나타낸 바와 같이, 다층 부재(10M)에 대응하는 시료 SP01에 있어서는, 투과 특성 T1은 -16.2㏈이다. 자성 부재(15)에 대응하는 시료 SP03에 있어서는, 투과 특성 T1은 -0.1㏈이다. 다층 부재(10M) 및 자성 부재(15)를 포함하는 시료 SP04에 있어서는, 투과 특성 T1은 -17.6㏈이다.
도 2에는, 시료 SP01의 투과 특성 T1 및 시료 SP03의 투과 특성 T1을 단순히 서로 더하는 계산에 의하여 도출한 계산 결과 CP13도 기재되어 있다. 계산에 있어서는, 다층 부재(10M)와 자성 부재(15) 사이의 상호 작용 등은 고려되지 않는다. 계산 결과 CP13에 있어서, 투과 특성 T1은 -16.2㏈이다.
이미 설명한 바와 같이 시료 SP04에 있어서의 투과 특성 T1은 -17.6㏈이어서, 계산 결과 CP13에 있어서의 -16.2㏈보다도 명백히 낮다(절댓값이 크다).
도 3에 나타낸 바와 같이, 다층 부재(10M)에 대응하는 시료 SP02에 있어서는, 투과 특성 T1은 -3.5㏈이다. 이미 설명한 바와 같이, 자성 부재(15)에 대응하는 시료 SP03에 있어서는, 투과 특성 T1은 -0.1㏈이다. 다층 부재(10M) 및 자성 부재(15)를 포함하는 시료 SP05에 있어서는, 투과 특성 T1은 -8.3㏈이다.
도 3에는, 시료 SP02의 투과 특성 T1 및 시료 SP03의 투과 특성 T1을 단순히 서로 더하는 계산에 의하여 도출한 계산 결과 CP23도 기재되어 있다. 계산에 있어서는, 다층 부재(10M)와 자성 부재(15) 사이의 상호 작용 등은 고려되지 않는다. 계산 결과 CP23에 있어서, 투과 특성 T1은 -3.8㏈이다.
이미 설명한 바와 같이 시료 SP05에 있어서의 투과 특성 T1은 -8.3㏈이어서, 계산 결과 CP23에 있어서의 -3.8㏈보다도 명백히 낮다(절댓값이 크다).
실시 형태에 있어서는, 시료 SP04 또는 SP05 등의 구성을 채용한다. 이것에 의하여 낮은(절댓값이 큰) 투과 특성 T1이 얻어진다. 실시 형태에 의하면, 전자파의 감쇠 특성을 향상 가능한 전자파 감쇠체를 제공할 수 있다.
도 2 및 도 3에 나타낸 결과로부터, 다층 부재(10M) 및 자성 부재(15)를 포함하는 구성에 있어서, 다층 부재(10M)로부터 자성 부재(15)에 미치는 영향, 또는 자성 부재(15)로부터 다층 부재(10M)에 미치는 영향이 생긴 것으로 생각된다.
도 4의 (a) 및 도 4의 (b)는, 제1 실시 형태에 따른 전자파 감쇠체를 예시하는 모식적 단면도이다.
도 4의 (a)에 도시한 바와 같이, 얇은 자성층(11) 및 얇은 비자성층(12)을 포함하는 다층 부재(10M) 상에 두꺼운 자성 부재(15)가 마련되어 있다. 복수의 자성층(11) 중 하나는 제3 결정립 gr3을 포함한다. 자성층(11)은 얇기 때문에 제3 결정립 gr3의 사이즈 d3(예를 들어 입경)은 비교적 작다. 사이즈는, X-Y 평면을 따르는 길이이다. 예를 들어 제3 결정립 gr3의 사이즈 d3의 평균값은 40㎚ 이하이다.
이와 같은 다층 부재(10M) 상에 자성 부재(15)가 마련된다. 자성 부재(15)는 두껍기 때문에, 자성 부재(15)의 막이 퇴적되어 감과 함께 자성 부재(15)에 포함되는 결정립의 사이즈가 커진다.
예를 들어 자성 부재(15)는 제1 부재 영역(15ra) 및 제2 부재 영역(15rb)을 포함한다. 제1 부재 영역(15ra)은 제1 방향(Z축 방향)에 있어서 제2 부재 영역(15rb)과 다층 부재(10M) 사이에 있다. 제1 부재 영역(15ra)은 다층 부재(10M)측의 영역(하측 영역)이다. 제2 부재 영역(15rb)은 반대측의 영역(상측 영역)이다.
제1 부재 영역(15ra)은 복수의 제1 결정립 gr1을 포함한다. 제2 부재 영역(15rb)은 복수의 제2 결정립 gr2를 포함한다. 복수의 제1 결정립 gr1의 사이즈 d1의 평균값은 복수의 제2 결정립 gr2의 사이즈 d2의 평균값보다도 작다.
예를 들어 자성 부재(15)는 제1 부재면(15fa) 및 제2 부재면(15fb)을 포함한다. 제1 부재면(15fa)은 제1 방향(Z축 방향)에 있어서 제2 부재면(15fb)과 다층 부재(10M) 사이에 있다. 제1 부재면(15fa)은 복수의 제1 결정립 gr1을 포함한다. 제2 부재면(15fb)은 복수의 제2 결정립 gr2를 포함한다. 복수의 제1 결정립 gr1의 사이즈 d1의 평균값은 복수의 제2 결정립 gr2의 사이즈 d2의 평균값보다도 작다.
얇은 자성층(11)을 포함하는 다층 부재(10M) 상에 자성 부재(15)가 마련됨으로써, 자성 부재(15)에 포함되는 제3 결정립 gr3의 사이즈 d3이 다층 부재(10M)의 근방(예를 들어 제1 부재 영역(15ra))에 있어서 특히 작아진다고 생각된다.
다층 부재(10M)의 근방에 있어서 제3 결정립 gr3의 사이즈 d3이 작으면, 제3 결정립 gr3과 자성층(11) 사이에 생기는, 층간의 정자기 상호 작용이 커진다고 생각된다.
일반적으로 교환 결합 상호 작용은 강자성체 중의 스핀의 방향을 정렬시킨다. 자성체가 다결정체인 경우에는, 이 교환 결합 상호 작용은 결정립계에서 작아지거나 0으로 된다. 따라서 교류 자계가 다결정체의 자성체에 인가되었을 때, 실질적으로 결정립을 하나의 단위로서 통합하여 스핀이 세차 운동한다. 결정립의 사이즈가 작음으로써 이 동적인 거동을 행하는 단위가 작아져, 예를 들어 정자기 상호 작용 등이 보다 강해진다. 이것에 의하여, 예를 들어 전자파의 감쇠 특성이 향상되기 쉬워진다고 생각된다.
또한 도 4의 (b)에 도시한 바와 같이 자성층(11)이 요철을 포함하는 경우, 예를 들어 볼록부와 제3 결정립 gr3 사이에 생기는 정자기 상호 작용이 커진다고 생각된다.
예를 들어 복수의 자성층(11) 중 하나는, 복수의 비자성층(12) 중 하나와 대향하는 제1 자성층면(11fa)을 포함한다. 제1 자성층면(11fa)은 제1 정상부(11pp) 및 제1 저부(11dp)를 포함한다. 제1 정상부(11pp)와 제1 저부(11dp) 사이의 제1 방향(Z축 방향)을 따르는 거리 dz는 10㎚ 이상이다. 거리 dz는 요철의 높이(깊이)에 대응한다. 거리 dz는 50㎚ 이상이어도 된다.
예를 들어 제1 자성층면(11fa)은 제1 정상부(11pp), 제2 정상부(11pq) 및 제1 저부(11dp)를 포함한다. 제1 방향(Z축 방향)과 교차하는 제2 방향 De2에 있어서의 제1 저부(11dp)의 위치는, 제2 방향 De2에 있어서의 제1 정상부(11pp)의 위치와 제2 방향 De2에 있어서의 제2 정상부(11pq)의 위치 사이에 있다. 복수의 비자성층(12) 중 하나의 적어도 일부는 제2 방향 De2에 있어서 제1 정상부(11pp)와 제2 정상부(11pq) 사이에 있다.
자성층(11)이 이와 같은 요철을 포함함으로써, 예를 들어 볼록부(제1 정상부(11pp)를 포함하는 부분)의 자화(11pm)와 자성 부재(15)의 자화(15pm) 사이에 큰 정자기 상호 작용이 생긴다고 생각된다.
자성 부재(15)의 결정립(예를 들어 제1 결정립 gr1)의 사이즈 d1이 작음으로써 자화(11pm)와 자화(15pm) 사이의 정자기 상호 작용을 보다 크게 할 수 있을 것으로 생각된다.
이와 같은 상호 작용이 다층 부재(10M)와 자성 부재(15) 사이에 생긴다고 생각된다. 이것에 의하여, 도 2 및 도 3에 관하여 설명한 바와 같이, 시료 SP04 및 시료 SP05에 있어서 낮은(절댓값이 큰) 투과 특성 T1이 얻어진 것으로 생각된다.
도 5의 (a) 및 도 5의 (b)는, 참고예의 전자파 감쇠체를 예시하는 모식적 단면도이다. 도 5의 (a)에 도시한 바와 같이, 참고예의 전자파 감쇠체(19)에 있어서는 비자성층(13) 상에 자성 부재(15)가 마련된다. 비자성층(13)은, 예를 들어 두꺼운 Cu층이다. 비자성층(13)은 통상의 하지층이다. 도 5의 (a)에 도시한 바와 같이 비자성층(13)의 결정립 gr4가 크다. 이 때문에 자성 부재(15)의 결정립 gr5도 비교적 크다. 결정립이 크기 때문에 전자파(81)의 감쇠 특성의 향상이 불충분해진다고 생각된다.
도 5의 (b)에 도시한 바와 같이, 비자성층(13)이 요철을 갖고 있는 경우에 있어서, 자성 부재(15)의 비자성층(13)의 근방 영역 r1에 있어서 정자기 상호 작용이 작용할 가능성이 있다. 그러나 결정립 gr5가 크기 때문에 정자기 상호 작용이 평균화되어 정자기 상호 작용이 작아진다고 생각된다. 비자성층(13)으로부터 떨어진 영역 r2에 있어서는 정자기 상호 작용이 실질적으로 소실된다. 이 때문에 전자파의 감쇠 특성의 향상이 불충분해진다고 생각된다.
다층 부재(10M)와 자성 부재(15)를 조합하였을 때 얻어지는 특별한 특성(도 2 및 도 3 참조)은 종래 알려져 있지 않다. 예를 들어 도 5의 (a) 및 도 5의 (b)에 관하여 설명한 효과에 의하여 이와 같은 특성이 얻어진다고 생각된다.
실시 형태에 있어서, 자성층(11)의 두께 t1은 자성 부재(15)의 두께 t5에 비해 충분히 얇은 것이 바람직하다. 예를 들어 복수의 자성층(11) 중 하나의 제1 방향을 따르는 두께 t1은, 자성 부재(15)의 제1 방향을 따르는 두께 t5의 1/5 이하이다.
실시 형태에 있어서, 비자성층(12)의 두께 t2는 자성 부재(15)의 두께 t5에 비해 충분히 얇은 것이 바람직하다. 예를 들어 복수의 비자성층(12) 중 하나의 제1 방향을 따르는 두께 t2는, 자성 부재(15)의 제1 방향을 따르는 두께 t5의 1/5 이하이다.
도 6은, 제1 실시 형태에 따른 전자파 감쇠체를 예시하는 모식적 평면도이다.
도 6에서는, 도면을 보기 쉽게 하기 위하여 복수의 층의 위치가 시프트되어 그려져 있다. 도 6에 도시한 바와 같이 복수의 자성층(11)의 각각의 적어도 일부는 자화(11pm)(자화 용이축)를 갖는다. 복수의 자성층(11) 중 하나의 적어도 일부에 있어서의 자화의 방향은, 복수의 자성층(11) 중 다른 하나의 적어도 일부에 있어서의 자화의 방향과 교차해도 된다. 이것에 의하여, 다양한 진동면을 갖는 전자파를 효과적으로 감쇠시킬 수 있다.
예를 들어 복수의 자성층(11)을, 자장을 인가한 상태에서 형성해도 된다. 복수의 자성층(11) 중 하나의 형성에 있어서 인가하는 자장의 방향을, 복수의 자성층(11) 중 다른 하나의 형성에 있어서 인가하는 자장의 방향으로 변경함으로써, 복수의 방향의 자화 용이축을 얻을 수 있다.
실시 형태에 있어서, 도 6에 예시한 바와 같은 자화의 구조는, 예를 들어 편광 현미경 등에 의하여 관측할 수 있다.
도 7은, 제1 실시 형태에 따른 전자파 감쇠체를 예시하는 모식적 단면도이다.
도 7은 복수의 자성층(11) 중 하나를 예시하고 있다. 도 7에 도시한 바와 같이 복수의 자성층(11) 중 적어도 하나는 복수의 자성막(11f)과 복수의 비자성막(12f)을 포함해도 된다. 복수의 자성막(11f) 및 복수의 비자성막(12f)은 제1 방향(Z축 방향)을 따라 교대로 마련된다. 복수의 비자성막(12f)은, 예를 들어 절연성이어도 되고 도전성이어도 된다. 예를 들어 복수의 자성막(11f) 중 하나로부터 복수의 자성막(11f) 중 다른 하나를 향하는 방향은 제1 방향(Z축 방향)을 따른다. 복수의 비자성막(12f) 중 하나는, 복수의 자성막(11f) 중 하나와, 복수의 자성막(11f) 중 다른 하나 사이에 있다. 예를 들어 복수의 자성막(11f)은 제1 방향을 따라 나열된다. 예를 들어 복수의 비자성막(12f)은 제1 방향을 따라 나열된다.
복수의 자성막(11f) 중 하나의 제1 방향을 따르는 두께 t3은, 복수의 비자성막(12f) 중 하나의 제1 방향을 따르는 두께 t4보다도 두껍다. 두께 t4는, 예를 들어 0.5㎚ 이상 7㎚ 이하이다.
복수의 비자성막(12f)은, 예를 들어 하지층으로서 기능한다. 복수의 비자성막(12f) 중 하나 상에 복수의 자성막(11f) 중 하나가 형성됨으로써, 예를 들어 복수의 자성막(11f) 중 그 하나에 있어서 양호한 연자성 특성이 얻어진다. 예를 들어 복수의 자성막(11f)에 있어서 적정한 자구 또는 적정한 자벽 영역이 형성되기 쉬워진다. 예를 들어 높은 감쇠 효과를 얻기 쉬워진다.
복수의 자성막(11f) 중 적어도 하나의 적어도 일부는, Co, Ni 및 Fe로 이루어지는 군에서 선택된 적어도 하나를 포함한다. 예를 들어 복수의 자성막(11f) 중 하나는 연자성막이다.
복수의 비자성막(12f) 중 적어도 하나의 적어도 일부는, Cu, Ta, Ti, W, Mo, Nb 및 Hf로 이루어지는 군에서 선택된 적어도 하나를 포함한다. 복수의 비자성막(12f) 중 적어도 하나는, 예를 들어 Cu막이다.
복수의 자성층(11) 중 적어도 하나의 적어도 일부는, Co, Ni 및 Fe로 이루어지는 군에서 선택된 적어도 하나를 포함한다. 복수의 자성층(11) 중 하나는, 예를 들어 연자성층이다. 복수의 자성층(11) 중 적어도 하나의 적어도 일부는, Cu, Mo 및 Cr로 이루어지는 군에서 선택된 적어도 하나를 더 포함해도 된다.
복수의 자성층(11) 중 적어도 하나의 적어도 일부는 Fe100-x1-x2αx1Nx2를 포함해도 된다. α는, 예를 들어 Zr, Hf, Ta, Nb, Ti, Si 및 Al으로 이루어지는 군에서 선택된 적어도 하나를 포함한다. 조성비 x1은, 예를 들어 0.5원자퍼센트 이상 10원자퍼센트 이하이다. 조성비 x2는, 예를 들어 0.5원자퍼센트 이상 8원자퍼센트 이하이다.
복수의 자성층(11) 중 적어도 하나의 적어도 일부는, 예를 들어 NiFe, CoFe, FeSi, FeZrN, 또는 FeCo 등을 포함해도 된다. 복수의 자성층(11) 중 적어도 하나의 적어도 일부는, 예를 들어 아몰퍼스 합금을 포함해도 된다.
복수의 비자성층(12) 중 적어도 하나의 적어도 일부는, Cu, Al, Ni, Cr, Mn, Mo, Zr 및 Si로 이루어지는 군에서 선택된 적어도 하나를 포함해도 된다.
(제2 실시 형태)
도 8의 (a) 내지 도 8의 (d)는, 제2 실시 형태에 따른 전자 장치를 예시하는 모식도이다.
도 8의 (a)는 사시도이다. 도 8의 (b)는 도 8의 (a)의 A1-A2선 단면도이다. 도 8의 (c)는 도 8의 (a)의 B1-B2선 단면도이다. 도 8의 (d)는, 도 8의 (a)의 화살표 AA에서 본 평면도이다. 도 1의 (a) 또는 도 1의 (b)는 도 8의 (b)의 C1-C2선 단면에 대응한다.
도 8의 (a)에 도시한 바와 같이, 제2 실시 형태에 따른 전자 장치(110)는 전자 소자(50) 및 전자파 감쇠체(10)를 포함한다. 이 예에서는 기판(60)이 더 마련된다. 전자파 감쇠체(10)는 전자 소자(50)의 적어도 일부를 덮는다. 전자 소자(50)는, 예를 들어 반도체 소자이다.
도 8의 (b)에 도시한 바와 같이 이 예에서는, 전자 소자(50)는 반도체 칩(50c), 절연부(50i) 및 배선(50w)을 포함한다. 이 예에서는, 기판(60)에 있어서 전극(50e), 기판 접속부(50f) 및 접속부(58)가 마련된다. 배선(50w)은 반도체 칩(50c)의 일부와 전극(50e)을 전기적으로 접속한다. 기판 접속부(50f)에 의하여 전극(50e)과 접속부(58)가 전기적으로 접속된다. 기판 접속부(50f)는 기판(60)을 관통한다. 접속부(58)는 반도체 칩(50c)의 입출력부로서 기능한다. 접속부(58)는, 예를 들어 단자여도 된다. 반도체 칩(50c)의 둘레에 절연부(50i)가 마련된다. 절연부(50i)는, 예를 들어 수지 및 세라믹 등 중 적어도 어느 것을 포함한다. 절연부(50i)에 의하여 반도체 칩(50c)이 보호된다.
전자 소자(50)는, 예를 들어 연산 회로, 제어 회로, 기억 회로, 스위칭 회로, 신호 처리 회로 및 고주파 회로 중 적어도 어느 것을 포함한다.
전자파 감쇠체(10)의 기체(10s)(도 1의 (a) 참조)는, 예를 들어 전자 소자(50)여도 된다. 전자파 감쇠체(10)의 기체(10s)는, 예를 들어 절연부(50i)여도 된다.
도 8의 (b)에 예시한 바와 같이 이 예에서는, 전자파 감쇠체(10)는, 기판(60)에 마련된 단자(50t)와 전기적으로 접속된다. 전자파 감쇠체(10)는 단자(50t)를 통하여 일정 전위(예를 들어 접지 전위)로 설정된다. 전자파 감쇠체(10)는, 예를 들어 전자 소자(50)로부터 방사되는 전자파를 감쇠시킨다. 전자파 감쇠체(10)는, 예를 들어 실드로서 기능한다.
도 8의 (a) 내지 도 8의 (c)에 도시한 바와 같이 전자파 감쇠체(10)는 면형 부분(10p)과 제1 내지 제4 측면 부분(10a 내지 10d)을 포함한다. 전자 소자(50)로부터 전자파 감쇠체(10)의 면형 부분(10p)을 향하는 방향은 제1 방향 D1(예를 들어 Z축 방향)을 따른다.
도 8의 (b) 및 도 8의 (c)에 도시한 바와 같이, 제1 방향 D1에 있어서 면형 부분(10p)과 기판(60) 사이에 전자 소자(50)가 위치한다.
도 8의 (c) 및 도 8의 (d)에 도시한 바와 같이, X축 방향에 있어서 제1 측면 부분(10a)과 제3 측면 부분(10c) 사이에 전자 소자(50)가 위치한다.
도 8의 (b) 및 도 8의 (d)에 도시한 바와 같이, Y축 방향에 있어서 제2 측면 부분(10b)과 제4 측면 부분(10d) 사이에 전자 소자(50)가 위치한다.
제1 실시 형태에 관하여 설명한 전자파 감쇠체(10)를 이용함으로써, 예를 들어 200㎒ 이하의 낮은 주파수 영역의 전자파를 효과적으로 감쇠시킬 수 있다. 전자파의 감쇠 특성을 향상 가능한 전자 장치를 제공할 수 있다.
예를 들어 전자 소자(50)에서 생긴 전자파가 외부로 출사되는 것을 억제할 수 있다. 외부로부터의 전자파가 전자 소자(50)에 닿는 것을 억제할 수 있다. 전자 소자(50)에 있어서 안정된 동작을 얻기 쉬워진다.
면형 부분(10p)은, 예를 들어 실질적으로 사각형(평행사변형, 직사각형 또는 정사각형을 포함함)이어도 된다.
도 9의 (a) 내지 도 9의 (d)는, 제2 실시 형태에 따른 전자 장치의 일부를 예시하는 모식적 단면도이다.
도 9의 (a)에 도시한 바와 같이 전자파 감쇠체(10)의 제1 측면 부분(10a)은 복수의 자성층(11) 및 복수의 비자성층(12)을 포함한다. 제1 측면 부분(10a)에 있어서의, 복수의 자성층(11) 및 복수의 비자성층(12)의 적층 방향은, 제3 방향 D3이다.
도 9의 (b)에 도시한 바와 같이 전자파 감쇠체(10)의 제2 측면 부분(10b)은 복수의 자성층(11) 및 복수의 비자성층(12)을 포함한다. 제2 측면 부분(10b)에 있어서의, 복수의 자성층(11) 및 복수의 비자성층(12)의 적층 방향은, 제2 방향 D2이다.
도 9의 (c)에 도시한 바와 같이 전자파 감쇠체(10)의 제3 측면 부분(10c)은 복수의 자성층(11) 및 복수의 비자성층(12)을 포함한다. 제3 측면 부분(10c)에 있어서의, 복수의 자성층(11) 및 복수의 비자성층(12)의 적층 방향은, 제3 방향 D3이다.
도 9의 (d)에 도시한 바와 같이 전자파 감쇠체(10)의 제4 측면 부분(10d)은 복수의 자성층(11) 및 복수의 비자성층(12)을 포함한다. 제4 측면 부분(10d)에 있어서의, 복수의 자성층(11) 및 복수의 비자성층(12)의 적층 방향은, 제2 방향 D2이다.
제1 내지 제4 측면 부분(10a 내지 10d)의 각각에 포함되는 자성층(11)은, 면형 부분(10p)에 포함되는 자성층(11)과 연속해도 된다. 제1 내지 제4 측면 부분(10a 내지 10d)의 각각에 포함되는 비자성층(12)은, 면형 부분(10p)에 포함되는 비자성층(12)과 연속해도 된다.
이와 같이 실시 형태에 따른 전자 장치(110)는, 제1 실시 형태에 따른 전자파 감쇠체(10)와 전자 소자(50)를 포함한다. 예를 들어 전자 소자(50)로부터 전자파 감쇠체(10)를 향하는 방향은 제1 방향(Z축 방향)이다.
예를 들어 전자파 감쇠체(10)는 복수의 영역(또는 복수의 부분)을 포함한다. 전자 소자(50)의 적어도 일부는 복수의 영역 사이에 마련된다. 복수의 전자파 감쇠체(10)가 마련되어도 된다. 복수의 전자파 감쇠체(10)는, 예를 들어 면형 부분(10p) 및 제1 내지 제4 측면 부분(10a 내지 10d)에 대응한다. 예를 들어 전자 소자(50)의 적어도 일부는 복수의 전자파 감쇠체(10) 사이에 마련되어도 된다.
도 10 내지 도 15는, 제2 실시 형태에 따른 전자 장치를 예시하는 모식적 단면도이다.
도 10에 도시한 바와 같이, 실시 형태에 따른 전자 장치(111)는 전자파 감쇠체(10)와 복수의 전자 소자(전자 소자(51, 51B, 52, 53, 53B 및 53C) 등)를 포함한다.
전자파 감쇠체(10)의 복수의 영역 사이에 전자 소자가 마련된다. 전자 소자와, 전자파 감쇠체(10)의 복수의 영역 중 하나 사이에, 절연 영역(절연부(41 및 42) 등)이 마련되어도 된다. 전자 소자와 절연 영역(절연부(41 및 42) 등) 사이에 수지부(수지부(51I, 52I 및 53I) 등)가 마련되어도 된다. 복수의 전자 소자의 각각에 접속 부재(접속 부재(51N, 52N 및 53N) 등)가 마련되어도 된다. 예를 들어 접속 부재에 의하여 전자 소자와 접속부(58)가 전기적으로 접속되어도 된다.
도 11에 도시하는 전자 장치(112)와 같이 접속 부재(51N)가 기판(55)에 묻혀도 된다.
도 12에 도시하는 전자 장치(113)와 같이 실장 부재(220)가 마련되어도 된다. 실장 부재(220)는 기판(55)과 전자파 감쇠체(10)를 포함한다. 실장 부재(220)와, 다른 전자파 감쇠체(10) 사이에, 전자 소자(전자 소자(51 및 51B))가 마련된다.
도 13에 도시하는 전자 장치(114)와 같이 전자 소자(51)의 측면에 전자파 감쇠체(10)가 마련되어도 된다. 측면은 X-Y 평면과 교차한다.
도 14에 도시하는 전자 장치(115)와 같이, 복수의 전자 소자(전자 소자(51 및 52))를 연속하여 둘러싸도록 전자파 감쇠체(10)가 마련되어도 된다.
도 15에 도시하는 전자 장치(116)와 같이, 복수의 전자 소자 중 하나(전자 소자(51))는 전자파 감쇠체(10)의 복수의 영역 사이에 마련된다. 복수의 전자 소자 중 다른 하나(전자 소자(52))는 전자파 감쇠체(10)의 복수의 영역 사이에 마련되지 않아도 된다.
전자 장치(111 내지 116)에 의해서도, 전자파의 감쇠 특성을 향상 가능한 전자 장치를 제공할 수 있다.
실시 형태는, 예를 들어 EMC(Electro Magnetic Compatibility)를 위한 전자파 감쇠체 및 전자 장치에 응용되어도 된다.
실시 형태는 이하의 구성(예를 들어 기술안)을 포함해도 된다.
(구성 1)
다층 부재와,
자성 부재
를 구비하고,
상기 다층 부재는, 복수의 자성층과, 도전성의 복수의 비자성층을 포함하고,
상기 복수의 자성층 중 하나로부터 상기 복수의 자성층 중 다른 하나를 향하는 방향은, 상기 다층 부재로부터 상기 자성 부재를 향하는 제1 방향을 따르고,
상기 복수의 비자성층 중 하나는, 상기 복수의 자성층 중 상기 하나와, 상기 복수의 자성층 중 상기 다른 하나 사이에 있고,
상기 자성 부재의 상기 제1 방향을 따르는 두께는, 상기 다층 부재의 상기 제1 방향을 따르는 두께의 1/2 이상인, 전자파 감쇠체.
(구성 2)
상기 자성 부재는 상기 다층 부재와 접하는, 구성 1에 기재된 전자파 감쇠체.
(구성 3)
상기 복수의 비자성층 중 다른 하나는 상기 자성 부재와 접하는, 구성 1 또는 2에 기재된 전자파 감쇠체.
(구성 4)
상기 복수의 자성층 중 상기 하나는 상기 자성 부재와 접하는, 구성 1 또는 2에 기재된 전자파 감쇠체.
(구성 5)
상기 자성 부재의 상기 제1 방향을 따르는 상기 두께는, 상기 복수의 자성층 중 상기 하나의 상기 제1 방향을 따르는 두께의 5배 이상인, 구성 1 내지 4 중 어느 하나에 기재된 전자파 감쇠체.
(구성 6)
상기 복수의 비자성층 중 상기 하나의 상기 제1 방향을 따르는 두께는, 상기 자성 부재의 상기 제1 방향을 따르는 상기 두께의 1/5 이하인, 구성 1 내지 5 중 어느 하나에 기재된 전자파 감쇠체.
(구성 7)
상기 자성 부재는, 제1 부재 영역 및 제2 부재 영역을 포함하고, 상기 제1 부재 영역은 상기 제1 방향에 있어서 상기 제2 부재 영역과 상기 다층 부재 사이에 있고,
상기 제1 부재 영역은 복수의 제1 결정립을 포함하고,
상기 제2 부재 영역은 복수의 제2 결정립을 포함하고,
상기 복수의 제1 결정립의 사이즈의 평균값은 상기 복수의 제2 결정립의 사이즈의 평균값보다도 작은, 구성 1 내지 6 중 어느 하나에 기재된 전자파 감쇠체.
(구성 8)
상기 자성 부재는, 제1 부재면 및 제2 부재면을 포함하고, 상기 제1 부재면은 상기 제1 방향에 있어서 상기 제2 부재면과 상기 다층 부재 사이에 있고,
상기 제1 부재면은 복수의 제1 결정립을 포함하고,
상기 제2 부재면은 복수의 제2 결정립을 포함하고,
상기 복수의 제1 결정립의 사이즈의 평균값은, 상기 복수의 제2 결정립의 사이즈의 평균값보다도 작은, 구성 1 내지 6 중 어느 하나에 기재된 전자파 감쇠체.
(구성 9)
상기 복수의 자성층 중 상기 하나는 제3 결정립을 포함하고,
상기 제3 결정립의 사이즈의 평균값은 40㎚ 이하인, 구성 1 내지 8 중 어느 하나에 기재된 전자파 감쇠체.
(구성 10)
상기 복수의 자성층 중 상기 하나는, 상기 복수의 비자성층 중 상기 하나와 대향하는 제1 자성층면을 포함하고,
상기 제1 자성층면은 제1 정상부와 제1 저부를 포함하고,
상기 제1 정상부와 상기 제1 저부 사이의 상기 제1 방향을 따르는 거리는 10㎚ 이상인, 구성 1 내지 9 중 어느 하나에 기재된 전자파 감쇠체.
(구성 11)
상기 복수의 자성층 중 상기 하나는, 상기 복수의 비자성층 중 상기 하나와 대향하는 제1 자성층면을 포함하고,
상기 제1 자성층면은 제1 정상부, 제2 정상부 및 제1 저부를 포함하고,
상기 제1 방향과 교차하는 제2 방향에 있어서의 상기 제1 저부의 위치는, 상기 제2 방향에 있어서의 상기 제1 정상부의 위치와 상기 제2 방향에 있어서의 상기 제2 정상부의 위치 사이에 있고,
상기 복수의 비자성층 중 상기 하나의 적어도 일부는 상기 제2 방향에 있어서 상기 제1 정상부와 상기 제2 정상부 사이에 있는, 구성 1 내지 9 중 어느 하나에 기재된 전자파 감쇠체.
(구성 12)
상기 복수의 자성층 중 상기 하나는, 복수의 자성막과 복수의 비자성막을 포함하고,
상기 복수의 자성막 중 하나로부터 상기 복수의 자성막 중 다른 하나를 향하는 방향은 상기 제1 방향을 따르고,
상기 복수의 비자성막 중 하나는, 상기 복수의 자성막 중 상기 하나와, 상기 복수의 자성막 중 상기 다른 하나 사이에 있고,
상기 복수의 자성막 중 상기 하나의 상기 제1 방향을 따르는 두께는, 상기 복수의 비자성막 중 상기 하나의 상기 제1 방향을 따르는 두께보다도 두껍고,
상기 두께는 0.5㎚ 이상 7㎚ 이하인, 구성 1 내지 5 중 어느 하나에 기재된 전자파 감쇠체.
(구성 13)
상기 복수의 비자성막 중 상기 적어도 하나의 적어도 일부는, Cu, Ta, Ti, W, Mo, Nb 및 Hf로 이루어지는 군에서 선택된 적어도 하나를 포함하는, 구성 12에 기재된 전자파 감쇠체.
(구성 14)
상기 복수의 자성막 중 상기 적어도 하나의 적어도 일부는, Co, Ni 및 Fe로 이루어지는 군에서 선택된 적어도 하나를 포함하는, 구성 12 또는 13에 기재된 전자파 감쇠체.
(구성 15)
상기 복수의 자성층 중 상기 하나의 적어도 일부는, Co, Ni 및 Fe로 이루어지는 군에서 선택된 적어도 하나를 포함하는, 구성 1 내지 14 중 어느 하나에 기재된 전자파 감쇠체.
(구성 16)
상기 복수의 자성층 중 상기 하나의 상기 적어도 일부는, Cu, Mo 및 Cr로 이루어지는 군에서 선택된 적어도 하나를 더 포함하는, 구성 15에 기재된 전자파 감쇠체.
(구성 17)
상기 복수의 자성층 중 상기 하나의 적어도 일부는, Fe100-x1-x2αx1Nx2를 포함하고,
상기 α는, Zr, Hf, Ta, Nb, Ti, Si 및 Al으로 이루어지는 군에서 선택된 적어도 하나를 포함하는, 구성 1 내지 14 중 어느 하나에 기재된 전자파 감쇠체.
(구성 18)
상기 복수의 비자성층 중 상기 하나의 적어도 일부는, Cu, Al, Ni, Cr, Mn, Mo, Zr 및 Si로 이루어지는 군에서 선택된 적어도 하나를 더 포함하는, 구성 1 내지 17 중 어느 하나에 기재된 전자파 감쇠체.
(구성 19)
상기 복수의 자성층 중 상기 하나의 적어도 일부에 있어서의 자화의 방향은, 상기 복수의 자성층 중 상기 다른 하나의 적어도 일부에 있어서의 자화의 방향과 교차하는, 구성 1 내지 18 중 어느 하나에 기재된 전자파 감쇠체.
(구성 20)
구성 1 내지 19 중 어느 하나에 기재된 전자파 감쇠체와,
전자 소자
를 구비한, 전자 장치.
실시 형태에 의하면, 전자파의 감쇠 특성을 향상 가능한 전자파 감쇠체 및 전자 장치를 제공할 수 있다.
이상, 구체예를 참조하면서 본 발명의 실시 형태에 대하여 설명하였다. 그러나 본 발명은 이들 구체예에 한정되는 것은 아니다. 예를 들어 전자파 감쇠체에 포함되는 다층 부재, 자성층, 비자성층 및 자성 부재, 그리고 전자 장치에 포함되는 전자 소자 및 반도체 칩 등의 각 요소의 구체적인 구성에 관해서는, 당업자가 공지된 범위로부터 적절히 선택함으로써 본 발명을 마찬가지로 실시하여 마찬가지의 효과를 얻을 수 있는 한, 본 발명의 범위에 포함된다.
또한 각 구체예의 어느 둘 이상의 요소를 기술적으로 가능한 범위에서 조합한 것도, 본 발명의 요지를 포함하는 한 본 발명의 범위에 포함된다.
그 외에, 본 발명의 실시 형태로서 상술한 전자파 감쇠체 및 전자 장치에 기초하여 당업자가 적절히 설계 변경하여 실시할 수 있는 모든 전자파 감쇠체 및 전자 장치도, 본 발명의 요지를 포함하는 한 본 발명의 범위에 속한다.
그 외에, 본 발명의 사상의 범주에 있어서 당업자라면 각종 변경예 및 수정예에 상도할 수 있는 것이며, 그들 변경예 및 수정예에 대해서도 본 발명의 범위에 속하는 것으로 이해된다.
본 발명의 몇몇 실시 형태를 설명하였지만 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는 그 외의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은 발명의 범위나 요지에 포함됨과 함께, 특허 청구의 범위에 기재된 발명과 그 균 등의 범위에 포함된다.
10: 전자파 감쇠체
10M: 다층 부재
10a 내지 10d: 제1 내지 제4 측면 부분
10p: 면형 부분
10s: 기체
11: 자성층
11dp: 제1 저부
11f: 자성막
11fa: 제1 자성층면
11pm: 자화
11pp: 제1 정상부
11pq: 제2 정상부
12: 비자성층
12f: 비자성막
13: 비자성층
15: 자성 부재
15fa, 15fb: 제1, 제2 부재면
15pm: 자화
15ra, 15rb: 제1, 제2 부재 영역
19: 전자파 감쇠체
41, 42: 절연부
50: 전자 소자
50c: 반도체 칩
50e: 전극
50f: 기판 접속부
50i: 절연부
50t: 단자
50w: 배선
51, 51B, 52, 53, 53B, 53C: 전자 소자
51I, 52I, 53I: 수지부
51N, 52N, 53N: 접속 부재
55: 기판
58: 접속부
60: 기판
81: 전자파
110 내지 116: 전자 장치
220: 실장 부재
AA: 화살표
CP13, CP23: 계산 결과
D1 내지 D3: 제1 내지 제3 방향
De2: 제2 방향
SP01 내지 SP05: 시료
T1: 투과 특성
d1, d2, d3: 사이즈
dz: 거리
gr1 내지 gr3: 제1 내지 제3 결정립
gr4, gr5: 결정립
r1: 근방 영역
r2: 떨어진 영역
t0 내지 t5: 두께

Claims (20)

  1. 다층 부재와,
    자성 부재
    를 구비하고,
    상기 다층 부재는, 복수의 자성층과, 도전성의 복수의 비자성층을 포함하고,
    상기 복수의 자성층 중 하나로부터 상기 복수의 자성층 중 다른 하나를 향하는 방향은, 상기 다층 부재로부터 상기 자성 부재를 향하는 제1 방향을 따르고,
    상기 복수의 비자성층 중 하나는, 상기 복수의 자성층 중 상기 하나와, 상기 복수의 자성층 중 상기 다른 하나 사이에 있고,
    상기 자성 부재의 상기 제1 방향을 따르는 두께는, 상기 다층 부재의 상기 제1 방향을 따르는 두께의 1/2 이상이고,
    상기 자성 부재는 상기 다층 부재와 접하는, 전자파 감쇠체.
  2. 삭제
  3. 제1항에 있어서,
    상기 복수의 비자성층 중 다른 하나는 상기 자성 부재와 접하는, 전자파 감쇠체.
  4. 제1항에 있어서,
    상기 복수의 자성층 중 상기 하나는 상기 자성 부재와 접하는, 전자파 감쇠체.
  5. 제1항에 있어서,
    상기 자성 부재의 상기 제1 방향을 따르는 상기 두께는, 상기 복수의 자성층 중 상기 하나의 상기 제1 방향을 따르는 두께의 5배 이상인, 전자파 감쇠체.
  6. 제1항에 있어서,
    상기 복수의 비자성층 중 상기 하나의 상기 제1 방향을 따르는 두께는, 상기 자성 부재의 상기 제1 방향을 따르는 상기 두께의 1/5 이하인, 전자파 감쇠체.
  7. 제1항에 있어서,
    상기 자성 부재는, 제1 부재 영역 및 제2 부재 영역을 포함하고, 상기 제1 부재 영역은 상기 제1 방향에 있어서 상기 제2 부재 영역과 상기 다층 부재 사이에 있고,
    상기 제1 부재 영역은 복수의 제1 결정립을 포함하고,
    상기 제2 부재 영역은 복수의 제2 결정립을 포함하고,
    상기 복수의 제1 결정립의 사이즈의 평균값은 상기 복수의 제2 결정립의 사이즈의 평균값보다도 작은, 전자파 감쇠체.
  8. 제1항에 있어서,
    상기 자성 부재는, 제1 부재면 및 제2 부재면을 포함하고, 상기 제1 부재면은 상기 제1 방향에 있어서 상기 제2 부재면과 상기 다층 부재 사이에 있고,
    상기 제1 부재면은 복수의 제1 결정립을 포함하고,
    상기 제2 부재면은 복수의 제2 결정립을 포함하고,
    상기 복수의 제1 결정립의 사이즈의 평균값은, 상기 복수의 제2 결정립의 사이즈의 평균값보다도 작은, 전자파 감쇠체.
  9. 제1항에 있어서,
    상기 복수의 자성층 중 상기 하나는 제3 결정립을 포함하고,
    상기 제3 결정립의 사이즈의 평균값은 40㎚ 이하인, 전자파 감쇠체.
  10. 제1항에 있어서,
    상기 복수의 자성층 중 상기 하나는, 상기 복수의 비자성층 중 상기 하나와 대향하는 제1 자성층면을 포함하고,
    상기 제1 자성층면은 제1 정상부와 제1 저부를 포함하고,
    상기 제1 정상부와 상기 제1 저부 사이의 상기 제1 방향을 따르는 거리는 10㎚ 이상인, 전자파 감쇠체.
  11. 제1항에 있어서,
    상기 복수의 자성층 중 상기 하나는, 상기 복수의 비자성층 중 상기 하나와 대향하는 제1 자성층면을 포함하고,
    상기 제1 자성층면은 제1 정상부, 제2 정상부 및 제1 저부를 포함하고,
    상기 제1 방향과 교차하는 제2 방향에 있어서의 상기 제1 저부의 위치는, 상기 제2 방향에 있어서의 상기 제1 정상부의 위치와 상기 제2 방향에 있어서의 상기 제2 정상부의 위치 사이에 있고,
    상기 복수의 비자성층 중 상기 하나의 적어도 일부는 상기 제2 방향에 있어서 상기 제1 정상부와 상기 제2 정상부 사이에 있는, 전자파 감쇠체.
  12. 제1항에 있어서,
    상기 복수의 자성층 중 상기 하나는, 복수의 자성막과 복수의 비자성막을 포함하고,
    상기 복수의 자성막 중 하나로부터 상기 복수의 자성막 중 다른 하나를 향하는 방향은 상기 제1 방향을 따르고,
    상기 복수의 비자성막 중 하나는, 상기 복수의 자성막 중 상기 하나와, 상기 복수의 자성막 중 상기 다른 하나 사이에 있고,
    상기 복수의 자성막 중 상기 하나의 상기 제1 방향을 따르는 두께는, 상기 복수의 비자성막 중 상기 하나의 상기 제1 방향을 따르는 두께보다도 두껍고,
    상기 두께는 0.5㎚ 이상 7㎚ 이하인, 전자파 감쇠체.
  13. 제12항에 있어서,
    상기 복수의 비자성막 중 상기 하나의 적어도 일부는, Cu, Ta, Ti, W, Mo, Nb 및 Hf로 이루어지는 군에서 선택된 적어도 하나를 포함하는, 전자파 감쇠체.
  14. 제12항에 있어서,
    상기 복수의 자성막 중 상기 하나의 적어도 일부는, Co, Ni 및 Fe로 이루어지는 군에서 선택된 적어도 하나를 포함하는, 전자파 감쇠체.
  15. 제1항에 있어서,
    상기 복수의 자성층 중 상기 하나의 적어도 일부는, Co, Ni 및 Fe로 이루어지는 군에서 선택된 적어도 하나를 포함하는, 전자파 감쇠체.
  16. 제15항에 있어서,
    상기 복수의 자성층 중 상기 하나의 상기 적어도 일부는, Cu, Mo 및 Cr로 이루어지는 군에서 선택된 적어도 하나를 더 포함하는, 전자파 감쇠체.
  17. 제1항에 있어서,
    상기 복수의 자성층 중 상기 하나의 적어도 일부는, Fe100-x1-x2αx1Nx2를 포함하고,
    상기 α는, Zr, Hf, Ta, Nb, Ti, Si 및 Al으로 이루어지는 군에서 선택된 적어도 하나를 포함하는, 전자파 감쇠체.
  18. 제1항에 있어서,
    상기 복수의 비자성층 중 상기 하나의 적어도 일부는, Cu, Al, Ni, Cr, Mn, Mo, Zr 및 Si로 이루어지는 군에서 선택된 적어도 하나를 더 포함하는, 전자파 감쇠체.
  19. 제1항에 있어서,
    상기 복수의 자성층 중 상기 하나의 적어도 일부에 있어서의 자화의 방향은, 상기 복수의 자성층 중 상기 다른 하나의 적어도 일부에 있어서의 자화의 방향과 교차하는, 전자파 감쇠체.
  20. 제1항에 기재된 전자파 감쇠체와,
    전자 소자
    를 구비한, 전자 장치.
KR1020200007780A 2019-01-28 2020-01-21 전자파 감쇠체 및 전자 장치 KR102344792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-012148 2019-01-28
JP2019012148A JP7160705B2 (ja) 2019-01-28 2019-01-28 電磁波減衰体及び電子装置

Publications (2)

Publication Number Publication Date
KR20200093450A KR20200093450A (ko) 2020-08-05
KR102344792B1 true KR102344792B1 (ko) 2021-12-30

Family

ID=71732844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200007780A KR102344792B1 (ko) 2019-01-28 2020-01-21 전자파 감쇠체 및 전자 장치

Country Status (5)

Country Link
US (1) US11049818B2 (ko)
JP (1) JP7160705B2 (ko)
KR (1) KR102344792B1 (ko)
CN (1) CN111491500B (ko)
TW (1) TWI750568B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7325964B2 (ja) * 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置
US11710707B2 (en) 2020-03-26 2023-07-25 Shibaura Mechatronics Corporation Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
CN112768859A (zh) * 2020-12-14 2021-05-07 北京无线电计量测试研究所 一种衰减器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237500A (ja) 1985-04-13 1986-10-22 日立金属株式会社 電磁シ−ルド材料
JPS62256498A (ja) 1986-04-30 1987-11-09 川崎製鉄株式会社 電磁波シ−ルド効果に優れた複合金属薄帯
JPH02172299A (ja) 1988-12-23 1990-07-03 Mitsubishi Rayon Co Ltd シールド装置の製造方法
JPH06125190A (ja) * 1992-10-13 1994-05-06 Hitachi Metals Ltd 磁気シールドケース及びその中に収納された電子装置
KR950034083A (ko) * 1994-02-10 1995-12-26 오가 노리오 자기헤드
JPH0836717A (ja) 1994-07-26 1996-02-06 Nec Corp 磁気抵抗効果ヘッド
JP2001344713A (ja) * 2000-05-29 2001-12-14 Fujitsu Ltd 薄膜磁気ヘッドの製造方法と薄膜磁気ヘッド
JP2003023286A (ja) 2001-07-05 2003-01-24 Showa Electric Wire & Cable Co Ltd 電波吸収材料
FI20020025A0 (fi) 2002-01-08 2002-01-08 4 D Neuroimaging Oy Komposiittiseinõrakenne parannetun magneettisuojauksen aikaansaamiseksi
TWI340623B (en) * 2003-03-17 2011-04-11 Kajima Corp A magnetic shield structure having openings and a magnetic material frame therefor
JP2004303825A (ja) 2003-03-28 2004-10-28 Tdk Corp 積層軟磁性部材、電子機器
JP2007317304A (ja) * 2006-05-25 2007-12-06 Fujitsu Ltd 磁気記録媒体および磁気記憶装置
JP2008287829A (ja) * 2007-05-21 2008-11-27 Toshiba Corp 垂直磁気記録媒体
JP5377015B2 (ja) * 2009-03-19 2013-12-25 昭和電工株式会社 磁気記録媒体
US8021043B2 (en) * 2009-03-30 2011-09-20 Carestream Health, Inc. Magnetic shielding for portable detector
US8431258B2 (en) * 2009-03-30 2013-04-30 Wd Media (Singapore) Pte. Ltd. Perpendicular magnetic recording medium and method of manufacturing the same
JP5546895B2 (ja) * 2009-04-30 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012033764A (ja) 2010-07-30 2012-02-16 Toshiba Corp 電磁シールドシートとその製造方法
JP2012038807A (ja) 2010-08-04 2012-02-23 Toshiba Corp 電磁シールドシート
JP2013153041A (ja) 2012-01-25 2013-08-08 Nec Tokin Corp ノイズ抑制構造体
JP5829562B2 (ja) 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US9142226B2 (en) * 2012-06-29 2015-09-22 Seagate Technology Llc Thin film with tuned grain size
US9490054B2 (en) * 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
JP6125190B2 (ja) 2012-10-22 2017-05-10 ドーエイ外装有限会社 床用目地装置
JP6122353B2 (ja) * 2013-06-25 2017-04-26 ルネサスエレクトロニクス株式会社 半導体パッケージ
JP2017143210A (ja) 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法
KR101772871B1 (ko) * 2016-07-11 2017-08-30 주식회사 두산 안테나 모듈 형성용 복합기판 및 이의 제조방법
JP6839985B2 (ja) 2017-01-11 2021-03-10 株式会社オータマ 磁気シールド部材、磁気シールド部材の製造方法及び磁気シールドパネル
JP6767922B2 (ja) 2017-05-16 2020-10-14 株式会社東芝 半導体装置
JP6921691B2 (ja) 2017-09-13 2021-08-18 株式会社東芝 半導体装置
JP7325964B2 (ja) * 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置

Also Published As

Publication number Publication date
TWI750568B (zh) 2021-12-21
JP2020120066A (ja) 2020-08-06
CN111491500B (zh) 2022-12-13
TW202046857A (zh) 2020-12-16
US11049818B2 (en) 2021-06-29
JP7160705B2 (ja) 2022-10-25
KR20200093450A (ko) 2020-08-05
CN111491500A (zh) 2020-08-04
US20200243457A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
KR102344792B1 (ko) 전자파 감쇠체 및 전자 장치
KR102288244B1 (ko) 전자파 감쇠체 및 전자 장치
US7795708B2 (en) Multilayer structures for magnetic shielding
JP5073373B2 (ja) コモンモードチョークコイル
JP6767922B2 (ja) 半導体装置
JP6921691B2 (ja) 半導体装置
JP6013472B2 (ja) 基板モードの抑制のための途中まで延びるバイア
US20110061898A1 (en) Reducing cross-talk in high speed ceramic packages using selectively-widened mesh
JP5407936B2 (ja) 電磁ノイズ抑制体
US7834818B2 (en) Apparatus for attenuating reflections of electromagnetic waves, method for its manufacture and its use
US7075163B2 (en) Electromagnetic noise suppressor, semiconductor device using the same, and method of manufacturing the same
JP2023070230A (ja) 電磁波減衰体及び電子装置
US20230147383A1 (en) Electromagnetic wave attenuator and electronic device
US9526165B2 (en) Multilayer circuit substrate
KR100652860B1 (ko) 노이즈 감쇄필름, 노이즈 감쇄 회로기판 및 이들의제조방법
JP2003197410A (ja) 電磁雑音抑制体およびその製造方法
US10699979B2 (en) Electronic device
JPH06350311A (ja) 静磁波装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right