JP2013153041A - ノイズ抑制構造体 - Google Patents

ノイズ抑制構造体 Download PDF

Info

Publication number
JP2013153041A
JP2013153041A JP2012012779A JP2012012779A JP2013153041A JP 2013153041 A JP2013153041 A JP 2013153041A JP 2012012779 A JP2012012779 A JP 2012012779A JP 2012012779 A JP2012012779 A JP 2012012779A JP 2013153041 A JP2013153041 A JP 2013153041A
Authority
JP
Japan
Prior art keywords
conductor
layer
wiring
dielectric layer
noise suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012012779A
Other languages
English (en)
Inventor
Koichi Kondo
幸一 近藤
Takayoshi Konishi
隆義 小西
Naoharu Yamamoto
直治 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Priority to JP2012012779A priority Critical patent/JP2013153041A/ja
Publication of JP2013153041A publication Critical patent/JP2013153041A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 LSIなどの多数の配線のノイズを一括して効果的に抑制することができる新たな構造として、小型且つ薄型のノイズ抑制構造体を提供する。
【解決手段】 誘電体層5と導電体層6からなる単位構造を周期的に連結してなる構造体であって、所定の周波数帯域に属する信号およびノイズの透過を阻止するEBG構造体2と、このEBG構造体2に誘電体層7を介して近接配置された電源線または信号線とグランド線の配線層8からなる配線部3と、この配線部3に誘電体層9を介して近接配置された導電体層10の導電体部4とで構成され、EBG構造体2の導電体層6と、配線部3のグランド線と、導電体部4の導電体層10は、互いにビアホール11を介して電気的に接続されている。
【選択図】図1

Description

本発明は電子機器や電子部品で発生する電磁ノイズや電磁干渉を抑制する構造体に関し、特に、電子機器や電子部品から発生する電磁ノイズを除去する機能を有するノイズ抑制構造体に関する。
従来から、機器内部から外部へと放射される電磁ノイズ、即ち当該機器と外部の電子機器との間に生じる電磁干渉を防止する様々な対策が提案されてきた。
一方、電子機器の高周波化、小型化、多機能化に伴い、機器内部における電子部品間、あるいは電子回路間の電磁干渉対策についても必要不可欠な状況となっている。このような問題の対策部品として、磁性金属粉末がポリマー中に分散された構造をもつノイズ抑制シートやインピーダンス素子が提案されている。また、特許文献1には、信号の高次高調波成分を減衰させるため、オープンスタブを備えたことを特徴とする積層誘電体フィルタのような電磁ノイズ対策部品が提案されている。
かかる状況において、近年、デバイス材料としてEBG(Electromagnetic Band Gap)構造体が着目されている。EBG構造体とは、所定の等価回路で表現できる単位構造を周期的に連結してなる構造体である。EBG構造体の特徴の一つとして、EBG構造体に形成された導電体層を通過する信号のうち、所定の周波数帯域に属する信号およびノイズの透過を阻止するというものがある。これは、概略、ある周波数に対してエバネッセント場を構成するような単位構造を周期的に配置することにより、入射された信号およびノイズが、エバネッセント場において反射された信号およびノイズにより打ち消されてしまうといったメカニズムを利用するものである。これに関する提案としては、例えば特許文献2に開示されるものが挙げられる。
特開平10−178302号公報 特開2008−131509号公報
しかしながら、特許文献1に記載されているようなノイズ対策部品を用いたとしても、部品実装と配線の高密度化等によりノイズ対策部品を実装するためのスペースを確保することが困難である点や、機器内部における電磁環境の複雑化によりノイズ除去効果が不十分である点が問題点として発生してきている。また、特許文献2に記載されているようなEBG構造体には、導電体層が2層存在するため、製造工程が複雑になる可能性がある。
特に、機器内部の部品の中でもLSIは、内部のスイッチング素子などからノイズが発生し、ノイズの大きな発生源である。更に、LSIからは非常に多くの配線がでておりこれらの配線にノイズが流れてしまうと、周辺の他の内部部品等に与える影響は極めて大きいものとなるが、従来はこれらの配線のノイズを一括して抑制する方法がなかった。
そこで、本発明は、LSIなどの多数の配線のノイズを一括して効果的に抑制することができる新たな構造として、小型且つ薄型のノイズ抑制構造体を提供する。
上記の課題を解決するために、本発明は、EBG構造体の上に誘電体層を介して信号配線を設けた配線部と、その上に新たな誘電体層と導電体層を設けて導電体部を構成し、EBG構造体の導電体層と、配線部のグランド線と、導電体部の導電体層は、互いに導電体を介して電気的に接続したものである。
すなわち、本発明によれば、誘電体層と導電体層からなる単位構造を周期的に連結してなり、所定の周波数帯域に属する信号およびノイズの透過を阻止するEBG構造体と、前記EBG構造体に誘電体層を介して近接配置された電源線または信号線とグランド線からなる配線層を備える配線部、および前記配線部に誘電体層を介して近接配置された導電体層からなる導電体部とで構成され、前記EBG構造体の導電体層と、前記配線部のグランド線と、前記導電体部の導電体層は、互いに導電体を介して電気的に接続されていることを特徴とするノイズ抑制構造体が得られる。
また、本発明によれば、前記EBG構造体の上に磁性体層を備えていることを特徴とする上記のノイズ抑制構造体が得られる。
また、本発明によれば、前記EBG構造体の誘電体層と、前記配線部の誘電体層と、前記導電体部の誘電体層は、ガラス繊維と樹脂の複合体、高分子フィルム、ポリイミド、FR4のいずれかであることを特徴とする上記のノイズ抑制構造体が得られる。
また、本発明によれば、前記EBG構造体の導電体層と、前記配線層と、前記導電体部の導電体層は、銅、アルミニウムのいずれか、またはこれらの合金であることを特徴とする上記のノイズ抑制構造体が得られる。
また、本発明によれば、前記EBG構造体の導電体層が、中央部のパッチ電極と周辺部のグランド電極とそれらを電気的に接続するインダクタラインからなることを特徴とする上記のノイズ抑制構造体が得られる。
また、本発明によれば、半導体ベアチップと外部の電気回路とを接続するための配線ピッチ変換基板であることを特徴とする上記のノイズ抑制構造体が得られる。
前記EBG構造体に誘電体層を介して近接配置された前記配線層のグランド線は、前記EBG構造体のグランド部に接地していることが望ましい。
本発明によれば、電磁ノイズの発生源により近い位置で配線ノイズを一括して抑制することができるので、半導体パッケージ内部あるいは電子機器内部での電磁干渉を抑制することができる。したがって、例えば携帯電話端末など小型の無線通信機器においても、その端末内で発生する電磁ノイズにより通信品質が劣化する等の不具合を解消することができる。
本発明の実施の形態1に係るノイズ抑制構造体の模式断面図。 本発明の実施の形態1に係るEBG構造体の平面図。 本発明の実施の形態1に係るEBG構造体単位セルの平面図。 本発明の実施の形態1に係る配線部の平面図。 本発明の実施の形態1に係る配線部の一部拡大平面図。 本発明の実施の形態1に係る導電体部の平面図。 本発明の実施の形態1に係る6角形単位セルを用いたEBG構造体の平面図。 本発明の実施の形態1に係る6角形単位セルの平面図。 本発明の実施の形態2に係るノイズ抑制構造体の模式断面図。 本発明の実施の形態3に係るノイズ抑制構造体の模式断面図。 従来のノイズ抑制構造体の模式断面図。 透過パラメータS21の電磁界シミュレーション結果。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
(実施の形態1)
本発明のノイズ抑制構造体の構成について説明する。図1は、本発明の実施の形態1に係るノイズ抑制構造体の模式断面図である。図2は、本発明の実施の形態1に係るEBG構造体の平面図である。図3は、本発明の実施の形態1に係るEBG構造体単位セルの平面図である。図4は、本発明の実施の形態1に係る配線部の平面図である。図5は、本発明の実施の形態1に係る配線部の一部拡大平面図である。図6は、本発明の実施の形態1に係る導電体部の平面図である。図7は、本発明の実施の形態1に係る6角形単位セルを用いたEBG構造体の平面図である。図8は、本発明の実施の形態1に係る6角形単位セルの平面図である。
本発明のノイズ抑制構造体1は、EBG構造体2と配線部3と導電体部4で構成される。EBG構造体2は、誘電体層5と導電体層6からなる単位構造を周期的に連結してなる構造体で、所定の周波数帯域に属する信号またはノイズの透過を阻止する。EBG構造体2の導電体層6の上に誘電体層7を介して、電源線または信号線とグランド線の配線層8を設けて配線部3とする。さらに、配線部3の上に誘電体層9を介して配置された導電体層10を設けて導電体部4とする。EBG構造体2の導電体層6と、配線層8のグランド線と、導電体部4の導電体層10とが、互いに導電体のビアホール11を介して電気的に接続されてノイズ抑制構造体1が構成されている。
図2に示すように、EBG構造体2は、ポリイミドシートよりなる誘電体層5の上に、銅箔よりなる4角形の導体パターンを形成する導電体層6により構成する。導電体層6の導体パターンは、4角形の単位セル31を5行5列にならべて構成する。図3は、EBG構造体の単位セル31の構成を示している。4角形の単位セル31はパッチ電極33と、パッチ電極33を取り巻くグランド電極32、およびパッチ電極33とグランド電極32を電気的に接続するインダクタライン34で構成する。また、グランド電極32は、隣接セルのグランド電極32と一体として、大きなグランド電極を形成する。
図4、図5に示すように、配線部3は、エポキシ樹脂層からなる誘電体層7と、その上の銅箔配線パターンからなる電源線または信号線8aとグランド線8bの配線層8により構成する。配線部3の中心部に設けられたIC搭載部35にICチップ21(図示せず)を、実装する。グランド線8bは、ビアホール11によりEBG構造体2の導電体層6と導通させる。
導電体部4は、図6に示すようにエポキシ樹脂層からなる誘電体層9と、その上の銅箔パターンからなる導電体層10により構成する。導電体部4の導電体層10に設けられたビアホール11により、配線部3の配線層8のグランド線8bとEBG構造体2の導電体層6と電気的に接続する。また、貫通部12は、ICチップ21の搭載のために、誘電体層9と導電体層10が無い部分となっている。
電源線または信号線8aは、EBG構造体のパッチ電極33および導電体部4の導電体層10との間で大きなキャパシタンスを形成する。このキャパシタンスと、電源線または信号線の導体パターンを流れる電流の作るインダクタンスとで構成されるLC直列共振が、広帯域な低インピーダンスの周波数領域を作り、電源線または信号線8a上を通過する信号に極めて広い周波数帯域の伝導阻止帯域を付与する。LC直列共振では、キャパシタンスが大きい方が、低インピーダンスの周波数範囲が広くなる。従って、電源線または信号線の線幅は大きい方がキャパシタンスを高められ、より効果的な減衰を得ることができる。
実施の形態1では、EBG構造体における単位構造の導電体層が4角形単位セルの場合について示したが、6角形でも良い。図7は、本発明の実施の形態に係る6角形単位セルを用いたEBG構造体の平面図である。図8は、本発明の実施の形態に係る6角形単位セルの平面図である。単位セル31が四角形の場合、直交する2方向に周期構造を作れるが、単位セルが6角形の場合には、60度づつずれた3方向に周期構造を作れる。図7の6角形の単位セル31は、ポリイミドシートからなる誘電体層5の上に、6角形の単位セル31が5×5セル接続される周期構造の導体パターンからなる導電体層6により構成している。導電体層6は、銅箔で形成されている。単位セルは、図8に示すように、4角形セルの場合と同様に、グランド電極32、パッチ電極33、インダクタライン34により構成されている。
EBG構造体における単位構造の導電体層は、4角形もしくは6角形であることが望ましい。
EBG構造体2の誘電体層5と、配線部3の誘電体層7と、導電体部4の誘電体層9は、ガラス繊維と樹脂の複合体、高分子フィルム、ポリイミド、FR4のいずれかにより構成されている。
EBG構造体2の導電体層6と、配線部3の配線層8と、導電体部4の導電体層10は、銅、アルミニウムのいずれか、またはこれらの合金により構成されている。
(実施の形態2)
本発明の実施の形態2は、実施の形態1の構成に、EBG構造体2上に磁性体層15を設けた構成である。図9は、本発明の実施の形態2に係るノイズ抑制構造体の模式断面図である。この磁性体層15は、磁性体薄膜やフェライト、フェライトめっき膜等で構成されて、ノイズ抑制構造体1において、EBG構造体2の導電体層6と、配線部3の誘電体層7の間に設けられる。
例えばフェライトめっき法により形成されたフェライトめっき膜などの磁性体層をEBG構造体に近接させることにより、ノイズ抑制効果を高める効果が期待できる。フェライトめっき法とは、固体表面に、金属イオンとして少なくともFe2+(第1鉄イオン)を含む水溶液を接触させ、その固体表面にFe2+またはこれと他の水酸化金属イオンを吸着させ、続いて吸着したFe2+を酸化させることによりFe3+(第2鉄イオン)を得、これが水溶液中の水酸化金属イオンとの間でフェライト結晶化反応を起こすことを利用して、固体表面にフェライト膜を形成する方法である。この方法により形成されたフェライトめっき膜は、結晶相同士が密に配列した構造を有し交換結合による小さな異方性分散が期待でき、バルクのフェライトよりも高い周波数まで透磁率実部μ’が伸びるため、1桁高い自然共鳴周波数を有する。また、組成を変えることで自然共鳴周波数も制御可能である。
(実施の形態3)
本発明の実施の形態3は、実施の形態1のノイズ抑制構造体1を、半導体ベアチップと外部の電気回路とを接続するための配線ピッチ変換基板(インターポーザ)に適用した構成である。図10は、本発明の実施の形態3に係るノイズ抑制構造体の模式断面図である。
EBG構造体2の上に、配線部3と導電体部4を構成したノイズ抑制構造体1において、配線部3の誘電体層7に、貫通部12を利用してICチップ21を搭載して、ICチップ21の減衰させる必要のない信号線22をEBG構造体2の下部に配線する。ICチップ21からの信号線は、配線部3の誘電体層7上に配線層8として配線し、同時にICチップ21のグランド配線、電源配線も配線部3の誘電体層7上に配線する。
この構成により、ICチップ21からの信号線は、EBG構造体2の導電体層6および導電体部4の導電体層10との間で大きなキャパシタンスを形成する。そこで、減衰させたい信号線は導電体部4とEBG構造体2の間を通し、減衰させる必要のない信号線22は、導電体部4とEBG構造体2の間を通さない構造にするのが好ましい。これにより、減衰させる配線数を減らせるので、線幅を広く取れ、より大きな減衰を得ることができる。広い線幅でキャパシタンスを大きく取れれば、共振周波数を低くできるので、配線ピッチ変換基板の小型化が可能となる。
EBG構造体に誘電体層を介して近接配置された電源線または信号線とグラウンド線からなる配線層は、主に半導体パッケージで発生する電磁ノイズを当該パッケージ内部で遮断する、という効果をもたらすために、半導体ベアチップと外部の電気回路とを接続するための配線ピッチ変換基板ないしはリードフレームであることが望ましい。
本発明のノイズ抑制構造体と従来のノイズ抑制構造体を作製して比較を行った。本実施例では、ノイズ抑制構造体の例として、実施の形態3と同様に、伝送線路として半導体ベアチップと外部の電気回路とを接続するための配線ピッチ変換基板を想定した構成とした。
(実施例)
図2に示すように、EBG構造体2の誘電体層5は、厚み50μmのポリイミドシートで構成した。このポリイミドシートの上に厚み9μmの銅箔よりなる4角形の導体パターンを形成して導電体層6を構成した。導電体層6の導体パターンは、4×4mmの単位セル31を5行5列にならべて構成し、全体の導体パターンは、20×20mmのサイズとした。図3は、EBG構造体の単位セル31の構成を示している。4角形の単位セル31は4×4mmのパッチ電極33と、パッチ電極33を取り巻くグランド電極32、およびパッチ電極33とグランド電極32を電気的に接続するインダクタライン34で構成した。インダクタライン34の線幅は0.25mmであり、長さは0.5mmとした。グランド電極32は、単位セル内の幅は0.25mmであるが、隣接セルのグランド電極32と一体として、幅0.5mmのグランド電極32を形成した。
図4、図5に示すように、配線部3は、厚み15μmのエポキシ樹脂層からなる誘電体層7と、その上の厚み12μmの銅箔配線パターンからなる電源線または信号線8aとグランド線8bからなる配線層8で構成した。配線部3の中心部に設けられたIC搭載部35にICチップ21(図示せず)を、実装した。グランド線8bは、ビアホール11によりEBG構造体2の導電体層6と導通させた。
導電体部4は、図6に示すようにエポキシ樹脂層からなる誘電体層9と、その上の銅箔パターンからなる導電体層10により構成した。導電体部4の導電体層10に設けられたビアホール11により、配線部3の配線層8のグランド線8bとEBG構造体2の導電体層6と電気的に接続した。また、貫通部12を利用して、ICチップ21の搭載を行った。
図10に示すように、配線部3の誘電体層7にICチップ21を搭載して、ICチップ21の減衰させる必要のない信号線22をEBG構造体2の下部に配線した。ICチップ21からの信号線は、配線部3の誘電体層7上に配線層8として配線し、同時にICチップ21のグランド配線、電源配線も配線部3の誘電体層7上に配線した。
(比較例)
図11は、従来のノイズ抑制構造体の模式断面図である。従来のノイズ抑制構造体は、EBG構造体2と配線部3で構成した。EBG構造体2は、誘電体層5と導電体層6からなる単位構造を周期的に連結してなる構造体であって所定の周波数帯域に属する信号またはノイズの透過を阻止する。EBG構造体2の導電体層6の上に誘電体層7を介して、電源線または信号線とグランド線の配線層8を設けて配線部3とした。その他の構成は、実施例と同様とした。
実施例のノイズ抑制構造体1と従来のノイズ抑制構造体における配線部3の誘電体層7に、図5に示すように、電源線または信号線8aとグランド線8b間にAポート9aとBポート9bを設定して、その間の透過パラメータS21(透過/入射)を3次元電磁界シミュレーションにより算出させた。
図12は、透過パラメータS21の電磁界シミュレーション結果である。その結果、図12に示すように、本発明のノイズ抑制構造体に信号およびノイズの透過を阻止する帯域が形成され、比較例よりも全周波数帯域において、大きなノイズの減衰を得ることが予測される結果となった。よって、従来よりもノイズ抑制効果が大きいことを確認することができた。
本発明におけるノイズ抑制構造体は、従来のEBG構造体上に、配線部を設けた構造において、配線層の電源線または信号線とグラウンド線の周波数帯域に属する信号およびノイズの透過を阻止する効果を有する。しかし、配線部上に対して更に、誘電体層を介して近接配置された導電体層を有する導電体部を設けることが、信号およびノイズの透過を阻止する効果を高めるために必要不可欠である。実施例では、導電体部の導電体層がベタ銅箔の場合についてのみ示したが、例えばEBG構造体の導電体層と同様のパターンを形成しても構わない。
以上、実施例を用いて、この発明の実施の形態を説明したが、この発明は、これらの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更があっても本発明に含まれる。すなわち、当業者であれば、当然なしえるであろう各種変形、修正もまた本発明に含まれる。
1 ノイズ抑制構造体
2 EBG構造体
3 配線部
4 導電体部
5、7、9 誘電体層
6、10 導電体層
8 配線層
8a 電源線または信号線
8b グランド線
9a Aポート
9b Bポート
11 ビアホール
12 貫通部
15 磁性体層
21 ICチップ
22 減衰させる必要のない信号線
31 単位セル
32 グランド電極
33 パッチ電極
34 インダクタライン
35 IC搭載部

Claims (7)

  1. 誘電体層と導電体層からなる単位構造を周期的に連結してなり、所定の周波数帯域に属する信号およびノイズの透過を阻止するEBG構造体と、
    前記EBG構造体に誘電体層を介して近接配置された電源線または信号線とグランド線からなる配線層を備える配線部、
    および前記配線部に誘電体層を介して近接配置された導電体層からなる導電体部とで構成され、
    前記EBG構造体の導電体層と、前記配線部のグランド線と、前記導電体部の導電体層は、互いに導電体を介して電気的に接続されていることを特徴とするノイズ抑制構造体。
  2. 前記EBG構造体の導電体層上に磁性体層を備えていることを特徴とする請求項1に記載のノイズ抑制構造体。
  3. 前記EBG構造体の誘電体層と、前記配線部の誘電体層と、前記導電体部の誘電体層は、ガラス繊維と樹脂の複合体、高分子フィルム、ポリイミド、FR4のいずれかであることを特徴とする請求項1または2に記載のノイズ抑制構造体。
  4. 前記EBG構造体の導電体層と、前記配線層と、前記導電体部の導電体層は、銅、アルミニウムのいずれか、またはこれらの合金であることを特徴とする請求項1〜3のいずれかに記載のノイズ抑制構造体。
  5. 前記EBG構造体の導電体層が、中央部のパッチ電極と周辺部のグランド電極とそれらを電気的に接続するインダクタラインからなることを特徴とする請求項1〜4のいずれかに記載のノイズ抑制構造体。
  6. 半導体ベアチップと外部の電気回路とを接続するための配線ピッチ変換基板であることを特徴とする請求項1〜5のいずれかに記載のノイズ抑制構造体。
  7. 前記EBG構造体に誘電体層を介して近接配置された前記配線層のグランド線は、前記EBG構造体のグランド部に接地していることを特徴とする請求項1〜6のいずれかに記載のノイズ抑制構造体。
JP2012012779A 2012-01-25 2012-01-25 ノイズ抑制構造体 Pending JP2013153041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012012779A JP2013153041A (ja) 2012-01-25 2012-01-25 ノイズ抑制構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012012779A JP2013153041A (ja) 2012-01-25 2012-01-25 ノイズ抑制構造体

Publications (1)

Publication Number Publication Date
JP2013153041A true JP2013153041A (ja) 2013-08-08

Family

ID=49049187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012012779A Pending JP2013153041A (ja) 2012-01-25 2012-01-25 ノイズ抑制構造体

Country Status (1)

Country Link
JP (1) JP2013153041A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10111318B2 (en) 2014-06-12 2018-10-23 Yamaha Corporation Circuit substrate, and noise reduction method for circuit substrate
US10699979B2 (en) 2018-08-24 2020-06-30 Kabushiki Kaisha Toshiba Electronic device
US11011474B2 (en) 2019-01-11 2021-05-18 Kabushiki Kaisha Toshiba Electromagnetic wave attenuator and electronic device
US11049818B2 (en) 2019-01-28 2021-06-29 Kabushiki Kaisha Toshiba Electromagnetic wave attenuator and electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10111318B2 (en) 2014-06-12 2018-10-23 Yamaha Corporation Circuit substrate, and noise reduction method for circuit substrate
US10699979B2 (en) 2018-08-24 2020-06-30 Kabushiki Kaisha Toshiba Electronic device
US11011474B2 (en) 2019-01-11 2021-05-18 Kabushiki Kaisha Toshiba Electromagnetic wave attenuator and electronic device
US11049818B2 (en) 2019-01-28 2021-06-29 Kabushiki Kaisha Toshiba Electromagnetic wave attenuator and electronic device

Similar Documents

Publication Publication Date Title
JP5931851B2 (ja) ノイズ抑制構造を有する回路基板
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
JP5550100B2 (ja) 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
US8330048B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
US9112475B2 (en) EBG structure and circuit board
US20150084167A1 (en) Ebg structure, semiconductor device, and circuit board
JP2013232613A (ja) 配線基板及び電子機器
JP5356520B2 (ja) 配線基板、フィルタデバイスおよび携帯機器
JP2013105756A (ja) 基板内蔵用電子部品および部品内蔵型基板
JP2013153041A (ja) ノイズ抑制構造体
JP2014165424A (ja) 電子回路および電子機器
KR102047561B1 (ko) 칩 전자부품 및 그 실장기판
JP4835188B2 (ja) 多層プリント基板
JP4956466B2 (ja) 段差が形成された伝導層を有する印刷回路基板
WO2015079831A1 (ja) マルチチップモジュール
JP4494714B2 (ja) プリント配線板
US8399777B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
JP2015141959A (ja) 高周波モジュール
JP5178351B2 (ja) 電子部品の実装構造
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
KR20190108541A (ko) 칩 전자부품 및 그 실장기판
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置
JP2011171900A (ja) 電磁バンドギャップ構造素子及び印刷回路基板
KR20130077537A (ko) 회로기판
JP2011049198A (ja) リードフレーム及びインターポーザ