JP4956466B2 - 段差が形成された伝導層を有する印刷回路基板 - Google Patents

段差が形成された伝導層を有する印刷回路基板 Download PDF

Info

Publication number
JP4956466B2
JP4956466B2 JP2008053285A JP2008053285A JP4956466B2 JP 4956466 B2 JP4956466 B2 JP 4956466B2 JP 2008053285 A JP2008053285 A JP 2008053285A JP 2008053285 A JP2008053285 A JP 2008053285A JP 4956466 B2 JP4956466 B2 JP 4956466B2
Authority
JP
Japan
Prior art keywords
conductive layer
printed circuit
circuit board
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008053285A
Other languages
English (en)
Other versions
JP2009088471A (ja
Inventor
漢 金
亨 植 崔
大 賢 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009088471A publication Critical patent/JP2009088471A/ja
Application granted granted Critical
Publication of JP4956466B2 publication Critical patent/JP4956466B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、印刷回路基板に関し、より詳細には、段差が形成された伝導層を有する印刷回路基板に関する。
移動性が重要視される最近の傾向に伴い、無線通信が可能な移動通信端末、PDA(Personal Digital Assistants)、ノートパソコン、DMB(Digital Multimedia Broadcasting)機器など、多様な機器が市販されている。
このような機器は、無線通信のためにアナログ回路(analog circuit)、例えば、RF回路とデジタル回路(digital circuit)が複合的に構成されている印刷回路基板(printed circuit board)を含んでいる。
図9は、アナログ回路とデジタル回路とを含む印刷回路基板の断面図である。図9には、4層構造を有する印刷回路基板100が示されているが、その他の2層、6層など、多様な構造の印刷回路基板も適用可能である。ここで、アナログ回路は、RF回路であると仮定する。
印刷回路基板100は、金属層(metal layer)(110-1、110-2、110-3、110-4、以下、110と称する)と、金属層110の間に積層された誘電層(dielectric layer)120(120-1、120-2、120-3)と、最上位の金属層110-1上に装着されたデジタル回路130と、RF回路140と、を含む。
金属層110-2を接地層(ground layer)、金属層110-3を電源層(power layer)であると仮定すれば、接地層110-2と電源層110-3との間に連結されたビア160を通して電流が流れ、印刷回路基板100は予め定められた動作または機能を行う。
ここで、デジタル回路130の動作周波数とハーモニックス(harmonics)成分による電磁波(EM wave)150がRF回路140に伝達されて混合信号(mixed signal)の問題を発生させる。混合信号の問題は、デジタル回路130での電磁波が、RF回路140が動作する周波数帯域内の周波数を有することによって、RF回路140の正確な動作を妨害することを意味する。例えば、RF回路140が所定の周波数帯域の信号を受信するに当たって、該当周波数帯域内の信号を含む電磁波150がデジタル回路130から伝達されることにより、該当周波数帯域内で正確な信号の受信が難しくなり得る。
このような混合信号の問題は、電子機器が複雑になり、デジタル回路130の動作周波数が増加するにつれて解決し難くなっている。
電源ノイズ(power noise)の典型的な解決策であるデカップリングキャパシタ(decoupling capacitor)による方法も、高周波数においては適切な解決策となっておらず、RF回路とデジタル回路との間に高周波数のノイズを遮断する構造物の研究が必要な実状である。
そのため、最近、デジタル回路とアナログ回路との間の混合信号の問題を解決するための方法として注目されているのが共面(コプレーナ)電磁気バンドギャップ構造物( coplanar electromagnetic bandgap structure)である。このような共面電磁気バンドギャップ構造物は、特定周波数を通過させない特性を有するEBGセルが接地層(ground layer)の全体に繰り返して形成されている形態が一般的である。
図10aには従来技術による共面電磁気バンドギャップ構造物を有する印刷回路基板の斜視図が示されており、図10bには図10aに示されている共面電磁気バンドギャップ構造物を有する印刷回路基板をその上部から見た図面が示されている。
図10a及び図10bには、第1金属層210、誘電層230、第2金属層220を含む印刷回路基板が提示され、ここで、第2金属層220は広い幅を有する第1領域220aと狭い幅を有する第2領域220bとに区分される。ここで、隣接するある二つの第1領域220a間は狭幅を有するある一つの第2領域220bにより電気的に接続され、このような形態が第2金属層220の全体面積に亘って繰り返され形成されている。前記のような構造を共面電磁気バンドギャップ構造物といい、信号伝達層(signal transmission layer)、例えば、電源層または接地層などとして用いられる何れか一つの伝導層(conduction layer)に前記のような共面電磁気バンドギャップ構造物を繰り返して配置、形成すれば、特定の周波数帯域のノイズを遮蔽できる帯域阻止フィルタのような機能が行えるようになる。その理由を図10cを参照して説明すれば次の通りである。
図10cで分かるように、第2金属層220において広い幅(図10cの「X」参照)を有する第1領域220aは低インピーダンス領域を形成し、狭い幅(図10cの「Y」参照)を有する第2領域220bは高インピーダンス領域を形成する。このように共面電磁気バンドギャップ構造物は、低インピーダンス領域と高インピーダンス領域が順次交番する形態を有し、これにより、特定周波数帯域の信号またはノイズの伝達を防ぐ機能が行えるようになる。
前述したように、従来方式による共面電磁気バンドギャップ構造物は、信号伝達層として機能する電源層(power layer)または接地層(ground layer)の全体面積(全体領域)に亘って広い幅を有する領域と狭い幅を有する領域とを繰り返して形成、配置する形態を有する。しかし、前述した従来方式によれば、狭い幅を有する領域を通して高いインピーダンス値を得るためには、図10dのようにパターン(pattern)を長く形成しなくてはならない(図10dの「220b」参照)。したがって、従来方式は、長いパターンを形成するために、だいたい広い面積の領域を必要とし、これは基板製作に当たってデザイン的制限事項となる問題点がある。
特に、携帯電話のメイン基板のようにデジタル回路とRF回路が同一基板内に設けられる複雑な配線構造を有する場合や、SIP(system in package)基板のように小さいサイズの基板内に多くの能動素子、受身素子などを適用する場合には、従来技術のような共面電磁気バンドギャップ構造物の実現にはそのデザイン的制約がさらに問題となる。したがって、共面電磁気バンドギャップ構造物において、同じ面積を用いながらも、より高いインピーダンス値を得ることができ、より正確にノイズ遮蔽機能を達成できる技術が要求される。
こうした従来技術の問題点に鑑み、本発明は、アナログ回路とデジタル回路などを含み、多様な電子部品、素子が搭載される印刷回路基板において、混合信号(mixed signal)の問題を解決するために、段差が形成された伝導層を電磁気バンドギャップ構造物(EBG structure)として用いる段差が形成された伝導層を有する印刷回路基板を提供することを目的とする。
また、本発明の他の目的は、段差が形成された伝導層を電磁気バンドギャップ構造物として用いることにより、目標とする特定周波数帯域のノイズを簡単に遮蔽できる段差が形成された伝導層を有する印刷回路基板を提供することにある。
また、本発明のさらに他の目的は、印刷回路基板を小型化、薄型化、軽量化することができ、製造工程の簡素化、製造時間及び費用の節減が可能である、段差が形成された伝導層を有する印刷回路基板を提供することにある。
本発明のその他の目的は下記の説明を通して容易に理解できよう。
本発明の一実施形態によれば、印刷回路基板において、信号伝達層(signal transmission layer)として用いられるある一つの伝導層が基準領域と、隣接するある二つの前記基準領域の間を連結するための連結領域とに区分され、前記連結領域は前記基準領域より低い段差を有するように形成されることを特徴とする段差が形成された伝導層を有する印刷回路基板が提供される。
ここで、前記伝導層は、電源層(power layer)または接地層(ground layer)として用いられることができる。前記連結領域の下面または上面は、前記基準領域の下面または上面と同一平面上に存在するか、またはは前記基準領域の下面及び上面と異なる平面上に存在することができる。前記連結領域は、前記伝導層を側面から見た時、前記隣接するある二つの基準領域の間を直線状または凹曲線状(彎曲線状)に連結することができる。前記基準領域は、前記伝導層の上部から見た時、円形、楕円形、及び多角形のうちの何れか一つの形状を有することができる。
ここで、前記連結領域は、前記伝導層の上部から見た時、直線状、破線状、及び格子縞状のうちの何れか一つのパターンを有することができる。前記連結領域は、前記伝導層の上部から見た時、前記隣接する二つの基準領域の間を、一側コーナー(corner)のみを通して連結することができる。前記連結領域は、前記伝導層に複数存在し、前記複数の連結領域は方向性をもって順次層厚が小さくなるか、大きくなるように設計されることができる。
ここで、前記連結領域と前記基準領域との間のブリッジ連結構造は、前記伝導層内で交互に繰り返されることができる。前記連結領域と前記基準領域との間のブリッジ連結構造は、前記印刷回路基板に位置したノイズ源とノイズ遮蔽先との間のノイズ伝達可能経路上に配置されることができる。前記印刷回路基板にはデジタル回路及びアナログ回路が搭載され、前記ノイズ源及び前記ノイズ遮蔽先は、前記印刷回路基板における前記デジタル回路と前記アナログ回路が搭載される各々の位置のうちの何れか一つ及び他の一つに対応することができる。
本発明に係る段差が形成された伝導層を有する印刷回路基板によれば、アナログ回路とデジタル回路などを含み、多様な電子部品、素子が搭載される印刷回路基板において、混合信号(mixed signal)の問題を解決することができる。
また、本発明は、段差が形成された伝導層を電磁気バンドギャップ構造物として用いることにより、目標とする特定の周波数帯域のノイズを簡単に遮蔽することができる。
また、本発明は、印刷回路基板を小型化、薄型化、軽量化することができ、製造工程の簡素化、製造時間及び費用の節減が可能になる。
本発明は多様な変換を加えることができ、様々な実施形態を有することができるため、特定実施形態を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第1」、「第2」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、前記構成要素が前記用語により限定されるものではない。前記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。例えば、本発明の権利範囲内における第1構成要素は第2構成要素であると命名されることができ、同様に第2構成要素も第1構成要素であると命名されることができる。「及び」/「または」という用語は、複数の関連のある記載項目の組合または複数の関連のある記載項目のうち何れかの項目を含む。
ある構成要素が他の構成要素に「連結」あるいは「接続」されていると記載された時には、その他の構成要素に直接的に連結されているか、または接続されていることもでき、中間に他の構成要素が存在することもできると理解しなければならない。反面、ある構成要素が他の構成要素に「直接連結」あるいは「直接接続」されていると記載された時には、中間に他の構成要素が存在しないと理解しなければならない。
本願で用いた用語は、ただ特定の実施形態を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなければならない。
その他、定義しない限り、技術的または科学的な用語を含んで、ここで用いられる全ての用語は、本発明が属する技術分野で通常の知識を有する者であれば一般的に理解される用語と同一の意味を有する。一般的に用いられる予め定義しているような用語は、関連技術の文脈上の意味と一致する意味を有すると解釈すべきで、本出願で明らかに定義しない限り、理想的または過度に形式的な意味であると解釈しない。
以下、添付した図面を参照して、本発明に係る多様な実施形態を詳細に説明することにし、各実施形態ごとに同一に適用される内容に対する重複説明は省略する。図1は、本発明の第1の実施形態により段差が形成された伝導層を有する印刷回路基板の側面図であり、図2は、図1に示した印刷回路基板において段差が形成された伝導層をその上部から見た時の図面である。
図1には第1伝導層310、第1誘電層340、第2伝導層320、第2誘電層345、第3伝導層330で構成される印刷回路基板が示されている。ここで、第2伝導層320を察し見れば、層厚が互いに異なる二つの領域が繰り返して形成されている。すなわち、第2伝導層320は、厚い厚み(図1の「A」参照)を有する第1領域と、それより相対的に薄い厚み(図1の「B」参照)を有する第2領域とに区分される。すなわち、一つの伝導層内で予め設定された層厚を有する第1領域と、第1領域に比べて相対的に低い段差を有する第2領域が混在され位置している。ここで、第2伝導層320において相対的に厚い厚みを有する第1領域は、第2伝導層320の本来の層厚をそのまま維持しているという点から、基準領域320aと命名する。また、第2伝導層320において相対的に薄い厚みを有する第2領域は第2伝導層320を側面から見た時、隣接するある二つの基準領域320aの間を連結するような形態を示しているという点から、連結領域320bと命名する。
すなわち、図2を参照すると、第3基準領域320a−3は、第1連結領域320b−1を介して隣接する第2基準領域320a−2と電気的に接続され、 第2連結領域320b−2を介して隣接する第4基準領域320a−4と電気的に接続されている。
しかし、連結領域320bを用いて隣接するある二つの基準領域320aの間を連結する方法は、図2に限定されるものではなく、後述する図面を参照して、その多様なパターン(pattern)を例示する。ただし、全ての基準領域320aは、電気的に接続されることにより一つの信号線(signal line)として機能しなければならないため、連結領域320bは全ての基準領域320aを連結するに当たって、少なくとも閉じられた経路が維持されるように連結する必要はある。
このように複数の基準領域320aは、連結領域320bを介して全て電気的に接続されることにより、全体的には一つの伝導層を形成する。この時、伝導層は、印刷回路基板において、追って信号伝達層(signal transmission layer)として用いられる層であって、例えば電源層(power layer)または接地層(ground layer)に該当することができる。
前述したように、図1及び図2を参照すると、本発明による段差が形成された伝導層を有する印刷回路基板は、信号伝達層として機能するある一つの伝導層が各々層厚が互いに異なる基準領域320aと連結領域320bとに区分されていることが確認できる。また、この時、隣接するある二つの基準領域320aの間はその側面から見た時、相対的に低い段差を有するある一つの連結領域320bによりブリッジ(bridge)状に連結する形態(以下、「低い段差のブリッジ(Thin bridge)連結構造」と略称する)を示している。
以下、図3a及び図3bを参照して、本発明において前述した低い段差のブリッジ連結構造が特定の周波数帯域のノイズの伝達を遮蔽する電磁気バンドギャップ構造物(electromagnetic bandgap structure)として活用される原理に対して説明する。また、以下の説明の便宜のために、図1及び図2の第2伝導層320を簡単に「信号層」と命名し、同一の識別番号を付する。
図3aは信号層320の一部を側面から見た側面図である。ここで、層厚が厚い基準領域320aは低いインピーダンス値を有し、層厚が基準領域320aに比して相対的に薄い連結領域320bは高いインピーダンス値を有する。ここで、連結領域320bのインピーダンス値は、その層厚(図3aの「m」参照)に反比例し、その連結長さ(図3aの「n」参照)に比例して増加または減少することができる。すなわち、連結領域320bの層厚を基準領域320aよりさらに小さくするほど、また「連結長さ」をさらに長くするほど、連結領域320bのインピーダンス値はより大きい値を有するように制御することができる。
これは前述した従来技術に係る共面電磁気バンドギャップ構造物と類似の形態である。すなわち、本発明で用いる低い段差のブリッジ連結構造の場合にも、従来技術のようにインピーダンス値が低い領域と高い領域とをロー−ハイ−ロー−ハイの形態で交番配置している。しかし、従来技術の場合には、インピーダンス値が低い領域と高い領域との間に層厚の差はなく、単に領域ごとにその面積または幅(width)が異なるように設定されてインピーダンス値の差を発生させていた。
これに比して、本発明の場合には、領域ごとにその面積、幅などを調節することは勿論、その層厚、連結長さまで調節する方式で、基準領域320aと連結領域320bとのインピーダンス値を精密に制御することができる。したがって、同一面積、空間を通して電磁気バンドギャップ構造物を実現すると仮定する場合、本発明が従来技術に比べてより高いインピーダンス値を得ることができる。このような理由で本発明は、制限された空間、面積を有する印刷回路基板においても容易に適用できるという利点がある。また、より多い設計要素(面積、幅、層厚、連結長さなど)を用いることにより、遮蔽目的の周波数帯域の設計がより正確で精密に行えるという利点もある。
図3aのように、インピーダンス値が互いに異なる二つの領域が交番配置されると、これは一種の帯域阻止フィルタ(band reject filter)として機能して特定周波数帯域のノイズを遮蔽することができるようになる。信号層320を介して伝達される信号中、高周波信号11は、図3bに示すように、低いインピーダンス値を有する基準領域320aのみを経て移動し、低周波信号12は高いインピーダンス値を有する連結領域320bを経て移動することになる。その理由は次の通りである。
信号層320において、連結領域320bパターンの形成により生じたエッチング空間350には、追って誘電物質が充填されるため、結局、隣接するある二つの基準領域320aとその間のエッチング空間350は、信号的な面から見ると、一種のキャパシター(capacitor)(誘電物質の両面に電極が形成されているような形態)として機能する。また、隣接するある二つの基準領域320aの間を連結する連結領域320bの場合、信号的な面から見ると、一種のインダクター(inductor)として機能する。
したがって、高周波信号11の場合には、エッチング空間350に満たされた誘電物質をそのまま通過して、隣接する二つの基準領域320aの間を移動することになり、低周波信号12の場合には連結領域320bによるインダクタンス成分を用いて、隣接する二つの基準領域320aの間を移動することになる。結局、前記2種類のケースに該当しない特定周波数帯域の信号は、本発明によれば、低い段差のブリッジ連結構造を有する信号層320を介して伝達されなくなる。このように本発明は、信号伝達層として用いられるある一つの伝導層を低い段差のブリッジ連結構造で形成するという印刷回路基板の「構造的な特徴」から、遮蔽しようとする目的周波数帯域の信号、ノイズを遮蔽するので、電磁気バンドギャップ構造物(electromagnetic bandgap structure)として機能すると言える。
本発明の第2〜第4の実施形態が図4a〜図8aを通して例示されており、以下では各実施形態における特徴的な内容を重点として説明する。図4a〜図4cは、本発明の他の実施形態により段差が形成された伝導層を有する印刷回路基板の側面図である。
図4aを参照すると、信号層320を側面から見た時、連結領域320bの下面及び上面が隣接する基準領域320aの下面及び上面と各々他の平面上に存在する形態(すなわち、中央の部分にて連結される形態)を示している。これは前述した図1〜図3bの場合において連結領域320bの下面が基準領域320aの下面と同一平面上に存在していることとは異なる点である。
また、図4bの場合には、信号層320を側面から見た時、連結領域320bの上面と基準領域320aの上面が同一平面上に存在する形態を示している。それ以外にも連結領域320bがその周辺の基準領域320aに比べて、低い段差をもって形成される他の多様な形態が存在できることは明らかなことである。
図4cの場合には、信号層320を側面から見た時、連結領域320bが隣接するある二つの基準領域320aの間を凹曲線状(彎曲線状)に接続している。これは前述した全ての図面において連結領域320bが基準領域320aの間を直線状に接続したこととは異なる点である。
また、前述した全ての連結領域320bが同じ層厚を有することに図面に示されているが、これに限定されるものではない。すなわち、各連結領域320bがある一方向性を有しながら、順次その層厚が小さくなるかまたは大きくなるように設計されることもできる。
図5a〜図5cは、本発明による信号層320をその上部から見た時の基準領域320aの形状例の図である。図5a〜図5cを参照すると、信号層320をその上部から見た時、基準領域320aが各々四角形、三角形、六角形の形状を有することができる。これ以外にも円形、楕円形、その他の多角形の形状を有することもでき、その形状に制限はない。これは、基準領域320aの形状は、信号層320において如何なるエッチングパターンをもって連結領域320bが形成されるのかに応じて対比的に決定されるものであるからである。
例えば、図6a〜図7cには、連結領域320bの形成のための多様なエッチングパターンが示されている。すなわち、図6aの場合は、信号層320をその上部から見た時、連結領域320bが直線状のエッチングパターンで形成されており、図6bの場合は、連結領域320bが破線状のエッチングパターンで形成されており、図6cの場合は、連結領域320bが格子縞状のエッチングパターンで形成されている。
これに比して、図7a及び図7bの場合、連結領域320bが隣接するある二つの基準領域320aの間を、基準領域320aの一側コーナー(corner)のみを通して接続されている。これは信号層320に図7cのようなエッチングパターン(碁盤目状のエッチングパターン)を形成した後、エッチング工程の際に、部分的にその深さを調節する方法を用いて図7a及び図7bのような連結領域320bを形成することができる。
このように本発明において、低い段差のブリッジ連結構造を有する信号層、あるいは伝導層は、工程的な側面でも既存と同じ方式に応じてパターンを形成した後、化学銅処理などを用いたエッチング工程を行って簡単に実現することができるので、その製作工程、時間、費用などを簡素化しかつ節減することができるという利点がある。
図8aは、本発明による段差が形成された伝導層が電磁気バンドギャップ構造物としての利用可能であるかを確認するためのシミュレーションモデルを示す図面であり、図8bは、図8aに示されているシミュレーションモデルを適用した時のコンピュータシミレーションの結果を示す図面である。
図8aのシミュレーション信号層320に任意のノイズポイント501と測定ポイント502とを置き、ノイズポイント501に印加したノイズが測定ポイント502にどれくらい到達するかを確認したコンピュータシミュレーションの結果を図8bのグラフに示した。ここで、信号層320の基準領域320aは50μmの層厚を有し、連結領域320bは5μmの層厚を有すると仮定した。
図8bには、同一デザインサイズで具現した従来技術に係る共面電磁気バンドギャップ構造物の場合(図8bの「21」参照)と、本発明に係る低い段差のブリッジ連結構造の場合(図8bの「22」参照)のグラフが共に示されている。
図8bを参照すると、従来技術の場合、遮蔽率−50dBを基準にそのバンドギャップ周波数(bandgap frequency)が約4.5〜6GHz帯域を有することが確認できる。これに比して、本発明の場合、遮蔽率−50dBを基準にそのバンドギャップ周波数が約3.6〜6.4GHz帯域を有することが確認できる。ここで、特に注目すべき点は、同一遮蔽周波数帯域を基準にする場合、その遮蔽率がより良好であるということである。すなわち、図8bのシミュレーションの結果は、本発明の低い段差のブリッジ連結構造を取ることにより、同一条件で遮蔽効率が従来技術に比べて向上していることが分かる。
図8bのシミュレーションの結果で、本発明の場合、そのバンドギャップ周波数が約3.6〜6.4GHz帯域を有することに示されているが、基準領域320aの層厚、幅、面積形状などが、連結領域320bの層厚、パターン形状、連結長さ、幅、面積などの設計値の変化に応じて変われることは勿論である。したがって、前述した設計条件、設計値を適切に調節すれば、目的とする遮蔽周波数帯域におけるノイズ遮蔽が可能となり、これにより、デジタル回路及びアナログ回路間の混合信号の問題を解決することができる。
例えば、本発明の低い段差のブリッジ連結構造を印刷回路基板に位置したノイズ源とノイズ遮蔽先との間のノイズ伝達可能経路上に配置することにより、前述した混合信号の問題を解決することができる。
前述したように、本発明は、低い段差のブリッジ連結構造を有する信号層または伝導層そのものを電磁気バンドギャップ構造物として活用することにより、目的とする周波数帯域の電磁波を遮蔽することができる。また、本発明は、従来技術に比べて、そのデザイン的制限、配置上の困難を大きく改善することができ、シグナル・インテグリティの側面でもより優れた特性を有する利点がある。
以上、本発明の好ましい実施形態を参照して説明したが、該当技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを容易に理解できよう。
本発明の第1の実施形態により段差が形成された伝導層を有する印刷回路基板の側面図である。 図1に示した印刷回路基板の段差が形成された伝導層をその上部から見た時の図面である。 本発明により段差が形成された伝導層を有する印刷回路基板が電磁気バンドギャップ構造物として用いられる原理を説明するための図面である。 本発明により段差が形成された伝導層を有する印刷回路基板が電磁気バンドギャップ構造物として用いられる原理を説明するための図面である。 本発明の第2の実施形態により段差が形成された伝導層を有する印刷回路基板の側面図である。 本発明の第3の実施形態により段差が形成された伝導層を有する印刷回路基板の側面図である。 本発明の第4の実施形態により段差が形成された伝導層を有する印刷回路基板の側面図である。 本発明により段差が形成された伝導層をその上部から見た時の基準領域の形状を例示する図面である。 本発明により段差が形成された伝導層をその上部から見た時の基準領域の形状を例示する図面である。 本発明により段差が形成された伝導層をその上部から見た時の基準領域の形状を例示する図面である。 本発明により段差が形成された伝導層をその上部から見た時の連結領域による接続形態を例示する図面である。 本発明により段差が形成された伝導層をその上部から見た時の連結領域による接続形態を例示する図面である。 本発明により段差が形成された伝導層をその上部から見た時の連結領域による接続形態を例示する図面である。 本発明により段差が形成された伝導層をその上部から見た時の連結領域による他の接続形態を例示する図面である。 本発明により段差が形成された伝導層をその上部から見た時の連結領域による他の接続形態を例示する図面である。 本発明により段差が形成された伝導層をその上部から見た時の連結領域による他の接続形態を例示する図面である。 本発明により段差が形成された伝導層が電磁気バンドギャップ構造物として利用可能であるかを確認するためのシミュレーションモデルを示す図面である。 図8aに示したシミュレーションモデルを適用した時のコンピュータシミュレーションの結果を示す図面である。 アナログ回路とデジタル回路とを含む印刷回路基板の断面図である。 従来技術により共面電磁気バンドギャップ構造物を有する印刷回路基板の斜視図である。 図10aに示した共面電磁気バンドギャップ構造物を有する印刷回路基板をその上部から見た図面である。 図10aの共面電磁気バンドギャップ構造物が電磁気バンドギャップ構造物として用いられる原理を説明するための図面である。 従来技術により共面電磁気バンドギャップ構造物の他の形態を示す図面である。
符号の説明
310 第1伝導層
320 第2伝導層
330 第3伝導層
320a 基準領域
320b 連結領域
340 第1誘電層
345 第2誘電層

Claims (8)

  1. 印刷回路基板において、
    信号伝達層(signal transmission layer)として用いられる伝導層が、複数の基準領域と、隣接するある二つの前記基準領域の間を連結するための連結領域とに区分され、
    前記基準領域は、格子状に形成され、
    前記連結領域は、前記基準領域より低い段差を有するように形成され、前記伝達層の上部から見た時、前記隣接するある二つの基準領域の間を一側コーナーを通して連結し、
    前記連結領域と前記基準領域との間のブリッジ連結構造は、前記印刷回路基板に位置したノイズ源とノイズ遮蔽先との間のノイズ伝達可能経路上に繰り返し配置されることを特徴とする段差が形成された伝導層を有する印刷回路基板。
  2. 前記伝導層が、電源層(power layer)または接地層(ground layer)として用いられることを特徴とする請求項1に記載の段差が形成された伝導層を有する印刷回路基板。
  3. 前記連結領域の下面または上面が、前記基準領域の下面または上面と同一平面上に存在するか、または前記基準領域の下面及び上面と異なる平面上に存在することを特徴とする請求項1または請求項2に記載の段差が形成された伝導層を有する印刷回路基板。
  4. 前記連結領域が、前記伝導層を側面から見た時、前記隣接するある二つの基準領域の間を直線状または凹曲線状に連結することを特徴とする請求項1から請求項3までの何れか1項に記載の段差が形成された伝導層を有する印刷回路基板。
  5. 前記連結領域が、前記伝導層の上部から見た時、直線状、破線状、及び格子縞状のうちの何れか一つのパターンを有することを特徴とする請求項1から請求項までの何れか1項に記載の段差が形成された伝導層を有する印刷回路基板。
  6. 前記連結領域が、前記伝導層に複数存在し、前記複数の連結領域は方向性をもって順次層厚が薄くなるか厚くなるように設計されることを特徴とする請求項1から請求項までの何れか1項に記載の段差が形成された伝導層を有する印刷回路基板。
  7. 前記連結領域と前記基準領域との間のブリッジ連結構造は、前記伝導層内で交互に繰り返されることを特徴とする請求項1から請求項までの何れか1項に記載の段差が形成された伝導層を有する印刷回路基板。
  8. 前記印刷回路基板にはデジタル回路及びアナログ回路が搭載され、前記ノイズ源及び前記ノイズ遮蔽先は、前記印刷回路基板において前記デジタル回路と前記アナログ回路が搭載される各々の位置のうちの何れか一つ及び他の一つに対応することを特徴とする請求項1から請求項までの何れか1項に記載の段差が形成された伝導層を有する印刷回路基板。
JP2008053285A 2007-09-28 2008-03-04 段差が形成された伝導層を有する印刷回路基板 Expired - Fee Related JP4956466B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0097721 2007-09-28
KR1020070097721A KR100914440B1 (ko) 2007-09-28 2007-09-28 단차가 형성된 전도층을 갖는 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2009088471A JP2009088471A (ja) 2009-04-23
JP4956466B2 true JP4956466B2 (ja) 2012-06-20

Family

ID=40506893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008053285A Expired - Fee Related JP4956466B2 (ja) 2007-09-28 2008-03-04 段差が形成された伝導層を有する印刷回路基板

Country Status (3)

Country Link
US (2) US20090084582A1 (ja)
JP (1) JP4956466B2 (ja)
KR (1) KR100914440B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018763B2 (ja) * 2008-12-22 2012-09-05 富士ゼロックス株式会社 印刷配線基板
KR101007288B1 (ko) 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
DE102012215703B4 (de) * 2012-09-05 2014-07-17 Osram Gmbh Verkleidungsvorrichtung für eine Decke oder eine Wand eines Raums
CN105306740B (zh) * 2015-12-03 2018-03-27 广东欧珀移动通信有限公司 降噪方法及装置
WO2017199712A1 (ja) * 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
CN108834323A (zh) * 2018-06-15 2018-11-16 深圳崇达多层线路板有限公司 一种精细阶梯线路的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02153365A (ja) * 1988-12-06 1990-06-13 Dainippon Printing Co Ltd 原版複製方法
US5131140A (en) * 1991-02-26 1992-07-21 Hewlett-Packard Company Method for evaluating plane splits in printed circuit boards
JPH0581324A (ja) * 1991-09-19 1993-04-02 Nec Software Kansai Ltd 図面・部品検索処理方式
JPH10241465A (ja) * 1997-02-20 1998-09-11 Tokai Rubber Ind Ltd 異方導電フィルムの製法およびそれによって得られた異方導電フィルム
US6356245B2 (en) 1999-04-01 2002-03-12 Space Systems/Loral, Inc. Microwave strip transmission lines, beamforming networks and antennas and methods for preparing the same
US6822526B2 (en) * 2002-12-30 2004-11-23 Intel Corporation Voltage plane with high impedance link
JP2004297619A (ja) 2003-03-27 2004-10-21 Kyocera Corp 弾性表面波装置
US7148425B2 (en) * 2004-01-29 2006-12-12 National Sun Yat-Sen University Power plane system of high-speed digital circuit for suppressing ground bounce noise
US7253788B2 (en) * 2004-09-08 2007-08-07 Georgia Tech Research Corp. Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation
JP4671333B2 (ja) 2005-03-18 2011-04-13 株式会社リコー 多層プリント回路基板と電子機器
JP4676238B2 (ja) * 2005-04-18 2011-04-27 株式会社日立製作所 バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device

Also Published As

Publication number Publication date
KR100914440B1 (ko) 2009-08-28
KR20090032456A (ko) 2009-04-01
US20090084582A1 (en) 2009-04-02
JP2009088471A (ja) 2009-04-23
US20120138338A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP4755215B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4659051B2 (ja) チップキャパシタが内蔵された印刷回路基板
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4722968B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4659053B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100879375B1 (ko) 캐비티 캐패시터가 내장된 인쇄회로기판
JP4823252B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP5079668B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
US8077000B2 (en) Electromagnetic bandgap structure and printed circuit board
JP4956466B2 (ja) 段差が形成された伝導層を有する印刷回路基板
JP2009231793A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
US20110114380A1 (en) Electromagnetic bandgap structure and printed circuit board comprising the same
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
JP5660123B2 (ja) 構造体、配線基板および配線基板の製造方法
JP2007250818A (ja) 回路基板
JPWO2010137083A1 (ja) 配線基板、フィルタデバイスおよび携帯機器
KR100998718B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP6176242B2 (ja) Ebg特性を有する導波路構造
KR20100061039A (ko) 전자기 밴드갭 구조물 및 회로 기판
TWI409004B (zh) 電磁能帶隙結構和印刷電路板
JP2017195221A (ja) 配線回路基板およびその製造方法
WO2013018257A1 (ja) 配線基板
JP2007250832A (ja) コモンモードノイズフィルタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees