JP2007250818A

JP2007250818A - 回路基板

Info

Publication number: JP2007250818A
Application number: JP2006072150A
Authority: JP
Inventors: Daisuke Mizutani; 大輔水谷; Tatsuhiko Tajima; 竜彦田島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-03-16
Filing date: 2006-03-16
Publication date: 2007-09-27
Also published as: US20070217173A1

Abstract

【課題】製造コストを大幅に増加することなく、回路基板に貫通ビアの余剰部分として形成されるオープンスタブによる伝送損失を低減しうる回路基板を提供する。
【解決手段】基板を貫通するスルーホール内に形成され、スルーホールの内壁部分において複数の配線層のうちの一部の配線層と電気的に接続されたビア部と、基板の表面のスルーホールを囲む領域に形成され、ビア部に接続されたパッド部とを有する貫通ビアとを有し、スルーホールが形成された領域の定電圧配線層に貫通ビアを接続しないように貫通させるための開口部が形成された回路基板において、定電圧配線層をパッド部に最も近い配線層とし、パッド部の外径を定電圧配線層に形成された開口部の径以上にすることにより、パッド部と定電圧配線層とを一対の電極とするキャパシタを形成する。
【選択図】図２

Description

本発明は、貫通ビアを有する多層構造の回路基板に関する。

ネットワーク機器の高速化に伴い、通信基地局やハイエンドサーバーなどに用いられる大型で高多層の回路基板には、１ＧＨｚを超える高周波の伝送が要求されている。しかしながら、信号周波数が１ＧＨｚを超えるような高周波では、配線の特性インピーダンスとの整合のみならず、周波数に依存した損失を低減することが重要である。このため、回路基板についても、平面的な配線パターンだけでなく層間接続ビアをも含む立体的な伝送線路全体として損失を低減することが検討されている。

回路基板においては、伝送線路の損失低減のための絶縁材料・配線材料の開発が進められている一方で、貫通ビアに接続されるオープンスタブによる損失の低減が課題となっている。ここで、オープンスタブとは、一般に、その先に何も接続されていない伝送線路である。回路基板においては、多層回路基板の層間接続を行うための貫通ビアのうち、配線層間の接続に寄与しない余剰部分が、オープンスタブとして作用する。このようなオープンスタブは、回路基板の工業的な製造においては多かれ少なかれ生じるものである。また、回路基板の層数が多くなるほどオープンスタブの数も多くなり、伝送損失も増加することになる。

このような課題を解決するものとして、回路基板の製造後にオープンスタブ部を削り落とすバックドリリングと呼ばれる手法や、貫通ビアを用いないビルドアップ法などの回路基板の製造方法が提案されている。
特開２００１−２０３３００号公報

しかしながら、上記従来の回路基板の製造方法では、いずれも製造コストが著しく高くなるため、製造コストが大幅に増加することなくオープンスタブによる伝送損失の低減が可能な回路基板が望まれていた。

本発明の目的は、製造コストを大幅に増加することなくオープンスタブによる伝送損失を低減しうる回路基板を提供することにある。

本発明の一観点によれば、複数の配線層と絶縁層とが交互に積層された基板と、前記基板を貫通するスルーホール内に形成され、前記スルーホールの内壁部分において複数の前記配線層のうちの一部の前記配線層と電気的に接続されたビア部と、前記基板の表面の前記スルーホールを囲む領域に形成され、前記ビア部に接続されたパッド部とを有する貫通ビアとを有し、複数の前記配線層の少なくとも一層が一定電圧に固定された定電圧配線層であり、前記スルーホールが形成された領域の前記定電圧配線層に、前記貫通ビアを接続しないように貫通させるための開口部が形成された回路基板であって、前記定電圧配線層は、前記パッド部に最も近い前記配線層であり、前記パッド部の外径は、前記定電圧配線層に形成された前記開口部の径以上であり、前記パッド部、前記定電圧配線層及びこれらの間に形成された前記絶縁層により、キャパシタが構成されていることを特徴とする回路基板が提供される。

本発明によれば、複数の配線層と絶縁層とが交互に積層された基板と、基板を貫通するスルーホール内に形成され、スルーホールの内壁部分において複数の配線層のうちの一部の配線層と電気的に接続されたビア部と、基板の表面のスルーホールを囲む領域に形成され、ビア部に接続されたパッド部とを有する貫通ビアとを有し、複数の配線層の少なくとも一層が一定電圧に固定された定電圧配線層であり、スルーホールが形成された領域の定電圧配線層に、貫通ビアを接続しないように貫通させるための開口部が形成された回路基板において、定電圧配線層をパッド部に最も近い配線層とし、パッド部の外径を定電圧配線層に形成された開口部の径以上にすることにより、パッド部と定電圧配線層とを一対の電極とするキャパシタを構成するので、このキャパシタによってオープンスタブの共振周波数をずらすことができる。また、このキャパシタのキャパシタ容量は、定電圧配線層とパッド部との重なり部分の面積、すなわち定電圧配線層のクリアランス径とパッド部の外径とにより制御できるので、従来の回路基板の製造方法において配線層及びビア開口部パッドのパターンを変更するだけで、任意の容量のキャパシタを実現することができる。これにより、任意の周波数領域における反射損失を低減することができ、オープンスタブでの伝送損失を低減した高速伝送回路基板を容易かつ低コストで提供することが可能となる。

本発明の一実施形態による回路基板及びその製造方法について図１乃至図１０を用いて説明する。

図１は回路基板におけるオープンスタブを説明する概略断面図、図２は本実施形態による回路基板の構造を示す概略図、図３は貫通ビアの剰余部分における等価回路を示す図、図４は透過損失の周波数依存性をシミュレーションにより求めた結果を示すグラフ、図５乃至図７は本実施形態の変形例による回路基板の構造を示す概略図、図８乃至図１０は本実施形態による回路基板の製造方法を示す工程断面図である。

はじめに、回路基板におけるオープンスタブについて図１を用いて説明する。

回路基板の基体としての基板１０は、所定の配線パターンが形成された複数の配線層１２が絶縁層１４を介して積層されたものである。図１に示す回路基板では、配線層１２ａ〜１２ｔが絶縁層１４を介して積層されている。

基板１０には、これを貫通するスルーホール１６が開口されている。スルーホール１６内には、貫通ビア１８が形成されている。貫通ビア１８は、スルーホール１６の内壁部分に形成されたビア部と、基板１０の表面１０ａ，１０ｂのスルーホール１６を囲む領域に形成されたパッド部とを有している。ここでは、基板１０の表面１０ａ側における貫通ビア１８のパッド部と基板１０の表面１０ａ上に形成された配線層１２ａとを一括してビア開口部パッド２０と呼び、基板１０の表面１０ｂ側における貫通ビア１８のパッド部と基板１０の表面１０ｂ上に形成された配線層１２ｔとを一括して電極パッド２２と呼ぶこととする。

貫通ビア１８は、表面１０ｂ上において配線層１２ｔに電気的に接続され、スルーホール１６の内壁部分において配線層１２ｑと電気的に接続されている。すなわち、図１の回路基板において、貫通ビア１８は、配線層１２ｔと配線層１２ｑとを電気的に接続するための層間接続配線として機能するものである。電極パッド２２上には、半田バンプ２４を介して半導体チップ２６が接続されている。

ここで、図１に示す回路基板において、配線層１２ｑよりも表面１０ａ側に位置する部分の貫通ビア１８（図中、点線部分２８）は、電気的な接続経路を構成するものではなく、先に何も接続されていない伝送線路、すなわちオープンスタブとして作用する。

オープンスタブはインピーダンスマッチング等の目的で積極的に利用されることもあるが、上記のようなオープンスタブは貫通ビア１８の剰余部分で構成されるものであり、伝送線路の長さ等を制御することは事実上不可能である。このため、貫通ビア１８の剰余部分として生じるこのようなオープンスタブは、インピーダンス不整合による伝送損失を生じる原因となる。

次に、本実施形態による回路基板について図２を用いて説明する。図２（ａ）は本実施形態による回路基板の構造を示す概略断面図、図２（ｂ）は本実施形態による回路基板のビア開口部パッド部の構造を示す平面図である。

回路基板の基体としての基板１０は、所定の配線パターンが形成された複数の配線層１２が絶縁層１４を介して積層されたものである。図２（ａ）に示す回路基板では、配線層１２ａ〜１２ｔが絶縁層１４を介して積層されている。

基板１０には、これを貫通するスルーホール１６が開口されている。スルーホール１６内には、貫通ビア１８が形成されている。貫通ビア１８は、スルーホール１６の内壁部分に形成されたビア部と、基板１０の表面のスルーホール１６を囲む領域に形成されたパッド部とを有している。ここでは、基板１０の表面１０ａ側における貫通ビア１８のパッド部と基板１０の表面１０ａ上に形成された配線層１２ａとを一括してビア開口部パッド２０と呼び、基板１０の表面１０ｂ側における貫通ビア１８のパッド部と基板１０の表面１０ｂ上に形成された配線層１２ｔとを一括して電極パッド２２と呼ぶこととする。

ここで、本実施形態による回路基板は、配線層１２ｂ〜１２ｒのうち最もビア開口部パッド２０に近接して設けられた配線層１２ｂが一定電圧に固定された定電圧配線層であり、ビア開口部パッド２８が絶縁層１４を介して配線層１２ｂと対向していることを主たる特徴としている。具体的には、図２（ｂ）に示すように、ビア開口部パッド２０の外径が、貫通ビア１８を接続しないように配線層１２ｂに設けられた開口部３０の径（クリアランス径）以上の値になっている。

すなわち、本実施形態による回路基板では、貫通ビア１８の剰余部分の端部（ビア開口部パッド２０）と定電圧配線層（配線層１２ｂ）との間に、絶縁層１４をキャパシタ誘電体膜とし、配線層１２ｂとビア開口部パッド２０とをキャパシタ誘電体膜を挟持する一対の電極とするキャパシタ３２が接続されている。キャパシタ３２は、図２（ｂ）に斜線部で示すように、スルーホール１６を囲むようにドーナツ状に形成されている。

このように、貫通ビア１８のオープンスタブと定電圧配線層との間にキャパシタ３２を設けることにより、オープンスタブの共振周波数をずらすことができる。これにより、任意の周波数領域における反射損失を低減することができる。

キャパシタ３２の容量は、配線層１２ｂとビア開口部パッド２８との重なり部分の面積、すなわち配線層１２ｂのクリアランス径とビア開口部パッド２８の外径とにより変化する。したがって、従来の回路基板の製造方法において配線層１２ｂ及びビア開口部パッド２８のパターンを変更するだけで、任意の容量のキャパシタ３２を実現することができる。

ビア開口部パッド２０に近接して設けられる定電圧配線層は、一定電圧に固定された配線層であればよく、接地電位に固定されたグラウンド層や、電源電圧に固定された電源層を適用することができる。一定電圧に固定された配線層を用いることにより、入力信号の変化に伴うキャパシタの特性変動が生じることなく、オープンスタブでの伝送損失を安定して低減することができる。

なお、従来の回路基板では、製造上のマージン確保等の観点から、スルーホール部における配線層のクリアランス径は十分に大きく確保されており、ビア開口部パッドの径と比較して大きかった。従来の回路基板においてビア開口部パッドの直下に定電圧配線層を構成する配線層を設けた場合にはビア開口部パッドと定電圧配線層との間にキャパシタは形成されるが、キャパシタの容量値は電極間距離に反比例するため、オープンスタブにおける損失を低減するに十分な容量値を得ることができない。

従来技術では、前述のようにオープンスタブを無くした回路基板の構造が検討されてきた。また、ディスクリートなキャパシタを回路基板内部に設置することにより、任意の周波数領域での損失を低減する方法については、部品内蔵回路基板として多くの手法・構造が検討されている。しかしながら、ディスクリートなキャパシタを歩留まり良く回路基板内に設置することが困難であると同時に、キャパシタとして使用する材料が回路基板製造プロセスに適応する必要があり、低コストでキャパシタ内蔵基板を製造することが困難である。

キャパシタを基板表面に設置することで損失を低減することも可能であるが、その場合の設置位置はオープンスタブ開口部に近接している必要がある。また、キャパシタを基板表面に設置する場合、オープンスタブのビア開口部パッド直下に設置する場合と同じキャパシタンスで得られる損失低減効果が小さい。

図３は、貫通ビア１８の剰余部分における等価回路を示したものである。ビア開口部パッド２０と配線層１２ｂとの間のキャパシタが、上述のキャパシタ３２である。これに対し、ビア開口部パッド２０の表面にキャパシタを接続した場合には図示するような表面キャパシタ３４となり、キャパシタ３２と同等の効果を得ることはできない。

図４は、透過損失の周波数依存性をシミュレーションにより求めた結果を示すグラフである。このシミュレーションでは、スルーホール径が３００μｍであり、オープンスタブの長さが１５００μｍである回路基板を想定した。

図中、点線（比較例）は、ビア開口部パッドの外径が６００μｍであり、定電圧配線層としてのグラウンド層のクリアランス径が１０００μｍである従来構造の場合の特性である。この場合のキャパシタ容量は、０．２ｐＦである。一点鎖線（実施例１）は、ビア開口部パッドの外径が８００μｍであり、定電圧配線層としてのグラウンド層のクリアランス径が８００μｍである本発明の構造の場合の特性である。この場合のキャパシタ容量は、１．０ｐＦ（従来構造の５倍）である。実線（実施例２）は、ビア開口部パッドの外径が１０００μｍであり、定電圧配線層としてのグラウンド層のクリアランス径が８００μｍである本発明の構造の場合の特性である。この場合のキャパシタ容量は、１０ｐＦ（従来構造の５０倍）である。また、グラフの縦軸は、貫通ビアを一つ通過したときの透過損失の値を示している。

比較例の場合、共振周波数は約１３．１ＧＨｚであり、１０ＧＨｚにおける透過損失の値はおよそ６．５ｄＢである。これに対し、実施例１の場合、共振周波数は約６．８ＧＨｚまで低下し、１０ＧＨｚにおける透過損失の値をおよそ５ｄＢまで低減することができる。また、実施例２の場合、共振周波数は更に低下し、１０ＧＨｚにおける透過損失の値をおよそ２ｄＢまで低減することができる。

キャパシタ３２の容量値は、使用する信号周波数における透過損失が十分に小さくなるように、適宜設定することが望ましい。例えば、図４のシミュレーションに用いた回路基板において、使用する信号周波数が１０ＧＨｚであると仮定すると、ビア開口部パッドの端部とグラウンド層の端部とが大きく離間している従来構造の場合のキャパシタ容量に対して５倍以上、望ましくは５０倍以上のキャパシタ容量を有するキャパシタ３２を貫通ビア１８のオープンスタブとグラウンド層との間に設けることにより、貫通ビア１８のオープンスタブに起因する伝送損失を低減することができる。或いは、共振点の周波数が、使用する周波数領域の中心周波数（例えば１０ＧＨｚ）に対して７０％以下（例えば６．８ＧＨｚ）又は１３０％以上（例えば１３．１ＧＨｚ）になるキャパシタ３０を、貫通ビア１８の剰余部分の末端とグラウンド層との間に設けることにより、貫通ビア１８の剰余部分に起因する伝送損失を低減することができる。

キャパシタ３２のキャパシタ容量を変化する方法は種々考えられるが、ビア開口部パッド２０の外径及びスルーホール１６部における配線層１２ｂのクリアランス径を変える上述の方法は、製造工程を変更する必要がなく製造コストも増加しないことから極めて有効である。

グラウンド層を構成する配線層１２ｂとビア開口部パッド２０との間の重なり合う面積を増加するだけでは配置上の制約等により十分なキャパシタ容量を確保できないような場合には、例えば以下に示す手法によりキャパシタ容量を増加することが可能である。

キャパシタ容量は、電極の対向面積を変えるほか、誘電体膜の誘電率や膜厚を変えることによっても制御することができる。したがって、キャパシタ３２のキャパシタ容量を更に増加するために、例えば図５に示すように、グラウンド層を構成する配線層１２ｂとビア開口部パッド２０との間に設けられる絶縁層を、強誘電体材料等よりなる誘電率の高い絶縁層１４ａにより構成するようにしてもよい。

この場合、図５に示すように絶縁層１４ａの全体を強誘電体材料により構成するようにしてもよいし、図６に示すようにグラウンド層を構成する配線層１２ｂとビア開口部パッド２０との間の領域に選択的に強誘電体材料等よりなる絶縁層１４ａを設けるようにしてもよい。また、絶縁層１４ａは、強誘電体層、接着層など、複数の異なる材料で形成された層からなる積層構造としてもよい。

或いは、例えば図７に示すように、グラウンド層を構成する配線層１２ｂとビア開口部パッド２０との間に、他の層間絶縁層よりも膜厚の薄い絶縁層１４ｂを設けてキャパシタ容量を増加するようにしてもよい。この場合、絶縁層１４ｂとして例えばポリイミドフィルム等の絶縁性に優れた材料を用いることにより、絶縁性を確保しつつ容易にキャパシタ容量を増加することができる。

次に、本実施形態による回路基板の製造方法について図８乃至図１０を用いて説明する。

まず、両面に所定の配線パターンを有する配線層１２が形成された複数の樹脂シート４２ａ〜４２ｊと、熱硬化していない半硬化状態の樹脂シートである複数のプリプレグ４４ａ〜４４ｉとを用意する。

ここでは、樹脂シート４２ａの各面にそれぞれ配線層１２ａ，１２ｂが形成され、樹脂シート４２ｂの各面にそれぞれ配線層１２ｃ，１２ｄが形成され、樹脂シート４２ｃの各面にそれぞれ配線層１２ｅ，１２ｆが形成され、樹脂シート４２ｄの各面にそれぞれ配線層１２ｇ，１２ｈが形成され、樹脂シート４２ｅの各面にそれぞれ配線層１２ｉ，１２ｊが形成され、樹脂シート４２ｆの各面にそれぞれ配線層１２ｋ，１２ｌが形成され、樹脂シート４２ｇの各面にそれぞれ配線層１２ｍ，１２ｎが形成され、樹脂シート４２ｈの各面にそれぞれ配線層１２ｏ，１２ｐが形成され、樹脂シート４２ｉの各面にそれぞれ配線層１２ｑ，１２ｒが形成され、樹脂シート４２ｊの各面にそれぞれ配線層１２ｓ，１２ｔが形成されているものとする（図８）。

また、樹脂シート４２ｉに形成された配線層１２ｉと樹脂シート４２ｊに形成された配線層１２ｔとが貫通ビア１８により接続する配線層であり、樹脂シート４２ａに形成された配線層１２ｂが定電圧配線層としてのグラウンド層であるものとする。

また、配線層１２ｂの貫通ビア形成予定領域におけるクリアランス径（開口部３０の径）は、例えば８００μｍとする。

次いで、配線層１２が形成された樹脂シート４２ａ〜４２ｊとプリプレグ４４ａ〜４４ｉとを位置合わせしながら図８に示すように互い違いに積み重ね、真空加熱プレスにより一括積層する。これにより、プリプレグが熱硬化し、配線層１２ａ〜１２ｔが樹脂材料よりなる絶縁層１４を介して積層された基板１０が形成される（図９（ａ））。

次いで、基板１０の貫通ビア１８の形成予定領域に、ドリルによりスルーホール１６を開口する。このとき、配線層１２ｑは、図９（ａ）に示すように貫通ビア１８の形成予定領域に延在して形成されており、スルーホール１６の形成後にはその側壁部分がスルーホール１６内に露出する（図９（ｂ））。

次いで、めっき法により、スルーホール１６の内壁を含む基板１０の全面に銅膜４６を形成する（図１０（ａ））。このとき、配線層１２ｑの側壁部分はスルーホール１６内に露出しているため、形成した銅膜４６はスルーホール１６内において配線層１２ｑの側壁部分に接続される。

次いで、フォトリソグラフィーにより、銅膜４６と配線層１２ａ，１２ｔとを一括してパターニングし、スルーホール１６内に形成された銅膜４６よりなるビア部と、基板１０の表面１０ａのスルーホール１６を囲む領域に形成され、配線層１２ａ及び銅膜４６よりなるビア開口部パッド２０と、スルーホール１６内に形成された銅膜４６よりなるビア部と、基板１０の表面１０ｂのスルーホール１６を囲む領域に形成され、配線層１２ｔ及び銅膜４６よりなる電極パッド２２とを有する貫通ビア１８を形成する（図１０（ｂ））。

このとき、ビア開口部パッド２０の外径を例えば１０００μｍとする。これにより、グラウンド層としての配線層１２ｂとの間に重なり部分が形成され、ビア開口部パッド２０と配線層１２ｂとの間には絶縁層１４をキャパシタ誘電体膜とするキャパシタ３２が形成される。

こうして、本実施形態による回路基板を製造することができる。

図５乃至図７に示す回路基板を製造する場合にあっては、強誘電体材料よりなる樹脂シート４２ａを用いるか（図５）、ビア開口部パッド２０の形成領域に選択的に強誘電体材料が形成された樹脂シート４２ａを用いるか（図６）、又は膜厚の薄い樹脂シート４２ａを用いればよい。

このように、本実施形態によれば、貫通ビアの剰余部分の末端とグラウンド層との間に、ビア開口部パッドとグラウンド層とを一対の電極とするキャパシタを形成するので、オープンスタブの共振周波数をずらすことができる。また、このキャパシタの容量は、グラウンド層とビア開口部パッドとの重なり部分の面積、すなわちグラウンド層のクリアランス径とビア開口部パッドの外径とにより制御できるので、従来の回路基板の製造方法においてグラウンド層及びビア開口部パッドのパターンを変更するだけで、任意の容量のキャパシタを実現することができる。これにより、任意の周波数領域における反射損失を低減することができ、オープンスタブでの伝送損失を低減した高速伝送回路基板を容易かつ低コストで提供することが可能となる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、貫通ビア１８の一端にキャパシタ３０を設けたが、貫通ビア１８の両端にキャパシタ３０を設けてもよい。貫通ビア１８によっては、基板１０の両面側にオープンスタブが形成されることも考えられる。このような場合には、貫通ビア１８の両端にキャパシタ３０を設けることが望ましい。

また、上記実施形態では、ビア開口部パッド２８及びグラウンド層のクリアランス部を円形形状としたが、ビア開口部パッド２８及びグラウンド層の形状はこれに限定されるものではない。本願発明は、ビア開口部パッドとグラウンド層との間に重なり部分を設けてキャパシタを構成することがポイントであり、ビア開口部パッドやグラウンド層のパターンに依存するものではない。

また、上記実施形態では、両面に配線層が形成された１０枚の樹脂シートを積層して基板１０を形成したが、樹脂シートの枚数はこれに限定されるものではない。また、必ずしも両面に配線層が形成された樹脂シートを用いる必要はなく、片面に配線層が形成された樹脂シートや銅箔等を用いて基板を形成してもよい。

以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。

（付記１）複数の配線層と絶縁層とが交互に積層された基板と、
前記基板を貫通するスルーホール内に形成され、前記スルーホールの内壁部分において複数の前記配線層のうちの一部の前記配線層と電気的に接続されたビア部と、前記基板の表面の前記スルーホールを囲む領域に形成され、前記ビア部に接続されたパッド部とを有する貫通ビアとを有し、
複数の前記配線層の少なくとも一層が一定電圧に固定された定電圧配線層であり、前記スルーホールが形成された領域の前記定電圧配線層に、前記貫通ビアを接続しないように貫通させるための開口部が形成された回路基板であって、
前記定電圧配線層は、前記パッド部に最も近い前記配線層であり、
前記パッド部の外径は、前記定電圧配線層に形成された前記開口部の径以上であり、
前記パッド部、前記定電圧配線層及びこれらの間に形成された前記絶縁層により、キャパシタが構成されている
ことを特徴とする回路基板。

（付記２）付記１記載の回路基板において、
前記定電圧配線層は、電源層又はグラウンド層である
ことを特徴とする回路基板。

（付記３）付記１又は２記載の回路基板において、
前記パッド部は、前記配線層の接続に寄与しない前記貫通ビアの端部に設けられている
ことを特徴とする回路基板。

（付記４）付記１乃至３のいずれか１項に記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層の厚さは、他の前記絶縁層の厚さよりも薄い
ことを特徴とする回路基板。

（付記５）付記４記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層を構成する前記絶縁材料は、ポリイミドである
ことを特徴とする回路基板。

（付記６）付記１乃至５のいずれか1項に記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層を構成する絶縁材料の誘電率は、他の前記絶縁層を構成する絶縁材料の誘電率よりも大きい
ことを特徴とする回路基板。

（付記７）付記６記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層は、前記パッド部と前記パッド部に最も近い前記配線層とが対向する領域における前記絶縁材料の誘電率が、他の領域における前記絶縁材料の誘電率よりも大きい
ことを特徴とする回路基板。

（付記８）付記１乃至７のいずれか１項に記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層は、誘電率が異なる絶縁材料よりなる層を２層以上有する
ことを特徴とする回路基板。

（付記９）付記１乃至８のいずれか１項に記載の回路基板において、
前記キャパシタのキャパシタ容量は、前記貫通ビアによる任意の周波数領域における反射損失を低減するように設定されている
ことを特徴とする回路基板。

（付記１０）付記９記載の回路基板において、
前記キャパシタ容量は、前記パッド部の外径が前記定電圧配線層に形成された開口部の径より小さい場合におけるキャパシタ容量の５倍以上である
ことを特徴とする回路基板。

（付記１１）付記９記載の回路基板において、
前記キャパシタ容量は、前記パッド部の外径が前記定電圧配線層に形成された開口部の径より小さい場合におけるキャパシタ容量の５０倍以上である
ことを特徴とする回路基板。

（付記１２）付記９記載の回路基板において、
前記任意の周波数領域の中心周波数を１００％としたときに、前記貫通ビアによる共振点の周波数が７０％以下又は１３０％以上になるように、前記キャパシタの前記キャパシタ容量が設定されている
ことを特徴とする回路基板。

本発明の一実施形態による回路基板の構造を示す概略断面図である。本発明の一実施形態による回路基板の構造を示す概略図である。貫通ビアの剰余部分における等価回路を示す図である。透過損失の周波数依存性をシミュレーションにより求めた結果を示すグラフである。本発明の一実施形態の変形例による回路基板の構造を示す概略図（その１）である。本発明の一実施形態の変形例による回路基板の構造を示す概略図（その２）である。本発明の一実施形態の変形例による回路基板の構造を示す概略図（その３）である。本発明の一実施形態による回路基板の製造方法を示す工程断面図（その１）である。本発明の一実施形態による回路基板の製造方法を示す工程断面図（その２）である。本発明の一実施形態による回路基板の製造方法を示す工程断面図（その３）である。

符号の説明

１０…基板
１０ａ，１０ｂ…表面
１２…配線層
１４…絶縁層
１６…スルーホール
１８…貫通ビア
２０…ビア開口部パッド
２２…電極パッド
２４…半田バンプ
２６…半導体チップ
２８…オープンスタブ
３０…開口部
３２…キャパシタ
３４…表面キャパシタ
４２…樹脂シート
４４…プリプレグ
４６…銅膜

Claims

複数の配線層と絶縁層とが交互に積層された基板と、
前記基板を貫通するスルーホール内に形成され、前記スルーホールの内壁部分において複数の前記配線層のうちの一部の前記配線層と電気的に接続されたビア部と、前記基板の表面の前記スルーホールを囲む領域に形成され、前記ビア部に接続されたパッド部とを有する貫通ビアとを有し、
複数の前記配線層の少なくとも一層が一定電圧に固定された定電圧配線層であり、前記スルーホールが形成された領域の前記定電圧配線層に、前記貫通ビアを接続しないように貫通させるための開口部が形成された回路基板であって、
前記定電圧配線層は、前記パッド部に最も近い前記配線層であり、
前記パッド部の外径は、前記定電圧配線層に形成された前記開口部の径以上であり、
前記パッド部、前記定電圧配線層及びこれらの間に形成された前記絶縁層により、キャパシタが構成されている
ことを特徴とする回路基板。
請求項１記載の回路基板において、
前記定電圧配線層は、電源層又はグラウンド層である
ことを特徴とする回路基板。
請求項１又は２記載の回路基板において、
前記パッド部は、前記配線層の接続に寄与しない前記貫通ビアの端部に設けられている
ことを特徴とする回路基板。
請求項１乃至３のいずれか１項に記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層の厚さは、他の前記絶縁層の厚さよりも薄い
ことを特徴とする回路基板。
請求項４記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層を構成する前記絶縁材料は、ポリイミドである
ことを特徴とする回路基板。
請求項１乃至５のいずれか1項に記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層を構成する絶縁材料の誘電率は、他の前記絶縁層を構成する絶縁材料の誘電率よりも大きい
ことを特徴とする回路基板。
請求項６記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層は、前記パッド部と前記パッド部に最も近い前記配線層とが対向する領域における前記絶縁材料の誘電率が、他の領域における前記絶縁材料の誘電率よりも大きい
ことを特徴とする回路基板。
請求項１乃至７のいずれか１項に記載の回路基板において、
前記パッド部と前記定電圧配線層との間の前記絶縁層は、誘電率が異なる絶縁材料よりなる層を２層以上有する
ことを特徴とする回路基板。
請求項１乃至８のいずれか１項に記載の回路基板において、
前記キャパシタのキャパシタ容量は、前記貫通ビアによる任意の周波数領域における反射損失を低減するように設定されている
ことを特徴とする回路基板。
請求項９記載の回路基板において、
前記キャパシタ容量は、前記パッド部の外径が前記定電圧配線層に形成された開口部の径より小さい場合におけるキャパシタ容量の５倍以上である
ことを特徴とする回路基板。