KR102043733B1 - 다층 배선 기판 - Google Patents

다층 배선 기판 Download PDF

Info

Publication number
KR102043733B1
KR102043733B1 KR1020147031223A KR20147031223A KR102043733B1 KR 102043733 B1 KR102043733 B1 KR 102043733B1 KR 1020147031223 A KR1020147031223 A KR 1020147031223A KR 20147031223 A KR20147031223 A KR 20147031223A KR 102043733 B1 KR102043733 B1 KR 102043733B1
Authority
KR
South Korea
Prior art keywords
strip line
wiring board
multilayer wiring
prepreg
high frequency
Prior art date
Application number
KR1020147031223A
Other languages
English (en)
Other versions
KR20150008090A (ko
Inventor
마사히로 카토
야스유키 코시카와
히로시 와다
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20150008090A publication Critical patent/KR20150008090A/ko
Application granted granted Critical
Publication of KR102043733B1 publication Critical patent/KR102043733B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0723Shielding provided by an inner layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

다층 배선 기판은, 절연층의 한쪽에 그라운드 패턴을, 다른쪽에 스트립 라인을 배치한 코어재와, 이 코어재의 스트립 라인 상에 배치한 프리프레그와, 이 프리프레그 상에 배치한 그라운드 패턴을 구비하는 스트립 구조를 갖는다. 이 다층 배선 기판에서는, 코어재가 고주파 대응 기재로 형성되며, 프리프레그가 범용 기재로 형성된다.

Description

다층 배선 기판{MULTILAYER WIRING BOARD}
본 발명은, 다층 배선 기판에 관한 것으로, 특히 고주파에 적용할 수 있는 다층 배선 기판에 관한 것이다.
종래의 다층 배선 기판의 대부분은, 1㎓보다 낮은 동작 주파수에서 이용되고 있었다. 그러나 최근, 전자 기기로 처리하는 정보량의 증대에 수반하여, 시스템의 소형화와 집적화에 의한 정보 처리 능력의 향상, 나아가 정보 처리 속도의 고속화(동작 주파수의 고주파화)가 진행하고 있다. 이러한 동향에 따라, 전자 기기에서 사용되는 다층 배선 기판에는, 소형화, 고밀도 배선, 고다층화, 및 고주파 대응(저 전송 손실)이 요망되고 있다.
특히 고주파 대응에 관해서는, 1㎓ 이상(특히 1∼3㎓ 정도)의 동작 주파수에서의 전송 손실이 작은 것이 요구되고 있다. 이러한 요구에 응하기 위해, 다층 배선 기판의 절연층용 재료로 고주파 대응 기재를 이용하고 있지만, 고주파 대응 기재를 이용하는 것에 따른 비용 상승 등의 과제가 있다.
그래서 특허문헌 1에는, 최외층에 고주파 대응 기재의 코어재를 이용하고, 내층에 범용 기재를 이용하는 것에 의해, 비교적 저렴하게 고주파 대응을 행한 다층 배선 기판이 개시되어 있다.
특허문헌 1 : 일본 특개 평6-005998호 공보
그러나 고주파 대응 기재는, 범용 기재에 비해, 비용이 높을 뿐 아니라, 전식성(電食性)이 뒤떨어지는 경향이 있다. 이 때문에, 특허문헌 1처럼, 고주파 대응 기재와 범용 기재를 이용하는 다층 배선 기판에서는, 비용 상승을 억제할 수 있어도, 전식성이 악화할 가능성이 있다. 또한, 특허문헌 1처럼, 고주파 신호 라인을 최외층에만 마련하는 경우뿐 아니라, 내층에도 마련할 필요가 있는 경우도 있다.
본 발명은, 고주파 특성과 전식성을 유지하면서, 비교적 저렴하고, 게다가 층 구성의 자유도가 큰 다층 배선 기판을 제공하는 것을 목적으로 한다.
본 발명에 따른 다층 배선 기판은, 절연층, 절연층의 한쪽에 배치되는 제 1 그라운드 패턴 및 절연층의 다른쪽에 배치되는 스트립 라인을 갖는 코어재와, 코어재의 스트립 라인 상에 배치되는 프리프레그와, 프리프레그 상에 배치되는 제 2 그라운드 패턴을 구비하고 있다. 이 다층 배선 기판에서는, 코어재의 절연층이 고주파 대응 기재를 포함하여 구성되며, 프리프레그가 범용 기재를 포함하여 구성된다.
여기서 사용하는 「고주파」란, 동작 주파수가 1㎓ 이상의 주파수를 의미하며, 한정되지 않지만, 특히 1∼3㎓ 정도인 주파수를 의미한다. 또한, 「저주파」란, 동작 주파수가 1㎓ 미만의 주파수를 의미한다. 또, 이하의 기재에서도 마찬가지이다.
상기 다층 배선 기판에 있어서, 스트립 라인의 저면은, 고주파 대응 기재를 포함하여 구성되는 절연층측에 위치해도 된다.
상기 다층 배선 기판에 있어서, 스트립 라인이 프리프레그측을 향해 볼록 형상이어도 된다.
상기 다층 배선 기판에 있어서, 스트립 라인의 저면의 표면 조도(粗度)가 스트립 라인의 표면의 표면 조도보다 커도 된다.
상기 다층 배선 기판에 있어서, 스트립 라인의 저면과 절연층의 접촉 면적은, 스트립 라인의 표면과 프리프레그의 접촉 면적과 동등 이상이어도 된다.
상기 다층 배선 기판에 있어서, 코어재와 프리프레그의 두께 비가 1대4∼5대1 사이의 어느 것이어도 된다. 또한, 상기 다층 배선 기판에 있어서, 스트립 라인의 라인 폭과 두께의 비가 1대1∼15대1 사이의 어느 것이어도 된다.
상기 다층 배선 기판에 있어서, 고주파 대응 기재는, 비유전율(比誘電率)이 4.00 미만이고, 또, 유전정접(誘電正接)이 0.0100 미만의 기재여도 된다. 또한, 상기 다층 배선 기판에 있어서, 범용 기재는, 경화 후의 비유전율이 4.20 이상이고, 또, 유전정접이 0.0130 이상이 되는 기재여도 된다.
상기 다층 배선 기판은, 코어재, 프리프레그 및 제 2 그라운드 패턴을 관통하는 스루홀을 더 구비하고 있어도 된다.
본 발명에 따르면, 고주파 특성 및 전식성을 유지하면서, 비교적 저렴한 다층 배선 기판을 제공할 수 있다.
[도 1] 본 발명의 다층 배선 기판의 실시형태의 일 예를 나타내는 단면 모식도이다.
[도 2] 본 발명의 다층 배선 기판의 실시형태의 일 예의 제조 방법을 나타내는 단면 모식도이다.
[도 3] 본 발명의 다층 배선 기판의 실시형태의 일 예의 제조 방법을 나타내는 단면 모식도이다.
[도 4] 본 발명의 다층 배선 기판의 실시형태의 일 예의 제조 방법을 나타내는 단면 모식도이다.
[도 5] 본 발명의 다층 배선 기판의 실시형태의 다른 예를 나타내는 단면 모식도이다.
[도 6] 비교예 1의 다층 배선 기판을 나타내는 단면 모식도이다.
[도 7] 비교예 2의 다층 배선 기판을 나타내는 단면 모식도이다.
본 발명의 다층 배선 기판의 실시형태의 일 예를 도 1에 나타낸다. 본 실시형태의 다층 배선 기판(1)은, 절연층(9), 절연층(9)의 한쪽에 배치되는 그라운드 패턴(2), 절연층(9)의 다른쪽에 배치되는 스트립 라인(3)을 갖는 코어재(4)와, 이 코어재(4)의 스트립 라인(3) 상에 배치한 프리프레그(5)와, 이 프리프레그(5) 상에 배치한 다른 그라운드 패턴(2)을 구비하는 스트립 구조(6)를 갖고 있다. 다층 배선 기판(1)에서는, 코어재(4)의 절연층(9)이 고주파 대응 기재로 형성되며, 프리프레그(5)가 범용 기재로 형성된다.
본 실시형태의 다층 배선 기판은, 고주파 특성, 저가격 및 전식성이 요구되는 분야 전반에 이용할 수 있는데, 특히, CIS(CMOS Image Sensor, CMOS : Complementary Metal-Oxide Semiconductor)용 PRB(Probe Card : 반도체 검사 지그용 탐침 부착 기판), 또는, 전자 부품 검사용 소켓 보드 등에 이용되면, 더 효과를 발휘하므로 바람직하다. 본 실시형태에서, 「고주파 특성」이란, 1㎓ 이상의 동작 주파수에서의 전송 손실이 낮아지는 특성인 것을 말하며, 한정되지 않지만, 특히 1㎓∼3㎓ 정도의 동작 주파수에서의 전송 손실이 낮아지는 특성을 말한다. 따라서, 고주파 특성이 향상된다란, 고주파에서의 전송 손실이 저하하는 것을 말한다.
스트립 구조란, 스트립 라인을, 절연층을 개재하여, 그라운드 패턴으로 양면으로부터 사이에 끼운 배선 구조를 말한다. 도 1에 나타내는 바와 같이, 본 발명의 일 실시형태에 따른 스트립 구조(6)에서는, 절연층(9)의 표리 중 한쪽에 그라운드 패턴(2)이, 다른쪽에 스트립 라인(3)이 배치되고, 스트립 라인(3) 상에 프리프레그(5)를 개재하여 다른 그라운드 패턴(2)이 배치된다. 또, 본 실시형태에서는, 도 1에 나타내는 바와 같이, 가장 아래쪽에 위치하는 스트립 구조(6)의 그라운드 패턴(2) 밑에는, 절연층(9)을 통해, 도체 패턴으로서 저주파 신호 라인(7)이 배치되어 있어, 마이크로 스트립 구조(16)를 구성하고 있다. 이 마이크로 스트립 구조(16)의 도체 패턴으로서, 저주파 신호 라인(7) 대신에, 스트립 라인(3) 또는 고주파 신호 라인(3)을 배치해도 된다. 여기서, 마이크로 스트립 구조(16)란, 스트립 라인(3)의 한쪽 면에만, 절연층(9)을 통해, 그라운드 패턴(2)을 배치한 배선 구조를 말한다.
코어재란, 절연층의 양면에 금속박을 붙여 맞춘 금속박 부착 적층판을 출발 재료로 하여 형성되고, 금속박 또는 도금 등을 패턴 형성하는 것에 의해, 절연층의 한쪽에 그라운드 패턴을, 다른쪽에 스트립 라인을 형성한 것을 말한다. 코어재를 형성하는 금속박 부착 적층판의 절연층에는, 고주파 대응 기재가 사용되며, 금속박으로서는, 절연층과 접착하는 매트면(Matte Surface)의 표면 조도를 작게 한 것 등이 이용된다. 금속박으로서는, 일반적인 다층 배선 기판의 제조에 이용되는 동박(銅箔), 알루미늄박, 또는 니켈박 등을 이용할 수 있는데, 입수 및 가공하기 쉬운 점에서, 동박이 바람직하다. 또한, 마찬가지 이유에서, 금속박 부착 적층판으로서는, 동박 부착 적층판이 바람직하다.
기재란, 절연층을 형성하기 위한 재료인 것을 말하며, 보강재에 절연 수지를 함침시켜 경화시킨 것, 또는, 보강재를 갖지 않는 절연 수지를 경화시킨 것을 들 수 있다. 또한, 고주파 대응 기재란, 비유전율이 4.00 미만이고, 또, 유전정접이 0.0100 미만인 기재를 말하는데, 입수하기 쉬운 점에서, 비유전율이 3.30∼3.90이고, 또, 유전정접이 0.0020∼0.0070인 기재가 바람직하며, 고주파 특성이 더 뛰어나다는 점에서, 비유전율이 3.30∼3.50이고, 또, 유전정접이 0.0020∼0.0030인 기재가 더 바람직하다. 여기서, 비유전율 및 유전정접의 값은, 모두 트리플레이트 스트립 라인 공진기법(IPC-TM-650 2.5.5.5)에 의해 측정한 1㎓에서의 값이며, 이하, 마찬가지이다. 고주파 대응 기재로서는, 보강재인 유리 섬유에 절연 수지를 함침시켜 반경화시킨 GFA-2, HE679G, FX-2, FX-3, LX-67Y, LZ-71G(모두 히타치가세이 가부시키가이샤제, 상품명), MEGTRON4, MEGTRON6(모두 파나소닉 가부시키가이샤제, 상품명), N4000-13, N4000-13SI(모두 PARK ELECTROCHEMICAL사제, 상품명) 등을 이용할 수 있다. 또한, 이 고주파 대응 기재와 금속박을 이용한 금속박 부착 적층판으로서는, MCL-FX-2, MCL-LX-67Y, MCL-LZ-71G(모두 히타치가세이 가부시키가이샤제, 상품명, 「MCL」은 등록상표), MEGTRON4, MEGTRON6(모두 파나소닉 가부시키가이샤제, 상품명), N4000-13, N4000-13SI(모두 PARK ELECTROCHEMICAL사제, 상품명) 등을 이용할 수 있다. 그라운드 패턴 및 스트립 라인의 패턴 형성은, 서브트랙트법 등으로 행할 수 있다.
프리프레그란, 보강재에 절연 수지를 함침시켜, 반경화 상태로 한 시트 모양의 것, 또는, 이 반경화 상태의 시트 모양의 것을 이용하여, 가열 가압에 따른 적층 일체화 등으로 경화 형성한 절연층을 말한다. 본 실시형태에서 이용하는 프리프레그는, 범용 기재로 형성된다. 범용 기재란, 경화 후의 비유전율이 4.20 이상이고, 또, 유전정접이 0.0130 이상이 되는 기재를 말한다. 범용 기재의 보강재로서는, 종이, 또는, 유리 섬유 혹은 아라미드 섬유 등을 이용한 직포 혹은 부직포를 이용할 수 있다. 또한, 절연 수지로서는, 에폭시 수지, 폴리이미드 수지, 또는, 페놀 수지 등의 열경화성 수지를 사용할 수 있다. 이러한 범용 기재로는, 예를 들면, 에폭시계로서는, FR-4재(Flame Retardant Type 4), 또는, FR-5재(Flame Retardant Type 5)를 들 수 있으며, 폴리이미드계로는, GPY재를 들 수 있다. 또한, 유리 에폭시 다층 재료(ANSI FR-4 그레이드품)로 시판되는 에폭시계 범용 기재로서는, GEA-679, GEA-67, E-67, E-679, E-679F, BE-67G, 또는, E-75G(모두 히타치가세이 가부시키가이샤제, 상품명) 등을 들 수 있다. 또한, 폴리이미드 다층 재료(ANSI GPY 그레이드품)로 시판되는 폴리이미드계 범용 기재로서는, I-671(히타치가세이 가부시키가이샤제, 상품명) 등을 들 수 있다.
그라운드 패턴이란, 스트립 라인을 적성(適性)으로 안정된 특성 임피던스 값을 실현하도록 하고, 또한 저 노이즈화 하는 작용을 갖는 도체 패턴이다. 일반적으로, 베타 모양의 패턴으로 형성되며, 절연층을 개재하여, 스트립 라인을 상하 양측으로부터 사이에 두도록 배치된다. 본 실시형태에서는, 도 1에 나타내는 바와 같이, 그라운드 패턴(2, 2)은, 프리프레그(절연층)(5) 및 절연층(9)(또는 기재(9))을 개재하여, 스트립 라인(3)을 상하 양측으로부터 사이에 두도록 배치된다.
스트립 라인이란, 고주파로 동작하는 신호를 전하는 도체 패턴으로, 고주파 신호 라인이라고도 한다. 또한, 스트립 라인은, 스트립 구조에 있어서, 그라운드 패턴에 끼워진 절연층의 내부에 배치된다. 본 실시형태에서는, 도 1에 나타내는 바와 같이, 스트립 구조(6)에서, 그라운드 패턴(2)에 끼워진 프리프레그(절연층)(5)와 절연층(9)(또는 기재(9)) 사이, 즉 절연층의 내부에 배치된다.
본 실시형태에서는, 상술한 바와 같이, 코어재가 고주파 대응 기재로 형성되고, 프리프레그가 범용 기재로 형성된다. 코어재를 구성하는 금속박은, 매트면을 코어재의 절연층측을 향해 적층하기 때문에, 금속박 또는 도금을 패턴 형성하여 형성되는 단면(斷面)이 거의 사각형인 스트립 라인은, 그 저면, 즉 금속박의 매트면이, 코어재의 절연층측에 배치된다. 매트면이란, 반대 면이 되는 샤이니면(Shiny Surface)보다 요철이 큰 쪽의 면을 말한다. 이 때문에, 코어재가 고주파 대응 기재로 형성되는 것에 의해, 더 고주파 특성에 영향을 주는 스트립 라인의 저면, 즉 요철이 크고 또 전송로가 길어지는 면이, 고주파 대응 기재인 코어재측에 배치되게 된다. 또한, 스트립 라인 상에 배치되는 프리프레그가 범용 기재로 형성되는 것에 의해, 고주파 특성에의 영향이 작은 스트립 라인의 표면측(금속박의 샤이니면측)이 고주파 대응 기재에 비해 저렴한 범용 기재가 된다. 또, 여기서 말하는 「표면」이란, 코어재의 절연층측에 배치되는 저면에 대향하는 측의 면인 것을 말하며, 측면은 포함하지 않는다. 범용 기재는, 고주파 대응 기재에 비해, 기재가 얇아도, 스트립 라인 등의 도체 패턴에 대한 매립성이 양호하고, 그 결과, 전식성도 뛰어나다. 따라서, 코어재가 고주파 대응 기재로 형성되고, 프리프레그가 범용 기재로 형성되는 것에 의해, 고주파 특성과 전식성을 유지하고, 또 비용을 억제 가능한 다층 배선 기판을 제공하는 것이 가능해진다. 또, 스트립 라인 상에는 범용 기재의 프리프레그를 배치하므로, 고주파 신호 라인을 내층에 마련할 수 있다. 따라서, 다층 배선 기판으로서의 층 구성의 자유도를 확대하는 것도 가능해진다.
또한, 상술한 다층 배선 기판에서는, 스트립 구조의 스트립 라인의 저면이, 고주파 대응 기재측에 위치해 있다. 스트립 라인의 저면이란, 스트립 라인의 절연층측(코어재)의 면인 것을 말한다. 코어재를 구성하는 금속박은, 매트면을 절연층측을 향해 적층하기 때문에, 금속박 또는 도금을 패턴 형성하여 형성되는 스트립 라인은, 그 저면, 즉 금속박의 매트면이, 코어재의 절연층측에 배치된다. 이 때문에, 더 고주파 특성에 영향을 주는 스트립 라인의 저면, 즉 요철(표면 조도)이 크고 또 전송로가 긴 면이, 고주파 대응 기재인 코어재측에 배치되게 되어, 고주파 특성을 개선할 수 있다.
스트립 라인은, 프리프레그측으로 볼록 형상인 것이 바람직하다. 이에 의해, 코어재로서 고주파 대응 기재를 사용하고, 절연층의 양면에 적층된 금속박 또는 도금을 서브트랙트법 등에 의해 패턴 형성하는 것만으로, 고주파 특성이 뛰어난 스트립 라인을 용이하게 형성할 수 있다. 또한, 코어재의 금속박은, 매트면을 절연층측을 향해 배치하므로, 필연적으로, 스트립 라인의 저면(금속박의 매트면)이, 코어재의 절연층측(고주파 대응 기재측)에 위치하게 된다.
스트립 라인의 저면의 표면 조도는, 스트립 라인의 표면의 표면 조도보다 큰 것이 바람직하다. 이에 의해, 스트립 라인의 저면과 고주파 대응 기재인 코어재의 절연층의 접촉 면적을, 스트립 라인의 표면과 범용 기재인 프리프레그의 접촉 면적보다 크게 할 수 있으므로, 스트립 라인의 고주파 특성이 고주파 대응 기재인 코어재의 영향을 한층 더 받기 때문에, 다층 배선 기판의 고주파 특성을 개선할 수 있다. 또, 「표면 조도」란, JIS B 0601-1998에서 규정되는 10점 평균 조도 Rz를 이용하여 나타내는 조도이다. 코어재로서 고주파 대응 기재를 이용한 동박 부착 적층판의 경우, 일반적으로 동박의 매트면이 코어재측에 배치된다. 이 때문에, 동박을 이용하여 패턴 형성하는 것에 의해, 스트립 라인을 형성한 경우, 스트립 라인의 저면의 표면 조도는, 동박의 매트면의 표면 조도(두께 12∼70㎛의 표준박이, Rz로서, 6.5∼23㎛)인 것이 일반적이다. 또한, 스트립 라인의 표면의 표면 조도는, 동박의 샤이니면의 표면 조도(두께 12∼70㎛의 표준박이, Rz로서, 1.0∼2.3㎛)이지만, 일반적으로는, 프리프레그와의 접착 강도를 증가시키기 위해, 산화구리 처리 또는 에칭 등에 의한 표면 거침화(粗化) 처리가 행해진다. 이 때문에, 스트립 라인의 표면 및 측면의 표면 조도는, Rz로서, 2∼4㎛가 되는 것이 일반적이다.
스트립 라인의 저면과 코어재의 절연층의 접촉 면적이, 스트립 라인의 표면과 프리프레그의 접촉 면적과 동등 이상인 것이 바람직하다. 이에 의해, 스트립 라인의 고주파 특성이 고주파 대응 기재인 코어재의 영향을 한층 더 받기 때문에, 다층 배선 기판의 고주파 특성을 개선할 수 있다.
코어재와 프리프레그의 두께 비가, 1:4∼5:1(1대4∼5대1) 사이의 어느 것인 것이 바람직하다. 다층 배선 기판에서는, 금속박을 제외한 코어재의 두께가 0.06∼0.3㎜, 금속박이나 도금을 패턴 형성하여 형성한 스트립 라인의 두께가 3∼30㎛인 경우가 많기 때문에, 적층 일체화 등에 의해 경화 형성한 후의 프리프레그의 두께가 0.06∼0.24㎜이면, 프리프레그에 의한 스트립 라인의 매립이 충분해져, 전식성이 확보 가능해진다.
스트립 라인의 라인 폭과 두께의 비가, 1:1∼15:1(1대1∼15대1) 사이의 어느 것인 것이 바람직하다. 다층 배선 기판에서는, 프리프레그에 의한 매립성을 고려하면, 스트립 라인의 두께가 3∼30㎛인 경우가 많기 때문에, 폭이 30∼500㎛이면, 서브트랙트법 등에 의한 패턴 형성이 용이해진다. 이에 의해, 스트립 라인의 단면 형상이, 정방형보다 세로가 길어지는 경우가 없으므로, 프리프레그에 의한 스트립 라인의 매립이 충분해져, 전식성이 확보 가능해진다.
다음으로, 본 발명의 다층 배선 기판의 실시형태의 일 예의 제조 방법을 설명한다.
우선, 도 2 (a)에 나타내는 바와 같이, 절연층(9)인 고주파 대응 기재의 양면에 금속박(8)을 적층한 금속박 부착 적층판(10)을 준비한다. 이어서, 도 2 (b)에 나타내는 바와 같이, 이 금속박 부착 적층판(10)의 금속박(8)을 패턴 형성하고, 절연층(9)의 한쪽에 그라운드 패턴(2)을, 다른쪽에 스트립 라인(3) 또는 저주파 신호 라인(7)을 형성하여, 코어재(4)를 제작한다. 코어재(4)에는 필요에 따라 스루홀(도시하지 않음)에 의한 층간 접속을 형성해도 된다. 그 경우는, 스루홀 내 및 표면의 금속박(8) 상에 도금이 형성되므로, 패턴 형성은 도금과 금속박(8)에 대해 행한다.
다음으로, 도 3에 나타내는 바와 같이, 절연층(9)이 고주파 대응 기재로 형성된 코어재(4)를 양측으로부터 사이에 두도록, 코어재(4)와 범용 기재로 형성된 프리프레그(5)를 번갈아 배치하고, 프리프레그(5)의 외측에는, 동박(8)을 배치한다. 이때, 동박(8) 대신에, 다른 코어재(4) 또는 다층 배선 기판(1)을 배치해도 된다. 이와 같이 각 부재를 배치한 후, 가열 가압 프레스 등에 의해 일체 성형하여, 도 4에 나타내는 적층체(11)를 얻는다. 필요에 따라, 관통 구멍에 의한 스루홀 또는 비관통 구멍에 의한 비아홀에 의한 층간 접속을 형성해도 된다. 그 경우는, 스루홀 또는 비아홀 내 및 표면의 금속박(8) 상에 도금(도시하지 않음)이 형성된다. 또한, 필요에 따라, 금속박(8) 또는 도금에 대해, 서브트랙트법 등에 의해 패턴 형성을 행한다. 또, 필요에 따라, 솔더 레지스트, 심볼 마크, 또는, 보호 도금(니켈-금 도금 등)을 형성한다. 이상에 의해, 도 1에 나타내는 다층 배선 기판(1)이 제작된다.
여기서, 본 발명의 다층 배선 기판의 실시형태의 다른 예를 도 5에 나타낸다. 본 실시형태의 다른 예에 따른 다층 배선 기판(21)은, 절연층(9), 절연층(9)의 한쪽에 배치된 그라운드 패턴(2), 및, 절연층(9)의 다른쪽에 배치된 스트립 라인(3)을 갖는 코어재(4)와, 이 코어재(4)의 스트립 라인(3) 상에 배치한 프리프레그(5)와, 이 프리프레그(5) 상에 배치한 다른 그라운드 패턴(2)을 구비하는 스트립 구조(6)를 갖는다. 이 다층 배선 기판(21)에서는, 코어재(4)의 절연층(9)이 고주파 대응 기재로 형성되며, 프리프레그(5)가 범용 기재로 형성된다. 또한, 다층 배선 기판(21)을 관통하는 관통 구멍(12) 내에 스루홀 도금(13)이 형성되는 것에 의해, 스루홀(14)이 형성된다. 최외층에는, 스루홀(14)과 접속하는 스루홀 랜드(15) 및 이 스루홀 랜드(15)와 접속하도록, 저주파 신호 라인(7) 또는 풋프린트(7)가 배치된다. 내층에는 스트립 라인(3) 또는 고주파 신호 라인(3), 혹은 저주파 신호 라인(7)이 배치되며, 스루홀 랜드(15)와 스루홀 도금(13)이 접속하는 것에 의해, 스루홀(14)과 전기적으로 접속된다. 또, 본 실시형태에서는, 마이크로 스트립 구조(16)의 도체 패턴으로서 저주파 신호 라인(7)을 배치했지만, 그 대신에, 스트립 라인(3) 또는 고주파 신호 라인(3)을 배치해도 된다.
이처럼, 최외층에는 저주파 신호 라인(7)을 배치하고, 내층에는 스트립 라인(3) 또는 고주파 신호 라인(3), 혹은 저주파 신호 라인(7)을 배치하는 것에 의해, 다층 배선 기판(21)에서는, 임피던스 제어가 용이하게 이루어져, 더 고주파 특성의 유지가 용이하게 된다. 즉, 다층 배선 기판(21)을 관통하는 스루홀(14)을 형성하면, 최외층에서는 동박(8) 상에 스루홀 도금(13)이 형성되므로, 에칭 등에 의해 패턴 형성할 때의 도체 두께가, 동박(8)만의 경우에 비해, 두꺼울 뿐 아니라, 편차도 크다. 이 때문에, 임피던스 제어의 경우에 영향이 큰 라인 폭의 정밀도가 저하하는 경향이 있다. 한편, 내층에서는, 동박에 대해서만 패턴 형성하면 되기 때문에, 최외층에 비해 도체의 두께가 얇고, 게다가 두께의 정밀도가 좋다. 이 때문에, 다층 배선 기판(21)에서는, 임피던스 제어의 경우에 중요한 라인 폭의 정밀도를 높일 수 있다. 따라서, 더 고주파 특성의 유지가 용이하게 이루어진다.
실시예
이하, 실시예를 들어 본 발명을 더 구체적으로 설명하지만, 본 발명은 이하의 실시예로 한정되는 것은 아니다.
우선, 도 2 (a)에 나타내는 바와 같이, 고주파 대응 기재를 이용한 양면 동박 부착 적층판(10)으로서, MCL-FX-2(히타치가세이 가부시키가이샤제, 상품명, 판 두께 0.1㎜, 「MCL」은 등록상표)를 준비했다. 이 양면 동박 부착 적층판(10)은, 동박으로서, 두께 18㎛의 일반 동박(매트면의 표면 조도가 Rz로서 7∼11㎛, 샤이니면이 Rz로서 1.0∼2.3㎛)을 사용하고 있으며, 동박의 매트면을 절연층측을 향해 적층되어 있다. 다음으로, 도 2 (b)에 나타내는 바와 같이, 이 양면 동박 부착 적층판(10)의 동박(두께 18㎛)을, 서브트랙티브법을 이용하여 패턴 형성하고, 한쪽 면에 그라운드 패턴(2)을, 다른쪽 면에 스트립 라인(3)이 되는 고주파 신호 라인(라인 폭 100㎛, 라인 길이 125㎜) 및 전식성 평가용의 빗살 무늬 패턴(라인 폭 90㎛, 라인 간극 90㎛, 도시하지 않음)을 형성함으로써 코어재(4)를 제작했다.
다음으로, 이 코어재(4)의 그라운드 패턴(2), 스트립 라인(3) 및 전식성 평가용 빗살 무늬 패턴의 각 패턴의 표면(동박의 샤이니면)에, 프리프레그와의 접착 강도를 증가시키기 위한 거침화 처리를 행했다. 거침화 처리는, MB100(맥더미드사제, 상품명)을 이용하여, 에칭량 2㎛의 조건으로 처리를 행했다. 이때의 스트립 라인(3)을 포함하는 패턴의 표면 조도는, Rz로서, 2∼4㎛이었다.
다음으로, 도 3에 나타내는 바와 같이, 범용 기재 프리프레그(5)로서, GEA-679(히타치가세이 가부시키가이샤제, 상품명, 두께 0.06㎜)를 4매 준비했다. 3매의 각 코어재(4)의 양측을 사이에 두도록, 코어재(4)를 1매와 프리프레그(5)를 1매를 번갈아 배치하고, 또 다층 배선 기판의 최외층이 되는 도체 패턴 형성용의 동박(8)(두께 18㎛)을 배치했다. 그 후, 190℃, 2시간의 조건으로, 가열ㆍ가압 프레스에 의해 일체 성형하여, 도 4에 나타내는 적층체(11)를 얻었다.
다음으로, 도 4의 적층체(11)에 대해, 도 5에 나타내는 바와 같이, 내층에 배치된 코어재(4)의 스트립 라인(3) 및 빗살 무늬 패턴(도시하지 않음)과 전기적으로 접속하도록, 스루홀용 관통 구멍(12)을 형성하고, 그 후, 이 관통 구멍(12)과 동박(8) 상에 스루홀 도금(13)(두께 30㎛의 전기 구리 도금)을 행하여, 스루홀(14)을 형성했다. 그 후, 동박(8)과 구리 도금을 구비한 도체를, 서브트랙티브법을 이용해서 패턴 형성하여, 도 5에 나타내는 바와 같이, 최외층에, 고주파 특성 및 전식성을 측정하기 위한 풋프린트(7) 및 스루홀 랜드(15)를 형성한 다층 배선 기판(21)을 얻었다.
(비교예 1)
이어서, 도 6에 나타내는 바와 같이, 범용 기재를 이용한 양면 동박 부착 적층판(109)으로서, MCL-E679(히타치가세이 가부시키가이샤제, 상품명, 판 두께 0.1㎜, 「MCL」은 등록상표)를 준비하여, 실시예와 마찬가지로 해서, 코어재(104)를 제작했다. 다음으로, 고주파 대응 기재의 프리프레그(105)로서, GFA-2(히타치가세이 가부시키가이샤제, 상품명, 두께 0.06㎜)를 준비하여, 실시예와 마찬가지로, 3매의 각 코어재의 양측을 사이에 두도록, 코어재를 1매와 프리프레그를 1매를 번갈아 배치하고, 또 다층 배선 기판의 최외층이 되는 도체 패턴 형성용 동박(두께 18㎛)을 배치하며, 실시예와 마찬가지로 하여, 가열ㆍ가압 프레스에 의해 일체 성형 해서, 적층체를 얻었다. 그 후, 실시예와 마찬가지로 하여, 도 6의 다층 배선 기판(101)을 얻었다.
(비교예 2)
또한, 도 7에 나타내는 바와 같이, 고주파 대응 기재를 이용한 양면 동박 부착 적층판(209)으로서, MCL-FX-2(히타치가세이 가부시키가이샤제, 상품명, 판 두께 0.1㎜, 「MCL」은 등록상표)를 준비해서, 실시예와 마찬가지로 하여, 코어재(204)를 준비했다. 다음으로, 고주파 대응 기재의 프리프레그(205)로서, GFA-2(히타치가세이 가부시키가이샤제, 상품명, 두께 0.06㎜)를 준비하여, 실시예와 마찬가지로, 3매의 각 코어재의 양측을 사이에 두도록, 코어재를 1매와 프리프레그를 1매를 번갈아 배치하며, 또 다층 배선 기판의 최외층이 되는 도체 패턴 형성용의 동박(두께 18㎛)을 배치하고, 실시예와 마찬가지로 하여, 가열ㆍ가압 프레스에 의해 일체 성형해서, 적층체를 얻었다. 그 후, 실시예와 마찬가지로 하여, 도 7의 다층 배선 기판(201)을 얻었다.
실시예 및 비교예 1, 2의 다층 배선 기판의 스트립 라인에 대해, Network Analyzer(Agilent Technologies사제, 상품명)을 사용하여, 각 코어재의 스트립 라인의 전송 손실을 구했다.
또, 실시예 및 비교예 1, 2의 다층 배선 기판의 빗살 무늬 패턴(전식성 평가 패턴)에 대해, 온도 85℃, 상대 습도 85%의 항온항습조 내에서, 100V의 직류 전압을 인가하여, 500시간 후의 절연 저항을 측정함으로써, 전식성을 평가했다.
표 1에, 실시예 및 비교예 1, 2의 다층 배선 기판의 스트립 라인에 대해, 1∼3㎓의 주파수(Frequency)에서의 전송 손실을 측정한 결과를 나타낸다. 실시예의 스트립 라인의 전송 손실(Transmisson loss)은, 비교예 1의 스트립 라인에 비해 전송 손실이 낮아, 양호한 고주파 특성을 나타냈다. 또한, 실시예의 스트립 라인의 전송 손실은, 비교예 2의 스트립 라인에 비해 전송 손실은 약간 뒤떨어지는 정도이고, 한편, 실시예의 다층 배선 기판의 제조 비용은, 비교예 2에 비해 대폭으로 저감할 수 있어, 코스트 퍼포먼스가 뛰어난 결과를 얻었다.
Figure 112014106913706-pct00001
표 2에, 실시예 및 비교예 1, 2의 다층 배선 기판의 전식성 평가 패턴에 대해, 온도 85℃, 상대 습도 85%의 항온항습조 내에서, 직류 100V의 전압을 인가하여, 500시간 후의 절연 저항을 측정한 결과를 나타낸다. 또, 절연 저항 측정은, Ultra Megohmmeter SM-8220(토아DKK 가부시키가이샤제, 상품명)을 사용하여, 인가 전압 100V, 인가 시간 60초로 했다. 또한, 실시예, 비교예 1, 2 모두, 측정한 전식성 평가 패턴의 N수는 5이며, 최대, 최소, 평균을 나타냈다. 이 결과, 실시예에서의 500시간 처리 후의 절연 저항의 변화율(저하율)은, 비교예 1, 2보다 현저히 작아, 열화가 적은 경향이 나타났다.
Figure 112014106913706-pct00002
본 발명은, 다층 배선 기판, 특히 고주파 용도로 이용하는 다층 배선 기판에 적용할 수 있다.
1, 21...다층 배선 기판 2...그라운드 패턴
3...스트립 라인 또는 고주파 신호 라인 4...코어재
5...프리프레그 6...스트립 구조
9...절연층 14…스루홀
16...마이크로 스트립 구조

Claims (10)

  1. 절연층, 상기 절연층의 한쪽에 배치되는 제 1 그라운드 패턴, 및, 상기 절연층의 다른쪽에 배치되는 스트립 라인을 갖는 코어재와,
    상기 코어재의 상기 스트립 라인 상에 배치되는 프리프레그와,
    상기 프리프레그 상에 배치되는 제 2 그라운드 패턴을 구비하며,
    상기 코어재의 상기 절연층이 고주파 대응 기재를 포함하여 구성되고, 상기 프리프레그가 범용 기재를 포함하여 구성되며,
    상기 스트립 라인의 저면의 표면 조도가 상기 스트립 라인의 표면의 표면 조도보다 크고, 상기 스트립 라인의 라인 폭과 두께의 비가 1대1∼15대1 사이의 어느 것이며, 상기 스트립 라인의 라인 폭이 30㎛∼500㎛이고 또 상기 스트립 라인의 두께가 3㎛∼30㎛인 다층 배선 기판.
  2. 청구항 1에 있어서,
    상기 스트립 라인의 저면은, 상기 고주파 대응 기재를 포함하여 구성되는 상기 절연층측에 위치하는 다층 배선 기판.
  3. 청구항 1 또는 2에 있어서,
    상기 스트립 라인이 상기 프리프레그측을 향해 볼록 형상인 다층 배선 기판.
  4. 청구항 1 또는 2에 있어서,
    상기 스트립 라인의 저면과 상기 절연층의 접촉 면적은, 상기 스트립 라인의 표면과 상기 프리프레그의 접촉 면적과 동등 이상인 다층 배선 기판.
  5. 청구항 1 또는 2에 있어서,
    상기 코어재와 상기 프리프레그의 두께 비가 1대4∼5대1 사이의 어느 것인 다층 배선 기판.
  6. 청구항 1 또는 2에 있어서,
    상기 고주파 대응 기재는, 비유전율(比誘電率)이 4.00 미만이고, 또, 유전정접이 0.0100 미만의 기재인 다층 배선 기판.
  7. 청구항 1 또는 2에 있어서,
    상기 범용 기재는, 경화 후의 비유전율이 4.20 이상이고, 또, 유전정접이 0.0130 이상이 되는 기재인 다층 배선 기판.
  8. 청구항 1 또는 2에 있어서,
    상기 코어재, 상기 프리프레그 및 상기 제 2 그라운드 패턴을 관통하는 스루홀을 더 구비하는 다층 배선 기판.
  9. 삭제
  10. 삭제
KR1020147031223A 2012-05-10 2013-05-09 다층 배선 기판 KR102043733B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-108459 2012-05-10
JP2012108459 2012-05-10
PCT/JP2013/063033 WO2013168761A1 (ja) 2012-05-10 2013-05-09 多層配線基板

Publications (2)

Publication Number Publication Date
KR20150008090A KR20150008090A (ko) 2015-01-21
KR102043733B1 true KR102043733B1 (ko) 2019-11-12

Family

ID=49550794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147031223A KR102043733B1 (ko) 2012-05-10 2013-05-09 다층 배선 기판

Country Status (5)

Country Link
US (1) US10085336B2 (ko)
JP (1) JP2013254952A (ko)
KR (1) KR102043733B1 (ko)
TW (1) TWI587758B (ko)
WO (1) WO2013168761A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10356916B2 (en) * 2015-06-29 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with inner layer and outer layers and method of manufacturing the same
JP2017020631A (ja) * 2015-07-15 2017-01-26 アズビル株式会社 ポジショナ
US9707738B1 (en) * 2016-01-14 2017-07-18 Chang Chun Petrochemical Co., Ltd. Copper foil and methods of use
KR102622767B1 (ko) * 2016-02-11 2024-01-09 주식회사 기가레인 연성회로기판
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
JP2019091767A (ja) * 2017-11-13 2019-06-13 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
TW202011563A (zh) * 2018-09-12 2020-03-16 矽品精密工業股份有限公司 電子封裝件
JP7328671B2 (ja) * 2019-05-09 2023-08-17 ナミックス株式会社 積層体
US11523502B2 (en) 2020-05-06 2022-12-06 Veea Inc. Method and procedure for miniaturing a multi-layer PCB
CN113179578B (zh) * 2021-04-26 2023-05-23 Tcl通讯(宁波)有限公司 一种叠设的fpc板及手机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066563A (ja) * 2004-08-26 2006-03-09 Cmk Corp マイクロストリップライン構造
JP2007096159A (ja) * 2005-09-30 2007-04-12 Alaxala Networks Corp 多層プリント配線板
JP2007234500A (ja) * 2006-03-03 2007-09-13 Jst Mfg Co Ltd 高速伝送用fpc及びこのfpcに接続されるプリント基板
JP2009016521A (ja) * 2007-07-04 2009-01-22 Nippon Mektron Ltd マイクロストリップライン構造およびその製造方法
WO2010103721A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325094A (en) * 1986-11-25 1994-06-28 Chomerics, Inc. Electromagnetic energy absorbing structure
JPH01139819A (ja) * 1987-11-27 1989-06-01 Nippon Carbon Co Ltd セラミックス繊維およびその製造法
US5928839A (en) * 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
JP3208737B2 (ja) 1992-06-22 2001-09-17 ソニー株式会社 多層プリント配線板及びその製造方法
US5500555A (en) * 1994-04-11 1996-03-19 Lsi Logic Corporation Multi-layer semiconductor package substrate with thermally-conductive prepeg layer
CN1265691C (zh) * 1996-12-19 2006-07-19 揖斐电株式会社 多层印刷布线板及其制造方法
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2002094195A (ja) * 2000-09-12 2002-03-29 Sony Corp 信号配線基板及び信号配線基板の製造方法
JP3649183B2 (ja) * 2001-12-27 2005-05-18 ソニー株式会社 フィルタ回路装置及びその製造方法
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
US6812803B2 (en) * 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
JP4576794B2 (ja) * 2003-02-18 2010-11-10 日立化成工業株式会社 絶縁樹脂組成物及びその使用
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
TWI226101B (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
TWI239603B (en) * 2003-09-12 2005-09-11 Advanced Semiconductor Eng Cavity down type semiconductor package
JP4325337B2 (ja) * 2003-09-19 2009-09-02 日立化成工業株式会社 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
KR101183272B1 (ko) * 2004-02-23 2012-09-14 조지아 테크 리서치 코오포레이션 Rf/무선 다중 대역 응용들을 위한 액정 폴리머 및 다층폴리머 기반 수동 신호 처리 부품들
US7796401B2 (en) * 2004-09-29 2010-09-14 Foundation For Advancement Of International Science Chip element
US7405698B2 (en) * 2004-10-01 2008-07-29 De Rochemont L Pierre Ceramic antenna module and methods of manufacture thereof
US7477118B2 (en) * 2005-01-20 2009-01-13 Kyocera Corporation High frequency device mounting substrate and communications apparatus
WO2007049376A1 (ja) * 2005-10-27 2007-05-03 Murata Manufacturing Co., Ltd. 高周波モジュール
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
US20070222052A1 (en) * 2006-03-24 2007-09-27 Kyocera Corporation Wiring structure, multilayer wiring board, and electronic device
US7439840B2 (en) * 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
JP5104507B2 (ja) * 2007-04-26 2012-12-19 日立化成工業株式会社 セミipn型複合体の熱硬化性樹脂を含有する樹脂ワニスの製造方法、並びにこれを用いたプリント配線板用樹脂ワニス、プリプレグ及び金属張積層板
US20090015278A1 (en) * 2007-07-12 2009-01-15 Hien Dang Apparatus to monitor substrate viability
US7741834B2 (en) * 2007-08-07 2010-06-22 International Business Machines Corporation Method to monitor substrate viability by a sensor mounted to a substrate
US8168891B1 (en) * 2007-10-26 2012-05-01 Force10 Networks, Inc. Differential trace profile for printed circuit boards
JP4613977B2 (ja) * 2008-04-28 2011-01-19 日立化成工業株式会社 薄層石英ガラスクロスを含むプリプレグ、およびそれを用いた配線板
WO2011040030A1 (ja) * 2009-10-01 2011-04-07 パナソニック株式会社 モジュールとその製造方法
CN102741352A (zh) * 2010-01-28 2012-10-17 三井化学株式会社 金属树脂复合体
JP2012009573A (ja) * 2010-06-23 2012-01-12 Sumitomo Bakelite Co Ltd 回路基板
JP5541122B2 (ja) * 2010-11-30 2014-07-09 山一電機株式会社 フレキシブル配線板
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20130077537A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 회로기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066563A (ja) * 2004-08-26 2006-03-09 Cmk Corp マイクロストリップライン構造
JP2007096159A (ja) * 2005-09-30 2007-04-12 Alaxala Networks Corp 多層プリント配線板
JP2007234500A (ja) * 2006-03-03 2007-09-13 Jst Mfg Co Ltd 高速伝送用fpc及びこのfpcに接続されるプリント基板
JP2009016521A (ja) * 2007-07-04 2009-01-22 Nippon Mektron Ltd マイクロストリップライン構造およびその製造方法
WO2010103721A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板

Also Published As

Publication number Publication date
WO2013168761A1 (ja) 2013-11-14
KR20150008090A (ko) 2015-01-21
US10085336B2 (en) 2018-09-25
US20150136447A1 (en) 2015-05-21
TWI587758B (zh) 2017-06-11
JP2013254952A (ja) 2013-12-19
TW201352094A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
KR102043733B1 (ko) 다층 배선 기판
US9425137B2 (en) Wiring board
KR100567087B1 (ko) 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
KR101980102B1 (ko) 리지드 플렉시블 pcb 제조방법
WO2006080073A1 (ja) 多層回路基板の製造方法、多層回路基板
JP5399995B2 (ja) 多層プリント配線板及び多層金属張積層板
KR102071763B1 (ko) 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP2007250818A (ja) 回路基板
WO2014199981A1 (ja) 絶縁被覆ワイヤ及びマルチワイヤ配線板
CN109792846A (zh) 多层印刷布线板、多层印刷布线板的制造方法
JP7238241B2 (ja) プリント回路基板
JPH09289128A (ja) プリントコイル用多層板の製造方法
JP2019029609A (ja) 配線基板及びその製造方法
CN106341945B (zh) 一种柔性线路板及其制作方法
JP2014192497A (ja) 配線基板
US20170271734A1 (en) Embedded cavity in printed circuit board by solder mask dam
JP2005236153A (ja) 多層回路基板およびその製造方法
US11122674B1 (en) PCB with coin and dielectric layer
KR200415210Y1 (ko) 리지드 플렉시블 인쇄회로기판
TW200529712A (en) Fabricating process of circuit board with embedded passive component
JPWO2017154432A1 (ja) 多層積層板及びこれを用いた多層プリント配線板の製造方法
JP2004311987A (ja) 多層基板
JP2005129619A (ja) 共振抑制用多層配線基板
JP2008084906A (ja) 配線回路基板
JPH1168309A (ja) 内層回路入り積層板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant