JP3926880B2 - 多層プリント板 - Google Patents
多層プリント板 Download PDFInfo
- Publication number
- JP3926880B2 JP3926880B2 JP07952297A JP7952297A JP3926880B2 JP 3926880 B2 JP3926880 B2 JP 3926880B2 JP 07952297 A JP07952297 A JP 07952297A JP 7952297 A JP7952297 A JP 7952297A JP 3926880 B2 JP3926880 B2 JP 3926880B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- printed board
- power supply
- capacitor
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0227—Split or nearly split shielding or ground planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10446—Mounted on an edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁物を介して信号層と電源層とグランド層とが層構造で配設される多層プリント板に関し、特に、電波放射の低減を実現する多層プリント板に関する。
【０００２】
電子機器に対する社会的規制として、一定のレベル以上の不要な電波やノイズを放射してはならないということがあり、各国の規格で厳しく規定されるようになってきた。
【０００３】
これから、電子機器から放射される電波を可能な限り低減する技術の構築が叫ばれている。
【０００４】
【従来の技術】
電子機器から放射される電波を低減するために、電子機器全体をシールドしていく構成が採られることになる。
【０００５】
これから、従来技術では、電子機器のシールドを如何に完璧に行っていくかということを追求していくことで、電子機器から放射される電波を低減するという方法を採っていた。
【０００６】
すなわち、従来技術では、電子回路を実装するプリント板から放射される電波を低減していくということについては追求せずに、電子機器全体から放射される電波を如何にして低減していくかということを追求することで、電子機器から放射される電波を低減するという方法を採っていた。
【０００７】
【発明が解決しようとする課題】
しかるに、電子機器によっては、十分なシールドを施せないものもある。このような電子機器については、電子機器というレベルではなくて、電子回路を実装するプリント板のレベルで、放射される電波を低減していく必要がある。
【０００８】
しかしながら、従来技術では、プリント板の端部部分から電波が放射されているらしいという認識はあるものの、それを実際に確認しておらず、まして、その放射される電波の低減を図るための構成については考えも及んでいないというのが実情である。
【０００９】
本発明はかかる事情に鑑みてなされたものであって、電波放射の低減を実現する新たな多層プリント板の提供を目的とする。
【００１０】
【課題を解決するための手段】
図１に本発明を具備する多層プリント板の原理構成を図示する。
図中、１は多層プリント板を構成する信号層であって、電子回路を配設するもの、２は多層プリント板を構成する電源層であって、信号層１の電子回路に電源を供給するもの、３は多層プリント板を構成するグランド層であって、信号層１の電子回路にアースを供給するものである。
【００１１】
これらの信号層１と電源層２とグランド層３とは、絶縁物を介して層構造で配設されることで多層プリント板を構成する。
本発明の多層プリント板では、電源層のパターン形状と、グランド層のパターン形状との重複するパターン形状のエッジ部分に、連続的又は離散的な配置形式に従って、電源層に流れる高周波電流をグランド層に流すコンデンサ手段４を備えることを基本的構成としている。
本発明の多層プリント板では、この基本的な構成に加えて、コンデンサ手段４に並列接続する形態で設けられて、プリント板端部にその端部を覆う形態で絶縁物を配設するとともに、その絶縁物の上を導電性物質で覆い、更に、グランド層３をその導電性物質に電気的に接続するとともに、電源層２をその絶縁物に接続するか、あるいは、電源層２をその導電性物質に電気的に接続するとともに、グランド層３を該絶縁物に接続することで生成される追加コンデンサ手段を備える構成を採る。
この追加コンデンサ手段を設けることで、パターンエッジ部分における電源層２とグランド層３との間のコンデンサの容量を大きなものとすることが実現できる。
ここで、このコンデンサ手段４は、パターンエッジ部分が角状部分を持つときには、その角状部分に備えていくことが好ましい。
【００１２】
また、このコンデンサ手段４は、例えば、部品形態のコンデンサを使って実現されることがある。このとき、その部品形態のコンデンサに対応付けて、そのコンデンサに直列接続される抵抗手段を備えることで、そのコンデンサに流れる高周波電流を熱に変換してしまう構成を採ることが好ましい。
【００１３】
また、コンデンサ手段４は、パターンエッジ部分に設けられる電源層２とグランド層３との間の絶縁物として、パターンエッジ部分でない部分に設けられる電源層２とグランド層３との間の絶縁物よりも大きな誘電率を持つものを配設し、これにより、パターンエッジ部分における電源層２とグランド層３との間のコンデンサの容量を大きなものとすることで実現されることがある。
【００１４】
また、コンデンサ手段４は、パターンエッジ部分に、電源層２からグランド層３に突出される形態で形成される電極片手段と、グランド層３から電源層２に突出される形態で形成される電極片手段とを配設し、これにより、パターンエッジ部分における電源層２とグランド層３との間のコンデンサの容量を大きなものとすることで実現されることがある。
【００１７】
このように、本発明の多層プリント板では、電源層のパターン形状と、グランド層のパターン形状との重複するパターン形状のエッジ部分に、連続的又は離散的な配置形式に従って、電源層２に流れる高周波電流をグランド層３に流すコンデンサ手段４を備えることを基本構成にして、そのコンデンサ手段４に並列接続する形態で設けられる上述のように構成される追加コンデンサ手段を備える構成を採る。
【００１８】
電源層２やグランド層３には、信号層１に実装される電子回路が動作することでノイズが発生し、このノイズに従って、高周波電流が流れることになる。この高周波電流は、コンデンサ手段４及び追加コンデンサ手段が設けられないと、パターンエッジ部分でゼロとなり、その結果、パターンエッジ部分で強い電界が発生して大きな電波を放射する。これに対して、コンデンサ手段４及び追加コンデンサ手段を設けると、電源層２からグランド層３に高周波電流が流れていくことで、パターンエッジ部分に小さな高周波電流が流れ、これにより、パターンエッジ部分で発生する電界が極めて弱いものとなって、電波の放射を大きく低減できるようになる。
【００２８】
【発明の実施の形態】
以下、実施の形態に従って本発明を詳細に説明する。
図２に、本発明の適用される４層プリント板の構造を図示する。
【００２９】
この図２（ａ）に示すように、４層プリント板は、第１の信号層２０と、第１のコア材２１と、第１のプリプレグ２２と、電源層２３と、第２のコア材２４と、グランド層２５と、第２のプリプレグ２６と、第３のコア材２７と、第２の信号層２８という９つの層が積層されることで構成されている。
【００３０】
この第１の信号層２０や第２の信号層２８は、銅箔等の金属で構成される回路パターンを実装するものであって、図２（ｂ）に示すように、その上に、チップ部品等の回路部品を配置することで電子回路を実装する。この電子回路と電源層２３やグランド層２５との間には、Ｖｉａと呼ばれる層間を電気的に接続するための穴が用意されていて、このＶｉａを介して、電子回路に電源やアースが供給されることになる。
【００３１】
電源層２３は、例えば、第１の信号層２０や第２の信号層２８と同じ平面形状を持つ銅箔等の金属で構成されていて、Ｖｉａを介して、第１の信号層２０や第２の信号層２８に電源を供給する。
【００３２】
グランド層２５は、例えば、第１の信号層２０や第２の信号層２８と同じ平面形状を持つ銅箔等の金属で構成されていて、Ｖｉａを介して、第１の信号層２０や第２の信号層２８にアースを供給する。
【００３３】
第１のコア材２１や第２のコア材２４や第３のコア材２７は、ガラスエポキシ等で構成されて、４層プリント板の基台として用意される。第１のコア材２１や第３のコア材２７の厚さは例えば約０.3ｍｍ、第２のコア材２４の厚さは例えば約０.9ｍｍである。
【００３４】
第１のプリプレグ２２や第２のプリプレグ２６は、絶縁材で構成されていて、厚みや接着等のために用意される。
このように構成される４層プリント板では、電源層２３が、Ｖｉａを介して、第１の信号層２０や第２の信号層２８に電源を供給し、グランド層２５が、Ｖｉａを介して、第１の信号層２０や第２の信号層２８にアースを供給することから、第１及び第２の信号層２０,2８に実装される電子回路の動作に応じて、図３に示すように、電源層２３とグランド層２５との間にノイズ源が存在することになる。そして、このノイズ源が、図４に示すように、電源層２３及びグランド層２５に高周波電流を流すことになる。
【００３５】
このようにして発生する高周波電流は、電源層２３及びグランド層２５の端部で行き場を失うことで、その端部でゼロとなる。これから、その端部での電界が大きくなり、これにより４層プリント板の外に電波が放射されることになる。
【００３６】
本発明は、このメカニズムで発生する電波を低減するために、図５に示すように、電源層２３の端部とグランド層２５の端部との間にコンデンサを設ける構成を採るのである。コンデンサは、周波数が大きくなるに従ってそのインピーダンスが低下するという特性を持ち、これがために高周波電流を流す働きを持つ。これから、電源層２３の端部とグランド層２５の端部との間にコンデンサを設ける構成を採ることで、電源層２３及びグランド層２５の端部で、電源層２３からグランド層２５に高周波電流を流れるようにして、これにより、４層プリント板の外に放射される電波を大きく低減することを実現するのである。
【００３７】
図６に、これを実現するための本発明の備える基本構成の一例を図示する。
この基本構成例では、図６（ａ）に示すように、例えば１０００ｐＦの容量を持つチップ部品のコンデンサ３０を、第１及び第２の信号層２０,2８の持つ４つの角部分３１と、それらの角部分３１の２つの中間位置３２とに合計６個配設する構成を採って、図６（ｂ）に示すように、Ｖｉａを使って、各コンデンサ３０の一方の端子を電源層２３に接続し、他方の端子をグランド層２５に接続することで、電源層２３の端部とグランド層２５の端部との間にコンデンサを設ける構成を採っている。
【００３８】
この構成を採ることで、電源層２３の端部とグランド層２５の端部との間にコンデンサ３０が配設されることになり、これにより、電源層２３及びグランド層２５の端部で、電源層２３からグランド層２５に高周波電流を流れるようになって、４層プリント板の外に放射される電波を大きく低減できるようになる。
【００３９】
この基本構成例では、チップ部品のコンデンサ３０のみを、電源層２３の端部とグランド層２５の端部との間に配設する構成を採ったが、このコンデンサ３０に例えば１０Ωの抵抗値を持つチップ部品の抵抗を直列接続して、それを電源層２３の端部とグランド層２５の端部との間に配設する構成を採ってもよい。このようにすると、コンデンサ３０を流れる高周波電流がこの抵抗で熱に変換されることになるので、４層プリント板の外に放射される電波を一層低減できるようになる。
【００４０】
本発明者は、この基本構成例の有効性を検証するためにシミュレーションを行った。次に、このシミュレーション結果について説明する。
物体の放射する電磁界強度は、物体各部に流れる電流や磁流を求めて、それを公知の電磁波放射の理論式に代入することでシミュレーションできる。この物体各部に流れる電流や磁流は、理論的には、マックスウェルの電磁波方程式を与えられた境界条件の下に解くことで得られることになる。
【００４１】
これを解くものとしてモーメント法がある。モーメント法は、マックスウェルの電磁波方程式から導かれる積分方程式の解法の１つで、物体を小さな要素に分割して電流や磁流の計算を行う手法であり、３次元の任意形状物体を扱うことができる。このモーメント法についての参考文献としては、「H.N.Wang, J.H.Richmond and M.C.Gilreath:"Sinusoidal reaction formulation for radiation and scattering from cond-ucting surface" IEEE TRANSACTIONS ANTENNAS PROPAGATION vol.AP-23 1975 」がある。
【００４２】
このモーメント法では、シミュレーション対象の電子機器の構造をメッシュ化する。そして、処理対象となる周波数を選択すると、その周波数について、メッシュ化された要素間の相互インピーダンスや相互アドミッタンスや相互リアクションを所定の計算処理によって求め、その求めた相互インピーダンス等と構造情報で指定される波源とをモーメント法の連立方程式に代入し、それを解くことで各要素に流れる電流や磁流を求めることになる。
【００４３】
本発明者らは、このモーメント法による計算処理を実現するシミュレーションプログラムを開発するとともに、それらに関する一連の発明を出願してきた。最も最近に出願したものでは、時間領域での電磁界強度を高速にシミュレーション可能とする発明を開示した特願平９-62591号がある。
【００４４】
本発明者は、この本発明者らが開発したシミュレーションプログラムを使って、図６に示した基本構成例の有効性を検証するためにシミュレーションを行った。
このシミュレーションでは、解析を簡単なものとするために、図７に示すように、大きさが１３ｃｍ×１３ｃｍで、厚さが０.9ｍｍで、上面及び下面に銅箔面を持つガラスエポキシ（εr ＝４.7という誘電率を持つ）のプリント板を想定するとともに、図中に示すそのプリント板上のＡ点に、実効値が１Ｖの正弦波を出力するノイズ源が存在することを想定して行った。なお、以下では、説明の便宜上、図７に示すプリント板をシミュレーション用プリント板と称することにする。
【００４５】
このシミュレーションでは、先ず最初に、シミュレーション用プリント板の共振周波数を求め、次に、シミュレーション用プリント板から放射される電界強度が最も大きくなる周波数を求め、続いて、放射電界強度が最大を示す周波数を想定して、その周波数で、シミュレーション用プリント板の上下面の間に１０００ｐＦのコンデンサを配設するときと、そのコンデンサを配設しないときの放射電界強度の違いを見ることで行った。
【００４６】
図８ないし図１３に、このシミュレーション結果を図示する。
図８は、シミュレーション用プリント板の共振周波数を求めるために行ったシミュレーションの結果を示している。
【００４７】
このシミュレーションは、ノイズ源の発生するノイズの周波数を２０ＭＨｚから１０００ＭＨｚまでスイープして、各周波数におけるＡ点でのインピーダンス（上下面の間のインピーダンス）を求めることで行った。
【００４８】
この図８のシミュレーション結果から、シミュレーション用プリント板の共振周波数はおおよそ５４０ＭＨｚであることが分かる。
図９は、シミュレーション用プリント板から放射される電界強度が最も大きくなる周波数を求るために行ったシミュレーションの結果を示している。
【００４９】
このシミュレーションは、ノイズ源の発生するノイズの周波数を２０ＭＨｚから１０００ＭＨｚまでスイープして、３ｍ離れた観測点での各周波数の電界強度を求めることで行った。ここで、図中に示す「●」は、観測点で観測される水平偏波方向の電界強度、「▼」は、観測点で観測される垂直偏波方向の電界強度を示している。
【００５０】
この図９のシミュレーション結果から、シミュレーション用プリント板から放射される電界強度は、ノイズ源の発生するノイズの周波数がシミュレーション用プリント板の共振周波数である５４０ＭＨｚと一致するときに最も大きくなることが分かる。
【００５１】
図１０ないし図１３は、ノイズ源の発生するノイズの周波数として５４０ＭＨｚを想定して、その周波数で、シミュレーション用プリント板の上下面の間に１０００ｐＦのコンデンサを配設するときと、そのコンデンサを配設しないときの放射電界強度の違いを見るために行ったシミュレーションの結果を示している。ここで、このシミュレーション結果は、本来はカラー表示しているものを模式的に図示したものである。
【００５２】
図１０は、１０００ＰＦのコンデンサを配設しないときにおける、シミュレーション用プリント板の上１ｃｍの所での電界強度Ｅx,Ｅy,Ｅz を示しており、図１１は、そのときにおける、シミュレーション用プリント板の中心断面位置での電界強度Ｅx,Ｅy,Ｅz を示している。
【００５３】
図１２は、１０００ＰＦのコンデンサを配設するときにおける、シミュレーション用プリント板の上１ｃｍの所での電界強度Ｅx,Ｅy,Ｅz を示しており、図１３は、そのときにおける、シミュレーション用プリント板の中心断面位置での電界強度Ｅx,Ｅy,Ｅz を示している。
【００５４】
図１０及び図１１に示す＊印は、１４０ｄＢ（μＶ／ｍ）の電界強度を示している。それ以外の所では、それ以下の電界強度を示しているが、１３０ｄＢ（μＶ／ｍ）以上を示す大きな電界強度が広範囲に渡って放射されていることが判明した。
【００５５】
図１２及び図１３に示す＃印は、１３０ｄＢ（μＶ／ｍ）の電界強度を示している。それ以外の所では、それ以下の電界強度を示しているが、１１０ｄＢ（μＶ／ｍ）程度を示す小さな電界強度が狭い範囲で放射されていることが判明した。
【００５６】
この図１０ないし図１３のシミュレーション結果から、シミュレーション用プリント板の上下面の間にコンデンサを配設すると、シミュレーション用プリント板から放射される電界強度を大きく低減できることが分かる。
【００５７】
このようにして、図６の基本構成例を採ることで、４層プリント板から放射される電波強度を大きく低減できることが確認できた。
図６の基本構成例では、コンデンサ３０の配置位置について特に説明しなかったが、角部分から大きな電波が放射されるという特性を考慮して、このコンデンサ３０は、４層プリント板の持つ角部分に配置していくことが好ましい。
【００５８】
例えば、４層プリント板がＬ字形の形状を有するときには、図１４（ａ）に示すように、Ｌ字を形成する６か所の角部分にコンデンサ３０を配置していくことが好ましい。当然のことながら、それ以外の位置にコンデンサ３０を配置してもよい。
【００５９】
また、図６の基本構成例では、電源層２３及びグランド層２５が、第１及び第２の信号層２０,2８と同一の平面形状を有することで、電源層２３のパターン形状とグランド層２５のパターン形状とが一致することを想定したが、この２つのパターン形状が異なるときには、この２つのパターン形状の重複する部分に高周波電流が流れることから、この２つのパターン形状のエッジ部分に、コンデンサ３０を配置していくことになる。
【００６０】
例えば、図１４（ｂ）に示すように、電源層２３のパターン形状（破線で示すもの）が、グランド層２５のパターン形状（実線で示すもの）に包含されるような場合には、この２つのパターン形状の重複するパターン形状である電源層２３のパターン形状のエッジ部分を配置対象として、そのエッジ部分にコンデンサ３０を配置していくことになる。このとき、重複するパターン形状のエッジ部分の持つ角部分に優先的にコンデンサ３０を配置していくことになる。
【００６１】
次に、本発明の備える他の基本構成例について説明する。
これから説明する基本構成例では、図６の基本構成例と同様に、電源層２３及びグランド層２５が、第１及び第２の信号層２０,2８と同一の平面形状を有することを想定しているが、異なるパターン形状を有するときには、電源層２３のパターン形状とグランド層２５のパターン形状の重複する部分に対して、以下の構成例が適用されることになる。
【００６２】
図１５に、本発明の備える他の基本構成例を図示する。
この基本構成例では、第２のコア材２４の外周部分に、内部よりも大きな誘電率を持つ絶縁物質４０を配設することで、電源層２３の端部とグランド層２５の端部との間に、高周波電流を流すコンデンサを配設することを実現している。
【００６３】
すなわち、コンデンサの容量は、よく知られているように、誘電率に比例して大きくなる。これから、第２のコア材２４の外周部分に、内部よりも大きな誘電率を持つ絶縁物質４０を配設することで、電源層２３の端部とグランド層２５の端部との間のコンデンサ容量を増加させて、高周波電流を流すコンデンサの配設を実現するのである。
【００６４】
この絶縁物質４０は、第２のコア材２４の誘電率より大きな誘電率を持つものであれば、どのようなものであってよいが、第２のコア材２４としてガラスエポキシ（εr ＝４.7という誘電率を持つ）を用いる場合には、例えば、εr ＝４２という誘電率を持つシリコンカーバイドや、εr ＝９.7〜１０.3という誘電率を持つアルミナセラミック等を用いればよい。
【００６５】
図１６に、本発明の備える他の基本構成例を図示する。
この基本構成例では、第２のコア材２４の外周部分に、電源層２３からグランド層２５に突出する電極片５０と、グランド層２５から電源層２３に突出する電極片５１とを配設することで、電源層２３の端部とグランド層２５の端部との間に、高周波電流を流すコンデンサを配設することを実現している。
【００６６】
すなわち、コンデンサの容量は、よく知られているように、コンデンサの電極間の距離に反比例して大きくなる。これから、第２のコア材２４の外周部分に、電極片５０,5１を配設することで、コンデンサの電極間の距離を小さくし、これにより電源層２３の端部とグランド層２５の端部との間のコンデンサ容量を増加させて、高周波電流を流すコンデンサの配設を実現するのである。
【００６７】
なお、これらの電極片５０,5１は、例えば、Ｖｉａの製造方法を利用して製造することが可能である。
図１７に、本発明に関連する技術を図示する。
【００６８】
この本発明に関連する技術では、第１及び第２の信号層２０,2８の外周部分に、回路パターンとは別に銅箔のコンデンサ電極用パターン６０を形成する構成を採って、電源層２３の端部と第２の信号層２８の持つ電極用パターン６０とを接続する第１のＶｉａ６１と、グランド層２５の端部と第１の信号層２０の持つ電極用パターン６０とを接続する第２のＶｉａ６２とを配設することで、電源層２３の端部とグランド層２５の端部との間に、高周波電流を流すコンデンサを配設することを実現している。
【００６９】
すなわち、図１８に示すように、第１のＶｉａ６１を設けると、電源層２３の端部とグランド層２５の端部との間に形成されるコンデンサＣ0 に対して、グランド層２５と第２の信号層２８の持つ電極用パターン６０との間に形成されるコンデンサＣ2 が並列接続される。また、第２のＶｉａ６２を設けると、電源層２３の端部とグランド層２５の端部との間に形成されるコンデンサＣ0 に対して、電源層２３と第１の信号層２０の持つ電極用パターン６０との間に形成されるコンデンサＣ1 が並列接続される。
【００７０】
このようにして、図１８に示す本発明に関連する技術では、電源層２３の端部とグランド層２５の端部との間に形成されるコンデンサに対して、別のコンデンサを並列接続の形態で追加させていくことで、電源層２３の端部とグランド層２５の端部とのコンデンサ容量を増加させて、高周波電流を流すコンデンサの配設を実現するのである。
【００７１】
図１９に、本発明が基本構成に加えて備えることになる構成の一実施例を図示する。
この実施例では、４層プリント板の端部を絶縁物７０で覆い、更に、その絶縁物７０の上を導電ペーストのような導電性物質７１で覆う。そして、図１９（ａ）に示すように、電源層２３からＶｉａ等を利用して電極７２を取り出して、それを絶縁物７０に接続させ、更に、グランド層２５からＶｉａ等を利用して電極７３を取り出して、それを導電性物質７１に電気的に接続させる構成を採る。
【００７２】
あるいは、図１９（ｂ）に示すように、電源層２３の端部からＶｉａ等を利用して電極７２を取り出して、それを導電性物質７１に電気的に接続させ、更に、グランド層２５からＶｉａ等を利用して電極７３を取り出して、それを絶縁物７０に接続させる構成を採る。
【００７３】
この構成を採ると、図１９（ａ）に示す実施例では、導電性物質７１と電源層２３から取り出した電極７２との間に形成されるコンデンサが、電源層２３の端部とグランド層２５の端部との間のコンデンサに並列接続されることになる。また、図１９（ｂ）に示す実施例では、導電性物質７１とグランド層２５から取り出した電極７３との間に形成されるコンデンサが、電源層２３の端部とグランド層２５の端部との間のコンデンサに並列接続されることになる。
【００７４】
このようにして、電源層２３の端部とグランド層２５の端部との間に形成されるコンデンサに対して、別のコンデンサを並列接続の形態で追加させていくことで、電源層２３の端部とグランド層２５の端部との間のコンデンサ容量を増加させて、高周波電流を流すコンデンサの配設を実現するのである。
【００７５】
更に、この実施例に従うと、４層プリント板の端部が導電性物質７１により覆われるので、あたかもシールドを施したようになり、これにより、電波放射の一層の削減を実現できるようになる。
【００７６】
次に、本発明に関連する技術で構成される４層プリント板について説明する。
本発明に関連する技術で構成される４層プリント板では、図２０に示すように、電源層２３のノイズ源の位置と電源層２３の端部との間に、電源層２３の銅箔を切り欠く切り込み８０を設ける構成を採る。ここで、ノイズ源と切り込み８０との間の距離をβ、ノイズ源と電源層２３の端部との間の距離をαとする。
【００７７】
真空中の波長λと周波数ｆと光速ｃとの間には、「ｃ＝λ×ｆ」の関係が成立する。１ＭＨｚが１０6 Ｈｚであり、光速ｃは３×１０8 〔ｍ／ｓ〕であることから、この関係式は「λ＝３００／ｆ」となる。そして、誘電率εr での波長λp と真空中の波長λとの間には、「λp ＝λ／（εr ）1/2 」の関係が成立する。
【００７８】
切り込み８０がない場合には、図２１に示すように、高周波電流の放射する電波の波長λp が、距離αの２倍となるとき、すなわち、「λp ＝２α」となるときに、その電波は共振することになる。これから、
２α＝λp ＝λ／（εr ）1/2 ＝３００／〔ｆ×（εr ）1/2 〕
すなわち、
ｆ＝〔１５０／（εr ）1/2 〕×〔１／α〕
が共振周波数となる。
【００７９】
これに対して、切り込み８０がある場合には、図２１に示すように、高周波電流の放射する電波の波長λp が、距離βの２倍となるとき、すなわち、「λp ＝２β」となるときに、その電波は共振することになる。これから、
２β＝λp ＝λ／（εr ）1/2 ＝３００／〔ｆ×（εr ）1/2 〕
すなわち、
ｆ＝〔１５０／（εr ）1/2 〕×〔１／β〕
が共振周波数となる。
【００８０】
これから分かるように、切り込み８０を設けると共振周波数は高くなる。一方、図９のシミュレーション結果で説明したように、共振周波数で電波放射が大きくなる。
【００８１】
電波放射の規格は、１０００ＭＨｚ以下の電波放射を問題としており、それ以上の周波数では実用上問題がないので規制はない。これから、共振周波数が１０００ＭＨｚ以上となるような切り込み８０を設ければ、電波放射の問題は起こらないことになる。
【００８２】
このように、図２０に示す本発明に関連する技術では、電源層２３の銅箔を切り欠く切り込み８０を設けることで、電波放射の問題を回避する構成を採っている。
ちなみに、第２のコア材２４としてガラスエポキシ（εr ＝４.7という誘電率を持つ）を用いているときに、共振周波数を１０００ＭＨｚ以上とするためには、距離βは、
β＝〔１５０／（４.7）1/2 〕×〔１／１０００〕＝０.0６９〔ｍ〕
よりも小さなものにしなければならない。
【００８３】
ここで、図２０に示す本発明に関連する技術では、電源層２３に切り込み８０を設ける構成を採ったが、グランド層２５に設けてもよい。
次に、図２２に示す本発明に関連する技術で構成される４層プリント板について説明する。
【００８４】
図２２に示す本発明に関連する技術では、図２２（ａ）に示すように、電源層２３のノイズ源の周辺に、出口９０を持つ形態に従いつつ、そのノイズ源を取り囲むようにと電源層２３の銅箔を切り欠く切り込み９１を設けるとともに、その出口９０の部分に、その出口９０を流れ出る高周波電流をグランド層２５に流すコンデンサ９２を備える構成を採っている。
【００８５】
このコンデンサ９２は、例えば、チップ部品で構成されて、例えば、図２２（ｂ）に示すように、Ｖｉａを使って、一方の端子を電源層２３に接続し、他方の端子をグランド層２５に接続することで備えられることになる。
【００８６】
この構成に従って、ノイズ源により発生する高周波電流は、出口９０を通って流れ出ることになるが、この出口９０に、この流れ出る高周波電流をグランド層２５に流すコンデンサ９２が備えられているので、高周波電流が電源層２３の端部に到達しなくなる。その結果、電源層２３の端部で発生する電界が小さなものになって、電波の放射を大きく低減できるようになる。
【００８７】
ここで、図２２に示す本発明に関連する技術では、電源層２３に切り込み９１を設ける構成を採ったが、グランド層２５に設けるとともに、その切り込み９１の持つ出口９０の部分に、その出口９０を流れ出る高周波電流を電源層２３に流すコンデンサ９２を備える構成を採ってもよい。また、コンデンサ９２はチップ部品に限られるものでない。チップ部品を用いるときには、抵抗を直列に接続させて高周波電流を熱に変換してしまう構成を採ることが好ましい。
【００８８】
【発明の効果】
以上説明したように、本発明のプリント板によれば、プリント板から放射される不要な電波を大幅に削減できるようになる。
【００８９】
これにより、本発明のプリント板を実装する電子機器から放射される不要な電波を大幅に削減できるようになる。
【図面の簡単な説明】
【図１】 本発明の原理構成図である。
【図２】 ４層プリント板の説明図である。
【図３】 ノイズ源の説明図である
【図４】 高周波電流の説明図である。
【図５】 本発明の説明図である。
【図６】 本発明の備える基本構成の一例を示す図である。
【図７】 シミュレーションで想定したプリント板の発明図である。
【図８】 シミュレーション結果の説明図である。
【図９】 シミュレーション結果の説明図である。
【図１０】 シミュレーション結果の説明図である。
【図１１】 シミュレーション結果の説明図である。
【図１２】 シミュレーション結果の説明図である。
【図１３】 シミュレーション結果の説明図である。
【図１４】 コンデンサの配置位置の説明図である。
【図１５】 本発明の備える他の基本構成例である。
【図１６】 本発明の備える他の基本構成例である。
【図１７】 本発明に関連する技術の説明図である。
【図１８】 本発明に関連する技術の説明図である。
【図１９】 本発明の一実施例である。
【図２０】 本発明に関連する技術の説明図である。
【図２１】 共振周波数の説明図である。
【図２２】 本発明に関連する技術の説明図である。
【符号の説明】
１ 信号層
２ 電源層
３ グランド層
４ コンデンサ手段
【発明の属する技術分野】
本発明は、絶縁物を介して信号層と電源層とグランド層とが層構造で配設される多層プリント板に関し、特に、電波放射の低減を実現する多層プリント板に関する。
【０００２】
電子機器に対する社会的規制として、一定のレベル以上の不要な電波やノイズを放射してはならないということがあり、各国の規格で厳しく規定されるようになってきた。
【０００３】
これから、電子機器から放射される電波を可能な限り低減する技術の構築が叫ばれている。
【０００４】
【従来の技術】
電子機器から放射される電波を低減するために、電子機器全体をシールドしていく構成が採られることになる。
【０００５】
これから、従来技術では、電子機器のシールドを如何に完璧に行っていくかということを追求していくことで、電子機器から放射される電波を低減するという方法を採っていた。
【０００６】
すなわち、従来技術では、電子回路を実装するプリント板から放射される電波を低減していくということについては追求せずに、電子機器全体から放射される電波を如何にして低減していくかということを追求することで、電子機器から放射される電波を低減するという方法を採っていた。
【０００７】
【発明が解決しようとする課題】
しかるに、電子機器によっては、十分なシールドを施せないものもある。このような電子機器については、電子機器というレベルではなくて、電子回路を実装するプリント板のレベルで、放射される電波を低減していく必要がある。
【０００８】
しかしながら、従来技術では、プリント板の端部部分から電波が放射されているらしいという認識はあるものの、それを実際に確認しておらず、まして、その放射される電波の低減を図るための構成については考えも及んでいないというのが実情である。
【０００９】
本発明はかかる事情に鑑みてなされたものであって、電波放射の低減を実現する新たな多層プリント板の提供を目的とする。
【００１０】
【課題を解決するための手段】
図１に本発明を具備する多層プリント板の原理構成を図示する。
図中、１は多層プリント板を構成する信号層であって、電子回路を配設するもの、２は多層プリント板を構成する電源層であって、信号層１の電子回路に電源を供給するもの、３は多層プリント板を構成するグランド層であって、信号層１の電子回路にアースを供給するものである。
【００１１】
これらの信号層１と電源層２とグランド層３とは、絶縁物を介して層構造で配設されることで多層プリント板を構成する。
本発明の多層プリント板では、電源層のパターン形状と、グランド層のパターン形状との重複するパターン形状のエッジ部分に、連続的又は離散的な配置形式に従って、電源層に流れる高周波電流をグランド層に流すコンデンサ手段４を備えることを基本的構成としている。
本発明の多層プリント板では、この基本的な構成に加えて、コンデンサ手段４に並列接続する形態で設けられて、プリント板端部にその端部を覆う形態で絶縁物を配設するとともに、その絶縁物の上を導電性物質で覆い、更に、グランド層３をその導電性物質に電気的に接続するとともに、電源層２をその絶縁物に接続するか、あるいは、電源層２をその導電性物質に電気的に接続するとともに、グランド層３を該絶縁物に接続することで生成される追加コンデンサ手段を備える構成を採る。
この追加コンデンサ手段を設けることで、パターンエッジ部分における電源層２とグランド層３との間のコンデンサの容量を大きなものとすることが実現できる。
ここで、このコンデンサ手段４は、パターンエッジ部分が角状部分を持つときには、その角状部分に備えていくことが好ましい。
【００１２】
また、このコンデンサ手段４は、例えば、部品形態のコンデンサを使って実現されることがある。このとき、その部品形態のコンデンサに対応付けて、そのコンデンサに直列接続される抵抗手段を備えることで、そのコンデンサに流れる高周波電流を熱に変換してしまう構成を採ることが好ましい。
【００１３】
また、コンデンサ手段４は、パターンエッジ部分に設けられる電源層２とグランド層３との間の絶縁物として、パターンエッジ部分でない部分に設けられる電源層２とグランド層３との間の絶縁物よりも大きな誘電率を持つものを配設し、これにより、パターンエッジ部分における電源層２とグランド層３との間のコンデンサの容量を大きなものとすることで実現されることがある。
【００１４】
また、コンデンサ手段４は、パターンエッジ部分に、電源層２からグランド層３に突出される形態で形成される電極片手段と、グランド層３から電源層２に突出される形態で形成される電極片手段とを配設し、これにより、パターンエッジ部分における電源層２とグランド層３との間のコンデンサの容量を大きなものとすることで実現されることがある。
【００１７】
このように、本発明の多層プリント板では、電源層のパターン形状と、グランド層のパターン形状との重複するパターン形状のエッジ部分に、連続的又は離散的な配置形式に従って、電源層２に流れる高周波電流をグランド層３に流すコンデンサ手段４を備えることを基本構成にして、そのコンデンサ手段４に並列接続する形態で設けられる上述のように構成される追加コンデンサ手段を備える構成を採る。
【００１８】
電源層２やグランド層３には、信号層１に実装される電子回路が動作することでノイズが発生し、このノイズに従って、高周波電流が流れることになる。この高周波電流は、コンデンサ手段４及び追加コンデンサ手段が設けられないと、パターンエッジ部分でゼロとなり、その結果、パターンエッジ部分で強い電界が発生して大きな電波を放射する。これに対して、コンデンサ手段４及び追加コンデンサ手段を設けると、電源層２からグランド層３に高周波電流が流れていくことで、パターンエッジ部分に小さな高周波電流が流れ、これにより、パターンエッジ部分で発生する電界が極めて弱いものとなって、電波の放射を大きく低減できるようになる。
【００２８】
【発明の実施の形態】
以下、実施の形態に従って本発明を詳細に説明する。
図２に、本発明の適用される４層プリント板の構造を図示する。
【００２９】
この図２（ａ）に示すように、４層プリント板は、第１の信号層２０と、第１のコア材２１と、第１のプリプレグ２２と、電源層２３と、第２のコア材２４と、グランド層２５と、第２のプリプレグ２６と、第３のコア材２７と、第２の信号層２８という９つの層が積層されることで構成されている。
【００３０】
この第１の信号層２０や第２の信号層２８は、銅箔等の金属で構成される回路パターンを実装するものであって、図２（ｂ）に示すように、その上に、チップ部品等の回路部品を配置することで電子回路を実装する。この電子回路と電源層２３やグランド層２５との間には、Ｖｉａと呼ばれる層間を電気的に接続するための穴が用意されていて、このＶｉａを介して、電子回路に電源やアースが供給されることになる。
【００３１】
電源層２３は、例えば、第１の信号層２０や第２の信号層２８と同じ平面形状を持つ銅箔等の金属で構成されていて、Ｖｉａを介して、第１の信号層２０や第２の信号層２８に電源を供給する。
【００３２】
グランド層２５は、例えば、第１の信号層２０や第２の信号層２８と同じ平面形状を持つ銅箔等の金属で構成されていて、Ｖｉａを介して、第１の信号層２０や第２の信号層２８にアースを供給する。
【００３３】
第１のコア材２１や第２のコア材２４や第３のコア材２７は、ガラスエポキシ等で構成されて、４層プリント板の基台として用意される。第１のコア材２１や第３のコア材２７の厚さは例えば約０.3ｍｍ、第２のコア材２４の厚さは例えば約０.9ｍｍである。
【００３４】
第１のプリプレグ２２や第２のプリプレグ２６は、絶縁材で構成されていて、厚みや接着等のために用意される。
このように構成される４層プリント板では、電源層２３が、Ｖｉａを介して、第１の信号層２０や第２の信号層２８に電源を供給し、グランド層２５が、Ｖｉａを介して、第１の信号層２０や第２の信号層２８にアースを供給することから、第１及び第２の信号層２０,2８に実装される電子回路の動作に応じて、図３に示すように、電源層２３とグランド層２５との間にノイズ源が存在することになる。そして、このノイズ源が、図４に示すように、電源層２３及びグランド層２５に高周波電流を流すことになる。
【００３５】
このようにして発生する高周波電流は、電源層２３及びグランド層２５の端部で行き場を失うことで、その端部でゼロとなる。これから、その端部での電界が大きくなり、これにより４層プリント板の外に電波が放射されることになる。
【００３６】
本発明は、このメカニズムで発生する電波を低減するために、図５に示すように、電源層２３の端部とグランド層２５の端部との間にコンデンサを設ける構成を採るのである。コンデンサは、周波数が大きくなるに従ってそのインピーダンスが低下するという特性を持ち、これがために高周波電流を流す働きを持つ。これから、電源層２３の端部とグランド層２５の端部との間にコンデンサを設ける構成を採ることで、電源層２３及びグランド層２５の端部で、電源層２３からグランド層２５に高周波電流を流れるようにして、これにより、４層プリント板の外に放射される電波を大きく低減することを実現するのである。
【００３７】
図６に、これを実現するための本発明の備える基本構成の一例を図示する。
この基本構成例では、図６（ａ）に示すように、例えば１０００ｐＦの容量を持つチップ部品のコンデンサ３０を、第１及び第２の信号層２０,2８の持つ４つの角部分３１と、それらの角部分３１の２つの中間位置３２とに合計６個配設する構成を採って、図６（ｂ）に示すように、Ｖｉａを使って、各コンデンサ３０の一方の端子を電源層２３に接続し、他方の端子をグランド層２５に接続することで、電源層２３の端部とグランド層２５の端部との間にコンデンサを設ける構成を採っている。
【００３８】
この構成を採ることで、電源層２３の端部とグランド層２５の端部との間にコンデンサ３０が配設されることになり、これにより、電源層２３及びグランド層２５の端部で、電源層２３からグランド層２５に高周波電流を流れるようになって、４層プリント板の外に放射される電波を大きく低減できるようになる。
【００３９】
この基本構成例では、チップ部品のコンデンサ３０のみを、電源層２３の端部とグランド層２５の端部との間に配設する構成を採ったが、このコンデンサ３０に例えば１０Ωの抵抗値を持つチップ部品の抵抗を直列接続して、それを電源層２３の端部とグランド層２５の端部との間に配設する構成を採ってもよい。このようにすると、コンデンサ３０を流れる高周波電流がこの抵抗で熱に変換されることになるので、４層プリント板の外に放射される電波を一層低減できるようになる。
【００４０】
本発明者は、この基本構成例の有効性を検証するためにシミュレーションを行った。次に、このシミュレーション結果について説明する。
物体の放射する電磁界強度は、物体各部に流れる電流や磁流を求めて、それを公知の電磁波放射の理論式に代入することでシミュレーションできる。この物体各部に流れる電流や磁流は、理論的には、マックスウェルの電磁波方程式を与えられた境界条件の下に解くことで得られることになる。
【００４１】
これを解くものとしてモーメント法がある。モーメント法は、マックスウェルの電磁波方程式から導かれる積分方程式の解法の１つで、物体を小さな要素に分割して電流や磁流の計算を行う手法であり、３次元の任意形状物体を扱うことができる。このモーメント法についての参考文献としては、「H.N.Wang, J.H.Richmond and M.C.Gilreath:"Sinusoidal reaction formulation for radiation and scattering from cond-ucting surface" IEEE TRANSACTIONS ANTENNAS PROPAGATION vol.AP-23 1975 」がある。
【００４２】
このモーメント法では、シミュレーション対象の電子機器の構造をメッシュ化する。そして、処理対象となる周波数を選択すると、その周波数について、メッシュ化された要素間の相互インピーダンスや相互アドミッタンスや相互リアクションを所定の計算処理によって求め、その求めた相互インピーダンス等と構造情報で指定される波源とをモーメント法の連立方程式に代入し、それを解くことで各要素に流れる電流や磁流を求めることになる。
【００４３】
本発明者らは、このモーメント法による計算処理を実現するシミュレーションプログラムを開発するとともに、それらに関する一連の発明を出願してきた。最も最近に出願したものでは、時間領域での電磁界強度を高速にシミュレーション可能とする発明を開示した特願平９-62591号がある。
【００４４】
本発明者は、この本発明者らが開発したシミュレーションプログラムを使って、図６に示した基本構成例の有効性を検証するためにシミュレーションを行った。
このシミュレーションでは、解析を簡単なものとするために、図７に示すように、大きさが１３ｃｍ×１３ｃｍで、厚さが０.9ｍｍで、上面及び下面に銅箔面を持つガラスエポキシ（εr ＝４.7という誘電率を持つ）のプリント板を想定するとともに、図中に示すそのプリント板上のＡ点に、実効値が１Ｖの正弦波を出力するノイズ源が存在することを想定して行った。なお、以下では、説明の便宜上、図７に示すプリント板をシミュレーション用プリント板と称することにする。
【００４５】
このシミュレーションでは、先ず最初に、シミュレーション用プリント板の共振周波数を求め、次に、シミュレーション用プリント板から放射される電界強度が最も大きくなる周波数を求め、続いて、放射電界強度が最大を示す周波数を想定して、その周波数で、シミュレーション用プリント板の上下面の間に１０００ｐＦのコンデンサを配設するときと、そのコンデンサを配設しないときの放射電界強度の違いを見ることで行った。
【００４６】
図８ないし図１３に、このシミュレーション結果を図示する。
図８は、シミュレーション用プリント板の共振周波数を求めるために行ったシミュレーションの結果を示している。
【００４７】
このシミュレーションは、ノイズ源の発生するノイズの周波数を２０ＭＨｚから１０００ＭＨｚまでスイープして、各周波数におけるＡ点でのインピーダンス（上下面の間のインピーダンス）を求めることで行った。
【００４８】
この図８のシミュレーション結果から、シミュレーション用プリント板の共振周波数はおおよそ５４０ＭＨｚであることが分かる。
図９は、シミュレーション用プリント板から放射される電界強度が最も大きくなる周波数を求るために行ったシミュレーションの結果を示している。
【００４９】
このシミュレーションは、ノイズ源の発生するノイズの周波数を２０ＭＨｚから１０００ＭＨｚまでスイープして、３ｍ離れた観測点での各周波数の電界強度を求めることで行った。ここで、図中に示す「●」は、観測点で観測される水平偏波方向の電界強度、「▼」は、観測点で観測される垂直偏波方向の電界強度を示している。
【００５０】
この図９のシミュレーション結果から、シミュレーション用プリント板から放射される電界強度は、ノイズ源の発生するノイズの周波数がシミュレーション用プリント板の共振周波数である５４０ＭＨｚと一致するときに最も大きくなることが分かる。
【００５１】
図１０ないし図１３は、ノイズ源の発生するノイズの周波数として５４０ＭＨｚを想定して、その周波数で、シミュレーション用プリント板の上下面の間に１０００ｐＦのコンデンサを配設するときと、そのコンデンサを配設しないときの放射電界強度の違いを見るために行ったシミュレーションの結果を示している。ここで、このシミュレーション結果は、本来はカラー表示しているものを模式的に図示したものである。
【００５２】
図１０は、１０００ＰＦのコンデンサを配設しないときにおける、シミュレーション用プリント板の上１ｃｍの所での電界強度Ｅx,Ｅy,Ｅz を示しており、図１１は、そのときにおける、シミュレーション用プリント板の中心断面位置での電界強度Ｅx,Ｅy,Ｅz を示している。
【００５３】
図１２は、１０００ＰＦのコンデンサを配設するときにおける、シミュレーション用プリント板の上１ｃｍの所での電界強度Ｅx,Ｅy,Ｅz を示しており、図１３は、そのときにおける、シミュレーション用プリント板の中心断面位置での電界強度Ｅx,Ｅy,Ｅz を示している。
【００５４】
図１０及び図１１に示す＊印は、１４０ｄＢ（μＶ／ｍ）の電界強度を示している。それ以外の所では、それ以下の電界強度を示しているが、１３０ｄＢ（μＶ／ｍ）以上を示す大きな電界強度が広範囲に渡って放射されていることが判明した。
【００５５】
図１２及び図１３に示す＃印は、１３０ｄＢ（μＶ／ｍ）の電界強度を示している。それ以外の所では、それ以下の電界強度を示しているが、１１０ｄＢ（μＶ／ｍ）程度を示す小さな電界強度が狭い範囲で放射されていることが判明した。
【００５６】
この図１０ないし図１３のシミュレーション結果から、シミュレーション用プリント板の上下面の間にコンデンサを配設すると、シミュレーション用プリント板から放射される電界強度を大きく低減できることが分かる。
【００５７】
このようにして、図６の基本構成例を採ることで、４層プリント板から放射される電波強度を大きく低減できることが確認できた。
図６の基本構成例では、コンデンサ３０の配置位置について特に説明しなかったが、角部分から大きな電波が放射されるという特性を考慮して、このコンデンサ３０は、４層プリント板の持つ角部分に配置していくことが好ましい。
【００５８】
例えば、４層プリント板がＬ字形の形状を有するときには、図１４（ａ）に示すように、Ｌ字を形成する６か所の角部分にコンデンサ３０を配置していくことが好ましい。当然のことながら、それ以外の位置にコンデンサ３０を配置してもよい。
【００５９】
また、図６の基本構成例では、電源層２３及びグランド層２５が、第１及び第２の信号層２０,2８と同一の平面形状を有することで、電源層２３のパターン形状とグランド層２５のパターン形状とが一致することを想定したが、この２つのパターン形状が異なるときには、この２つのパターン形状の重複する部分に高周波電流が流れることから、この２つのパターン形状のエッジ部分に、コンデンサ３０を配置していくことになる。
【００６０】
例えば、図１４（ｂ）に示すように、電源層２３のパターン形状（破線で示すもの）が、グランド層２５のパターン形状（実線で示すもの）に包含されるような場合には、この２つのパターン形状の重複するパターン形状である電源層２３のパターン形状のエッジ部分を配置対象として、そのエッジ部分にコンデンサ３０を配置していくことになる。このとき、重複するパターン形状のエッジ部分の持つ角部分に優先的にコンデンサ３０を配置していくことになる。
【００６１】
次に、本発明の備える他の基本構成例について説明する。
これから説明する基本構成例では、図６の基本構成例と同様に、電源層２３及びグランド層２５が、第１及び第２の信号層２０,2８と同一の平面形状を有することを想定しているが、異なるパターン形状を有するときには、電源層２３のパターン形状とグランド層２５のパターン形状の重複する部分に対して、以下の構成例が適用されることになる。
【００６２】
図１５に、本発明の備える他の基本構成例を図示する。
この基本構成例では、第２のコア材２４の外周部分に、内部よりも大きな誘電率を持つ絶縁物質４０を配設することで、電源層２３の端部とグランド層２５の端部との間に、高周波電流を流すコンデンサを配設することを実現している。
【００６３】
すなわち、コンデンサの容量は、よく知られているように、誘電率に比例して大きくなる。これから、第２のコア材２４の外周部分に、内部よりも大きな誘電率を持つ絶縁物質４０を配設することで、電源層２３の端部とグランド層２５の端部との間のコンデンサ容量を増加させて、高周波電流を流すコンデンサの配設を実現するのである。
【００６４】
この絶縁物質４０は、第２のコア材２４の誘電率より大きな誘電率を持つものであれば、どのようなものであってよいが、第２のコア材２４としてガラスエポキシ（εr ＝４.7という誘電率を持つ）を用いる場合には、例えば、εr ＝４２という誘電率を持つシリコンカーバイドや、εr ＝９.7〜１０.3という誘電率を持つアルミナセラミック等を用いればよい。
【００６５】
図１６に、本発明の備える他の基本構成例を図示する。
この基本構成例では、第２のコア材２４の外周部分に、電源層２３からグランド層２５に突出する電極片５０と、グランド層２５から電源層２３に突出する電極片５１とを配設することで、電源層２３の端部とグランド層２５の端部との間に、高周波電流を流すコンデンサを配設することを実現している。
【００６６】
すなわち、コンデンサの容量は、よく知られているように、コンデンサの電極間の距離に反比例して大きくなる。これから、第２のコア材２４の外周部分に、電極片５０,5１を配設することで、コンデンサの電極間の距離を小さくし、これにより電源層２３の端部とグランド層２５の端部との間のコンデンサ容量を増加させて、高周波電流を流すコンデンサの配設を実現するのである。
【００６７】
なお、これらの電極片５０,5１は、例えば、Ｖｉａの製造方法を利用して製造することが可能である。
図１７に、本発明に関連する技術を図示する。
【００６８】
この本発明に関連する技術では、第１及び第２の信号層２０,2８の外周部分に、回路パターンとは別に銅箔のコンデンサ電極用パターン６０を形成する構成を採って、電源層２３の端部と第２の信号層２８の持つ電極用パターン６０とを接続する第１のＶｉａ６１と、グランド層２５の端部と第１の信号層２０の持つ電極用パターン６０とを接続する第２のＶｉａ６２とを配設することで、電源層２３の端部とグランド層２５の端部との間に、高周波電流を流すコンデンサを配設することを実現している。
【００６９】
すなわち、図１８に示すように、第１のＶｉａ６１を設けると、電源層２３の端部とグランド層２５の端部との間に形成されるコンデンサＣ0 に対して、グランド層２５と第２の信号層２８の持つ電極用パターン６０との間に形成されるコンデンサＣ2 が並列接続される。また、第２のＶｉａ６２を設けると、電源層２３の端部とグランド層２５の端部との間に形成されるコンデンサＣ0 に対して、電源層２３と第１の信号層２０の持つ電極用パターン６０との間に形成されるコンデンサＣ1 が並列接続される。
【００７０】
このようにして、図１８に示す本発明に関連する技術では、電源層２３の端部とグランド層２５の端部との間に形成されるコンデンサに対して、別のコンデンサを並列接続の形態で追加させていくことで、電源層２３の端部とグランド層２５の端部とのコンデンサ容量を増加させて、高周波電流を流すコンデンサの配設を実現するのである。
【００７１】
図１９に、本発明が基本構成に加えて備えることになる構成の一実施例を図示する。
この実施例では、４層プリント板の端部を絶縁物７０で覆い、更に、その絶縁物７０の上を導電ペーストのような導電性物質７１で覆う。そして、図１９（ａ）に示すように、電源層２３からＶｉａ等を利用して電極７２を取り出して、それを絶縁物７０に接続させ、更に、グランド層２５からＶｉａ等を利用して電極７３を取り出して、それを導電性物質７１に電気的に接続させる構成を採る。
【００７２】
あるいは、図１９（ｂ）に示すように、電源層２３の端部からＶｉａ等を利用して電極７２を取り出して、それを導電性物質７１に電気的に接続させ、更に、グランド層２５からＶｉａ等を利用して電極７３を取り出して、それを絶縁物７０に接続させる構成を採る。
【００７３】
この構成を採ると、図１９（ａ）に示す実施例では、導電性物質７１と電源層２３から取り出した電極７２との間に形成されるコンデンサが、電源層２３の端部とグランド層２５の端部との間のコンデンサに並列接続されることになる。また、図１９（ｂ）に示す実施例では、導電性物質７１とグランド層２５から取り出した電極７３との間に形成されるコンデンサが、電源層２３の端部とグランド層２５の端部との間のコンデンサに並列接続されることになる。
【００７４】
このようにして、電源層２３の端部とグランド層２５の端部との間に形成されるコンデンサに対して、別のコンデンサを並列接続の形態で追加させていくことで、電源層２３の端部とグランド層２５の端部との間のコンデンサ容量を増加させて、高周波電流を流すコンデンサの配設を実現するのである。
【００７５】
更に、この実施例に従うと、４層プリント板の端部が導電性物質７１により覆われるので、あたかもシールドを施したようになり、これにより、電波放射の一層の削減を実現できるようになる。
【００７６】
次に、本発明に関連する技術で構成される４層プリント板について説明する。
本発明に関連する技術で構成される４層プリント板では、図２０に示すように、電源層２３のノイズ源の位置と電源層２３の端部との間に、電源層２３の銅箔を切り欠く切り込み８０を設ける構成を採る。ここで、ノイズ源と切り込み８０との間の距離をβ、ノイズ源と電源層２３の端部との間の距離をαとする。
【００７７】
真空中の波長λと周波数ｆと光速ｃとの間には、「ｃ＝λ×ｆ」の関係が成立する。１ＭＨｚが１０6 Ｈｚであり、光速ｃは３×１０8 〔ｍ／ｓ〕であることから、この関係式は「λ＝３００／ｆ」となる。そして、誘電率εr での波長λp と真空中の波長λとの間には、「λp ＝λ／（εr ）1/2 」の関係が成立する。
【００７８】
切り込み８０がない場合には、図２１に示すように、高周波電流の放射する電波の波長λp が、距離αの２倍となるとき、すなわち、「λp ＝２α」となるときに、その電波は共振することになる。これから、
２α＝λp ＝λ／（εr ）1/2 ＝３００／〔ｆ×（εr ）1/2 〕
すなわち、
ｆ＝〔１５０／（εr ）1/2 〕×〔１／α〕
が共振周波数となる。
【００７９】
これに対して、切り込み８０がある場合には、図２１に示すように、高周波電流の放射する電波の波長λp が、距離βの２倍となるとき、すなわち、「λp ＝２β」となるときに、その電波は共振することになる。これから、
２β＝λp ＝λ／（εr ）1/2 ＝３００／〔ｆ×（εr ）1/2 〕
すなわち、
ｆ＝〔１５０／（εr ）1/2 〕×〔１／β〕
が共振周波数となる。
【００８０】
これから分かるように、切り込み８０を設けると共振周波数は高くなる。一方、図９のシミュレーション結果で説明したように、共振周波数で電波放射が大きくなる。
【００８１】
電波放射の規格は、１０００ＭＨｚ以下の電波放射を問題としており、それ以上の周波数では実用上問題がないので規制はない。これから、共振周波数が１０００ＭＨｚ以上となるような切り込み８０を設ければ、電波放射の問題は起こらないことになる。
【００８２】
このように、図２０に示す本発明に関連する技術では、電源層２３の銅箔を切り欠く切り込み８０を設けることで、電波放射の問題を回避する構成を採っている。
ちなみに、第２のコア材２４としてガラスエポキシ（εr ＝４.7という誘電率を持つ）を用いているときに、共振周波数を１０００ＭＨｚ以上とするためには、距離βは、
β＝〔１５０／（４.7）1/2 〕×〔１／１０００〕＝０.0６９〔ｍ〕
よりも小さなものにしなければならない。
【００８３】
ここで、図２０に示す本発明に関連する技術では、電源層２３に切り込み８０を設ける構成を採ったが、グランド層２５に設けてもよい。
次に、図２２に示す本発明に関連する技術で構成される４層プリント板について説明する。
【００８４】
図２２に示す本発明に関連する技術では、図２２（ａ）に示すように、電源層２３のノイズ源の周辺に、出口９０を持つ形態に従いつつ、そのノイズ源を取り囲むようにと電源層２３の銅箔を切り欠く切り込み９１を設けるとともに、その出口９０の部分に、その出口９０を流れ出る高周波電流をグランド層２５に流すコンデンサ９２を備える構成を採っている。
【００８５】
このコンデンサ９２は、例えば、チップ部品で構成されて、例えば、図２２（ｂ）に示すように、Ｖｉａを使って、一方の端子を電源層２３に接続し、他方の端子をグランド層２５に接続することで備えられることになる。
【００８６】
この構成に従って、ノイズ源により発生する高周波電流は、出口９０を通って流れ出ることになるが、この出口９０に、この流れ出る高周波電流をグランド層２５に流すコンデンサ９２が備えられているので、高周波電流が電源層２３の端部に到達しなくなる。その結果、電源層２３の端部で発生する電界が小さなものになって、電波の放射を大きく低減できるようになる。
【００８７】
ここで、図２２に示す本発明に関連する技術では、電源層２３に切り込み９１を設ける構成を採ったが、グランド層２５に設けるとともに、その切り込み９１の持つ出口９０の部分に、その出口９０を流れ出る高周波電流を電源層２３に流すコンデンサ９２を備える構成を採ってもよい。また、コンデンサ９２はチップ部品に限られるものでない。チップ部品を用いるときには、抵抗を直列に接続させて高周波電流を熱に変換してしまう構成を採ることが好ましい。
【００８８】
【発明の効果】
以上説明したように、本発明のプリント板によれば、プリント板から放射される不要な電波を大幅に削減できるようになる。
【００８９】
これにより、本発明のプリント板を実装する電子機器から放射される不要な電波を大幅に削減できるようになる。
【図面の簡単な説明】
【図１】 本発明の原理構成図である。
【図２】 ４層プリント板の説明図である。
【図３】 ノイズ源の説明図である
【図４】 高周波電流の説明図である。
【図５】 本発明の説明図である。
【図６】 本発明の備える基本構成の一例を示す図である。
【図７】 シミュレーションで想定したプリント板の発明図である。
【図８】 シミュレーション結果の説明図である。
【図９】 シミュレーション結果の説明図である。
【図１０】 シミュレーション結果の説明図である。
【図１１】 シミュレーション結果の説明図である。
【図１２】 シミュレーション結果の説明図である。
【図１３】 シミュレーション結果の説明図である。
【図１４】 コンデンサの配置位置の説明図である。
【図１５】 本発明の備える他の基本構成例である。
【図１６】 本発明の備える他の基本構成例である。
【図１７】 本発明に関連する技術の説明図である。
【図１８】 本発明に関連する技術の説明図である。
【図１９】 本発明の一実施例である。
【図２０】 本発明に関連する技術の説明図である。
【図２１】 共振周波数の説明図である。
【図２２】 本発明に関連する技術の説明図である。
【符号の説明】
１ 信号層
２ 電源層
３ グランド層
４ コンデンサ手段
Claims (6)
- 絶縁物を介して信号層と電源層とグランド層とが層構造で配設される多層プリント板において、
上記電源層のパターン形状と、上記グランド層のパターン形状との重複するパターン形状のエッジ部分に設けられて、連続的又は離散的な配置形式に従って、上記電源層に流れる高周波電流を上記グランド層へ流すコンデンサ手段と、
上記コンデンサ手段に並列接続する形態で設けられて、プリント板端部に該端部を覆う形態で絶縁物を配設するとともに、該絶縁物の上を導電性物質で覆い、更に、グランド層を該導電性物質に電気的に接続するとともに、電源層を該絶縁物に接続するか、あるいは、電源層を該導電性物質に電気的に接続するとともに、グランド層を該絶縁物に接続することで生成される追加コンデンサ手段とを備えることを、
特徴とする多層プリント板。 - 請求項１記載の多層プリント板において、
上記パターンエッジ部分の持つ角状部分に、上記コンデンサ手段を備えることを、
特徴とする多層プリント板。 - 請求項１又は２記載の多層プリント板において、
上記コンデンサ手段として、部品形態のコンデンサ手段を用いることを、
特徴とする多層プリント板。 - 請求項３記載の多層プリント板において、
上記部品形態のコンデンサ手段に対応付けて、該コンデンサ手段に直列接続される抵抗手段を備えることを、
特徴とする多層プリント板。 - 請求項１又は２記載の多層プリント板において、
上記パターンエッジ部分に設けられる電源層とグランド層との間の絶縁物として、上記パターンエッジ部分でない部分に設けられる電源層とグランド層との間の絶縁物よりも大きな誘電率を持つものを配設することで、上記コンデンサ手段を備えるように構成されることを、
特徴とする多層プリント板。 - 請求項１又は２記載の多層プリント板において、
上記パターンエッジ部分に、電源層からグランド層に突出される形態で形成される電極片手段と、グランド層から電源層に突出される形態で形成される電極片手段とを配設することで、上記コンデンサ手段を備えるように構成されることを、
特徴とする多層プリント板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07952297A JP3926880B2 (ja) | 1997-03-31 | 1997-03-31 | 多層プリント板 |
| US08/971,901 US5926377A (en) | 1997-03-31 | 1997-11-17 | Multilayer printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07952297A JP3926880B2 (ja) | 1997-03-31 | 1997-03-31 | 多層プリント板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10275981A JPH10275981A (ja) | 1998-10-13 |
| JP3926880B2 true JP3926880B2 (ja) | 2007-06-06 |
Family
ID=13692325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07952297A Expired - Lifetime JP3926880B2 (ja) | 1997-03-31 | 1997-03-31 | 多層プリント板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5926377A (ja) |
| JP (1) | JP3926880B2 (ja) |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3036629B2 (ja) * | 1996-10-07 | 2000-04-24 | 富士ゼロックス株式会社 | プリント配線基板装置 |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| JP3055136B2 (ja) * | 1998-03-16 | 2000-06-26 | 日本電気株式会社 | プリント回路基板 |
| US20040109298A1 (en) * | 1998-05-04 | 2004-06-10 | Hartman William F. | Dielectric material including particulate filler |
| US6608760B2 (en) | 1998-05-04 | 2003-08-19 | Tpl, Inc. | Dielectric material including particulate filler |
| US6616794B2 (en) | 1998-05-04 | 2003-09-09 | Tpl, Inc. | Integral capacitance for printed circuit board using dielectric nanopowders |
| US6014319A (en) * | 1998-05-21 | 2000-01-11 | International Business Machines Corporation | Multi-part concurrently maintainable electronic circuit card assembly |
| JP3698896B2 (ja) * | 1998-07-29 | 2005-09-21 | 株式会社日立製作所 | 給電系インピーダンス低減方法および回路基板ならびに電子機器 |
| US6084779A (en) * | 1998-10-02 | 2000-07-04 | Sigrity, Inc. | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips |
| KR100341077B1 (en) * | 1998-12-31 | 2002-09-27 | Simm Tech Co Ltd | Structure of multi-layered module in pcb |
| US6150895A (en) * | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
| US6349032B1 (en) * | 1999-02-03 | 2002-02-19 | International Business Machines Corporation | Electronic chip packaging |
| US6215372B1 (en) * | 1999-06-02 | 2001-04-10 | Sun Microsystems, Inc. | Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors |
| TW443083B (en) * | 1999-06-23 | 2001-06-23 | Asustek Comp Inc | Printed circuit board structure |
| US6351393B1 (en) * | 1999-07-02 | 2002-02-26 | International Business Machines Corporation | Electronic package for electronic components and method of making same |
| US6373717B1 (en) * | 1999-07-02 | 2002-04-16 | International Business Machines Corporation | Electronic package with high density interconnect layer |
| CN101232776B (zh) | 1999-09-02 | 2011-04-20 | 揖斐电株式会社 | 印刷布线板 |
| KR20090068389A (ko) | 1999-09-02 | 2009-06-26 | 이비덴 가부시키가이샤 | 프린트배선판 및 그 제조방법 |
| JP3608990B2 (ja) * | 1999-10-19 | 2005-01-12 | 新光電気工業株式会社 | 多層回路基板およびその製造方法 |
| JP3348709B2 (ja) | 1999-11-24 | 2002-11-20 | 日本電気株式会社 | プリント回路基板設計支援装置及び制御プログラム記録媒体 |
| JP2001168477A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | プリント基板、プリント基板モジュール、及び電子機器 |
| US6469259B2 (en) * | 2000-02-29 | 2002-10-22 | Kyocera Corporation | Wiring board |
| JP2001251061A (ja) * | 2000-03-02 | 2001-09-14 | Sony Corp | 多層型プリント配線基板 |
| JP2001332825A (ja) * | 2000-03-14 | 2001-11-30 | Fuji Xerox Co Ltd | 回路基板装置及び設計支援装置 |
| US6596948B1 (en) * | 2000-04-28 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Processor and power supply circuit |
| US6395996B1 (en) * | 2000-05-16 | 2002-05-28 | Silicon Integrated Systems Corporation | Multi-layered substrate with a built-in capacitor design |
| JP3455498B2 (ja) * | 2000-05-31 | 2003-10-14 | 株式会社東芝 | プリント基板および情報処理装置 |
| US6651324B1 (en) | 2000-11-06 | 2003-11-25 | Viasystems Group, Inc. | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer |
| US6879492B2 (en) * | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
| JP4694035B2 (ja) * | 2001-05-15 | 2011-06-01 | Ｏｋｉセミコンダクタ株式会社 | 配線構造基板 |
| US6700455B2 (en) * | 2001-08-23 | 2004-03-02 | Intel Corporation | Electromagnetic emission reduction technique for shielded connectors |
| US20030042044A1 (en) * | 2001-08-30 | 2003-03-06 | Micron Technology, Inc. | Circuit board plane interleave apparatus and method |
| US6757152B2 (en) * | 2001-09-05 | 2004-06-29 | Avx Corporation | Cascade capacitor |
| DE10224221A1 (de) * | 2002-05-31 | 2003-12-11 | Siemens Ag | Elektrische Vorrichtung |
| DE10328183A1 (de) * | 2002-07-02 | 2004-01-15 | Robert Bosch Gmbh | Elektrisches Bauelement, insbesondere mikroelektronisches oder mikroelektromechanisches Hochfrequenzbauelement und Verfahren zu dessen Herstellung |
| US20040108134A1 (en) * | 2002-10-11 | 2004-06-10 | Borland William J. | Printed wiring boards having low inductance embedded capacitors and methods of making same |
| US6903634B2 (en) * | 2002-11-12 | 2005-06-07 | Silicon Integrated Systems Corp. | Method of detuning resonant frequencies of a power distribution system |
| US7035113B2 (en) * | 2003-01-30 | 2006-04-25 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
| CA2455024A1 (en) * | 2003-01-30 | 2004-07-30 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
| US7023707B2 (en) * | 2003-01-30 | 2006-04-04 | Endicott Interconnect Technologies, Inc. | Information handling system |
| DE10305520A1 (de) * | 2003-02-11 | 2004-08-19 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung |
| TW595275B (en) * | 2003-11-05 | 2004-06-21 | Tatung Co | Low noise printed circuit board |
| US7161088B2 (en) * | 2003-12-04 | 2007-01-09 | Dell Products L.P. | System, method and apparatus for optimizing power delivery and signal routing in printed circuit board design |
| US20060074164A1 (en) * | 2003-12-19 | 2006-04-06 | Tpl, Inc. | Structured composite dielectrics |
| US20080128961A1 (en) * | 2003-12-19 | 2008-06-05 | Tpl, Inc. | Moldable high dielectric constant nano-composites |
| US20060074166A1 (en) * | 2003-12-19 | 2006-04-06 | Tpl, Inc. Title And Interest In An Application | Moldable high dielectric constant nano-composites |
| JP2007515794A (ja) | 2003-12-22 | 2007-06-14 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で遮蔽されたエネルギー調節器 |
| US7478472B2 (en) * | 2004-03-03 | 2009-01-20 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate with signal wire shielding |
| US7376408B2 (en) * | 2004-08-10 | 2008-05-20 | Sony Ericsson Mobile Communications Ab | Reduction of near field electro-magnetic scattering using high impedance metallization terminations |
| TWI290449B (en) * | 2004-11-03 | 2007-11-21 | Tatung Co | Multi-layer printed circuit with low noise |
| TWI255159B (en) * | 2004-11-03 | 2006-05-11 | Tatung Co Ltd | Low-noise multilayer printed-circuit board (PCB) |
| US20080047743A1 (en) * | 2004-11-19 | 2008-02-28 | Akeyuki Komatsu | Multilayer Substrate With Built-In Capacitors, Method For Manufacturing The Same, And Cold-Cathode Tube Lighting Device |
| US7417869B1 (en) * | 2005-01-13 | 2008-08-26 | Apple Inc. | Methods and systems for filtering signals |
| JP2008535207A (ja) | 2005-03-01 | 2008-08-28 | エックストゥーワイ アテニュエイターズ，エルエルシー | 共平面導体を有する調整器 |
| WO2006093831A2 (en) | 2005-03-01 | 2006-09-08 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| US7332818B2 (en) * | 2005-05-12 | 2008-02-19 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package with reduced line skew and circuitized substrate for use therein |
| JP4689461B2 (ja) * | 2005-12-26 | 2011-05-25 | 富士通株式会社 | プリント基板 |
| US8026777B2 (en) | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
| US7778039B2 (en) * | 2006-05-08 | 2010-08-17 | Micron Technology, Inc. | Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise |
| TW200743433A (en) * | 2006-05-09 | 2007-11-16 | Mitac Int Corp | Circuit board with EMI isolation and layout method thereof |
| CN101090599B (zh) * | 2006-06-16 | 2010-05-26 | 鸿富锦精密工业（深圳）有限公司 | 电路板 |
| US7336501B2 (en) * | 2006-06-26 | 2008-02-26 | Ibiden Co., Ltd. | Wiring board with built-in capacitor |
| CN100574560C (zh) * | 2006-06-30 | 2009-12-23 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| TW200810651A (en) * | 2006-08-09 | 2008-02-16 | Tatung Co Ltd | Low-noise multilayered PCB |
| JP4801538B2 (ja) * | 2006-09-01 | 2011-10-26 | 株式会社日立製作所 | 不要電磁輻射抑制回路及び実装構造及びそれを実装した電子機器 |
| KR101295363B1 (ko) * | 2007-01-22 | 2013-08-12 | 삼성전자주식회사 | 무선수신장치 |
| JP5001734B2 (ja) * | 2007-07-13 | 2012-08-15 | ホシデン株式会社 | 電気コネクタ |
| CN101472386B (zh) * | 2007-12-26 | 2012-03-28 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| JP2009170574A (ja) * | 2008-01-15 | 2009-07-30 | Aica Kogyo Co Ltd | 多層プリント配線板 |
| CN201185508Y (zh) * | 2008-04-11 | 2009-01-21 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| US10176162B2 (en) * | 2009-02-27 | 2019-01-08 | Blackberry Limited | System and method for improved address entry |
| US8295058B2 (en) * | 2009-12-18 | 2012-10-23 | International Business Machines Corporation | Structure for enhancing reference return current conduction |
| JP5669499B2 (ja) * | 2010-09-24 | 2015-02-12 | キヤノン株式会社 | プリント回路板 |
| TW201316895A (zh) * | 2011-10-14 | 2013-04-16 | Hon Hai Prec Ind Co Ltd | 可抑制電磁干擾的電路板 |
| WO2013168761A1 (ja) * | 2012-05-10 | 2013-11-14 | 日立化成株式会社 | 多層配線基板 |
| JP5907124B2 (ja) * | 2013-07-24 | 2016-04-20 | 株式会社村田製作所 | 高周波部品およびフィルタ部品 |
| JP6187606B2 (ja) * | 2014-02-12 | 2017-08-30 | 株式会社村田製作所 | プリント基板 |
| CN107645825A (zh) * | 2017-09-18 | 2018-01-30 | 济南浪潮高新科技投资发展有限公司 | 减小电源对高速信号线干扰的印制电路板及其设计方法 |
| CN108174504B (zh) * | 2017-11-13 | 2020-02-04 | 青岛海信电器股份有限公司 | 一种pcb电路板 |
| CN117917190A (zh) * | 2021-09-09 | 2024-04-19 | 三星电子株式会社 | 用于降低电源噪声的印刷电路板及包括其的电子装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368870A (en) * | 1976-12-01 | 1978-06-19 | Oki Electric Ind Co Ltd | Multilayer board |
| JPH01164057A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 回路パッケージ |
| US5081561A (en) * | 1988-02-19 | 1992-01-14 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
| US5376759A (en) * | 1993-06-24 | 1994-12-27 | Northern Telecom Limited | Multiple layer printed circuit board |
| US5523921A (en) * | 1994-12-22 | 1996-06-04 | Hewlett-Packard Company | Printed circuit assembly having improved reference plane isolation |
| JP2755239B2 (ja) * | 1995-11-25 | 1998-05-20 | 日本電気株式会社 | 半導体装置用パッケージ |
| US5781110A (en) * | 1996-05-01 | 1998-07-14 | James River Paper Company, Inc. | Electronic article surveillance tag product and method of manufacturing same |
| US5708400A (en) * | 1996-10-30 | 1998-01-13 | Hewlett-Packard Company | AC coupled termination of a printed circuit board power plane in its characteristic impedance |
-
1997
- 1997-03-31 JP JP07952297A patent/JP3926880B2/ja not_active Expired - Lifetime
- 1997-11-17 US US08/971,901 patent/US5926377A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10275981A (ja) | 1998-10-13 |
| US5926377A (en) | 1999-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3926880B2 (ja) | 多層プリント板 | |
| JP2867985B2 (ja) | プリント回路基板 | |
| US5392019A (en) | Inductance device and manufacturing process thereof | |
| JP3106942B2 (ja) | Ｌｃ共振部品 | |
| US6150895A (en) | Circuit board voltage plane impedance matching | |
| JPH10242602A (ja) | 多層プリント基板及びその製造方法 | |
| US20040211590A1 (en) | Multilayer printed wiring board and integrated circuit using the same | |
| WO2002091515A1 (en) | Transmission line type components | |
| JP2000102253A (ja) | 電力変換装置 | |
| JP2001119110A (ja) | プリント基板 | |
| JP5176736B2 (ja) | プリント配線基板 | |
| JPH01233795A (ja) | 混成集績回路 | |
| JP2004363347A (ja) | 多層プリント基板 | |
| JP2003218541A (ja) | Ｅｍｉ低減構造基板 | |
| JP4494714B2 (ja) | プリント配線板 | |
| JP2003283073A (ja) | 配線基板 | |
| JPH08204377A (ja) | 遮蔽体 | |
| JPH06349666A (ja) | 積層セラミックコンデンサ | |
| JP2735060B2 (ja) | プリント回路基板およびプリント回路基板の設計方法およびプリント回路基板作製装置 | |
| JP2001339170A (ja) | 多層配線基板 | |
| JP2011066226A (ja) | 基板装置およびそれを備えた空気調和機 | |
| JPH11298097A (ja) | プリント配線板 | |
| JPH09246776A (ja) | プリント配線板 | |
| JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
| JP2000216586A (ja) | 多層プリント回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |