JPH10275981A - 多層プリント板 - Google Patents
多層プリント板Info
- Publication number
- JPH10275981A JPH10275981A JP9079522A JP7952297A JPH10275981A JP H10275981 A JPH10275981 A JP H10275981A JP 9079522 A JP9079522 A JP 9079522A JP 7952297 A JP7952297 A JP 7952297A JP H10275981 A JPH10275981 A JP H10275981A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- capacitor
- printed board
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0227—Split or nearly split shielding or ground planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10446—Mounted on an edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】本発明は、絶縁物を介して信号層と電源層とグ
ランド層が層構造で配設される多層プリント板に関し、
多層プリント板から放射される電波を低減できるように
することを目的とする。 【解決手段】電源層のパターン形状と、グランド層のパ
ターン形状との重複するパターン形状のエッジ部分に、
連続的又は離散的な配置形式に従って、電源層に流れる
高周波電流をグランド層へ流すコンデンサ手段を備える
ことで、多層プリント板から放射される電波の低減を実
現する。
ランド層が層構造で配設される多層プリント板に関し、
多層プリント板から放射される電波を低減できるように
することを目的とする。 【解決手段】電源層のパターン形状と、グランド層のパ
ターン形状との重複するパターン形状のエッジ部分に、
連続的又は離散的な配置形式に従って、電源層に流れる
高周波電流をグランド層へ流すコンデンサ手段を備える
ことで、多層プリント板から放射される電波の低減を実
現する。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁物を介して信
号層と電源層とグランド層とが層構造で配設される多層
プリント板に関し、特に、電波放射の低減を実現する多
層プリント板に関する。
号層と電源層とグランド層とが層構造で配設される多層
プリント板に関し、特に、電波放射の低減を実現する多
層プリント板に関する。
【０００２】電子機器に対する社会的規制として、一定
のレベル以上の不要な電波やノイズを放射してはならな
いということがあり、各国の規格で厳しく規定されるよ
うになってきた。
のレベル以上の不要な電波やノイズを放射してはならな
いということがあり、各国の規格で厳しく規定されるよ
うになってきた。
【０００３】これから、電子機器から放射される電波を
可能な限り低減する技術の構築が叫ばれている。
可能な限り低減する技術の構築が叫ばれている。
【０００４】
【従来の技術】電子機器から放射される電波を低減する
ために、電子機器全体をシールドしていく構成が採られ
ることになる。
ために、電子機器全体をシールドしていく構成が採られ
ることになる。
【０００５】これから、従来技術では、電子機器のシー
ルドを如何に完璧に行っていくかということを追求して
いくことで、電子機器から放射される電波を低減すると
いう方法を採っていた。
ルドを如何に完璧に行っていくかということを追求して
いくことで、電子機器から放射される電波を低減すると
いう方法を採っていた。
【０００６】すなわち、従来技術では、電子回路を実装
するプリント板から放射される電波を低減していくとい
うことについては追求せずに、電子機器全体から放射さ
れる電波を如何にして低減していくかということを追求
することで、電子機器から放射される電波を低減すると
いう方法を採っていた。
するプリント板から放射される電波を低減していくとい
うことについては追求せずに、電子機器全体から放射さ
れる電波を如何にして低減していくかということを追求
することで、電子機器から放射される電波を低減すると
いう方法を採っていた。
【０００７】
【発明が解決しようとする課題】しかるに、電子機器に
よっては、十分なシールドを施せないものもある。この
ような電子機器については、電子機器というレベルでは
なくて、電子回路を実装するプリント板のレベルで、放
射される電波を低減していく必要がある。
よっては、十分なシールドを施せないものもある。この
ような電子機器については、電子機器というレベルでは
なくて、電子回路を実装するプリント板のレベルで、放
射される電波を低減していく必要がある。
【０００８】しかしながら、従来技術では、プリント板
の端部部分から電波が放射されているらしいという認識
はあるものの、それを実際に確認しておらず、まして、
その放射される電波の低減を図るための構成については
考えも及んでいないというのが実情である。
の端部部分から電波が放射されているらしいという認識
はあるものの、それを実際に確認しておらず、まして、
その放射される電波の低減を図るための構成については
考えも及んでいないというのが実情である。
【０００９】本発明はかかる事情に鑑みてなされたもの
であって、電波放射の低減を実現する新たな多層プリン
ト板の提供を目的とする。
であって、電波放射の低減を実現する新たな多層プリン
ト板の提供を目的とする。
【００１０】
【課題を解決するための手段】図１に本発明を具備する
多層プリント板の原理構成を図示する。図中、１は多層
プリント板を構成する信号層であって、電子回路を配設
するもの、２は多層プリント板を構成する電源層であっ
て、信号層１の電子回路に電源を供給するもの、３は多
層プリント板を構成するグランド層であって、信号層１
の電子回路にアースを供給するものである。
多層プリント板の原理構成を図示する。図中、１は多層
プリント板を構成する信号層であって、電子回路を配設
するもの、２は多層プリント板を構成する電源層であっ
て、信号層１の電子回路に電源を供給するもの、３は多
層プリント板を構成するグランド層であって、信号層１
の電子回路にアースを供給するものである。
【００１１】これらの信号層１と電源層２とグランド層
３とは、絶縁物を介して層構造で配設されることで多層
プリント板を構成する。図１（ａ）に原理構成を図示す
る本発明の多層プリント板では、電源層のパターン形状
と、グランド層のパターン形状との重複するパターン形
状のエッジ部分に、連続的又は離散的な配置形式に従っ
て、電源層に流れる高周波電流をグランド層に流すコン
デンサ手段４を備えることを特徴している。このコンデ
ンサ手段４は、パターンエッジ部分が角状部分を持つと
きには、その角状部分に備えていくことが好ましい。
３とは、絶縁物を介して層構造で配設されることで多層
プリント板を構成する。図１（ａ）に原理構成を図示す
る本発明の多層プリント板では、電源層のパターン形状
と、グランド層のパターン形状との重複するパターン形
状のエッジ部分に、連続的又は離散的な配置形式に従っ
て、電源層に流れる高周波電流をグランド層に流すコン
デンサ手段４を備えることを特徴している。このコンデ
ンサ手段４は、パターンエッジ部分が角状部分を持つと
きには、その角状部分に備えていくことが好ましい。
【００１２】このコンデンサ手段４は、例えば、部品形
態のコンデンサを使って実現されることがある。このと
き、その部品形態のコンデンサ対応に、そのコンデンサ
に直列接続される抵抗手段を備えることで、そのコンデ
ンサに流れる高周波電流を熱に変換してしまう構成を採
ることが好ましい。
態のコンデンサを使って実現されることがある。このと
き、その部品形態のコンデンサ対応に、そのコンデンサ
に直列接続される抵抗手段を備えることで、そのコンデ
ンサに流れる高周波電流を熱に変換してしまう構成を採
ることが好ましい。
【００１３】また、コンデンサ手段４は、パターンエッ
ジ部分に設けられる電源層２とグランド層３との間の絶
縁物として、パターンエッジ部分でない部分に設けられ
る電源層２とグランド層３との間の絶縁物よりも大きな
誘電率を持つものを配設し、これにより、パターンエッ
ジ部分における電源層２とグランド層３との間のコンデ
ンサの容量を大きなものとすることで実現されることが
ある。
ジ部分に設けられる電源層２とグランド層３との間の絶
縁物として、パターンエッジ部分でない部分に設けられ
る電源層２とグランド層３との間の絶縁物よりも大きな
誘電率を持つものを配設し、これにより、パターンエッ
ジ部分における電源層２とグランド層３との間のコンデ
ンサの容量を大きなものとすることで実現されることが
ある。
【００１４】また、コンデンサ手段４は、パターンエッ
ジ部分に、電源層２からグランド層３に突出される形態
で形成される電極片手段と、グランド層３から電源層２
に突出される形態で形成される電極片手段とを配設し、
これにより、パターンエッジ部分における電源層２とグ
ランド層３との間のコンデンサの容量を大きなものとす
ることで実現されることがある。
ジ部分に、電源層２からグランド層３に突出される形態
で形成される電極片手段と、グランド層３から電源層２
に突出される形態で形成される電極片手段とを配設し、
これにより、パターンエッジ部分における電源層２とグ
ランド層３との間のコンデンサの容量を大きなものとす
ることで実現されることがある。
【００１５】また、コンデンサ手段４は、パターンエッ
ジ部分で、電源層２とグランド層３との間に形成される
コンデンサに追加コンデンサを並列接続し、これによ
り、パターンエッジ部分における電源層２とグランド層
３との間のコンデンサの容量を大きなものとすることで
実現されることがある。
ジ部分で、電源層２とグランド層３との間に形成される
コンデンサに追加コンデンサを並列接続し、これによ
り、パターンエッジ部分における電源層２とグランド層
３との間のコンデンサの容量を大きなものとすることで
実現されることがある。
【００１６】この追加コンデンサは、例えば、パターン
エッジ部分で、グランド層３と信号層１とを電気的に接
続することで生成（信号層１と電源層３との間に形成さ
れるコンデンサが追加コンデンサとなる）されたり、パ
ターンエッジ部分で、電源層２と信号層１とを電気的に
接続することで生成（信号層１とグランド層３との間に
形成されるコンデンサが追加コンデンサとなる）された
り、プリント板端部にその端部を覆う形態で絶縁物を配
設するとともに、その絶縁物の上を導電性物質で覆い、
更に、グランド層３をその導電性物質に電気的に接続す
るとともに、電源層２をその絶縁物に接続することで生
成されたり、プリント板端部にその端部を覆う形態で絶
縁物を配設するとともに、その絶縁物の上を導電性物質
で覆い、更に、電源層２をその導電性物質に電気的に接
続するとともに、グランド層３をその絶縁物に接続する
ことで生成される。
エッジ部分で、グランド層３と信号層１とを電気的に接
続することで生成（信号層１と電源層３との間に形成さ
れるコンデンサが追加コンデンサとなる）されたり、パ
ターンエッジ部分で、電源層２と信号層１とを電気的に
接続することで生成（信号層１とグランド層３との間に
形成されるコンデンサが追加コンデンサとなる）された
り、プリント板端部にその端部を覆う形態で絶縁物を配
設するとともに、その絶縁物の上を導電性物質で覆い、
更に、グランド層３をその導電性物質に電気的に接続す
るとともに、電源層２をその絶縁物に接続することで生
成されたり、プリント板端部にその端部を覆う形態で絶
縁物を配設するとともに、その絶縁物の上を導電性物質
で覆い、更に、電源層２をその導電性物質に電気的に接
続するとともに、グランド層３をその絶縁物に接続する
ことで生成される。
【００１７】このように、図１（ａ）に原理構成を図示
する本発明の多層プリント板では、電源層のパターン形
状と、グランド層のパターン形状との重複するパターン
形状のエッジ部分に、連続的又は離散的な配置形式に従
って、電源層２に流れる高周波電流をグランド層３に流
すコンデンサ手段４を備える。
する本発明の多層プリント板では、電源層のパターン形
状と、グランド層のパターン形状との重複するパターン
形状のエッジ部分に、連続的又は離散的な配置形式に従
って、電源層２に流れる高周波電流をグランド層３に流
すコンデンサ手段４を備える。
【００１８】電源層２やグランド層３には、信号層１に
実装される電子回路が動作することでノイズが発生し、
このノイズに従って、高周波電流が流れることになる。
この高周波電流は、コンデンサ手段４が設けられない
と、パターンエッジ部分でゼロとなり、その結果、パタ
ーンエッジ部分で強い電界が発生して大きな電波を放射
する。これに対して、コンデンサ手段４を設けると、電
源層２からグランド層３に高周波電流が流れていくこと
で、パターンエッジ部分に小さな高周波電流が流れ、こ
れにより、パターンエッジ部分で発生する電界が極めて
弱いものとなって、電波の放射を大きく低減できるよう
になる。
実装される電子回路が動作することでノイズが発生し、
このノイズに従って、高周波電流が流れることになる。
この高周波電流は、コンデンサ手段４が設けられない
と、パターンエッジ部分でゼロとなり、その結果、パタ
ーンエッジ部分で強い電界が発生して大きな電波を放射
する。これに対して、コンデンサ手段４を設けると、電
源層２からグランド層３に高周波電流が流れていくこと
で、パターンエッジ部分に小さな高周波電流が流れ、こ
れにより、パターンエッジ部分で発生する電界が極めて
弱いものとなって、電波の放射を大きく低減できるよう
になる。
【００１９】図１（ｂ）に原理構成を図示する本発明の
多層プリント板では、電源層２に、電源層２を切り欠く
切り込み７が形成されたり、グランド層３に、グランド
層３を切り欠く切り込み７が形成される。
多層プリント板では、電源層２に、電源層２を切り欠く
切り込み７が形成されたり、グランド層３に、グランド
層３を切り欠く切り込み７が形成される。
【００２０】電源層２のノイズ源５により発生する高周
波電流が放射する電波は、多層プリント板の共振周波数
の所で大きくなる。一方、多層プリント板の共振周波数
は、ノイズ源５と電源層２の端部６（正確には、上述の
パターンエッジ部分）との間の距離により規定され、そ
の距離が小さくなるに従って大きな周波数を示す。
波電流が放射する電波は、多層プリント板の共振周波数
の所で大きくなる。一方、多層プリント板の共振周波数
は、ノイズ源５と電源層２の端部６（正確には、上述の
パターンエッジ部分）との間の距離により規定され、そ
の距離が小さくなるに従って大きな周波数を示す。
【００２１】同様に、グランド層３のノイズ源５により
発生する高周波電流が放射する電波は、多層プリント板
の共振周波数の所で大きくなる。一方、多層プリント板
の共振周波数は、ノイズ源５とグランド層３の端部６
（正確には、上述のパターンエッジ部分）との間の距離
により規定され、その距離が小さくなるに従って大きな
周波数を示す。
発生する高周波電流が放射する電波は、多層プリント板
の共振周波数の所で大きくなる。一方、多層プリント板
の共振周波数は、ノイズ源５とグランド層３の端部６
（正確には、上述のパターンエッジ部分）との間の距離
により規定され、その距離が小さくなるに従って大きな
周波数を示す。
【００２２】これから、この切り込み７が形成される
と、ノイズ源５と電源層２の端部６との間の距離が小さ
くなることで、多層プリント板の共振周波数が大きくな
り、その結果、実用上問題のない周波数の所で大きな電
波が放射されることになる。これにより、外部に与える
悪影響を防止できるようになる。
と、ノイズ源５と電源層２の端部６との間の距離が小さ
くなることで、多層プリント板の共振周波数が大きくな
り、その結果、実用上問題のない周波数の所で大きな電
波が放射されることになる。これにより、外部に与える
悪影響を防止できるようになる。
【００２３】同様に、この切り込み７が形成されると、
ノイズ源５とグランド層３の端部６との間の距離が小さ
くなることで、多層プリント板の共振周波数が大きくな
り、その結果、実用上問題のない周波数の所で大きな電
波が放射されることになる。これにより、外部に与える
悪影響を防止できるようになる。
ノイズ源５とグランド層３の端部６との間の距離が小さ
くなることで、多層プリント板の共振周波数が大きくな
り、その結果、実用上問題のない周波数の所で大きな電
波が放射されることになる。これにより、外部に与える
悪影響を防止できるようになる。
【００２４】図１（ｃ）に原理構成を図示する本発明の
多層プリント板では、電源層２のノイズ源５の周辺に、
出口８を持つ形態に従いつつ、そのノイズ源５を取り囲
む切り込み９が設けられ、かつ、その出口８の部分に、
その出口８を流れ出る高周波電流をグランド層３に流す
コンデンサ手段１０を備えることを特徴とする。
多層プリント板では、電源層２のノイズ源５の周辺に、
出口８を持つ形態に従いつつ、そのノイズ源５を取り囲
む切り込み９が設けられ、かつ、その出口８の部分に、
その出口８を流れ出る高周波電流をグランド層３に流す
コンデンサ手段１０を備えることを特徴とする。
【００２５】同様に、グランド層３のノイズ源５の周辺
に、出口８を持つ形態に従いつつ、そのノイズ源５を取
り囲む切り込み９が設けられ、かつ、その出口８の部分
に、その出口８を流れ出る高周波電流を電源層２に流す
コンデンサ手段１０を備えることを特徴とする。
に、出口８を持つ形態に従いつつ、そのノイズ源５を取
り囲む切り込み９が設けられ、かつ、その出口８の部分
に、その出口８を流れ出る高周波電流を電源層２に流す
コンデンサ手段１０を備えることを特徴とする。
【００２６】この切り込み９が形成されると、ノイズ源
５により発生する高周波電流は、出口８を通ることにな
るが、この出口８にコンデンサ手段１０が設けられるこ
とで、この出口８の位置で電源層２やグランド層３に流
れることになる。
５により発生する高周波電流は、出口８を通ることにな
るが、この出口８にコンデンサ手段１０が設けられるこ
とで、この出口８の位置で電源層２やグランド層３に流
れることになる。
【００２７】これから、電源層２やグランド層３の端部
（正確には、上述のパターンエッジ部分）に流れる高周
波電流が小さなものとなる。その結果、電源層２やグラ
ンド層３の端部（正確には、上述のパターンエッジ部
分）で発生する電界が小さなものとなって、電波の放射
を大きく低減できるようになる。
（正確には、上述のパターンエッジ部分）に流れる高周
波電流が小さなものとなる。その結果、電源層２やグラ
ンド層３の端部（正確には、上述のパターンエッジ部
分）で発生する電界が小さなものとなって、電波の放射
を大きく低減できるようになる。
【００２８】
【発明の実施の形態】以下、実施の形態に従って本発明
を詳細に説明する。図２に、本発明の適用される４層プ
リント板の構造を図示する。
を詳細に説明する。図２に、本発明の適用される４層プ
リント板の構造を図示する。
【００２９】この図２（ａ）に示すように、４層プリン
ト板は、第１の信号層２０と、第１のコア材２１と、第
１のプリプレグ２２と、電源層２３と、第２のコア材２
４と、グランド層２５と、第２のプリプレグ２６と、第
３のコア材２７と、第２の信号層２８という９つの層が
積層されることで構成されている。
ト板は、第１の信号層２０と、第１のコア材２１と、第
１のプリプレグ２２と、電源層２３と、第２のコア材２
４と、グランド層２５と、第２のプリプレグ２６と、第
３のコア材２７と、第２の信号層２８という９つの層が
積層されることで構成されている。
【００３０】この第１の信号層２０や第２の信号層２８
は、銅箔等の金属で構成される回路パターンを実装する
ものであって、図２（ｂ）に示すように、その上に、チ
ップ部品等の回路部品を配置することで電子回路を実装
する。この電子回路と電源層２３やグランド層２５との
間には、Ｖｉａと呼ばれる層間を電気的に接続するため
の穴が用意されていて、このＶｉａを介して、電子回路
に電源やアースが供給されることになる。
は、銅箔等の金属で構成される回路パターンを実装する
ものであって、図２（ｂ）に示すように、その上に、チ
ップ部品等の回路部品を配置することで電子回路を実装
する。この電子回路と電源層２３やグランド層２５との
間には、Ｖｉａと呼ばれる層間を電気的に接続するため
の穴が用意されていて、このＶｉａを介して、電子回路
に電源やアースが供給されることになる。
【００３１】電源層２３は、例えば、第１の信号層２０
や第２の信号層２８と同じ平面形状を持つ銅箔等の金属
で構成されていて、Ｖｉａを介して、第１の信号層２０
や第２の信号層２８に電源を供給する。
や第２の信号層２８と同じ平面形状を持つ銅箔等の金属
で構成されていて、Ｖｉａを介して、第１の信号層２０
や第２の信号層２８に電源を供給する。
【００３２】グランド層２５は、例えば、第１の信号層
２０や第２の信号層２８と同じ平面形状を持つ銅箔等の
金属で構成されていて、Ｖｉａを介して、第１の信号層
２０や第２の信号層２８にアースを供給する。
２０や第２の信号層２８と同じ平面形状を持つ銅箔等の
金属で構成されていて、Ｖｉａを介して、第１の信号層
２０や第２の信号層２８にアースを供給する。
【００３３】第１のコア材２１や第２のコア材２４や第
３のコア材２７は、ガラスエポキシ等で構成されて、４
層プリント板の基台として用意される。第１のコア材２
１や第３のコア材２７の厚さは例えば約０.3ｍｍ、第２
のコア材２４の厚さは例えば約０.9ｍｍである。
３のコア材２７は、ガラスエポキシ等で構成されて、４
層プリント板の基台として用意される。第１のコア材２
１や第３のコア材２７の厚さは例えば約０.3ｍｍ、第２
のコア材２４の厚さは例えば約０.9ｍｍである。
【００３４】第１のプリプレグ２２や第２のプリプレグ
２６は、絶縁材で構成されていて、厚みや接着等のため
に用意される。このように構成される４層プリント板で
は、電源層２３が、Ｖｉａを介して、第１の信号層２０
や第２の信号層２８に電源を供給し、グランド層２５
が、Ｖｉａを介して、第１の信号層２０や第２の信号層
２８にアースを供給することから、第１及び第２の信号
層２０,2８に実装される電子回路の動作に応じて、図３
に示すように、電源層２３とグランド層２５との間にノ
イズ源が存在することになる。そして、このノイズ源
が、図４に示すように、電源層２３及びグランド層２５
に高周波電流を流すことになる。
２６は、絶縁材で構成されていて、厚みや接着等のため
に用意される。このように構成される４層プリント板で
は、電源層２３が、Ｖｉａを介して、第１の信号層２０
や第２の信号層２８に電源を供給し、グランド層２５
が、Ｖｉａを介して、第１の信号層２０や第２の信号層
２８にアースを供給することから、第１及び第２の信号
層２０,2８に実装される電子回路の動作に応じて、図３
に示すように、電源層２３とグランド層２５との間にノ
イズ源が存在することになる。そして、このノイズ源
が、図４に示すように、電源層２３及びグランド層２５
に高周波電流を流すことになる。
【００３５】このようにして発生する高周波電流は、電
源層２３及びグランド層２５の端部で行き場を失うこと
で、その端部でゼロとなる。これから、その端部での電
界が大きくなり、これにより４層プリント板の外に電波
が放射されることになる。
源層２３及びグランド層２５の端部で行き場を失うこと
で、その端部でゼロとなる。これから、その端部での電
界が大きくなり、これにより４層プリント板の外に電波
が放射されることになる。
【００３６】本発明は、このメカニズムで発生する電波
を低減するために、図５に示すように、電源層２３の端
部とグランド層２５の端部との間にコンデンサを設ける
構成を採るのである。コンデンサは、周波数が大きくな
るに従ってそのインピーダンスが低下するという特性を
持ち、これがために高周波電流を流す働きを持つ。これ
から、電源層２３の端部とグランド層２５の端部との間
にコンデンサを設ける構成を採ることで、電源層２３及
びグランド層２５の端部で、電源層２３からグランド層
２５に高周波電流を流れるようにして、これにより、４
層プリント板の外に放射される電波を大きく低減するこ
とを実現するのである。
を低減するために、図５に示すように、電源層２３の端
部とグランド層２５の端部との間にコンデンサを設ける
構成を採るのである。コンデンサは、周波数が大きくな
るに従ってそのインピーダンスが低下するという特性を
持ち、これがために高周波電流を流す働きを持つ。これ
から、電源層２３の端部とグランド層２５の端部との間
にコンデンサを設ける構成を採ることで、電源層２３及
びグランド層２５の端部で、電源層２３からグランド層
２５に高周波電流を流れるようにして、これにより、４
層プリント板の外に放射される電波を大きく低減するこ
とを実現するのである。
【００３７】図６に、これを実現するための本発明の一
実施例を図示する。この実施例では、図６（ａ）に示す
ように、例えば１０００ｐＦの容量を持つチップ部品の
コンデンサ３０を、第１及び第２の信号層２０,2８の持
つ４つの角部分３１と、それらの角部分３１の２つの中
間位置３２とに合計６個配設する構成を採って、図６
（ｂ）に示すように、Ｖｉａを使って、各コンデンサ３
０の一方の端子を電源層２３に接続し、他方の端子をグ
ランド層２５に接続することで、電源層２３の端部とグ
ランド層２５の端部との間にコンデンサを設ける構成を
採っている。
実施例を図示する。この実施例では、図６（ａ）に示す
ように、例えば１０００ｐＦの容量を持つチップ部品の
コンデンサ３０を、第１及び第２の信号層２０,2８の持
つ４つの角部分３１と、それらの角部分３１の２つの中
間位置３２とに合計６個配設する構成を採って、図６
（ｂ）に示すように、Ｖｉａを使って、各コンデンサ３
０の一方の端子を電源層２３に接続し、他方の端子をグ
ランド層２５に接続することで、電源層２３の端部とグ
ランド層２５の端部との間にコンデンサを設ける構成を
採っている。
【００３８】この構成を採ることで、電源層２３の端部
とグランド層２５の端部との間にコンデンサ３０が配設
されることになり、これにより、電源層２３及びグラン
ド層２５の端部で、電源層２３からグランド層２５に高
周波電流を流れるようになって、４層プリント板の外に
放射される電波を大きく低減できるようになる。
とグランド層２５の端部との間にコンデンサ３０が配設
されることになり、これにより、電源層２３及びグラン
ド層２５の端部で、電源層２３からグランド層２５に高
周波電流を流れるようになって、４層プリント板の外に
放射される電波を大きく低減できるようになる。
【００３９】この実施例では、チップ部品のコンデンサ
３０のみを、電源層２３の端部とグランド層２５の端部
との間に配設する構成を採ったが、このコンデンサ３０
に例えば１０Ωの抵抗値を持つチップ部品の抵抗を直列
接続して、それを電源層２３の端部とグランド層２５の
端部との間に配設する構成を採ってもよい。このように
すると、コンデンサ３０を流れる高周波電流がこの抵抗
で熱に変換されることになるので、４層プリント板の外
に放射される電波を一層低減できるようになる。
３０のみを、電源層２３の端部とグランド層２５の端部
との間に配設する構成を採ったが、このコンデンサ３０
に例えば１０Ωの抵抗値を持つチップ部品の抵抗を直列
接続して、それを電源層２３の端部とグランド層２５の
端部との間に配設する構成を採ってもよい。このように
すると、コンデンサ３０を流れる高周波電流がこの抵抗
で熱に変換されることになるので、４層プリント板の外
に放射される電波を一層低減できるようになる。
【００４０】本発明者は、この実施例の有効性を検証す
るためにシミュレーションを行った。次に、このシミュ
レーション結果について説明する。物体の放射する電磁
界強度は、物体各部に流れる電流や磁流を求めて、それ
を公知の電磁波放射の理論式に代入することでシミュレ
ーションできる。この物体各部に流れる電流や磁流は、
理論的には、マックスウェルの電磁波方程式を与えられ
た境界条件の下に解くことで得られることになる。
るためにシミュレーションを行った。次に、このシミュ
レーション結果について説明する。物体の放射する電磁
界強度は、物体各部に流れる電流や磁流を求めて、それ
を公知の電磁波放射の理論式に代入することでシミュレ
ーションできる。この物体各部に流れる電流や磁流は、
理論的には、マックスウェルの電磁波方程式を与えられ
た境界条件の下に解くことで得られることになる。
【００４１】これを解くものとしてモーメント法があ
る。モーメント法は、マックスウェルの電磁波方程式か
ら導かれる積分方程式の解法の１つで、物体を小さな要
素に分割して電流や磁流の計算を行う手法であり、３次
元の任意形状物体を扱うことができる。このモーメント
法についての参考文献としては、「H.N.Wang, J.H.Rich
mond and M.C.Gilreath:"Sinusoidal reaction formula
tion for radiation andscattering from cond-ucting
surface" IEEE TRANSACTIONS ANTENNAS PROPAGATION vo
l.AP-23 1975 」がある。
る。モーメント法は、マックスウェルの電磁波方程式か
ら導かれる積分方程式の解法の１つで、物体を小さな要
素に分割して電流や磁流の計算を行う手法であり、３次
元の任意形状物体を扱うことができる。このモーメント
法についての参考文献としては、「H.N.Wang, J.H.Rich
mond and M.C.Gilreath:"Sinusoidal reaction formula
tion for radiation andscattering from cond-ucting
surface" IEEE TRANSACTIONS ANTENNAS PROPAGATION vo
l.AP-23 1975 」がある。
【００４２】このモーメント法では、シミュレーション
対象の電子機器の構造をメッシュ化する。そして、処理
対象となる周波数を選択すると、その周波数について、
メッシュ化された要素間の相互インピーダンスや相互ア
ドミッタンスや相互リアクションを所定の計算処理によ
って求め、その求めた相互インピーダンス等と構造情報
で指定される波源とをモーメント法の連立方程式に代入
し、それを解くことで各要素に流れる電流や磁流を求め
ることになる。
対象の電子機器の構造をメッシュ化する。そして、処理
対象となる周波数を選択すると、その周波数について、
メッシュ化された要素間の相互インピーダンスや相互ア
ドミッタンスや相互リアクションを所定の計算処理によ
って求め、その求めた相互インピーダンス等と構造情報
で指定される波源とをモーメント法の連立方程式に代入
し、それを解くことで各要素に流れる電流や磁流を求め
ることになる。
【００４３】本発明者らは、このモーメント法による計
算処理を実現するシミュレーションプログラムを開発す
るとともに、それらに関する一連の発明を出願してき
た。最も最近に出願したものでは、時間領域での電磁界
強度を高速にシミュレーション可能とする発明を開示し
た特願平９-62591号がある。
算処理を実現するシミュレーションプログラムを開発す
るとともに、それらに関する一連の発明を出願してき
た。最も最近に出願したものでは、時間領域での電磁界
強度を高速にシミュレーション可能とする発明を開示し
た特願平９-62591号がある。
【００４４】本発明者は、この本発明者らが開発したシ
ミュレーションプログラムを使って、図６に示した実施
例の有効性を検証するためにシミュレーションを行っ
た。このシミュレーションでは、解析を簡単なものとす
るために、図７に示すように、大きさが１３ｃｍ×１３
ｃｍで、厚さが０.9ｍｍで、上面及び下面に銅箔面を持
つガラスエポキシ（εr ＝４.7という誘電率を持つ）の
プリント板を想定するとともに、図中に示すそのプリン
ト板上のＡ点に、実効値が１Ｖの正弦波を出力するノイ
ズ源が存在することを想定して行った。なお、以下で
は、説明の便宜上、図７に示すプリント板をシミュレー
ション用プリント板と称することにする。
ミュレーションプログラムを使って、図６に示した実施
例の有効性を検証するためにシミュレーションを行っ
た。このシミュレーションでは、解析を簡単なものとす
るために、図７に示すように、大きさが１３ｃｍ×１３
ｃｍで、厚さが０.9ｍｍで、上面及び下面に銅箔面を持
つガラスエポキシ（εr ＝４.7という誘電率を持つ）の
プリント板を想定するとともに、図中に示すそのプリン
ト板上のＡ点に、実効値が１Ｖの正弦波を出力するノイ
ズ源が存在することを想定して行った。なお、以下で
は、説明の便宜上、図７に示すプリント板をシミュレー
ション用プリント板と称することにする。
【００４５】このシミュレーションでは、先ず最初に、
シミュレーション用プリント板の共振周波数を求め、次
に、シミュレーション用プリント板から放射される電界
強度が最も大きくなる周波数を求め、続いて、放射電界
強度が最大を示す周波数を想定して、その周波数で、シ
ミュレーション用プリント板の上下面の間に１０００ｐ
Ｆのコンデンサを配設するときと、そのコンデンサを配
設しないときの放射電界強度の違いを見ることで行っ
た。
シミュレーション用プリント板の共振周波数を求め、次
に、シミュレーション用プリント板から放射される電界
強度が最も大きくなる周波数を求め、続いて、放射電界
強度が最大を示す周波数を想定して、その周波数で、シ
ミュレーション用プリント板の上下面の間に１０００ｐ
Ｆのコンデンサを配設するときと、そのコンデンサを配
設しないときの放射電界強度の違いを見ることで行っ
た。
【００４６】図８ないし図１３に、このシミュレーショ
ン結果を図示する。図８は、シミュレーション用プリン
ト板の共振周波数を求めるために行ったシミュレーショ
ンの結果を示している。
ン結果を図示する。図８は、シミュレーション用プリン
ト板の共振周波数を求めるために行ったシミュレーショ
ンの結果を示している。
【００４７】このシミュレーションは、ノイズ源の発生
するノイズの周波数を２０ＭＨｚから１０００ＭＨｚま
でスイープして、各周波数におけるＡ点でのインピーダ
ンス（上下面の間のインピーダンス）を求めることで行
った。
するノイズの周波数を２０ＭＨｚから１０００ＭＨｚま
でスイープして、各周波数におけるＡ点でのインピーダ
ンス（上下面の間のインピーダンス）を求めることで行
った。
【００４８】この図８のシミュレーション結果から、シ
ミュレーション用プリント板の共振周波数はおおよそ５
４０ＭＨｚであることが分かる。図９は、シミュレーシ
ョン用プリント板から放射される電界強度が最も大きく
なる周波数を求るために行ったシミュレーションの結果
を示している。
ミュレーション用プリント板の共振周波数はおおよそ５
４０ＭＨｚであることが分かる。図９は、シミュレーシ
ョン用プリント板から放射される電界強度が最も大きく
なる周波数を求るために行ったシミュレーションの結果
を示している。
【００４９】このシミュレーションは、ノイズ源の発生
するノイズの周波数を２０ＭＨｚから１０００ＭＨｚま
でスイープして、３ｍ離れた観測点での各周波数の電界
強度を求めることで行った。ここで、図中に示す「●」
は、観測点で観測される水平偏波方向の電界強度、
「▼」は、観測点で観測される垂直偏波方向の電界強度
を示している。
するノイズの周波数を２０ＭＨｚから１０００ＭＨｚま
でスイープして、３ｍ離れた観測点での各周波数の電界
強度を求めることで行った。ここで、図中に示す「●」
は、観測点で観測される水平偏波方向の電界強度、
「▼」は、観測点で観測される垂直偏波方向の電界強度
を示している。
【００５０】この図９のシミュレーション結果から、シ
ミュレーション用プリント板から放射される電界強度
は、ノイズ源の発生するノイズの周波数がシミュレーシ
ョン用プリント板の共振周波数である５４０ＭＨｚと一
致するときに最も大きくなることが分かる。
ミュレーション用プリント板から放射される電界強度
は、ノイズ源の発生するノイズの周波数がシミュレーシ
ョン用プリント板の共振周波数である５４０ＭＨｚと一
致するときに最も大きくなることが分かる。
【００５１】図１０ないし図１３は、ノイズ源の発生す
るノイズの周波数として５４０ＭＨｚを想定して、その
周波数で、シミュレーション用プリント板の上下面の間
に１０００ｐＦのコンデンサを配設するときと、そのコ
ンデンサを配設しないときの放射電界強度の違いを見る
ために行ったシミュレーションの結果を示している。こ
こで、このシミュレーション結果は、本来はカラー表示
しているものを模式的に図示したものである。
るノイズの周波数として５４０ＭＨｚを想定して、その
周波数で、シミュレーション用プリント板の上下面の間
に１０００ｐＦのコンデンサを配設するときと、そのコ
ンデンサを配設しないときの放射電界強度の違いを見る
ために行ったシミュレーションの結果を示している。こ
こで、このシミュレーション結果は、本来はカラー表示
しているものを模式的に図示したものである。
【００５２】図１０は、１０００ＰＦのコンデンサを配
設しないときにおける、シミュレーション用プリント板
の上１ｃｍの所での電界強度Ｅx,Ｅy,Ｅz を示してお
り、図１１は、そのときにおける、シミュレーション用
プリント板の中心断面位置での電界強度Ｅx,Ｅy,Ｅz を
示している。
設しないときにおける、シミュレーション用プリント板
の上１ｃｍの所での電界強度Ｅx,Ｅy,Ｅz を示してお
り、図１１は、そのときにおける、シミュレーション用
プリント板の中心断面位置での電界強度Ｅx,Ｅy,Ｅz を
示している。
【００５３】図１２は、１０００ＰＦのコンデンサを配
設するときにおける、シミュレーション用プリント板の
上１ｃｍの所での電界強度Ｅx,Ｅy,Ｅz を示しており、
図１３は、そのときにおける、シミュレーション用プリ
ント板の中心断面位置での電界強度Ｅx,Ｅy,Ｅz を示し
ている。
設するときにおける、シミュレーション用プリント板の
上１ｃｍの所での電界強度Ｅx,Ｅy,Ｅz を示しており、
図１３は、そのときにおける、シミュレーション用プリ
ント板の中心断面位置での電界強度Ｅx,Ｅy,Ｅz を示し
ている。
【００５４】図１０及び図１１に示す＊印は、１４０ｄ
Ｂ（μＶ／ｍ）の電界強度を示している。それ以外の所
では、それ以下の電界強度を示しているが、１３０ｄＢ
（μＶ／ｍ）以上を示す大きな電界強度が広範囲に渡っ
て放射されていることが判明した。
Ｂ（μＶ／ｍ）の電界強度を示している。それ以外の所
では、それ以下の電界強度を示しているが、１３０ｄＢ
（μＶ／ｍ）以上を示す大きな電界強度が広範囲に渡っ
て放射されていることが判明した。
【００５５】図１２及び図１３に示す＃印は、１３０ｄ
Ｂ（μＶ／ｍ）の電界強度を示している。それ以外の所
では、それ以下の電界強度を示しているが、１１０ｄＢ
（μＶ／ｍ）程度を示す小さな電界強度が狭い範囲で放
射されていることが判明した。
Ｂ（μＶ／ｍ）の電界強度を示している。それ以外の所
では、それ以下の電界強度を示しているが、１１０ｄＢ
（μＶ／ｍ）程度を示す小さな電界強度が狭い範囲で放
射されていることが判明した。
【００５６】この図１０ないし図１３のシミュレーショ
ン結果から、シミュレーション用プリント板の上下面の
間にコンデンサを配設すると、シミュレーション用プリ
ント板から放射される電界強度を大きく低減できること
が分かる。
ン結果から、シミュレーション用プリント板の上下面の
間にコンデンサを配設すると、シミュレーション用プリ
ント板から放射される電界強度を大きく低減できること
が分かる。
【００５７】このようにして、図６の実施例の構成を採
ることで、４層プリント板から放射される電波強度を大
きく低減できることが確認できた。図６の実施例では、
コンデンサ３０の配置位置について特に説明しなかった
が、角部分から大きな電波が放射されるという特性を考
慮して、このコンデンサ３０は、４層プリント板の持つ
角部分に配置していくことが好ましい。
ることで、４層プリント板から放射される電波強度を大
きく低減できることが確認できた。図６の実施例では、
コンデンサ３０の配置位置について特に説明しなかった
が、角部分から大きな電波が放射されるという特性を考
慮して、このコンデンサ３０は、４層プリント板の持つ
角部分に配置していくことが好ましい。
【００５８】例えば、４層プリント板がＬ字形の形状を
有するときには、図１４（ａ）に示すように、Ｌ字を形
成する６か所の角部分にコンデンサ３０を配置していく
ことが好ましい。当然のことながら、それ以外の位置に
コンデンサ３０を配置してもよい。
有するときには、図１４（ａ）に示すように、Ｌ字を形
成する６か所の角部分にコンデンサ３０を配置していく
ことが好ましい。当然のことながら、それ以外の位置に
コンデンサ３０を配置してもよい。
【００５９】また、図６の実施例では、電源層２３及び
グランド層２５が、第１及び第２の信号層２０,2８と同
一の平面形状を有することで、電源層２３のパターン形
状とグランド層２５のパターン形状とが一致することを
想定したが、この２つのパターン形状が異なるときに
は、この２つのパターン形状の重複する部分に高周波電
流が流れることから、この２つのパターン形状のエッジ
部分に、コンデンサ３０を配置していくことになる。
グランド層２５が、第１及び第２の信号層２０,2８と同
一の平面形状を有することで、電源層２３のパターン形
状とグランド層２５のパターン形状とが一致することを
想定したが、この２つのパターン形状が異なるときに
は、この２つのパターン形状の重複する部分に高周波電
流が流れることから、この２つのパターン形状のエッジ
部分に、コンデンサ３０を配置していくことになる。
【００６０】例えば、図１４（ｂ）に示すように、電源
層２３のパターン形状（破線で示すもの）が、グランド
層２５のパターン形状（実線で示すもの）に包含される
ような場合には、この２つのパターン形状の重複するパ
ターン形状である電源層２３のパターン形状のエッジ部
分を配置対象として、そのエッジ部分にコンデンサ３０
を配置していくことになる。このとき、重複するパター
ン形状のエッジ部分の持つ角部分に優先的にコンデンサ
３０を配置していくことになる。
層２３のパターン形状（破線で示すもの）が、グランド
層２５のパターン形状（実線で示すもの）に包含される
ような場合には、この２つのパターン形状の重複するパ
ターン形状である電源層２３のパターン形状のエッジ部
分を配置対象として、そのエッジ部分にコンデンサ３０
を配置していくことになる。このとき、重複するパター
ン形状のエッジ部分の持つ角部分に優先的にコンデンサ
３０を配置していくことになる。
【００６１】次に、本発明の他の実施例について説明す
る。これから説明する実施例では、図６の実施例と同様
に、電源層２３及びグランド層２５が、第１及び第２の
信号層２０,2８と同一の平面形状を有することを想定し
ているが、異なるパターン形状を有するときには、電源
層２３のパターン形状とグランド層２５のパターン形状
の重複する部分に対して、以下の実施例が適用されるこ
とになる。
る。これから説明する実施例では、図６の実施例と同様
に、電源層２３及びグランド層２５が、第１及び第２の
信号層２０,2８と同一の平面形状を有することを想定し
ているが、異なるパターン形状を有するときには、電源
層２３のパターン形状とグランド層２５のパターン形状
の重複する部分に対して、以下の実施例が適用されるこ
とになる。
【００６２】図１５に、本発明の他の実施例を図示す
る。この実施例では、第２のコア材２４の外周部分に、
内部よりも大きな誘電率を持つ絶縁物質４０を配設する
ことで、電源層２３の端部とグランド層２５の端部との
間に、高周波電流を流すコンデンサを配設することを実
現している。
る。この実施例では、第２のコア材２４の外周部分に、
内部よりも大きな誘電率を持つ絶縁物質４０を配設する
ことで、電源層２３の端部とグランド層２５の端部との
間に、高周波電流を流すコンデンサを配設することを実
現している。
【００６３】すなわち、コンデンサの容量は、よく知ら
れているように、誘電率に比例して大きくなる。これか
ら、第２のコア材２４の外周部分に、内部よりも大きな
誘電率を持つ絶縁物質４０を配設することで、電源層２
３の端部とグランド層２５の端部との間のコンデンサ容
量を増加させて、高周波電流を流すコンデンサの配設を
実現するのである。
れているように、誘電率に比例して大きくなる。これか
ら、第２のコア材２４の外周部分に、内部よりも大きな
誘電率を持つ絶縁物質４０を配設することで、電源層２
３の端部とグランド層２５の端部との間のコンデンサ容
量を増加させて、高周波電流を流すコンデンサの配設を
実現するのである。
【００６４】この絶縁物質４０は、第２のコア材２４の
誘電率より大きな誘電率を持つものであれば、どのよう
なものであってよいが、第２のコア材２４としてガラス
エポキシ（εr ＝４.7という誘電率を持つ）を用いる場
合には、例えば、εr ＝４２という誘電率を持つシリコ
ンカーバイドや、εr ＝９.7〜１０.3という誘電率を持
つアルミナセラミック等を用いればよい。
誘電率より大きな誘電率を持つものであれば、どのよう
なものであってよいが、第２のコア材２４としてガラス
エポキシ（εr ＝４.7という誘電率を持つ）を用いる場
合には、例えば、εr ＝４２という誘電率を持つシリコ
ンカーバイドや、εr ＝９.7〜１０.3という誘電率を持
つアルミナセラミック等を用いればよい。
【００６５】図１６に、本発明の他の実施例を図示す
る。この実施例では、第２のコア材２４の外周部分に、
電源層２３からグランド層２５に突出する電極片５０
と、グランド層２５から電源層２３に突出する電極片５
１とを配設することで、電源層２３の端部とグランド層
２５の端部との間に、高周波電流を流すコンデンサを配
設することを実現している。
る。この実施例では、第２のコア材２４の外周部分に、
電源層２３からグランド層２５に突出する電極片５０
と、グランド層２５から電源層２３に突出する電極片５
１とを配設することで、電源層２３の端部とグランド層
２５の端部との間に、高周波電流を流すコンデンサを配
設することを実現している。
【００６６】すなわち、コンデンサの容量は、よく知ら
れているように、コンデンサの電極間の距離に反比例し
て大きくなる。これから、第２のコア材２４の外周部分
に、電極片５０,5１を配設することで、コンデンサの電
極間の距離を小さくし、これにより電源層２３の端部と
グランド層２５の端部との間のコンデンサ容量を増加さ
せて、高周波電流を流すコンデンサの配設を実現するの
である。
れているように、コンデンサの電極間の距離に反比例し
て大きくなる。これから、第２のコア材２４の外周部分
に、電極片５０,5１を配設することで、コンデンサの電
極間の距離を小さくし、これにより電源層２３の端部と
グランド層２５の端部との間のコンデンサ容量を増加さ
せて、高周波電流を流すコンデンサの配設を実現するの
である。
【００６７】なお、これらの電極片５０,5１は、例え
ば、Ｖｉａの製造方法を利用して製造することが可能で
ある。図１７に、本発明の他の実施例を図示する。
ば、Ｖｉａの製造方法を利用して製造することが可能で
ある。図１７に、本発明の他の実施例を図示する。
【００６８】この実施例では、第１及び第２の信号層２
０,2８の外周部分に、回路パターンとは別に銅箔のコン
デンサ電極用パターン６０を形成する構成を採って、電
源層２３の端部と第２の信号層２８の持つ電極用パター
ン６０とを接続する第１のＶｉａ６１と、グランド層２
５の端部と第１の信号層２０の持つ電極用パターン６０
とを接続する第２のＶｉａ６２とを配設することで、電
源層２３の端部とグランド層２５の端部との間に、高周
波電流を流すコンデンサを配設することを実現してい
る。
０,2８の外周部分に、回路パターンとは別に銅箔のコン
デンサ電極用パターン６０を形成する構成を採って、電
源層２３の端部と第２の信号層２８の持つ電極用パター
ン６０とを接続する第１のＶｉａ６１と、グランド層２
５の端部と第１の信号層２０の持つ電極用パターン６０
とを接続する第２のＶｉａ６２とを配設することで、電
源層２３の端部とグランド層２５の端部との間に、高周
波電流を流すコンデンサを配設することを実現してい
る。
【００６９】すなわち、図１８に示すように、第１のＶ
ｉａ６１を設けると、電源層２３の端部とグランド層２
５の端部との間に形成されるコンデンサＣ0 に対して、
グランド層２５と第２の信号層２８の持つ電極用パター
ン６０との間に形成されるコンデンサＣ2 が並列接続さ
れる。また、第２のＶｉａ６２を設けると、電源層２３
の端部とグランド層２５の端部との間に形成されるコン
デンサＣ0 に対して、電源層２３と第１の信号層２０の
持つ電極用パターン６０との間に形成されるコンデンサ
Ｃ1 が並列接続される。
ｉａ６１を設けると、電源層２３の端部とグランド層２
５の端部との間に形成されるコンデンサＣ0 に対して、
グランド層２５と第２の信号層２８の持つ電極用パター
ン６０との間に形成されるコンデンサＣ2 が並列接続さ
れる。また、第２のＶｉａ６２を設けると、電源層２３
の端部とグランド層２５の端部との間に形成されるコン
デンサＣ0 に対して、電源層２３と第１の信号層２０の
持つ電極用パターン６０との間に形成されるコンデンサ
Ｃ1 が並列接続される。
【００７０】このようにして、電源層２３の端部とグラ
ンド層２５の端部との間に形成されるコンデンサに対し
て、別のコンデンサを並列接続の形態で追加させていく
ことで、電源層２３の端部とグランド層２５の端部との
間のコンデンサ容量を増加させて、高周波電流を流すコ
ンデンサの配設を実現するのである。
ンド層２５の端部との間に形成されるコンデンサに対し
て、別のコンデンサを並列接続の形態で追加させていく
ことで、電源層２３の端部とグランド層２５の端部との
間のコンデンサ容量を増加させて、高周波電流を流すコ
ンデンサの配設を実現するのである。
【００７１】図１９に、本発明の他の実施例を図示す
る。この実施例では、４層プリント板の端部を絶縁物７
０で覆い、更に、その絶縁物７０の上を導電ペーストの
ような導電性物質７１で覆う。そして、図１９（ａ）に
示すように、電源層２３からＶｉａ等を利用して電極７
２を取り出して、それを絶縁物７０に接続させ、更に、
グランド層２５からＶｉａ等を利用して電極７３を取り
出して、それを導電性物質７１に電気的に接続させる構
成を採る。
る。この実施例では、４層プリント板の端部を絶縁物７
０で覆い、更に、その絶縁物７０の上を導電ペーストの
ような導電性物質７１で覆う。そして、図１９（ａ）に
示すように、電源層２３からＶｉａ等を利用して電極７
２を取り出して、それを絶縁物７０に接続させ、更に、
グランド層２５からＶｉａ等を利用して電極７３を取り
出して、それを導電性物質７１に電気的に接続させる構
成を採る。
【００７２】あるいは、図１９（ｂ）に示すように、電
源層２３の端部からＶｉａ等を利用して電極７２を取り
出して、それを導電性物質７１に電気的に接続させ、更
に、グランド層２５からＶｉａ等を利用して電極７３を
取り出して、それを絶縁物７０に接続させる構成を採
る。
源層２３の端部からＶｉａ等を利用して電極７２を取り
出して、それを導電性物質７１に電気的に接続させ、更
に、グランド層２５からＶｉａ等を利用して電極７３を
取り出して、それを絶縁物７０に接続させる構成を採
る。
【００７３】この構成を採ると、図１９（ａ）に示す実
施例では、導電性物質７１と電源層２３から取り出した
電極７２との間に形成されるコンデンサが、電源層２３
の端部とグランド層２５の端部との間のコンデンサに並
列接続されることになる。また、図１９（ｂ）に示す実
施例では、導電性物質７１とグランド層２５から取り出
した電極７３との間に形成されるコンデンサが、電源層
２３の端部とグランド層２５の端部との間のコンデンサ
に並列接続されることになる。
施例では、導電性物質７１と電源層２３から取り出した
電極７２との間に形成されるコンデンサが、電源層２３
の端部とグランド層２５の端部との間のコンデンサに並
列接続されることになる。また、図１９（ｂ）に示す実
施例では、導電性物質７１とグランド層２５から取り出
した電極７３との間に形成されるコンデンサが、電源層
２３の端部とグランド層２５の端部との間のコンデンサ
に並列接続されることになる。
【００７４】このようにして、電源層２３の端部とグラ
ンド層２５の端部との間に形成されるコンデンサに対し
て、別のコンデンサを並列接続の形態で追加させていく
ことで、電源層２３の端部とグランド層２５の端部との
間のコンデンサ容量を増加させて、高周波電流を流すコ
ンデンサの配設を実現するのである。
ンド層２５の端部との間に形成されるコンデンサに対し
て、別のコンデンサを並列接続の形態で追加させていく
ことで、電源層２３の端部とグランド層２５の端部との
間のコンデンサ容量を増加させて、高周波電流を流すコ
ンデンサの配設を実現するのである。
【００７５】更に、この実施例に従うと、４層プリント
板の端部が導電性物質７１により覆われるので、あたか
もシールドを施したようになり、これにより、電波放射
の一層の削減を実現できるようになる。
板の端部が導電性物質７１により覆われるので、あたか
もシールドを施したようになり、これにより、電波放射
の一層の削減を実現できるようになる。
【００７６】次に、図１（ｂ）に原理構成を図示した本
発明を具備する４層プリント板について説明する。図１
（ｂ）に原理構成を図示した本発明に従う場合には、図
２０に示すように、電源層２３のノイズ源の位置と電源
層２３の端部との間に、電源層２３の銅箔を切り欠く切
り込み８０を設ける構成を採る。ここで、ノイズ源と切
り込み８０との間の距離をβ、ノイズ源と電源層２３の
端部との間の距離をαとする。
発明を具備する４層プリント板について説明する。図１
（ｂ）に原理構成を図示した本発明に従う場合には、図
２０に示すように、電源層２３のノイズ源の位置と電源
層２３の端部との間に、電源層２３の銅箔を切り欠く切
り込み８０を設ける構成を採る。ここで、ノイズ源と切
り込み８０との間の距離をβ、ノイズ源と電源層２３の
端部との間の距離をαとする。
【００７７】真空中の波長λと周波数ｆと光速ｃとの間
には、「ｃ＝λ×ｆ」の関係が成立する。１ＭＨｚが１
０6 Ｈｚであり、光速ｃは３×１０8 〔ｍ／ｓ〕である
ことから、この関係式は「λ＝３００／ｆ」となる。そ
して、誘電率εr での波長λ p と真空中の波長λとの間
には、「λp ＝λ／（εr ）1/2 」の関係が成立する。
には、「ｃ＝λ×ｆ」の関係が成立する。１ＭＨｚが１
０6 Ｈｚであり、光速ｃは３×１０8 〔ｍ／ｓ〕である
ことから、この関係式は「λ＝３００／ｆ」となる。そ
して、誘電率εr での波長λ p と真空中の波長λとの間
には、「λp ＝λ／（εr ）1/2 」の関係が成立する。
【００７８】切り込み８０がない場合には、図２１に示
すように、高周波電流の放射する電波の波長λp が、距
離αの２倍となるとき、すなわち、「λp ＝２α」とな
るときに、その電波は共振することになる。これから、 ２α＝λp ＝λ／（εr ）1/2 ＝３００／〔ｆ×
（εr ）1/2 〕 すなわち、 ｆ＝〔１５０／（εr ）1/2 〕×〔１／α〕 が共振周波数となる。
すように、高周波電流の放射する電波の波長λp が、距
離αの２倍となるとき、すなわち、「λp ＝２α」とな
るときに、その電波は共振することになる。これから、 ２α＝λp ＝λ／（εr ）1/2 ＝３００／〔ｆ×
（εr ）1/2 〕 すなわち、 ｆ＝〔１５０／（εr ）1/2 〕×〔１／α〕 が共振周波数となる。
【００７９】これに対して、切り込み８０がある場合に
は、図２１に示すように、高周波電流の放射する電波の
波長λp が、距離βの２倍となるとき、すなわち、「λ
p ＝２β」となるときに、その電波は共振することにな
る。これから、 ２β＝λp ＝λ／（εr ）1/2 ＝３００／〔ｆ×
（εr ）1/2 〕 すなわち、 ｆ＝〔１５０／（εr ）1/2 〕×〔１／β〕 が共振周波数となる。
は、図２１に示すように、高周波電流の放射する電波の
波長λp が、距離βの２倍となるとき、すなわち、「λ
p ＝２β」となるときに、その電波は共振することにな
る。これから、 ２β＝λp ＝λ／（εr ）1/2 ＝３００／〔ｆ×
（εr ）1/2 〕 すなわち、 ｆ＝〔１５０／（εr ）1/2 〕×〔１／β〕 が共振周波数となる。
【００８０】これから分かるように、切り込み８０を設
けると共振周波数は高くなる。一方、図９のシミュレー
ション結果で説明したように、共振周波数で電波放射が
大きくなる。
けると共振周波数は高くなる。一方、図９のシミュレー
ション結果で説明したように、共振周波数で電波放射が
大きくなる。
【００８１】電波放射の規格は、１０００ＭＨｚ以下の
電波放射を問題としており、それ以上の周波数では実用
上問題がないので規制はない。これから、共振周波数が
１０００ＭＨｚ以上となるような切り込み８０を設けれ
ば、電波放射の問題は起こらないことになる。
電波放射を問題としており、それ以上の周波数では実用
上問題がないので規制はない。これから、共振周波数が
１０００ＭＨｚ以上となるような切り込み８０を設けれ
ば、電波放射の問題は起こらないことになる。
【００８２】このように、図２０の実施例では、電源層
２３の銅箔を切り欠く切り込み８０を設けることで、電
波放射の問題を回避する構成を採っている。ちなみに、
第２のコア材２４としてガラスエポキシ（εr ＝４.7と
いう誘電率を持つ）を用いているときに、共振周波数を
１０００ＭＨｚ以上とするためには、距離βは、 β＝〔１５０／（４.7）1/2 〕×〔１／１０００〕＝
０.0６９〔ｍ〕 よりも小さなものにしなければならない。
２３の銅箔を切り欠く切り込み８０を設けることで、電
波放射の問題を回避する構成を採っている。ちなみに、
第２のコア材２４としてガラスエポキシ（εr ＝４.7と
いう誘電率を持つ）を用いているときに、共振周波数を
１０００ＭＨｚ以上とするためには、距離βは、 β＝〔１５０／（４.7）1/2 〕×〔１／１０００〕＝
０.0６９〔ｍ〕 よりも小さなものにしなければならない。
【００８３】ここで、図２０の実施例では、電源層２３
に切り込み８０を設ける構成を採ったが、グランド層２
５に設けてもよい。次に、図１（ｃ）に原理構成を図示
した本発明を具備する４層プリント板について説明す
る。
に切り込み８０を設ける構成を採ったが、グランド層２
５に設けてもよい。次に、図１（ｃ）に原理構成を図示
した本発明を具備する４層プリント板について説明す
る。
【００８４】図１（ｃ）に原理構成を図示した本発明に
従う場合には、図２２（ａ）に示すように、電源層２３
のノイズ源の周辺に、出口９０を持つ形態に従いつつ、
そのノイズ源を取り囲むようにと電源層２３の銅箔を切
り欠く切り込み９１を設けるとともに、その出口９０の
部分に、その出口９０を流れ出る高周波電流をグランド
層２５に流すコンデンサ９２を備える構成を採ってい
る。
従う場合には、図２２（ａ）に示すように、電源層２３
のノイズ源の周辺に、出口９０を持つ形態に従いつつ、
そのノイズ源を取り囲むようにと電源層２３の銅箔を切
り欠く切り込み９１を設けるとともに、その出口９０の
部分に、その出口９０を流れ出る高周波電流をグランド
層２５に流すコンデンサ９２を備える構成を採ってい
る。
【００８５】このコンデンサ９２は、例えば、チップ部
品で構成されて、例えば、図２２（ｂ）に示すように、
Ｖｉａを使って、一方の端子を電源層２３に接続し、他
方の端子をグランド層２５に接続することで備えられる
ことになる。
品で構成されて、例えば、図２２（ｂ）に示すように、
Ｖｉａを使って、一方の端子を電源層２３に接続し、他
方の端子をグランド層２５に接続することで備えられる
ことになる。
【００８６】この構成に従って、ノイズ源により発生す
る高周波電流は、出口９０を通って流れ出ることになる
が、この出口９０に、この流れ出る高周波電流をグラン
ド層２５に流すコンデンサ９２が備えられているので、
高周波電流が電源層２３の端部に到達しなくなる。その
結果、電源層２３の端部で発生する電界が小さなものに
なって、電波の放射を大きく低減できるようになる。
る高周波電流は、出口９０を通って流れ出ることになる
が、この出口９０に、この流れ出る高周波電流をグラン
ド層２５に流すコンデンサ９２が備えられているので、
高周波電流が電源層２３の端部に到達しなくなる。その
結果、電源層２３の端部で発生する電界が小さなものに
なって、電波の放射を大きく低減できるようになる。
【００８７】ここで、図２２の実施例では、電源層２３
に切り込み９１を設ける構成を採ったが、グランド層２
５に設けるとともに、その切り込み９１の持つ出口９０
の部分に、その出口９０を流れ出る高周波電流を電源層
２３に流すコンデンサ９２を備える構成を採ってもよ
い。また、コンデンサ９２はチップ部品に限られるもの
でない。チップ部品を用いるときには、抵抗を直列に接
続させて高周波電流を熱に変換してしまう構成を採るこ
とが好ましい。
に切り込み９１を設ける構成を採ったが、グランド層２
５に設けるとともに、その切り込み９１の持つ出口９０
の部分に、その出口９０を流れ出る高周波電流を電源層
２３に流すコンデンサ９２を備える構成を採ってもよ
い。また、コンデンサ９２はチップ部品に限られるもの
でない。チップ部品を用いるときには、抵抗を直列に接
続させて高周波電流を熱に変換してしまう構成を採るこ
とが好ましい。
【００８８】
【発明の効果】以上説明したように、本発明のプリント
板によれば、プリント板から放射される不要な電波を大
幅に削減できるようになる。
板によれば、プリント板から放射される不要な電波を大
幅に削減できるようになる。
【００８９】これにより、本発明のプリント板を実装す
る電子機器から放射される不要な電波を大幅に削減でき
るようになる。
る電子機器から放射される不要な電波を大幅に削減でき
るようになる。
【図１】本発明の原理構成図である。
【図２】４層プリント板の説明図である。
【図３】ノイズ源の説明図である
【図４】高周波電流の説明図である。
【図５】本発明の説明図である。
【図６】本発明の一実施例である。
【図７】シミュレーションで想定したプリント板の発明
図である。
図である。
【図８】シミュレーション結果の説明図である。
【図９】シミュレーション結果の説明図である。
【図１０】シミュレーション結果の説明図である。
【図１１】シミュレーション結果の説明図である。
【図１２】シミュレーション結果の説明図である。
【図１３】シミュレーション結果の説明図である。
【図１４】コンデンサの配置位置の説明図である。
【図１５】本発明の他の実施例である。
【図１６】本発明の他の実施例である。
【図１７】本発明の他の実施例である。
【図１８】実施例の説明図である。
【図１９】本発明の他の実施例である。
【図２０】本発明の他の実施例である。
【図２１】共振周波数の説明図である。
【図２２】本発明の他の実施例である。
１ 信号層 ２ 電源層 ３ グランド層 ４ コンデンサ手段 ５ ノイズ源 ６ 端部 ７ 切り込み ８ 出口 ９ 切り込み １０ コンデンサ手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 向井 誠 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 大津 信一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (13)
- 【請求項１】 絶縁物を介して信号層と電源層とグラン
ド層とが層構造で配設される多層プリント板において、 上記電源層のパターン形状と、上記グランド層のパター
ン形状との重複するパターン形状のエッジ部分に、連続
的又は離散的な配置形式に従って、上記電源層に流れる
高周波電流を上記グランド層へ流すコンデンサ手段を備
えることを、 特徴とする多層プリント板。 - 【請求項２】 請求項１記載の多層プリント板におい
て、 パターンエッジ部分の持つ角状部分に、コンデンサ手段
を備えることを、 特徴とする多層プリント板。 - 【請求項３】 請求項１又は２記載の多層プリント板に
おいて、 コンデンサ手段として、部品形態のコンデンサ手段を用
いることを、 特徴とする多層プリント板。 - 【請求項４】 請求項３記載の多層プリント板におい
て、 部品形態のコンデンサ手段対応に、該コンデンサ手段に
直列接続される抵抗手段を備えることを、 特徴とする多層プリント板。 - 【請求項５】 請求項１又は２記載の多層プリント板に
おいて、 パターンエッジ部分に設けられる電源層とグランド層と
の間の絶縁物として、パターンエッジ部分でない部分に
設けられる電源層とグランド層との間の絶縁物よりも大
きな誘電率を持つものを配設することで、電源層に流れ
る高周波電流をグランド層に流すコンデンサ手段を備え
るように構成されることを、特徴とする多層プリント
板。 - 【請求項６】 請求項１又は２記載の多層プリント板に
おいて、 パターンエッジ部分に、電源層からグランド層に突出さ
れる形態で形成される電極片手段と、グランド層から電
源層に突出される形態で形成される電極片手段とを配設
することで、電源層に流れる高周波電流をグランド層に
流すコンデンサ手段を備えるように構成されることを、 特徴とする多層プリント板。 - 【請求項７】 請求項１又は２記載の多層プリント板に
おいて、 パターンエッジ部分で、電源層とグランド層との間に形
成されるコンデンサに追加コンデンサを並列接続するこ
とで、電源層に流れる高周波電流をグランド層に流すコ
ンデンサ手段を備えるように構成されることを、 特徴とする多層プリント板。 - 【請求項８】 請求項７記載の多層プリント板におい
て、 パターンエッジ部分で、電源層を信号層と電気的に接続
することで、追加コンデンサを生成することを、 特徴とする多層プリント板。 - 【請求項９】 請求項７記載の多層プリント板におい
て、 パターンエッジ部分で、グランド層を信号層と電気的に
接続することで、追加コンデンサを生成することを、 特徴とする多層プリント板。 - 【請求項１０】 請求項７記載の多層プリント板におい
て、 プリント板端部に該端部を覆う形態で絶縁物を配設する
とともに、該絶縁物の上を導電性物質で覆い、更に、グ
ランド層を該導電性物質に電気的に接続するとともに、
電源層を該絶縁物に接続するか、あるいは、電源層を該
導電性物質に電気的に接続するとともに、グランド層を
該絶縁物に接続することで、追加コンデンサを生成する
ことを、 特徴とする多層プリント板。 - 【請求項１１】 絶縁物を介して信号層と電源層とグラ
ンド層とが層構造で配設される多層プリント板におい
て、 上記電源層に、上記電源層を切り欠く切り込みが形成さ
れるか、上記グランド層に、上記グランド層を切り欠く
切り込みが形成されるか、その両方の切り込みが形成さ
れることを、 特徴とする多層プリント板。 - 【請求項１２】 絶縁物を介して信号層と電源層とグラ
ンド層とが層構造で配設される多層プリント板におい
て、 上記電源層のノイズ源の周辺に、出口を持つ形態に従い
つつ、該ノイズ源を取り囲む切り込みが設けられ、 かつ、上記出口部分に、上記出口を流れ出る高周波電流
を上記グランド層に流すコンデンサ手段を備えること
を、 特徴とする多層プリント板。 - 【請求項１３】 絶縁物を介して信号層と電源層とグラ
ンド層とが層構造で配設される多層プリント板におい
て、 上記グランド層のノイズ源の周辺に、出口を持つ形態に
従いつつ、該ノイズ源を取り囲む切り込みが設けられ、 かつ、上記出口部分に、上記出口を流れ出る高周波電流
を上記電源層に流すコンデンサ手段を備えることを、 特徴とする多層プリント板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07952297A JP3926880B2 (ja) | 1997-03-31 | 1997-03-31 | 多層プリント板 |
| US08/971,901 US5926377A (en) | 1997-03-31 | 1997-11-17 | Multilayer printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07952297A JP3926880B2 (ja) | 1997-03-31 | 1997-03-31 | 多層プリント板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10275981A true JPH10275981A (ja) | 1998-10-13 |
| JP3926880B2 JP3926880B2 (ja) | 2007-06-06 |
Family
ID=13692325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07952297A Expired - Lifetime JP3926880B2 (ja) | 1997-03-31 | 1997-03-31 | 多層プリント板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5926377A (ja) |
| JP (1) | JP3926880B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344149A (ja) * | 2001-05-15 | 2002-11-29 | Oki Electric Ind Co Ltd | 配線構造基板 |
| US6557154B1 (en) | 1999-11-24 | 2003-04-29 | Nec Corporation | Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same |
| JP2007173665A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | プリント基板 |
| JP2008178057A (ja) * | 2007-01-22 | 2008-07-31 | Samsung Electronics Co Ltd | 無線受信装置 |
| JP2009170574A (ja) * | 2008-01-15 | 2009-07-30 | Aica Kogyo Co Ltd | 多層プリント配線板 |
| JP2012069815A (ja) * | 2010-09-24 | 2012-04-05 | Canon Inc | プリント回路板 |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3036629B2 (ja) * | 1996-10-07 | 2000-04-24 | 富士ゼロックス株式会社 | プリント配線基板装置 |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| JP3055136B2 (ja) * | 1998-03-16 | 2000-06-26 | 日本電気株式会社 | プリント回路基板 |
| US6616794B2 (en) | 1998-05-04 | 2003-09-09 | Tpl, Inc. | Integral capacitance for printed circuit board using dielectric nanopowders |
| US20040109298A1 (en) * | 1998-05-04 | 2004-06-10 | Hartman William F. | Dielectric material including particulate filler |
| US6608760B2 (en) | 1998-05-04 | 2003-08-19 | Tpl, Inc. | Dielectric material including particulate filler |
| US6014319A (en) * | 1998-05-21 | 2000-01-11 | International Business Machines Corporation | Multi-part concurrently maintainable electronic circuit card assembly |
| JP3698896B2 (ja) * | 1998-07-29 | 2005-09-21 | 株式会社日立製作所 | 給電系インピーダンス低減方法および回路基板ならびに電子機器 |
| US6084779A (en) * | 1998-10-02 | 2000-07-04 | Sigrity, Inc. | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips |
| KR100341077B1 (en) * | 1998-12-31 | 2002-09-27 | Simm Tech Co Ltd | Structure of multi-layered module in pcb |
| US6150895A (en) * | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
| US6349032B1 (en) * | 1999-02-03 | 2002-02-19 | International Business Machines Corporation | Electronic chip packaging |
| US6215372B1 (en) * | 1999-06-02 | 2001-04-10 | Sun Microsystems, Inc. | Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors |
| TW443083B (en) * | 1999-06-23 | 2001-06-23 | Asustek Comp Inc | Printed circuit board structure |
| US6373717B1 (en) * | 1999-07-02 | 2002-04-16 | International Business Machines Corporation | Electronic package with high density interconnect layer |
| US6351393B1 (en) * | 1999-07-02 | 2002-02-26 | International Business Machines Corporation | Electronic package for electronic components and method of making same |
| KR101084525B1 (ko) * | 1999-09-02 | 2011-11-18 | 이비덴 가부시키가이샤 | 프린트배선판 및 그 제조방법 |
| KR100823767B1 (ko) | 1999-09-02 | 2008-04-21 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
| JP3608990B2 (ja) * | 1999-10-19 | 2005-01-12 | 新光電気工業株式会社 | 多層回路基板およびその製造方法 |
| JP2001168477A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | プリント基板、プリント基板モジュール、及び電子機器 |
| US6469259B2 (en) * | 2000-02-29 | 2002-10-22 | Kyocera Corporation | Wiring board |
| JP2001251061A (ja) * | 2000-03-02 | 2001-09-14 | Sony Corp | 多層型プリント配線基板 |
| JP2001332825A (ja) * | 2000-03-14 | 2001-11-30 | Fuji Xerox Co Ltd | 回路基板装置及び設計支援装置 |
| US6596948B1 (en) * | 2000-04-28 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Processor and power supply circuit |
| US6395996B1 (en) * | 2000-05-16 | 2002-05-28 | Silicon Integrated Systems Corporation | Multi-layered substrate with a built-in capacitor design |
| JP3455498B2 (ja) * | 2000-05-31 | 2003-10-14 | 株式会社東芝 | プリント基板および情報処理装置 |
| US6651324B1 (en) | 2000-11-06 | 2003-11-25 | Viasystems Group, Inc. | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer |
| US6879492B2 (en) | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
| US6700455B2 (en) * | 2001-08-23 | 2004-03-02 | Intel Corporation | Electromagnetic emission reduction technique for shielded connectors |
| US20030042044A1 (en) * | 2001-08-30 | 2003-03-06 | Micron Technology, Inc. | Circuit board plane interleave apparatus and method |
| US6757152B2 (en) * | 2001-09-05 | 2004-06-29 | Avx Corporation | Cascade capacitor |
| DE10224221A1 (de) * | 2002-05-31 | 2003-12-11 | Siemens Ag | Elektrische Vorrichtung |
| US20060097388A1 (en) * | 2002-07-02 | 2006-05-11 | Klaus Breitschwerdt | Electrical system, especially a microelectronic or microelectromechanical high frequency system |
| US20040108134A1 (en) * | 2002-10-11 | 2004-06-10 | Borland William J. | Printed wiring boards having low inductance embedded capacitors and methods of making same |
| US6903634B2 (en) * | 2002-11-12 | 2005-06-07 | Silicon Integrated Systems Corp. | Method of detuning resonant frequencies of a power distribution system |
| CA2455024A1 (en) * | 2003-01-30 | 2004-07-30 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
| US7035113B2 (en) * | 2003-01-30 | 2006-04-25 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
| US7023707B2 (en) * | 2003-01-30 | 2006-04-04 | Endicott Interconnect Technologies, Inc. | Information handling system |
| DE10305520A1 (de) * | 2003-02-11 | 2004-08-19 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung |
| TW595275B (en) * | 2003-11-05 | 2004-06-21 | Tatung Co | Low noise printed circuit board |
| US7161088B2 (en) * | 2003-12-04 | 2007-01-09 | Dell Products L.P. | System, method and apparatus for optimizing power delivery and signal routing in printed circuit board design |
| US20060074164A1 (en) * | 2003-12-19 | 2006-04-06 | Tpl, Inc. | Structured composite dielectrics |
| US20060074166A1 (en) * | 2003-12-19 | 2006-04-06 | Tpl, Inc. Title And Interest In An Application | Moldable high dielectric constant nano-composites |
| US20080128961A1 (en) * | 2003-12-19 | 2008-06-05 | Tpl, Inc. | Moldable high dielectric constant nano-composites |
| US7675729B2 (en) | 2003-12-22 | 2010-03-09 | X2Y Attenuators, Llc | Internally shielded energy conditioner |
| US7478472B2 (en) * | 2004-03-03 | 2009-01-20 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate with signal wire shielding |
| US7376408B2 (en) * | 2004-08-10 | 2008-05-20 | Sony Ericsson Mobile Communications Ab | Reduction of near field electro-magnetic scattering using high impedance metallization terminations |
| TWI255159B (en) * | 2004-11-03 | 2006-05-11 | Tatung Co Ltd | Low-noise multilayer printed-circuit board (PCB) |
| TWI290449B (en) * | 2004-11-03 | 2007-11-21 | Tatung Co | Multi-layer printed circuit with low noise |
| US20080047743A1 (en) * | 2004-11-19 | 2008-02-28 | Akeyuki Komatsu | Multilayer Substrate With Built-In Capacitors, Method For Manufacturing The Same, And Cold-Cathode Tube Lighting Device |
| US7417869B1 (en) * | 2005-01-13 | 2008-08-26 | Apple Inc. | Methods and systems for filtering signals |
| KR20070107746A (ko) | 2005-03-01 | 2007-11-07 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 내부 중첩된 조절기 |
| US7817397B2 (en) | 2005-03-01 | 2010-10-19 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| US7332818B2 (en) * | 2005-05-12 | 2008-02-19 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package with reduced line skew and circuitized substrate for use therein |
| CN101395683A (zh) | 2006-03-07 | 2009-03-25 | X2Y衰减器有限公司 | 能量调节装置结构 |
| US7778039B2 (en) * | 2006-05-08 | 2010-08-17 | Micron Technology, Inc. | Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise |
| TW200743433A (en) * | 2006-05-09 | 2007-11-16 | Mitac Int Corp | Circuit board with EMI isolation and layout method thereof |
| CN101090599B (zh) * | 2006-06-16 | 2010-05-26 | 鸿富锦精密工业（深圳）有限公司 | 电路板 |
| US7336501B2 (en) * | 2006-06-26 | 2008-02-26 | Ibiden Co., Ltd. | Wiring board with built-in capacitor |
| CN100574560C (zh) * | 2006-06-30 | 2009-12-23 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| TW200810651A (en) * | 2006-08-09 | 2008-02-16 | Tatung Co Ltd | Low-noise multilayered PCB |
| JP4801538B2 (ja) * | 2006-09-01 | 2011-10-26 | 株式会社日立製作所 | 不要電磁輻射抑制回路及び実装構造及びそれを実装した電子機器 |
| JP5001734B2 (ja) * | 2007-07-13 | 2012-08-15 | ホシデン株式会社 | 電気コネクタ |
| CN101472386B (zh) * | 2007-12-26 | 2012-03-28 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| CN201185508Y (zh) * | 2008-04-11 | 2009-01-21 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| US10176162B2 (en) * | 2009-02-27 | 2019-01-08 | Blackberry Limited | System and method for improved address entry |
| US8295058B2 (en) * | 2009-12-18 | 2012-10-23 | International Business Machines Corporation | Structure for enhancing reference return current conduction |
| TW201316895A (zh) * | 2011-10-14 | 2013-04-16 | Hon Hai Prec Ind Co Ltd | 可抑制電磁干擾的電路板 |
| WO2013168761A1 (ja) * | 2012-05-10 | 2013-11-14 | 日立化成株式会社 | 多層配線基板 |
| JP5907124B2 (ja) * | 2013-07-24 | 2016-04-20 | 株式会社村田製作所 | 高周波部品およびフィルタ部品 |
| WO2015122203A1 (ja) * | 2014-02-12 | 2015-08-20 | 株式会社村田製作所 | プリント基板 |
| CN107645825A (zh) * | 2017-09-18 | 2018-01-30 | 济南浪潮高新科技投资发展有限公司 | 减小电源对高速信号线干扰的印制电路板及其设计方法 |
| CN108174504B (zh) * | 2017-11-13 | 2020-02-04 | 青岛海信电器股份有限公司 | 一种pcb电路板 |
| EP4326010A4 (en) * | 2021-09-09 | 2024-09-25 | Samsung Electronics Co Ltd | PRINTED CIRCUIT BOARD FOR REDUCING POWER SOURCE NOISE, AND ELECTRONIC DEVICE COMPRISING SAME |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368870A (en) * | 1976-12-01 | 1978-06-19 | Oki Electric Ind Co Ltd | Multilayer board |
| JPH01164057A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 回路パッケージ |
| US5081561A (en) * | 1988-02-19 | 1992-01-14 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
| US5376759A (en) * | 1993-06-24 | 1994-12-27 | Northern Telecom Limited | Multiple layer printed circuit board |
| US5523921A (en) * | 1994-12-22 | 1996-06-04 | Hewlett-Packard Company | Printed circuit assembly having improved reference plane isolation |
| JP2755239B2 (ja) * | 1995-11-25 | 1998-05-20 | 日本電気株式会社 | 半導体装置用パッケージ |
| US5781110A (en) * | 1996-05-01 | 1998-07-14 | James River Paper Company, Inc. | Electronic article surveillance tag product and method of manufacturing same |
| US5708400A (en) * | 1996-10-30 | 1998-01-13 | Hewlett-Packard Company | AC coupled termination of a printed circuit board power plane in its characteristic impedance |
-
1997
- 1997-03-31 JP JP07952297A patent/JP3926880B2/ja not_active Expired - Lifetime
- 1997-11-17 US US08/971,901 patent/US5926377A/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6557154B1 (en) | 1999-11-24 | 2003-04-29 | Nec Corporation | Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same |
| JP2002344149A (ja) * | 2001-05-15 | 2002-11-29 | Oki Electric Ind Co Ltd | 配線構造基板 |
| JP4694035B2 (ja) * | 2001-05-15 | 2011-06-01 | Ｏｋｉセミコンダクタ株式会社 | 配線構造基板 |
| JP2007173665A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | プリント基板 |
| JP4689461B2 (ja) * | 2005-12-26 | 2011-05-25 | 富士通株式会社 | プリント基板 |
| JP2008178057A (ja) * | 2007-01-22 | 2008-07-31 | Samsung Electronics Co Ltd | 無線受信装置 |
| JP4603017B2 (ja) * | 2007-01-22 | 2010-12-22 | 三星電子株式会社 | 無線受信装置 |
| JP2009170574A (ja) * | 2008-01-15 | 2009-07-30 | Aica Kogyo Co Ltd | 多層プリント配線板 |
| JP2012069815A (ja) * | 2010-09-24 | 2012-04-05 | Canon Inc | プリント回路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3926880B2 (ja) | 2007-06-06 |
| US5926377A (en) | 1999-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10275981A (ja) | 多層プリント板 | |
| US5500789A (en) | Printed circuit board EMI shielding apparatus and associated methods | |
| JP2867985B2 (ja) | プリント回路基板 | |
| JP3471679B2 (ja) | プリント基板 | |
| JPWO2004068922A1 (ja) | 多層プリント基板、電子機器、および実装方法 | |
| JP2004363347A (ja) | 多層プリント基板 | |
| JP4494714B2 (ja) | プリント配線板 | |
| JP2003218541A (ja) | Ｅｍｉ低減構造基板 | |
| JPH08204377A (ja) | 遮蔽体 | |
| JPH11298097A (ja) | プリント配線板 | |
| JPH11220263A (ja) | プリント配線板 | |
| JP2001339170A (ja) | 多層配線基板 | |
| JP2000216586A (ja) | 多層プリント回路基板 | |
| JPH07111387A (ja) | 多層プリント回路基板 | |
| JPH09246776A (ja) | プリント配線板 | |
| US6560125B1 (en) | Shield for shielding radio components | |
| JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
| JPH09246681A (ja) | プリント配線板 | |
| JP2005302799A (ja) | 多層プリント配線板 | |
| JPH07235776A (ja) | 多層プリント配線基板 | |
| JPH1032388A (ja) | 多層プリント基板 | |
| JP6016376B2 (ja) | 配線板、電子ユニット及び配線板の製造方法 | |
| JPH10200222A (ja) | 多層プリント配線板 | |
| JPH04139783A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JP2006049496A (ja) | 印刷配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |