JP3471679B2 - プリント基板 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器に搭載さ
れるプリント基板に関し、特に、不要な電磁波放射（適
宜、電磁波放射と略称する。）を抑制したプリント基板
に関するものである。

【０００２】

【従来の技術】近年、電子機器の高速化、高密度化にと
もない、電子機器からの不要な電磁波放射が周囲の電子
機器を誤動作させる（例えば、テレビ画面が乱れる。）
といった問題を発生させる場合があり、各電子機器メー
カは、このような電磁波放射を抑制するための技術開発
に取り組んでいる。

【０００３】この電磁波放射は、プリント基板を伝わる
高周波信号に起因するので、電子機器からの電磁波放射
を抑制するには、電子機器に搭載されるプリント基板に
対して電磁波放射の抑制対策を施すことが効果的であ
る。このため、プリント基板に対する電磁波放射の抑制
技術が種々開発されており、より高いレベルで電磁波放
射を抑制する技術が要求されている。

【０００４】また、プリント基板自体に効果的な抑制対
策を行なうことにより、例えば、プリント基板を覆うシ
ールド板を付したり、プリント基板と接続されるケーブ
ルに高価なシールドケーブルを使用したりする必要がな
くなり、製品の原価を大幅に低減することができように
なってきている。

【０００５】

【発明が解決しようとする課題】これらプリント基板に
対する電磁波放射抑制技術として、特開平９−２８３９
７４号公報において基板の電源層とグランド層の共振に
よる強い電磁波放射を抑制する低ＥＭＩ多層回路基板が
提案されている。この低ＥＭＩ多層回路基板は、図２５
に示すように、電源層２０１と第一のグランド層２０２
で第一の誘電体層２０３を挟んで容量Ｃ１を形成し、電
源層２０１と第二のグランド層２０４で第二の誘電体層
２０５を挟んで容量Ｃ２を形成し、さらに第一のグラン
ド層２０２と第二のグランド層２０４の間に抵抗体２０
６を接続した基板構造としてある。

【０００６】ここで、電源層２０１と第一のグランド層
２０２から見ると、この間には抵抗体２０６とコンデン
サ（容量Ｃ２）の直列回路が接続された構造となってお
り、さらに高周波の電源ノイズに対しては、両層間に抵
抗体２０６のみが接続された構造として働く。この抵抗
体２０６が電源層２０１と第一のグランド層２０２の間
で生ずる共振のＱ値（蓄積したエネルギと消費するエネ
ルギとの比を表す指数）を低く抑えることで、この共振
による強い電磁波放射を抑えることができる。また、低
ＥＭＩ多層回路基板は、基板全体で電磁波放射を抑える
構造のため、例えば、ＬＳＩパッケージ周辺の実装設計
が容易になるといった長所がある。

【０００７】ところが、この低ＥＭＩ多層回路基板は、
通常のグランド層に加え第二のグランド層と高誘電体層
が必要なため、通常のルールで設計した基板からの設計
変更が容易でなく、また特殊な基板構造となるために、
結果的に製造原価がアップするといった問題がある。

【０００８】また、他の電磁波放射抑制技術として、特
公平７―４６７４８号公報において基板の電源層とグラ
ンド層の共振による強い電磁波放射を抑制する回路基板
が提案されている。この回路基板は、図２６に示すよう
に、回路基板３００内の電源層を主パワー・プレーン３
０１とサブパワー・プレーン３０４に分け、ＬＳＩ３０
３の電源端子３０５をサブパワー・プレーン３０４とコ
ンデンサ３０６に電気的に接続し、さらに、この電源端
子３０５をフェライトビーズ３０８とコンデンサ３０７
（ＦＢ用）を介して主パワー・プレーン３０１のグラン
ドシステム３０２と電気的に接続する構造としてある。

【０００９】ここで、電源端子３０５をコンデンサ３０
６，フェライトビーズ３０８及びコンデンサ３０７（Ｆ
Ｂ用）とで構成したπ型のデカップリング回路を介して
主パワー・プレーン３０１と電気的に接続する構造によ
り、電源ノイズがＬＳＩ３０３から主パワー・プレーン
３０１に漏れ出さないように働き、主パワー・プレーン
３０１からの電磁波放射を抑える役目を果たしている。
また、この回路基板３００は、通常の基板構造からの変
更が小さいため、設計および製造工程的に実施が容易で
あるといった長所がある。

【００１０】ところが、多ピンの大規模ＬＳＩを実装す
る場合には、サブパワー・プレーン３０４が大きくなる
ため、このプレーンとグランド層の間で共振を起こす可
能性があるといった問題がある。また、この回路基板
は、高価なフェライトビーズを使用するために、製造コ
ストが高価となるといった問題がある。

【００１１】さらに、他の電磁波放射抑制技術として、
本発明者らが考案したプリント基板の電源層とグランド
層の共振による強い電磁波放射を抑制する回路基板が提
案されている。このプリント基板は、図２７に示すよう
に、第一のコンデンサ４０１，電源配線４０２及び第二
のコンデンサ４０３とで構成したデカップリング回路を
介してＩＣ４０４の電源端子４０５ａをプリント基板の
共通電源配線４０６と電気的に接続する構造としてあ
る。また、第一及び第二のコンデンサ４０１、４０３の
グランド側電極は、それぞれビアホール４０７ａ、４０
７ｂ（グランド導体）と電気的に接続してある。なお、
ＩＣ４０４のグランド端子４０５ｂは、ビアホール４０
７ｃ（グランド導体）と電気的に接続してある。

【００１２】このプリント基板は、この電源配線の特性
インピーダンスを第一のコンデンサにおけるインピーダ
ンスの大きさに比べ十分大きくし、その長さを電磁波放
射で問題としている上限周波数の１／４波長程度に設定
することにより、電磁波放射で問題としている周波数範
囲内では、この電源配線が高インピーダンスのインダク
タとして働くようにして、電源端子から共通電源配線に
漏れ出す高周波ノイズを抑え、共通電源配線の共振によ
る電磁波放射を抑えている。

【００１３】このように、このプリント基板は、安価な
コンデンサと電源配線でデカップリング回路を構成する
ため、コストアップの問題は小さく、廉価な製造原価と
することができ、かつ、有害な電磁波放射を抑制するこ
とができる技術である。しかし、このプリント基板は、
大規模ＬＳＩを実装する際に、すべての電源端子にデカ
ップリング回路を適用するため、配線設計において信号
配線の引き回しが容易にできない場合があり、このよう
な場合に設計コストの削減が図れないといった問題があ
った。

【００１４】そこで、本発明は、上記の問題を解決すべ
く、図２７に示したプリント基板を改良することによっ
て、多数の電源端子を有する大規模ＬＳＩに対して、デ
カップリング回路を効率よく配置することができるよう
にし、安価で放射抑制効果の高いプリント基板を提供す
ることを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明における請求項１記載のプリント基板は、グ
ランド導体と電源導体を有し、二つ以上の電源端子を備
えた電子部品が実装されるプリント基板において、前記
二つ以上の電源端子をそれぞれ前記グランド導体に電気
的に接続する二つ以上の第一のコンデンサと、前記二つ
以上の第一のコンデンサのうち隣り合う第一のコンデン
サの電源端子側電極を電気的に接続する第一の電源配線
と、前記二つ以上の第一のコンデンサの電源端子側電極
の少なくとも一つと前記電源導体を電気的に接続する第
二の電源配線と、この第二の電源配線が電気的に接続さ
れた前記電源導体と前記グランド導体を電気的に接続す
る第二のコンデンサとを具備し、前記第一および第二の
電源配線の長さを、前記不要電磁波放射が発生する上限
周波数の１／４波長に前記波長短縮率をかけた値以下と
した構成としてある。

【００１６】このようにすることにより、コンデンサ数
と実装スペースを削減できるので、配線設計において信
号配線の引き回しが容易となり、設計コストを削減でき
るとともに、電磁波放射抑制効果を有するプリント基板
を提供することができる。

【００１７】請求項２記載の発明は、上記請求項１記載
のプリント基板において、不要電磁波放射が発生する周
波数範囲で、前記第一および第二の電源配線における特
性インピーダンスの大きさを、前記第一および第二のコ
ンデンサにおけるインピーダンスの大きさの三倍以上と
し、さらに、前記第一および第二の電源配線の長さを、
２０ｍｍに前記プリント基板の波長短縮率をかけた値以
上とした構成としてある。

【００１８】このようにすると、電磁波放射で問題とな
る周波数範囲内において、第一および第二の電源配線が
インピーダンスの大きいインダクタとして作用して、半
導体 装置と基板電源系を分離し、かつ、電源共振による
電磁波放射が起こらないので、電磁波放射を効果的に抑
制することができる。

【００１９】請求項３記載の発明は、上記請求項１また
は請求項２に記載のプリント基板において、前記第二の
電源配線が、前記第一の電源配線により電気的に接続さ
れた前記電源端子のなかで、電源ノイズの最も大きくは
ない電源端子と電気的に接続された前記第一のコンデン
サの電源端子側電極と電気的に接続された構成としてあ
る。

【００２０】このように、電源ノイズの最も大きい電源
端子と電気的に接続された第一のコンデンサから少なく
とも一つ離れた第一のコンデンサの電源端子側に第二の
電源配線を電気的に接続することによって、電源ノイズ
の大きな電源端子に多段のデカップリング回路を形成し
た構造となるため、コンデンサ数と実装スペースをより
減らすことができるとともに、より電磁波放射抑制効果
の高いプリント基板を提供することができる。

【００２１】請求項４記載の発明は、上記請求項１〜請
求項３のいずれかに記載のプリント基板において、前記
第一の電源配線が、前記電子部品の一辺に複数設けられ
た前記電源端子と電気的に接続された前記第一のコンデ
ンサの前記電源端子側電極同士を、電気的に接続した構
成としてある。

【００２２】このように、第一のコンデンサ同士を、第
一の電源配線によって電子部品（例えば、アクティブ素
子を有する電子部品）の各辺ごとにまとめることによ
り、より容易に配線設計を行うことができる。

【００２３】請求項５記載の発明は、上記請求項１〜請
求項４のいずれかに記載のプリント基板において、前記
第一の電源配線が、前記電子部品の各角において隣り合
う前記第一のコンデンサの前記電源端子側電極と電気的
に接続した構成としてある。

【００２４】このように、第一のコンデンサ同士を、第
一の電源配線によって電子部品（例えば、アクティブ素
子を有する電子部品）の各角ごとにまとめることによっ
ても、請求項３記載の発明と同様に、容易に配線設計を
行うことができる。

【００２５】請求項６記載の発明は、上記請求項１〜請
求項５のいずれかに記載のプリント基板において、前記
電源ノイズの影響を受けやすい前記電源端子に対して
は、この電源端子と電気的に接続された前記第一のコン
デンサと、この第一のコンデンサのみと前記電源導体に
電気的に接続された第三の電源配線、及び前記電源導体
と前記グランド導体に電気的に接続された第三のコンデ
ンサとで構成したデカップリング回路を形成し、前記不
要電磁波放射が発生する周波数範囲において、前記第三
の電源配線における特性インピーダンスの大きさを、前
記第三のコンデンサにおけるインピーダンスの大きさの
三倍以上とし、さらに、前記第三の電源配線の長さを、
２０ｍｍに前記プリント基板の波長短縮率をかけた値以
上であって、前記不要電磁波放射が発生する上限周波数
の１／４波長に前記波長短縮率をかけた値以下とする構
成としてある。

【００２６】このように、電源ノイズの影響を受けやす
い電源端子とその他の電源端子に対し、別々のデカップ
リング回路を適用することにより、電源ノイズによる影
響を回避できるとともに、電磁波放射抑制効果の高いプ
リント基板を提供することができる。

【００２７】請求項７記載の発明は、上記請求項１〜請
求項６のいずれかに記載のプリント基板において、前記
電源ノイズの大きい前記電源端子に対しては、この電源
端子と電気的に接続された前記第一のコンデンサと、こ
の第一のコンデンサのみと前記電源導体に電気的に接続
された第四の電源配線、及び前記電源導体と前記グラン
ド導体に電気的に接続された第四のコンデンサとで構成
したデカップリング回路を形成し、前記不要電磁波放射
が発生する周波数範囲において、前記第四の電源配線に
おける特性インピーダンスの大きさを、前記第四のコン
デンサにおけるインピーダンスの大きさの三倍以上と
し、さらに、前記第四の電源配線の長さを、２０ｍｍに
前記プリント基板の波長短縮率をかけた値以上であっ
て、前記不要電磁波放射が発生する上限周波数の１／４
波長に前記波長短縮率をかけた値以下とする構成として
ある。

【００２８】このように、電源ノイズの大きい電源端子
とその他の電源端子に対し、別々のデカップリング回路
を適用することにより、電源ノイズを効果的に抑制する
ことができるとともに、全体として電磁波放射抑制効果
の高いプリント基板を提供することができる。

【００２９】

【００３０】

【００３１】請求項８記載の発明は、上記請求項１〜請
求項７のいずれかに記載のプリント基板において、前記
第一のコンデンサ同士の間隔、または、第一のコンデン
サと第二，第三もしくは第四のコンデンサの間隔が、２
０ｍｍに前記プリント基板の波長短縮率をかけた値より
短い場合には、このコンデンサ同士を電気的に接続する
配線の代わりにインダクタ部品を用いる構成としてあ
る。

【００３２】このようにすると、より実装スペースを小
さくするために、コンデンサ同士の間隔が２０ｍｍに波
長短縮率をかけた値より短くなるような場合あっても、
電源配線の代わりにインダクタ部品を用いることによ
り、コストアップを最小限に留めながら、実装スペース
が小さく、放射抑制効果の高いプリント基板を提供する
ことができる。

【００３３】

【発明の実施の形態】以下、本発明の各実施形態および
各実施例に係るプリント基板について、図面を参照して
説明する。先ず、本発明の第一実施形態に係るプリント
基板の構造および作用について説明する。 ＜第一実施形態＞ 図１は、第一実施形態に係るプリント基板の概略上面図
を示している。

【００３４】同図において、プリント基板１には、各辺
に電源端子３ａ、３ｂを有するＬＳＩ２が実装されてお
り、ＬＳＩ２のパッケージの各辺ごとに、第一のコンデ
ンサ４ａ、４ｂ，第一の電源配線５ａ，第二の電源配線
６ａ，第二のコンデンサ７ａ及びビアホール８ａ、８ｂ
が設けてある。ここで、プリント基板１は、信号層，電
源層及びグランド層からなる多層プリント基板である
が、構成の理解を容易にするため、ビアホール８ａ（電
源層と電気的に接続された電源導体）とビアホール８ｂ
（グランド層と電気的に接続されたグランド導体）のみ
を示している。

【００３５】プリント基板１は、第一のコンデンサ４
ａ、４ｂが、ＬＳＩ２の同一辺に設けられた電源端子３
ａ、３ｂとこれらに隣接するビアホール８ｂをそれぞれ
電気的に接続してあり、さらに、第一の電源配線５ａ
が、第一のコンデンサ４ａ、４ｂの各電源端子側電極を
電気的に接続してある。また、プリント基板１は、第二
の電源配線６ａが、これらのコンデンサ４ａ、４ｂのい
ずれか一方の電源端子側電極とビアホール８ａを電気的
に接続してあり、さらに、第二のコンデンサ7ａが、ビ
アホール８ａとこれに隣接したビアホール８ｂを電気的
に接続してある。

【００３６】このようにすることにより、コンデンサ数
と実装スペースを削減できるので、配線設計において信
号配線の引き回しが容易となり、設計コストを削減でき
ると ともに、電磁波放射抑制効果を有するプリント基板
を提供することができる。

【００３７】また、ＬＳＩ２には、電源端子３ａ、３ｂ
が１０本設けてあり、例えば、ＬＳＩ２の左辺に示すよ
うに、各二個の電源端子３ａ、３ｂがそれぞれ隣接して
いる場合には、これらを一つにまとめで各一個の第一の
コンデンサ４ａ、４ｂとそれぞれ電気的に接続すること
が好ましい。このようにすると、電磁波放射抑制効果を
低下させずに、省スペース化を図ることができる。

【００３８】また、第一および第二のコンデンサ４ａ、
４ｂ、７ａとして、０．００１μF〜数十μFの容量を有
しかつその直列インダクタンスの小さいコンデンサを用
いることにより、電磁波放射を好適に抑制することがで
きる。

【００３９】また、第一および第二の電源配線５ａ、６
ａは、その特性インピーダンスが、不要電磁波放射が発
生し問題となる周波数範囲において、第一および第二の
コンデンサ４ａ、４ｂ、７ａのインピーダンスの大きさ
に比べ三倍以上になるように設計し、かつ、その長さ
を、例えば、ガラスエポキシ樹脂基板の場合には、１０
ｍｍ〜３７．５ｍｍにすると良い。

【００４０】ここで、電源配線５ａ、６ａの長さの最小
値１０ｍｍは、電磁波放射の実験より求めた値である２
０ｍｍに、ガラスエポキシ樹脂基板における電源配線の
波長短縮率（約０．５）をかけた値として算出した。配
線長がこの最小値より短くなると、ＬＳＩ２と基板電源
系を高周波的に分離するのに十分なインダクタンスが得
られないこととなる。

【００４１】また、最大値３７．５ｍｍは、現在、不要
電磁波放射で問題としている上限周波数１ＧＨｚの１／
４波長（７５ｍｍ）に波長短縮率（約０．５）をかけた
値として算出した。配線長がこの最大値より長くなる
と、その長さが１／４波長となる周波数より高い範囲
で、電源共振による電磁波放射が起こる可能性がある。

【００４２】つまり、一般的なプリント基板であるガラ
スエポキシ樹脂基板に対しては、第一および第二の電源
配線５ａ、６ａを、上述した長さとすることにより、電
磁波放射を効果的に抑制することができる。なお、将来
的に、この上限周波数が高くなった場合には、それに合
わせて最大値を小さくすることにより対応することがで
きる。

【００４３】したがって、上記二つの条件を満足するこ
とによって、この電源配線５ａ、６ａは、電磁波放射で
問題となる周波数範囲内において、インピーダンスの大
きいインダクタとして作用し、ＬＳＩ２と基板電源系を
分離するので、プリント基板１は、電磁波放射を効果的
に抑制することができる。また、このような構成にする
ことで、図２７に示した各電源端子に二つのコンデンサ
と一本の電源配線をそれぞれつける従来方法に比べ、コ
ンデンサ数と実装スペースが削減できるとともに、配線
設計が容易となり、結果的にプリント基板１の生産コス
トを低減することができる。

【００４４】さらにまた、このような基板構造にするこ
とで新たな効果が生まれる。つまり、図１に示した電源
端子３ａでの等価回路モデルは、図２に示すように表さ
れ、ここで、電源端子３ａおよびグランド端子９は、二
段のデカップリング回路を介して共通電源系１０と電気
的に接続される構造となるため、その分電源端子３ａと
基板電源系（共通電源系１０）を分離する効果は大きく
なり、よりレベルの高い電磁波放射抑制効果を実現する
ことができる。

【００４５】また、本発明者らの鋭意研究により、動作
周波数が高く動作電流の大きい出力バッファ近くにある
電源端子、もしくは、ＰＬＬなどのクロックを生成する
内部回路の電源端子などから大きな電源ノイズが発生す
ることが解明されており、このように、ノイズの大きな
電源端子に多段のデカップリング回路を設けることで、
極めて効果的なデカップリング設計を行うことができ
る。

【００４６】次に、本発明のデカップリング回路の一部
を実施したプリント基板と従来例におけるプリント基板
について図面を参照して説明し、続いて、第一実施形態
の実施例におけるプリント基板について、同じく図面を
参照して説明する。先ず、本発明のデカップリング回路
の一部であるコンデンサ−電源配線−コンデンサ構造の
デカップリング回路によるプリント基板の構成および放
射抑制効果について説明する。

【００４７】このデカップリング回路は、図３に示すよ
うに、第一のコンデンサ４ａが、アクティブ素子２ａの
電源端子３ａとビアホール８ｂを電気的に接続し、ま
た、電源配線６ｂが、第一のコンデンサ４ａの電源端子
側電極とビアホール８ａを電気的に接続し、さらにま
た、第二のコンデンサ７ａが、ビアホール８ａとこれに
隣接したビアホール８ｂを電気的に接続した構成として
ある。また、アクティブ素子２ａのグランド端子９は、
ビアホール８ｂと電気的に接続してある。

【００４８】一方、従来例のプリント基板におけるデカ
ップリング回路は、図４に示すように、第一のコンデン
サ４ａが、アクティブ素子２ａの電源端子３ａとビアホ
ール８ｂを電気的に接続した構成としてあり、本発明に
おけるデカップリング回路と構成が明らかに異なってい
る。

【００４９】また、本発明のデカップリング回路の一部
を実施したプリント基板は、図５に示すように、デカッ
プリング回路を適用した四層プリント基板１としてあ
る。ここで、第一層、第四層はプリント基板１の上面、
下面であり、内層である第二層、第三層はグランド層１
１、電源層１２としてあり、ともに導体プレーンで構成
した。また、第一層には信号系回路とデカップリング回
路を設けてあり、信号系回路のアクティブ素子として
は、２０ＭＨｚの水晶発振器，送信ＩＣ（ＨＣ２４４）
及び受信ＩＣ（ＨＣ２４４）を実装し、それぞれに図３
に示すデカップリング回路を施した。

【００５０】具体的には、図示してないが、コンデンサ
４ａ、７ａとして、容量０．１μＦ、直列インダクタン
ス１．２ｎＨのチップコンデンサを用いた。また、プリ
ント基板１は、外形寸法を横１８０ｍｍ縦９６ｍｍと
し、基板厚さは１．６ｍｍ、グランド層１１と電源層１
２の距離は１ｍｍとした。また、電源配線６ｂとして
は、線幅が０．２ｍｍ、グランド層との間隔０．２ｍｍ
のマイクロストリップ線路を用い、基板材としては、一
般的に使用されるガラスエポキシ樹脂を用いた。

【００５１】これにより、この配線の特性インピーダン
スは約６４オームとなり、不要電磁波放射で問題として
いる上限周波数１ＧＨｚにおける、チップコンデンサの
インピーダンス７．５オームより十分大きな値となって
いる。

【００５２】また、線路長は後述する放射測定では１０
ｍｍ、インピーダンス算出では３５ｍｍとした。ここ
で、１０ｍｍは２０ｍｍに波長短縮率０．５をかけた値
であり、３５ｍｍは不要電磁波放射で問題としている上
限周波数１ＧＨｚの約１／４波長に波長短縮率０．５を
かけた値に相当する。

【００５３】上述した各デカップリング回路を施した基
板の放射電界特性について図面を参照して説明する。図
６は、本発明のデカップリング回路の一部を実施したプ
リント基板の放射電界特性を示しており、また、図７
は、従来例におけるプリント基板の放射電界特性を示し
ている。なお、各放射電界特性は、放射レベルの高かっ
た垂直偏波のみを示している。

【００５４】ここで、放射電界特性の測定は、六面に電
波吸収体を装着した電波暗室にて測定した。具体的に
は、アンテナを１３０ｃｍの高さに固定し、各プリント
基板を高さ８０ｃｍの木製机上に、床面と平行に配置
し、この机をターンテーブルで回転させながら３ｍ離れ
た位置での電磁波の最大値を測定した。

【００５５】従来例のプリント基板の放射電界特性で
は、図７に示すように、約２４０ＭＨｚと約５２０ＭＨ
ｚに放射ピークが現れたが、本発明のデカップリング回
路の一部を実施したプリント基板の放射電界特性では、
図６に示すように、そのような放射ピークが現れなかっ
た。このように、本発明のデカップリング回路の一部に
よって、プリント基板は、電磁波放射が効果的に抑制さ
れていることが確認できた。

【００５６】また、この放射特性の違いを各プリント基
板の電源系のインピーダンス特性によって説明する。図
８は、本発明のデカップリング回路の一部を実施したプ
リント基板の電源系の等価回路モデルを示しており、ま
た、図９は、従来例におけるプリント基板の電源系の等
価回路モデルを示している。

【００５７】ここで、送信ＩＣから共通電源系１０側を
見た入力インピーダンスをＺｉｎ１、第一のコンデンサ
４ａのインピーダンス特性をＺＣ１、このコンデンサ４
ａ以降の回路の入力インピーダンスをＺｉｎ２とした。
また、電源層１２とグランド層１１とで構成する共通電
源系１０は損失のある伝送線路として扱った。なお、Ｚ
Ｃ１には、コンデンサ部品自身のインピーダンスのほか
に、これを電源層１２とグランド層１１に電気的に接続
するためのパッドやビアホールのインダクタンスと抵抗
をも含めた。

【００５８】図１０は、本発明のデカップリング回路の
一部を実施したプリント基板のインピーダンス特性の算
出結果を示しており、また、図１１は、従来例における
プリント基板のインピーダンス特性の算出結果を示して
いる。各プリント基板のインピーダンス特性の算出結果
から、コンデンサ４ａのインピーダンスＺＣ１は約１７
ＭＨｚまではキャパシタンスとして作用するが、それ以
上の周波数域では、その直列インダクタンスのため、イ
ンダクタンスとして作用していることがわかる。

【００５９】一方、図１１に示す従来例におけるインピ
ーダンス特性の算出結果から、Ｚｉｎ２は、約２００Ｍ
ＨｚまではＺＣ１とほぼ同じ特性を示すが、それ以上で
はインダクタンスとキャパシタンスを繰り返す特性を示
している。これは、周波数が高くなることで、電源層１
２とグランド層１１とで形成される平行板が伝送線路と
して振る舞うためである。つまり、ＺＣｌがインダクタ
ンス、Ｚｉｎ２がキャパシタンスとなり、両者の大きさ
が一致する周波数にてＺｉｎ１が大きくなっている。こ
れは、ＺＣ１とＺｉｎ２による並列共振が原因であり、
先に示した放射のピークの原因となっている。

【００６０】これに対し、図１０に示す本発明のデカッ
プリング回路の一部におけるインピーダンス特性の算出
結果から、Ｚｉｎ２はＺＣ１に比べ十分大きい。このた
め、Ｚｉｎ２の３００ＭＨｚ付近、５５０ＭＨｚ付近、
８００ＭＨｚ付近に共通電源系１０内の共振が現れる
が、Ｚｉｎ１にはそれが現れない。すなわち、本発明の
デカップリング回路の一部は、コンデンサ４ａ以降の共
通電源系１０側の入力インピーダンスを大きくすること
で、アクティブ素子である送信ＩＣと共通電源系１０を
高周波的に分離し、共通電源系１０が共振回路として存
在しても、それを励振しないように作用することで、電
源共振による電磁波放射を抑制していることがわかる。

【００６１】なお、図示してないが、水晶発振器、受信
ＩＣについても同様の計算結果が得られた。ここで、図
１０のＺｉｎ２は約１ＧＨｚまではインダクタンス、そ
れ以上ではキャパシタンスとして振る舞っている。これ
は、デカップリング回路の電源配線長を、プリント基板
の波長短縮率０．５を考慮した１ＧＨｚの約１／４波長
に相当する３５ｍｍとしたためである。

【００６２】ここで、例えば、この配線長をもっと長く
すると、低い周波数でのＺｉｎ２は大きくなるが、１／
４波長に相当する周波数以上では周波数が高くなるにと
もなってＺｉｎ２は低くなり、インダクタンスとして作
用するＺＣ１と交差し、その交点の周波数で共振を起こ
すこととなる。すなわち、１ＧＨｚまでの範囲で共振を
起こさせないためには、この長さを最大１／４波長に設
定することが望ましいことがわかる。

【００６３】次に、第一実施形態における実施例のプリ
ント基板の電磁波放射抑制効果について図面を参照して
説明する。 「第一実施形態における実施例」 図１２は、評価に用いた四層基板の概略平面図を示して
おり、図１３は、その概略断面図を示している。ここ
で、第一層および第四層を信号層１３とし、また、第二
層をグランド層１１、第三層を電源層１２とし、ともに
導体プレーンで構成した。なお、基板材として比誘電率
４．７のガラスエポキシ樹脂を用いた。

【００６４】また、水晶発振器，Ｐｒｏｇｒａｍｍａｂ
ｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ（適宜、ＰＬＤと略称
する。），容量及び初期化回路とで信号系回路を構成
し、ＰＬＤに本発明の第一実施形態のデカップリング回
路を施した。具体的には、ＰＬＤは、ＡＬＴＥＲＡ製の
２０８ピンＰｌａｓｔｉｃ ＱＦＰ（電源端子は２１
本。）を用いた。なお、図１においては、１０本の電源
端子の配置しか示していないが、２１本の電源端子３ａ
すべてにこの原理に基づくデカップリング回路を施し
た。以降説明するデカップリング回路も同様である。

【００６５】また、水晶発振器から４０ＭＨｚのクロッ
ク信号をＰＬＤに入力し、次段ＬＳＩを模擬した１６個
の７ｐＦのコンデンサによって構成した容量に０１０１
パターンを出力する回路とした。ここでは、プリント基
板１（横２１０ｍｍ、縦１００ｍｍ、厚さ１．６ｍｍ）
には、電源系に起因する放射特性だけを評価するため
に、水晶発振器，ＰＬＤ及び容量を覆うように銅箔でシ
ールドを施した。

【００６６】また、プリント基板１は、図１に示すデカ
ップリング回路として、０．１μＦのチップコンデンサ
をコンデンサ４ａ、４ｂ、７ａに用い、第一および第二
の電源配線５ａ、６ａの幅を０．２ｍｍ、誘電体厚を
０．２ｍｍとすることで、その特性インピーダンスを６
４オームに設計した。なお、この値は、０．１μＦチッ
プコンデンサの、１ＧＨｚにおけるインピーダンス７．
５オームより十分大きい。また、この配線長はすべて３
０ｍｍとした。

【００６７】また、比較評価用の従来例のプリント基板
には、図１４に示すデカップリング回路を設けた。ここ
で、この従来例のプリント基板は、デカップリング回路
として、各電源端子３ａに０．１μＦのチップコンデン
サ４ａのみを実装したもので、図４で示したものと原理
的に同じものである。これらのプリント基板に対して、
上述した放射特性測定方法と同様に、放射特性測定を行
なった。

【００６８】図１５は、第一実施形態における実施例の
プリント基板の放射電界特性を示しており、また、図１
６は、従来例におけるプリント基板の放射電界特性を示
している。なお、各プリント基板からの放射特性は、レ
ベルの高かった垂直編波のみを示している。

【００６９】また、図１０および図１１と同様の電源系
インピーダンスの特性を算出したところ、図１６に相当
する基板では、５００ＭＨｚ付近と８００ＭＨｚ付近に
共振が見られたが、図１５に相当する基板では、そのよ
うなピークは現れなかった。

【００７０】次に、第二実施形態におけるプリント基板
について、図面を参照して説明する。 ＜第二実施形態＞ 図１７は、第二実施形態におけるプリント基板の概略上
面図を示している。

【００７１】同図において、第一の電源配線５ａは、Ｌ
ＳＩ２の各角を挟んで位置する電源端子３ａ、３ｂと電
気的に接続された第一のコンデンサ４ａ、４ｂの電源端
子側電極が、第一の電源配線５ａによって電気的に接続
してある。つまり、図１のプリント基板１と構造上の違
いは、ＬＳＩ２パッケージの各辺ではなく、その各角で
デカップリング回路をまとめたことにある。これによ
り、プリント基板１の配線設計を行なう際に、ＬＳＩ２
パッケージの各辺の中心付近にある信号配線の引き出し
が容易になり、設計時間を短縮することができるので、
結果的に、生産コストを低減することができる。

【００７２】上述した第一実施形態および第二実施形態
のプリント基板１は、それぞれＬＳＩ２パッケージの各
辺および各角でデカップリング回路をまとめる構造を説
明したが、本発明はこの二つの構造に限定したものでは
なく、配線設計をする際には、信号配線の引き出しとし
て、部分的にこのどちらかを採用した構造とすることも
でき、また、一部分の電源端子にのみ適用しても構わな
い。

【００７３】つまり、本発明のポイントは、複数ある第
一のコンデンサ同士を第一の電源配線で電気的に接続
し、これら第一のコンデンサの一つを第二の電源配線と
第二のコンデンサを介して共通電源系と電気的に接続す
ることで、コンデンサ数や配線数を減らしながら、コン
デンサ−電源配線−コンデンサ構造のデカップリング回
路を電源端子に適用できることにある。

【００７４】さらに、そのときできる多段のデカップリ
ング回路部分をノイズの大きい電源端子と電気的に接続
させることで、電磁波放射抑制効果をより高めることが
できる。

【００７５】次に、本発明の第三実施形態に係るプリン
ト基板の構造について説明する。 ＜第三実施形態＞ 図１８は、第三実施形態に係るプリント基板の概略上面
図を示している。

【００７６】同図において、プリント基板１は、第一の
コンデンサ４ａ、４ｂ、４ｃが、１０本ある電源端子３
ａ、３ｂ、３ｃとこれらに隣接するビアホール８ｂ（グ
ランド層）を電気的に接続してあり、第一の電源配線５
ａが、各辺ごとに第一のコンデンサの電源端子側電極同
士を電気的に接続してある。また、第一の電源配線５ｂ
が、第一のコンデンサ４ａと４ｃの間を除いたすべての
隣り合う第一のコンデンサ同士を電気的に接続してあ
る。さらにまた、第二の電源配線６ａが、第一のコンデ
ンサ４ａの電源側電極とビアホール８ａ（電源層）を電
気的に接続してあり、さらに、第二のコンデンサ７ａ
が、ビアホール８ａ（電源層）とビアホール８ｂ（グラ
ンド層）を電気的に接続してある。

【００７７】したがって、各電源端子４ａ、４ｂ、４ｃ
からは少なくとも一段のデカップリング回路を介してビ
アホール８ａ（電源層）と電気的に接続される構造にな
っている。このため、例えば、もっともノイズの大きい
ものを電源端子３ｃの位置に配置することで、八段のデ
カップリング回路を通すことができる。このように、第
三実施形態によれば、電源ノイズの大きい電源端子を多
段のデカップリング回路を通して電源系と電気的に接続
することができる。

【００７８】この構造の特徴は、使用するコンデンサ数
が少なくて済むことと、ノイズの大きい電源端子に対
し、より電磁波抑制効果の高い多段デカップリング回路
を適用できることにある。

【００７９】次に、第三実施形態における実施例のプリ
ント基板の電磁波抑制効果について、図面を参照して説
明する。 「第三実施形態における実施例」 実施例および従来例のプリント基板は、図示してない
が、ともに、図１８に示した第三実施形態のプリント基
板を、第一実施形態の実施例の配線寸法と同様に製作し
た。

【００８０】ただし、実施例および従来例のプリント基
板は、デカップリング回路と基板電源層との接続ビア８
ａの位置が異なる。つまり、使用したＬＳＩは、クロッ
ク出力の電源端子と信号出力近くの電源端子から大きな
ノイズが発生していたので、実施例のプリント基板で
は、クロック出力電源と信号出力電源をそれぞれ電源端
子３ａから８、９個離れた位置（具体的には、電源端子
３ｃとこれに隣接する電源端子の位置）に配置した。一
方、従来例のプリント基板では、クロック出力の電源端
子を電源端子３ｂの位置に、信号出力近くの電源端子を
電源端子３ａの位置に配置した。

【００８１】図１９は、第三実施形態における実施例の
プリント基板の放射電界特性を示しており、図２０は、
従来例におけるプリント基板の放射電界特性を示してい
る。ここで、従来例のプリント基板の放射電界特性には
９００ＭＨｚ付近にピークがあるが、実施例の放射電界
特性にはそれがない。すなわち、この比較では、ノイズ
の大きい電源端子を電源層との接続点近くに配置した場
合（従来例）には、電源共振の抑制効果は不十分であっ
たが、その電源端子を電源層との接続点から遠ざけ、多
段のデカップリング回路が電気的に接続されるようにし
た場合（実施例）には、電磁波抑制効果が向上した。ま
た、このように、ノイズの大きい電源端子に着目した配
線設計の重要性が確認できた。

【００８２】次に、本発明の第四実施形態に係るプリン
ト基板の構造について説明する。 ＜第四実施形態＞ 図２１は、第四実施形態に係るプリント基板の概略上面
図を示している。同図において、プリント基板１は図１
に示したプリント基板を変形した例であり、第二の電源
配線６の代わりにインダクタ２０を用いている。既に述
べたように、デカップリング回路内の電源配線は不要電
磁波放射で問題となっている周波数範囲でインピーダン
スの大きいインダクタンスとして作用している。

【００８３】つまり、配線に使用されるスペースは、現
在広く使われているチップ部品の実装スペースの約４倍
にもなり、高密度実装基板への適用は難しい場合があ
る。このような場合に、インダクタ２０を用いること
で、省スペース化が可能となる。

【００８４】ただし、コンデンサ同士の間隔が広い場合
にはインダクタ部品を用いることができない。その理由
は、間隔の広い場所にインダクタ部品を用いようとする
と、その部品両側に伝送線路として働く配線をつなぐ必
要があり、電磁波放射で問題としている周波数範囲で
は、この配線のついたインダクタ部品が常にインダクタ
ンスとして作用するとは限らないからである。

【００８５】したがって、インダクタ部品を使うか否か
の判断は、接続する２つのコンデンサの間隔によって決
めれば良い。具体的には、その間隔が２０ｍｍに基板の
波長短縮率をかけた値よりも短い場合にはインダクタ部
品、それ以上の場合には配線を使えば良い。

【００８６】次に、第五実施形態におけるプリント基板
について、図面を参照して説明する。 ＜第五実施形態＞ 図２２は、第五実施形態におけるプリント基板の概略上
面図を示している。同図において、プリント基板１は、
第二の電源配線の代わりに、インダクタ２０を用いた構
造としてあり、他の構造については、第二実施形態のプ
リント基板と同様としてある。

【００８７】プリント基板１は、インダクタ２０が、第
一のコンデンサ４ａと第二のコンデンサ７を電気的に接
続させることで、実装スペースを小さくすることができ
る。また、インダクタ２０を用いるのは一部であるた
め、コストアップも最小限に抑えることができる。

【００８８】次に、第五実施形態における実施例のプリ
ント基板の電磁波抑制効果について、図面を参照して説
明する。 「第五実施形態における実施例」 実施例のプリント基板は、図示してないが、図２１に示
した第四実施形態のプリント基板を、第一実施形態の実
施例の配線構造と同様に製作した。また、インダクタ２
０としては、フェライトビーズ（村田製作所製ＢＬＭ２
１Ｐ２２１ＳＧ）を用いた。

【００８９】図２３は、第五実施形態における実施例の
プリント基板の放射電界特性を示している。この結果
は、図１９に示した、フェライトビーズの代わりに電源
配線を用いた結果とほぼ一致しており、放射抑制効果は
維持できていた。したがって、第五実施形態における実
施例のプリント基板は、多少コストアップにつながるが
実装スペースを小さくすることができた。

【００９０】ここまでは、ノイズの大きい電源端子に着
目したプリント基板の構造を説明してきた。しかし、電
源端子によっては他の電源ノイズが入り込むと回路動作
に影響をきたす敏感な電源端子、例えば、アナログ系の
電源端子などがある。このような端子がある場合には、
ノイズの大きい端子とノイズの影響を受けやすい端子を
分離する必要があり、この場合におけるプリント基板を
第六実施形態に係るプリント基板として図面を参照して
説明する。

【００９１】＜第六実施形態＞ 図２４は、第六実施形態に係るプリント基板の概略断面
図を示している。同図において、電源端子３ａがノイズ
の影響を受けやすい端子（ノイズの大きい端子）であ
り、電源端子３ａに対して、単独に第三（第四）の電源
配線６ｃおよび第三（第四）のコンデンサ７ｂを設けた
構造としてある。その他の構造は、第三実施形態におけ
るプリント基板の構造とほぼ同様としてある。

【００９２】これより、電源ノイズによる電磁波放射と
回路動作の不具合の両方を防止したプリント基板が実現
できる。第六実施形態に対する実施例は、ここでは示さ
ないが、コンデンサ−配線−コンデンサ構造のデカップ
リング回路がアクティブ素子と電源系を分離するように
作用することから、それらを別々に配置さえすれば両者
を分離できることは容易に推測できる。

【００９３】また、この例では、電源端子３ａにコンデ
ンサ−配線−コンデンサによるデカップリング回路を実
施したが、実装スペースを小さくする観点から電源配線
の代わりにインダクタンス部品を用いることができるこ
とは勿論である。

【００９４】今まで述べてきた例は、デカップリング回
路をＬＳＩと同じ層上に配置した例であった。しかし、
本発明のプリント基板は、これに限ったものではなく、
例えば、デカップリング回路をＬＳＩとは逆の表面層や
内層に配置することができる。また、デカップリング回
路を、ＬＳＩ実装面であって、ＬＳＩパッケージ下面に
配置することもできる。ただし、各電源端子と第一のコ
ンデンサとはできるだけ低インピーダンスで接続する方
がよいため、両者を同じ層上に配置することが好まし
い。

【００９５】また、本発明のプリント基板は、信号層，
電源層及びグランド層を有する多層基板の例で説明して
きたが、これを電源層やグランド層の区別のない多層基
板や、両面基板、片面基板に適用することができ、同様
にデカップリング回路による電源系の共振抑制効果を発
揮することができる。

【００９６】

【発明の効果】以上説明した、本発明によれば、第一実
施形態，第二実施形態および第三実施の形態によって、
大規模ＬＳＩを実装したプリント基板に対しても、安価
で放射抑制効果の高い基板構造が実現できる。また、電
源ノイズの大きな電源端子に対して、より効果の大きい
デカップリング回路を適用した基板構造が実現できる。

【００９７】また、第四実施形態によって、放射抑制効
果を低下させることなく、実装スペースを小さくしなが
らコストアップを最小限に抑えた基板構造が実現でき
る。さらにまた、第五実施形態によって、電源ノイズの
大きな電源端子と電源ノイズの影響を受けやすい電源端
子とを高周波的に分離しながら、放射抑制効果の高い基
板構造を実現できる。

【図面の簡単な説明】

【図１】図１は、第一実施形態に係るプリント基板の概
略上面図を示している。

【図２】図２は、第一実施形態に係るプリント基板の電
源端子（３ａ）の概略等価回路を示している。

【図３】図３は、本発明のデカップリング回路の一部を
実施したプリント基板のデカップリング回路の概略実装
図を示している。

【図４】図４は、従来例におけるデカップリング回路の
概略実装図を示している。

【図５】図５は、本発明のデカップリング回路の一部を
実施したプリント基板の概略斜視図を示している。

【図６】図６は、本発明のデカップリング回路の一部を
実施したプリント基板の放射電界特性を示している。

【図７】図７は、従来例におけるプリント基板の放射電
界特性を示している。

【図８】図８は、本発明のデカップリング回路の一部を
実施したプリント基板の電源系の等価回路モデルを示し
ている。

【図９】図９は、従来例におけるプリント基板の電源系
の等価回路モデルを示している。

【図１０】図１０は、本発明のデカップリング回路の一
部を実施したプリント基板のインピーダンス特性の算出
結果を示している。

【図１１】図１１は、従来例におけるプリント基板のイ
ンピーダンス特性の算出結果を示している。

【図１２】図１２は、第一実施形態における実施例のプ
リント基板の概略平面図を示している。

【図１３】図１３は、第一実施形態における実施例のプ
リント基板の概略断面図を示している。

【図１４】図１４は、従来例におけるプリント基板の概
略上面図を示している。

【図１５】図１５は、第一実施形態における実施例のプ
リント基板の放射電界特性を示している。

【図１６】図１６は、従来例におけるプリント基板の放
射電界特性を示している。

【図１７】図１７は、第二実施形態におけるプリント基
板の概略上面図を示している。

【図１８】図１８は、第三実施形態に係るプリント基板
の概略上面図を示している。

【図１９】図１９は、第三実施形態における実施例のプ
リント基板の放射電界特性を示している。

【図２０】図２０は、従来例におけるプリント基板の放
射電界特性を示している。

【図２１】図２１は、第四実施形態に係るプリント基板
の概略上面図を示している。

【図２２】図２２は、第五実施形態におけるプリント基
板の概略上面図を示している。

【図２３】図２３は、第五実施形態における実施例のプ
リント基板の放射電界特性を示している。

【図２４】図２４は、第六実施形態に係るプリント基板
の概略断面図を示している。

【図２５】図２５は、第一の従来例における多層回路基
板の概略断面図を示している。

【図２６】図２６は、第二の従来例における回路基板の
概略構造図を示している。

【図２７】図２７は、第三の従来例におけるプリント基
板の概略上面図を示している。

【符号の説明】

１ プリント基板 ２ ＬＳＩ ２ａ アクティブ素子 ３ａ、３ｂ 電源端子 ４ａ、４ｂ 第一のコンデンサ ５ａ、５ｂ、５ｃ 第一の電源配線 ６ａ 第二の電源配線 ６ｂ 電源配線 ６ｃ 第三の電源配線 ７ａ 第二のコンデンサ ７ｂ 第三のコンデンサ ８ａ、８ｂ ビアホール ９ グランド端子 １０ 共通電源系 １１ グランド層 １２ 電源層 １３ 信号層 ２０ インダクタ ２０１ 電源層 ２０２ 第一のグランド層 ２０３ 第一の誘電体層 ２０４ 第二のグランド層 ２０５ 第二の誘電体層 ２０６ 抵抗体 ３００ 回路基板 ３０１ 主パワー・プレーン ３０２ グランドシステム ３０３ ＬＳＩ ３０４ サブパワー・プレーン ３０５ 電源端子 ３０６ コンデンサ ３０７ コンデンサ（ＦＢ用） ３０８ フェライトビーズ ４０１ 第一のコンデンサ ４０２ 電源配線 ４０３ 第二のコンデンサ ４０４ ＩＣ ４０５ａ 電源端子 ４０５ｂ グランド端子 ４０６ 共通電源配線 ４０７ａ、ｂ、ｃ ビアホール

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 俊二 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 菊川 隆彦 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 小林 秀章 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 原田 高志 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 高橋 祐樹 宮城県黒川郡大和町吉岡字雷神２番地 宮城日本電気株式会社内 (56)参考文献 特開 平９−139573（ＪＰ，Ａ) 特公 平７−46748（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H05K 1/02 H05K 3/46

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 グランド導体と電源導体を有し、二つ以
   上の電源端子を備えた電子部品が実装されるプリント基
   板において、 前記二つ以上の電源端子をそれぞれ前記グランド導体に
   電気的に接続する二つ以上の第一のコンデンサと、 前記二つ以上の第一のコンデンサのうち隣り合う第一の
   コンデンサの電源端子側電極を電気的に接続する第一の
   電源配線と、 前記二つ以上の第一のコンデンサの電源端子側電極の少
   なくとも一つと前記電源導体を電気的に接続する第二の
   電源配線と、 この第二の電源配線が電気的に接続された前記電源導体
   と前記グランド導体を電気的に接続する第二のコンデン
   サとを具備し、 前記第一および第二の電源配線の長さを、前記不要電磁
   波放射が発生する上限周波数の１／４波長に前記波長短
   縮率をかけた値以下と したことを特徴とするプリント基
   板。
2. 【請求項２】 上記請求項１に記載のプリント基板にお
   いて、 不要電磁波放射が発生する周波数範囲で、前記第一およ
   び第二の電源配線における特性インピーダンスの大きさ
   を、前記第一および第二のコンデンサにおけるインピー
   ダンスの大きさの三倍以上とし、 さらに、前記第一および第二の電源配線の長さを、２０
   ｍｍに前記プリント基板の波長短縮率をかけた値以上と
   したことを特徴とするプリント基板。
3. 【請求項３】 上記請求項１または請求項２に記載のプ
   リント基板において、 前記第二の電源配線が、前記第一の電源配線により電気
   的に接続された前記電源端子のなかで、電源ノイズの最
   も大きくはない電源端子と電気的に接続された前記第一
   のコンデンサの電源端子側電極と電気的に接続されたこ
   とを特徴とするプリント基板。
4. 【請求項４】 上記請求項１〜請求項３のいずれかに記
   載のプリント基板において、 前記第一の電源配線が、前記電子部品の一辺に複数設け
   られた前記電源端子と電気的に接続された前記第一のコ
   ンデンサの前記電源端子側電極同士を、電気的に接続し
   たことを特徴とするプリント基板。
5. 【請求項５】 上記請求項１〜請求項４のいずれかに記
   載のプリント基板において、 前記第一の電源配線が、前記電子部品の各角において隣
   り合う前記第一のコンデンサの前記電源端子側電極と電
   気的に接続したことを特徴とするプリント基板。
6. 【請求項６】 上記請求項１〜請求項５のいずれかに記
   載のプリント基板において、 前記電源ノイズの影響を受けやすい前記電源端子に対し
   ては、この電源端子と電気的に接続された前記第一のコ
   ンデンサと、この第一のコンデンサのみと前記電源導体
   に電気的に接続された第三の電源配線、及び前記電源導
   体と前記グランド導体に電気的に接続された第三のコン
   デンサとで構成したデカップリング回路を形成し、 前記不要電磁波放射が発生する周波数範囲において、前
   記第三の電源配線における特性インピーダンスの大きさ
   を、前記第三のコンデンサにおけるインピーダンスの大
   きさの三倍以上とし、 さらに、前記第三の電源配線の長さを、２０ｍｍに前記
   プリント基板の波長短縮率をかけた値以上、かつ、前記
   不要電磁波放射が発生する上限周波数の１／４波長に前
   記波長短縮率をかけた値以下とすることを特徴とするプ
   リント基板。
7. 【請求項７】 上記請求項１〜請求項６のいずれかに記
   載のプリント基板において、 前記電源ノイズの大きい前記電源端子に対しては、この
   電源端子と電気的に接続された前記第一のコンデンサ
   と、この第一のコンデンサのみと前記電源導体に電気的
   に接続された第四の電源配線、及び前記電源導体と前記
   グランド導体に電気的に接続された第四のコンデンサと
   で構成したデカップリング回路を形成し、 前記不要電磁波放射が発生する周波数範囲において、前
   記第四の電源配線における特性インピーダンスの大きさ
   を、前記第四のコンデンサにおけるインピーダンスの大
   きさの三倍以上とし、 さらに、前記第四の電源配線の長さを、２０ｍｍに前記
   プリント基板の波長短縮率をかけた値以上、かつ、前記
   不要電磁波放射が発生する上限周波数の１／４波長に前
   記波長短縮率をかけた値以下とすることを特徴とするプ
   リント基板。 【請求項８】 上記請求項１〜請求項７のいずれかに記
   載のプリント基板において、 前記第一のコンデンサ同士の間隔、または、第一のコン
   デンサと第二，第三もしくは第四のコンデンサの間隔
   が、２０ｍｍに前記プリント基板の波長短縮率をかけた
   値より短い場合には、このコンデンサ同士をつなぐ配線
   の代わりにインダクタ部品を用いることを特徴とするプ
   リント基板。