JP2002368355A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JP2002368355A JP2002368355A JP2001168513A JP2001168513A JP2002368355A JP 2002368355 A JP2002368355 A JP 2002368355A JP 2001168513 A JP2001168513 A JP 2001168513A JP 2001168513 A JP2001168513 A JP 2001168513A JP 2002368355 A JP2002368355 A JP 2002368355A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- conductor layer
- solid conductor
- circuit board
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 電源系導体に発生するノイズを効率的に抑制
でき、その抑制対策による部品実装領域の低下問題や実
装部品数の増加によるコスト増加問題が生じることのな
い信頼性の高いプリント配線板を得ることにある。ま
た、インダクタンス成分を増加させ、高周波成分に対す
るインピーダンスを高くして、直流成分は同一電位接続
の導体とし、高周波成分では分離導体とすることができ
るプリント配線板を得ることにある。 【解決手段】 プリント基板１の片面に、部品実装領域
ごとに分離された島状の電源系ベタ導体層２１，２２を
複数形成し、前記プリント基板１の反対面には、その全
面にＧＮＤベタ導体層３を形成した。
でき、その抑制対策による部品実装領域の低下問題や実
装部品数の増加によるコスト増加問題が生じることのな
い信頼性の高いプリント配線板を得ることにある。ま
た、インダクタンス成分を増加させ、高周波成分に対す
るインピーダンスを高くして、直流成分は同一電位接続
の導体とし、高周波成分では分離導体とすることができ
るプリント配線板を得ることにある。 【解決手段】 プリント基板１の片面に、部品実装領域
ごとに分離された島状の電源系ベタ導体層２１，２２を
複数形成し、前記プリント基板１の反対面には、その全
面にＧＮＤベタ導体層３を形成した。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、電源系ノイズや
電磁放射の対策を施したプリント配線板に関するもので
ある。
電磁放射の対策を施したプリント配線板に関するもので
ある。
【０００２】
【従来の技術】図６は第１従来例のプリント配線板を示
す斜視図であり、同図において、１は電気絶縁材料から
なるプリント基板、２はそのプリント基板１の片側全面
に形成された電源系ベタ導体層であって、この電源系ベ
タ導体層２にはＩＣやＬＳＩが接続される。３は前記プ
リント基板１の反対側全面に形成されたＧＮＤベタ導体
層（アース導体層）である。
す斜視図であり、同図において、１は電気絶縁材料から
なるプリント基板、２はそのプリント基板１の片側全面
に形成された電源系ベタ導体層であって、この電源系ベ
タ導体層２にはＩＣやＬＳＩが接続される。３は前記プ
リント基板１の反対側全面に形成されたＧＮＤベタ導体
層（アース導体層）である。
【０００３】すなわち、上記第１従来例のプリント配線
板は、電源系のノイズや電磁放射を抑制するために、電
源とＧＮＤとの間の容量を増加させるべく、プリント基
板１の片側全面に電源系ベタ導体層２を、その反対側全
面にＧＮＤベタ導体層３をそれぞれ形成し、電源系ベタ
導体層２とＧＮＤベタ導体層３との間の絶縁体層である
プリント基板１の厚さを薄くしたり、そのプリント基板
１を高誘電率系の材料としたりすることで、プリント基
板１内に高容量の平板コンデンサを構成し、バイパスコ
ンデンサとして機能させるように構成されているもので
ある。
板は、電源系のノイズや電磁放射を抑制するために、電
源とＧＮＤとの間の容量を増加させるべく、プリント基
板１の片側全面に電源系ベタ導体層２を、その反対側全
面にＧＮＤベタ導体層３をそれぞれ形成し、電源系ベタ
導体層２とＧＮＤベタ導体層３との間の絶縁体層である
プリント基板１の厚さを薄くしたり、そのプリント基板
１を高誘電率系の材料としたりすることで、プリント基
板１内に高容量の平板コンデンサを構成し、バイパスコ
ンデンサとして機能させるように構成されているもので
ある。
【０００４】ここで、プリント基板１の電源系ベタ導体
層２やＧＮＤベタ導体層３に発生する共振現象は、
（１）の式で示すように、波長λ、信号周波数ｆ、信号
伝搬速度Ｖの関係式で得られる前記波長λに対し、
（２）の式のように、ベタ導体の長さＬと波長λの関係
を満たす周波数ｆで発生する。
層２やＧＮＤベタ導体層３に発生する共振現象は、
（１）の式で示すように、波長λ、信号周波数ｆ、信号
伝搬速度Ｖの関係式で得られる前記波長λに対し、
（２）の式のように、ベタ導体の長さＬと波長λの関係
を満たす周波数ｆで発生する。
【０００５】 λ＝Ｖ／ｆ ・・・・・・・・・・・・・・・・・・・・・（１） Ｌ＝ｎ・λ／４［ｎ＝１，２，３・・・，ｎ］ ・・・・・（２）
【０００６】このようにベタ導体上に発生する共振現象
が電源系ノイズや電磁放射の発生要因となることから、
その対策の１つとして、例えば特開平４−２９０２８２
号公報には、ビーズコアを実装したパターン構造のプリ
ント配線板が開示されている。
が電源系ノイズや電磁放射の発生要因となることから、
その対策の１つとして、例えば特開平４−２９０２８２
号公報には、ビーズコアを実装したパターン構造のプリ
ント配線板が開示されている。
【０００７】図７は特開平４−２９０２８２号公報に開
示された第２従来例のプリント配線板を示す斜視図であ
り、図６と同一構成要素には同一符号を付して重複説明
を省く。同図において、ＴＩはプリント基板１に設けら
れた入力端子ピン、ＴＯは同じくプリント基板１に設け
られた出力端子ピン、４はプリント基板１上に実装され
たビーズコアで、リード端子４Ａ，４Ｂを有している。
そして、前記入力端子ピンＴＩと前記ビーズコア４のリ
ード端子４Ｂは、前記プリント基板１上に一連に形成さ
れたパターン５，ベタパターン６，ランド７によって接
続されている。また、前記出力端子ピンＴＯと前記ビー
ズコア４のリード端子４Ａは、プリント基板１上に形成
されたランド８で接続されている。
示された第２従来例のプリント配線板を示す斜視図であ
り、図６と同一構成要素には同一符号を付して重複説明
を省く。同図において、ＴＩはプリント基板１に設けら
れた入力端子ピン、ＴＯは同じくプリント基板１に設け
られた出力端子ピン、４はプリント基板１上に実装され
たビーズコアで、リード端子４Ａ，４Ｂを有している。
そして、前記入力端子ピンＴＩと前記ビーズコア４のリ
ード端子４Ｂは、前記プリント基板１上に一連に形成さ
れたパターン５，ベタパターン６，ランド７によって接
続されている。また、前記出力端子ピンＴＯと前記ビー
ズコア４のリード端子４Ａは、プリント基板１上に形成
されたランド８で接続されている。
【０００８】このように、出力端子ピンＴＯからの信号
が、ビーズコア４とベタパターン６とパターン５を介し
て入力端子ピンＴＩに伝送される構成とすることで、ベ
タパターン６とアース層３との間に所定の静電容量を発
生させ、ビーズコア４における減衰効果の向上を図ると
いうものである。
が、ビーズコア４とベタパターン６とパターン５を介し
て入力端子ピンＴＩに伝送される構成とすることで、ベ
タパターン６とアース層３との間に所定の静電容量を発
生させ、ビーズコア４における減衰効果の向上を図ると
いうものである。
【０００９】
【発明が解決しようとする課題】従来のプリント配線板
は以上のように構成されているので、第１従来例の場
合、単純にプリント基板１にコンデンサを形成している
にすぎず、このため、ノイズが持つ周波数成分の全てを
抑制することが難しいという課題があった。また、第２
従来例の場合、プリント基板１にＩＣやＬＳＩなどの電
子部品を数多く実装するためには、その実装部品数に相
当する数多くの入力端子ピンＴＩにノイズ対策を施すた
めの多数のビーズコア（フェライトビーズ）４を必要と
し、平板コンデンサ形成領域も増加するなど、実装領域
の問題や実装コスト増加の問題が生じるという課題があ
った。
は以上のように構成されているので、第１従来例の場
合、単純にプリント基板１にコンデンサを形成している
にすぎず、このため、ノイズが持つ周波数成分の全てを
抑制することが難しいという課題があった。また、第２
従来例の場合、プリント基板１にＩＣやＬＳＩなどの電
子部品を数多く実装するためには、その実装部品数に相
当する数多くの入力端子ピンＴＩにノイズ対策を施すた
めの多数のビーズコア（フェライトビーズ）４を必要と
し、平板コンデンサ形成領域も増加するなど、実装領域
の問題や実装コスト増加の問題が生じるという課題があ
った。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、プリント基板上の電源系導体に発
生するノイズを効率的に抑制でき、その抑制対策による
部品実装領域の低下問題や実装部品数の増加によるコス
ト増加問題が生じることのない信頼性の高いプリント配
線板を得ることを目的とする。
めになされたもので、プリント基板上の電源系導体に発
生するノイズを効率的に抑制でき、その抑制対策による
部品実装領域の低下問題や実装部品数の増加によるコス
ト増加問題が生じることのない信頼性の高いプリント配
線板を得ることを目的とする。
【００１１】また、この発明は、インダクタンス成分を
増加させ、高周波成分に対するインピーダンスを高くし
て、直流成分は同一電位接続の導体とし、高周波成分で
は分離導体とすることができるプリント配線板を得るこ
とを目的とする。
増加させ、高周波成分に対するインピーダンスを高くし
て、直流成分は同一電位接続の導体とし、高周波成分で
は分離導体とすることができるプリント配線板を得るこ
とを目的とする。
【００１２】さらに、この発明は、ＩＣやＬＳＩなどの
低速動作部品と高速動作部品とに分けて部品レイアウト
し、その部品レイアウトを変更するだけでフェライトビ
ーズを減少することが可能なプリント配線板を得ること
を目的とする。
低速動作部品と高速動作部品とに分けて部品レイアウト
し、その部品レイアウトを変更するだけでフェライトビ
ーズを減少することが可能なプリント配線板を得ること
を目的とする。
【００１３】さらに、この発明は、低速動作部品と高速
動作部品の区分け及びその部品レイアウトの変更によ
り、電源系導体層を減らすことができると共に、大容量
コンデンサの実装数を少なくすることが可能なプリント
配線板を得ることを目的とする。
動作部品の区分け及びその部品レイアウトの変更によ
り、電源系導体層を減らすことができると共に、大容量
コンデンサの実装数を少なくすることが可能なプリント
配線板を得ることを目的とする。
【００１４】
【課題を解決するための手段】この発明に係るプリント
配線板は、プリント基板の片面に、部品実装領域ごとに
分離された島状の電源系ベタ導体層を複数形成し、前記
プリント基板の反対面には、その全面にＧＮＤベタ導体
層を形成したものである。
配線板は、プリント基板の片面に、部品実装領域ごとに
分離された島状の電源系ベタ導体層を複数形成し、前記
プリント基板の反対面には、その全面にＧＮＤベタ導体
層を形成したものである。
【００１５】この発明に係るプリント配線板は、島状の
電源系ベタ導体層が同一電位の複数の電源系ベタ導体層
からなり、その電源系ベタ導体層間が細いパターンで接
続されているものである。
電源系ベタ導体層が同一電位の複数の電源系ベタ導体層
からなり、その電源系ベタ導体層間が細いパターンで接
続されているものである。
【００１６】この発明に係るプリント配線板は、同一電
位の複数の電源系ベタ導体層間を接続する細いパターン
にフェライトビーズを直列接続したものである。
位の複数の電源系ベタ導体層間を接続する細いパターン
にフェライトビーズを直列接続したものである。
【００１７】この発明に係るプリント配線板は、片面に
島状の電源系ベタ導体層が形成され、その反対面にはＧ
ＮＤベタ導体層が全面に形成された第１のプリント基板
と、片面に島状の電源系ベタ導体層が形成された第２の
プリント基板とを備え、前記第１のプリント基板の電源
系ベタ導体層と前記第２のプリント基板の電源系ベタ導
体層との相互を、細いパターンと径の細いＶｉａを介し
て接続したものである。
島状の電源系ベタ導体層が形成され、その反対面にはＧ
ＮＤベタ導体層が全面に形成された第１のプリント基板
と、片面に島状の電源系ベタ導体層が形成された第２の
プリント基板とを備え、前記第１のプリント基板の電源
系ベタ導体層と前記第２のプリント基板の電源系ベタ導
体層との相互を、細いパターンと径の細いＶｉａを介し
て接続したものである。
【００１８】この発明に係るプリント配線板は、互いに
分離した島状の電源系ベタ導体層間を接続する細いパタ
ーンにフェライトビーズを直列接続し、そのフェライト
ビーズにはバイパスコンデンサを並列接続したものであ
る。
分離した島状の電源系ベタ導体層間を接続する細いパタ
ーンにフェライトビーズを直列接続し、そのフェライト
ビーズにはバイパスコンデンサを並列接続したものであ
る。
【００１９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるプ
リント配線板を示す斜視図であり、図６および図７と同
一の構成要素には同一符号を付して説明する。図におい
て、２１，２２はプリント基板１の片面に形成されて互
いに分離する島状の電源系ベタ導体層である。これらの
電源系ベタ導体層２１，２２を形成するにあたっては、
それらに接続されるＩＣやＬＳＩなどの実装部品の動作
周波数及び動作条件からノイズが発生する周波数成分の
最高周波数を算出する。この最高周波数の波長λは、前
述した（１）の式で求めることができる。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるプ
リント配線板を示す斜視図であり、図６および図７と同
一の構成要素には同一符号を付して説明する。図におい
て、２１，２２はプリント基板１の片面に形成されて互
いに分離する島状の電源系ベタ導体層である。これらの
電源系ベタ導体層２１，２２を形成するにあたっては、
それらに接続されるＩＣやＬＳＩなどの実装部品の動作
周波数及び動作条件からノイズが発生する周波数成分の
最高周波数を算出する。この最高周波数の波長λは、前
述した（１）の式で求めることができる。
【００２０】そして、（１）の式で求めた最高周波数の
波長λよりも十分に短いベタ導体の長さを決定し、その
長さに設定された島状の電源系ベタ導体層２１，２２を
プリント基板１の片面における部品実装領域ごとに分離
させて複数形成したものである。なお、プリント基板１
の反対面には従来例の場合と同様にＧＮＤベタ導体層３
が全面に形成されているものである。
波長λよりも十分に短いベタ導体の長さを決定し、その
長さに設定された島状の電源系ベタ導体層２１，２２を
プリント基板１の片面における部品実装領域ごとに分離
させて複数形成したものである。なお、プリント基板１
の反対面には従来例の場合と同様にＧＮＤベタ導体層３
が全面に形成されているものである。
【００２１】以上説明した実施の形態１によれば、ＩＣ
やＬＳＩなどの実装部品から発生する最高周波数成分の
波長よりも長さが十分に短い島状の電源系ベタ導体層２
１，２２をプリント基板１片面の部品実装領域ごとに分
離して複数形成する構成としたので、ＩＣやＬＳＩのよ
うな低速動作部品と高速動作部品とに分けて前記電源系
ベタ導体層２１，２２に実装することができ、このよう
な部品レイアウトによって電源系ベタ導体層２１，２２
の島の数を減らすことができるという効果がある。
やＬＳＩなどの実装部品から発生する最高周波数成分の
波長よりも長さが十分に短い島状の電源系ベタ導体層２
１，２２をプリント基板１片面の部品実装領域ごとに分
離して複数形成する構成としたので、ＩＣやＬＳＩのよ
うな低速動作部品と高速動作部品とに分けて前記電源系
ベタ導体層２１，２２に実装することができ、このよう
な部品レイアウトによって電源系ベタ導体層２１，２２
の島の数を減らすことができるという効果がある。
【００２２】実施の形態２．図２はこの発明の実施の形
態２によるプリント配線板を示す斜視図であり、図１と
同一部分には同一符号を付して重複説明を省く。図２に
おいて、２３は同一電位である島状の電源系ベタ導体層
２１，２２間を接続している細いパターンである。
態２によるプリント配線板を示す斜視図であり、図１と
同一部分には同一符号を付して重複説明を省く。図２に
おいて、２３は同一電位である島状の電源系ベタ導体層
２１，２２間を接続している細いパターンである。
【００２３】以上説明した実施の形態２によれば、同一
電位の島状の電源系ベタ導体層２１，２２間を細いパタ
ーン２３で接続するように構成したので、細いパターン
２３によるインダクタンスを増加させ、高周波成分に対
するインピーダンスを高くすることができ、これによ
り、直流成分は同一電位接続とし、高周波成分では各島
ごとに分離された導体層構造とすることができるという
効果がある。
電位の島状の電源系ベタ導体層２１，２２間を細いパタ
ーン２３で接続するように構成したので、細いパターン
２３によるインダクタンスを増加させ、高周波成分に対
するインピーダンスを高くすることができ、これによ
り、直流成分は同一電位接続とし、高周波成分では各島
ごとに分離された導体層構造とすることができるという
効果がある。
【００２４】実施の形態３．図３はこの発明の実施の形
態３によるプリント配線板の分離斜視図であり、図１お
よび図２と同一部分には同一符号を付して説明する。図
３において、１は第１のプリント基板であり、この第１
のプリント基板１の片面には、島状の電源系ベタ導体層
２１と、これに接続した細いパターン２３ａとが一連に
形成され、その反対面にはＧＮＤベタ導体層３が全面に
形成されているものである。
態３によるプリント配線板の分離斜視図であり、図１お
よび図２と同一部分には同一符号を付して説明する。図
３において、１は第１のプリント基板であり、この第１
のプリント基板１の片面には、島状の電源系ベタ導体層
２１と、これに接続した細いパターン２３ａとが一連に
形成され、その反対面にはＧＮＤベタ導体層３が全面に
形成されているものである。
【００２５】１０は第２のプリント基板、２２Ａはその
プリント基板１０の片面に形成された島状の電源系ベタ
導体層、２３ｂはその電源系ベタ導体層２２Ａに接続さ
れた細いパターン、２４は第１のプリント基板１上の細
いパターン２３ａと第２のプリント基板１０上の細いパ
ターン２３ｂとを接続している径の細いＶｉａである。
プリント基板１０の片面に形成された島状の電源系ベタ
導体層、２３ｂはその電源系ベタ導体層２２Ａに接続さ
れた細いパターン、２４は第１のプリント基板１上の細
いパターン２３ａと第２のプリント基板１０上の細いパ
ターン２３ｂとを接続している径の細いＶｉａである。
【００２６】すなわち、１つのプリント基板上にＩＣや
ＬＳＩのような低速動作部品と高速動作部品を実装した
場合、それらの実装部品から発生するノイズの周波数成
分によっては、その高周波成分を分離できない場合があ
るため、その対策として、実施の形態３では、第１のプ
リント基板１と第２のプリント基板１０とによって、電
源系ベタ導体層２１，２２のそれぞれの島間を分離する
構成としたものである。従って、かかる構成の実施の形
態３によれば、いっそう効率的に高周波成分を分離でき
るという効果がある。
ＬＳＩのような低速動作部品と高速動作部品を実装した
場合、それらの実装部品から発生するノイズの周波数成
分によっては、その高周波成分を分離できない場合があ
るため、その対策として、実施の形態３では、第１のプ
リント基板１と第２のプリント基板１０とによって、電
源系ベタ導体層２１，２２のそれぞれの島間を分離する
構成としたものである。従って、かかる構成の実施の形
態３によれば、いっそう効率的に高周波成分を分離でき
るという効果がある。
【００２７】実施の形態４．図４はこの発明の実施の形
態４によるプリント配線板の平面図であり、図１から図
３と同一または相当部分には同一符号を付して重複説明
を省略する。この実施の形態４では、同一のプリント基
板１上に島状の電源系ベタ導体層２１，２２を複数に区
分形成し、それらの電源系ベタ導体層２１，２２に細い
パターン２３ａ，２３ｂを個々に接続形成し、そのパタ
ーン２３ａ，２３ｂとフェライトビーズ２５とを直列接
続することで、そのフェライトビーズ２５によって、高
周波成分を遮断する構成としたものである。なお、フェ
ライトビーズ２５のインピーダンス特性は、遮断するノ
イズの周波数成分に合わせて変更するものである。
態４によるプリント配線板の平面図であり、図１から図
３と同一または相当部分には同一符号を付して重複説明
を省略する。この実施の形態４では、同一のプリント基
板１上に島状の電源系ベタ導体層２１，２２を複数に区
分形成し、それらの電源系ベタ導体層２１，２２に細い
パターン２３ａ，２３ｂを個々に接続形成し、そのパタ
ーン２３ａ，２３ｂとフェライトビーズ２５とを直列接
続することで、そのフェライトビーズ２５によって、高
周波成分を遮断する構成としたものである。なお、フェ
ライトビーズ２５のインピーダンス特性は、遮断するノ
イズの周波数成分に合わせて変更するものである。
【００２８】以上説明した実施の形態４によれば、同一
のプリント基板１上で複数の区分形成された島状の電源
系ベタ導体層２１，２２間を、細いパターン２３ａ，２
３ｂとフェライトビーズ２５との直列接続によって接続
する構成としたことで、高周波成分の分離を強化するこ
とができるという効果がある。また、前記プリント基板
１に実装する低速動作部品と高速動作部品の部品レイア
ウトを変更することにより、フェライトビーズ２５の使
用数を減少できるという効果がある。
のプリント基板１上で複数の区分形成された島状の電源
系ベタ導体層２１，２２間を、細いパターン２３ａ，２
３ｂとフェライトビーズ２５との直列接続によって接続
する構成としたことで、高周波成分の分離を強化するこ
とができるという効果がある。また、前記プリント基板
１に実装する低速動作部品と高速動作部品の部品レイア
ウトを変更することにより、フェライトビーズ２５の使
用数を減少できるという効果がある。
【００２９】実施の形態５．図５はこの発明の実施の形
態５によるプリント配線板の平面図であり、図４と同一
部分には同一符号を付して重複説明を省略する。図５に
おいて、２６は細いパターン２３ａに接続されたバイパ
スコンデンサ、２７はそのバイパスコンデンサ２６とＧ
ＮＤベタ導体層３とを接続するＧＮＤ接続用のＶｉａで
ある。
態５によるプリント配線板の平面図であり、図４と同一
部分には同一符号を付して重複説明を省略する。図５に
おいて、２６は細いパターン２３ａに接続されたバイパ
スコンデンサ、２７はそのバイパスコンデンサ２６とＧ
ＮＤベタ導体層３とを接続するＧＮＤ接続用のＶｉａで
ある。
【００３０】すなわち、この実施の形態５では、前記実
施の形態４によるプリント配線板の１つの細いパターン
２３ａに対してバイパスコンデンサ２６をフェライトビ
ーズ２５と並列に接続し、そのバイパスコンデンサ２６
をＶｉａ２７でＧＮＤベタ導体層３に接続するように構
成したものである。
施の形態４によるプリント配線板の１つの細いパターン
２３ａに対してバイパスコンデンサ２６をフェライトビ
ーズ２５と並列に接続し、そのバイパスコンデンサ２６
をＶｉａ２７でＧＮＤベタ導体層３に接続するように構
成したものである。
【００３１】このような構成の実施の形態５によれば、
島状電源系ベタ導体層２１，２２間の高周波成分の分離
をいっそう強化できるという効果がある。また、低速動
作部品と高速動作部品とを区分実装し、その部品レイア
ウトを変更することで、電源系ベタ導体層２１，２２の
数を減らすことができると共に、バイパスコンデンサ２
６とは別に、前記電源系ベタ導体層２１，２２に実装す
るＩＣやＬＳＩの電源供給を補助するための大容量コン
デンサの実装数を少なくすることができるという効果が
ある。
島状電源系ベタ導体層２１，２２間の高周波成分の分離
をいっそう強化できるという効果がある。また、低速動
作部品と高速動作部品とを区分実装し、その部品レイア
ウトを変更することで、電源系ベタ導体層２１，２２の
数を減らすことができると共に、バイパスコンデンサ２
６とは別に、前記電源系ベタ導体層２１，２２に実装す
るＩＣやＬＳＩの電源供給を補助するための大容量コン
デンサの実装数を少なくすることができるという効果が
ある。
【００３２】
【発明の効果】以上のように、この発明によれば、プリ
ント基板の片面に、部品実装領域ごとに分離された島状
の電源系ベタ導体層を複数形成し、前記プリント基板の
反対面には、その全面にＧＮＤベタ導体層を形成するよ
うに構成したので、ＩＣやＬＳＩなどの実装部品から発
生する最高周波数成分の波長よりも長さが短い島状の電
源系ベタ導体層を形成でき、ＩＣやＬＳＩのような低速
動作部品と高速動作部品とに分けて前記電源系ベタ導体
層に実装することができ、このような部品レイアウトの
実施によって電源系ベタ導体層の島の数を減らすことが
できるという効果がある。
ント基板の片面に、部品実装領域ごとに分離された島状
の電源系ベタ導体層を複数形成し、前記プリント基板の
反対面には、その全面にＧＮＤベタ導体層を形成するよ
うに構成したので、ＩＣやＬＳＩなどの実装部品から発
生する最高周波数成分の波長よりも長さが短い島状の電
源系ベタ導体層を形成でき、ＩＣやＬＳＩのような低速
動作部品と高速動作部品とに分けて前記電源系ベタ導体
層に実装することができ、このような部品レイアウトの
実施によって電源系ベタ導体層の島の数を減らすことが
できるという効果がある。
【００３３】この発明によれば、同一電位である複数の
島状の電源系ベタ導体層間を細いパターンで接続するよ
うに構成したので、細いパターンによるインダクタンス
を増加させ、高周波成分に対するインピーダンスを高く
することができ、これにより、直流成分は同一電位接続
とし、高周波成分では各島ごとに分離された導体層構造
にできるという効果がある。
島状の電源系ベタ導体層間を細いパターンで接続するよ
うに構成したので、細いパターンによるインダクタンス
を増加させ、高周波成分に対するインピーダンスを高く
することができ、これにより、直流成分は同一電位接続
とし、高周波成分では各島ごとに分離された導体層構造
にできるという効果がある。
【００３４】この発明によれば、同一電位である複数の
島状の電源系ベタ導体層間を接続する細いパターンにフ
ェライトビーズを直列接続するように構成したので、高
周波成分の分離を強化することができるという効果があ
る。また、前記プリント基板に実装する低速動作部品と
高速動作部品の部品レイアウトを変更することにより、
フェライトビーズの使用数を減少できるという効果があ
る。
島状の電源系ベタ導体層間を接続する細いパターンにフ
ェライトビーズを直列接続するように構成したので、高
周波成分の分離を強化することができるという効果があ
る。また、前記プリント基板に実装する低速動作部品と
高速動作部品の部品レイアウトを変更することにより、
フェライトビーズの使用数を減少できるという効果があ
る。
【００３５】この発明によれば、片面に島状の電源系ベ
タ導体層が形成され、その反対面にはＧＮＤベタ導体層
が全面に形成された第１のプリント基板と、片面に島状
の電源系ベタ導体層が形成された第２のプリント基板と
を備え、前記第１のプリント基板の電源系ベタ導体層と
前記第２のプリント基板の電源系ベタ導体層との相互
を、細いパターンと径の細いＶｉａを介して接続するよ
うに構成したので、同一のプリント基板上の低速動作部
品と高速動作部品とを実装した場合のように、高周波が
分離できなくなるようなことがなく、その高周波成分を
効率的に分離できるという効果がある。
タ導体層が形成され、その反対面にはＧＮＤベタ導体層
が全面に形成された第１のプリント基板と、片面に島状
の電源系ベタ導体層が形成された第２のプリント基板と
を備え、前記第１のプリント基板の電源系ベタ導体層と
前記第２のプリント基板の電源系ベタ導体層との相互
を、細いパターンと径の細いＶｉａを介して接続するよ
うに構成したので、同一のプリント基板上の低速動作部
品と高速動作部品とを実装した場合のように、高周波が
分離できなくなるようなことがなく、その高周波成分を
効率的に分離できるという効果がある。
【００３６】この発明によれば、互いに分離した島状の
電源系ベタ導体層間を接続する細いパターンにフェライ
トビーズを直列接続し、そのフェライトビーズにはバイ
パスコンデンサを並列接続するように構成したので、島
状の電源系ベタ導体層間の高周波成分の分離をいっそう
強化できるという効果がある。また、低速動作部品と高
速動作部品とを区分実装し、その部品レイアウトを変更
することで、電源系ベタ導体層の数を減らすことができ
と共に、前記電源系ベタ導体層に実装するＩＣやＬＳＩ
の電源供給を補助するための大容量コンデンサの実装数
を少なくすることができるという効果がある。
電源系ベタ導体層間を接続する細いパターンにフェライ
トビーズを直列接続し、そのフェライトビーズにはバイ
パスコンデンサを並列接続するように構成したので、島
状の電源系ベタ導体層間の高周波成分の分離をいっそう
強化できるという効果がある。また、低速動作部品と高
速動作部品とを区分実装し、その部品レイアウトを変更
することで、電源系ベタ導体層の数を減らすことができ
と共に、前記電源系ベタ導体層に実装するＩＣやＬＳＩ
の電源供給を補助するための大容量コンデンサの実装数
を少なくすることができるという効果がある。
【図１】 この発明の実施の形態１によるプリント配線
板の斜視図である。
板の斜視図である。
【図２】 この発明の実施の形態２によるプリント配線
板の斜視図である。
板の斜視図である。
【図３】 この発明の実施の形態３によるプリント配線
板の分離斜視図である。
板の分離斜視図である。
【図４】 この発明の実施の形態４によるプリント配線
板の平面図である。
板の平面図である。
【図５】 この発明の実施の形態５によるプリント配線
板の平面図である。
板の平面図である。
【図６】 第１従来例のプリント配線板を示す斜視図で
ある。
ある。
【図７】 第２従来例のプリント配線板を示す斜視図で
ある。
ある。
１ プリント基板および第１のプリント基板、３ ＧＮ
Ｄベタ導体層、１０第２のプリント基板、２１，２２
電源系ベタ導体層、２３，２３ａ，２３ｂパターン、２
４ Ｖｉａ、２５ フェライトビーズ、２６ バイパス
コンデンサ、２７ Ｖｉａ。
Ｄベタ導体層、１０第２のプリント基板、２１，２２
電源系ベタ導体層、２３，２３ａ，２３ｂパターン、２
４ Ｖｉａ、２５ フェライトビーズ、２６ バイパス
コンデンサ、２７ Ｖｉａ。
Claims (5)
- 【請求項１】 片面に電源系導体層を、その反対面にＧ
ＮＤ導体層を有するプリント配線板において、プリント
基板の片面には、部品実装領域ごとに分離された島状の
電源系ベタ導体層を複数形成し、前記プリント基板の反
対面には、その全面にＧＮＤベタ導体層を形成したこと
を特徴とするプリント配線板。 - 【請求項２】 島状の電源系ベタ導体層は、同一電位の
複数の電源系ベタ導体層からなり、その電源系ベタ導体
層間が細いパターンで接続されていることを特徴とする
請求項１記載のプリント配線板。 - 【請求項３】 同一電位の複数の電源系ベタ導体層間を
接続する細いパターンにはフェライトビーズが直列接続
されていることを特徴とする請求項２記載のプリント配
線板。 - 【請求項４】 片面に電源系導体層を、その反対面にＧ
ＮＤ導体層を有するプリント配線板において、片面に島
状の電源系ベタ導体層が形成され、その反対面にはＧＮ
Ｄベタ導体層が全面に形成された第１のプリント基板
と、片面に島状の電源系ベタ導体層が形成された第２の
プリント基板とを備え、前記第１のプリント基板の電源
系ベタ導体層と前記第２のプリント基板の電源系ベタ導
体層との相互を、細いパターンと径の細いＶｉａを介し
て接続したことを特徴とするプリント配線板。 - 【請求項５】 互いに分離した島状の電源系ベタ導体層
間を接続する細いパターンにはフェライトビーズが直列
接続され、そのフェライトビーズにはバイパスコンデン
サが並列接続されていることを特徴とする請求項４記載
のプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168513A JP3847578B2 (ja) | 2001-06-04 | 2001-06-04 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168513A JP3847578B2 (ja) | 2001-06-04 | 2001-06-04 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368355A true JP2002368355A (ja) | 2002-12-20 |
| JP3847578B2 JP3847578B2 (ja) | 2006-11-22 |
Family
ID=19010733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168513A Expired - Lifetime JP3847578B2 (ja) | 2001-06-04 | 2001-06-04 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847578B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261479A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | 多層プリント回路基板と電子機器 |
| US8013691B2 (en) | 2006-03-01 | 2011-09-06 | Daikin Industries, Ltd. | Device and connecting method for connecting power-supply terminals to a power-supply bus based on noise intensities |
| WO2012147803A1 (ja) * | 2011-04-28 | 2012-11-01 | 日本電気株式会社 | ノイズ抑制構造を有する回路基板 |
| US8441774B2 (en) | 2007-03-08 | 2013-05-14 | Nec Corporation | Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit |
| US10067195B2 (en) | 2013-06-19 | 2018-09-04 | Yazaki Corporation | Voltage detection unit |
-
2001
- 2001-06-04 JP JP2001168513A patent/JP3847578B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261479A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | 多層プリント回路基板と電子機器 |
| JP4671333B2 (ja) * | 2005-03-18 | 2011-04-13 | 株式会社リコー | 多層プリント回路基板と電子機器 |
| US8013691B2 (en) | 2006-03-01 | 2011-09-06 | Daikin Industries, Ltd. | Device and connecting method for connecting power-supply terminals to a power-supply bus based on noise intensities |
| US8441774B2 (en) | 2007-03-08 | 2013-05-14 | Nec Corporation | Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit |
| WO2012147803A1 (ja) * | 2011-04-28 | 2012-11-01 | 日本電気株式会社 | ノイズ抑制構造を有する回路基板 |
| US8994470B2 (en) | 2011-04-28 | 2015-03-31 | Lenovo Innovations Limited (Hong Kong) | Circuit substrate having noise suppression structure |
| JP5931851B2 (ja) * | 2011-04-28 | 2016-06-08 | レノボ・イノベーションズ・リミテッド（香港） | ノイズ抑制構造を有する回路基板 |
| JP2016171329A (ja) * | 2011-04-28 | 2016-09-23 | レノボ・イノベーションズ・リミテッド（香港） | ノイズ抑制構造を有する回路基板 |
| US10067195B2 (en) | 2013-06-19 | 2018-09-04 | Yazaki Corporation | Voltage detection unit |
| DE112014002920B4 (de) | 2013-06-19 | 2024-02-01 | Yazaki Corporation | Spannungserfassungseinheit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3847578B2 (ja) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5931851B2 (ja) | ノイズ抑制構造を有する回路基板 | |
| US8004369B2 (en) | Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity | |
| US6515868B1 (en) | Printed circuit board | |
| US20060254814A1 (en) | Ground shield structure | |
| US6297965B1 (en) | Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board | |
| JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
| WO2002091515A1 (en) | Transmission line type components | |
| JP2908225B2 (ja) | 高周波チョーク回路 | |
| US5912597A (en) | Printed circuit board | |
| JPH0462955A (ja) | 集積回路装置 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JP5674363B2 (ja) | ノイズ抑制構造を有する回路基板 | |
| JP2002368355A (ja) | プリント配線板 | |
| JPH1187880A (ja) | プリント配線板 | |
| JP2001267701A (ja) | プリント基板 | |
| JP3697382B2 (ja) | 多層配線基板 | |
| US7671282B2 (en) | Structure of a circuit board for improving the performance of routing traces | |
| JP2004015534A (ja) | クロストーク抑制部材及びデジタル信号伝送線路 | |
| US20080072204A1 (en) | Layout design of multilayer printed circuit board | |
| JP2000223800A (ja) | 配線基板及びその製造方法 | |
| JP2001024334A (ja) | 多層プリント回路基板 | |
| JP2006245320A (ja) | 多層回路基板及び多層回路基板のパターニング方法 | |
| JP2001203434A (ja) | プリント配線板及び電気機器 | |
| JP2004260141A (ja) | 集積回路ボンディングパッド及びその形成方法 | |
| JPH0537163A (ja) | 回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3847578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |