JP3847578B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP3847578B2 JP3847578B2 JP2001168513A JP2001168513A JP3847578B2 JP 3847578 B2 JP3847578 B2 JP 3847578B2 JP 2001168513 A JP2001168513 A JP 2001168513A JP 2001168513 A JP2001168513 A JP 2001168513A JP 3847578 B2 JP3847578 B2 JP 3847578B2
- Authority
- JP
- Japan
- Prior art keywords
- solid conductor
- conductor layer
- circuit board
- printed circuit
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電源系ノイズや電磁放射の対策を施したプリント配線板に関するものである。
【０００２】
【従来の技術】
図６は第１従来例のプリント配線板を示す斜視図であり、同図において、１は電気絶縁材料からなるプリント基板、２はそのプリント基板１の片側全面に形成された電源系ベタ導体層であって、この電源系ベタ導体層２にはＩＣやＬＳＩが接続される。３は前記プリント基板１の反対側全面に形成されたＧＮＤベタ導体層（アース導体層）である。
【０００３】
すなわち、上記第１従来例のプリント配線板は、電源系のノイズや電磁放射を抑制するために、電源とＧＮＤとの間の容量を増加させるべく、プリント基板１の片側全面に電源系ベタ導体層２を、その反対側全面にＧＮＤベタ導体層３をそれぞれ形成し、電源系ベタ導体層２とＧＮＤベタ導体層３との間の絶縁体層であるプリント基板１の厚さを薄くしたり、そのプリント基板１を高誘電率系の材料としたりすることで、プリント基板１内に高容量の平板コンデンサを構成し、バイパスコンデンサとして機能させるように構成されているものである。
【０００４】
ここで、プリント基板１の電源系ベタ導体層２やＧＮＤベタ導体層３に発生する共振現象は、（１）の式で示すように、波長λ、信号周波数ｆ、信号伝搬速度Ｖの関係式で得られる前記波長λに対し、（２）の式のように、ベタ導体の長さＬと波長λの関係を満たす周波数ｆで発生する。
【０００５】
λ＝Ｖ／ｆ ・・・・・・・・・・・・・・・・・・・・・（１）
Ｌ＝ｎ・λ／４［ｎ＝１，２，３・・・，ｎ］ ・・・・・（２）
【０００６】
このようにベタ導体上に発生する共振現象が電源系ノイズや電磁放射の発生要因となることから、その対策の１つとして、例えば特開平４−２９０２８２号公報には、ビーズコアを実装したパターン構造のプリント配線板が開示されている。
【０００７】
図７は特開平４−２９０２８２号公報に開示された第２従来例のプリント配線板を示す斜視図であり、図６と同一構成要素には同一符号を付して重複説明を省く。
同図において、ＴＩはプリント基板１に設けられた入力端子ピン、ＴＯは同じくプリント基板１に設けられた出力端子ピン、４はプリント基板１上に実装されたビーズコアで、リード端子４Ａ，４Ｂを有している。そして、前記入力端子ピンＴＩと前記ビーズコア４のリード端子４Ｂは、前記プリント基板１上に一連に形成されたパターン５，ベタパターン６，ランド７によって接続されている。また、前記出力端子ピンＴＯと前記ビーズコア４のリード端子４Ａは、プリント基板１上に形成されたランド８で接続されている。
【０００８】
このように、出力端子ピンＴＯからの信号が、ビーズコア４とベタパターン６とパターン５を介して入力端子ピンＴＩに伝送される構成とすることで、ベタパターン６とアース層３との間に所定の静電容量を発生させ、ビーズコア４における減衰効果の向上を図るというものである。
【０００９】
【発明が解決しようとする課題】
従来のプリント配線板は以上のように構成されているので、第１従来例の場合、単純にプリント基板１にコンデンサを形成しているにすぎず、このため、ノイズが持つ周波数成分の全てを抑制することが難しいという課題があった。また、第２従来例の場合、プリント基板１にＩＣやＬＳＩなどの電子部品を数多く実装するためには、その実装部品数に相当する数多くの入力端子ピンＴＩにノイズ対策を施すための多数のビーズコア（フェライトビーズ）４を必要とし、平板コンデンサ形成領域も増加するなど、実装領域の問題や実装コスト増加の問題が生じるという課題があった。
【００１０】
この発明は上記のような課題を解決するためになされたもので、プリント基板上の電源系導体に発生するノイズを効率的に抑制でき、その抑制対策による部品実装領域の低下問題や実装部品数の増加によるコスト増加問題が生じることのない信頼性の高いプリント配線板を得ることを目的とする。
【００１１】
また、この発明は、インダクタンス成分を増加させ、高周波成分に対するインピーダンスを高くして、直流成分は同一電位接続の導体とし、高周波成分では分離導体とすることができるプリント配線板を得ることを目的とする。
【００１２】
さらに、この発明は、ＩＣやＬＳＩなどの低速動作部品と高速動作部品とに分けて部品レイアウトし、その部品レイアウトを変更するだけでフェライトビーズを減少することが可能なプリント配線板を得ることを目的とする。
【００１３】
さらに、この発明は、低速動作部品と高速動作部品の区分け及びその部品レイアウトの変更により、電源系導体層を減らすことができると共に、大容量コンデンサの実装数を少なくすることが可能なプリント配線板を得ることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るプリント配線板は、プリント基板の片面に複数形成され、部品実装領域ごとに分離された島状の電源系ベタ導体層と、前記プリント基板の反対面の全面に形成されたＧＮＤベタ導体層とを備え、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されたものである。
【００１５】
この発明に係るプリント配線板は、島状の電源系ベタ導体層が同一電位の複数の電源系ベタ導体層からなり、その電源系ベタ導体層間が細いパターンで接続されているものである。
【００１６】
この発明に係るプリント配線板は、同一電位の複数の電源系ベタ導体層間を接続する細いパターンにフェライトビーズを直列接続したものである。
【００１７】
この発明に係るプリント配線板は、細いパターンに対してバイパスコンデンサの一端がフェライトビーズと並列に接続され、そのバイパスコンデンサの他端がＶｉａでＧＮＤベタ導体層に接続されたものである。
【００１８】
この発明に係るプリント配線板は、片面に島状の電源系ベタ導体層が形成され、その反対面にはＧＮＤベタ導体層が全面に形成された第１のプリント基板と、片面に島状の電源系ベタ導体層が形成された第２のプリント基板とを備え、前記第１のプリント基板の電源系ベタ導体層と前記第２のプリント基板の電源系ベタ導体層との相互が、細いパターンと径の細いＶｉａを介して接続され、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されたものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるプリント配線板を示す斜視図であり、図６および図７と同一の構成要素には同一符号を付して説明する。
図において、２１，２２はプリント基板１の片面に形成されて互いに分離する島状の電源系ベタ導体層である。これらの電源系ベタ導体層２１，２２を形成するにあたっては、それらに接続されるＩＣやＬＳＩなどの実装部品の動作周波数及び動作条件からノイズが発生する周波数成分の最高周波数を算出する。この最高周波数の波長λは、前述した（１）の式で求めることができる。
【００２０】
そして、（１）の式で求めた最高周波数の波長λよりも十分に短いベタ導体の長さを決定し、その長さに設定された島状の電源系ベタ導体層２１，２２をプリント基板１の片面における部品実装領域ごとに分離させて複数形成したものである。なお、プリント基板１の反対面には従来例の場合と同様にＧＮＤベタ導体層３が全面に形成されているものである。
【００２１】
以上説明した実施の形態１によれば、ＩＣやＬＳＩなどの実装部品から発生する最高周波数成分の波長よりも長さが十分に短い島状の電源系ベタ導体層２１，２２をプリント基板１片面の部品実装領域ごとに分離して複数形成する構成としたので、ＩＣやＬＳＩのような低速動作部品と高速動作部品とに分けて前記電源系ベタ導体層２１，２２に実装することができ、このような部品レイアウトによって電源系ベタ導体層２１，２２の島の数を減らすことができるという効果がある。
【００２２】
実施の形態２．
図２はこの発明の実施の形態２によるプリント配線板を示す斜視図であり、図１と同一部分には同一符号を付して重複説明を省く。
図２において、２３は同一電位である島状の電源系ベタ導体層２１，２２間を接続している細いパターンである。
【００２３】
以上説明した実施の形態２によれば、同一電位の島状の電源系ベタ導体層２１，２２間を細いパターン２３で接続するように構成したので、細いパターン２３によるインダクタンスを増加させ、高周波成分に対するインピーダンスを高くすることができ、これにより、直流成分は同一電位接続とし、高周波成分では各島ごとに分離された導体層構造とすることができるという効果がある。
【００２４】
実施の形態３．
図３はこの発明の実施の形態３によるプリント配線板の分離斜視図であり、図１および図２と同一部分には同一符号を付して説明する。
図３において、１は第１のプリント基板であり、この第１のプリント基板１の片面には、島状の電源系ベタ導体層２１と、これに接続した細いパターン２３ａとが一連に形成され、その反対面にはＧＮＤベタ導体層３が全面に形成されているものである。
【００２５】
１０は第２のプリント基板、２２Ａはそのプリント基板１０の片面に形成された島状の電源系ベタ導体層、２３ｂはその電源系ベタ導体層２２Ａに接続された細いパターン、２４は第１のプリント基板１上の細いパターン２３ａと第２のプリント基板１０上の細いパターン２３ｂとを接続している径の細いＶｉａである。
【００２６】
すなわち、１つのプリント基板上にＩＣやＬＳＩのような低速動作部品と高速動作部品を実装した場合、それらの実装部品から発生するノイズの周波数成分によっては、その高周波成分を分離できない場合があるため、その対策として、実施の形態３では、第１のプリント基板１と第２のプリント基板１０とによって、電源系ベタ導体層２１，２２のそれぞれの島間を分離する構成としたものである。従って、かかる構成の実施の形態３によれば、いっそう効率的に高周波成分を分離できるという効果がある。
【００２７】
実施の形態４．
図４はこの発明の実施の形態４によるプリント配線板の平面図であり、図１から図３と同一または相当部分には同一符号を付して重複説明を省略する。
この実施の形態４では、同一のプリント基板１上に島状の電源系ベタ導体層２１，２２を複数に区分形成し、それらの電源系ベタ導体層２１，２２に細いパターン２３ａ，２３ｂを個々に接続形成し、そのパターン２３ａ，２３ｂとフェライトビーズ２５とを直列接続することで、そのフェライトビーズ２５によって、高周波成分を遮断する構成としたものである。なお、フェライトビーズ２５のインピーダンス特性は、遮断するノイズの周波数成分に合わせて変更するものである。
【００２８】
以上説明した実施の形態４によれば、同一のプリント基板１上で複数の区分形成された島状の電源系ベタ導体層２１，２２間を、細いパターン２３ａ，２３ｂとフェライトビーズ２５との直列接続によって接続する構成としたことで、高周波成分の分離を強化することができるという効果がある。また、前記プリント基板１に実装する低速動作部品と高速動作部品の部品レイアウトを変更することにより、フェライトビーズ２５の使用数を減少できるという効果がある。
【００２９】
実施の形態５．
図５はこの発明の実施の形態５によるプリント配線板の平面図であり、図４と同一部分には同一符号を付して重複説明を省略する。
図５において、２６は細いパターン２３ａに接続されたバイパスコンデンサ、２７はそのバイパスコンデンサ２６とＧＮＤベタ導体層３とを接続するＧＮＤ接続用のＶｉａである。
【００３０】
すなわち、この実施の形態５では、前記実施の形態４によるプリント配線板の１つの細いパターン２３ａに対してバイパスコンデンサ２６をフェライトビーズ２５と並列に接続し、そのバイパスコンデンサ２６をＶｉａ２７でＧＮＤベタ導体層３に接続するように構成したものである。
【００３１】
このような構成の実施の形態５によれば、島状電源系ベタ導体層２１，２２間の高周波成分の分離をいっそう強化できるという効果がある。また、低速動作部品と高速動作部品とを区分実装し、その部品レイアウトを変更することで、電源系ベタ導体層２１，２２の数を減らすことができると共に、バイパスコンデンサ２６とは別に、前記電源系ベタ導体層２１，２２に実装するＩＣやＬＳＩの電源供給を補助するための大容量コンデンサの実装数を少なくすることができるという効果がある。
【００３２】
【発明の効果】
以上のように、この発明によれば、プリント基板の片面に複数形成され、部品実装領域ごとに分離された島状の電源系ベタ導体層と、前記プリント基板の反対面の全面に形成されたＧＮＤベタ導体層とを備え、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されるように構成したので、ＩＣやＬＳＩなどの実装部品から発生する最高周波数成分の波長よりも長さが短い島状の電源系ベタ導体層を形成でき、ＩＣやＬＳＩのような低速動作部品と高速動作部品とに分けて前記電源系ベタ導体層に実装することができ、このような部品レイアウトの実施によって電源系ベタ導体層の島の数を減らすことができるという効果がある。
【００３３】
この発明によれば、同一電位である複数の島状の電源系ベタ導体層間を細いパターンで接続するように構成したので、細いパターンによるインダクタンスを増加させ、高周波成分に対するインピーダンスを高くすることができ、これにより、直流成分は同一電位接続とし、高周波成分では各島ごとに分離された導体層構造にできるという効果がある。
【００３４】
この発明によれば、同一電位である複数の島状の電源系ベタ導体層間を接続する細いパターンにフェライトビーズを直列接続するように構成したので、高周波成分の分離を強化することができるという効果がある。また、前記プリント基板に実装する低速動作部品と高速動作部品の部品レイアウトを変更することにより、フェライトビーズの使用数を減少できるという効果がある。
【００３５】
この発明によれば、細いパターンに対してバイパスコンデンサの一端がフェライトビーズと並列に接続され、そのバイパスコンデンサの他端がＶｉａでＧＮＤベタ導体層に接続されるように構成したので、島状の電源系ベタ導体層間の高周波成分の分離をいっそう強化できるという効果がある。また、低速動作部品と高速動作部品とを区分実装し、その部品レイアウトを変更することで、電源系ベタ導体層の数を減らすことができと共に、前記電源系ベタ導体層に実装するＩＣやＬＳＩの電源供給を補助するための大容量コンデンサの実装数を少なくすることができるという効果がある。
【００３６】
この発明によれば、片面に島状の電源系ベタ導体層が形成され、その反対面にはＧＮＤベタ導体層が全面に形成された第１のプリント基板と、片面に島状の電源系ベタ導体層が形成された第２のプリント基板とを備え、前記第１のプリント基板の電源系ベタ導体層と前記第２のプリント基板の電源系ベタ導体層との相互が、細いパターンと径の細いＶｉａを介して接続され、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されるように構成したので、ＩＣやＬＳＩなどの実装部品から発生する最高周波数成分の波長よりも長さが短い島状の電源系ベタ導体層を形成でき、ＩＣやＬＳＩのような低速動作部品と高速動作部品とに分けて前記電源系ベタ導体層に実装することができ、このような部品レイアウトの実施によって電源系ベタ導体層の島の数を減らすことができるという効果がある。
また、同一のプリント基板上の低速動作部品と高速動作部品とを実装した場合のように、高周波が分離できなくなるようなことがなく、その高周波成分を効率的に分離できるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるプリント配線板の斜視図である。
【図２】 この発明の実施の形態２によるプリント配線板の斜視図である。
【図３】 この発明の実施の形態３によるプリント配線板の分離斜視図である。
【図４】 この発明の実施の形態４によるプリント配線板の平面図である。
【図５】 この発明の実施の形態５によるプリント配線板の平面図である。
【図６】 第１従来例のプリント配線板を示す斜視図である。
【図７】 第２従来例のプリント配線板を示す斜視図である。
【符号の説明】
１ プリント基板および第１のプリント基板、３ ＧＮＤベタ導体層、１０ 第２のプリント基板、２１，２２ 電源系ベタ導体層、２３，２３ａ，２３ｂ パターン、２４ Ｖｉａ、２５ フェライトビーズ、２６ バイパスコンデンサ、２７ Ｖｉａ。
【発明の属する技術分野】
この発明は、電源系ノイズや電磁放射の対策を施したプリント配線板に関するものである。
【０００２】
【従来の技術】
図６は第１従来例のプリント配線板を示す斜視図であり、同図において、１は電気絶縁材料からなるプリント基板、２はそのプリント基板１の片側全面に形成された電源系ベタ導体層であって、この電源系ベタ導体層２にはＩＣやＬＳＩが接続される。３は前記プリント基板１の反対側全面に形成されたＧＮＤベタ導体層（アース導体層）である。
【０００３】
すなわち、上記第１従来例のプリント配線板は、電源系のノイズや電磁放射を抑制するために、電源とＧＮＤとの間の容量を増加させるべく、プリント基板１の片側全面に電源系ベタ導体層２を、その反対側全面にＧＮＤベタ導体層３をそれぞれ形成し、電源系ベタ導体層２とＧＮＤベタ導体層３との間の絶縁体層であるプリント基板１の厚さを薄くしたり、そのプリント基板１を高誘電率系の材料としたりすることで、プリント基板１内に高容量の平板コンデンサを構成し、バイパスコンデンサとして機能させるように構成されているものである。
【０００４】
ここで、プリント基板１の電源系ベタ導体層２やＧＮＤベタ導体層３に発生する共振現象は、（１）の式で示すように、波長λ、信号周波数ｆ、信号伝搬速度Ｖの関係式で得られる前記波長λに対し、（２）の式のように、ベタ導体の長さＬと波長λの関係を満たす周波数ｆで発生する。
【０００５】
λ＝Ｖ／ｆ ・・・・・・・・・・・・・・・・・・・・・（１）
Ｌ＝ｎ・λ／４［ｎ＝１，２，３・・・，ｎ］ ・・・・・（２）
【０００６】
このようにベタ導体上に発生する共振現象が電源系ノイズや電磁放射の発生要因となることから、その対策の１つとして、例えば特開平４−２９０２８２号公報には、ビーズコアを実装したパターン構造のプリント配線板が開示されている。
【０００７】
図７は特開平４−２９０２８２号公報に開示された第２従来例のプリント配線板を示す斜視図であり、図６と同一構成要素には同一符号を付して重複説明を省く。
同図において、ＴＩはプリント基板１に設けられた入力端子ピン、ＴＯは同じくプリント基板１に設けられた出力端子ピン、４はプリント基板１上に実装されたビーズコアで、リード端子４Ａ，４Ｂを有している。そして、前記入力端子ピンＴＩと前記ビーズコア４のリード端子４Ｂは、前記プリント基板１上に一連に形成されたパターン５，ベタパターン６，ランド７によって接続されている。また、前記出力端子ピンＴＯと前記ビーズコア４のリード端子４Ａは、プリント基板１上に形成されたランド８で接続されている。
【０００８】
このように、出力端子ピンＴＯからの信号が、ビーズコア４とベタパターン６とパターン５を介して入力端子ピンＴＩに伝送される構成とすることで、ベタパターン６とアース層３との間に所定の静電容量を発生させ、ビーズコア４における減衰効果の向上を図るというものである。
【０００９】
【発明が解決しようとする課題】
従来のプリント配線板は以上のように構成されているので、第１従来例の場合、単純にプリント基板１にコンデンサを形成しているにすぎず、このため、ノイズが持つ周波数成分の全てを抑制することが難しいという課題があった。また、第２従来例の場合、プリント基板１にＩＣやＬＳＩなどの電子部品を数多く実装するためには、その実装部品数に相当する数多くの入力端子ピンＴＩにノイズ対策を施すための多数のビーズコア（フェライトビーズ）４を必要とし、平板コンデンサ形成領域も増加するなど、実装領域の問題や実装コスト増加の問題が生じるという課題があった。
【００１０】
この発明は上記のような課題を解決するためになされたもので、プリント基板上の電源系導体に発生するノイズを効率的に抑制でき、その抑制対策による部品実装領域の低下問題や実装部品数の増加によるコスト増加問題が生じることのない信頼性の高いプリント配線板を得ることを目的とする。
【００１１】
また、この発明は、インダクタンス成分を増加させ、高周波成分に対するインピーダンスを高くして、直流成分は同一電位接続の導体とし、高周波成分では分離導体とすることができるプリント配線板を得ることを目的とする。
【００１２】
さらに、この発明は、ＩＣやＬＳＩなどの低速動作部品と高速動作部品とに分けて部品レイアウトし、その部品レイアウトを変更するだけでフェライトビーズを減少することが可能なプリント配線板を得ることを目的とする。
【００１３】
さらに、この発明は、低速動作部品と高速動作部品の区分け及びその部品レイアウトの変更により、電源系導体層を減らすことができると共に、大容量コンデンサの実装数を少なくすることが可能なプリント配線板を得ることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るプリント配線板は、プリント基板の片面に複数形成され、部品実装領域ごとに分離された島状の電源系ベタ導体層と、前記プリント基板の反対面の全面に形成されたＧＮＤベタ導体層とを備え、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されたものである。
【００１５】
この発明に係るプリント配線板は、島状の電源系ベタ導体層が同一電位の複数の電源系ベタ導体層からなり、その電源系ベタ導体層間が細いパターンで接続されているものである。
【００１６】
この発明に係るプリント配線板は、同一電位の複数の電源系ベタ導体層間を接続する細いパターンにフェライトビーズを直列接続したものである。
【００１７】
この発明に係るプリント配線板は、細いパターンに対してバイパスコンデンサの一端がフェライトビーズと並列に接続され、そのバイパスコンデンサの他端がＶｉａでＧＮＤベタ導体層に接続されたものである。
【００１８】
この発明に係るプリント配線板は、片面に島状の電源系ベタ導体層が形成され、その反対面にはＧＮＤベタ導体層が全面に形成された第１のプリント基板と、片面に島状の電源系ベタ導体層が形成された第２のプリント基板とを備え、前記第１のプリント基板の電源系ベタ導体層と前記第２のプリント基板の電源系ベタ導体層との相互が、細いパターンと径の細いＶｉａを介して接続され、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されたものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるプリント配線板を示す斜視図であり、図６および図７と同一の構成要素には同一符号を付して説明する。
図において、２１，２２はプリント基板１の片面に形成されて互いに分離する島状の電源系ベタ導体層である。これらの電源系ベタ導体層２１，２２を形成するにあたっては、それらに接続されるＩＣやＬＳＩなどの実装部品の動作周波数及び動作条件からノイズが発生する周波数成分の最高周波数を算出する。この最高周波数の波長λは、前述した（１）の式で求めることができる。
【００２０】
そして、（１）の式で求めた最高周波数の波長λよりも十分に短いベタ導体の長さを決定し、その長さに設定された島状の電源系ベタ導体層２１，２２をプリント基板１の片面における部品実装領域ごとに分離させて複数形成したものである。なお、プリント基板１の反対面には従来例の場合と同様にＧＮＤベタ導体層３が全面に形成されているものである。
【００２１】
以上説明した実施の形態１によれば、ＩＣやＬＳＩなどの実装部品から発生する最高周波数成分の波長よりも長さが十分に短い島状の電源系ベタ導体層２１，２２をプリント基板１片面の部品実装領域ごとに分離して複数形成する構成としたので、ＩＣやＬＳＩのような低速動作部品と高速動作部品とに分けて前記電源系ベタ導体層２１，２２に実装することができ、このような部品レイアウトによって電源系ベタ導体層２１，２２の島の数を減らすことができるという効果がある。
【００２２】
実施の形態２．
図２はこの発明の実施の形態２によるプリント配線板を示す斜視図であり、図１と同一部分には同一符号を付して重複説明を省く。
図２において、２３は同一電位である島状の電源系ベタ導体層２１，２２間を接続している細いパターンである。
【００２３】
以上説明した実施の形態２によれば、同一電位の島状の電源系ベタ導体層２１，２２間を細いパターン２３で接続するように構成したので、細いパターン２３によるインダクタンスを増加させ、高周波成分に対するインピーダンスを高くすることができ、これにより、直流成分は同一電位接続とし、高周波成分では各島ごとに分離された導体層構造とすることができるという効果がある。
【００２４】
実施の形態３．
図３はこの発明の実施の形態３によるプリント配線板の分離斜視図であり、図１および図２と同一部分には同一符号を付して説明する。
図３において、１は第１のプリント基板であり、この第１のプリント基板１の片面には、島状の電源系ベタ導体層２１と、これに接続した細いパターン２３ａとが一連に形成され、その反対面にはＧＮＤベタ導体層３が全面に形成されているものである。
【００２５】
１０は第２のプリント基板、２２Ａはそのプリント基板１０の片面に形成された島状の電源系ベタ導体層、２３ｂはその電源系ベタ導体層２２Ａに接続された細いパターン、２４は第１のプリント基板１上の細いパターン２３ａと第２のプリント基板１０上の細いパターン２３ｂとを接続している径の細いＶｉａである。
【００２６】
すなわち、１つのプリント基板上にＩＣやＬＳＩのような低速動作部品と高速動作部品を実装した場合、それらの実装部品から発生するノイズの周波数成分によっては、その高周波成分を分離できない場合があるため、その対策として、実施の形態３では、第１のプリント基板１と第２のプリント基板１０とによって、電源系ベタ導体層２１，２２のそれぞれの島間を分離する構成としたものである。従って、かかる構成の実施の形態３によれば、いっそう効率的に高周波成分を分離できるという効果がある。
【００２７】
実施の形態４．
図４はこの発明の実施の形態４によるプリント配線板の平面図であり、図１から図３と同一または相当部分には同一符号を付して重複説明を省略する。
この実施の形態４では、同一のプリント基板１上に島状の電源系ベタ導体層２１，２２を複数に区分形成し、それらの電源系ベタ導体層２１，２２に細いパターン２３ａ，２３ｂを個々に接続形成し、そのパターン２３ａ，２３ｂとフェライトビーズ２５とを直列接続することで、そのフェライトビーズ２５によって、高周波成分を遮断する構成としたものである。なお、フェライトビーズ２５のインピーダンス特性は、遮断するノイズの周波数成分に合わせて変更するものである。
【００２８】
以上説明した実施の形態４によれば、同一のプリント基板１上で複数の区分形成された島状の電源系ベタ導体層２１，２２間を、細いパターン２３ａ，２３ｂとフェライトビーズ２５との直列接続によって接続する構成としたことで、高周波成分の分離を強化することができるという効果がある。また、前記プリント基板１に実装する低速動作部品と高速動作部品の部品レイアウトを変更することにより、フェライトビーズ２５の使用数を減少できるという効果がある。
【００２９】
実施の形態５．
図５はこの発明の実施の形態５によるプリント配線板の平面図であり、図４と同一部分には同一符号を付して重複説明を省略する。
図５において、２６は細いパターン２３ａに接続されたバイパスコンデンサ、２７はそのバイパスコンデンサ２６とＧＮＤベタ導体層３とを接続するＧＮＤ接続用のＶｉａである。
【００３０】
すなわち、この実施の形態５では、前記実施の形態４によるプリント配線板の１つの細いパターン２３ａに対してバイパスコンデンサ２６をフェライトビーズ２５と並列に接続し、そのバイパスコンデンサ２６をＶｉａ２７でＧＮＤベタ導体層３に接続するように構成したものである。
【００３１】
このような構成の実施の形態５によれば、島状電源系ベタ導体層２１，２２間の高周波成分の分離をいっそう強化できるという効果がある。また、低速動作部品と高速動作部品とを区分実装し、その部品レイアウトを変更することで、電源系ベタ導体層２１，２２の数を減らすことができると共に、バイパスコンデンサ２６とは別に、前記電源系ベタ導体層２１，２２に実装するＩＣやＬＳＩの電源供給を補助するための大容量コンデンサの実装数を少なくすることができるという効果がある。
【００３２】
【発明の効果】
以上のように、この発明によれば、プリント基板の片面に複数形成され、部品実装領域ごとに分離された島状の電源系ベタ導体層と、前記プリント基板の反対面の全面に形成されたＧＮＤベタ導体層とを備え、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されるように構成したので、ＩＣやＬＳＩなどの実装部品から発生する最高周波数成分の波長よりも長さが短い島状の電源系ベタ導体層を形成でき、ＩＣやＬＳＩのような低速動作部品と高速動作部品とに分けて前記電源系ベタ導体層に実装することができ、このような部品レイアウトの実施によって電源系ベタ導体層の島の数を減らすことができるという効果がある。
【００３３】
この発明によれば、同一電位である複数の島状の電源系ベタ導体層間を細いパターンで接続するように構成したので、細いパターンによるインダクタンスを増加させ、高周波成分に対するインピーダンスを高くすることができ、これにより、直流成分は同一電位接続とし、高周波成分では各島ごとに分離された導体層構造にできるという効果がある。
【００３４】
この発明によれば、同一電位である複数の島状の電源系ベタ導体層間を接続する細いパターンにフェライトビーズを直列接続するように構成したので、高周波成分の分離を強化することができるという効果がある。また、前記プリント基板に実装する低速動作部品と高速動作部品の部品レイアウトを変更することにより、フェライトビーズの使用数を減少できるという効果がある。
【００３５】
この発明によれば、細いパターンに対してバイパスコンデンサの一端がフェライトビーズと並列に接続され、そのバイパスコンデンサの他端がＶｉａでＧＮＤベタ導体層に接続されるように構成したので、島状の電源系ベタ導体層間の高周波成分の分離をいっそう強化できるという効果がある。また、低速動作部品と高速動作部品とを区分実装し、その部品レイアウトを変更することで、電源系ベタ導体層の数を減らすことができと共に、前記電源系ベタ導体層に実装するＩＣやＬＳＩの電源供給を補助するための大容量コンデンサの実装数を少なくすることができるという効果がある。
【００３６】
この発明によれば、片面に島状の電源系ベタ導体層が形成され、その反対面にはＧＮＤベタ導体層が全面に形成された第１のプリント基板と、片面に島状の電源系ベタ導体層が形成された第２のプリント基板とを備え、前記第１のプリント基板の電源系ベタ導体層と前記第２のプリント基板の電源系ベタ導体層との相互が、細いパターンと径の細いＶｉａを介して接続され、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されるように構成したので、ＩＣやＬＳＩなどの実装部品から発生する最高周波数成分の波長よりも長さが短い島状の電源系ベタ導体層を形成でき、ＩＣやＬＳＩのような低速動作部品と高速動作部品とに分けて前記電源系ベタ導体層に実装することができ、このような部品レイアウトの実施によって電源系ベタ導体層の島の数を減らすことができるという効果がある。
また、同一のプリント基板上の低速動作部品と高速動作部品とを実装した場合のように、高周波が分離できなくなるようなことがなく、その高周波成分を効率的に分離できるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるプリント配線板の斜視図である。
【図２】 この発明の実施の形態２によるプリント配線板の斜視図である。
【図３】 この発明の実施の形態３によるプリント配線板の分離斜視図である。
【図４】 この発明の実施の形態４によるプリント配線板の平面図である。
【図５】 この発明の実施の形態５によるプリント配線板の平面図である。
【図６】 第１従来例のプリント配線板を示す斜視図である。
【図７】 第２従来例のプリント配線板を示す斜視図である。
【符号の説明】
１ プリント基板および第１のプリント基板、３ ＧＮＤベタ導体層、１０ 第２のプリント基板、２１，２２ 電源系ベタ導体層、２３，２３ａ，２３ｂ パターン、２４ Ｖｉａ、２５ フェライトビーズ、２６ バイパスコンデンサ、２７ Ｖｉａ。
Claims (5)
- 片面に電源系導体層を、その反対面にＧＮＤ導体層を有するプリント配線板において、プリント基板の片面に複数形成され、部品実装領域ごとに分離された島状の電源系ベタ導体層と、前記プリント基板の反対面の全面に形成されたＧＮＤベタ導体層とを備え、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されていることを特徴とするプリント配線板。
- 島状の電源系ベタ導体層は、同一電位の複数の電源系ベタ導体層からなり、その電源系ベタ導体層間が細いパターンで接続されていることを特徴とする請求項１記載のプリント配線板。
- 同一電位の複数の電源系ベタ導体層間を接続する細いパターンにはフェライトビーズが直列接続されていることを特徴とする請求項２記載のプリント配線板。
- 細いパターンに対してバイパスコンデンサの一端がフェライトビーズと並列に接続され、そのバイパスコンデンサの他端がＶｉａでＧＮＤベタ導体層に接続されていることを特徴とする請求項３記載のプリント配線板。
- 片面に電源系導体層を、その反対面にＧＮＤ導体層を有するプリント配線板において、片面に島状の電源系ベタ導体層が形成され、その反対面にはＧＮＤベタ導体層が全面に形成された第１のプリント基板と、片面に島状の電源系ベタ導体層が形成された第２のプリント基板とを備え、前記第１のプリント基板の電源系ベタ導体層と前記第２のプリント基板の電源系ベタ導体層との相互が、細いパターンと径の細いＶｉａを介して接続され、前記各島状の電源系ベタ導体層の各辺の長さは、それら複数の島状の電源系ベタ導体層に実装される部品から発生される最高周波数成分の波長よりも十分に短く形成されていることを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168513A JP3847578B2 (ja) | 2001-06-04 | 2001-06-04 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168513A JP3847578B2 (ja) | 2001-06-04 | 2001-06-04 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368355A JP2002368355A (ja) | 2002-12-20 |
| JP3847578B2 true JP3847578B2 (ja) | 2006-11-22 |
Family
ID=19010733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168513A Expired - Lifetime JP3847578B2 (ja) | 2001-06-04 | 2001-06-04 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847578B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4671333B2 (ja) * | 2005-03-18 | 2011-04-13 | 株式会社リコー | 多層プリント回路基板と電子機器 |
| JP2007234864A (ja) | 2006-03-01 | 2007-09-13 | Daikin Ind Ltd | 装置及び接続方法 |
| WO2008108350A1 (ja) | 2007-03-08 | 2008-09-12 | Nec Corporation | 容量素子、プリント配線基板、半導体パッケージ及び半導体回路 |
| JP5931851B2 (ja) * | 2011-04-28 | 2016-06-08 | レノボ・イノベーションズ・リミテッド（香港） | ノイズ抑制構造を有する回路基板 |
| JP6154208B2 (ja) | 2013-06-19 | 2017-06-28 | 矢崎総業株式会社 | 電圧検出ユニット |
-
2001
- 2001-06-04 JP JP2001168513A patent/JP3847578B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368355A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488540A (en) | Printed circuit board for reducing noise | |
| US8907748B2 (en) | Common-mode suppression filter for microstrip 10-Gb/s differential lines | |
| US6297965B1 (en) | Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board | |
| US6515868B1 (en) | Printed circuit board | |
| JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
| WO2002091515A1 (en) | Transmission line type components | |
| US20050016746A1 (en) | Ground shield structure | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JP3847578B2 (ja) | プリント配線板 | |
| WO2012039120A2 (en) | Printed circuit board | |
| JP2013030528A (ja) | 形成キャパシタ内蔵型多層プリント配線板 | |
| JP2001267701A (ja) | プリント基板 | |
| JP2004015534A (ja) | クロストーク抑制部材及びデジタル信号伝送線路 | |
| JPH1187880A (ja) | プリント配線板 | |
| JP4027802B2 (ja) | 配線構造 | |
| JP3697382B2 (ja) | 多層配線基板 | |
| US20050178583A1 (en) | Structure of a circuit board for improving the performance of routing traces | |
| US6477057B1 (en) | High frequency de-coupling via short circuits | |
| US20080072204A1 (en) | Layout design of multilayer printed circuit board | |
| JP2001274558A (ja) | プリント配線基板 | |
| JP3799949B2 (ja) | プリント基板 | |
| JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
| JP2000223800A (ja) | 配線基板及びその製造方法 | |
| JP2004304134A (ja) | 配線基板及びその製造方法 | |
| JP2000156549A (ja) | プリント配線基板及びそれを搭載したゲーム装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3847578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |