JPH1187880A - プリント配線板 - Google Patents

Abstract

(57)【要約】 【課題】 電子回路の形成領域に搭載された電子回路部
品の動作時に電源層とアース層との間での電圧変動が生
じることにより放射されるノイズの低減を図る。 【解決手段】 プリント配線板１は、電源層５とアース
層６とがそれぞれ、互いに隣り合う第１回路領域１ａ，
第２回路領域１ｂ間で分離された状態で形成された第
１，第２電源分離パターン５ａ，５ｂ、第１、第２アー
ス分離パターン６ａ，６ｂからなり、第１回路領域１ａ
には、第１電源分離パターン５ａの端部と第１アース分
離パターン６ａの端部とを接続する状態でバイパスコン
デンサ１１ａが、また第２回路領域１ｂには第２電源分
離パターン５ｂの端部と第２アース分離パターン６ｂの
端部とを接続する状態でバイパスコンデンサ１１ａ、１
１ｂが設けられ、バイパスコンデンサ１１ａ，１１ｂの
それぞれが、第１，第２電源分離パターン５ａ，５ｂの
端部に沿って略一定の間隔で配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プリント配線板
に関し、特に電源層とアース層とが積層された多層の基
板からなるプリント配線板に関する。

【０００２】

【従来の技術】従来のプリント配線板としては、例え
ば、電源層とアース層とが積層された多層の基板からな
るとともに、その基板にＩＣやＬＳＩ等の電子回路部品
が複数搭載されて複数の所定の電子回路を構成するもの
が知られている。一般にこのようなプリント配線板で
は、各電子回路の動作時に電源層とアース層との間で電
圧変動を生じることから、その変動がノイズ源になり、
ノイズが空間に放射される。

【０００３】

【発明が解決しようとする課題】そこで最近では、ノイ
ズの放射を低減する対策として、電源層と接続した状態
でプリント配線板の端部にバイパスコンデンサを一様に
設ける検討がなされている。また、ノイズ源となるＩＣ
やＬＳＩ等の電源層を周辺の電子回路の電源層から分離
するとともに電源層と接続した状態でプリント配線板に
上記バイパスコンデンサを設ける検討もなされている。
さらに電源層に用途が異なる電源パターンが複数種存在
する場合には、それぞれの電源パターンを分離するとと
もにプリント配線板にバイパスコンデンサを設けること
が検討されている。これらの場合、ＩＣやＬＳＩ等の電
源供給端子数に応じてその電源供給端子の近傍にランダ
ムにバイパスコンデンサを設けている。

【０００４】バイパスコンデンサを設けたプリント配線
板では、バイパスコンデンサを多く設ければ設けるほど
放射されるノイズの低減を図ることができる。しかしな
がら現在のところ、ノイズの放射を低減できる最適なバ
イパスコンデンサの配置数や配置位置等、最適な配置条
件が明確になっていない。これはプリント配線板の形状
が一様でなく、しかも電源層、アース層のパターン形状
も複雑であるためである。したがって、上記したように
プリント配線板の端部にバイパスコンデンサを一様に設
ける、あるいはＩＣやＬＳＩ等の電源層を周辺の電子回
路の電源層から分離しかつバイパスコンデンサをランダ
ムに設けることしかできず、十分にノイズの放射を低減
できていないのが現状となっている。

【０００５】

【課題を解決するための手段】上記課題を解決するため
にこの発明は、電源層とアース層とが絶縁層を介して積
層された多層の基板からなり、この基板に複数の電子回
路の形成領域を備えたプリント配線板において、電源層
あるいは電源層とアース層とが、互いに隣り合う電子回
路の形成領域間で分離された状態で形成された分離パタ
ーンからなり、互いに隣り合う電子回路の形成領域のそ
れぞれには、電源層の分離パターンの端部とアース層と
を接続する状態であるいは電源層の分離パターンの端部
とアース層の分離パターンの端部とを接続する状態でバ
イパスコンデンサが設けられ、このバイパスコンデンサ
が、電源層の分離パターンの端部に沿って略一定の間隔
で配置されている構成となっている。

【０００６】電源層あるいは電源層とアース層とが、互
いに隣り合う電子回路の形成領域間で分離された状態で
形成された分離パターンからなる構造では、電子回路の
形成領域に電子回路部品が搭載されてその電子回路部品
が動作すると、電源層の分離パターンとアース層あるい
はアース層の分離パターンとの間の電圧（以下、単に電
源層とアース層との間の電圧と記す）が高い周波数で変
動する。そして、これが電波（ノイズ）となって電源層
の分離パターンの端部間の隙間あるいは電源層の分離パ
ターンの端部間とアース層の分離パターンの端部間との
隙間から放射される。この際、それらの分離パターンの
端部にバイパスコンデンサが配置されていないと、電源
層とアース層との間の電圧は、上記隙間の長さ分で一つ
の大きな波として揺れている状態となる。

【０００７】しかしながら、この発明では、電源層の分
離パターンの端部に、電源層の分離パターンとアース層
あるいはアース層の分離パターンとを接続する状態でか
つ略一定の間隔でバイパスコンデンサが配置されてい
る。このため、バイパスコンデンサが配置された部分に
おいて、電源層とアース層との間の電圧変動により生じ
たノイズがバイパスコンデンサに流れて電源層とアース
層との間の電圧がバイパスコンデンサが配置された部分
で揺れがなくなり、バイパスコンデンサ間で小さな波と
して揺れている状態になる。つまり、電源層の分離パタ
ーンの端部にて電源層とアース層との間の電圧変動が抑
制された状態になる。その結果、電源層の分離パターン
の端部間あるいは電源層の分離パターンの端部間とアー
ス層の分離パターンの端部間との隙間からのノイズの放
射が低減される。

【０００８】

【発明の実施の形態】以下、この発明に係るプリント配
線板の実施形態を図面に基づいて説明する。図１はこの
発明の第１実施形態を説明するための図であり、同図
（ａ）は平面図、同図（ｂ）は要部拡大図、同図（ｃ）
は要部側断面図である。

【０００９】図１に示すプリント配線板１は、例えば、
ガラスエポキシ板からなる絶縁層２と、銅パターンから
なる導体層３とにより構成された４層の基板であり、外
層に導電層３である信号線層４が配置され、内層にベタ
パターン状の導体層３である電源層５とアース層６とが
絶縁層２を介して配置された積層構成になっている。信
号線層４は、例えば、所定の信号線パターン（図示略）
と、後述するごとく電源層５から引き出された電源パタ
ーン４ａおよびアース層６から引き出されたアースパタ
ーン４ｂとを有して形成されている。

【００１０】この４層のプリント配線板１は複数の電子
回路の形成領域を備えたもので、こでは例えば、ＩＣや
ＬＳＩ等からなる電子回路部品７が搭載されて電子回路
が形成された領域（以下、第１回路領域と記す）１ａ
と、この領域１ａの周辺に設けられたその他の電子回路
の形成領域（以下、第２回路領域と記す）１ｂとを備え
て構成されている。また、上記した電源層５とアース層
６とは、互いに隣り合う第１回路領域１ａと第２回路領
域１ｂとの間で分離された状態で形成された分離パター
ンとなっている。

【００１１】したがって電源層５は、第１回路領域１ａ
に設けられて電子回路部品７に電源を供給するための電
源層５の分離パターン（以下、第１電源分離パターンと
記す）５ａと、第２回路領域１ｂに設けられた電源層５
の分離パターン（以下、第２電源分離パターンと記す）
５ｂとから構成されている。アース層６も同様に、第１
回路領域１ａに設けられたアース層６の分離パターン
（以下、第１アース分離パターンと記す）６ａと、第２
回路領域１ｂに設けられたアース層６の分離パターン
（以下、第２電源分離パターンと記す）６ｂとから構成
されている。そして、第１電源分離パターン５ａと第２
電源分離パターン５ｂとの間および第１アース分離パタ
ーン６ａと第２アース分離パターン６ｂとの間には、分
離による隙間８が形成された状態になっている。

【００１２】なお、電源層５とアース層６とは略同じ寸
法に分割されて、第１電源分離パターン５ａおよび第２
電源分離パターン５ｂと、第１アース分離パターン６ａ
および第２アース分離パターン６ｂとが略同じ形状に形
成されているため、両者が重なり合って図１（ｃ）では
一つに見えている。

【００１３】第１電源分離パターン５ａと第２電源分離
パターン５ｂとは、隙間８を横切る状態で形成された細
い導電パターン９により接続されている。同様に、図示
されていないが、第１アース分離パターン６ａおよび第
２アース分離パターン６ｂも、上記の導電パターン９と
同様に形成された細い導電パターンによって接続されて
いる。また信号線層４において、前述した電源パターン
４ａは、第１電源分離パターン５ａとスルーホール１０
を介して接続された状態で第１回路領域１ａに形成さ
れ、アースパターン４ｂは、第１アース分離パターン６
ａとスルーホール１０を介して接続された状態で第１回
路領域１ａに形成されている。

【００１４】さらに、第１回路領域１ａには、第１電源
分離パターン５ａの端部と第１アース分離パターン６ａ
の端部とを接続する状態でバイパスコンデンサ１１ａが
設けられ、また第２回路領域１ｂには、第２電源分離パ
ターン５ｂの端部と第２アース分離パターン６ｂの端部
とを接続する状態でバイパスコンデンサ１１ｂが設けら
れている。この際、バイパスコンデンサ１１ａは、第１
電源分離パターン５ａの端部と第１アース分離パターン
６ａの端部とに沿って略一定の間隔で複数個配置されて
いる。同様にバイパスコンデンサ１１ｂは、第２電源分
離パターン５ｂの端部と第２アース分離パターン６ｂの
端部とに沿って略一定の間隔で複数個配置されている。

【００１５】ここで、バイパスコンデンサ１１ａ、１１
ｂが配置される間隔は、電子回路部品７の動作時に第１
電源分離パターン５ａと第１アース分離パターン６ａと
の間の電圧が変動することにより放射されるノイズのう
ち、この放射を低減しようとする所定の周波数までのノ
イズの最大波長の１／４以下であることが好適である。
これは、一般に、ある周波数のノイズの放射を効率良く
低減できる波長が、その周波数のノイズにおける波長の
１／４波長であるためである。

【００１６】例えば周波数が１．５ＧＨｚまでのノイズ
（電波）の放射を低減しようとする場合、１．５ＧＨｚ
のノイズの波長は２０ｃｍである。２０ｃｍの１／４は
５ｃｍであり、したがって１．５ＧＨｚまでのノイズを
減らすためには、５ｃｍ以下の所定の寸法毎にバイパス
コンデンサ１１ａ，１１ｂを配置することが望ましい。
また例えば周波数が１．０ＧＨｚまでのノイズを低減し
ようとする場合、１．０ＧＨｚのノイズの波長は３０ｃ
ｍであるので、３０ｃｍ×１／４＝７．５ｃｍ以下毎
に、バイパスコンデンサ１１ａ，１１ｂを配置すること
が好適である。

【００１７】この第１実施形態では、例えば、１．５Ｇ
Ｈｚまでのノイズの放射を低減するために５ｃｍ以下の
所定の寸法毎にバイパスコンデンサ１１ａ，１１ｂが配
置され、図１（ｃ）ではバイパスコンデンサ１１ａ，１
１ｂがそれぞれ４個ずつ設けられた状態を示してある。
なお図１（ｃ）では、バイパスコンデンサ１１ａ，１１
ｂがそれぞれ、隙間８よりも第１回路領域１ａ内、第２
回路領域１ｂ内に配置されている状態を示してあるが、
第１回路領域１ａの第１電源分離パターン５ａの端部、
第２回路領域１ｂの第２電源分離パターン５ｂの端部に
沿って配置されれば、それぞれの領域１ａ，１ｂの隙間
８側にバイパスコンデンサ１１ａ，１１ｂが設けられて
いてもよい。

【００１８】このように構成されたプリント配線板１で
は、第１回路領域１ａに搭載された電子回路部品７が動
作することにより、第１電源分離パターン５ａと第１ア
ース分離パターン６ａとの間の電圧が高い周波数で変動
し、これがノイズとなって第１電源分離パターン５ａの
端部と第２電源分離パターン５ｂの端部との隙間８およ
び第１アース分離パターン６ａと第２アース分離パター
ン６ｂとの隙間８から放射される。図１（ｂ）のＮは、
このように放射されるノイズを概念的に示したものであ
る。

【００１９】それら第１電源分離パターン５ａの端部、
第２電源分離パターン５ｂの端部にそれぞれバイパスコ
ンデンサ１１ａ，１１ｂが配置されていない場合、第１
電源分離パターン５ａと第１アース分離パターン６ａと
の間の電圧は、上記隙間８の長さ分で一つの大きな波と
して揺れている状態となる。また第１電源分離パターン
５ａに接続されている第２分離パターン５ｂと第１アー
ス分離パターン６ａに接続されている第２アース分離パ
ターン６ｂとの間の電圧も、同様の状態になる。

【００２０】しかしながら、この第１実施形態のプリン
ト配線板１では、第１電源分離パターン５ａの端部に、
放射されるノイズの低減効率の良い間隔毎に第１電源分
離パターン５ａの端部と第１アース分離パターン６ａの
端部とを接続するバイパスコンデンサ１１ａが配置さ
れ、第２電源分離パターン５ｂの端部に放射されるノイ
ズの低減効率の良い間隔毎に第２電源分離パターン５ｂ
の端部と第２アース分離パターン６ｂの端部とを接続す
るバイパスコンデンサ１１ｂが配置されている。このた
め、バイパスコンデンサ１１ａ，１１ｂが配置された部
分にて上記ノイズがバイパスコンデンサ１１ａ，１１ｂ
に流れ、第１電源分離パターン５ａと第１アース分離パ
ターン６ａとの間の電圧，第２電源分離パターン５ｂと
第２アース分離パターン６ｂとの間の電圧は、バイパス
コンデンサ１１ａ，１１ｂが配置された部分で揺れがな
くなり、バイパスコンデンサ１１ａ，１１ｂ間で小さな
波として揺れている状態になる。

【００２１】よって、第１電源分離パターン５ａと第１
アース分離パターン６ａとの間の電圧変動を抑制できる
ので、第１電源分離パターン５ａの端部と第２電源分離
パターン５ｂの端部との隙間８および第１アース分離パ
ターン６ａと第２アース分離パターン６ｂとの隙間８か
らのノイズの放射を低減することができる。したがって
プリント配線板１は、ノイズに起因する誤動作等が防止
された信頼性の高い電子機器を実現するうえで非常に有
効なものとなる。

【００２２】次に、この発明に係る第２実施形態のプリ
ント配線板を図２に示す平面図を用いて説明する。図２
に示すプリント配線板２０は、図示しないが例えば第１
実施形態と同様に、電源層とアース層とが絶縁層を介し
て積層された４層構造の基板からなるものである。また
この基板に、機能の異なる２つの電子回路の形成領域、
例えば、電子回路部品７が搭載されてパルス信号により
その電子回路部品７が動作するロジック回路の形成領域
２０ａと、オペアンプに代表されるアナログ信号を扱う
アナログ回路の形成領域２０ｂとを備えて構成されてい
る。

【００２３】さらに、プリント配線板２０には、これに
電源を供給するための外部電源接続用コネクタ２１が取
り付けられている。第１実施形態と同様に、電源層とア
ース層とは、ロジック回路の形成領域２０ａとアナログ
回路の形成領域２０ｂとの間で分離された状態で形成さ
れた分離パターンからなり、それぞれの分離パターン間
には分離による隙間８が形成された状態になっている。
また、ロジック回路の形成領域２０ａにおける電源層の
分離パターンおよびアナログ回路の形成領域２０ｂにお
ける電源層の分離パターンは、外部電源接続用コネクタ
２１から分配されて形成されている。

【００２４】そして、ロジック回路の形成領域２０ａ、
アナログ回路の形成領域２０ｂのそれぞれには、それぞ
れの領域２０ａ，２０ｂの電源層の分離パターンの端部
とアース層の分離パターンの端部とを接続する状態でバ
イパスコンデンサ２２ａ，２２ｂが設けられている。こ
の際、バイパスコンデンサ２２ａ，２２ｂは、ロジック
回路の形成領域２０ａ、アナログ回路の形成領域２０ｂ
のそれぞれの電源層の分離パターンの端部とアース層の
分離パターンの端部と沿って略一定の間隔で複数個配置
されている。これらバイパスコンデンサ２２ａ、２２ｂ
が配置される間隔は、電子回路部品７の動作時に電源層
の分離パターンとアース層の分離パターンとの間の電圧
が変動することにより放射されノイズのうち、その放射
を低減しようとする所定の周波数までのノイズの最大波
長の１／４以下、つまりノイズの放射の低減効率の良い
間隔であることが好適であるのは第１実施形態と同様で
ある。

【００２５】なお図２では、バイパスコンデンサ２２
ａ，２２ｂがそれぞれ、隙間８よりもロジック回路の形
成領域２０ａ内、アナログ回路の形成領域２０ｂ内に配
置されている状態を示してあるが、それぞれの領域２０
ａ，２０ｂの電源層の分離パターンの端部に沿って配置
されれば、それぞれの領域２０ａ，２０ｂの隙間８側に
バイパスコンデンサ２２ａ，２２ｂが設けられていても
よいのはもちろんである。

【００２６】このように構成されたプリント配線板２０
では、ロジック回路の形成領域２０ａに搭載された電子
回路部品７が動作すると、この形成領域２０ａにおける
電源層の分離パターンとアース層の分離パターンとの間
に高周波の電圧変動が発生する。しかしながら、上記し
たようにロジック回路の形成領域２０ａにおいて、電源
層の分離パターンとアース層の分離パターンとの端部に
はバイパスコンデンサ２２ａがノイズ低減効率の良い間
隔毎に配置されているため、隙間８から上記電圧変動に
よるノイズの放射を低減することができる。

【００２７】またロジック回路の形成領域２０ａにおけ
る電源層の分離パターンとアース層の分離パターンとの
間の電圧変動によるノイズの放射は、上記のごとくバイ
パスコンデンサ２２ａにより低減されるが、完全に消滅
せずにアナログ回路の形成領域２０ｂにおける電源層お
よびアース層の分離パターンの端部をアンテナにして隙
間８から放射される恐れがある。しかしながら、このプ
リント配線板２０では、アナログ回路の形成領域２０ｂ
にも、その電源層の分離パターンの端部とアース層の分
離パターンの端部と沿ってバイパスコンデンサ２２ｂが
設けられているため、上記ノイズがバイパスコンデンサ
２２ｂに流れて、隙間８からノイズが放射されない。

【００２８】したがって、第２実施形態のプリント配線
板２０によれば、ノイズ源とは直接関わりのない部分か
らの不要なノイズの放射も確実に防止することができる
ので、このようなプリント配線板２０を用いることによ
り、放射されたノイズに起因する誤動作等が防止された
信頼性の高い電子機器を実現できる。

【００２９】なお、第１実施形態および第２実施形態で
は、プリント配線板が４層構造ものからなる例について
述べたが、電源層とアース層とが積層された多層の基板
からなるものであれば６層、８層のものであってもよく
この例に限定されない。

【００３０】また第１実施形態および第２実施形態で
は、電源層およびアース層の両方が分離パターンからな
る場合について説明したが、電源層のみが分離パターン
であり、互いに隣り合う電子回路の形成領域のそれぞれ
に、電源層の分離パターンの端部とアース層とを接続す
る状態でバイパスコンデンサが設けられ、そのバイパス
コンデンサが電源層の分離パターンの端部に沿って略一
定の間隔で配置されていてもよい。この場合にも、電源
層の分離パターンの端部に沿って略一定の間隔で配置さ
れているバイパスコンデンサによって、第１実施形態、
第２実施形態と同様にノイズの放射を低減できる効果を
得ることができる。

【００３１】

【発明の効果】以上説明したようにこの発明に係るプリ
ント配線板では、電源層の分離パターンの端部に、電源
層の分離パターンとアース層あるいはアース層の分離パ
ターンとを接続する状態でかつ略一定の間隔でバイパス
コンデンサが配置されている構成としたことから、電子
回路の形成領域に電子回路部品が搭載され、この電子回
路搭載部品が動作することにより電源層の分離パターン
とアース層あるいはアース層の分離パターンとの間の電
圧が高い周波数で変動しても、電源層の分離パターンの
端部にて上記電圧の変動を抑制することができる。よっ
て、電源層の分離パターンの端部間あるいは電源層の分
離パターンの端部間とアース層の分離パターンの端部間
との隙間からのノイズの放射を低減できるので、この発
明によれば放射されたノイズに起因する誤動作等が防止
された信頼性の高い電子機器を実現できる。

【図面の簡単な説明】

【図１】この発明に係るプリント配線板の第１実施形態
を説明するための図であり、（ａ）は平面図、（ｂ）は
要部拡大図、（ｃ）は要部側断面図である。

【図２】この発明に係るプリント配線板の第２実施形態
を示す平面図である。

【符号の説明】

１，２０ プリント配線板 １ａ 第１回路領域 １ｂ 第２回路領域 ２ 絶縁層 ５ 電源層 ５ａ 第１電源分離パターン ５ｂ 第２電源分離パターン ６ アース層 ６ａ 第１アース分離パターン ６ｂ 第２アース分離パターン １１ａ，１１ｂ，２２ａ，２２ｂ バイパスコンデンサ ２０ａ ロジック回路の形成領域 ２０ｂ アナログ回路の形成領域

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電源層とアース層とが絶縁層を介して積
   層された多層の基板からなり、該基板に複数の電子回路
   の形成領域を備えたプリント配線板において、 前記電源層あるいは前記電源層と前記アース層とは、互
   いに隣り合う電子回路の形成領域間で分離された状態で
   形成された分離パターンからなり、 互いに隣り合う電子回路の形成領域のそれぞれには、電
   源層の分離パターンの端部とアース層とを接続する状態
   であるいは電源層の分離パターンの端部とアース層の分
   離パターンの端部とを接続する状態でバイパスコンデン
   サが設けられ、 前記バイパスコンデンサは、電源層の分離パターンの端
   部に沿って略一定の間隔で配置されてなることを特徴と
   するプリント配線板。
2. 【請求項２】 前記バイパスコンデンサが配置されてい
   る間隔は、前記電源層と前記アース層との間の電圧変動
   により放射されるノイズのうち、低減しようとする所定
   の周波数までのノイズの最大波長の１／４以下であるこ
   とを特徴とする請求項１記載のプリント配線板。