CN108770186B - 电压隔离电路及电子装置 - Google Patents
电压隔离电路及电子装置 Download PDFInfo
- Publication number
- CN108770186B CN108770186B CN201810563581.8A CN201810563581A CN108770186B CN 108770186 B CN108770186 B CN 108770186B CN 201810563581 A CN201810563581 A CN 201810563581A CN 108770186 B CN108770186 B CN 108770186B
- Authority
- CN
- China
- Prior art keywords
- voltage
- wiring
- circuit board
- printed circuit
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种电压隔离电路及电子装置,所述电压隔离电路设置在具有第一电压区和第二电压区的多层印刷电路板上,包括拼缝电容以及电压隔离芯片,所述拼缝电容是在所述印刷电路板上用拼缝的方式制造出来的电容结构,具体由所述印刷电路板的相关布线和介质层构成,因此可以采用大面积覆铜的走线方式形成拼缝电容的布线,这种方式不增加硬件成本,还可以降低电容的寄生电感,为第一电压区和第二电压区的地之间提供低阻抗的回路路径,可以有效地降低电压隔离芯片对外辐射发射,提高电磁兼容辐射发射通过等级以及产品可靠性。本发明的电子装置,由于采用了本发明的电压隔离电路,其电磁兼容辐射发射通过等级以及产品可靠性均得到提高。
Description
技术领域
本发明涉及电压隔离技术领域,尤其涉及一种电压隔离电路及电子装置。
背景技术
电池管理系统(Battery Management System,BMS)控制器作为新能源汽车电池管理系统的重要控制器,越来越受到各个整车厂和零部件厂商的重点关注。BMS控制器与传统汽油车电子控制单元(Electronic Control Unit,ECU)相比,主要增加了相对于原先12V低压系统的300V~500V高压系统,而高低压应用环境下设计规则变动较大,目前最新的BMS控制器中既含有12V的低压电路和300V~500V的高压电路,高、低压电路之间采用了电源隔离芯片设计。
目前市面上BMS控制器的高低压隔离芯片,例如为ADI5401等芯片,通常使用磁耦合的DC/DC电源转换原理。请参考图1,一种已知的BMS控制器的高低压隔离芯片10包括变压器101、驱动器102和整流器103,驱动器102用于驱动变压器101工作,变压器101用于对电压进行转换,整流器103用于对变压器101转换输出的电压信号进行整流。请参考图2,所述BMS控制器中既包括低压区I又包括高压区II,高压区II和低压区I通过高低压隔离芯片10而实现隔离,所述BMS控制器的低压区I为开关电源源端,很容易通过该高低压隔离芯片10的变压器磁耦合的方式,将干扰引入了BMS控制器的高压区II,如图2中箭头所示,但高压区II和低压电区I因高低压隔离芯片10的作用而处于隔离状态,没有对应的回流路径,这就导致了偶极子天线效应的形成。当控制器的低压区I工作时,其通常使用的开关频率为180MHz及180MHz的倍频频率,根据BMS控制器的产品长宽尺寸,偶极子天线在180MHz左右频率时对外辐射的效率比较高,导致具有该电源隔离芯片的BMS控制器产品做辐射发射试验时无法通过CISPR 25 Class 3(3级电磁兼容辐射发射通过等级)或以上等级的EMC(电磁兼容性,Electro Magnetic Compatibility)国际试验标准。
为此,有很多厂家在高、低压区之间加入了Y电容(未图示),为所述干扰的路径提供一个回路,将偶极子天线问题变成了环天线的问题,可以降低BMS控制器对外辐射问题,但这种方法存在有如下问题:
1.加入Y电容后,产品成本上升,同时带来Y电容的可靠性问题;
2.高压区的地(即高压地)、低压区的地之间需要有爬电间距要求,加入Y电容后需要重新考虑安全间距布置;
3.Y电容有很大的寄生电感,谐振频率较低,会影响高、低压区在高频的阻抗,导致EMC降噪效果不是很明显。
因此,需要一种新的电压隔离电路,能够解决上述问题。
发明内容
本发明的目的在于提供一种电压隔离电路及电子装置,在不增加硬件成本的前提下,可以降低寄生电感,有效的降低高低压隔离芯片对外辐射发射,提高产品可靠性。
为了实现上述目的,本发明提供一种电压隔离电路,设置在一印刷电路板上,包括拼缝电容以及电压隔离芯片;所述印刷电路板具有至少两层布线,相邻两层布线之间设有介质层,所述印刷电路板包括第一电压区和第二电压区,所述印刷电路板的各层布线至少有一层布线在第一电压区中用作所述第一电压区的地线,至少有一层布线在所述第二电压区中用作所述第二电压区的地线,至少一层所述第一电压区的地线延伸至所述第二电压区中,并与所述第二电压区中的所有地线之间设有爬电间距;所述电压隔离芯片设置在所述印刷电路板不用作第一电压区和第二电压区的地线的任意一布线层上;所述拼缝电容包括延伸至所述第二电压区中的至少一层所述第一电压区的地线以及至少一层所述第二电压区的地线。
可选的,当所述第一电压区的地线有多层时,至少两层所述第一电压区的地线通过相应的导电通孔结构相互电连接;和/或,当所述第二电压区的地线有多层时,至少两层所述第二电压区的地线通过相应的导电通孔结构相互电连接。
可选的,至少一层所述第二电压区的地线延伸至所述第一电压区中,并与所述第一电压区中的所有地线之间设有爬电间距。
可选的,所述第一电压区和所述第二电压区之间设有隔离区,至少一层所述第一电压区的地线经所述隔离区不间断地延伸至所述第二电压区中;至少一层所述第二电压区中的地线经所述隔离区不间断地延伸至所述第一电压区中。可选的,所述第一电压区的电压低于所述第二电压区的电压,或者,所述第一电压区的电压高于所述第二电压区的电压。
可选的,所述拼缝电容中的所有布线层是依次相邻的布线层。
可选的,所述印刷电路板的布线层数为2N层,N为≥1的整数。
可选的,当所述印刷电路板的布线层数为2时,所述第一电压区的地线和所述第二电压区的地线同层;当所述印刷电路板的布线层数大于2时,所述第一电压区的地线和所述第二电压区的地线不完全同层。
可选的,当N≥2时,所述拼缝电容中的布线层数为2层至2N-1层之间至少一种。
可选的,所述电压隔离芯片设置在所述印刷电路板的最底层的布线层上。
本发明还提供一种电子装置,包括印刷电路板及设置在所述印刷电路板上的上述的电压隔离电路。
可选的,所述的电子装置还包括电压不同的第一电压电路系统和第二电压电路系统,所述第一电压电路系统设置在所述印刷电路板的第一电压区上,所述第二电压电路系统设置在所述印刷电路板的第二电压区上。
可选的,所述电子装置为电池管理系统的控制器。
可选的,所述电子装置为电动汽车。
与现有技术相比,本发明的技术方案,具有以下有益效果:
1、本发明的电压隔离电路,设置在具有第一电压区和第二电压区的多层印刷电路板上,包括拼缝电容以及电压隔离芯片,所述拼缝电容是在所述印刷电路板上用拼缝的方式制造出来的电容结构,具体由所述印刷电路板的相关布线和介质层构成,因此可以采用大面积覆铜的走线方式形成拼缝电容的布线,这种方式不增加硬件成本,还可以降低电容的寄生电感,为第一电压区和第二电压区的地之间提供低阻抗的回路路径,可以有效地降低电压隔离芯片对外辐射发射,提高电磁兼容辐射发射通过等级以及产品可靠性。
2、本发明的电子装置,由于采用了本发明的电压隔离电路,其电磁兼容辐射发射通过等级以及产品可靠性均得到提高。
附图说明
图1是一种电压隔离芯片的电路结构示意图;
图2是图1所示的电压隔离芯片的工作原理图;
图3是本发明一实施例的电压隔离电路的结构示意图;
图4是图3所示的电压隔离电路中的寄生参数电路图;
图5是本发明另一实施例的电压隔离电路的结构示意图;
图6是本发明又一实施例的电压隔离电路的结构示意图;
图7是本发明再一实施例的电压隔离电路的结构示意图;
图8是本发明具体实施例的电子装置的结构示意图。
具体实施方式
本发明提供一种电压隔离电路,设置在一印刷电路板上,包括拼缝电容以及电压隔离芯片;所述印刷电路板具有至少两层布线,相邻两层布线之间设有介质层,所述印刷电路板包括第一电压区和第二电压区,所述印刷电路板的各层布线至少有一层布线在第一电压区中用作所述第一电压区的地线,至少有一层布线在所述第二电压区中用作所述第二电压区的地线,至少一层所述第一电压区的地线延伸至所述第二电压区中,并与所述第二电压区中的所有地线之间设有爬电间距;所述电压隔离芯片设置在所述印刷电路板不用作第一电压区和第二电压区的地线的任意一布线层上;所述拼缝电容包括延伸至所述第二电压区中的至少一层所述第一电压区的地线以及至少一层所述第二电压区的地线。本发明的电压隔离电路,实质上取消了实物Y电容的使用,在印刷电路板上的布线设计(Layout)的基础上,采用拼缝的方式制造了一个内层间重叠的Y电容,为第一电压区的地线和第二电压区的地线之间提供低阻抗的回路路径,用低成本的方法实现了比实物Y电容更好的效果。
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应只是局限在所述的实施例。
请参考图3,本发明一实施例提供一种电压隔离电路,设置在一印刷电路板上,所述电压隔离电路包括拼缝电容以及电压隔离芯片。所述印刷电路板为六层板结构,具有Layer1至有Layer6共六层布线,相邻两层布线之间均设有绝缘材料形成的介质层。所述印刷电路板包括第一电压区I、第二电压区II以及用于间隔开第一电压I和第二电压区II的隔离区III,第一电压区I可以是低压区,其支持的电压为5V、12V、24V或38V等,第二电压区II可以是高压区,其支持的电压可以为300V~500V。电压隔离芯片设置在Layer6布线层(即最底层的布线层)上,用于实现第一电压区I和第二电压区II的电压隔离,可以是基于磁耦合原理的高低压隔离芯片,还可以是基于电容耦合原理的高低压隔离芯片。第一电压区I的Layer4布线用作第一电压区I的地线,第二电压区II中的Layer3布线和Layer5布线用作第二电压区II的地线,且第二电压区II中的Layer3布线和Layer5布线通过位于第二电压区II中的导电通孔结构Via电连接,所述导电通孔结构Via在第二电压区II中贯穿Layer3布线和Layer4布线间的介质层以及Layer4布线和Layer5布线间的介质层。第一电压区I的Layer4布线经隔离区III不间断的延伸至第二电压区II中,且与Layer3布线、Layer5布线以及导电通孔结构Via(即与第二电压区II的所有地)均不接触,形成一爬电间距W,即第一电压区I的地线与第二电压区II的地线在垂直于印刷电路板表面的方向上的投影有重叠的部分。本实施例中选用Layer3布线、Layer4布线和Layer5布线为三个用于形成拼缝电容的拼缝层,其中Layer3布线和Layer4布线形成一个拼缝电容,Layer4布线和Layer5布线形成另外一个拼缝电容,两个拼缝电容为成对出现的Y电容。
本实施例的电压隔离电路对应的寄生参数电路如图4所示,其中,Layer6_I、Layer6_II、Layer4_I、Layer3_II、Layer5_II为走线寄生电感,C1和C2为拼缝电容,其中,各个走线寄生电感、拼缝电容、谐振频率可以根据下面公式计算出来:
C=εlw/d (2)
公式(1)为走线寄生电感的计算公式,公式(2)为拼缝电容的计算公式,公式(3)中为走线寄生电感与拼缝电容的谐振点(即谐振频率)的计算公式,l为走线长度,w为走线宽度,ε为材料介电常数,d为重叠层间的厚度(即印刷电路板表面的垂直方向上重叠的layer4与Layer3之间的厚度或者印刷电路板表面的垂直方向上重叠的layer4与Layer5之间的厚度)。
从公式(3)可以看出,调整走线寄生电感值,可以将走线寄生电感与拼缝电容的谐振点后移至180MHz左右,来为第二电压区II的地线(即高压地)和第一电压区I的地线(即低压地)之间提供一个较低的阻抗。而根据公式(2)设计拼缝电容时,其容值要等于其取代的实物Y电容的容值,因此在印刷电路板layout设计时,需要精确控制第一电压区I的地线在第二电压区II中的延伸长度(即拼缝叠层的重叠面积),达到需要等效的Y电容的容值设计要求,从而最终使产品满足相应的EMC标准要求。
将本实施例的电压隔离电路应用于电动汽车的BMS控制器中后,进行效果测试后发现,BMS控制器的电磁兼容辐射发射通过等级由原来的CISPR25的等级2提高到CISPR25等级3。
由上所述可知,本实施例的电压隔离电路,由于其拼缝电容是由印刷电路板的布线层(Layout)形成,能够代替实物Y电容,而印刷电路板的走线可以大面积覆铜,因此所述拼缝电容不会增加硬件成本,还可以降低走线寄生电感,为第二电压区II的地线(即高压地)和第一电压区I的地线(即低压地)之间提供低阻抗的回路路径,同时增加可靠性,可以有效的降低电压隔离芯片对外辐射发射,用于BMS产品时有很高的性价比,能够在硬件成本降低同时带来BMS产品可靠性的大幅提高。
需要说明的是,本发明的电压隔离电路中,印刷电路板的布线层在第一电压区I中用作地线的层数不仅限于一层,在第二电压区II中用作地线的层数不仅限于两层,只要能够保留印刷电路板的一层布线用于设置电压隔离芯片,其余的布线层均可部分或全部的用作第一电压区I和/或第二电压区II的地线,例如图5所示,在本发明的另一实施例中,第二电压区II的地线仅有一层Layer3。在本发明的其他实施例中,当第一电压区I的地线为多层时,延伸至第二电压区II的第一电压区I的地线不仅仅限于一层,还可以两层或者全部的第一电压区I的地线,此时,这些从第一电压区I延伸至第二电压区II的第一电压区I的地线中的每两层地线可以通过位于第一电压区I中的导电通孔结构或位于第二电压区II的导电通孔结构电连接;此外,在有至少一层第一电压区I的地线延伸至第二电压区I中时,还可以有至少一层第二电压区II的地线延伸至第一电压区I,并与第一电压区I的所有地线不接触,以达到要求的爬电间距(或者称为安全间距),例如图6中,第一电压区I的地线Layer4延伸至第二电压区II中,第二电压区II的地线Layer3延伸至第一电压区I中,Layer4与Layer3在第二电压区II中具有爬电间距W1,在第一电压区I中具有爬电间距W2,爬电间距W1和爬电间距W2可以相等。且,当有多层第二电压区II的地线延伸至第一电压区I中时,这些从第二电压区II延伸至第一电压区I的第二电压区I的地线中的每两层地线可以通过位于第一电压区I中的导电通孔结构或位于第二电压区II的导电通孔结构电连接。综上,用于电连接相应两层的地线的导电通孔结构可以根据电路板的面积以及器件布局来合理设置,能够实现所述相应两层的地线之间的电连接以及拼缝电容的设置,且不影响包括拼缝电容在内的器件的性能即可。
此外,本发明的电压隔离电路不仅仅限于设置在具有六层布线的印刷电路板(PCB)上,布线层数为2层、4层、8层等的2N层(N为≥1的整数)印刷电路板均能够适用,例如图7所示的一实施例中,印刷电路板具有两层布线Layer1与Layer2,Layer1在同时用作第一电压区I的地线和第二电压区II的地线,且第一电压区I的Layer1布线经隔离区III连续延伸至第二电压区II中,但与第二电压区II的Layer1布线之间具有爬电间距W,电压隔离芯片设置在底层的Layer2布线层上,此时Layer1和layer2形成一个拼缝电容。
需要进一步说明的是,当印刷电路板的布线层数为N≥2的整数时,所述拼缝电容中的布线层数为2层至2N-1层之间至少一种,调节选用的布线的层数(即拼缝层数)可以增加拼缝电容(的数量),调节选用的布线的宽度(即拼缝层走线宽度)可以降低走线寄生电感,可以根据印刷电路板的实际面积大小,调节拼缝层个数、走线宽度等,可以将谐振频率落在电压隔离芯片的开关频率附近,即可以应用公式(1)、(2)、(3)计算任意布线组合结构下的走线寄生电感、拼缝电容和谐振频率。
例如,当印刷电路板的布线层数为6层时,根据实际情况,可以用2层、3层、4层、5层布线来做拼缝电容,形成的拼缝电容的布线层为依次相邻的布线层,这样计算会更准确,具体地,可以应用图3中的layer3与Layer4(即3,4方式)或者layer4与Layer5(即4,5方式)形成具有两层布线结构的拼缝电容(即仅形成了一个电容);也可以应用图3中的layer2、layer3与Layer4(即2,3,4方式)或者layer3、layer4与Layer5(即3,4,5方式,对应图4的实施例)或者layer4、layer5与Layer6(即4,5,6方式)形成具有三层布线结构的拼缝电容(即形成了两个电容);还可以应用图3中的layer1、layer2、layer3与Layer4(即1,2,3,4方式)或者layer2、layer3、layer4与Layer5(即2,3,4,5方式)或者layer3、layer4、layer5与Layer6(即3,4,5,6方式)形成具有四层布线结构的拼缝电容(即至少形成了三个电容);也可以应用图3中的layer1、layer2、layer3、Layer4与Layer5(即1,2,3,4,5方式)或者layer2、layer3、layer4、Layer5与Layer6(即2,3,4,5,6方式)形成具有五层布线结构的拼缝电容(即至少形成了四个电容)。当延伸至第二电压区II的第一电压区I的地线发生相应的改变时,拼缝电容的结构会有适应性的变化,具体选自以下结构中的至少一种方式:1,2(即含有layer1、layer2两层布线);2,3(即含有layer2、layer3两层布线);3,4(即含有layer3、layer4两层布线);4,5(即含有layer4、layer5两层布线);5,6(即含有layer5、layer6两层布线);1,2,3(即含有layer1、layer2、layer3三层布线);2,3,4(即含有layer2、layer3、layer4三层布线);3,4,5(即含有layer3、layer4、layer5三层布线);4,5,6(即含有layer4、layer5、layer6三层布线);1,2,3,4(即含有layer1、layer2、layer3、layer4四层布线);2,3,4,5(即含有layer2、layer3、layer4、layer5四层布线),3,4,5,6(即含有layer3、layer4、layer5、layer6四层布线);1,2,3,4,5(即含有layer1、layer2、layer3、layer4、layer5五层布线)以及2,3,4,5,6(即含有layer2、layer3、layer4、layer5、layer6五层布线)。
再例如,当印刷电路板的布线层数为4层时,根据实际情况,可以用2层、3层布线来做拼缝电容,所述拼缝电容的结构具体选自以下结构中的至少一种方式:1,2(即含有layer1、layer2两层布线);2,3(即含有layer2、layer3两层布线);3,4(即含有layer3、layer4两层布线);1,2,3(即含有layer1、layer2、layer3三层布线)以及2,3,4(即含有layer2、layer3、layer4三层布线)。
再例如,当印刷电路板的布线层数为8层时,根据实际情况,可以用2层、3层、4层、5层、6层、7层布线来做拼缝电容,所述拼缝电容的具体结构可以参考上述实施例中所述的方式,在此不再赘述。
请参考图8,本发明还提供一种电子装置,包括印刷电路板20、分别设置在所述印刷电路板20上的电压隔离电路以及电压不同的第一电压电路系统21和第二电压电路系统22,所述印刷电路板20包括第一电压区和第二电压区,所述第一电压电路系统21设置在所述印刷电路板20的第一电压区上,所述第二电压电路系统22设置在所述印刷电路板20的第二电压区上。所述电压隔离电路为上述的任一实施例中的电压隔离电路,包括用于实现第一电压电路系统21和第二电压电路系统22之间的电压隔离的电压隔离芯片23以及为第一电压电路系统21和第二电压电路系统22的地之间提供回流路径的拼缝电容24。所述电压隔离电路在所述印刷电路板20上的设置方式可以参考上述各个实施例的具体描述,在此不再赘述。
本实施例的电子装置可以是电池管理系统的控制器,该控制器可以进一步是电动汽车的电池管理系统控制器BMS。
本发明的电子装置,由于采用了本发明的电压隔离电路,其电磁兼容辐射发射通过等级以及产品可靠性均得到提高。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (14)
1.一种电压隔离电路,其特征在于,设置在一印刷电路板上,包括拼缝电容以及电压隔离芯片;所述印刷电路板具有至少两层布线,相邻两层布线之间设有介质层,所述印刷电路板包括第一电压区和第二电压区,所述印刷电路板的各层布线至少有一层布线在第一电压区中用作所述第一电压区的地线,至少有一层布线在所述第二电压区中用作所述第二电压区的地线,至少一层所述第一电压区的地线延伸至所述第二电压区中,并与所述第二电压区中的所有地线之间设有爬电间距;所述电压隔离芯片设置在所述印刷电路板不用作第一电压区和第二电压区的地线的任意一布线层上;所述拼缝电容是在所述印刷电路板上用拼缝的方式制造出来的电容结构,由所述印刷电路板中相关的布线和介质层构成,且所述拼缝电容包括延伸至所述第二电压区中的至少一层所述第一电压区的地线以及至少一层所述第二电压区的地线。
2.如权利要求1所述的电压隔离电路,其特征在于,当所述第一电压区的地线有多层时,至少两层所述第一电压区的地线通过相应的导电通孔结构相互电连接;和/或,当所述第二电压区的地线有多层时,至少两层所述第二电压区的地线通过相应的导电通孔结构相互电连接。
3.如权利要求1所述的电压隔离电路,其特征在于,至少一层所述第二电压区的地线延伸至所述第一电压区中,并与所述第一电压区中的所有地线之间设有爬电间距。
4.如权利要求1所述的电压隔离电路,其特征在于,所述第一电压区和所述第二电压区之间设有隔离区,至少一层所述第一电压区的地线经所述隔离区不间断地延伸至所述第二电压区中;至少一层所述第二电压区中的地线经所述隔离区不间断地延伸至所述第一电压区中。
5.如权利要求2所述的电压隔离电路,其特征在于,所述第一电压区的电压低于所述第二电压区的电压,或者,所述第一电压区的电压高于所述第二电压区的电压。
6.如权利要求1所述的电压隔离电路,其特征在于,所述拼缝电容中的所有布线层是依次相邻的布线层。
7.如权利要求1至6中任一项所述的电压隔离电路,其特征在于,所述印刷电路板的布线层数为2N层,N为≥1的整数。
8.如权利要求7所述的电压隔离电路,其特征在于,当所述印刷电路板的布线层数为2时,所述第一电压区的地线和所述第二电压区的地线同层;当所述印刷电路板的布线层数大于2时,所述第一电压区的地线和所述第二电压区的地线不完全同层。
9.如权利要求7所述的电压隔离电路,其特征在于,当N≥2时,所述拼缝电容中的布线层数为2层至2N-1层之间至少一种。
10.如权利要求7所述的电压隔离电路,其特征在于,所述电压隔离芯片设置在所述印刷电路板的最底层的布线层上。
11.一种电子装置,其特征在于,包括印刷电路板及设置在所述印刷电路板上的权利要求1至10中任一项所述的电压隔离电路。
12.如权利要求11所述的电子装置,其特征在于,还包括电压不同的第一电压电路系统和第二电压电路系统,所述第一电压电路系统设置在所述印刷电路板的第一电压区上,所述第二电压电路系统设置在所述印刷电路板的第二电压区上。
13.如权利要求11或12所述的电子装置,其特征在于,所述电子装置为电池管理系统的控制器。
14.如权利要求11或12所述的电子装置,其特征在于,所述电子装置为电动汽车。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810563581.8A CN108770186B (zh) | 2018-05-25 | 2018-05-25 | 电压隔离电路及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810563581.8A CN108770186B (zh) | 2018-05-25 | 2018-05-25 | 电压隔离电路及电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108770186A CN108770186A (zh) | 2018-11-06 |
CN108770186B true CN108770186B (zh) | 2020-10-23 |
Family
ID=64002665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810563581.8A Active CN108770186B (zh) | 2018-05-25 | 2018-05-25 | 电压隔离电路及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108770186B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200100967A (ko) | 2019-02-19 | 2020-08-27 | 주식회사 엘지화학 | Ic 칩 및 이를 이용한 회로 시스템 |
CN111615254B (zh) * | 2020-06-19 | 2022-03-08 | 苏州浪潮智能科技有限公司 | 印制电路板及印制电路板的电源设计方法 |
CN114662446B (zh) * | 2022-03-29 | 2024-05-03 | 东科半导体(安徽)股份有限公司 | 一种用以减小动态功耗的布线优化方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187880A (ja) * | 1997-09-16 | 1999-03-30 | Oki Electric Ind Co Ltd | プリント配線板 |
CN1376021A (zh) * | 2001-03-16 | 2002-10-23 | 矽统科技股份有限公司 | 具有内建电容的多层基板及其制造方法 |
CN101154644A (zh) * | 2006-09-27 | 2008-04-02 | 国际商业机器公司 | 高速信号的电优化和结构保护的通孔结构及其制造方法 |
CN201585200U (zh) * | 2009-11-24 | 2010-09-15 | 英业达股份有限公司 | 电路板结构 |
CN101848600A (zh) * | 2009-03-26 | 2010-09-29 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
EP2682958A1 (en) * | 2012-07-04 | 2014-01-08 | Alstom Technology Ltd | Transformer |
CN105009235A (zh) * | 2013-01-22 | 2015-10-28 | 菲尼克斯电气公司 | 具有层结构的电路板 |
CN105307390A (zh) * | 2015-11-13 | 2016-02-03 | 唐水 | 一种pcb板结构 |
-
2018
- 2018-05-25 CN CN201810563581.8A patent/CN108770186B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187880A (ja) * | 1997-09-16 | 1999-03-30 | Oki Electric Ind Co Ltd | プリント配線板 |
CN1376021A (zh) * | 2001-03-16 | 2002-10-23 | 矽统科技股份有限公司 | 具有内建电容的多层基板及其制造方法 |
CN101154644A (zh) * | 2006-09-27 | 2008-04-02 | 国际商业机器公司 | 高速信号的电优化和结构保护的通孔结构及其制造方法 |
CN101848600A (zh) * | 2009-03-26 | 2010-09-29 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN201585200U (zh) * | 2009-11-24 | 2010-09-15 | 英业达股份有限公司 | 电路板结构 |
EP2682958A1 (en) * | 2012-07-04 | 2014-01-08 | Alstom Technology Ltd | Transformer |
CN105009235A (zh) * | 2013-01-22 | 2015-10-28 | 菲尼克斯电气公司 | 具有层结构的电路板 |
CN105307390A (zh) * | 2015-11-13 | 2016-02-03 | 唐水 | 一种pcb板结构 |
Also Published As
Publication number | Publication date |
---|---|
CN108770186A (zh) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108770186B (zh) | 电压隔离电路及电子装置 | |
EP0780853B1 (en) | Inductor structure | |
CN100570768C (zh) | 变压器结构 | |
CN105321652B (zh) | 线圈部件、线圈部件复合体、变压器及电源装置 | |
JPH10270855A (ja) | 多層プリント基板とその製造方法 | |
EP3320610A1 (en) | High power density inverter (i) | |
WO2016048676A1 (en) | Transistor thermal and emi management solution for fast edge rate environment | |
CN105720823A (zh) | 变压器 | |
JP2016006816A (ja) | トランスおよび多層基板 | |
US20080309431A1 (en) | Planar emi filter | |
US10312801B2 (en) | High power density inverter (II) | |
EP3171499A1 (en) | High power density inverter (i) | |
US8198965B2 (en) | Grounding of magnetic cores | |
CN107710582A (zh) | 电力转换装置 | |
CN104582262A (zh) | 线圈一体型印刷基板以及磁设备 | |
CN101175365A (zh) | 抗信号失真的印刷电路板和方法 | |
CN105051841A (zh) | 磁器件 | |
AU2012201295A1 (en) | Multi plate board embedded capacitor and methods for fabricating the same | |
JP2012065408A (ja) | Dc−dcコンバータモジュール | |
US20100243310A1 (en) | Printed circuit board | |
JP5920392B2 (ja) | Dc−dcコンバータモジュール | |
CN209748889U (zh) | 电路结构与器件 | |
JP2018164322A (ja) | 送電装置および無線電力伝送システム | |
US10291080B2 (en) | Electric power transmission device and wireless electric power transfer system | |
JP6168189B2 (ja) | Dc−dcコンバータモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |