CN105307390A - 一种pcb板结构 - Google Patents

Abstract

本发明涉及PCB制造领域，具体涉及一种PCB板结构。该PCB板结构包括相互层叠设置的至少四层用于传输信号的信号层和至少两层用于接地的接地层；PCB板结构的顶层和底层均为信号层，信号层的相邻层之中的零层以上为接地层信号层内布置有电源平面，电源平面位于信号层的未布线区域。本发明实施例通过分布于信号层上的电源平面实现电源层的功能，并且信号层的相邻层之中至少有一层为接地层，从而保证信号层的回流路径不会在电源平面与接地层之间形成的回流路径内，从而消除电源完整性、信号完整性和电磁兼容性的问题，大大节省开发时间和研发成本。

Description

一种PCB板结构

技术领域

本发明涉及PCB制造领域，具体涉及一种PCB板结构。

背景技术

PCB板(PrintedCircuitBoard，印制电路板)是电子元器件的支撑体，是电子元器件电气连接的载体，广泛应用于在基于X86(一种复杂指令集)平台的工控主板和医疗主板，ATCA(AdvancedTelecomComputingArchitecture,高级通讯计算机架构)刀片式服务器主板，基于PowerPC(PerformanceOptimizationWithEnhancedRISC–PerformanceComputing，精简指令集架构的)平台的工控主板基于DSP(DigitalSignalProcessing，数字信号处器)、超大规模FPGA(Field－ProgrammableGateArray，现场可编程门阵列)、PowerPC平台的无线基站主板，基于DSP、超大规模FPGA、PowerPC平台的电信主板，基于X86平台的安全存储器、基于交换机芯片平台的100G交换机主板，100G背板等，在这些主板产品开发过程中，经常遇到信号完整性(即信号在传输路径上的质量)问题、电源完整性(即电源在传输路径上的质量)问题和EMC(ElectroMagneticCompatibility，电磁兼容性)的问题。

关于信号完整性，高速PCB板中高速信号、模拟信号对于噪声余量非常敏感，即正常工作时仅能允许非常小的噪声余量，噪声余量超标时会对高速信号的品质构成直接影响，从而直接影响传输信号的质量；另外，关于电源完整性，高速PCB板中的各种高速器件工作时处于开关状态，产生瞬间变化的电流，在经过回流途径上存在的电感时，形成交流压降，从而引起噪声，这种噪声称为同步开关噪声(简称SSN)，并且随着开关器件数目不断增加，芯片工作电压不断减小，电源平面上电源的波动会给系统带来致命的影响；信号速度加快，电源平面因耦合电感而承受不小的压降，电源质量也直接影响最终PCB的信号完整性和EMC。

现有PCB板结构由于信号层处于接地层和电源层之间，从而电源层上的电源平面的回流路径与信号的回流路径之间会产生回路互感效应，从而影响信号层中信号的品质，此外，电源层与接地层之间还形成平板电容，被夹在平板电容之间的信号层会被电源层和接地层之间产生的电磁场所干扰，从而影响信号层的信号品质，当遇到这些信号完整性和电源完整性导致的例如高速差分信号眼图挣不开，电源平面上有很强的噪声、输入和输出(Input/Output，I/O)端口辐射超标等一系列问题时，就不得不对PCB板进行重新设计，然而对PCB板重新设计需要耗费大量的时间和成本，并且很多时候并非一次重新设计就能解决对应问题，从而大大增加成本和延长开发周期。

发明内容

本发明实施例提供了一种PCB板结构，能够解决PCB板设计带来的信号完整性、电源完整性和电磁兼容的问题。

有鉴于此，本发明实施例第一方面提供一种PCB板结构，可包括：

相互层叠设置的至少四层用于传输信号的信号层和至少两层用于接地的接地层；

PCB板结构的顶层和底层均为信号层，信号层的相邻层之中的零层以上为接地层信号层内布置有电源平面，电源平面位于信号层的未布线区域。

结合第一方面，在第一方面的第一种可能的实现方式中，PCB板结构不包含独立的电源层。

结合第一方面，在第一方面的第二种可能的实现方式中，所述信号层的相邻层之中的一层以上为接地层。

结合第一方面，在第一方面的第三种可能的实现方式中，位于顶层和底层之间的信号层为内部的信号层，内部的信号层到内部的信号层的第一参考接地层之间的距离为第一距离，内部的信号层到内部的信号层的第二参考接地层之间的距离为第二距离，第一距离小于第二距离。

结合第一方面，在第一方面的第四种可能的实现方式中，至少两层接地层之中至少一层接地层内布置有电源平面。

结合第一方面，在第一方面的第五种可能的实现方式中，顶层和/或底层内布置有元器件，位于顶层和底层之间的信号层为内部的信号层，元器件的焊盘处设置有与内部的信号层电连接的过孔，焊盘与过孔电连接。

结合第一方面，在第一方面的第六种可能的实现方式中，接地层内布置有电源平面，接地层相邻的信号层内布置有第一信号线路，接地层内的电源平面在信号层上的投影与信号层内的第一信号线路不重叠；

和/或，

接地层内布置有电源平面，与接地层相邻的信号层内布置有电源平面，接地层内的电源平面在信号层上的投影与信号层内的电源平面不重叠。

结合第一方面，在第一方面的第七种可能的实现方式中，顶层上布置有敏感元器件或强干扰元器件，与顶层相邻的接地层内布置有电源平面，与顶层相邻的接地层内的电源平面与顶层上的敏感元器件或强干扰元器件在与顶层相邻的接地层上的投影不重叠；

和/或，

底层上布置有敏感元器件或强干扰元器件，与底层相邻的接地层内布置有电源平面，与底层相邻的接地层内的电源平面与底层上的敏感元器件或强干扰元器件在与底层相邻的接地层上的投影不重叠。

结合第一方面，在第一方面的第八种可能的实现方式中，顶层和/或底层内布置有电源平面，位于顶层和底层之间的内部的信号层内布置有高速信号线路、高频信号线路、强干扰信号线路中的至少一种。

结合第一方面，在第一方面的第九种可能的实现方式中，位于顶层和底层之间的信号层为内部的信号层，内部的信号层内布置有电源平面，与内部的信号层相邻的信号层内布置有敏感信号线路，与内部的信号层相邻的信号层内的敏感信号线路与内部的信号层内的电源平面在与内部的信号层相邻的信号层上的投影不重叠；

和/或，

内部的信号层内布置有第一信号线路和/或低速信号线路，与内部的信号层相邻的信号层内布置有敏感信号线路，与内部的信号层相邻的信号层内的敏感信号线路与内部的信号层内的第一信号线路和/或低速信号线路在与内部的信号层相邻的信号层上的投影相互错开。

结合第一方面，在第一方面的第十种可能的实现方式中，位于顶层和底层之间的内部的信号层的基材铜厚小于1盎司。

结合第一方面，在第一方面的第十一种可能的实现方式中，顶层和底层的基材铜厚小于1盎司，在顶层和底层的非电镀区域贴有防电镀的干膜，顶层和底层在电镀和蚀刻后的非电镀区域的铜厚为电镀前的顶层和底层的基材铜厚。

结合第一方面，在第一方面的第十二种可能的实现方式中，对顶层和/或底层的非电镀区域进行表面工艺处理。

结合第一方面，在第一方面的第十三种可能的实现方式中，顶层和/或位于顶层和底层之间的内部的信号层中布置有高速信号线路或高频信号线路，高速信号线路或高频信号线路采用通孔换层，对传输高速信号线路或高频信号线路的通孔从底层进行背钻处理，且背钻后的与内部的信号层相连接的桩的长度小于等于10mil，桩的长度为内部的信号层到背钻顶端处的距离；

和/或，

底层和/或位于顶层和底层之间的内部的信号层中布置有高速信号线路或高频信号线路，高速信号线路或高频信号线路采用通孔换层，对传输高速信号线路或高频信号线路的通孔从底层进行背钻处理，且背钻后的与内部的信号层相连接的桩的长度小于等于10mil，桩的长度为内部的信号层到背钻顶端处的距离；

和/或，

底层和/或位于顶层和底层之间的内部的信号层中的高速信号线路或高频信号线路采用激光孔和/或激光孔结合埋孔换层，激光孔为M次的叠孔；其中，M为大于等于零的整数。

结合第一方面，在第一方面的第十四种可能的实现方式中，位于信号层内的高速信号线路或和高频信号线路的布线为斜5度至15度角弯折布线，

或，

信号层所在PCB板与用于承载PCB板工作面板之间呈5度至15度夹角。

结合第一方面，在第一方面的第十五种可能的实现方式中，接地层包括第一地平面和第二地平面；其中，

第一地平面和第二地平面采用铜箔、电阻、电容、磁珠或电感短路连接；

或，

第一地平面和第二地平面采用光电耦合器、继电器、变压器隔离连接。

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式或第一方面的第七种可能的实现方式或第一方面的第八种可能的实现方式或第一方面的第九种可能的实现方式或第一方面的第十种可能的实现方式或第一方面的第十一种可能的实现方式或第一方面的第十二种可能的实现方式或第一方面的第十三种可能的实现方式或第一方面的第十四种可能的实现方式或第一方面的第十五种可能的实现方式，在第一方面的第十六种可能的实现方式中，PCB板结构为六层PCB板结构，其中，

顶层、第三层、第四层和底层分别为信号层，第二层和第五层分别为接地层。

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式或第一方面的第七种可能的实现方式或第一方面的第八种可能的实现方式或第一方面的第九种可能的实现方式或第一方面的第十种可能的实现方式或第一方面的第十一种可能的实现方式或第一方面的第十二种可能的实现方式或第一方面的第十三种可能的实现方式或第一方面的第十四种可能的实现方式或第一方面的第十五种可能的实现方式，在第一方面的第十七种可能的实现方式中，PCB板结构为八层PCB板结构，其中，

顶层、第三层、第四层、第六层和底层分别为信号层，第二层、第五层和第七层分别为接地层；

或，

顶层、第三层、第五层、第六层和底层分别为信号层，第二层、第四层和第七层分别为接地层；

或，

顶层、第三层、第六层和底层分别为信号层，第二层、第四层、第五层和第七层分别为接地层；结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式或第一方面的第七种可能的实现方式或第一方面的第八种可能的实现方式或第一方面的第九种可能的实现方式或第一方面的第十种可能的实现方式或第一方面的第十一种可能的实现方式或第一方面的第十二种可能的实现方式或第一方面的第十三种可能的实现方式或第一方面的第十四种可能的实现方式或第一方面的第十五种可能的实现方式，在第一方面的第十八种可能的实现方式中，PCB板结构为十层PCB板结构，其中，

顶层、第三层、第四层、第七层、第八层和底层分别为信号层，第二层、第五层、第六层和第九层分别为接地层；

或，

顶层、第三层、第四层、第六层、第八层和底层分别为信号层，第二层、第五层、第七层和第九层分别为接地层；

或，

顶层、第三层、第五层、第七层、第八层和底层分别为信号层，第二层、第四层、第六层和第九层分别为接地层；

或，

顶层、第三层、第五层、第六层、第八层和底层分别为信号层，第二层、第四层、第七层和第九层分别为接地层；结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式或第一方面的第七种可能的实现方式或第一方面的第八种可能的实现方式或第一方面的第九种可能的实现方式或第一方面的第十种可能的实现方式或第一方面的第十一种可能的实现方式或第一方面的第十二种可能的实现方式或第一方面的第十三种可能的实现方式或在第一方面的第十四种可能的实现方式或第一方面的第十五种可能的实现方式，在第一方面的第十九种可能的实现方式中，PCB板结构为十二层PCB板结构，其中，

顶层、第三层、第五层、第八层、第十层和底层分别为信号层，第二层、第四层、第六层、第七层、第九层和第十一层分别为接地层；

或，

顶层、第三层、第五层、第七层、第八层、第十层和底层分别为信号层，第二层、第四层、第六层、第九层和第十一层分别为接地层；

或，

顶层、第三层、第四层、第六层、第七层、第九层、第十层和底层分别为信号层，第二层、第五层、第八层和第十一层分别为接地层；

或，

顶层、第三层、第五层、第六层、第八层、第十层和底层分别为信号层，第二层、第四层、第七层、第九层和第十一层分别为接地层。

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式或第一方面的第七种可能的实现方式或第一方面的第八种可能的实现方式或第一方面的第九种可能的实现方式或第一方面的第十种可能的实现方式或第一方面的第十一种可能的实现方式或第一方面的第十二种可能的实现方式或第一方面的第十三种可能的实现方式或在第一方面的第十四种可能的实现方式或第一方面的第十五种可能的实现方式，在第一方面的第二十种可能的实现方式中，PCB板结构为十四层PCB板结构，其中，

顶层、第三层、第五层、第六层、第九层、第十层、第十二层和底层分别为信号层，第二层、第四层、第七层、第八层、第十一层和第十三层分别为接地层；或，

顶层、第三层、第五层、第七层、第八层、第十层、第十二层和底层分别为信号层，第二层、第四层、第六层、第九层、第十一层和第十三层分别为接地层；

或，

顶层、第三层、第四层、第六层、第八层、第九层、第十一层、第十二层和底层分别为信号层，第二层、第五层、第七层、第十层和第十三层分别为接地层；

或，

顶层、第三层、第四层、第六层、第九层、第十一层、第十二层和底层分别为信号层，第二层、第五层、第七层、第八层、第十层和第十三层分别为接地层；

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式或第一方面的第七种可能的实现方式或第一方面的第八种可能的实现方式或第一方面的第九种可能的实现方式或第一方面的第十种可能的实现方式或第一方面的第十一种可能的实现方式或第一方面的第十二种可能的实现方式或第一方面的第十三种可能的实现方式或在第一方面的第十四种可能的实现方式或第一方面的第十五种可能的实现方式，在第一方面的第二十一种可能的实现方式中，PCB板结构为十六层PCB板结构，其中，

顶层、第三层、第四层、第六层、第七层、第十层、第十一层、第十三、第十四层和底层分别为信号层，第二层、第五层、第八层、第九层、第十二层和第十五层分别为接地层；

或，

顶层、第三层、第四层、第六层、第八层、第九层、第十一层、第十三、第十四层和底层分别为信号层，第二层、第五层、第七层、第十层、第十二层和第十五层分别为接地层；

或，

顶层、第三层、第五层、第六层、第八层、第九层、第十一层、第十二、第十四层和底层分别为信号层，第二层、第四层、第七层、第十层、第十三层和第十五层分别为接地层；

或，

顶层、第三层、第五层、第七层、第九层、第十层、第十二、第十四层和底层分别为信号层，第二层、第四层、第六层、第八层、第十一层、第十三层和第十五层分别为接地层；

或，

顶层、第三层、第五层、第七层、第八层、第十层、第十二、第十四层和底层分别为信号层，第二层、第四层、第六层、第九层、第十一层、第十三层和第十五层分别为接地层。

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式或第一方面的第六种可能的实现方式或第一方面的第七种可能的实现方式或第一方面的第八种可能的实现方式或第一方面的第九种可能的实现方式或第一方面的第十种可能的实现方式或第一方面的第十一种可能的实现方式或第一方面的第十二种可能的实现方式或第一方面的第十三种可能的实现方式或在第一方面的第十四种可能的实现方式或第一方面的第十五种可能的实现方式，在第一方面的第二十二种可能的实现方式中，PCB板结构为十八层PCB板结构，其中，

顶层、第三层、第五层、第六层、第八层、第十一层、第十三层、第十四层、第十六层和底层分别为信号层，第二层、第四层、第七层、第九层、第十层、第十二层、第十五层和第十七层分别为接地层；

或，

顶层、第三层、第五层、第七层、第九层、第十层、第十二层、第十四层、第十六层和底层分别为信号层，第二层、第四层、第六层、第八层、第十一层、第十三层、第十五层和第十七层分别为接地层；

或，

顶层、第三层、第四层、第六层、第七层、第九层、第十层、第十二层、第十三层、第十五层、第十六层和底层分别为信号层，第二层、第五层、第八层、第十一层、第十四层和第十七层分别为接地层。

从以上技术方案可以看出，本发明实施例具有以下优点：在本发明实施例方案中PCB板结构包括相互层叠设置的至少四层用于传输信号的信号层和至少两层用于接地的接地层，并不包含独立的电源层，而是通过分布于信号层上的电源平面实现现有技术中的电源层的功能，并且信号层的相邻层之中至少有一层为接地层，从而保证信号层的回流路径不会在电源平面与接地层之间形成的回流路径内，而是相互独立的，另外由于电源平面位于信号层的未布线区域，因此电源平面与接地层之间产生的变化电磁场也不会影响到信号层，从而消除电源完整性、信号完整性和电磁兼容性的问题，使得设计的PCB板在没有其他问题PCB板能够一版成功，大大节省开发时间和研发成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术六层PCB板的结构示意图；

图1a是现有技术中两个闭环回路之间的互感效应示意图；

图2是现有技术六层PCB板的电场分布图；

图3是现有技术六层PCB板的另一结构示意图；

图4是现有技术八层PCB板的结构示意图；

图4a是现有技术八层PCB板的另一结构示意图；

图4b是是现有技术八层PCB板的电场分布图；

图5是现有技术八层PCB板的另一结构示意图；

图6是现有技术十层PCB板的结构示意图；

图6a是现有技术十层PCB板的电场分布示意图；

图6b是现有技术十层PCB板的另一结构示意图；

图7是现有技术顶层单端高速信号线路的电磁场分布示意图；

图8是现有技术单端高速信号线路的工作波形示意图；

图9是现有技术单端高速信号线路的另一工作波形示意图；

图10是本发明实施例中的六层PCB板结构的一个实施例图；

图11是本发明实施例中的六层PCB板结构的电场分布图；

图12是英特尔CPU及DDR插槽位置PCB布局结构示意图；

图13是本发明实施例中的PCB板结构中DDR布线的另一个实施例图；

图14是本发明实施例中的PCB板结构的另一个实施例图；

图15是本发明实施例中的PCB板结构的另一个实施例图；

图16是本发明实施例中的PCB板结构的另一个实施例图；

图16a是本发明实施例中的PCB板结构的另一个实施例图；

图17a是本发明实施例中的PCB板结构的另一个实施例图；

图17b是本发明实施例中的PCB板结构的另一个实施例图；

图18是本发明实施例中的PCB板结构信号线路的横截面的梯形图示；

图19a是本发明实施例中的PCB板结构中钻孔处理之前的结构示意图；

图19b是本发明实施例中的PCB板结构中钻孔处理之后的结构示意图；

图19c是本发明实施例中的PCB板结构中添加防电镀干膜之后的结构示意图；

图19d是本发明实施例中的PCB板结构中电镀之后的结构示意图；

图19e是本发明实施例中的PCB板结构中刻蚀处理后的结构示意图；

图20a是本发明实施例中的八层PCB板结构中结构中通孔换层时的电场分布图；

图20b是本发明实施例中的八层PCB板结构中背钻后的结构示意图；

图20c是本发明实施例中的八层PCB板结构中激光孔结合埋孔的结构示意图；

图21a是本发明实施例中的PCB板结构中斜5度～15度角的布线实施例图；

图21b是本发明实施例中的PCB板结构的1x2拼板旋转5度～15度实施例图；

图22a是本发明实施例中的PCB板结构中接地层分区的一个实施例图；

图22b是本发明实施例中的PCB板结构中接地层分区的另一个实施例图；

图22c是本发明实施例中的PCB板结构中接地层分区的另一个实施例图；

图22d是本发明实施例中的PCB板结构中接地层分区的另一个实施例图；

图22e是本发明实施例中的PCB板结构中接地层分区的另一个实施例图；

图23是本发明实施例中的八层PCB板结构的电场分布图；

图24是本发明实施例中的八层PCB板结构的一个实施例图；

图25是本发明实施例中的十层PCB板结构的一个实施例图；

图26是本发明实施例中的十层PCB板结构的电场分布图；

图27a是采用本发明实施例的PCB结构的安全存储器主板的SATA_TX0眼图；

图27b是采用本发明实施例的PCB结构的安全存储器主板的SATA_TX0测试结果图；

图28a是采用本发明实施例的PCB结构的安全存储器主板的SATA_TX1眼图；

图28b是采用本发明实施例的PCB结构的安全存储器主板的SATA_TX1测试结果图；

图29是采用本发明实施例的PCB结构的安全存储器的EMC测试结果图。

附图中各部件标号及说明如下：

1为信号层，11为第一信号线路，111为敏感信号线路，1111为差分信号线路，1112为VGA视频信号线路，1113为模拟信号线路，1121为时钟信号线路，112为强干扰信号线路，1a为DDR数据信号线路，1b为DDR控制和命令信号线路，12为低速信号线路，13为高速信号线路，14为高频信号线路，15为数字信号线路，2为接地层，21为第一地平面，211为数字地平面，22为第二地平面，221为模拟地平面，23为DDR接地平面，3为电源平面，31为DDR电源平面，4为元器件，41敏感元器件，42为强干扰元器件，43为数字器件，44为模拟器件，5为焊盘，6为过孔，61为通孔，62为激光孔，63为埋孔，7为工作面板，8为拼板，91为铜箔，92为电阻，93为磁珠，94为光电耦合器，i为基材，j为防电镀干膜，k为电镀层，p为内存插槽，q为CPU。

61a～61c分别为通孔61的不同部分，a1～a5分别为不同结构PCB板中的高速负载；b1～b5分别为不同结构PCB板中的电源芯片；c1～c7分别为不同结构PCB板中的信号回流路径；d1至d9分别为不同结构PCB板中的电源回流路径；e1～e3分别为不同结构PCB板中产生的变化电场；f1～f3分别为不同结构PCB板中变化电场产生的变化磁场；g1～g5分别为不同结构PCB板中信号传输方向；C1～C2为相互靠近的回流路径。

具体实施方式

本发明实施例提供了一种PCB板结构，能够解决PCB板设计带来的信号完整性、电源完整性和电磁兼容的问题。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

以下分别进行详细说明。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。

本发明实施例中涉及的回路互感效应是指电源平面3中的回流路径包含了信号的回流路径，电源平面3的回流路径上产生噪声、纹波会对信号的回流路径产生感应电压，导致信号品质变差(影响信号品质，尤其是高速信号或高频信号)；如果信号线路与外界I/O接口连接，电源平面3的回路上产生的噪声很可能通过I/O接口的信号线路传导，最终通过I/O接口辐射出去(影响产品EMC)。

根据法拉第电磁感应定律可得知，变化电流在回路中会产生变化的磁场，变化的磁场会产生变化的电场。其中电源平面3回路中的动态电流产生磁场方向可以采用右手螺旋定则来判断，四指所指方向为电流方向，大拇指所指方向为磁场方向。当电源平面3产生同步开关噪声(SimultaneousSwitchNoise,SSN)或地弹时，此时电流变化最剧烈，会在电源平面3的回路上产生巨大的变化的磁场(同时产生变化的电场)，这个磁场是穿越整个电源平面3回路和内层信号回路的闭合磁场，这个变化的磁场会对内层信号的回路产生非常大的干扰。

当电源传输系统产生同步开关噪声(SSN)或地弹时，电源平面3中的电流达极限时(电流变化到最大)，电源平面3回路中的磁场强度达到最大，电场强度为最小值；当电源平面3中电流达到最小时，电场强度达到最大值时，磁场强度为最小值。电源平面3回路中的电场强度与磁场强度始终在发生逆转。这种变化的电场和变化的磁场会对内层信号线路产生巨大的影响，导致信号品质的恶化。

本发明实施例中涉及的平板电容效应是指信号层1被夹在电源平面3与地平面形成平板电容之间，快速翻转变化的电源平面3上会产生高频噪声、纹波，这些噪声、纹波会产生变化的电场，由麦克斯韦位移电流的假说可知，该变化的电场会产生变化的磁场。因内部的信号层1被夹在电源平面3和地平面之间，电源层到地层之间产生变化电场，会作用在信号层1的信号线路上，并在信号回路中感应出电流，造成信号的性能恶化(影响信号的品质，尤其是对噪声非常敏感的差分信号、VGA视频信号、音频信号等)；如果信号线路与外界I/O接口连接，电源平面3的回路产生的噪声很可能通过信号线路的传导，最终通过I/O接口辐射出去(影响产品EMC)。

为避免信号和信号线路之间产生混淆，具体实施例中提到的各种信号是指在信号线路上传输的信号。

数字信号是指在数字信号线路15上传输的信号，数字信号是指自变量是离散的、因变量也是离散的信号，由于数字信号是用两种物理状态来表示0和1的，故其抵抗环境干扰的能力都比模拟信号强很多，数字信号线路15包括高速信号线路13和低速信号线路12；

模拟信号是指在模拟信号线路1113上传输的信号，模拟信号是一种信息参数在给定范围内表现为连续的信号，它包括低频模拟信号和高频模拟信号(也叫高频信号)，高频模拟信号例如射频信号，低频模拟信号例如音频信号。敏感信号线路111的噪声余量较小，对周围的噪声非常敏感，极易受到干扰。

VGA(VideoGraphicsArray，视频图形阵列视频信号)属于敏感模拟信号。

高速信号是指在高速信号线路13上传输的信号，当信号的上升时间小于6倍信号传输延时，即可认为信号为高速信号。例如时钟信号、差分信号、DDR数据信号、DDR控制和命令信号；高速信号包括单端高速信号和差分信号。其中时钟信号包括单端时钟信号和差分时钟信号。

DDR(DoubleDataRate双倍速率同步动态随机存储器)数据信号指在DDR数据信号线路1a上传输的信号。

DDR控制和命令信号指在DDR控制和命令信号线路1b上传输的信号；

高频信号是指在高频信号线路14上传输的信号，高频信号就是工作频率较高的模拟信号，例如射频信号。

射频信号(RadioFrequency，简称RF)是指在射频信号线路上传输的信号，它是一种高频交流变化电磁波信号，它频率范围从300kHz～300GHz之间，高频(大于10kHz)；射频(300kHz-300GHz)是高频的较高频段；微波频段(300MHz-300GHz)是射频的较高频段。射频信号在PCB板信号线路上传输时具备非常强的辐射能力。

低速信号是指在低速信号线路12上传输的信号，例如I²C(Inter－IntegratedCircuit，内部整合电路)、SPI(SerialPeripheralinterface，串行外围设备接口)、1-WireBus(单总线)、GPIO(GeneralPurposeInputOutput,通用输入/输出)、SMBus((SystemManagementBus,系统管理总线)等对周围噪声不敏感、自身干扰较低的信号；

强干扰信号是指在强干扰信号线路112上传输的信号，强干扰信号具有一定辐射能力的信号，例如晶振两端信号线路、时钟信号、非隔离式开关电源中的电感到MOSFET之间信号、非隔离式开关电源中的MOSFET驱动信号、高速总线信号、高电平信号、大电流信号、高dv/dt和高di/dt信号等。

敏感信号是指在敏感信号线路111上传输的信号，例如高速差分信号:25Gbit/s差分信号、PCIE3.0(一种高速串行传输数据信号的总线接口)差分信号、QPI(QuickPathInterconnect，快速通道互联)差分信号、DMI(DirectMediaInterfaceI，直接媒体接口)差分信号、USB3.0(UniversalSerialBus3.0，通用串行总线)差分信号、USB2.0(UniversalSerialBus2.0，通用串行总线)差分信号、HDMI(HighDefinitionMultimediaInterface，高清晰度多媒体接口)差分信号、LVDS差分信号(Low-VoltageDifferentialSignaling，低电压差分信号)、模拟信号等；特别要说明是差分时钟信号虽然属于差分信号，但它不属于敏感信号，它属于强干扰信号。

具体实施例中中提到其它专业术语的解释如下：表层是指PCB板的顶层和底层。

地弹：是一种开关同频噪声现象(SSN)，当高速芯片多个输出缓冲器从1到0同步跳变时，外部负载通过I/O接口向负载接地网络灌入大量的瞬态电流，在高速芯片的封装连线上产生瞬态电势，引起内部电源节点电平相对系统电源产生变化，即发生压降现象。

电源层：电源层一定要布置电源平面3，但不包含任何信号线路。

信号层：信号层1一定要布置信号线路，允许布置电源平面3、接地平面，也可以不布置电源平面3、接地平面。

接地层：完整接地层。但在特殊情况，允许布置极少数电源平面3，例如在DDR区域的接地层位置分割一块DDR电源平面，用于给DDR的控制和命令信号做回流路径和阻抗控制；如果电源平面3较多的情况，而在信号层中布置电源平面无法满足布置要求时，在接地层分割少数电源平面3。请参阅图1，为现有技术六层PCB板的结构示意图，如图1所示，其中，该六层PCB板按照按照顶层(图1所示实施例中简称T)、第二层接地层2(图1所示实施例中简称G2)、第三层信号层1(图1所示实施例中简称S3)、第四层信号层1(图1所示实施例中简称S4)、第五层电源层(图1所示实施例中简称P5)、和底层(图1所示实施例中简称B)的顺序层叠设置，顶层和底层也可为信号层1，高速负载a1和电源芯片b1均设置在顶层，且高速负载a1处和电源芯片b1处分别从顶层到底层穿有过孔6。请参阅图1a，闭合的回流路径C1由S3中的信号线路与G2的接地平面形成，闭合的回流路径C2由G5的电源平面3与G2中的接地平面形成，由回路C2中的电流I2发生变化而使其回路C1产生感应电动势的现象称为互感现象，所产生的电动势为互感电动势。两个彼此靠近的回路C1和回路C2，回路C1中的电流I1产生的磁场与回路C2交链的磁通量为Ψ21,则定义回路C1对C2的互感系数为：

$M_{12}=\frac{{\mathrm{\Ψ}}_{12}}{I_1}$

同理定义回路C2对C1的互感系数为：

$M_{21}=\frac{{\mathrm{\Ψ}}_{21}}{I_2}$

根据法拉第电磁感应定律可知：回路互感效应是由于一个闭环回路的电流变化，通过磁通量变化，在另一个闭环回路产生感应电动势。

因为S3中的高速信号线路13与S4中的低速信号线路12被夹在P5和G2之间形成的电源平面3回流路径d1内，所以S3中的高速信号线路13与S4中的低速信号线路12回流路径都被电源平面3回流路径d1包围，这是一种非常差的回流路径：

其中，由于P5(内含多个电源平面3)离G2太远，P5中的电源平面3与G2之间相隔了两个信号层1，这样电源平面3中的回流路径d1非常远，P5中的电源平面3产生平板电容的效果非常差，容易产生较大的噪声(原则是电源平面3离G2越近，电源平面3中的回流路径d1越小，平板电容的效果越好，噪声越小)。另外，从电源平面3的回流面积来分析：电源平面3离G2越远，它的回流面积越大，它对外辐射能力越强，它产生的噪声越大。

其次，P5中的电源平面3是给高速负载a1供电，所以在电源平面3上有高速变化的电流，而它离G2相对较远，电源平面3的回流特性非常差，PCB板上的SSN效应和地弹产生较大的纹波、噪声，这些纹波、噪声会叠加电源平面3回流中，如果在P5中的电源平面3覆盖区域垂直方向，S3中的信号线路和SS4中的信号线路穿越P5中的电源平面3覆盖区，P5中的电源平面3回流路径d1就会包围了S3中的信号线路和S4中的信号线路，P5中的电源平面3回流路径上动态变化的电流产生变化的磁场，这个磁场通过互感耦合方式叠加在S3中的信号和S4中的信号回流路径上，造成信号的回路受到干扰。

下面对P5中的电源平面3的回流路径干扰S3中的信号线路和S4中的信号线路进行分析。对于S3中的信号线路，由于S3离G2较近，信号回流路径c1的回流特性较好，一般会将S3设置高速信号或高频信号(例如SATA3.0差分信号最高达6Gb/s)，且它们摆幅非常低(例如LVDS的摆幅只有350mV)，S3中的高速信号的噪声余量都非常小，对电源平面3回流产生感应电压的干扰非常敏感。对于S4中的信号，S4以P5中的电源平面3做为信号的回流路径(S4离P5中的电源平面3最近)，而P5中的电源平面3离G2的距离较远，P5中的电源平面3的回流路径c2的回流特性非常差，所以一般会将在S4设置布置低速信号。虽然低速信号的工作频率很低，但是P5中有各种电压类型的电源平面3，S4中的信号还存在跨分割问题，导致S4中的信号回流始终在跳变，最终由P5中的电源平面3跳变到G2平面上。P5中的电源平面3的回流产生的感应电压叠加在S4中的低速信号上，对S4中的低速信号产生较为严重干扰，只是低速信号的噪声余量比高速信号大。遇到一些开关信号、系统复位信号等低速信号，过大的干扰也会影响系统的正常工作。另外I/O接口的低速信号受到电源平面3干扰，可能经I/O接口信号线路通过传导方式将辐射带出去。

对于此类六层PCB板，理想的方案是该六层PCB板结构中各信号层1的回流路径与电源层中各种电源平面3的回流路径是独立的，它们之间回流路径不存在相互包围，这样可以避免回路互感效应对内部两个信号层1带来巨大的影响。

对此类六层PCB板的B来说，由于P5中分布有各种电源平面3，所以B中的信号线路和S4中的信号线路都存在跨分割问题，容易引起信号完整性问题，但B中的信号线路是以P5中的电源平面3为回流路径，没有像S4中的信号线路一样被P5包含在内，B中的信号线路与P5中的电源平面3所产生的回路互感效应没有S4中的信号影响大。

现有技术的六层PCB板还具有平板电容效应，请参阅图2，图2是图1所示六层PCB板的电场分布图，其中P5中的电源平面3和G2形成平板电容，从电容特性可知，在它的两个正负极会形成一个电场e1，这个电场e1会随着高速负载a1的变化，而产生变化电场，由麦克斯韦的位移电流的假说可知，该变化电场还会产生了变化的磁场f1，另外，P5中的电源平面3是给高速负载a1供电(电源平面3中有高速变化的电流)，而P5中的电源平面3离G2的回流地相对较远，P5中的电源平面3的回流特性非常差，它上面产生的纹波、噪声也较大，纹波、噪声会叠加在变化的电场和变化的磁场中。S3中的信号线路和S4中的信号线路被夹在P5中的电源平面3和G2之间，S3中的信号传输方向是g1，S4中的信号传输方向是g2，上述变化的电场会作用在S3中的高速信号与S4中的低速信号之间，在S3中的高速信号与S4中的低速信号上产生感应电流，对两个信号层1产生强烈的干扰。

其中，对高速信号的影响在于：S3中的高速信号工作频率都非常高(例如SATA3.0差分信号最高达6Gb/s)，且它们摆幅非常低(例如LVDS的摆幅只有350mV)，平板电容的两个极板之间产生变化电场，对高速差分信号影响非常大，很可能造成眼图挣不开。

对低速信号的影响在于：S4中的低速信号除了存在跨P5中的电源平面3分割的影响外，还会受到P5中的电源平面3变化的电场的干扰。遇到一些开关机信号、系统复位信号等低速信号，过大的干扰也会影响系统正常工作。另外I/O接口低速信号受到电源平面3干扰，可能将电源平面3上的噪声通过传导方式辐射出去。

可以理解的是，因电源芯片b1到高速负载a1的回流路径的方向d1不会发生变化，所以P5中的电源平面3的极性不会发生变化，只有电源的动态响应在快速变化，所以平板电容中形成电场的极性不会发生变化，变化电场产生磁场的极性也不会发生变化，只有电场强度随电源的动态响应在快速变化，同时磁场的强度也会发生相应的变化。

然而，由于B中的信号是以P5中的电源平面3为回流路径，而P5中的电源平面3本身到G2的回流路径较远，它的噪声较大，且P5中的电源平面3较多，B中的信号与S4中的信号同样存在着回流路径跨分割问题。由于B回流路径没有被P5中的电源平面3到G2的回流包围，B中的信号受到P5中的电源平面3回路互感效应的影响，相对S4中的信号来说，影响小一些。

另外，P5中的电源平面3对B中的信号同样存在平板电容效应，但P5中的电源平面3到G2的电场强度，远比P5中的电源平面3到B中的电场强度要强。而S3中的信号线路和S4中的信号线路正好夹在P5中的电源平面3到G2之间，因此P5中的电源平面3对S3中的信号和S4中的信号的平板电容效应影响是最大的。

由此可见，S3中的信号线路和S4中的信号线路因受到P5中的电源平面3带来的回路互感效应、平板电容效应的影响，会在信号上产生较强的干扰。如果在S3和S4中有到I/O接口的信号，例如USB3.0、HDMI、VGA等信号，上述干扰不仅会影响信号本身的品质，还可能通过信号层1的I/O接口的信号将干扰带去，造成I/O接口辐射超标。

现有技术为了解决现有六层PCB板结构的问题，现有技术还提供出另外一种六层PCB板结构，如图3所示，区别于图1所示的结构，将图1所示的结构中的第四层信号层1改为第四层电源层(图3所示实施例中简称P4)，并将图1所示的结构中的第五层电源层改为第五层接地层2(图3所示实施例中简称G5)，这样P4中的电源平面3以G5为回流路径d2，S3中的信号以G2的地平面为信号回流路径c3，P5中的电源平面3和S3中的信号线路之间形成回路互感效应、平板电容效应的影响非常小。

但这种六层板的层叠也有缺陷：信号的布线只能设置在T、S3、B三层，少了一个信号层1，信号线路的布通率下降了，在信号线路密度较高的复杂设计中，此方案无法满足设计要求。另外，所有电源平面3集中在P4中，当PCB板中的电源种类较多时，电源平面3又存在交叉时，电源平面3会绕很远才能布通，或者电源平面3的布通率非常低。另外，因信号层1的层数受限，高速信号线路13或高频信号线路14(例如射频信号线路)布置在T或B，还会引起产品的辐射超标的风险。

上面对现有技术六层PCB板的结构及缺陷进行了介绍，下面对现有技术八层PCB板的结构和缺陷进行介绍。

请参阅图4，该八层PCB板按照顶层(图4所示实施例中简称T)、第二层接地层2(图4所示实施例中简称G2)、第三层信号层1(图4所示实施例中简称S3)、第四层电源层(图4所示实施例中简称P4)、第五层电源层(图4所示实施例中简称P5)、第六层信号层1(图4所示实施例中简称S6)、第七层接地层2(图4所示实施例中简称G7)、和底层(图4所示实施例中简称B)的顺序层叠设置。

其中，该八层PCB板结构的上面四层和下面四层是对称设置的，因此上面四层和下面四层具有的缺陷也大致相同，以上面四层为例进行介绍。在该八层板的T上设有高速负载a2和电源芯片b2，P4中的电源平面3以G2为回流路径d3，S3以G2为信号线路的回流路径c4，S3中的信号线路的回流路径c4被P4中的电源平面3的回流路径d3包围在其中，P4中的电源平面3上产生的高频干扰，分别通过P4中的电源平面3回路互感耦合作用，会在S3中的信号线路上产生感应电压，叠加在S3中的信号上，造成信号的回流干扰(回路互感效应)。图4b是现有技术八层PCB板的电场分布图，g3为S3中的信号线路传输方向，P4中的电源平面3与G2形成平板电容，在P4中的电源平面3与G2之间形成变化电场e2(随着高速负载a2的变化而变化)，电源平面3上的纹波和高频噪声也会叠加在这个变化电场e2上，同时产生变化磁场f2。而S3中的信号线路被夹在P4中的电源平面3与G2之间，这个变化的电场同时会作用在S3中的信号线路上，产生感应出电流，导致S3中的信号品质恶化。

此外，S3和S6的信号因分别受到P4和P5中的电源平面3带来的回路互感效应、平板电容效应的影响，会在信号线路上产生较强的干扰。如果在S3和S6中有到I/O接口的信号线路，例如USB3.0、HDMI、VGA等信号，上述干扰不仅会影响信号线路本身的品质，还可能通过信号层1上I/O接口的信号线路将干扰带去，造成I/O接口辐射超标。

上述两点缺陷与现有技术六层板的缺陷是类似的，除此之外，现有技术的八层板结构还存在中间的P4中的电源平面3和P5中的电源平面3之间的串扰，具体的，请参阅图4a，图4a是基于图4所示结构基础上另一结构图，其中在B上还设置了高速负载a3和电源芯片b3，P4中的电源平面3回流路径是d4，P5的电源平面3回流路径是d5，P4和P5中的电源平面3都会产生纹波、噪声，因为它们在PCB层叠上相邻，所以它们之间产生的纹波、噪声也相互干扰。并且，两个相邻电源平面3之间的串扰与下列因素有关，其一是两个相邻层的电源平面3之间平行面积越大，串扰就越大，基本上成正比；其二是两个相邻层的电源平面3之间间距越小，串扰就越大，基本上成反正比；其三是两个相邻层的电源平面3离各自的回流地间距越大，串扰就越大，基本上成正比。P4中的电源平面3的回流地为G2,P5中的电源平面3的回流地为G7,由于P4和P5中的电源平面3离各自的回流地较远，所以它们各自在传输过程中，本身就会较大带来的噪声。加上它们之间相邻，原本的噪声和纹波就会叠加在一起，影响更大。

举例来说，两个相邻电源平面3之间的电压差较大时，串扰影响非常大。例如P4中的电源平面3的电平为1.2V，相邻层的P5中的电源平面3的电平为12V，它们之间的压差达11.8V，因12V电源平面3上的噪声余量和纹波都明显比1.2V电源平面3大很多，12V电源平面3上的噪声和纹波会通过串扰方式叠加给1.2V电源平面3。

此外，针对现有技术的八层PCB板结构的问题，现有技术还提供了一种八层PCB板结构，请参阅图5，图5所示八层PCB板结构与图4所示八层PCB板结构的区别在于，将原本第五层电源层，即P5改为第五层接地层2(图5所示实施例中简称为G5)。

从图5中可以看出，P4中的电源平面3以G5为回流路径d6，S3中的信号以G2的地平面为信号回流路径c5，P4中的电源平面3和S3中的信号线路之间形成回路互感效应、平板电容效应的影响非常小，还避免了两个相邻电源平面3存在的串扰问题。但这种8层板的层叠也有缺陷：所有电源平面3集中在P5中，当整个PCB板电源平面3种类较多，且电源平面3又存在交叉时，电源平面3必须绕很远才能布通，或者电源布通率非常低，无法满足设计要求。

上面对现有技术八层PCB板的结构及缺陷进行了介绍，下面对现有技术十层PCB板的结构和缺陷进行介绍。

请参阅图6、图6a和图6b，该十层PCB板按照顶层(图6所示实施例中简称T)、第二层接地层2(图6所示实施例中简称G2)、第三层信号层1(图6所示实施例中简称S3)、第四层信号层1(图6所示实施例中简称S4)、第五层电源层(图6所示实施例中简称P5)、第六层电源层(图6所示实施例中简称P6)、第七层信号层1(图6所示实施例中简称S7)、第八层信号层1(图6所示实施例中简称S8)、第九层接地层2(图6所示实施例中简称G9)、和底层(图6所示实施例中简称B)的顺序层叠设置。

其中，图6是现有技术十层PCB板的结构示意图，在图6中，T上设有高速负载a4和电源芯片b4，P5中的电源平面3以G2为电源平面3的回流路径d7，S3中的信号以G2为信号的回流路径c6，S4中的信号以P5中的电源平面3为信号的回流路径c7,P5中的电源平面3的回流路径d7将S3、S4中的信号回流路径包含在其中，P5中的电源平面3产生纹波和噪声通过回路互感效应传递给S3和S4中的信号线路，导致S3和S4中的信号受到干扰。

其中，图6a是现有技术十层PCB板的电场分布示意图，在图6a中，P5中的电源平面3与G2之间产生变化的电场e3，变化的电场e3产生变化磁场f3，S3中的信号传输路径为g4，S4中的信号传输路径为g5。P5中的电源平面3上的动态变化的噪声，会在P5中的电源平面3到G2之间产生变化电场(位移电流)，通过平板电容效应干扰S3中的信号和S4中的信号。

其中，图6b是现有技术十层PCB板的另一结构示意图；在图6b中，在B中还设有高速负载a5和电源芯片b5，P5中的电源平面3以G2为回流路径d8，P6的电源平面3以G9为回流路径d9，P5和P6的电源平面3之间还存在较严重串扰问题。

可以看出，该十层PCB板中的问题与八层PCB板的问题基本是类似的，具体的可参见图1所示的六层PCB板和图4所示的八层PCB板结构。此处不再赘述。

此外，现有技术的十二层PCB板至十八PCB板乃至更多层的PCB板也存在上述缺点。

具体的，上述现有PCB板设计中还存在的一个问题是在表层(即T和B)布置高速信号线路13或高频信号线路14时，极易造成PCB板对外辐射超标，具体可参见图7至图9。图7是顶层单端高速信号线路的电磁场分布示意图；图8是现有技术单端高速信号线路的工作波形示意图；图9是现有技术单端高速信号线路的另一工作波形示意图。单端高速信号线路的变化的电场会沿信号线路表面向周围发散，形成位移电流，其中，变化的电场主要集中在信号线路本体到参考平面(例如接地层2中的接地平面)之间。当信号在跳变时，会产生变化电场(位移电流)，变化电场会产生变化磁场。

图8和图9是单端高速信号的工作波形示意图，单端高速信号在上升沿和下降沿跳变时，此时是整个周期中的di/dt、dv/dt变化最快的时刻，所以在上升沿和下降沿都容易产生过冲。高速信号的高次谐波分量基本都是上升沿和下降沿的过冲产生，导致信号质量变差，EMI辐射超标。特别是单端时钟信号(高速信号中的一种)一定要关注它的上升沿和下降沿，防止它对PCB板内其它信号的干扰，防止它对外辐射。

上面对现有技术中的六层PCB板、八层PCB板和十层PCB板的结构及缺陷进行了介绍，下面对本发明实施例方案进行介绍，请参阅图10和图11，图10是本发明实施例的PCB板结构的一个实施例图，图11是本发明实施例中的六层PCB板结构的电场分布图，如图10和图11所示，该PCB板可包括：

相互层叠设置的至少四层用于传输信号的信号层1和至少两层用于接地的接地层2；

PCB板结构的顶层(图10和图11所示实施例中简称T)和底层(图10和图11所示实施例中简称B)均为信号层1，信号层1的相邻层之中的零层以上为接地层2，信号层1内布置有电源平面3，电源平面3位于信号层1的未布线区域。

由此可知，在本发明实施例方案中PCB板结构包括相互层叠设置的至少四层用于传输信号的信号层1和至少两层用于接地的接地层2，并不包含独立的电源层，而是通过分布于信号层1上的电源平面3实现电源层的功能，并且信号层1的相邻层之中至少有零层为接地层2，从而保证信号层1的回流路径不会在电源平面3与接地层2之间形成的回流路径内，而是相互独立的，另外由于电源平面3位于信号层1的未布线区域，因此电源平面3与接地层2之间产生的变化电场也不会影响到信号层1，最大限度降低了信号层1中电源平面3对相邻层中信号线路的影响，大大改善了高速PCB板中的信号的质量(信号完整性)、电源质量(电源完整性)和电磁兼容性(EMC)，使得通过本发明实施例设计的PCB板在没有其它问题(例如原理图方案的正确性等)的情形下，PCB板基本上能够一版成功，大大节省开发时间和研发成本。

需要说明的是，本实施例以及后续实施例中提及的电源平面3优选分配在信号层1，在接地层2中设置极少数电源平面3，因而本发明实施例以及后续实施例中并不存在仅设置有电源平面3的单独电源层。

需要说明的是，本发明实施例以及后续实施例中电源平面3包括两种不同的形式，在接地层2和信号层1中布置的电源平面3实际是具有一定面积的一个导电平面，该导电平面的形状有多种，例如可以是一条具有一定宽度线形的布线铜箔(例如线宽为10mil以上的布线铜箔)，又例如是一块矩形或者其他不规则形状(如多边形等)的较大面积的铜箔，对于电流较大的电源平面3，则要设计成面积较大的平面，即矩形或其他不规则形状以满足其通流要求，并减小流经铜箔上的压降，还可以利用电源平面3与地平面形成的平板电容，滤除电源平面3上的高频噪声，这是本发明中优选方案；而对于电流非常小且对噪声要求不严格的电源网络，可设置具有一定宽度线形的布线铜箔，同样符合设计要求，例如给电阻做上拉的电源等，这种设计只限于信号层1中应用，不适合布置在接地层2中。

举例来说，图10中以六层PCB板进行介绍，可包括四层用于传输信号的信号层1和两层用于接地的接地层2。图10中的六层PCB板，其中四层信号层1分别为，顶层(图10和图11所示实施例中简称T)、底层(图10和图11所示实施例中简称B)、第三层(图10和图11所示实施例中简称S3)和第五层(图10和图11所示实施例中简称S5)，两层接地层2分别为第二层(图10和图11所示实施例中简称G2)和第五层(图10和图11所示实施例中简称G5)。从图10和图11中可以看出，电源平面3分布于各信号层1上，并且设置于各信号层1的未布线区域，并且各信号层1中布置有各类信号线路，。

可以理解的是，采用该六层PCB板的结构，能够使得不管是T和B中的电源平面3，还是S3中的电源平面3和S4中的电源平面3，它们均分别与G2或G5相邻。S3中的电源平面3与G2、S4中的电源平面3与G5分别形成耦合非常好的平板电容，回流面积非常小，对外造成辐射和干扰能力也较小。此外，S3中的电源平面3到相邻的G2之间没有包含S4中的信号线路，S4中的电源平面3到相邻的G5之间没有包含S3中的信号线路。

S3中的信号和电源平面3及S4中的信号和电源平面3都有各自独立的回流路径，S3中的电源平面3对相邻的S4中的信号造成的平板电容效应和回路互感效应影响非常小，S4中电源平面3对相邻的S3中的信号造成的平板电容效应和回路互感效应影响非常小。其次，因S3和S4中的电源平面3的回流路径非常小，平板电容的滤波效果非常好，它对外辐射的能力大大减弱，对S3中的信号线路和S4中的信号线路造成的EMI影响也非常小。让S3中的电源平面3和G2的距离尽量靠近，让S4中的电源平面3和G5的距离尽量靠近，这样可以明显减小电源平面3上的噪声。最后，这种设计兼顾了信号完整性(信号品质得到保证)、电源完整性(电源品质得到保证)、EMC(电源噪声带来EMI辐射大大减弱)，能使得很多工控主板、安全存储器主板、刀片式服务器主板、无线基站主板等产品都一版成功，没有信号问题、电源问题、EMC问题。

采用X86平台AtomD410系列CPU(CentralProcessingUnit，中央处理器)设计的医疗主板，因采用现有技术6层板的层叠结构(如图1所示层叠结构)，PCB打样板后测试，发现高速信号波形不符合要求(信号完整性问题)，电源噪声非常大(电源完整性问题)，EMI辐射严重超标(EMC问题)，打8kV静电测试时整个产品死机，ESD(Electro-Staticdischarge，静电泄放)测试辐射无法通过。PCB设计改版5次才勉强通过，大大延长开发周期，增加巨额的开发成本。

而采用X86平台AtomD410系列CPU设计的工控主板(电力设备专用)，因采用本发明中推荐的6层PCB板的层叠设计方案，产品一次性投板成功，没有信号完整性和电源完整性问题,EMC过ClassB，ESD测试一切正常。

采用X86平台Atom系列CPU设计安全存储器，因采用本发明中推荐的十层PCB板的层叠设计方案，产品一次性投板成功，没有信号完整性和电源完整性问题,EMC过ClassB还有非常大余量。该系列CPU设计的产品，Intel公司推荐的12层板层叠(采用现有技术12层PCB板层叠),本发明中推荐层叠设计方案不仅比Intel公司推荐12层板层叠成本降低20％，而且各方面的指标都比Intel公司公板(采用现有技术设计的12层板层叠)要优。

采用X86平台设计的工控主板，因采用本发明中推荐的8层PCB板的层叠设计方案，产品一次性投板成功没有信号完整性和电源完整性问题,EMC过ClassB。

采用X86平台设计的工控载板(载板需要与COM-E主板配合使用)，产品一次性投板成功，没有信号完整性和电源完整性问题,EMC顺利通过ClassB的测试。可以看出，本发明实施例中并不包含独立的电源层，而是将电源平面3分布于各个信号层1中。

作为可选的方案一，信号层1的相邻层之中至少有一层为接地层2。

信号层1的相邻层之中至少有一层为接地层2是指信号层1的相邻层有一层为接地层2或信号层1的相邻层有两层为接地层2。其中，以六层PCB板结构和八层PCB板结构进行说明，也可用于十层PCB板结构至十八层PCB板结构，超过十八层PCB板结构的适应的情形也类似。例如图10六层板结构中的T和S3相邻层只有一个接地层2为G2，B和S4相邻层只有一个接地层2为G5。图24给出本发明实施例的八层PCB板的实施例图，层叠结构从顶层到底层的顺序分别为：顶层(图24所示实施例中简称T)、第二层接地层2(图24所示实施例中简称G2)、第三层信号层1(图24所示实施例中简称S3)、第四层信号层(图24所示实施例中简称S4)、第五层接地层2(图24所示实施例中简称G5)、第六层信号层1(图24所示实施例中简称S6)、第七层接地层2(图24所示实施例中简称G7)和底层(图24所示实施例中简称B)。从图24中可以看出，T和S3的相邻层只有一个接地层2为G2，B的相邻层只有一个接地层2为G7，但S6的相邻层有两个接地层2分别为G5和G7，其中S6到G7距离比S6到G5更近，S6中的信号线路和电源平面3以G5为回流路径。

作为可选的方案二，位于所述顶层和所述底层之间的信号层为内部的信号层，所述内部的信号层到所述内部的信号层的第一参考接地层之间的距离为第一距离，所述内部的信号层到所述内部的信号层的第二参考接地层之间的距离为第二距离，所述第一距离小于所述第二距离。

其中，以六层PCB板结构进行说明，也可用于八层PCB板结构至十八层PCB板结构，超过十八层PCB板结构的适应的情形也类似。第一距离在图10所示实施例中为S3与G2之间的距离和/或S4与G5之间的距离，其中G2为S3的第一参考接地层，G5为S4的第一参考接地层；而第二距离在图10所示的实施例中为S3与G5之间的距离和/或S4与G2之间的距离，其中G5为S3的第二参考接地层，G2为S4的第二参考接地层。第二距离大于第一距离意味着S3与G5之间的距离要大于S3与G2之间的距离，和/或S4与G2之间的距离要大于S4与G5之间的距离，按照选择距离最近的回流路径为原则，能够使得S3中的各类信号线路以G2作为信号回流路径，S4中的各类信号线路以G5作为信号回流路径，分布于各信号层1中的电源平面3拥有各自独立的电源回流路径，因此所有内部的信号层1中的各类信号线路以及电源平面3均具有各自独立的回流路径，不会出现电源平面3的回路干扰信号回路的问题。以S3为例进行说明，S3与G2之间的距离小于S3与G5之间的距离，S3中的电源平面3到G2之间产生变化的电场强度比S3中的电源平面3到G5要强，因此S3中的电源平面3产生的平板电容效应对S4中的信号线路影响非常小。第一距离小于第二距离，还有利于减小信号层1中的信号线路与相邻信号层1中的信号线路之间的串扰。

又举例来说，如图24所示8层PCB板结构，其中S6的相邻层有两个接地层2分别为G5和G7，其中S6到G7距离比S6到G5更近，所以G5为S6的第二参考接地层，G7为S6的第一参考接地层，S6到G5的距离为第一距离，S6到G7的距离为第二距离，S6中的信号线路和电源平面3以G5为回流路径。

关于平板电容效应，图11中给出了六层PCB板中电源平面3和接地层2形成的电场的分布图，可以看出，由于S3到G2之间的距离非常近，S4到G5之间的距离非常近，其形成的回流面积比较小，以S3中的电源平面3为例，该S3中的电源平面3到G2产生的电场中并没有包含任何信号线路，并且由于S3与G5的距离非常远，该S3的电源平面3与G5形成的电场比较弱，即便该电场在S4中的投影区域具有S4中的信号线路，对该信号线路的影响也会非常小。其中，第一距离和第二距离还必须满足单端信号线和差分信号线路的阻抗要求，业界常用差分信号线路的阻抗规格为100欧姆，单端信号线路的阻抗规格为50欧姆，在英特尔X86平台中差分信号线路的阻抗规格还有85欧姆，单端信号线路的阻抗规格还有55欧姆。影响单端信号线和差分信号线路阻抗的主要因素有信号线路的线宽、信号线路到参考平面的距离、PCB板的介电常数、信号线路的铜箔的厚度有关(差分信号线路的阻抗还与差分信号线路对内的线间距有关)。其中，内部的信号层1中的信号线路到参考平面的距离包含了第一距离和第二距离，第一距离对信号线路的阻影响最大(如果内部的信号层1中的信号线路的其它参数都不变，它到第一参考接地层的距离越小，阻抗就小)。

第一距离小于第二距离，且它们之间差距越大，内部的信号层1中的电源平面3对相邻信号层1中的信号线路产生的回路互感效应和平板电容效应的影响就越小，同时信号层1中的信号线路与相邻信号层1中的信号线路之间的串扰越小。

在开发电力工控主板(IntelX86平台)时，采用了本发明中推荐的一种六层PCB板层叠结构。其中，PCB板总厚度为62.4mil(约1.6mm)，S3到G2的距离为3mil(第一距离),S4到G5的距离为3mil(第一距离),S3到G5的距离为43.2mil(第二距离),S3到G2的距离和S4到G5的距离远远大于S3到S4的距离。在S3布置USB2.0差分信号线路、LVDS差分线路、VGA视频信号线路1112等敏感信号线路，在S4布置各种电源平面3，该产品一次性投板成功，没有信号完整性、电源完整性问题和电磁兼容问题。举例说明一下，S3中的4组USB2.0差分信号线路与S4中的VCC5DUAL电源平面3相邻的长度为380Mil～420Mil之间，S3中的4对LVDS差分信号线路与S4中的VCC1V05电源平面3相邻的长度为370Mil～382Mil之间，S3中的3根RGBVGA视频信号线路1112与S4中的VCC1V05电源平面3相邻的长度为571Mil～687Mil之间。S3中的USB2.0差分信号线路、LVDS差分线路、VGA视频信号线路1112与S4中的各种电源平面3相邻有一定长度，但是它们都有各自回流参考地，电源平面3带来的回路互感效应和平板电容效应影响非常小，各项测试后，没有发现这些信号线路上有信号完整性问题和电源完整性问题。S3中的USB2.0差分信号线路和VGA视频信号线路1112属于I/O接口信号线路，但没有发现USB接口和VGA接口有辐射超标的问题,EMC测试一次通过ClassB，上述六层PCB板层叠结构中的材料及厚度如下表1所示：

表1

所在层

材料

厚度(mil)

数
			T	基材铜厚+电镀	1.8
	绝缘介质	4
			G2	基材铜厚	1.2
	绝缘介质	3
			S3	基材铜厚	1.2
	绝缘介质	39
			S4	基材铜厚	1.2
	绝缘介质	3
			G5	基材铜厚	1.2
	绝缘介质	4
			B	基材铜厚+电镀	1.8
	PCB总板厚	62.4

作为可选的方案三，至少两层接地层2之中至少一层接地层2内布置有电源平面3。

举例来说，如图12和图13所示，图12是英特尔CPU(DoubleDataRate双倍速率同步动态随机存储器)及DDR插槽位置PCB布置结构示意图，图13是本发明实施例中的六层PCB板结构中DDR布线的另一个实施例图，图12中p为内存插槽，q为CPU。

其中，对于采用英特尔公司X86平台的CPU设计工控主板、医疗主板、ATCA刀片式服务器主板或ARM架构CPU设计的安全存储器等产品，CPU都会带有DDR。出于成本上的考虑一般主板的顶层和或底层会布置DDR数据信号线路1a、DDR控制和命令信号线路1b。DDR数据信号线路1a以相邻的接地层2的接地平面做参考(用于给DDR数据信号1a线路做回流路径和阻抗控制)，而DDR控制和命令信号线路1b在相邻的接地层2的投影区必须分割面积大致相等的DDR电源平面31(DDR3的电源电压为1.5V)，也就是说顶层或底层中的DDR控制和命令信号线路1b的投影必须落在相邻接地层中的DDR电源平面31中，DDR电源平面31用于给顶层和或底层的DDR控制信号线路和命令信号线路1b做参考(用于给DDR控制和命令信号线路1b做回流路径和阻抗控制)。而与DDR控制和命令信号线路1b同层的DDR数据信号线路1a的投影不能落在相邻接地层中的DDR电源平面31中，否则DDR数据信号线路1a的回流路径存在跨分割的风险。

从图13可以看出DDR控制和命令信号线路1b在G2和G5中的投影区布置有1.5VDDR的电源平面31；DDR控制和命令信号线路1b在S3和S4中的投影区布置有DDR接地平面23，用于给设置在G2和G5中的1.5VDDR电源平面31做回流路径，让G2中的DDR电源平面31与S3中的DDR接地平面23形成平板电容，减小DDR电源平面31上的噪声。让G5中的DDR电源平面31与S4中的DDR接地平面23形成平板电容，减小DDR电源平面31上的噪声。

需要说明的是，图13给出的是六层PCB板结构DDR布线的实施例图，该CPU和DDR布线也可用于八层PCB板结构至十八层PCB板结构，超过十八层PCB板结构的适应情形也类似。DDR数据信号线路1a、DDR控制和命令信号线路1b也可走在PCB板结构内部的信号层1中，同时需要DDR控制和命令信号线路1b的投影落在相邻的接地层2中的DDR电源平面31上。

作为可选的方案四，顶层和/或底层内布置有元器件4，位于顶层和底层之间的信号层1为内部的信号层1，元器件4的焊盘5处设置有与内部的信号层1电连接的过孔6，焊盘5与过孔6电连接。

其中，如图14所示，以六层PCB板结构进行说明，也可用于八层PCB板结构至十八层PCB板结构，超过十八层PCB板结构的适应情形也类似。图14是本发明实施例的六层PCB板结构中过孔结构的实施例图，其中，S3和S4中的竖直线填充图案指的是在S3和S4中的信号线路和/或电源平面3，该信号线路可以是布置在信号层上的任意信号线路和/或电源平面3。顶层和/或底层上的元器件4在进行信号传输时，相互传输信号的元器件4包含两种情况:

a、相互传输信号的元器件4均位于顶层或底层；

b、一部分元器件4设置在顶层，另外一部分元器件4设置在底层上。

其中，不管是哪种情况，顶层和底层上都不布置电源平面3和信号线路(由于扇出所布置的线路除外)。信号线路采用过孔换层的方式将元器件4的焊盘5换层到内部的信号层1，并选取位于顶层和底层之间的中间的信号层1作为承载信号和电源平面3的信号层，具体的，如顶层和底层上分别设置一元器件4，顶层元器件4的焊盘5处打过孔6至S3中的信号线路，而后，底层元器件4为了接收信号，需要在底层元器件4的焊盘5处打过孔6至S3中的信号线路，由于过孔6与焊盘5之间是电连接的，此时，顶层元器件4发出的信号首先经过顶层元器件4的焊盘5，而后经过过孔6抵达S3中的信号线路，再通过与底层元器件4的焊盘5连接的过孔6，通过该过孔6使信号传输至底层元器件4，从而能够使得信号线路无需布置在顶层和底层上。

需要说明的是，除了顶层元器件4和底层元器件4的组合外，设置在同层元器件4，例如顶层元器件4和顶层元器件4之间，也可采用上述过孔6换层方式，切换到内部的信号1进行信号传输，无需在顶层和底层布置信号线路和电源平面3。

过孔6与元器件4的焊盘有两种连接方式：

A、在PCB板顶层和/或底层放置元器件4，从元器件4焊盘5引出一段非常短的信号线路或铜箔打过孔换层(即扇出线路)，将所有信号线路和电源平面3从PCB板的内部的信号层1传输，而顶层和底层在顶层和底层除了有上述的扇出线路，不布置任何信号线路和电源平面3。

B、在元器件4焊盘5上打过孔换层，将所有信号线路和电源平面3从PCB板的内部的信号层1传输，而顶层和底层只分布元器件4及元器件4的焊盘5，将过孔6设置在焊盘5上(即盘中孔)，顶层和底层不布置任何信号线路和电源平面3(包括扇出线路)。过孔6可以采用通孔61设计，但过孔6需要进行树脂塞孔，在焊盘5钻孔位置还需要进行电镀填铜处理，从而不会影响元器件4的上锡和焊接操作。过孔6也可以采用激光孔62直接设置在焊盘5上换层。

采用此方式由于整个信号线路和电源平面3在PCB板表层几乎看不到，此方案比较适合保密要求较高的产品(例如军工产品)。另外，因高速信号线路13或高频信号线路14设置在内层，PCB板的电磁兼容性比较好。但这种方式因顶层和底层不布置电源平面3和信号线路，会浪费顶层和底层的布线空间，额外需设置更多PCB层数，增加PCB板的成本。如果设计中还用到盘中孔或激光孔62，成本还会成倍的增加。

作为可选的方案五，接地层2内布置有电源平面3，与接地层2相邻的信号层1内布置有第一信号线路11，接地层2内的电源平面3在信号层1上的投影与信号层1内的第一信号线路11不重叠。

和/或，接地层2内布置有电源平面3，与接地层2相邻的信号层1内布置有电源平面3，接地层2内的电源平面3在信号层1上的投影与信号层1内的电源平面3不重叠。

需要说明的是，整个PCB设计过程中，电源平面3和信号线路基本上要求合理布置在各个信号层1中，如果还有少量的电源平面3无法布置(器件较多、PCB布线太密)，又有成本上考虑(比如需要限制PCB层数)，遇到这种情况，则需要在接地层2布置少量电源平面3。

其中，与接地层2相邻的信号层1内布置有电源平面3和接地层2内布置有电源平面3都是面积较大的电源平面3，该不重叠两个电源平面3之间的投影是完全分离的。

其中，第一信号线路11包括：强干扰信号线路112和/或敏感信号线路111。以图10所示的六层PCB板结构为例，也可用于八层PCB板结构至十八层PCB板结构，超过十八层PCB板结构的适应情形也类似。图10中的G5上设置有电源平面3，G5的相邻层有S4以及B，在S4中设有电源平面3和/或强干扰信号线路112。以S4为例，该G5上设置的电源平面3在S4上的投影与S4上的电源平面3和/或强干扰信号线路112不重叠，电源平面3采用此方式在G5上设置电源平面3能够使得S4和G5上的电源平面3不为相邻设置，从而避免了相邻的两个电源平面3之间的干扰。另外，G5上设置的电源平面3也不会对S4中设置的强干扰信号线路112造成影响，以B为例与以S4为例类似，不再赘述。

又举例来说，如图15所示，图15是本发明实施例中的PCB板结构的另一个实施例图，如在G5布置电源平面3，如果在S3布置有敏感信号线路111和电源平面3，在T中布置有强干扰信号线路112和电源平面3，T中的强干扰信号线路112和T中的电源平面3与G2中的电源平面3不能相重叠，S3中的敏感信号线路111和S3中的电源平面3与G2中的电源平面3不能相重叠，否则会带来以下问题：

A、敏感信号线路111参考G2中的电源平面3，敏感信号到接地层2中回流路径较远，加上G2中的电源平面3因远离相邻G5的接地平面，所以G2中的电源平面3上面的噪声较大，G2中的电源平面3会干扰敏感信号线路111，从而影响敏感信号的质量；另外敏感信号线路111在G2上投影还有可能分布在G2的接地平面和G2上的电源平面3之间，引起敏感信号线路111的回流路径跨分割问题，导致信号回流产生剧烈的跳变，造成信号品质不符合要求，还可能带来严重辐射问题。敏感信号线路111的相邻层原则上要参考接地层2的接地平面，除非芯片的资料要求参考其本身的供电电源平面3。

B、在T布置强干扰信号线路112，而强干扰信号线路112在G2中的投影不能与G2中的电源平面3重叠。强干扰信号线路112在相邻的接地层2投影与该电源平面3相重叠，强干扰信号线路112上的噪声到地回流路较远，它本身噪声就很大，可能会引起空间上辐射增加，还会干扰相邻G2上的电源平面3，造成G2上的电源平面3噪声过大，影响G2上的电源平面3所带负载的正常工作。强干扰信号线路112的相邻层原则上都要参考接地层2的接地平面，除非芯片的具有特殊要求需要参考其本身的供电电源平面3。

C、S3中的电源平面3、顶层的电源平面3与G2中的电源平面3相互重叠，它们之间将会产生非常严重的平板电容效应和回路互感效应，三者之间产生非常大的噪声干扰，严重影响三个电源平面3的品质。

在G5布置少量的电源平面3，在其相邻的信号层1的投影区域，允许布置对周围噪声敏感度不高、自身干扰较小的一些低速数字信号线路，例如I²C、SPI(SerialPeripheralInterface，串行外设接口)、1-WireBus、GPIO(GeneralPurposeInputOutput，通用输入/输出)、SMBus等低速信号线路。

作为可选的方案六，如图16所示，以六层PCB板结构进行说明，也可用于八层PCB板结构至十八层PCB板结构，超过十八层PCB板结构的适应情形也类似。图16是本发明实施例中的PCB板结构的另一个实施例图，顶层上布置有敏感元器件41或强干扰元器件42，与顶层相邻的接地层2内布置有电源平面3，与顶层相邻的接地层2内的电源平面3与顶层上的敏感元器件41或强干扰元器件42在与顶层相邻的接地层2的上投影不重叠；

和/或，

底层上布置有敏感元器件41或强干扰元器件42，与底层相邻的接地层2内布置有电源平面3，与底层相邻的接地层2内的电源平面3与底层上的敏感元器件41或强干扰元器件42在与底层相邻的接地层2的上投影不重叠。

其中，PCB板的两个表层(即顶层或是底层)的敏感元器件41或是强干扰元器件42在相邻的接地层2中的投影与该接地层2中的电源平面3不重叠。

可以理解的是，由于接地层2中的电源平面3离相邻的接地层(回流地)非常远，该电源平面3到回流路径较远，它上面的噪声相对较大。如果敏感元器件与相邻的接地层中的电源平面3重叠，电源平面3的噪声就会干扰敏感元器件41，从而影响敏感元器件41的正常工作。敏感元器件41主要有模拟锁相芯片，射频芯片和音频芯片等；对强干扰元器件42来说，如果重叠的情况下，强干扰元器件42上强干扰源信号到地回流路较远，它本身噪声就很大，可能会引起空间上的辐射增加，还会干扰相邻接地层2上电源平面3，造成该电源平面3上的噪声过大，影响电源平面3所带负载正常的工作。强干扰元器件42的相邻层基本上都要参考接地层2，除非芯片的资料要求参考其本身供电电源平面3。强干扰元器件42包括晶振、时钟驱动芯片、继电器、非隔离式开关电源中的MOSFET和储能电感等。

作为可选的方案七，顶层和/或底层内布置有电源平面3，位于顶层和底层之间的内部的信号层1内布置有高速信号线路13、高频信号线路14、强干扰信号线路112中的至少一种。其中，以图16a为例，以六层PCB板结构进行说明，也可用于八层PCB板结构至十八层PCB板结构，超过十八层PCB板结构的适应情形也类似。图16a是PCB板结构的另一个实施例图为例，其中，高速信号线路13、高频信号线路14或强干扰信号线路112设置在S3或是S4，而将电源平面3尽量布置在T和B中。这样设置的具有以下两方面的优点：其一，流过电源平面3中的电流较大，电源平面3会发热，而电源平面3设置在T和B，它的散热能力和通流能力明显比设置在T和B之间的信号层1要强很多；其二，高频信号线路14、高速信号线路13或强干扰信号线路112设置在T和/或B中，因高速信号线路13、高频信号线路14以及强干扰信号线路112工作时的di/dt、dv/dt非常大，对外辐射的能力非常强，很容易造成整个产品的辐射超标；而电源平面3设置在T和/或B，整个电源平面3上有各种容值的电容(例如低频的固态电容或钽电容、高频陶瓷电容)，可以滤除几十kHz到上百MHz频段的噪声，另外T中的电源平面3与G2地平面形成平板电容，B中的电源平面3与G5地平面形成平板电容，可以滤除上GHz频段的噪声，因此设置在T和/或B中的电源平面3只要相邻层有完整接地层，T和/或B中的电源平面3没有空间辐射能力。

采用IntelIvyBridge系列的CPU(X86平台)设计的工控主板，在该主板的T布置高速信号线路13(例如100MHz差分时钟信号线路、PCIE2.0差分信号线路等)，在测试过程中经常发现，高速信号线路13容易出现辐射超标问题，尤其是100MHz的差分时钟信号线路出现机率较高，后续采用本发明实施例方案改板将100MHz差分时钟信号线路、PCIE2.0差分信号线路从T更改到内部的S3层，辐射超标问题彻底解决。

对于辐射能力非常强的高速信号线路13或高频信号线路14，需要将该高速信号线路13或高频信号线路14布置在PCB板的内部的信号层1内，将电源平面3设置在表层(T和/或B)，这样在有限PCB层数上，合理分配了高速信号线路13或高频信号线路14与电源平面3之间空间，并能够兼顾PCB的成本(PCB层数)、信号完整性、电源完整性、电磁兼容性四者之间错纵复杂的逻辑关系。

作为可选的方案八，位于顶层和底层之间的信号层1为内部的信号层1，内部的信号层1内布置有电源平面3，与内部的信号层1相邻的信号层1内布置有敏感信号线路111，与内部的信号层1相邻的信号层1内的敏感信号线路111与内部的信号层1内的电源平面3在与内部的信号层1相邻的信号层1上的投影不重叠；

和/或，

内部的信号层1内布置有第一信号线路11和/或低速信号线路12，与内部的信号层1相邻的信号层1内布置有敏感信号线路111，与内部的信号层1相邻的信号层1内的敏感信号线路111与内部的信号层1内的第一信号线路11和/或低速信号线路12在与内部的信号层1相邻的信号层1上的投影相互错开。

其中，敏感信号线路111的噪声余量较小，对周围的噪声非常敏感，极易受到干扰，所以将它们设置在内部的信号层1时，与之相邻的信号层1如果有强干扰信号线路112、低速信号线路12或电源平面3，敏感信号线路111在相邻层的投影不能与相邻的强干扰信号线路112、低速信号线路12或电源平面3重叠，需要相互错开，否则干扰会敏感信号线路111，导致电路不能正常工作。

举例来说，图17a给出了内部的信号层1中的电源平面3、强干扰信号线路112与相邻信号层1中的敏感信号线路111之间的示意图，图17b给出了内部的信号层1中的敏感信号线路111与相邻强信号层1中的干扰信号线路112之间的示意图。

在图17a中A区域所示的方案，S3内布置的敏感信号线路111，在A区域S4内布置的电源平面3，S3中的敏感信号线路111所在区域与S4中的电源平面3所在区域存在重叠。S3中的敏感信号线路111以G2为主要回流路径，而S4中的电源平面3以G5为主要回流路径，且S3中的敏感信号线路111离G2距离小于S3到G5之间距离，但是S4中的电源平面3还是会对第S3中的敏感信号线路111产生一定的回路互感效应和平板电容效应，加上S3中的敏感信号的噪声余量非常小，因此敏感信号线路111(例如射频信号、超过10Gb/s差分信号)要与相邻信号层1中电源平面3区域不能重叠，避免电源平面3中的回路互感效应和平板电容效应对敏感信号线路111的影响。

CPU(例如X86平台CPU、PowerPC架构CPU、ARM架构CPU等)、DSP(例如TI公司双核DSP)、GPU(GraphicsProcessingUnit，图形处理器)、超大规模FPGA(Xilinx公司和Altera公司的超大规模FPGA)等大功率的高速芯片，它们的内核工作速率非常高，例如英特尔Haswell架构酷睿i7CPU的内核工作频率已达4GHz。虽然在电源平面3添加有各种容值的电容(例如低频固态电容和高频陶瓷电容)，以快速响应高速芯片中内核快速翻转，但仍然会在电源平面3上会产生较大的噪声和纹波，如果敏感信号线路111与这些噪声和纹波较大的电源平面3相邻，电源平面3上的噪声和纹波会通过回路互感效应及平板电容效应干扰敏感信号线路111。在开发飞思卡尔PowerPC工控主板时，测试时发现CPU内核电源平面3上的噪声非常高，如果有敏感信号线路111与相邻层的内核电源平面3重叠时，敏感信号线路111会受到严重的干扰，导致产品功能无法正常实现。

内部相邻的两个信号层1内的敏感信号线路111与内部的信号层1内的强干扰信号线路112或低速信号线路12在与内部的信号层1相邻的信号层1上的投影相互错开，此处可包括两种设计方案：一种情况是敏感信号线路111所在区域与相邻层的强干扰信号线路112所在区域或低速信号线路12所在区域不重叠，这种设计不存在风险，可适用所有产品的设计；另一种情况是敏感信号线路111所在区域与相邻层的强干扰信号线路112所在区域或低速信号线路12所在区域重叠，但强干扰信号线路112或低速信号线路12在相邻层的投影与敏感信号线路111是相互错开的，其中分为三种情况：a、强干扰信号线路112或低速信号线路12在相邻层的投影与敏感信号线路111是相互平行错开；b、强干扰信号线路112或低速信号线路12在相邻层的投影与敏感信号线路111是相互交叉错开，相互交叉错开指它们之间交叉错开，并成一定夹角，该夹角可以是90度夹角，或其它角度的夹角(例如30度、45度)。c、强干扰信号线路112或低速信号线路12在相邻层的投影与敏感信号线路111之间既有相互平行错开，又有相互交叉错开。为了方便说明，图17a中在PCB板中划分了A、N、C和K共四个区域，图17b中在PCB板中划分了E、F、V共三个区域，下面分别进行说明(图17a中的A区域所示的方案上述已说明)：在图17a中N区域所示的方案，S3内布置的强干扰信号线路112，在S4内布置的敏感信号线路111，S3中的强干扰信号线路112所在区域在S4中的投影与S4中的敏感信号线路111所在区域存在重叠，且S3中的强干扰信号线路112(例如时钟信号线路1121)与S4中的敏感信号线路111没有相互错开：S4中的差分信号线路1111在相邻层S3中的投影与S3中的强干扰信号线路112存在重叠，S4中的VGA视频信号线路1112在相邻层S3中的投影与S3中的时钟信号线路1121存在重叠，说明S3中的强干扰信号线路112与S4中的敏感信号线路111(例如VGA视频信号线路1112)之间的投影存在并行、重叠的情况，S3中的强干扰信号线路112会严重干扰敏感信号线路111(例如VGA视频信号线路1112)，且它们之间并行距长度越长，干扰就越严重，这种情况是最糟糕的设计。

在图17a中C区域所示的方案，S3内布置的强干扰信号线路112和低速信号线路12，S4内布置的敏感信号线路111，S3中的强干扰信号线路112和低速信号线路12所在区域与S4中的敏感信号线路111所在区域存在重叠，但是S3中的强干扰信号线路112或低速信号线路12在S4中的投影与S4中的敏感信号线路111(如差分信号线路1111或模拟信号线路1113)基本上不重叠，它们之间是相互平行错开的。S3中的强干扰信号线路112或低速信号线路12在S4中的投影与S4中的敏感信号线路111相互平行错开的间距越大，强干扰信号线路112或低速信号线路12对敏感信号线路111干扰就越小，这种设计存在一定的风险，一般出现在高密PCB板的设计中。

如图17b所示，S3与S4是6层PCB板中的两个相邻信号层1，所有阴影线为S3中的强干扰信号线路112或低速信号线路12，所有实心线为S4中的敏感信号线路111。强干扰信号线路112或低速信号线路12所在区域与敏感信号线路111所在区域是重叠的，但是S3中的强干扰信号线路112或低速信号线路12在S4中的投影与S4中的敏感信号线路111相互错开的。相互错开有三种方式：

图17b中E区域所示的方案中，S3中的强干扰信号线路112及低速信号线路12与S4中的敏感信号线路111相互并行错开布线，它们之间在局部位置的布线方向是一致，但它们之间投影是相互并行错开的，需要增加它们投影之间的距离来减小串扰的风险。

图17b中V区域所示的方案中，S3中的强干扰信号线路112及低速信号线路12与S4敏感信号线路111成45度夹角或其它角度(例如30度)交叉布线，它们之间在局部位置的布线方向是不相同的，且它们之间投影相互成一定的夹角、交叉错开的，这种方案的风险比图17b中E所示方案要小一些。

图17b中F区域所示的方案中，S3中的强干扰信号线路112(或低速信号线路12)与S4中的敏感信号线路111线路成90度交叉布线，它们之间在局部的布线方向垂直的，但它们之间投影同样是相互错开的，这种方案风险比图17b中E和V区域所示方案都要小，相邻层的两个信号线路，推荐采用垂直交叉(90度交叉)布线，这种方案中的强干扰信号线路112或低速信号线路12对敏感信号线路111干扰最小。

图17a中K区域所示方案中，S3内布置的敏感信号线路111，S4内布置的敏感信号线路111，S3中的敏感信号线路111所在区域与S4中的敏感信号线路111所在区域存在重叠，但是S3中的敏感信号线路111在S4中的投影与S4中的敏感信号线路111之间是相互平行错开的。S3中的敏感信号线路111在S4中的投影与S4中的敏感信号线路111错开的间距越大，相邻两层的敏感信号线路111之间干扰就越小，这种设计存在一定的风险，一般出现在高密PCB板的设计中。

需要说明的是，S3布置的敏感信号线路111和S4布置敏感信号线路111的敏感信号线路111的投影相互交叉错开情况参见前述图17b中针对E区域、F区域、V区域中的布线设计的说明，同样具有三种相互交叉错开的情况，此处不再赘述。

又举例来说，以图10所示的六层PCB板结构为例，在S4中设置有电源平面3，在S3中设置有敏感信号线路111，则S4中设置有电源平面3在S3上的投影与S3上设置有敏感信号线路111不重叠。采用此设置的主要目的在于使得相邻的信号层1之间上的敏感信号线路111和电源平面3之间互相不产生干扰。

又以图10所示的六层PCB板结构为例，在S4中设置有强干扰信号线路112，S3中设有敏感信号线路111，则S4中设置有强干扰信号线路112在S3上的投影与S3上设置有敏感信号线路111相互错开。采用此设置的主要目的在于使得相邻的信号层1之间上的敏感信号线路111和强干扰信号线路112互相之间不产生干扰。

需要说明是，八层PCB板结构至十八层PCB板结构的实施例与图17a、图17b及图10所示的六层PCB板基本类似，或者超过十八层PCB板结构的实施例与图17a、图17b及图10所示的六层PCB板基本类似，此处不再赘述。

在开发无线基站10层主板时，一对1.25GHz差分信号线路与相邻层的其它信号线路有90mil的重叠，引起1.25GHz差分信号线路受到严重干扰，导致该差分信号的眼图挣不开，在第二次PCB改板时，采用平行错开方法调整后，该差分信号的眼图才符合设计要求。

作为可选的方案九，位于顶层和底层之间的内部的信号层1的基材i的铜厚小于1盎司。

其中，内部的信号层1用于传输高速信号(例如高速差分信号)或高频信号(例如射频信号)，内部的信号层1选用低铜厚的PCB基材i，请参阅图18，图18是本发明实施例中PCB板信号线路横截面的梯形图示，其中W1为梯形顶部宽度，W2为梯形底部的宽度，H为梯形的高度，当铜厚越薄(梯形的高度H越小)，经蚀刻后的信号线路横截面的“梯形”越陡峭，它的形状越接近矩形。铜厚越厚(梯形的高度H越大)，信号线路“梯形”效应越明显。在同层一段较长的信号线路中，如果将该信号线路的不同区域分成若干上节点，每个节点的信号线路的横截面的梯形都会有一定的差异(例如W1和W2在每个节点的宽度都有一定程度的差异)。铜厚越薄(梯形的高度H越小)，信号线路上每个节点的横截面梯形的差异越小。大于10Gb/s的高速信号(例如一对25Gb/s差分信号)、高频信号在PCB板上传输时，高速信号或高频信号基本上会集中在信号线路的表层传输(称为趋肤效应)，信号线路横截面的“梯形”形状对高速信号或高频信号的分布参数(例如分布电感、分布电容)有较大影响，铜厚越厚，且信号线路的传输距离越远，这种情况对信号线路的阻抗影响越大。本发明实施例中顶层和底层之间的内部的信号层1可选择1/4盎司、1/3盎司、1/2盎司、1盎司铜厚的基材i，优选1/4盎司或1/3盎司铜厚的基材i，以最大限度减小信号线路的横截面“梯形”形状对高速信号或高频信号的影响，得到非常精确的信号线路图形，精确控制信号线路的阻抗。

作为可选的方案十，顶层和底层的铜厚小于1盎司，在顶层和底层的非电镀区域贴有防电镀的干膜，顶层和底层在电镀和蚀刻后的非电镀区域的铜厚为电镀前的顶层和底层的铜厚。

其中，表层非电镀区域包括高速信号线路13所在区域和高频信号线路14所在区域，其中，高速信号是指传输速率比较高的数字信号，例如25Gb/s超高速信号；高频信号是指工作频率比较高的模拟信号(例如射频信号)。

表层电镀区域主要布置低速信号线路和电源平面3，电源平面3其中工作电流较大(例如超过1A)，这些区域需要电镀处理，电镀主要起两个作用：

1、用于给电镀区域的信号线路和电源平面3增加面铜的厚度；

2、用于给电镀区域的过孔6进行镀铜处理，让过孔6的孔壁金属化，实现PCB板层间的电气连接。

对于电源平面3来说，主要是满足电源平面3的通流能力(同样面积，铜厚越厚，通流能力越强)，同时增加器件的散热能力(同样面积，铜厚越厚，散热性能越好)。

表层非电镀区域主要布置的高速信号线路13或高频信号线路14，表层选用低铜厚的PCB的基材i，这样蚀刻后的信号线路横截面的“梯形”形状非常陡峭，铜厚越薄，它的形状越接近矩形。铜厚越厚(梯形的高度H越大)，信号线路“梯形”效应越明显。在同层一段较长的信号线路中，如果将该信号线路的不同区域分成若干上节点，每个节点的信号线路的横截面的“梯形”形状都会有一定的差异(例如W1和W2在每个节点的宽度都有一定程度的差异)。铜厚越薄(梯形的高度H越小)，信号线路上每个节点的横截面“梯形”形状上的差异越小。大于10Gb/s的高速信号(例如一对25Gb/s差分信号)或高频信号(例如射频信号)在PCB板上传输时，高速信号或高频信号基本上会集中在信号线路的表层传输(称为趋肤效应)，信号线路横截面的“梯形”形状对高速信号或高频信号的分布参数(例如分布电感、分布电容)有较大影响，铜厚越厚，且信号线路传输距离越远，这种影响情况对信号线路的阻抗越大。

随着通信设备对数据吞吐量不断提高，通信设备工作的速率越来越高，例如100G交换机，其中一对差分信号速率高达25Gb/s，PCB板信号线路“梯形”的形状对这种高速信号或高频信号影响非常大，因此应想办法改善信号线路横截面的梯形形状。非电镀区域贴防电镀的干膜处理，可防止电镀后的非电镀区域(设置高速信号线路13或高频信号线路14)增加铜厚。由于增加铜厚会带来两个负面影响：一个尺寸为21mmx24mm的工作面板7(内部包含至少一块PCB板),PCB板在垂直电镀时，如果采用0.5盎司铜厚的基材i，电镀到1.5盎司铜厚，在垂直方向的最上端位置和最下端位置之间，PCB板能够允许的铜厚公差为0.3mil(约7.62μm)，也就是电镀在PCB板的每个节点的“梯形”都有一定公差：每个节点梯形的高度(铜厚)、梯形的上下宽度都不一致。电镀公差越大，它产生“梯形”陡峭度差异越大，对表层信号线路传输信号造成影响越大；电镀后，铜厚会增加，“梯形”效应越明显，高速信号(例如高于10Gb/s差分信号)或高频信号(例如射频信号)在信号线路上传输时，对高速信号或高频信号的分布参数(例如分布电感、分布电容)有较大影响(影响信号线路的阻抗)。非电镀区域贴防电镀的干膜处理，高速信号线路13或高频信号线路14采用低铜厚的基材i蚀刻，它们成形的横截面的图形非常接近矩形，长距离传输的信号线路在每区域上的分布参数(信号线路上有分布电感、分布电容)基本上一致，信号线路的阻抗更加连续一致，更利于高速信号或高频信号的传输。本发明实施例中表层PCB的基材i可以选择1/4盎司、1/3盎司、1/2盎司、1盎司铜厚的基材i，优选1/4盎司或1/3盎司铜厚的基材i，可以得到非常精确的信号线路图形，以改善高速信号或高频信号的传输质量。

具体处理步骤参见图19a至图19e部分，以六层PCB板结构进行说明，也可用于八层PCB板结构至十八层PCB板结构，超过十八层PCB板结构的适应情形也类似。其中，图19a为钻孔处理之前的PCB板示意图，图19b为钻孔处理之后的PCB板示意图，图19c为添加防电镀干膜j之后的PCB板示意图，图19d为电镀之后的PCB板示意图，图19e是对电镀之后的PCB进行刻蚀处理后的PCB板示意图，其中电镀铜区域设置低速信号线路12和电源平面3，添加防电镀干膜j覆盖的基材i的区域设置敏感信号线路111。首先顶层和底层选择1/4盎司或1/3盎司铜厚的基材i，而后对整个PCB板进行钻孔处理，得到过孔6(在过孔6的位置会留下相应的钻孔)，然后在高速信号线路13或高频信号线路14区域添加防电镀干膜j，最后对整个PCB板进行电镀处理，整个PCB板得到电镀层k：电镀区域的基材i经电镀后面铜会增加(面铜的厚度等于基材i的铜厚加电镀层k的铜厚)，钻孔位置经电镀后孔壁金属化(这样过孔6才能实现层间信号之间电气连接)。最后对整个PCB板进行统一刻蚀处理，得到最终的设计图形。在高速信号线路13或高频信号线路14区域添加防电镀干膜j，此处的面铜无法变厚，面铜仍为原来基材i的厚度。由于非电镀区域(设置高速信号线路13或高频信号线路14)添加了防电镀干膜j，其面铜的厚度非常薄，蚀刻后图形的横截面非常接近矩形。

表层PCB的基材i优选1/4盎司或1/3盎司铜厚的基材i，添加防电镀干膜j区域的铜厚基本是1/4盎司或1/3盎司铜厚，得到非常精确的信号线路的图形，满足高速信号线路13或高频信号线路14对阻抗的严格要求，而没有添加防电镀干膜j区域一般可以达到1盎司以上的铜厚(例如常用1.5盎司的铜厚)，满足电源平面3大电流的通流要求。

作为可选的方案十一，顶层和/或底层的所述非电镀区域表面经表面工艺处理。

其中，PCB表面工艺处理：因铜在空气中很容易氧化，铜的氧化层对焊接有很大的威害，很容易形成假焊、虚焊，严重者元件和焊盘与元器件无法焊接，因此，会在焊盘表面涂(镀)覆一层物质，确保焊盘不被氧化。PCB表面处理工艺的种类涂覆的物质目前有两类，一类是金属(例如化学镍金、化银、化锡、无铅喷锡)，一类是有机物(例如有机保焊膜)，各自特点分别介绍如表2所示：

表2

顶层和底层非电镀区域包括高速信号线路13区域和高频信号线路14区域。顶层和底层的非电镀区域表面裸露(不覆盖的油墨)，再经表面工艺处理，在高速信号线路13区域和高频信号线路14区域覆盖一层低介质损耗的保护层(防止信号线路上的铜箔被空气氧化)。表层电镀区域主要布置低速信号线路和电源平面3(通过大电流)，在表层电镀区域覆盖的油墨，防止信号线路和电源平面的铜箔被空气氧化。

通常情况除了PCB中的焊盘和镙钉孔位置不覆盖的油墨外，其它位置都需要油墨。PCB板上覆盖的油墨是一种介质，其介电常数一般在3.4(1MHz)左右，损耗因子0.025(1MHz)。要精确的控制阻焊绿油层的厚度比较困难，IPC规范给出规格通常就是按大于等于10μm进行控制，覆盖在高速信号线路13或高频信号线路14的上的油墨会对其阻抗、插入损耗等特性产生一定的影响。

没有覆盖油墨的信号线路处在基板介质和空气介质两者之间，电磁场主要分布在信号线路的本体到相邻接地层的绝缘介质之间，随绝缘介质的厚度和绝缘介质的介电常数的不同，也会有不同数量的电磁能量在信号线路上部的空气介质中分布，图7给出了顶层单端高速信号线路的电磁场分布示意图；在高速信号线路13或高频信号线路14覆盖油墨后，原来穿过空气的电磁能量首先穿过这一层油墨介质，此时信号在信号线路上传输的波长λ会随传输环境的改变而有所改变，由此带来信号线路的特性阻抗、介质损耗等的一系列变化。对于信号的传输速率不是很高即信号线路上传输的波长λ远远大于油墨厚度的情况下，这些影响对普通的信号线路基本可以忽略；而对于分布参数影响较大的高速信号线路13或高频信号线路14，这种影响不能忽略。同时当信号线路频率增加，其传输波长λ与油墨厚度基本在同一数量级时，这种影响因素如插入损耗等会逐渐显著起来。在无线基站的功放板上，表层的射频信号线路禁止覆盖油墨。功放电路(射频电路)的功率基数一般都很大，0.1dB的损耗也许就对应了几瓦的功率损失，降低了功放电路的效率。

顶层和底层非电镀区域的表面工艺处理与PCB中的焊盘表面工艺处理方法在PCB板厂的制程是完全相同的。只不过在SMT(SurfaceMountTechnology，表面贴装技术)器件的回流焊接时，焊盘需要上锡膏，并经回流炉高温处理后，锡膏熔化将SMT器件管脚与焊盘连接，实现SMT器件和PCB板的电气连接的作用。而非电镀区域在回流焊接时，不需要进行上锡膏和焊接处理。

其中，表层铜箔表面工艺处理包括：化学镍金、化银、化锡、无铅喷锡、有铅喷锡、OSP(OrganicSolderabilityPreservatives,有机保焊膜)。由于银的导电性能最好(化银成本仅次于化学镍金)，而金的稳定性最好(成本最高)，且金的导电性能次于银和铜，但比锡要好很多，所以优选化学镍金、沉银的表面处理，不建议采用OSP表面处理，经过PCB板经SMT回流焊炉后会露铜，造成信号线路的氧化。具体可以根据产品应用所处环境及成本来选择哪种表面工艺处理。

作为可选的方案十二，顶层和/或位于顶层和底层之间的内部的信号层1中布置有高速信号线路13或高频信号线路14，高速信号线路13或高频信号线路14采用通孔61换层，对传输高速信号线路13或高频信号线路14的通孔61从底层进行背钻处理，且背钻后的与内部的信号层1相连接的桩的长度小于等于10mil，桩的长度为内部的信号层1到背钻顶端处的距离；

和/或，

底层和/或位于顶层和底层之间的内部的信号层1中布置有高速信号线路13或高频信号线路14，高速信号线路13或高频信号线路14采用通孔61换层，对传输高速信号线路13的通孔61从底层进行背钻处理，且背钻后的与内部的信号层1相连接的桩61b的长度小于等于10mil，桩的长度为内部的信号层1到背钻顶端处的距离；

和/或，

底层和/或位于顶层和底层之间的内部的信号层1中的高速信号线路13采用激光孔62和/或激光孔62结合埋孔63换层，激光孔62为M次的叠孔；其中，M为大于等于零的整数。

其中，通孔61是指PCB板中从顶层穿透到底层的过孔，采用机械钻孔来实现打孔。激光孔62指的是采用激光高温特性实现打孔，然后将孔铜从表层灌注到内层，应用于表层与一个或多个内层的连接。埋孔63指的是PCB板中内层之间的过孔，层叠压合后，不占用表层空间。埋孔63采用机械钻孔来打孔，且孔壁中需要塞树脂。

对于超过10Gb/s高速差分信号(例如25Gb/s的差分信号)、高频模拟信号(例如射频信号)在信号线路上传输时，在阻抗不连续点会产生反射，其中PCB信号线路中的通孔61是主要阻抗不连续点。图20a以八层板为例进行说明，也可用于六层PCB板结构，也可用于十层PCB板结构至十八层PCB板结构，超过十八层PCB板结构的适应情形也类似。图20a中的八层板从顶层至底层依次为顶层信号层1(T)、第二层接地层2(G2)、第三层信号层1(S3)、第四层接地层2(G4)、第五层接地层2(G5)、第六层信号层1(S6)、第七层接地层2(G7)、底层信号层1(B)。参见图20b，为背钻后的八层板结构示意图，高速信号从T经通孔61换层到S3进行信号传输。其中，61a是通孔61的信号传输需求的部分，61b是无法背钻掉的多余部分，61c是背钻掉的部分。通孔61在换层过程中，从S3到B之间有一段Stub(桩61b+61c)是多余的，它并不参入高速信号或高频信号的传输，参见图20a该通孔61的Stub周围的地平面形成变化电场，产生位移电流，变化电场产生变化磁场，形成天线效应，对外产生辐射，严重影响高速信号或高频信号的质量。通常采用在通孔61的Stub位置进行背钻(Backdrill)处理，将Stub反向钻掉，减小Stub对高速信号或高频信号的带来负面影响。

PCB板厂的背钻(Backdrill)有公差，PCB板厂家提供业界的公差数据为10mil，该公差的长度是无法钻掉的。以图20a中的八层PCB板为例，背钻公差小于10mil，在钻孔时可能伤及S3中的布线到过孔6之间连接，可能导致此高速信号或高频信号的开路。对于100G交换机主板设计，一对差分信号高达25Gb/s，过孔6在Backdrill时stub必须严格控制在≤8mil范围内，否则过孔6上残留的stub对25Gb/s差分信号有较大的影响。

此外，请参阅图20c，激光孔62(盲孔)和埋孔63可相互结合使用，当然也可单独使用激光孔62，如图20c中I所示，为单独使用激光孔62的情况，从T至B的方向可以叠加M次激光孔62，从B至T的方向可以叠加M次激光孔62，其中，M为大于等于零的整数。图20c中J所示，为激光孔62结合埋孔63的方式，此方式中激光孔62和埋孔63是直接相连接的；此外如图20c中的P所示，激光孔62和埋孔63的结合方式还可采用错开的方式，如激光孔62和埋孔63在位置上是错开的，但是激光孔62的一端与埋孔63的一端同处于S6内，因此该激光孔62和埋孔63可通过S6中的信号线路进行电连接，从而达到激光孔62加埋孔63换层的目的。上述以八层PCB板结构为例进行了介绍，对于六层PCB板结构，或八层至十八层PCB板结构，或超过十八层PCB板结构的激光孔62和埋孔63的设置与八层PCB板结构类似，不再赘述。

采用激光孔62和激光孔62进行叠孔将器件管脚上的信号换层到内部的信号层1进行传输，或采用激光孔62和埋孔63进行叠孔将将器件管脚上的信号换层到内部的信号层1进行传输，完全可以做到过孔换层无残留stub，不产生天线效应，但激光孔62和埋孔63增加成本非常高。

作为可选的方案十三，位于信号层内的高速信号线路13或和高频信号线路14的布线为斜5度至15度弯折布线，

或，

信号层1所在PCB板与用于承载PCB板的工作面板7之间呈5度至15度夹角。

其中，针对高速信号线路13或和高频信号线路14的布线为斜5度至15度弯折布线的方式，请参阅图21a。在ATCA刀片式服务器板的设计中，可采用斜5至15度角的方式折弯布置6Gb/s以上高速信号线路，即图中布线弯折位置与水平线或垂直线的夹角为5至15度，由于采用了普通Hi-TgFR4板材，这种材料的编织密度较稀，在玻璃纤维交织的部分和非交织的部分的Dk(介电常数)、Df(损耗因子)有一定的差别，如果采用45度角、0度角、90度角的布线，它的Dk(介电常数)始终在变化，这样对超过6Gb/s以上的高速信号有一定的影响，这种现象称为编织效应。通过显微镜观察，都可以看到玻璃纤维交织和非交织部分的变化。经过ATCA刀片式服务器大量的实验证明，在5度到15度之间的弯折布线方式的Df变化量较小，对高速信号或高频信号的连续性有一定的改善，其中对于Hi-TgFR4板材来说，优选斜10度角方式弯折布线，Df变化是最小的。

对于100G背板设计，最大的挑战就是单对差分信号的信号速率已高达25Gb/s，而且25Gb/s差分信号需经过两个子卡连接后还需要在背板上传输27inch或40inch的距离，即使选择超低损耗的射频板材，也必须要严格控制信号传输的损耗和阻抗的连续性。虽然射频板材(例如松下的Megtron6、Megtron7或罗杰斯的RO4350B、RO4003C板材)的编织密度明显比Hi-TgFR4板材高，但在玻璃纤维交织的部分和非交织的部分的Dk(介电常数)、Df(损耗因子)也存在一定的微小差别，采用5度到15度之间的弯折布线的方式Df变化量较小，这对进一步减小板材编织密度带来差分信号阻抗的微小变化，以改善高速信号或高频信号的品质。

另外，针对信号层1所在PCB板与用于承载PCB板与工作面板之间呈5度至15度夹角的设计方式，参见图21b，图21b是PCB与工作面板之间呈5度至15度夹角的示意图，工作面板7尺寸一般为21mmx24mm。通常情况，直接将多个PCB经拼接成拼板8后，再嵌入工作面板7中，得到常规0度、45度、90度、135度的布线。而为了获得整板信号线路为斜5至15度角方式的布线，可以将单个PCB设计成1x2的拼板8后，再旋转斜5度至15度角再嵌入工作面板7中，同样可以达到斜5至15度角布线的效果。如图21b所示，2块PCB先以1x2的方式设计成拼板8后，再旋转斜5度至15度角，最后嵌入工作面板7中，同样能达到如图21a中斜5至15度角的方式布线的效果。

针对信号层1所在PCB板与用于承载PCB板与工作面板之间呈5度至15度夹角的设计方式，这种设计还有缺陷就是工作面板的利用率较低，与常规设计比较，废板区域占用面积较大，间接增加了产品PCB板的成本。

作为可选的方案十四，接地层2包括第一地平面21和第二地平面22；其中，

第一地平面21和第二地平面22采用铜箔91、电阻92、电容、磁珠93或电感短路连接；

或，

第一地平面21和第二地平面22采用光电耦合器94、继电器、变压器隔离连接。

其中，第一地平面21和第二地平面22的组合方式具有两种，一种情形是第一地平面21为数字地平面211，则第二地平面为模拟地平面221，第二种情形是第一地平面21为功率地平面，则第二地平面为信号地平面。

针对第一种情形，数字器件及数字信号线路15含有动态范围较大的噪声，因此在数字地平面211也会有相应动态范围较大的噪声；如果模拟地平面221侧的模拟信号线路1113和模拟器件44与数字地平面211侧的数字器件43及数字信号线路15交叉在一起，通过共用地平面，数字器件43及数字信号线路15上噪声会干扰模拟器件44及模拟信号线路1113，就会造成模拟电路的工作异常；因此，可将PCB板的布局严格区分为数字信号区域和模拟信号区域，数字器件43和数字信号线路15布置在数字信号区域，模拟器件44和模拟信号线路1113布置在模拟信号信号区域内，并在数字信号区域分割数字地平面211，在模拟信号区域分割模拟地平面221。数字器件43及数字信号线路15与模拟器件44及模拟信号线路1113之间有独立回流路径，不存在交叉干扰问题。数字地平面211上动态范围较大的噪声也限制在数字地平面211上，对模拟地平面221上影响较小。

针对第二种情形，功率器件及功率信号线路含有动态范围较大的噪声，因此在功率地平面也会有相应动态范围较大的噪声；如果敏感信号线路111与功率器件及功率信号线路交叉在一起，功率器件及功率信号线路上噪声，会通过共用地平面干扰敏感器件及敏感信号线路111，造成敏感电路工作异常；因此，可将PCB板的布局严格区分为功率信号区域和敏感信号区域，功率器件和功率信号线路布置在功率信号区域，敏感器件和敏感信号线路111布置在敏感信号区域内，并在功率信号区域分割功率地平面，在敏感信号区域分割信号地平面。功率器件及功率信号线路与敏感器件及敏感信号线路111之间有独立的回流路径，不存在交叉干扰问题。功率地平面上动态范围较大的噪声也限制在功率地平面上，对信号地平面上影响较小。

第一地平面21和第二地平面22可以通过铜箔91进行短路连接，也可以通过电感或磁珠93、电阻92、电容进行进行短路连接。还有一种方案是第一地平面21和第二地平面22在同一PCB板上是完全隔离的，采用变压器(例如网络变压器)、光电耦合器94、继电器等进行隔离连接。下面对这些方案进行一一介绍，以下均以数字地平面211和模拟地平面221为例，功率地平面221和信号地平面布置与数字地平面211和模拟地平面221类似。

(1)数字地平面211和模拟地平面221用PCB的铜箔91短路连接

PCB的铜箔91有非常很大的带宽，数字信号(或功率信号)和模拟信号(或敏感信号)之间传输阻抗较低，不影响它们之间信号传输。同时不需要增加电感(或磁珠93)、零欧姆电阻92的成本，大部分单点接地是直接通过PCB的铺铜91箔来实现。

如图22a和图22b所示，图22a所示的是本发明实施例的PCB板结构中数字地平面211和模拟地平面221分区的一个实施例图，其中，左侧分区为数字分区，右侧分区为模拟分区，数字器件43和模拟器件44均设置在T上，电源平面3设置在S3中，数字地平面211与模拟地平面221之间通过铜箔91相连接，数字信号线路15和模拟信号线路1113分别分布于各信号层1上。图22b所示的是本发明实施例的PCB板结构中数字地平面211和模拟地平面221分区的另一个实施例图。

在开发X86平台的工控主板和医疗主板时，经常采用六层板设计，在模拟音频电路和整个数字电路进行分开布局，数字器件布置在数字地平面211，而模拟器件布置在模拟地平面221，同时对数字地平面211和模拟地平面221进行分割。当音频数模转换芯片下方的PCB板只有一层地平面用铜箔91短路连接时，音频I/O接口偶尔会出现辐射超标现象。当音频数模转换芯片下方的PCB板至少有两层地平面用铜箔91短路连接时，且短路铜箔91的宽度设置为100mil，经过很多产品的测试验证，再也没有产品的音频I/O接口出现辐射超标的现象。

(2)数字地平面211和模拟地平面221采用零欧姆电阻92连接。

零欧姆电阻92相当于很窄的电流通路，能够有效地限制环路电流，使噪声得到抑制。电阻92在所有频带上都有衰减作用(零欧姆电阻92也有阻抗)，它可以看成是一个带宽很大的噪声衰减器。

图22c是本发明实施例的PCB板结构中接地层2分区的另一个实施例图；如图22c所示，数字底平面211和模拟地平面221之间采用零欧姆阻值的电阻92相连接。

(3)数字地平面211和模拟地平面221用电感或磁珠93短路连接。

如图22d为采用电感或磁珠93方式的示意图。采用电感(或磁珠93)连接数字地平面211和模拟地平面221，会带来两者回流的阻抗很高。另外用电感或磁珠93连接数字地平面211和模拟地平面221，还会存在雷击或静电泄放(ESD，Electro-Staticdischarge)问题。当数字地平面211或(模拟地平面221)有雷击或ESD静电时，高压脉冲会在两个地之间进行泄放，使它们之间达到平衡。高频脉冲电流经过电感或磁珠93时，会产生很高的压降，引起两个地平面之间的压差很大，数字电路和模拟电路之间信号产生回流问题，导致电路功能失效，如非必要，数字地平面211和模拟地平面221不建议采用电感或磁珠93连接。

某电信主控板含高精度的模拟锁相环电路，模拟锁相环电路为整个系统的提供精确的时钟信号。模拟锁相环电路的模拟地平面221与数字地平面211之间采用了磁珠93汇接。该电信主控板在做雷击测试时，整个系统瘫痪，无法正常工作，经检查发现模拟锁相环电路出现功能失锁而导致。最后将磁珠93去掉，直接用PCB铜箔91对模拟地平面221与数字地平面211进行短路连接(注意铜箔短路连接的宽度不宜太窄)，再次进行雷击测试时，再也没有出现死机现象，问题得到了彻底解决。

(4)完全隔离式分割地平面

如图22e为完全隔离方式的示意图，完全隔离式分割地平面是指两个地平面在同一PCB板上是完全是隔离的，如数字地平面211和模拟地平面221采用光电耦合器94隔离连接，它们在PCB板上没有直接的电气连接，适用于数字电路和模拟电路之间没有任何信号连接的电子产品或通信设备，例如电信固网络设备业务板、内含高压电路和低压电路的电力工控主板。布局时将数字器件及数字信号线路15和模拟器件及模拟信号线路1113分开，器件排列尽量紧凑，布线时避免数字信号线路15跨越模拟信号区域，避免模拟线路1113跨越数字信号区域。模拟信号区域和数字信号区域之间需要隔离足够的距离，这样能最大限度地抑制数字电路对模拟电路的干扰。如果数模混合电路中含有变压器(例如网络变压器)、光电耦合器94等隔离器件，一定要将其布局在数字地平面211与模拟地平面221分割区上，这样利于信号的流向和数模之间的隔离。因数字地平面211和模拟地平面221分割彻底，对改善产品的EMC也会带来很大的好处。需要说明的是，在设计该六层PCB板时，针对可选的方案，可以在可选的方案一至可选的方案十二之中选择至少一种设计在六层PCB板中，即在可采用十二种可选的方案之中的一种，也可多种并用。

需要说明的是，布置敏感信号线路111和电源平面3的内部的信号层1方案具有两种情况，第一种情况是两个接地层之间有两个相邻信号层1，其中一个信号层1布置敏感信号线路111和电源平面3，相邻的另一个信号层布置低速信号线路12；第二种情况是布置敏感信号线路111和电源平面3的内部的信号层1有两个相邻接地层2。

针对第一种情况，两个相邻信号层1中的信号线路都以各自相邻的接地层2为回流路。在该敏感号线路111所在信号层1布置电源平面3，电源平面3位于敏感信号线路111所在信号层1的未布线区域；在该敏感号线路111所在信号层1的相邻层布置低速信号线路12或本身干扰较低的信号线路，如果敏感号线路111所在信号层1中的电源平面3与相邻信号层中的低速信号线路12或本身干扰较低的信号线路相邻，则该电源平面3对相邻信号层中的低速信号线路12或本身干扰较低的信号线路干扰非常小(它们都有各自相邻的接地层为回流路)；如果敏感号线路111所在区域与相邻信号层中的低速信号线路12或本身干扰较低的信号线路所在区域的投影重叠，则要求它们之间相互错开：A、对于它们之间平行错开的方式，则严格控制它们投影之间的距离，减小低速信号线路12或本身干扰较低的信号线路对敏感号线路111的干扰；B、对于它们之间交叉错开的方式，优先采用垂直交叉错开的情况，减小低速信号线路或本身干扰较低的信号线路对敏感号线路111的干扰；具体请参考图17a和图17b实施例中的相关描述，这里不再进行赘述。

两个相邻信号层1，其中一层布置有敏感信号线路111(这里是针对噪声余量非常小的5Gb/s～10Gb/S的高速信号线路或非常敏感的模拟信号线路)，让电源平面3布置在敏感信号线路111的所在信号层，这样避免敏感信号线路111与相邻层的电源平面3重叠，防止电源平面3通过平板电容效应和回路互感效应干扰敏感信号线路111。而敏感信号线路111的相邻信号层布置低速信号线路12或本身干扰较低的信号线路，通过它们之间相互错开方式来解决低速信号线路12或本身干扰较低的信号线路对敏感信号线路111的干扰。这种设计方案在有限的PCB层叠上，合理分配了敏感信号线路111、电源平面3及低速信号线路12或本身干扰较低的信号线路之间的空间分布，同时减小了信号层1中的电源平面3对相邻层信号线路之间平板电容效应和回路互感效应对敏感信号线路111的影响，这种设计兼顾了PCB板的成本(降低了PCB板层数)、信号完整性、电源完整性、电磁兼容性。

针对第二种情况，布置敏感信号线路111和电源平面3的内部的信号层1有两个相邻接地层2。其中该敏感信号线路111主要包括超过10Gb/s的差分信号线路和射频信号线路，这种敏感信号线路111噪声余量非常低，不允许相邻层有任何信号线路和电源平面3，防止电源平面3通过平板电容效应和回路互感效应干扰敏感信号线路111，也防止相邻层信号线路干扰感信号线路111。但是内部的信号层1如果只布置敏感信号线路111，而该内部的信号层1中未布置线路的区域不加以利用，这将是一种非常大的浪费。因此在敏感信号线路111所在内部的信号层1中未布置线路区域布置电源平面3，可以将布置敏感信号线路111的内部的信号层1的利用率大大提高，且电源平面3不会干扰处在同层的敏感信号线路111。另外，电源平面3与两个接地层相邻，它的平板电容滤波效果是最好，以降低电源平面3上的噪声和纹波。

上面对本发明实施例的六层PCB板进行了介绍，下面对本发明实施例的三种八层PCB板进行介绍。

以下是第一种八层PCB板结构，请参阅图23和图24，图24是本发明实施例的八层PCB板的一个实施例图，图24给出了信号层1中的信号线路和电源平面3的回流路径；图23给出本发明实施例的八层PCB板中的电源平面3电场分布图。其中，顶层、第三层、第四层、第六层和底层分别为信号层1，第二层、第五层和第七层分别为接地层2，层叠从顶层到底层的顺序分别为：顶层(图23或图24所示实施例中简称T)、第二层接地层2(图23或图24所示实施例中简称G2)、第三层信号层1(图23或图24所示实施例中简称S3)、第四层信号层(图23或图24所示实施例中简称S4)、第五层接地层2(图23或图24所示实施例中简称G5)、第六层信号层1(图23或图24所示实施例中简称S6)、第七层接地层2(图23或图24所示实施例中简称G7)和底层(图23或图24所示实施例中简称B)。其中，S3和S4是相邻的两个信号层1，S6的两个相邻层都是接地层。S3的相邻接地层为G2，因此S3上的电源平面3和各类信号线路以G2为回流路径；S4的相邻接地层为G5，因此S4上的电源平面3和各类信号线路以G5为回流路径。S6的相邻接地层为G7和G5。因S6距离G7较近，因此S6上的电源平面3和各类信号线路以G7为回流路径。S3、S4和S6上的电源平面3和各类信号线路均具有独立的回流路径，这些内部的信号层上的电源平面3的回流路径不会包围其相邻信号层信号线路的回流路径，因此相邻信号层的信号线路不会受到电源平面3带来回路互感效应的影响。S3为例进行说明，S3上的电源平面3到G2的距离比到S3上的电源平面3到G5远，S3上的电源平面3到G2的电场强度比S3上的电源平面3到G5要强，因此S3上的电源平面3中产生变电场对相邻S4中信号线路影响非常小。S4和S3的情况类似，此处不再赘述。

在第二种八层PCB板结构中，顶层、第三层、第五层、第六层和底层分别为信号层1，第二层、第四层和第七层分别为接地层2，该结构与第一种八层PCB板结构的区别在于将S4替换为G4，将G5替换为S5，即将第一种八层PCB板结构的第四层信号层1替换为第四层接地层2，将第五层接地层2替换为第五层信号层1，其余与第一种八层PCB板中的结构相同。在该结构中，S5和S6是相邻的两个信号层1，S3的两个相邻层都是接地层。S5上的电源平面3和各类信号线路以G4为回流路径，S6上的电源平面3和各类信号线路以G7为回流路径,S3上的电源平面3和各类信号线路以G2为回流路径,其余与图24所示的八层PCB板的结构相同。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

在第三种八层PCB板结构中，顶层、第三层、第六层和底层分别为信号层1，第二层、第四层、第五层和第七层分别为接地层2，该结构与第一种八层PCB板结构的区别在于将S4替换为G4，即将第一种八层PCB板结构的第四层信号层1替换为第四层接地层2。在该结构中，S3和S6的两个相邻层都是接地层2。其余和图24所示的八层PCB板的结构相同。因为上下层叠的间距需要对称，当S3上的电源平面3和各类信号线路设置以G2为回流路径时，则S6上的电源平面3和各类信号线路以G7为回流路径，当S3上的电源平面3和各类信号线路设置以G4为回流路径时，则S6上的电源平面3和各类信号线路以G5为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

需要说明的是，不论是哪一种八层PCB板结构，在可选的方案的选择上，该八层PCB板的实施例与图10和图11所示的六层PCB板的实施例基本相同，即针对可选的方案，可以在可选的方案一至可选的方案十四之中选择至少一种，即在可采用十四种可选的方案之中的一种，也可多种并用，在每一可选的方案的具体的应用上该八层PCB板的实施例与图10和图11所示的六层PCB板基本类似，此处不再赘述。

上面对本发明实施例的八层板PCB结构进行了介绍，下面对本发明实施例的六种十层PCB板结构进行介绍。

以下是第一种十层PCB板结构，其中，顶层、第三层、第四层、第七层、第八层和底层分别为信号层1，第二层、第五层、第六层和第九层分别为接地层2，请参阅图25和图26，图25是本发明实施例的十层PCB板的一个实施例图，图26还给出了本发明实施例的十层PCB板中的电源平面3电场分布图。其中，各层的具体分布情况如下：顶层(图25或图26所示实施例中简称T)、第二层接地层2(图25或图26所示实施例中简称G2)、第三层信号层1(图25或图26所示实施例中简称S3)、第四层信号层1(图25或图26所示实施例中简称S4)、第五层接地层2(图25或图26所示实施例中简称G5)、第六层接地层2(图25或图26所示实施例中简称G6)、S7为第七层信号层1(图25或图26所示实施例中简称S7)、S8为第八层信号层1(图25或图26所示实施例中简称S8)、G9为第九层接地层2(图25或图26所示实施例中简称G9)、B为底层(图25或图26所示实施例中简称B)。其中，S3和S4是相邻的两个信号层1，S7和S8是相邻的两个信号层1。S3上的电源平面3和各类信号线路以G2为回流路径，S4上的电源平面3和各类信号线路以G5为回流路径，S7上的电源平面3和各类信号线路以G6为回流路径，S8上的电源平面3和各类信号线路以G9为回流路径，因此S3、S4、S7和S8均具有独立的回流电路；以S3为例进行说明(S4与S3的情况类似)，S3到G2的距离小于S3到G5的距离，S3上的电源平面3产生的平板电容效应对S4中的信号线路影响非常小。S7和S8的情况与S3和S4的情况类似，此处不再赘述。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

在第二种十层PCB板结构中，顶层、第三层、第四层、第六层、第八层和底层分别为信号层1，第二层、第五层、第七层和第九层分别为接地层2。该结构与第一种十层PCB板结构的区别在于将第一种十层PCB板结构的第六层接地层2替换为第六层信号层1，第七层信号层1替换为第七层接地层2，其它情况都类似。S3中的信号线路和电源平面3以G2为回流路径，S4中的信号线路和电源平面3以G5为回流路径，S6中的信号线路和电源平面3以G7为回流路径，S8中的信号线路和电源平面3以G9为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

在第三种十层PCB板结构中，顶层、第三层、第五层、第七层、第八层和底层分别为信号层1，第二层、第四层、第六层和第九层分别为接地层2。该结构与第一种十层PCB板结构的区别在于将S4替换为G4，将G5替换为S5，即将第一种十层PCB板结构的第四层信号层1替换为第四层接地层2，第五层接地层2替换为第五层信号层1，其它情况都类似。S3中的信号线路和电源平面3以G2为回流路径，S5中的信号线路和电源平面3以G4为回流路径，S7中的信号线路和电源平面3以G6为回流路径，S8中的信号线路和电源平面3以G9为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

在第四种十层PCB板结构中，顶层、第三层、第五层、第六层、第八层和底层分别为信号层1，第二层、第四层、第七层和第九层分别为接地层2。该结构与第三种十层PCB板结构的区别在于将G6替换为S6，将S7替换为G7，即将第三种十层PCB板结构的第六层接地层2替换为第六层信号层1，第七层信号层1替换为第七层接地层2，其它情况都类似。S3中的信号线路和电源平面3以G2为回流路径，S5中的信号线路和电源平面3以G4为回流路径，S6中的信号线路和电源平面3以G7为回流路径，S8中的信号线路和电源平面3以G9为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。这种设计适合噪声余量非常低的敏感信号线路，它的信号线路需要两个相邻接地层。

需要说明的是，不论是哪一种十层PCB板结构，在可选的方案的选择上，该十层PCB板的实施例与图10和图11所示的六层PCB板的实施例基本相同，即针对可选的方案，可以在可选的方案一至可选的方案十四之中选择至少一种，即在可采用十四种可选的方案之中的一种，也可多种并用，在每一可选的方案的具体的应用上该十层PCB板的实施例与图10和图11所示的六层PCB板基本类似，此处不再赘述。

上面对本发明实施例的十层板PCB结构进行了介绍，下面对本发明实施例的四种十二层PCB板结构进行介绍。

以下是第一种十二层PCB板结构，其中，顶层、第三层、第五层、第八层、第十层和底层分别为信号层1，第二层、第四层、第六层、第七层、第九层和第十一层分别为接地层2，各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、G4为第四层接地层2、S5为第五层信号层1、G6为第六层接地层2、G7为第七层接地层2、S8为第八层信号层1、G9为第九层接地层2、S10为第十层信号层1、G11为第十一层接地层2、B为底层。其中，S3上的电源平面3和各类信号线路以G2为回流路径，S5上的电源平面3和各类信号线路以G4为回流路径，S8上的电源平面3和各类信号线路以G9为回流路径，S10上的电源平面3和各类信号线路以G11为回流路径，且所有内部的信号层1都与两个接地层2相邻，S3、S5、S8和S10均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。这种方案内部的信号层1的数量非常少，主要应用在对噪声余量非常小的信号线路。

在第二种十二层PCB板结构中，顶层、第三层、第五层、第七层、第八层、第十层和底层分别为信号层1，第二层、第四层、第六层、第九层和第十一层分别为接地层2。该结构与第一种十二层PCB板结构的区别在于将G7替换为S7，即将第一种十二层PCB板结构的第七层接地层2替换为第七层信号层1，其它情况都类似。S7与S8是两个相邻的信号层，S3与G2、G4相邻，S5与G4、G6相邻，S10与G9、G11相邻。S3中的信号线路和电源平面3以G2为回流路径，S5中的信号线路和电源平面3以G4为回流路径，S7中的信号线路和电源平面3以G6为回流路径，S8中的信号线路和电源平面3以G9为回流路径，S10中的信号线路和电源平面3以G11为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

在第三种十二层PCB板结构中，顶层、第三层、第四层、第六层、第七层、第九层、第十层和底层分别为信号层1，第二层、第五层、第八层和第十一层分别为接地层2，各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、S4为第四层信号层1、G5为第五层接地层2、S6为第六层信号层1、S7为第七层信号层1、G8为第八层接地层2、S9为第九层信号层1、S10为第十层信号层1、G11为第十一层接地层2、B为底层。S3与S4是两个相邻的信号层1，S6与S7是两个相邻的信号层1，S9与S10是两个相邻的信号层1。S3中的信号线路和电源平面3以G2为回流路径，S4和S6中的信号线路和电源平面3分别以G5为回流路径，S7和S9中的信号线路和电源平面3分别以G8为回流路径，S10中的信号线路和电源平面3以G11为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

在第四种十二层PCB板结构中，顶层、第三层、第五层、第六层、第八层、第十层和底层分别为信号层，第二层、第四层、第七层、第九层和第十一层分别为接地层。该结构与第一种十二层PCB板结构的区别在于将G6替换为S6，即将第一种十二层PCB板结构的第六层接地层2替换为第六层信号层1，其它情况都类似。S5与S6是两个相邻的信号层1，S3与G2、G4相邻，S8与G7、G9相邻，S10与G9、G11相邻。S3中的信号线路和电源平面3以G2为回流路径，S5中的信号线路和电源平面3以G4为回流路径，S6中的信号线路和电源平面3以G7为回流路径，S8中的信号线路和电源平面3以G9为回流路径，S10中的信号线路和电源平面3以G11为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

需要说明的是，不论是哪一种十二层PCB板结构，在可选的方案的选择上，该十二层PCB板的实施例与图10和图11所示的六层PCB板的实施例基本相同，即针对可选的方案，可以在可选的方案一至可选的方案十四之中选择至少一种，即在可采用十四种可选的方案之中的一种，也可多种并用，在每一可选的方案的具体的应用上该十二层PCB板的实施例与图10和图11所示的六层PCB板基本类似，此处不再赘述。

上面对本发明实施例的十二层板PCB结构进行了介绍，下面对本发明实施例的四种十四层PCB板结构进行介绍。

以下是第一种十四层PCB板结构，其中，顶层、第三层、第五层、第六层、第九层、第十层、第十二层和底层分别为信号层，第二层、第四层、第七层、第八层、第十一层和第十三层分别为接地层；各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、G4为第四层接地层2、S5为第五层信号层1、S6为第六层信号层1、G7为第七层接地层2、G8为第八层接地层2、S9为第九层信号层1、S10为第十层信号层1、G11为第十一层接地层2、S12第十二层信号层1、G13为第十三层接地层2、B为底层。其中，S3以G2和G4为相邻层，S12以G11和G13为相邻层，S5和S6为两个相邻信号层1，S9和S10为两个相邻信号层1。S3上的电源平面3和各类信号线路以G2为回流路径，S5上的电源平面3和各类信号线路以G4为回流路径，S6上的电源平面3和各类信号线路以G7为回流路径，S9上的电源平面3和各类信号线路以G8为回流路径，S10上的电源平面3和各类信号线路以G11为回流路径，S12上的电源平面3和各类信号线路以G13为回流路径，S3、S5、S6、S9、S10和S12均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

在第二种十四层PCB板结构中，顶层、第三层、第五层、第七层、第八层、第十层、第十二层和底层分别为信号层，第二层、第四层、第六层、第九层、第十一层和第十三层分别为接地层，该结构与第一种十四层PCB板结构的区别在于将S6替换为G6，将G7替换为S7，将G8替换为S8，将S9替换为G9，即将第一种十四层PCB板结构的第六层信号层1替换为第六层接地层2，第七层接地层2替换为第七层信号层1，第八层接地层2替换为第八层信号层1，第九层信号层1替换为第九层接地层2，其它情况都类似。S7与S8是两个相邻的信号层1，S3与G2、G4相邻，S5与G4、G6相邻，S10与G9、G11相邻，S12与G11、G13相邻。S3中的信号线路和电源平面3以G2为回流路径，S5中的信号线路和电源平面3以G4为回流路径，S7中的信号线路和电源平面3以G6为回流路径，S8中的信号线路和电源平面3以G9为回流路径，S10中的信号线路和电源平面3以G11为回流路径，S12中的信号线路和电源平面3以G13为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

在第三种十四层PCB板结构中，顶层、第三层、第四层、第六层、第八层、第九层、第十一层、第十二层和底层分别为信号层，第二层、第五层、第七层、第十层和第十三层分别为接地层，各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、S4为第四层信号层1、G5为第五层接地层2、S6为第六层信号层1、G7为第七层接地层2、S8为第八层信号层1、S9为第九层信号层1、G10为第十层接地层2、S11为第十一层信号层1、S12第十二层信号层1、G13为第十三层接地层2、B为底层。S3与S4是两个相邻的信号层1，S11与S12是两个相邻的信号层1，S8与S9是两个相邻的信号层1，S6与G5、G7相邻，S3中的信号线路和电源平面3以G2为回流路径，S4中的信号线路和电源平面3以G5为回流路径，S6中的信号线路和电源平面3以G5为回流路径，S8中的信号线路和电源平面3以G7为回流路径，S9中的信号线路和电源平面3以G10为回流路径，S11中的信号线路和电源平面3以G10为回流路径，S12中的信号线路和电源平面3以G13为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

在第四种十四层PCB板结构中，顶层、第三层、第四层、第六层、第九层、第十一层、第十二层和底层分别为信号层，第二层、第五层、第七层、第八层、第十层和第十三层分别为接地层。该结构与第三种十四层PCB板结构的区别在于将S8替换为G8，即将第三种十四层PCB板结构的第八层信号层1替换为第八层接地层2，其它情况都类似。其中S3与S4是两个相邻的信号层1，S11与S12是两个相邻的信号层1，S6与G5、G7相邻，S9与G8、G10相邻。S3中的信号线路和电源平面3以G2为回流路径，S4中的信号线路和电源平面3以G5为回流路径，S6中的信号线路和电源平面3以G5为回流路径，S9中的信号线路和电源平面3以G10为回流路径，S11中的信号线路和电源平面3以G10为回流路径，S12中的信号线路和电源平面3以G13为回流路径。内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路的影响非常小。

需要说明的是，不论是哪一种十四层PCB板结构，在可选的方案的选择上，该十四层PCB板的实施例与图10和图11所示的六层PCB板的实施例基本相同，即针对可选的方案，可以在可选的方案一至可选的方案十四之中选择至少一种，即在可采用十四种可选的方案之中的一种，也可多种并用，在每一可选的方案的具体的应用上该十四层PCB板的实施例与图10和图11所示的六层PCB板基本类似，此处不再赘述。

上面对本发明实施例的十四层板PCB结构进行了介绍，下面对本发明实施例的五种十六层PCB板结构进行介绍。

以下是第一种十六层PCB板结构，其中，顶层、第三层、第四层、第六层、第七层、第十层、第十一层、第十三、第十四层和底层分别为信号层，第二层、第五层、第八层、第九层、第十二层和第十五层分别为接地层，各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、S4为第四层信号层1、G5为第五层接地层2、S6为第六层信号层1、S7为第七层信号层1、G8为第八层接地层2、G9为第九层接地层2、S10为第十层信号层1、S11为第十一层信号层1、G12第十二层接地层2、S13为第十三层信号层1、S14为第十四层信号层1、G15第十五层接地层2、B为底层。其中，S3和S4为两个相邻信号层1，S6和S7为两个相邻信号层1，S10和S11为两个相邻信号层1，S13和S14为两个相邻信号层1。S3上的电源平面3和各类信号线路以G2为回流路径，S4和S6上的电源平面3和各类信号线路分别以G5为回流路径，S7上的电源平面3和各类信号线路以G8为回流路径，S10上的电源平面3和各类信号线路以G9为回流路径，S11和S13上的电源平面3和各类信号线路分别以G12为回流路径，S14上的电源平面3和各类信号线路以G15为回流路径，S3、S4、S6、S7、S10、S11、S13、S14均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

在第二种十六层PCB板结构中，顶层、第三层、第四层、第六层、第八层、第九层、第十一层、第十三、第十四层和底层分别为信号层，第二层、第五层、第七层、第十层、第十二层和第十五层分别为接地层，该结构与第一种十六层PCB板结构的区别在于将S7替换为G7，将G8替换为S8，将G9替换为S9，将S10替换为G10，即将第一种十六层PCB板结构的第七层信号层1替换为第七层接地层2，第八层接地层2替换为第八层信号层1，第九层接地层2替换为第九层信号层1，第十层信号层1替换为第十层接地层2，其它情况都类似。S3、S4、S6、S8、S9、S11、S13、S14均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

在第三种十六层PCB板结构中，顶层、第三层、第五层、第六层、第八层、第九层、第十一层、第十二、第十四层和底层分别为信号层，第二层、第四层、第七层、第十层、第十三层和第十五层分别为接地层，各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、G4为第四层接地层2、S5为第五层信号层1、S6为第六层信号层1、G7为第七层接地层2、S8为第八层信号层1、S9为第九层信号层1、G10为第十层接地层2、S11为第十一层信号层1、S12第十二层信号层1、G13为第十三层接地层2、S14为第十四层信号层1、G15第十五层接地层2、B为底层，其它情况都类似。其中，S3、S5、S6、S8、S9、S11、S12、S14均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

在第四种十六层PCB板结构中，顶层、第三层、第五层、第七层、第九层、第十层、第十二、第十四层和底层分别为信号层，第二层、第四层、第六层、第八层、第十一层、第十三层和第十五层分别为接地层，各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、G4为第四层接地层2、S5为第五层信号层1、G6为第六层接地层2、S7为第七层信号层1、G8为第八层接地层2、S9为第九层信号层1、S10为第十层信号层1、G11为第十一层接地层2、S12第十二层信号层1、G13为第十三层接地层2、S14为第十四层信号层1、G15第十五层接地层2、B为底层，其它情况都类似。其中，S3、S5、S7、S9、S10、S12、S14均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

在第五种十六层PCB板结构中，顶层、第三层、第五层、第七层、第八层、第十层、第十二、第十四层和底层分别为信号层，第二层、第四层、第六层、第九层、第十一层、第十三层和第十五层分别为接地层，该结构与第四种十六层PCB板结构的区别在于将第四种十六层PCB板结构的第八层接地层2替换为第八层信号层1，第九层信号层1替换为第九层接地层2，其它情况都类似。其中，S3、S5、S7、S8、S10、S12、S14均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

需要说明的是，不论是哪一种十六层PCB板结构，在可选的方案的选择上，该十六层PCB板的实施例与图10和图11所示的六层PCB板的实施例基本相同，即针对可选的方案，可以在可选的方案一至可选的方案十四之中选择至少一种，即在可采用十四种可选的方案之中的一种，也可多种并用，在每一可选的方案的具体的应用上该十六层PCB板的实施例与图10和图11所示的六层PCB板基本类似，此处不再赘述。

上面对本发明实施例的十六层板PCB结构进行了介绍，下面对本发明实施例的三种十八层PCB板结构进行介绍。

以下是第一种十八层PCB板结构，其中，顶层、第三层、第五层、第六层、第八层、第十一层、第十三层、第十四层、第十六层和底层分别为信号层，第二层、第四层、第七层、第九层、第十层、第十二层、第十五层和第十七层分别为接地层，各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、G4为第四层接地层2、S5为第五层信号层1、S6为第六层信号层1、G7为第七层接地层2、S8为第八层信号层1、G9为第九层接地层2、G10为第十层接地层2、S11为第十一层信号层1、G12第十二层接地层2、S13为第十三层信号层1、S14为第十四层信号层1、G15第十五层接地层2、S16为第十六层信号层1、G17为第十七层接地层2、B为底层。其中，S5和S6为两个相邻信号层1，S13和S14为两个相邻信号层1。S3上的电源平面3和各类信号线路以G2为回流路径，S5上的电源平面3和各类信号线路以G4为回流路径，S6和S8上的电源平面3和各类信号线路分别以G7为回流路径，S11和S13上的电源平面3和各类信号线路分别以G12为回流路径，S14上的电源平面3和各类信号线路分别以G15为回流路径，S16上的电源平面3和各类信号线路分别以G17为回流路径。S3、S5、S6、S8、S11、S13、S14、S16均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

在第二种十八层PCB结构中，顶层、第三层、第五层、第七层、第九层、第十层、第十二层、第十四层、第十六层和底层分别为信号层，第二层、第四层、第六层、第八层、第十一层、第十三层、第十五层和第十七层分别为接地层，各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、G4为第四层接地层2、S5为第五层信号层1、G6为第六层接地层2、S7为第七层信号层1、G8为第八层接地层2、S9为第九层信号层1、S10为第十层信号层1、G11为第十一层接地层2、S12第十二层信号层1、G13为第十三层接地层2、S14为第十四层信号层1、G15第十五层接地层2、S16为第十六层信号层1、G17为第十七层接地层2、B为底层。其中，除了S9和S10为两个相邻信号层1，其它内部的信号层1都有两个相邻的接地层。S3、S5、S7、S9、S10、S12、S14、S16均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

在第三种十八层PCB板结构中，顶层、第三层、第四层、第六层、第七层、第九层、第十层、第十二层、第十三层、第十五层、第十六层和底层分别为信号层，第二层、第五层、第八层、第十一层、第十四层和第十七层分别为接地层，各层的具体分布情况如下：T为顶层、G2为第二层接地层2、S3为第三层信号层1、S4为第四层信号层1、G5为第五层接地层2、S6为第六层信号层1、S7为第七层信号层1、G8为第八层接地层2、S9为第九层信号层1、S10为第十层接地层2、G11为第十一层接地层2、S12第十二层信号层1、S13为第十三层信号层1、G14为第十四层接地层2、S15第十五层信号层1、S16为第十六层信号层1、G17为第十七层接地层2、B为底层。其中，S3和S4为两个相邻信号层1，S6和S7为两个相邻信号层1，S9和S10为两个相邻信号层1，S12和S13为两个相邻信号层1，S15和S16为两个相邻信号层1。S3、S4、S6、S7、S9、S10、S12、S13、S15、S16均具有独立的回流电路；内部的信号层1中的电源平面3产生的回路互感效应和平面电容效应对其相邻层信号线路影响非常小。

需要说明的是，不论是哪一种十八层PCB板结构，在可选的方案的选择上，该十八层PCB板的实施例与图10和图11所示的六层PCB板的实施例基本相同，即针对可选的方案，可以在可选的方案一至可选的方案十四之中选择至少一种，即在可采用十四种可选的方案之中的一种，也可多种并用，在每一可选的方案的具体的应用上该十八层PCB板的实施例与图10和图11所示的六层PCB板基本类似，此处不再赘述。

下面是采用本发明实施例方案的PCB板的安全存储器，采用X86平台Rangeley系列64位AtomC2338处理器(1.7GHz双核)，PCB板采用了本发明推荐的第一种十层板结构，该安全存储器的硬盘接口采用SATA2.0和SATA3.0两种规格。此PCB板通过精心布局后，SATA信号线路阻抗被控制在最好的状况。产品打样后，在第一次功能测试、信号测试、EMC测试、电源测试时，基本没有问题，一次性通过。该系列CPU设计的产品，Intel公司推荐的12层板层叠(采用现有技术12层PCB板层叠),本发明中推荐层叠设计方案不仅比Intel公司推荐12层板层叠成本降低20％，而且各方面的指标都比Intel公司公板(采用现有技术设计的12层板层叠)要优。

下面是具体的测试详情：

A、信号测试

信号测试主要以SATA为例对其性能测试进行相关阐述。对于SATA的信号测试，采用高采样率、高带宽的示波器(TDS7704B)和泰克相关测试软件对SATA信号进行测试和分析。对SATA总线信号主要通过对信号的电压、时序、传输速率以及其稳定性(主要采用抖动测试验证)进行验证。这些验证指标通过软件测试后其结果一般以眼图的形式来体现。下面将具体阐述一下SATA眼图的测试分析结果。

SATA根据其传输速率的不同分为SATAI(1.5Gb/s)、SATAII(3.0Gb/s)和SATAIII(6.0Gb/s)。在此仅举例简单地阐述SATAII的两个接口的测试结果。如图所示，图27a和图27b分别展示SATA_TX0眼图及测试结果，图28a和图28b分别展示SATA_TX1眼图及测试结果。从图27a和图28a中可看出，眼图与红色的规范区域没有交叉，相隔有较远的距离，眼振幅小，说明信号都符合质量规范，信号抖动很小，无串扰；从图27b和图28b中可看出，SATAII接口的各性能参数值都很好，在规格范围之内，全部通过测试，结果显示pass。如图27b的测试结果中显示传输速率为3.00011Gb/s，左右抖动的最大值为14.98170ps，眼图左右抖动的最小值为7.65467ps；上下抖动的最大值为26.31056ps，上下抖动的最小值为14.25123ps，完全满足设计要求。信号电压幅度的最大值和最小值也都在-0.35V～0.35V的规格范围之内，满足设计要求。其中，SATA_TX0是指SATAII接口1的发送信号，SATA_TX1是指SATAII接口2的发送信号。

B、EMC测试

EMC测试主要以网络接口为例对其性能测试进行相关阐述。RE辐射测试标准和CE传导发射测试标准都采用EN55022-2008/GB9254-2008标准，对网口连接器0.15MHz～0.5MHz、0.5MHz～30MHz、30MHz～1GHz、1GHz～6GHz频段进行，这些频段都满足EN55022-2008/GB9254-2008标准中ClassB的测试要求，图17给出了网口连接器30MHz～1GHz测试频段发出的辐射值。图17中A所指为3C标准的安全限值，低于此安全限值为合格；B所指为测试产品的辐射数据的波动曲线，从图17可以看出，B线离A线距离较远，还有很大的余量，也就是说比安全标准值小得多，说明EMC控制得相当好。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (23)

1.一种PCB板结构，其特征在于，包括：

相互层叠设置的至少四层用于传输信号的信号层和至少两层用于接地的接地层；

所述PCB板结构的顶层和底层均为所述信号层，所述信号层的相邻层之中的零层以上为接地层，所述信号层内布置有电源平面，所述电源平面位于所述信号层的未布线区域。

2.根据权利要求1所述的PCB板结构，其特征在于，所述PCB板结构不包含独立的电源层。

3.根据权利要求1所述的PCB板结构，其特征在于，所述信号层的相邻层之中的一层以上为接地层。

4.根据权利要求1所述的PCB板结构，其特征在于，位于所述顶层和所述底层之间的信号层为内部的信号层，所述内部的信号层到所述内部的信号层的第一参考接地层之间的距离为第一距离，所述内部的信号层到所述内部的信号层的第二参考接地层之间的距离为第二距离，所述第一距离小于所述第二距离。

5.根据权利要求1所述的PCB板结构，其特征在于，至少两层所述接地层之中至少一层接地层内布置有电源平面。

6.根据权利要求1所述的PCB板结构，其特征在于，所述顶层和/或所述底层内布置有元器件，位于所述顶层和所述底层之间的信号层为内部的信号层，所述元器件的焊盘处设置有与所述内部的信号层电连接的过孔，所述焊盘与所述过孔电连接。

7.根据权利要求1所述的PCB板结构，其特征在于，所述接地层内布置有电源平面，与所述接地层相邻的所述信号层内布置有第一信号线路，所述接地层内的电源平面在所述信号层上的投影与所述信号层内的第一信号线路不重叠；

和/或，

所述接地层内布置有电源平面，与所述接地层相邻的所述信号层内布置有电源平面，所述接地层内的电源平面在所述信号层上的投影与所述信号层内的电源平面不重叠。

8.根据权利要求1所述的PCB板结构，其特征在于：所述顶层上布置有敏感元器件或强干扰元器件，与所述顶层相邻的接地层内布置有电源平面，与所述顶层相邻的接地层内的电源平面与所述顶层上的敏感元器件或强干扰元器件在与所述顶层相邻的接地层上的投影不重叠；

和/或，

所述底层上布置有敏感元器件或强干扰元器件，与所述底层相邻的接地层内布置有电源平面，与所述底层相邻的接地层内的电源平面与所述底层上的敏感元器件或强干扰元器件在与所述底层相邻的接地层上的投影不重叠。

9.根据权利要求1所述的PCB板结构，其特征在于：所述顶层和/或所述底层内布置有电源平面，位于所述顶层和所述底层之间的内部的信号层内布置高速信号线路、高频信号线路、强干扰信号线路中的至少一种。

10.根据权利要求1所述的PCB板结构，其特征在于：位于所述顶层和所述底层之间的信号层为内部的信号层，所述内部的信号层内布置有电源平面，与所述内部的信号层相邻的信号层内布置有敏感信号线路，与所述内部的信号层相邻的信号层内的敏感信号线路与所述内部的信号层内的电源平面在与所述内部的信号层相邻的信号层上的投影不重叠；

和/或，

所述内部的信号层内布置有第一信号线路和/或低速信号线路，与所述内部的信号层相邻的信号层内布置有敏感信号线路，与所述内部的信号层相邻的信号层内的敏感信号线路与所述内部的信号层内的第一信号线路和/或低速信号线路在与所述内部的信号层相邻的信号层上的投影相互错开。

11.根据权利要求1所述的PCB板结构，其特征在于：位于所述顶层和所述底层之间的内部的信号层的基材铜厚小于1盎司。

12.根据权利要求1所述的PCB板结构，其特征在于：所述顶层和所述底层的基材铜厚小于1盎司，在所述顶层和所述底层的非电镀区域贴有防电镀的干膜，所述顶层和所述底层在电镀和蚀刻后的所述非电镀区域的铜厚为电镀前的所述顶层和所述底层的基材铜厚。

13.根据权利要求1所述的PCB板结构，其特征在于：对所述顶层和/或所述底层的所述非电镀区域进行表面工艺处理。

14.根据权利要求1所述的PCB板结构，其特征在于：所述顶层和/或位于所述顶层和所述底层之间的内部的信号层中布置有高速信号线路或高频信号线路，所述高速信号线路或高频信号线路采用通孔换层，对所述传输高速信号线路或高频信号线路的通孔从底层进行背钻处理，且背钻后的与所述内部的信号层相连接的桩的长度小于等于10mil，所述桩的长度为所述内部的信号层到背钻顶端处的距离；

和/或，

所述底层和/或位于所述顶层和所述底层之间的内部的信号层中布置有高速信号线路或高频信号线路，所述高速信号线路或高频信号线路采用通孔换层，对所述传输高速信号线路或所述高频信号线路的通孔从顶层进行背钻处理，且背钻后的与所述内部的信号层相连接的桩的长度小于等于10mil，所述桩的长度为所述内部的信号层到背钻顶端处的距离；

和/或，

所述底层和/或位于所述顶层和所述底层之间的内部的信号层中的高速信号线路或所述高频信号线路采用激光孔和/或激光孔结合埋孔换层，所述激光孔为M次的叠孔；其中，M为大于等于零的整数。

15.根据权利要求1所述的PCB板结构，其特征在于：位于所述信号层中的高速信号线路或和高频信号线路的布线为斜5度至15度角弯折布线，

或，

所述信号层所在PCB板与用于承载所述PCB板工作面板之间呈5度至15度夹角。

16.根据权利要求1所述的PCB板结构，其特征在于：所述接地层包括第一地平面和第二地平面；其中，

所述第一地平面和所述第二地平面采用铜箔、电阻、电容、磁珠或电感短路连接；

或，

所述第一地平面和所述第二地平面采用光电耦合器、继电器、变压器隔离连接。

17.根据权利要求1至16中任一项所述的PCB板结构，其特征在于，所述PCB板结构为六层PCB板结构，其中，

顶层、第三层、第四层和底层分别为信号层，第二层和第五层分别为接地层。

18.根据权利要求1至16中任一项所述的PCB板结构，其特征在于，所述PCB板结构为八层PCB板结构，其中，

顶层、第三层、第四层、第六层和底层分别为信号层，第二层、第五层和第七层分别为接地层；

或，

顶层、第三层、第五层、第六层和底层分别为信号层，第二层、第四层和第七层分别为接地层；

或，

顶层、第三层、第六层和底层分别为信号层，第二层、第四层、第五层和第七层分别为接地层。

19.根据权利要求1至16中任一项所述的PCB板结构，其特征在于，所述PCB板结构为十层PCB板结构，其中，

顶层、第三层、第四层、第七层、第八层和底层分别为信号层，第二层、第五层、第六层和第九层分别为接地层；

或，

顶层、第三层、第四层、第六层、第八层和底层分别为信号层，第二层、第五层、第七层和第九层分别为接地层；

或，

顶层、第三层、第五层、第七层、第八层和底层分别为信号层，第二层、第四层、第六层和第九层分别为接地层；

或，

顶层、第三层、第五层、第六层、第八层和底层分别为信号层，第二层、第四层、第七层和第九层分别为接地层。

20.根据权利要求1至16中任一项所述的PCB板结构，其特征在于：所述PCB板结构为十二层PCB板结构，其中，

顶层、第三层、第五层、第八层、第十层和底层分别为信号层，第二层、第四层、第六层、第七层、第九层和第十一层分别为接地层；

或，

顶层、第三层、第五层、第七层、第八层、第十层和底层分别为信号层，第二层、第四层、第六层、第九层和第十一层分别为接地层；

或，

顶层、第三层、第四层、第六层、第七层、第九层、第十层和底层分别为信号层，第二层、第五层、第八层和第十一层分别为接地层；

或，

顶层、第三层、第五层、第六层、第八层、第十层和底层分别为信号层，第二层、第四层、第七层、第九层和第十一层分别为接地层。

21.根据权利要求1至16中任一项所述的PCB板结构，其特征在于：所述PCB板结构为十四层PCB板结构，其中，

顶层、第三层、第五层、第六层、第九层、第十层、第十二层和底层分别为信号层，第二层、第四层、第七层、第八层、第十一层和第十三层分别为接地层；

或，

顶层、第三层、第五层、第七层、第八层、第十层、第十二层和底层分别为信号层，第二层、第四层、第六层、第九层、第十一层和第十三层分别为接地层；

或，

顶层、第三层、第四层、第六层、第八层、第九层、第十一层、第十二层和底层分别为信号层，第二层、第五层、第七层、第十层和第十三层分别为接地层；

或，

顶层、第三层、第四层、第六层、第九层、第十一层、第十二层和底层分别为信号层，第二层、第五层、第七层、第八层、第十层和第十三层分别为接地层。

22.根据权利要求1至16中任一项所述的PCB板结构，其特征在于：所述PCB板结构为十六层PCB板结构，其中，

顶层、第三层、第四层、第六层、第七层、第十层、第十一层、第十三、第十四层和底层分别为信号层，第二层、第五层、第八层、第九层、第十二层和第十五层分别为接地层；

或，

顶层、第三层、第四层、第六层、第八层、第九层、第十一层、第十三、第十四层和底层分别为信号层，第二层、第五层、第七层、第十层、第十二层和第十五层分别为接地层；

或，

顶层、第三层、第五层、第六层、第八层、第九层、第十一层、第十二、第十四层和底层分别为信号层，第二层、第四层、第七层、第十层、第十三层和第十五层分别为接地层；

或，

顶层、第三层、第五层、第七层、第九层、第十层、第十二、第十四层和底层分别为信号层，第二层、第四层、第六层、第八层、第十一层、第十三层和第十五层分别为接地层；

或，

顶层、第三层、第五层、第七层、第八层、第十层、第十二、第十四层和底层分别为信号层，第二层、第四层、第六层、第九层、第十一层、第十三层和第十五层分别为接地层。

23.根据权利要求1至16中任一项所述的PCB板结构，其特征在于：所述PCB板结构为十八层PCB板结构，其中，

顶层、第三层、第五层、第六层、第八层、第十一层、第十三层、第十四层、第十六层和底层分别为信号层，第二层、第四层、第七层、第九层、第十层、第十二层、第十五层和第十七层分别为接地层；

或，

顶层、第三层、第五层、第七层、第九层、第十层、第十二层、第十四层、第十六层和底层分别为信号层，第二层、第四层、第六层、第八层、第十一层、第十三层、第十五层和第十七层分别为接地层；

或，

顶层、第三层、第四层、第六层、第七层、第九层、第十层、第十二层、第十三层、第十五层、第十六层和底层分别为信号层，第二层、第五层、第八层、第十一层、第十四层和第十七层分别为接地层。