CN107124821A - 一种过孔及其制造方法和印制电路板 - Google Patents
一种过孔及其制造方法和印制电路板 Download PDFInfo
- Publication number
- CN107124821A CN107124821A CN201710571923.6A CN201710571923A CN107124821A CN 107124821 A CN107124821 A CN 107124821A CN 201710571923 A CN201710571923 A CN 201710571923A CN 107124821 A CN107124821 A CN 107124821A
- Authority
- CN
- China
- Prior art keywords
- hole
- pcb
- inwall
- conducting medium
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
Abstract
本发明提供了一种过孔及其制造方法和印制电路板,该过孔包括:设置于印制电路板PCB上的孔洞和设置于所述孔洞的内壁上的至少两个导电介质;所述至少两个导电介质之间相互隔离;每一个所述导电介质,用于分别与所述PCB上的两条信号线相连,其中,所述两条信号线位于所述PCB的不同层布线板上。该制造方法包括:在所述PCB上加工所述孔洞;在所述孔洞的内壁上设置至少两个相互隔离的所述导电介质。该印制电路板包括:PCB和至少一个上述的过孔。本方案能够减少印制电路板上过孔的数量。
Description
技术领域
本发明涉及电子工程技术领域,特别涉及一种过孔及其制造方法和印制电路板。
背景技术
随着电子信息技术和计算机技术的不断发展与进步,各类电子设备的功能越来越复杂,性能越来越强大。印制电路板(Printed Circuit Board,PCB)作为电子设备的重要组成元件,随着电子设备功能和性能的进步,印制电路板上信号线路不断增加。为了能够在同一块印制电路板上布置更多的信号线路,印制电路板通常包括多层布线板,以增加印制电路板的布线面积。位于不同层布线板上的信号线可以利用过孔相连。
目前,过孔内设置有导电介质,位于不同层布线板上的两条信号线与同一个过孔中的导电介质相连后,可以实现信号的跨层传输。比如,A层布线板上的信号线A和B层布线板上的信号线B与同一个过孔中的导电介质相连后,可以使信号线A与信号线B导通。
针对目前的过孔,利用过孔实现不同层布线板上的信号线的导通,由于印制电路板上信号线路的数量较多,需要设置多个过孔来连接不同层布线板上的信号线,导致印制电路板的设计难度较高。
发明内容
本发明实施例提供了过孔及其制造方法和印制电路板,能够减少印制电路板上过孔的数量。
第一方面,本发明实施例提供了一种过孔,包括:设置于印制电路板PCB上的孔洞和设置于所述孔洞的内壁上的至少两个导电介质;
所述至少两个导电介质之间相互隔离;
每一个所述导电介质,用于分别与所述PCB上的两条信号线相连,其中,所述两条信号线位于所述PCB的不同层布线板上。
可选地,
所述孔洞包括:通孔、盲孔或埋孔。
可选地,
所述孔洞包括:圆形孔洞或多边形孔洞。
可选地,
该过孔进一步包括:至少两个呈条状的绝缘介质;
所述至少两个绝缘介质沿所述孔洞的轴线方向,平行设置于所述孔洞的内壁上,将所述孔洞的内壁划分成至少两个相互隔离的区域;
在每一个所述区域上设置有一个所述导电介质,其中,所述导电介质包括通过镀铜形成的铜膜。
可选地,
沿所述孔洞的轴线方向,所述至少两个导电介质的尺寸不完全相同。
可选地,
所述绝缘介质的材质与所述PCB中绝缘层的材质相同。
可选地,
在所述孔洞的内壁与所述导电介质之间设置有绝缘层。
第二方面,本发明实施例还提供了一种对第一方面中任意一种过孔进行制造的方法,包括:
在所述PCB上加工所述孔洞;
在所述孔洞的内壁上设置至少两个相互隔离的所述导电介质。
可选地,
所述在所述孔洞的内壁上设置至少两个相互隔离的所述导电介质,包括:
沿所述孔洞的轴线方向,在所述孔洞的内壁上平行设置至少两个所述绝缘介质,以将所述孔洞的内壁划分成至少两个相互隔离的区域;
在每一个所述区域上进行镀铜处理,形成铜膜。
可选地,
所述镀铜处理包括:电镀铜处理或化学镀铜处理。
第三方面,本发明实施例还提供了一种印制电路板,包括:PCB和至少一个第一方面提供的任意一种过孔;
所述至少一个过孔设置于所述PCB上;
每一个所述过孔与所述PCB上的至少四条信号线相连,其中,所述至少四条信号线不完全位于同一层布线板上。
本发明实施例提供的过孔及其制造方法和印制电路板,过孔的孔洞设置于PCB上,在孔洞的内壁上设置有相互隔离的至少两个导电介质。每一个导电介质均可以与位于PCB不同层布线板上的两条信号线相连,实现两条信号线之间的连通。由于同一个过孔包括的至少两个导电介质,而所包括的各个导电介质之间相互隔离,因此同一个过孔可以实现至少两条信号线路的连通,相对现有过孔仅能实现一条通信线路的连通,可以减少PCB上过孔的数量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种过孔的示意图;
图2是本发明一个实施例提供的一种通孔形式孔洞的示意图;
图3是本发明一个实施例提供的一种盲孔形式孔洞的示意图;
图4是本发明一个实施例提供的一种埋孔形式孔洞的示意图;
图5是本发明一个实施例提供的另一种过孔的示意图;
图6是本发明一个实施例提供的又一种过孔的示意图;
图7是本发明一个实施例提供的一种过孔制造方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例提供了一种过孔,包括:设置于PCB20上的孔洞101和设置与孔洞101的内壁上的至少两个导电介质102;
设置于孔洞101内壁上的至少两个导电介质102之间互相隔离;
每一个导电介质102,用于分别与PCB20上的两条信号线相连,其中,与同一个导电介质102相连的两条信号线位于不同层布线板上。
本发明实施例提供了一种过孔,过孔的孔洞设置于PCB上,在孔洞的内壁上设置有相互隔离的至少两个导电介质。每一个导电介质均可以与位于PCB不同层布线板上的两条信号线相连,实现两条信号线之间的连通。由于同一个过孔包括的至少两个导电介质,而所包括的各个导电介质之间相互隔离,因此同一个过孔可以实现至少两条信号线路的连通,相对现有过孔仅能实现一条通信线路的连通,可以减少PCB上过孔的数量。
可选地,设置于PCB上的孔洞可以时通孔、盲孔或者埋孔,下面对三种上述三种形式的孔洞分别进行说明:
如图2所示,孔洞101为通孔,孔洞101贯穿PCB20。由于孔洞101贯穿PCB20,设置于孔洞101内壁上的导电介质可以与PCB20中任意一层布线板上的信号线相连,比如,可以将PCB20最上面一层布线板上的信号线与PCB20最下面一层布线板上的信号线相连。
将孔洞设置为通孔形式,通过设置于孔洞内壁上的导电介质可以将PCB上任意两层布线板上的信号线连通,具有普适性。另外,由于通孔的加工难度较低,在PCB上设置通孔类型的孔洞,可以降低该过孔的成本。
如图3所示,孔洞101为盲孔,盲孔的一端在PCB20的表面,另一端深入至PCB20的内部。由于导电介质设置在孔洞101的内壁上,当孔洞101为盲孔时,导电介质只能够连接与孔洞101相交的各层布线板上的信号线。比如,PCB20共包括6层布线板,盲孔形式的孔洞101贯穿1~4层布线板,则设置于孔洞101内壁上的导电介质可以将1~4层布线板上的任意两条信号线相连。
由于盲孔不会贯穿整个PCB,可以保证未被孔洞贯穿的各层布线板的完整性。因此,对于位于PCB一侧的相连数层布线板没有布线需求的位置,可以设置具有盲孔形式孔洞的过孔,方便对未被过孔贯穿布线板上的信号线进行设计。
如图4所示,孔洞101为埋孔,埋孔设置于PCB20的内部,从PCB20的表层和底层均看不到埋孔。由于导电介质设置在孔洞101的内壁上,当孔洞101为埋孔时,导电介质只能够连接与孔洞101相交的各层布线板上的信号线。比如,PCB20共包括6层布线板,埋孔形式的孔洞101贯穿2~5层布线板,则设置于孔洞101内壁上的导电介质可以将2~5层布线板上的任意两条信号线相连。
由于埋孔不会贯穿PCB的表层布线板和底层布线板,方便对表层布线板、底层布线板以及未被孔洞贯穿且与表层布线板或底层布线板相邻的布线板进行信号线设计。另外,由于埋孔从PCB的表层和底层均看不到,采用具有埋孔形式孔洞的过孔,可以减少PCB表层和底层上过孔的数量,方便在表层或底层上安装各种类型的元器件。
可选地,设置于PCB上的孔洞可以是圆形孔洞或多边形孔洞。
由于圆形孔洞的加工难度较低,在PCB上设置具有圆形孔洞的过孔,可以降低在PCB上设置过孔的成本。另外,由于圆形孔洞的内壁截面为圆形,可以根据需求在孔洞的内壁设置多个圆弧板状的导电介质,以实现连通多条信号线路。比如,在圆形孔洞的内壁上均匀设置6个圆弧板状的导电介质,实现6条信号线路(12条信号线)的连通。
过孔所包括的孔洞还可以是多边形孔洞,由于多边形孔洞的内壁界面为多边形,根据需求可以在多边形每一个边对应的孔洞侧壁上设置一个或多个导电介质,以实现连通多条信号线路。比如,PCB上设置的孔洞为六边形,在六边形孔洞内壁的6个平面上分别设置一个导电介质,每一个导电介质实现1条信号线路的连通,从而可以实现6条信号线路(12条信号线)的连通。由于多边形孔洞的内壁包括多个平面,在平面上设置导电介质相对圆弧面更加方便。
可选地,过孔还可以包括至少两个成条状的绝缘介质。至少两个绝缘介质沿孔洞的轴线方向,平行设置于孔洞的内壁上(绝缘介质的轴线与孔洞的轴线相互平行),将孔洞的内壁划分成至少两个相互隔离的区域。在每一被绝缘介质隔离出的区域上设置有一个导电介质,其中,导电介质可以为通过对孔洞内壁进行镀铜形成的铜膜。
例如,如图5所示,在圆形孔洞101的内壁上均匀设置有4个绝缘介质103,将孔洞101的内壁划分成4个相互隔离的区域。通过对孔洞101内壁进行镀铜的方式,在每一个区域形成铜膜形式的导电介质102。
首先,在孔洞的内壁上设置多个绝缘介质,将孔洞的内壁划分成多个相互隔离的区域,在每一个区域中分别设置一个导电介质。由于绝缘介质的隔离作用,保证各个导电介质之间的相互隔离,使得每一个导电介质能够独立传导相连信号线路的信号,而不会对其他导电介质的信号传输造成影响,保证过孔对信号进行跨层传输的可靠性。
其次,由于过孔的尺寸均较小,相应的设置在PCB上的孔洞的直径也较小,通过镀铜的方式可以准确地在孔洞内壁的相应位置上形成铜箔,以铜箔作为导电介质连通对应的两条信号线。
可选地,沿孔洞的轴线方向上,设置于孔洞内壁上的导电介质可以具有不同的尺寸。在同一个过孔中,由于不同导电介质所连接信号线可能来至不同层的布线板,而导电介质在孔洞轴线方向上的尺寸只需要大于或等于相连两条信号线所在布线板之间的距离即可,因此不同的导电介质可以具有不同的尺寸。
比如,一个过孔包括有两个导电介质,分别为导电介质A和导电介质B。其中,按照PCB从表层至底层的顺序,导电介质A用于连接第1层布线板上的信号线1和第6层布线板上的信号线2,而导电介质B用于连接第3层布线板上的信号线3和第4层布线板上的信号线4。由于第3层布线板和第4层布线板位于第1层布线板和第6层布线板之间,因此,在孔洞的轴线方向上,导电介质B的尺寸可以小于导电介质A的尺寸,只要保证导电介质B的尺寸大于或等于第3层布线板与第4层布线板之间的距离即可。
根据导电介质所连接信号线所在布线板之间的距离,灵活确定每一个导电介质在孔洞轴线方向上的尺寸,可以节省导电介质的材料。
可选地,用于隔离各个导电介质的绝缘介质可以与PCB中的绝缘层具有相同的材质,比如,可以为酚醛树脂、玻璃纤维、环氧树脂、橡胶等。
由于绝缘介质设置于孔洞的内壁上,采用与PCB绝缘层具有相同材质的绝缘介质,保证绝缘介质与PCB具有相似的热膨胀系数,防止由于PCB使用过程中发热导致绝缘介质与孔洞内壁分离,提高了过孔的结构稳定性。
可选地,在孔洞内壁与导电介质之间设置有绝缘层。PCB包括多个绝缘层和多个信号层,信号层为绝缘层表面的覆铜。过孔会贯穿部分绝缘层和部分信号层,因此过孔所包括孔洞的内壁上可能会有覆铜,为了防止导电介质与孔洞内壁上的覆铜接触影响导电介质正常传输信号,在导电介质与孔洞内壁之间设置绝缘层,保证过孔对信号进行跨层传输的稳定性和可靠性。
下面以包括4个导电介质为例,对本发明实施例提供的过孔作进一步详细说明,如图6所示,该过孔包括:设置于PCB上的孔洞601和设置于孔洞601内壁上的4个导电介质,其中,4个导电介质分别为导电介质602、导电介质603、导电介质604和导电介质605;
导电介质602的一端与信号线A1相连,另一端与信号线A2相连,其中,信号线A1位于PCB的第1层布线板上,信号线A2位于PCB的第6层布线板上;
导电介质603的一端与信号线B1相连,另一端与信号线B2相连,其中,信号线B1位于PCB的第2层布线板上,信号线B2位于PCB的第5层布线板上;
导电介质604的一端与信号线C1相连,另一端与信号线C2相连,其中,信号线C1位于PCB的第二层布线板上,信号下C2位于PCB的第3层布线板上;
导电二级制605的一端与信号线D1相连,另一端与信号线D2相连,其中,信号线D1位于PCB的2层布线板上,信号线D2位于PCB的第3层布线板上。
如图7所示,本发明实施例还提供了一种对上述实施例提供的任意一种过孔进行制造的方法,该方法可以包括以下步骤:
步骤701:在PCB上加工孔洞;
步骤702:在孔洞的内壁上设置至少两个相互隔离的导电介质。
本发明提供的过孔制造方法,首先在PCB上设置有孔洞,然后在孔洞的内壁上设置至少两个导电介质。每一个导电介质可以与位于PCB不同层布线板上的两条信号线相连,实现两条信号线的连通。因此,同一个过孔可以实现至少两对信号线的连通,从而在PCB上需要跨层的信号线路一定的前提下,可以减少PCB上过孔的数量。
可选地,如图7所示,
步骤702在孔洞的内壁上设置至少两个相互隔离的导电介质时,可以沿孔洞的轴线方向,在孔洞的内壁上平行设置至少两个绝缘介质,以将孔洞的内壁划分成至少两个互相隔离的区域,之后在每一个区域上进行镀铜处理,形成铜膜。
首先在孔洞的内壁上设置多个绝缘介质,将孔洞的内壁划分成多个相互隔离的区域,然后分别对每一个区域进行镀铜处理。这样,在绝缘介质的隔离下,作为导电介质的各个铜膜是相互隔离的,保证每一个导电介质能够独立对所连接信号线路上的信号进行传导,不对其他导电介质造成影响,保证PCB上信号传输的质量。
可选地,在对孔洞的内壁进行镀铜处理时,可以采用电镀铜或者化学镀铜,具体采用何种方式进行镀铜,可以根据需求进行灵活选择,使得该制造过孔的方法具有较强的灵活性。
本发明实施例还提供了一种印制电路板,包括:PCB和至少一个上述实施例提供的任意一种过孔;
各个过孔设置在PCB上,每一个过孔与PCB上的至少四条信号线相连,其中,各条信号线不完全位于同一层布线板上。
由于每一个过孔中包括有至少两个相互隔离的导电介质,每一个导电介质可以连接位于不同层布线板上的两条信号线,实现这两条信号线之间的导通。因此每一个过孔可以连接PCB不同层布线板上的至少4条信号线,实现两条信号线路的导通,从而减少了整个印制电路板上所包括过孔的数量,便于印制电路板的设计。
本发明各个实施例提供的过孔及其制造方法和印制电路板,至少具有如下有益效果:
1、在本发明实施例中,过孔的孔洞设置于PCB上,在孔洞的内壁上设置有相互隔离的至少两个导电介质。每一个导电介质均可以与位于PCB不同层布线板上的两条信号线相连,实现两条信号线之间的连通。由于同一个过孔包括的至少两个导电介质,而所包括的各个导电介质之间相互隔离,因此同一个过孔可以实现至少两条信号线路的连通,相对现有过孔仅能实现一条通信线路的连通,可以减少PCB上过孔的数量。
2、在本发明实施例中,过孔的孔洞可以是通孔、盲孔或埋孔,同时孔洞可以是圆形孔洞或多边形孔洞。本实施例所提供过孔的孔洞可以具有不同的深度和界面形状,不同规格的孔洞具有各自的优势,根据实际业务需求可以选择不同形式的孔洞形成过孔,使得本发明实施例所提供的过孔具有较强的适用性。
3、在本发明实施例中,在孔洞的内壁上设置多个绝缘介质,将孔洞的内壁划分成多个相互隔离的区域,在每一个区域中分别设置一个导电介质。由于绝缘介质的隔离作用,保证各个导电介质之间的相互隔离,使得每一个导电介质能够独立传导相连信号线路的信号,而不会对其他导电介质的信号传输造成影响,保证过孔对信号进行跨层传输的可靠性。
4、在本发明实施例中,由于过孔的尺寸均较小,相应的设置在PCB上的孔洞的直径也较小,通过镀铜的方式可以准确地在孔洞内壁的相应位置上形成铜箔,以铜箔作为导电介质连通对应的两条信号线,保证PCB上信号传输的稳定性。
需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个〃····〃”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储在计算机可读取的存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是:以上所述仅为本发明的较佳实施例,仅用于说明本发明的技术方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (10)
1.一种过孔,其特征在于,包括:设置于印制电路板PCB上的孔洞和设置于所述孔洞的内壁上的至少两个导电介质;
所述至少两个导电介质之间相互隔离;
每一个所述导电介质,用于分别与所述PCB上的两条信号线相连,其中,所述两条信号线位于所述PCB的不同层布线板上。
2.根据权利要求1所述的过孔,其特征在于,
所述孔洞包括:通孔、盲孔或埋孔。
3.根据权利要求1所述的过孔,其特征在于,
所述孔洞包括:圆形孔洞或多边形孔洞。
4.根据权利要求1所述的过孔,其特征在于,进一步包括:至少两个呈条状的绝缘介质;
所述至少两个绝缘介质沿所述孔洞的轴线方向,平行设置于所述孔洞的内壁上,将所述孔洞的内壁划分成至少两个相互隔离的区域;
在每一个所述区域上设置有一个所述导电介质,其中,所述导电介质包括通过镀铜形成的铜膜。
5.根据权利要求4所述的过孔,其特征在于,
沿所述孔洞的轴线方向,所述至少两个导电介质的尺寸不完全相同;
和/或,
所述绝缘介质的材质与所述PCB中绝缘层的材质相同。
6.根据权利要求1至5中任一所述的过孔,其特征在于,
在所述孔洞的内壁与所述导电介质之间设置有绝缘层。
7.一种权利要求1至6中任一所述过孔的制造方法,其特征在于,包括:
在所述PCB上加工所述孔洞;
在所述孔洞的内壁上设置至少两个相互隔离的所述导电介质。
8.根据权利要求7所述的方法,其特征在于,所述在所述孔洞的内壁上设置至少两个相互隔离的所述导电介质,包括:
沿所述孔洞的轴线方向,在所述孔洞的内壁上平行设置至少两个所述绝缘介质,以将所述孔洞的内壁划分成至少两个相互隔离的区域;
在每一个所述区域上进行镀铜处理,形成铜膜。
9.根据权利要求8所述的方法,其特征在于,
所述镀铜处理包括:电镀铜处理或化学镀铜处理。
10.一种印制电路板,其特征在于,包括:PCB和至少一个权利要求1至6中任一所述的过孔;
所述至少一个过孔设置于所述PCB上;
每一个所述过孔与所述PCB上的至少四条信号线相连,其中,所述至少四条信号线不完全位于同一层布线板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710571923.6A CN107124821A (zh) | 2017-07-13 | 2017-07-13 | 一种过孔及其制造方法和印制电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710571923.6A CN107124821A (zh) | 2017-07-13 | 2017-07-13 | 一种过孔及其制造方法和印制电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107124821A true CN107124821A (zh) | 2017-09-01 |
Family
ID=59731195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710571923.6A Pending CN107124821A (zh) | 2017-07-13 | 2017-07-13 | 一种过孔及其制造方法和印制电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107124821A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110392482A (zh) * | 2018-04-18 | 2019-10-29 | 北大方正集团有限公司 | 电路板 |
CN112580294A (zh) * | 2020-12-30 | 2021-03-30 | 芯和半导体科技(上海)有限公司 | 一种pcb版图的切割方法 |
WO2023206958A1 (zh) * | 2022-04-27 | 2023-11-02 | 苏州元脑智能科技有限公司 | Pcb信号过孔结构及其确定方法、确定装置、确定设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101222824A (zh) * | 2007-01-11 | 2008-07-16 | 三星电子株式会社 | 多层基底及具有该多层基底的电子装置 |
CN102724807A (zh) * | 2012-06-08 | 2012-10-10 | 加弘科技咨询(上海)有限公司 | 印刷电路板 |
CN204090285U (zh) * | 2014-09-12 | 2015-01-07 | 杭州华三通信技术有限公司 | 电路板及其过孔结构 |
-
2017
- 2017-07-13 CN CN201710571923.6A patent/CN107124821A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101222824A (zh) * | 2007-01-11 | 2008-07-16 | 三星电子株式会社 | 多层基底及具有该多层基底的电子装置 |
CN102724807A (zh) * | 2012-06-08 | 2012-10-10 | 加弘科技咨询(上海)有限公司 | 印刷电路板 |
CN204090285U (zh) * | 2014-09-12 | 2015-01-07 | 杭州华三通信技术有限公司 | 电路板及其过孔结构 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110392482A (zh) * | 2018-04-18 | 2019-10-29 | 北大方正集团有限公司 | 电路板 |
CN112580294A (zh) * | 2020-12-30 | 2021-03-30 | 芯和半导体科技(上海)有限公司 | 一种pcb版图的切割方法 |
CN112580294B (zh) * | 2020-12-30 | 2023-12-19 | 芯和半导体科技(上海)股份有限公司 | 一种pcb版图的切割方法 |
WO2023206958A1 (zh) * | 2022-04-27 | 2023-11-02 | 苏州元脑智能科技有限公司 | Pcb信号过孔结构及其确定方法、确定装置、确定设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103188886B (zh) | 一种印制电路板及其制作方法 | |
US10064271B2 (en) | PCB processing method and PCB | |
CN107969065B (zh) | 一种印刷电路板 | |
US8536464B2 (en) | Multilayer substrate | |
CN107124821A (zh) | 一种过孔及其制造方法和印制电路板 | |
DE102014115313B4 (de) | Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems | |
US8295058B2 (en) | Structure for enhancing reference return current conduction | |
CN104602446A (zh) | 基板结构及其制作方法 | |
DE112013003806T5 (de) | Mehrschichtige Übertragungsleitungen | |
CN104768326A (zh) | 印刷电路板及印刷电路板制造方法 | |
JP7178764B2 (ja) | 回路基板、デバイスおよびバイアホール構造の形成方法 | |
CN105101642B (zh) | 一种增加多层pcb板金属箔面积的方法及多层pcb板 | |
CN105704918B (zh) | 一种高密度印制电路板 | |
CN104902675A (zh) | 一种台阶槽电路板及其加工方法 | |
CN105916315A (zh) | 一种hdi印刷电路板的制作方法 | |
CN203057697U (zh) | 一种带交叉盲孔的pcb板件 | |
EP4009751A1 (en) | Circuit board and communication device | |
DE102017202329A1 (de) | Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen | |
DE102014202196B3 (de) | Leiterplatte und Schaltungsanordnung | |
CN105263303A (zh) | 一种用于为基板屏蔽电磁辐射的装置及方法 | |
US10973116B2 (en) | 3D high-inductive ground plane for crosstalk reduction | |
CN102105018B (zh) | 一种多层电路板 | |
EP2200411A1 (de) | Leiterplatte | |
CN106332435B (zh) | 柔性电路板及其制作方法 | |
TWI565385B (zh) | 層疊基板結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170901 |
|
RJ01 | Rejection of invention patent application after publication |