CN102105018B - 一种多层电路板 - Google Patents

一种多层电路板 Download PDF

Info

Publication number
CN102105018B
CN102105018B CN 201010621254 CN201010621254A CN102105018B CN 102105018 B CN102105018 B CN 102105018B CN 201010621254 CN201010621254 CN 201010621254 CN 201010621254 A CN201010621254 A CN 201010621254A CN 102105018 B CN102105018 B CN 102105018B
Authority
CN
China
Prior art keywords
circuit board
hole
multilayer circuit
lead
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201010621254
Other languages
English (en)
Other versions
CN102105018A (zh
Inventor
白光奎
孙巍
张宇倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Zhongwei Acer Technology Co. Ltd.
Original Assignee
SHENZHEN JINHONGWEI TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN JINHONGWEI TECHNOLOGY CO LTD filed Critical SHENZHEN JINHONGWEI TECHNOLOGY CO LTD
Priority to CN 201010621254 priority Critical patent/CN102105018B/zh
Publication of CN102105018A publication Critical patent/CN102105018A/zh
Application granted granted Critical
Publication of CN102105018B publication Critical patent/CN102105018B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层电路板，该多层电路板的表面布设有多组用于连接电子元器件引脚的引线，该多层电路板的一层结构布设有用于与其中的一组引线连接的走线，该多层电路板上还开设有一组与所述的一层结构布设的走线连接的且容纳有导电介质的通孔，所述的通孔与所述的一组引线通过装设在该多层电路板表面的连接器件连接。本发明实施例提供的多层电路板，减少盲孔的种类及数量，进而降低产品的成本，提高产品生产良率。

Description

一种多层电路板
技术领域
本发明涉及电子技术领域，具体涉及一种多层电路板。
背景技术
随着电子设备的体积日趋小型化，电子元器件也往体积越来越小的方向发展。电子元器件的体积不断减小，而其引脚的数量却不变甚至增多，必然导致引脚更加稠密，比如手持设备使用的嵌入式CPU，往往有多达上千个引脚，而这些引脚之间的距离往往只有0.5毫米，而且纵横交错，排成阵列状。在电路板(PCB)布线的时候，PCB表面往往没有足够的空间布设直接的引线，为了将这些引脚的信号线引出来，则需要用到埋孔和盲孔。而埋孔和盲孔的加工是难度较大的一种工艺，目前国内掌握了这种技术的厂家很少，即使掌握这门技术的厂家，产品的良率也很低，这就造成使用了埋孔和盲孔的PCB加工成本高，且产品的良率低。
发明内容
本发明实施例提供一种多层电路板，可以减少盲孔的种类及数量，进而降低产品的成本，提高产品生产良率。
一种多层电路板，该多层电路板的表面布设有多组用于连接电子元器件引脚的引线，该多层电路板的一层结构布设有用于与其中的一组引线连接的走线，该多层电路板上还开设有一组与所述的一层结构布设的走线连接的且容纳有导电介质的通孔，所述的通孔与所述的一组引线通过装设在该多层电路板表面的连接器件连接。
本发明实施例提供的多层电路板，采用减少盲孔，改用通孔，并将通孔与表面布设的引线通过连接器件搭桥连接的技术方案，可以减少盲孔的种类及数量，进而降低产品的成本，提高产品生产良率。
附图说明
图1是BGA封装的芯片及其引脚分布的示意图；
图2是多层电路板的示意图；
图3是多层电路板中通孔、埋孔和盲孔的示意图；
图4是本发明对比例提供的多层电路板的示意图；
图5是本发明实施例提供的多层电路板的剖视示意图；
图6是本发明实施例提供的多层电路板表面引线的示意图。
具体实施方式
本发明实施例提供一种多层电路板，采用减少盲孔，改用通孔，并将通孔与表面布设的引线通过连接器件搭桥连接的技术方案，可以减少盲孔的种类及数量，进而降低产品的成本，提高产品生产良率。以下进行详细说明。
本实施例提供一种多层电路板，该多层电路板的表面布设有多组用于连接电子元器件引脚的引线，该多层电路板的一层结构布设有用于与其中的一组引线连接的走线，该多层电路板上还开设有一组与所述的一层结构布设的走线连接的且容纳有导电介质的通孔，所述的通孔与所述的一组引线通过装设在该多层电路板表面的连接器件连接。以下结合附图进行详细介绍。
在一个实施例中，所述连接器件为表面贴装元器件或者插装元器件。具体的，所述连接器件为电阻或者磁珠或者金属导体。
在一个实施例中，所述的通孔与所述的一组引线之间已布设有限制了所述通孔与所述的一组引线直接连接的其它引线或者通孔或者盲孔。具体的，所述连接器件的一端与所述的通孔连接，另一端与所述的的一组引线连接，中部则跨过所述的其它引线或者通孔或者盲孔且与所述的其它引线或者通孔或者盲孔绝缘。
本发明实施例提供的多层电路板，采用减少盲孔，改用通孔，并将通孔与表面布设的引线通过连接器件搭桥连接的技术方案，可以减少盲孔的种类及数量，进而降低产品的成本，提高产品生产良率。
下面结合附图对本发明的一个对比例进行进一步详细的描述。
请参考图1，示出了典型的BGA封装的芯片及其引脚分布，该芯片的面积为14*14毫米，其具有多列引脚，每一列中的两个引脚的间距为0.5毫米，相邻的两列引脚的间距也为0.5毫米，可以将每一列引脚视为前文所述的一组引脚。
请参考图2，与上述芯片配合的多层电路板具体可以为6层。第2层布设的走线用于接地，为接地层；第5层布设的走线用于连接电源，为电源层；第1、3、4和6层布设的走线可用于连接芯片的引脚。其中，第1层布设的走线用于连接芯片的第1、2列的引脚，该走线可以直接从第1层引出。芯片的第3列及以上其它列的引脚需要与第3、4和6层布设的走线连接，但是此时首(top)层(即第1层)的空间已经被占用，不能将第3、4和6层布设的走线直接通过top层引出，这就导致，只能使用过孔将芯片上的引脚与相应层的走线连接，实现信号传递。
请参考图3，该过孔可以是通孔、盲孔或者埋孔，通孔是贯穿了首(top)层和底(BOTTOM)层的孔；盲孔则贯穿多层电路板某一侧的若干层的孔，例如贯穿了top层以及相邻的若干层的孔，或者贯穿了BOTTOM层以及相邻的若干层的孔；埋孔则是贯串了多层电路板内部若干层的孔，在top层和BOTTOM层埋孔均不可见。
请参考图4，假定芯片的第3列引脚需要与电路板的第3层布设的走线连接，以进行信号传递，则可以使用贯穿了第1层到第3层的盲孔(下文称该盲孔为VIAI-3)，实现将第3列引脚与电路板的第3层布设的走线连接。假定芯片的第6列引脚需要与电路板的第4层布设的走线连接，则可以使用贯穿了第1层到第4层的盲孔(下文称该盲孔为VIAI-4)，实现将第6列引脚与电路板的第4层布设的走线连接。假定芯片的第7列引脚需要与电路板的第6层布设的走线连接，则可以使用贯穿了第1至6层的通孔(以下称为第一通孔)将两者连接。图中L1-L6代表1到6层。该多层电路板中使用了两种盲孔(VIAI-3和VIAI-4)和一种通孔。
上述结构的多层电路板的制造流程如下：
1)将1，2，3层压合；
2)钻盲孔VIA1-3；
3)给盲孔VIA1-3沉铜，再钻孔；
4)压合上第4层；
5)钻盲孔VIA1-4；
6)给盲孔VIA1-4沉铜，再钻孔；
7)压合上第5，6层；
8)钻通孔；
9)给通孔沉铜，再钻孔。
作为本领域的技术人员的公知常识，盲孔的加工难度远远超过通孔，电路板使用的盲孔的数量越多，则该电路板的制造难度越高，成本也越高，而制造良率则越低。
请参考图5，本实施例提供一种在上述对比例的基础上改进的多层电路板。该多层电路板的大部分结构与上述对比例相同，不同之处至少在于：
对比例中，芯片的第6列引脚与电路板的第4层布设的走线，使用贯穿了第1层到第4层的盲孔VIAI-4实现连接。
而本实施例中，芯片的第6列引脚与电路板的第4层布设的走线，使用贯穿了第1层到第6层的通孔(以下称为第二通孔)实现连接。
于是，可以在电路板BOTTOM层的表面通过布设引线将该第二通孔与芯片上相应的第6列引脚的引线进行连接，但是，容易发现，电路板表面上已经没有足够的空间来布设引线，如图6所示，第一通孔位于该第二通孔与芯片上相应的第6列引脚之间，阻挡了引线的通过。为解决该问题，本实施提供一种使用若干连接器件，采取搭桥连接方式将第二通孔与芯片的第6列引脚连接的方案，该连接器件的一端与第二通孔连接，另一端则与电路板上连接芯片的第6列引脚的引线连接，中部则跨过第一通孔且与该第一通孔绝缘。
其中，所述的连接器件可以为表面贴装元器件或者插装元器件。具体的，所述连接器件可以为电阻或者磁珠或者金属导体。
本实施例提供的多层电路板的制造流程如下：
1)将1，2，3层压合；
2)钻盲孔VIA1-3；
3)给盲孔VIA1-3沉铜，再钻孔；
4)压合上第4，5，6层；
5)钻通孔；
6)给通孔沉铜，再钻孔。
可见，本实施例提供的多层电路板相对于对比例，其制造步骤从9个步骤减少到了6个步骤，加工难度降低了很多。
综上，本实施例的多层电路板，采用了两种通孔(第一通孔和第二通孔)和一种盲孔(VIAI-3)，相对于对比例中采用两种盲孔(VIAI-3和VIAI-4)和一种通孔(第一通孔)的技术方案，可以降低制造难度，降低产品的成本，提高产品生产良率。
以上对本发明实施例提供的多层电路板进行了详细介绍，本文中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种多层电路板，其特征在于：该多层电路板的表面布设有多组用于连接电子元器件引脚的引线，该多层电路板的一层结构布设有用于与其中的一组引线连接的走线，该多层电路板上还开设有一组与所述的一层结构布设的走线连接的且容纳有导电介质的通孔，所述的通孔与所述的一组引线通过装设在该多层电路板表面的连接器件连接，所述的通孔与所述的一组引线之间已布设有限制了所述通孔与所述的一组引线直接连接的其它引线或者通孔或者盲孔，所述连接器件的一端与所述的通孔连接，另一端与所述的一组引线连接，中部则跨过所述的其它引线或者通孔或者盲孔且与所述的其它引线或者通孔或者盲孔绝缘。 
2.根据权利要求1所述的多层电路板，其特征在于，所述连接器件为表面贴装元器件。 
3.根据权利要求1所述的多层电路板，其特征在于，所述连接器件为插装元器件。 
4.根据权利要求1所述的多层电路板，其特征在于，所述连接器件为电阻或者磁珠或者金属导体。 
CN 201010621254 2010-12-31 2010-12-31 一种多层电路板 Expired - Fee Related CN102105018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010621254 CN102105018B (zh) 2010-12-31 2010-12-31 一种多层电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010621254 CN102105018B (zh) 2010-12-31 2010-12-31 一种多层电路板

Publications (2)

Publication Number Publication Date
CN102105018A CN102105018A (zh) 2011-06-22
CN102105018B true CN102105018B (zh) 2013-10-23

Family

ID=44157450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010621254 Expired - Fee Related CN102105018B (zh) 2010-12-31 2010-12-31 一种多层电路板

Country Status (1)

Country Link
CN (1) CN102105018B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203912330U (zh) * 2014-06-26 2014-10-29 京东方科技集团股份有限公司 Pcb板及电子装置
WO2020097767A1 (zh) * 2018-11-12 2020-05-22 北京比特大陆科技有限公司 电路板及超算设备
JP7355613B2 (ja) * 2019-11-18 2023-10-03 アズビル株式会社 電磁流量計

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1756460A (zh) * 2004-09-30 2006-04-05 华为技术有限公司 一种高密球形触点阵列印制电路板走线的方法
CN101472403A (zh) * 2007-12-26 2009-07-01 无锡江南计算技术研究所 印刷线路板及其制作方法
CN201436701U (zh) * 2009-05-04 2010-04-07 上海积致电子科技有限公司 双列直插元件pcb封装改进

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1756460A (zh) * 2004-09-30 2006-04-05 华为技术有限公司 一种高密球形触点阵列印制电路板走线的方法
CN101472403A (zh) * 2007-12-26 2009-07-01 无锡江南计算技术研究所 印刷线路板及其制作方法
CN201436701U (zh) * 2009-05-04 2010-04-07 上海积致电子科技有限公司 双列直插元件pcb封装改进

Also Published As

Publication number Publication date
CN102105018A (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
CN111316434B (zh) 具有差分同轴通孔的电子衬底
CN100407877C (zh) 用于减少多层电路板的层数的技术
CN102696105B (zh) 具有嵌入在接线体中的芯片的芯片封装件
CN101527199B (zh) 电容器装置和电路
CN2886982Y (zh) 印刷电路板
CN102598251B (zh) 微电子封装及其制造方法
CN101455129A (zh) 屏蔽式过孔
CN103681588A (zh) 封装基板及其制法
CN101998754A (zh) 静电放电防护结构与使用其的电子装置
CN101472403B (zh) 印刷线路板及其制作方法
CN102105018B (zh) 一种多层电路板
CN103889145A (zh) 线路板及电子总成
CN103517550A (zh) 印刷电路板和印刷布线板
CN105323956A (zh) 布线基板
KR101831680B1 (ko) 통합 디바이스 패키지, 와이어-투-다이 커넥터, 및 이들과 관련된 장치
CN102511204B (zh) 电子电路
CN114267661A (zh) 电子设备、芯片封装结构及其制作方法
CN205232575U (zh) 电子装置、电子系统和电子设施
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
CN103906356B (zh) 用于印刷电路板结构中嵌入器件的系统和方法
CN107635350B (zh) 电路板组件及移动终端
CN2881955Y (zh) 芯片封装体
US20150230342A1 (en) Novel structure achieving fine through hole pitch for integrated circuit substrates
CN104254194A (zh) 布线基板
CN113745187B (zh) 具有增加芯层走线面积的载板结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 518057 Guangdong province Shenzhen city Nanshan District high tech Zone Xinjiu Tao Wei new software park 8 Building 7 floor

Applicant after: Shenzhen Jinhongwei Technology Co.,Ltd.

Address before: 518057 Guangdong province Shenzhen city Nanshan District high tech Zone Xinjiu Tao Wei new software park 8 Building 7 floor

Applicant before: Shenzhen Golden Highway Industry Development Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SHENZHEN GOLDEN HIGHWAY INDUSTRIAL DEVELOPMENT CO., LTD. TO: SHENZHEN GOLDEN HIGHWAY TECHNOLOGY CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Bai Guangkui

Inventor after: Sun Wei

Inventor after: Zhang Yuqian

Inventor before: Bai Guangkui

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: BAI GUANGKUI TO: BAI GUANGKUI SUN WEI ZHANG YUQIAN

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: 518000 Guangdong city of Shenzhen province Nanshan District South Road No. 9 nine Wei new software park building 8 floor 701-712 room 7

Patentee after: Shenzhen Jinhongwei Technology Co., Ltd.

Address before: 518057 Guangdong province Shenzhen city Nanshan District high tech Zone Xinjiu Tao Wei new software park 8 Building 7 floor

Patentee before: Shenzhen Jinhongwei Technology Co.,Ltd.

DD01 Delivery of document by public notice

Addressee: Sun Wei

Document name: Notification of Passing Examination on Formalities

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170119

Address after: High tech Zone Tangjiawan town in Guangdong province science and technology 519000 Zhuhai City Road No. 66 Building No. three layer

Patentee after: Zhuhai Zhongwei Acer Technology Co. Ltd.

Address before: 518000 Guangdong city of Shenzhen province Nanshan District South Road No. 9 nine Wei new software park building 8 floor 701-712 room 7

Patentee before: Shenzhen Jinhongwei Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131023

Termination date: 20191231

CF01 Termination of patent right due to non-payment of annual fee