CN101455129A - 屏蔽式过孔 - Google Patents

屏蔽式过孔 Download PDF

Info

Publication number
CN101455129A
CN101455129A CN200780019783.6A CN200780019783A CN101455129A CN 101455129 A CN101455129 A CN 101455129A CN 200780019783 A CN200780019783 A CN 200780019783A CN 101455129 A CN101455129 A CN 101455129A
Authority
CN
China
Prior art keywords
conductive
signal trace
conductive signal
pad
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780019783.6A
Other languages
English (en)
Other versions
CN101455129B (zh
Inventor
B·利德
R·德尔施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101455129A publication Critical patent/CN101455129A/zh
Application granted granted Critical
Publication of CN101455129B publication Critical patent/CN101455129B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种系统，可以包括：第一导电接地焊盘；第二导电接地焊盘；第一导电过孔，其将所述第一接地焊盘耦合到所述第二接地焊盘；第一导电信号迹线；第二导电信号迹线；以及第二导电过孔，其设置在所述第一导电过孔之内，并且其将所述第一导电信号迹线耦合到所述第二导电信号迹线。所述第一导电接地焊盘和所述第二导电接地焊盘可以设置在所述第一导电信号迹线和所述第二导电信号迹线之间。

Description

屏蔽式过孔
背景技术
由于紧密相邻的信号过孔或迹线的原因，常规电路板内的层到层的过孔可能易受到串扰和噪声拾取(即，抖动)的影响。当间距密度增大时，且当这些过孔由此受到进一步的不利影响时，这些问题变得更加突出。高密度电路板特别容易出现问题，这是因为它们的特征尺寸小，并且因为它们的厚度增大，这也增大了相邻过孔的电耦合长度。
解决上述问题的常规技术包括在信号过孔周围设置许多接地过孔，这占用了大量的电路板空间并且影响了内层布线。其它技术包括嵌在电路板内的微同轴(micro-coax)方案和导线。尽管它们在解决上述问题上有一定效果，但是这些技术所呈现出的折衷选择在许多使用场合下不能令人满意。
附图说明
图1是根据一些实施例的装置的侧部截面图；
图2是用于制造根据一些实施例的装置的过程图；
图3是根据一些实施例的装置的侧部截面图；
图4是根据一些实施例的装置的侧部截面图；
图5是根据一些实施例的装置的侧部截面图；
图6是根据一些实施例的装置的侧部截面图；
图7A是根据一些实施例的装置的侧部截面图；
图7B是图7A所示的根据一些实施例的装置的平面图；以及
图8是根据一些实施例的系统的示图。
具体实施方式
图1是根据一些实施例的装置100的截面图。在一些实施例中，装置100可以包括电路板的一部分。因此，装置100可以包括计算机主板、扩展卡电路板、移动计算平台以及服务器平台，但不仅限于此。
更具体而言，装置100包括导电接地焊盘110和导电接地焊盘120。这里所述的导电元件可以包括任何合适的导体，包括但不仅限于铜。导电接地焊盘110和导电接地焊盘120可以包括参考面，其用于向连接到装置100的电气部件提供参考电压(即，地)。在一些实施例中，导电接地焊盘110和/或导电接地焊盘120被设置在布线层内，该布线层包括用于承载这些电气部件之间的电信号的导电迹线。
导电过孔130电耦合导电接地焊盘110和导电接地焊盘120。通过进行无电镀铜、接着进行电镀或者通过任何其它的已知的或者变为已知的系统，可以制造导电过孔130。可以将导电过孔130看作是“接地”过孔，这是因为它电耦合到接地焊盘110和接地焊盘120。
装置100还包括导电信号迹线140和导电信号迹线150。导电信号迹线140和导电信号迹线150可以包括焊盘，这些焊盘设置在装置100的相应布线层中，并且这些焊盘是相应的导电迹线的元件。导电过孔160电耦合导电信号迹线140和导电信号迹线150。根据一些实施例的导电过孔160的制造将在下文中详细描述。
电介质170设置在过孔130和过孔160之间。根据一些实施例，电介质170有助于过孔170的电绝缘。在一些实施例中，电介质170包括一种材料，该材料有助于将其插在过孔130内和/或有助于在其中形成开口。电介质170可以包括环氧树脂，例如但不限于热固性孔-填塞抗蚀剂。
图1的装置100还包括导电信号迹线180和190。迹线180和190可以设置在相应的布线层中。根据一些实施例，导电迹线180和190中的一个或者两个用于承载功率或I/O信号。
装置100的阴影但非交叉阴影部分表示电介质材料。该电介质材料用于隔离装置100的导电元件并且用于为其提供期望的电气特性。根据一些实施例，设置在过孔160内的电介质材料可以表现出比其它所示的电介质材料低或高的介电常数。这种布置可以提供对经由过孔160传送的信号所遇到的阻抗的改善的控制。
前述一些实施例使用沿着过孔长度的接地层来提供对信号过孔的屏蔽。这样的实施例在一些应用中可以降低串扰和其它信号衰减现象。
可以使用图2的过程200来制造根据一些实施例的装置。过程200可以由任何的一个或多个系统来执行，并且可以手工执行一个或多个方面。下文将针对装置100提供过程200的实例，但实施例不限于此。
在210制造第一导电接地焊盘，在220制造第二导电接地焊盘。第一导电接地焊盘和第二导电接地焊盘可以是相应的接地平面、分割平面(即，容纳信号迹线和接地/电源区的平面)或布线层的元件。接着，在230制造第一导电过孔。该第一导电过孔将第一导电接地焊盘耦合到第二导电接地焊盘。
可以使用任何已知或变为已知的合适材料和技术来进行210一230的制造。根据一些实施例，第一导电接地焊盘和第二导电接地焊盘包括电路板芯，单独制造这些电路板芯并且在230之前将这些电路板芯层压在一起。图3是230之后的装置100的截面图。如图所示，已经制造了接地焊盘110和接地焊盘120，并且过孔130将接地焊盘110耦合到接地焊盘120。
在230的一些实施例中，通过(例如利用钻孔或者蚀刻技术)去除材料并且通过利用导电材料对由此制成的开口进行镀覆，来制造过孔130。镀覆可以包括第一工艺和第二工艺，利用第一工艺将无电镀铜沉积在所述开口的壁上，利用第二工艺将铜镀覆在无电镀铜上，从而将第一导电接地焊盘和第二导电接地焊盘电耦合。根据一些实施例，过孔130的直径比常规过孔直径大。
图3还示出了迹线180和190的制造。相应地，在一些实施例中，制造接地焊盘110，在其上沉积电介质，制造信号迹线190，在其上沉积电介质，制造信号迹线180，在其上沉积电介质，并制造接地焊盘120。接着，钻出从接地焊盘120到接地焊盘110的开口，并且利用导电材料对开口的内表面进行镀覆，从而将接地焊盘120电耦合到接地焊盘110。
图4示出了根据一些实施例的过程200的下一阶段。具体而言，图4示出了设置在过孔130内的电介质170。相应地，过程200可以包括：在制造出过孔130后，将电介质170插入到过孔130内。如上所述，电介质170可以包括表现出期望的介电常数的液态环氧树脂。可以选择介电常数，使得下文所述的信号过孔具有正确的阻抗值。在对电介质170进行固化和平坦化后，过程可以从230进行到240。
在240制造第一导电信号迹线，在250制造第二导电信号迹线。如图5的实例所示，在240将导电信号迹线140制造在装置100的第一侧上，在250将导电信号迹线150制造在第二侧上。这种制造可以包括将电介质材料沉积在接地焊盘110和接地焊盘120上，然后在其上制造信号迹线140和150。或者，信号迹线140和150可以是分别在240和250被层压到图4的结构上的相应的电路板部分的元件。结果，接地焊盘110和接地焊盘120被设置在信号迹线140和信号迹线150之间。
在260制造第二导电过孔。将第二导电过孔设置在第一导电过孔之内，并且该第二导电过孔将第一导电信号迹线耦合到第二导电信号迹线。图6示出了根据一些实施例的在260制造的第二导电过孔。如图所示，开口600可以比过孔130的外部尺寸小，并且该开口600是穿过第一导电信号迹线140、第二导电信号迹线150和电介质170形成的。根据一些实施例，通过使用光学或X射线对准工艺钻穿装置100来形成开口600。然后，可以使用标准的过孔镀覆工艺来对开口600的壁进行镀覆，从而形成图1所示的结构。因此，一些实施例以非显而易见的方式利用常规的制造技术来生成屏蔽式信号过孔。
图7示出了根据一些实施例的装置700。装置700可以包括任何适合的计算系统的电路板的一部分。
装置700包括导电接地焊盘710、导电接地焊盘720和导电过孔730。导电过孔730电耦合导电接地焊盘710和导电接地焊盘720。装置700还包括导电信号迹线740和导电信号迹线750。导电过孔760将导电信号迹线740耦合到导电信号迹线750。类似地，导电过孔790耦合导电信号迹线770和导电信号迹线780。
根据一些实施例，导电信号迹线740、导电信号迹线750和导电过孔760用于承载差分信号的第一分量。同样地，导电信号迹线770、导电信号迹线780和导电过孔790用于承载该差分信号的第二分量。
电介质795设置在过孔730之内以及过孔760和790周围。根据一些实施例，电介质795可以包括环氧树脂，并且/或者电介质795可以有助于过孔760和790的电绝缘由此可被承载或不可被承载的差分信号的电绝缘。在一些实施例中，可以通过控制电介质795的介电常数以及过孔760与790之间的距离来控制差分阻抗。因此，这些实施例可以提供具有期望阻抗的屏蔽式差分对过孔。
图7B是图7A的装置700的平面图。如图所示，导电信号迹线750包括焊盘752和迹线755，而导电信号迹线780包括焊盘782和迹线785。为了更清楚地示出装置700的结构，图7B的虚线示出了过孔730相对于迹线750和780的外部尺寸。
图8是根据一些实施例的系统800的截面侧视图。系统800可以包括计算平台的部件。如上所述，系统800包括集成电路封装810、存储器820和主板100。
封装810的集成电路管芯812可以包括用于提供微处理器功能的集成电气器件，并且可以使用任何合适的材料和制造技术来制造封装810的集成电路管芯812。电气器件可以位于“倒装”布置的集成电路管芯812的基板和集成电路封装基板814之间。在一些实施例中，集成电路管芯812包括具有硅基板的Intel 
Figure A200780019783D0010102656QIETU
微处理器。
集成电路封装基板814可以包括任何陶瓷材料、有机材料和/或任何其他的合适材料，包括但不限于有机层压的玻璃编织的聚合物。集成电路封装基板814为管芯812提供物理支撑，并且它还为管芯812和主板100之间的电源和信号提供通路(routing)。根据一些实施例，集成电路封装基板814包括导电焊盘、信号迹线和过孔，例如本文描述并示出的那些。
主板100可以将存储器820电耦合到管芯812。更具体而言，主板100可以包括电耦合到管芯812和存储器820的总线(未示出)。存储器820可以包括任何类型的用于存储数据的存储器，例如单数据速率随机存取存储器、双数据速率随机存取存储器、全缓冲双线存储器模块或者可编程只读存储器。
本文所述的几个实施例仅用于示例性目的。本文所述的各种特征不需要全部一起使用，并且可以将这些特征中的任一个或多个结合在单个实施例中。一些实施例可以包括本文所述的元件的任何当前已知的形式或此后获知的形式。因此，可以通过各种修改和变化实施其它实施例。

Claims (16)

1、一种装置，包括：
第一导电接地焊盘；
第二导电接地焊盘；
第一导电过孔，其将所述第一接地焊盘耦合到所述第二接地焊盘；
第一导电信号迹线；
第二导电信号迹线；以及
第二导电过孔，其设置在所述第一导电过孔之内并将所述第一导电信号迹线耦合到所述第二导电信号迹线，
其中所述第一导电接地焊盘和所述第二导电接地焊盘设置在所述第一导电信号迹线和所述第二导电信号迹线之间。
2、根据权利要求1所述的装置，还包括：
第三导电信号迹线；
第四导电信号迹线；以及
第三导电过孔，其设置在所述第一导电过孔之内并将所述第三导电信号迹线耦合到所述第四导电信号迹线，
其中所述第一导电接地焊盘和所述第二导电接地焊盘设置在所述第三导电信号迹线和所述第四导电信号迹线之间。
3、根据权利要求2所述的装置，其中所述第一导电信号迹线和所述第二导电信号迹线用于承载差分信号的第一分量，并且
其中所述第三导电信号迹线和所述第四导电信号迹线用于承载所述差分信号的第二分量。
4、根据权利要求1所述的装置，还包括：
设置在所述第一导电过孔和所述第二导电过孔之间的环氧树脂。
5、根据权利要求1所述的装置，还包括：
设置在所述第一接地焊盘和所述第二接地焊盘之间的一条或多条导电信号迹线。
6、根据权利要求1所述的装置，其中所述装置包括集成电路封装基板。
7、一种方法，包括：
制造第一导电接地焊盘；
制造第二导电接地焊盘；
制造第一导电过孔，其将所述第一接地焊盘耦合到所述第二接地焊盘；
制造第一导电信号迹线；
制造第二导电信号迹线；以及
制造第二导电过孔，其设置在所述第一导电过孔之内并将所述第一导电信号迹线耦合到所述第二导电信号迹线，
其中所述第一导电接地焊盘和所述第二导电接地焊盘设置在所述第一导电信号迹线和所述第二导电信号迹线之间。
8、根据权利要求7所述的方法，还包括：
制造第三导电信号迹线；
制造第四导电信号迹线；以及
制造第三导电过孔，其设置在所述第一导电过孔之内并将所述第三导电信号迹线耦合到所述第四导电信号迹线，
其中所述第一导电接地焊盘和所述第二导电接地焊盘设置在所述第三导电信号迹线和所述第四导电信号迹线之间。
9、根据权利要求8所述的方法，其中所述第一导电信号迹线和所述第二导电信号迹线用于承载差分信号的第一分量，并且
所述第三导电信号迹线和所述第四导电信号迹线用于承载所述差分信号的第二分量。
10、根据权利要求7所述的方法，其中制造所述第二导电过孔包括：
将电介质插在所述第一导电过孔之内；
形成穿过所述电介质、所述第一导电信号迹线和所述第二导电信号迹线的开口；以及
用导体对所述开口进行涂覆，以便将所述第一导电信号迹线电耦合到所述第二导电信号迹线。
11、根据权利要求7所述的方法，还包括：
在所述第一接地焊盘和所述第二接地焊盘之间制造一条或多条导电信号迹线。
12、一种系统，包括：
微处理器；
与微处理器管芯通信的双数据速率存储器；
耦合到所述微处理器和所述双数据速率存储器的主板，所述主板包括：
第一导电接地焊盘；
第二导电接地焊盘；
第一导电过孔，其将所述第一接地焊盘耦合到所述第二接地焊盘；
第一导电信号迹线；
第二导电信号迹线；以及
第二导电过孔，其设置在所述第一导电过孔之内并将所述第一导电信号迹线耦合到所述第二导电信号迹线，
其中所述第一导电接地焊盘和所述第二导电接地焊盘设置在所述第一导电信号迹线和所述第二导电信号迹线之间。
13、根据权利要求12所述的系统，还包括：
第三导电信号迹线；
第四导电信号迹线；以及
第三导电过孔，其设置在所述第一导电过孔之内并将所述第三导电信号迹线耦合到所述第四导电信号迹线，
其中所述第一导电接地焊盘和所述第二导电接地焊盘设置在所述第三导电信号迹线和所述第四导电信号迹线之间。
14、根据权利要求13所述的系统，其中所述第一导电信号迹线和所述第二导电信号迹线用于承载差分信号的第一分量，并且
所述第三导电信号迹线和所述第四导电信号迹线用于承载所述差分信号的第二分量。
15、根据权利要求12所述的系统，还包括：
设置在所述第一导电过孔和所述第二导电过孔之间的环氧树脂。
16、根据权利要求12所述的系统，还包括：
设置在所述第一接地焊盘和所述第二接地焊盘之间的一条或多条导电信号迹线。
CN200780019783.6A 2006-06-29 2007-06-28 屏蔽式过孔 Expired - Fee Related CN101455129B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/477,703 US7781889B2 (en) 2006-06-29 2006-06-29 Shielded via
US11/477,703 2006-06-29
PCT/US2007/072321 WO2008003021A2 (en) 2006-06-29 2007-06-28 Shielded via

Publications (2)

Publication Number Publication Date
CN101455129A true CN101455129A (zh) 2009-06-10
CN101455129B CN101455129B (zh) 2012-06-13

Family

ID=38846532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780019783.6A Expired - Fee Related CN101455129B (zh) 2006-06-29 2007-06-28 屏蔽式过孔

Country Status (4)

Country Link
US (1) US7781889B2 (zh)
CN (1) CN101455129B (zh)
TW (1) TWI349990B (zh)
WO (1) WO2008003021A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480838A (zh) * 2010-11-24 2012-05-30 鸿富锦精密工业（深圳）有限公司 设有复合式过孔的印刷电路板
CN105472907A (zh) * 2016-01-01 2016-04-06 广州兴森快捷电路科技有限公司 屏蔽式差分过孔的制作方法以及阻抗计算方法
CN107318221A (zh) * 2017-08-25 2017-11-03 郑州云海信息技术有限公司 一种过孔及其制造方法和印制电路板
CN107969065A (zh) * 2017-11-02 2018-04-27 四川九洲电器集团有限责任公司 一种印刷电路板
CN108541139A (zh) * 2018-03-31 2018-09-14 深圳市实锐泰科技有限公司 一种pcb导通孔制作方法及pcb
WO2020063313A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069020A1 (en) * 2007-11-27 2009-06-04 Nxp B.V. Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
US9406587B2 (en) * 2012-06-26 2016-08-02 Intel Corporation Substrate conductor structure and method
CN104519658B (zh) * 2013-09-30 2017-09-29 北大方正集团有限公司 一种电路板跳层盲孔的制作方法及电路板
US10276519B2 (en) 2015-06-02 2019-04-30 Sarcina Technology LLC Package substrate differential impedance optimization for 25 to 60 Gbps and beyond
US9666544B2 (en) 2015-06-02 2017-05-30 Sarcina Technology LLC Package substrate differential impedance optimization for 25 GBPS and beyond
US10410984B1 (en) 2015-06-02 2019-09-10 Sarcina Technology LLC Package substrate differential impedance optimization for 25 to 60 GBPS and beyond
CN105517372A (zh) * 2016-01-01 2016-04-20 广州兴森快捷电路科技有限公司 同轴单端过孔的制作方法以及阻抗的计算方法
US10231325B1 (en) 2016-12-20 2019-03-12 Juniper Networks, Inc. Placement of vias in printed circuit board circuits
US10405418B2 (en) 2016-12-21 2019-09-03 Industrial Technology Research Institute Differential signal transmitting circuit board
US11564316B2 (en) 2018-11-29 2023-01-24 Lockheed Martin Corporation Apparatus and method for impedance balancing of long radio frequency (RF) via

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924236A (en) * 1987-11-03 1990-05-08 Raytheon Company Patch radiator element with microstrip balian circuit providing double-tuned impedance matching
GB2237451B (en) * 1989-10-14 1993-04-28 Stc Plc Multilayer through hole connections
US5039965A (en) * 1990-08-24 1991-08-13 Motorola, Inc. Radio frequency filter feedthrough structure for multilayer circuit boards
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
KR19980044871A (ko) * 1996-12-09 1998-09-15 김영귀 휠너트 분리장치
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6388206B2 (en) * 1998-10-29 2002-05-14 Agilent Technologies, Inc. Microcircuit shielded, controlled impedance “Gatling gun”via
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
US6605551B2 (en) * 2000-12-08 2003-08-12 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
US7230318B2 (en) * 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US20060237227A1 (en) * 2005-04-26 2006-10-26 Shiyou Zhao Circuit board via structure for high speed signaling
US7361994B2 (en) * 2005-09-30 2008-04-22 Intel Corporation System to control signal line capacitance
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
TWI272886B (en) * 2006-02-27 2007-02-01 Advanced Semiconductor Eng Substrate with multi-layer PTH and method for forming the multi-layer PTH
US20090200682A1 (en) * 2008-02-08 2009-08-13 Broadcom Corporation Via in via circuit board structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480838A (zh) * 2010-11-24 2012-05-30 鸿富锦精密工业（深圳）有限公司 设有复合式过孔的印刷电路板
CN105472907A (zh) * 2016-01-01 2016-04-06 广州兴森快捷电路科技有限公司 屏蔽式差分过孔的制作方法以及阻抗计算方法
CN107318221A (zh) * 2017-08-25 2017-11-03 郑州云海信息技术有限公司 一种过孔及其制造方法和印制电路板
CN107969065A (zh) * 2017-11-02 2018-04-27 四川九洲电器集团有限责任公司 一种印刷电路板
CN107969065B (zh) * 2017-11-02 2020-12-08 四川九洲电器集团有限责任公司 一种印刷电路板
CN108541139A (zh) * 2018-03-31 2018-09-14 深圳市实锐泰科技有限公司 一种pcb导通孔制作方法及pcb
WO2020063313A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置

Also Published As

Publication number Publication date
CN101455129B (zh) 2012-06-13
WO2008003021A3 (en) 2008-02-21
TWI349990B (en) 2011-10-01
US7781889B2 (en) 2010-08-24
WO2008003021A2 (en) 2008-01-03
US20080001286A1 (en) 2008-01-03
TW200814277A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
CN101455129B (zh) 屏蔽式过孔
TW525417B (en) Composite through hole structure
CN111316434B (zh) 具有差分同轴通孔的电子衬底
US10051733B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
CN1728918B (zh) 电路化衬底
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
US7652896B2 (en) Component for impedance matching
TWI403251B (zh) 具有減小穿孔導體棒之高速電路化基板，製造該基板之方法及使用該基板之資料處理系統
CN101675519A (zh) 具有改善的传输线完整性与增加的布线密度的多层电路基板和方法
CN102573338A (zh) 多层布线基板的制造方法
CN101472403B (zh) 印刷线路板及其制作方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
US20100320602A1 (en) High-Speed Memory Package
Klink et al. Evolution of organic chip packaging technology for high speed applications
CN211087227U (zh) 一种卡片电脑及其主板
US20230254980A1 (en) Electronic device with multi-diameter female contacts and related methods
US20070249209A1 (en) Circuit Arrangement for Coupling a Voltage Supply to a Semiconductor Component, Method for Producing the Circuit Arrangement, and Data Processing Device Comprising the Circuit Arrangement
JPH01175296A (ja) 多層印刷配線板装置
US20240006786A1 (en) Composite printed circuit boards and devices
CN117835524A (zh) 一种电路板模组、线卡以及计算装置
KR100601484B1 (ko) 하이브리드 플립칩 패키지 기판 및 그 제조방법
TWI226808B (en) Circuit board structure and method fabricating the same
CN102725845A (zh) 微电子体器件及制造其的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20210628

CF01 Termination of patent right due to non-payment of annual fee