CN111316434B - 具有差分同轴通孔的电子衬底 - Google Patents

具有差分同轴通孔的电子衬底 Download PDF

Info

Publication number
CN111316434B
CN111316434B CN201880070862.8A CN201880070862A CN111316434B CN 111316434 B CN111316434 B CN 111316434B CN 201880070862 A CN201880070862 A CN 201880070862A CN 111316434 B CN111316434 B CN 111316434B
Authority
CN
China
Prior art keywords
internal signal
contact
signal via
dielectric
inner face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880070862.8A
Other languages
English (en)
Other versions
CN111316434A (zh
Inventor
S·辛哈
T·班迪奥帕迪亚雅
M·R·库尔卡尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN111316434A publication Critical patent/CN111316434A/zh
Application granted granted Critical
Publication of CN111316434B publication Critical patent/CN111316434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电子衬底(100)包含介电芯(105)、在所述芯(105)的第一侧上的第一导电层(106)以及在所述芯(105)的与所述第一侧相对的第二侧上的第二导电层(107)。至少一个差分同轴通孔包含：用于第一信号路径的至少衬有电导体的第一内部信号通孔(121)；以及用于第二信号路径的至少一个第二内部信号通孔(122)，所述至少第二内部信号通孔(122)至少衬有电导体、与所述第一内部信号通孔并排定位并且与所述第一内部信号通孔介电隔离。环形外部接地屏蔽罩(123)至少衬有导体，且其包围所述第一内部信号通孔和所述第二内部信号通孔(121，122)且与所述第一内部信号通孔和所述第二内部信号通孔(121，122)两者介电隔离。

Description

具有差分同轴通孔的电子衬底
技术领域
本发明涉及用于电子衬底的通孔布置，所述电子衬底例如用于电子装置的印刷电路板(PCB)或IC封装。
背景技术
PCB使用从大体上铜薄片蚀刻的导电轨道、衬垫和其它特征来机械地支撑并电连接安装在其上的电子部件，以提供电子装置(例如，中央处理单元(CPU)或图形芯片组)，所述铜薄片被层压到介电衬底材料(下文称为“介电芯”)的至少一侧上。双面PCB仅具有两个导电材料层，而多层PCB具有至少三个导电材料层，其包含在PCB芯与预浸材料(prepeg)层之间的至少一个导电层。预浸材料和PCB芯基本上是相同的材料，但预浸材料未完全固化，从而使其与PCB芯相比更具延展性。电气部件(例如电容器、电阻器、晶体管或IC芯片)通常被焊接在PCB上，在一些情况下被焊接在板的两侧上。PCB通常还包含通孔，例如从PCB芯的一侧延伸到另一侧的贯通孔。先进的PCB还可以包含嵌入在介电芯内的一些部件。
类似PCB的IC封装(或芯片封装)包含介电芯(有时称为“封装芯”)，并且通常还包含贯通孔，其中IC芯片通常被安装在IC封装的顶侧上。一个实例IC封装为倒装芯片(FC)接合封装，且另一实例封装为塑料线接合球栅阵列(PBGA)封装。又一IC封装布置是被配置用于定位在FC管芯和内插器之间的封装衬底。
通孔至少是耦合多层衬底的导电层的导体(例如铜)衬里的孔，例如用于多层PCB或IC封装。最常见的通孔类型是称为电镀穿孔(PTH)通孔的导体内衬通孔、仅在一侧开口的称为盲孔通孔的通孔、和称为埋孔通孔的嵌入通孔。一些电路设计得益于具有填充的通孔，而不是在电镀工艺之后使其在PCB或封装IC的表面上开口的PTH。通孔的填充可以通过填充材料(如环氧树脂、膏)、镀铜或覆盖阻焊层来实现。电子装置上的此通孔用于信号、电源和接地。
发明内容
所述各方面认识到基于PCB或封装IC的电子装置中用于信号的标准通孔(PTH通孔或填充通孔)可导致信号串扰问题，尤其是在高密度PCB或IC封装中。串扰可能引起装置问题，例如对于高速接口装置，包括对于串行器/解串行器(SerDes)或对于通用串行总线(USB)接口。串扰可能导致不良的装置信号完整性以及因此而来的数据转换错误，从而导致接口装置的严重性能问题。
为了减少通孔间串扰，传统的PCB和封装IC方法要么增加通孔间距离，要么增加信号通孔之间和周围的接地通孔。这些用于减小通孔间串扰的传统方法都导致基于PCB或封装IC的电子装置中的信号通孔密度减小。
所述各方面包括电子衬底，其包括介电芯、在介电芯的第一侧上的第一导电层和在所述芯的与第一侧相对的第二侧上的第二导电层。至少一个差分同轴通孔包含用于第一信号路径的至少衬有导体的第一内部信号通孔和用于第二信号路径的第二内部信号通孔，所述第二内部信号通孔也至少衬有导体、与第一内部信号通孔并排定位并且与第一内部信号通孔介电隔离。至少衬有导体的环形外部接地屏蔽罩包围第一和第二内部信号通孔并与第一和第二内部信号通孔介电隔离。
附图说明
图1A是具有所述差分同轴信号通孔的实例电子衬底的侧视图，所示差分同轴信号通孔包括都被外部接地屏蔽罩包围的第一和第二填充的内部信号通孔。
图1B是根据实例方面的实例电子差分同轴通孔的侧视图，所述电子差分同轴通孔包括各自被外部接地屏蔽罩包围的第一内部信号通孔和第二内部信号通孔，其中第一和第二内部信号通孔是从顶侧介电层的顶面延伸到底侧介电层的底面的PTH通孔。
图2A是根据实例方面的所述差分同轴通孔的三维(“3D”)图，而图2B是图2A所示的差分同轴通孔的俯视图。
图3示出了根据实例方面的实例IC组件的截面侧视图，所述IC组件被示为具有至少一个所描述的差分同轴信号通孔的FC接合封装。
具体实施方式
附图不必按比例绘制。在附图中，相同的附图标记表示相似或等同的元件。所示的动作或事件的顺序不是限制性的，因为一些动作或事件可以以不同的顺序发生和/或与其它动作或事件同时发生。而且，一些所示的动作或事件可为任选的以实施根据此描述的方法。
如本文所使用而无需进一步限定的，术语“耦合到”或“与…耦合”(等)描述间接或直接电连接。因此，如果第一装置“耦合”到第二装置，那么所述连接可通过仅寄生元件存在于路径中的直接电连接，或通过经由包含其它装置和连接的介入物件的间接电连接。对于间接耦合，介入物件通常不修改信号的信息，而是可以调整其电流电平、电压电平和/或功率电平。
图1A是根据实例方面的包括介电芯105的实例电子衬底100的侧视图，所述介电芯105具有包括第一内部信号通孔121和第二内部信号通孔122的所述差分同轴通孔120，所述第一内部信号通孔121和第二内部信号通孔122均被外部接地屏蔽罩123包围。在这个方面，微孔136a、136b、137a、137b通过包含第一顶侧触点106a、第二顶侧触点106b、第一底侧触点107a和第二底侧触点107b的迹线从内部信号通孔121、122偏移。电子衬底100可以是IC封装或PCB。
例如，介电芯105可以包括环氧树脂。在电子衬底100包括PCB的情况下，PCB通常可以包括任何多层衬底，例如组合或层压多层PCB，或组合或层压封装衬底。传统的多层PCB可以通过构建双面芯叠层来制备，其中将一层或多层单面叠层添加到芯叠层的每一面。用于叠层的介电材料的实例包含FR-2酚醛棉纸、FR-4玻璃织物和环氧树脂、G-10玻璃织物和环氧树脂、CEM-1棉纸和环氧树脂、CEM-3玻璃织物和环氧树脂、CEM-5玻璃织物和聚酯、聚酰亚胺和通常用于制备多层衬底的其它介电材料。
在图1A中示出了没有120'的细节的另一所述的差分同轴信号通孔，以表示差分同轴通孔通常在电子衬底100中。尽管未示出，但是外部接地屏蔽罩123的导体将耦合到电子衬底100上的接地端子。在装置应用中，内部信号通孔121和122通常都被连接以将从电子衬底100的一侧接收到的不同信号耦合到另一侧，以支持用于例如串行器/解串器(SerDes)或通用串行总线(USB)的接口装置的差分信号传输，而具有图1A所示的标准通孔140的标准信号通孔通常将用于从电子衬底100的一侧到另一侧的非差分信号耦合，包含用于电源、接地和单端信号。SerDes是在高速通信中常用的一对功能块，用以补偿在每个方向上在串行数据和并行接口之间转换数据的有限输入/输出。
图1A中的所述内部信号通孔121及122(或下文所述的图1B中的121'及122')被介电材料包围且处于外部接地屏蔽123(或下文所述的图1B中的外部接地屏蔽123')内可显著减少串扰。差分同轴通孔120中的通孔与差分同轴信号通孔120'的通孔之间以及差分同轴通孔(120和120')与图1A中的标准信号通孔140之间的串扰被减少。这种减少的串扰通过为返回电流提供受控路径而导致信号完整性改善。减少的串扰还导致内部信号通孔121和122(或121'和122')中更好的阻抗匹配，这为各个信号提供了改善的信号完整性。
电子衬底100被示出为包含在其顶侧上的第一导电层106和在其底侧上的第二导电层107。第一导电层106被示出为提供在第一内部信号通孔121上并延伸超过第一内部信号通孔121的第一顶侧触点106a，以及在第二内部信号通孔122上并延伸超过第二内部信号通孔122的第二顶侧触点106b，以及在接地屏蔽123上并延伸超过接地屏蔽123的接地顶侧触点106c。第二导电层107被示出为提供在第一内部信号通孔121上并延伸超过第一内部信号通孔121的第一底侧触点107a、在第二内部信号通孔122上并延伸超过第二内部信号通孔122的第二底侧触点107b，以及在外部接地屏蔽123上并延伸超过外部接地屏蔽123的接地底侧触点107c。
而且，图1A示出了在顶侧上的顶侧介电层127和在底侧上的底侧介电层128。顶侧介电层127和底侧介电层128可以包括用于PCB的预浸材料层或用于IC封装的组合介电层。第一顶侧微孔136a提供延伸穿过顶侧介电层127以接触第一顶侧触点106a的顶侧触点，而第二顶侧微孔136b提供延伸穿过顶侧介电层127以接触第二顶侧触点106b的顶侧触点。第一底侧微孔137a提供延伸穿过底侧介电层128以接触第一底侧触点107a的底侧触点，而第二底侧微孔137b通过延伸穿过底侧介电层128以接触第二底侧触点107b来提供底侧触点。如这里所使用的，“微孔”是穿过例如顶侧介电层127和底侧介电层128的组合介电层的通孔，而与此相反，内部信号通孔121、122是仅穿过PCB或IC封装的介电芯105的通孔。
图1B是根据实例方面的实例电子差分同轴通孔170'的侧视图，所述电子差分同轴通孔170'包括均被外部接地屏蔽罩123'包围的第一内部信号通孔121'和第二内部信号通孔122'。第一和第二内部信号通孔是从顶侧介电层127的顶表面延伸到底侧介电层128的底表面的PTH通孔。这方面并没有微孔或顶侧和底侧微孔衬垫。
内部信号通孔121、122(或121'、122')的最近边缘之间的最小间隔范围和内部信号通孔121、122(或121'、122')的最近边缘到外部接地屏蔽罩123(或123')的距离范围取决于接口装置的阻抗要求、技术/工艺限制、封装或PCB衬底以及介电芯105的介电常数。例如，这些间隔对于封装IC可以是几微米，对于PCB可以是几百微米。
图2A是根据实例方面的图1A所示的差分同轴通孔120的3D图，而图2B是图1A/图2A所示的差分同轴通孔120的俯视图。如在顶侧上所示，第一顶侧微孔136a耦合到内部信号通孔121，而第二顶侧微孔136b耦合到内部信号通孔122。在与顶部微孔相同的层面上的被示为ST1的信号迹线耦合到第一顶侧微孔136a，并且被示为ST2的信号迹线耦合到第二顶侧微孔136b。在与底部微孔相同的层面上的被示为ST1'的信号迹线耦合到第一底侧微孔137a，而ST2'耦合到第二底侧微孔137b。
图3示出根据实例方面的包含FC接合封装300a的实例IC组件300的截面侧视图，所述FC接合封装300a包括其中具有至少一个所述差分同轴信号通孔120的介电芯305。可替换地，IC组件可以是引线接合(WB)封装。IC管芯310通常包括FC接合封装300a上的接口装置。在一些方面，IC组件300可以包含两个或两个以上IC管芯，其可以通过FC接合封装300a电和/或物理地耦合。FC接合封装300a被示为安装在内插器或PCB340上。
IC管芯310可以包含或作为处理器、存储器、开关、应用特定IC(ASIC)或芯片上系统(SoC)的一部分。在所示的FC配置中，IC管芯310可以耦合到FC接合封装300a的顶面332。在实例方面，电信号包含与IC管芯310的操作相关联的差分信号、输入/输出(I/O)信号、电源和接地。
用焊球314和324表示的BGA互连结构只是互连结构的实例。在其它方面，基板栅格阵列(LGA)结构可以将接合封装300a上的一或多个基板与内插器或PCB 340上的一或多个衬垫电耦合，这可以在接合封装300a与内插器或PCB 340之间路由电信号。WB封装具有接合线而不是焊球。
关于所述的具有至少一个所述差分同轴通孔120的电子衬底的制造，用于外部接地屏蔽罩123的环形接地贯穿切口可以通过包括以下步骤的方法来制备：形成穿孔图案，所述穿孔图案具有圆形、椭圆形或矩形的孔的形状，其中在穿过介电芯105的穿孔的端部具有两个半圆。随后用电导体给接地贯穿切口加衬里(例如，金属化)。
取决于例如孔的形状和尺寸以及方便性的考虑，可以通过用细长的冲头冲压、彼此接近地钻多个重叠的孔或激光处理所需的细长形状来形成环形接地贯穿切口。环形接地贯穿切口可以通过电镀或通过经溅射或电镀而金属化来加衬里。例如，可以使用无电铜，然后使用电解铜。可以在溅射和/或电镀过程中应用的其它实例金属包含镍、金、钯或银。可替换地，穿孔通孔可以衬有导电有机聚合物，例如聚乙炔、聚吡咯或聚苯胺。
然后通过沉积差分信号通孔来填充环形贯穿切口，然后通过穿过介电材料形成穿孔来制备所述切口。这些信号通孔可以与环形形状接地贯穿切口一样，可通过冲压、钻孔或激光来形成。然后，以与上述环形接地贯穿切口相同的方式，用导体填充信号通孔或至少对信号通孔加衬。
所述的电子衬底在介电芯105或305中不需要额外的接地通孔来减少串扰或增加信号通孔间隔。这有助于简化电子衬底的布线，并且消除了增加封装尺寸和/或封装层数的潜在需要。
所述各方面可整合到各种组装流程中以形成各种不同的基于IC的电子装置和相关产品。电子装置可以包括单个IC管芯或多个IC管芯，例如包括多个堆叠IC管芯的PoP配置。IC管芯可以在其中包含各种元件和/或其上的层，包含阻挡层、介电层、装置结构、有源元件和无源元件，包含源极区、漏极区、位线、基极、发射极、集电极、导线、导电通孔等。此外，半导体管芯可由各种工艺形成，包括双极、绝缘栅双极晶体管(IGBT)、CMOS、BiCMOS和MEMS。可以使用各种介电芯材料。在一些方面，介电芯105和电子衬底100中的一个或两个可以由刚性和/或非柔性材料形成。
在权利要求书的范围内，所述实施例中可进行修改，并且可能有其它实施例。

Claims (19)

1.一种电子衬底，其包括：
接地端子；
介电芯，其包含第一表面和与所述第一表面相对的第二表面，其中所述介电芯包含介电常数；
与所述第一表面物理地接触的第一介电层；
与所述第二表面物理地接触的第二介电层；
至少一个差分同轴通孔，其包括：用于第一信号路径的至少衬有导体的第一内部信号通孔；以及用于第二信号路径的至少一个第二内部信号通孔，所述第二内部信号通孔至少衬有导体、与所述第一内部信号通孔并排定位并且与所述第一内部信号通孔介电隔离；
环形外部接地屏蔽罩，其耦合到所述接地端子、至少衬有导体、并且包围所述第一内部信号通孔和所述第二内部信号通孔并与所述第一内部信号通孔和所述第二内部信号通孔介电隔离，所述环形外部接地屏蔽罩包含：
同轴接地屏蔽，其与从所述第一表面延伸到所述第二表面的所述差分同轴通孔相平行，所述同轴接地屏蔽包含内部面和与所述内部面相对的外部面，所述内部面凹并且所述外部面凸，其中所述内部面和所述第一内部信号通孔之间的第一最小距离和所述内部面和所述第二内部信号通孔之间的第二最小距离都基于所述介电常数；
第一接地触点，其电连接到所述内部面，所述第一接地触点从所述同轴接地屏蔽向外径向延伸并且设置在所述第一表面上；
第二接地触点，其电连接到所述内部面，所述第二接地触点从所述同轴接地屏蔽向外径向延伸并且设置在所述第二表面上；
第一触点，其在所述第一内部信号通孔上方并且沿着所述介电芯的所述第一表面延伸超过所述第一内部信号通孔；以及
第二触点，其在所述第一内部信号通孔上方并且沿着所述介电芯的所述第二表面延伸超过所述第一内部信号通孔。
2.根据权利要求1所述的电子衬底，其中所述电子衬底包括印刷电路板PCB。
3.根据权利要求1所述的电子衬底，其中所述电子衬底包括集成电路IC封装。
4.根据权利要求1所述的电子衬底，其中所述至少一个差分同轴通孔包括多个所述差分同轴通孔。
5.根据权利要求1所述的电子衬底，其进一步包括：
第一微孔，其提供延伸穿过所述第一介电层的触点以接触所述第一触点；以及第二微孔，其提供延伸穿过所述第二介电层的触点以接触所述第二触点。
6.根据权利要求5所述的电子衬底，其中所述第一微孔和所述第二微孔通过迹线从所述内部信号通孔偏移。
7.根据权利要求1所述的电子衬底，其中所述环形外部接地屏蔽罩内的介电材料包括与所述介电芯的材料不同的介电填充材料。
8.一种制造电子衬底的方法，其包括：
在介电芯中形成至少一个差分同轴通孔，所述介电芯包含第一表面和与所述第一表面相对的第二表面，其中所述介电芯包含介电常数，其包括：
形成从所述第一表面延伸到所述第二表面的环形外部通孔图案；
用导体对所述环形外部通孔图案加衬；
用介电材料或高电阻材料填充所述环形外部通孔图案以完成外部接地屏蔽罩；
形成穿过所述介电材料的通孔，所述通孔包含第一内部信号通孔和第二内部信号通孔；以及
至少用导电材料对所述第一内部信号通孔和所述第二内部信号通孔加衬，以形成从第一导电层耦合到第二导电层的第一内部信号通孔和第二内部信号通孔，所述外部接地屏蔽罩包含：
同轴接地屏蔽，其与从所述第一表面延伸到所述第二表面的所述差分同轴通孔相平行，所述同轴接地屏蔽包含内部面和与所述内部面相对的外部面，所述内部面凹并且所述外部面凸，其中所述内部面和所述第一内部信号通孔之间的第一最小距离和所述内部面和所述第二内部信号通孔之间的第二最小距离都基于所述介电常数；
第一接地触点，其电连接到所述内部面，所述第一接地触点从所述同轴接地屏蔽向外径向延伸并且设置在所述第一表面上；
第二接地触点，其电连接到所述内部面，所述第二接地触点从所述同轴接地屏蔽向外径向延伸并且设置在所述第二表面上；
第一触点，其在所述第一内部信号通孔上方并且沿着所述介电芯的所述第一表面延伸超过所述第一内部信号通孔；以及
第二触点，其在所述第一内部信号通孔上方并且沿着所述介电芯的所述第二表面延伸超过所述第一内部信号通孔。
9.根据权利要求8所述的方法，其进一步包括：
形成第一微孔，其提供延伸穿过所述介电芯中的第一介电层的触点以接触所述第一触点；以及
形成第二微孔，其提供延伸穿过所述介电芯中的第二介电层的触点以接触所述第二触点。
10.根据权利要求8所述的方法，其中所述电子衬底包括印刷电路板PCB。
11.根据权利要求8所述的方法，其中所述电子衬底包括集成电路IC封装。
12.根据权利要求8所述的方法，其中所述至少一个差分同轴通孔包括多个所述差分同轴通孔。
13.根据权利要求9所述的方法，其中，所述第一微孔和所述第二微孔通过迹线从所述内部信号通孔偏移。
14.根据权利要求8所述的方法，其中所述接地屏蔽罩内的所述介电材料包括与所述介电芯的材料不同的介电填充材料。
15.一种集成电路IC组件，其包括：
接地端子；
介电芯，其包含第一表面和与所述第一表面相对的第二表面，其中所述介电芯包含介电常数；
与所述第一表面物理地接触的第一介电层；
与所述第二表面物理地接触的第二介电层；
至少一个差分同轴通孔，其包括：用于第一信号路径的至少衬有导体的第一内部信号通孔；以及用于第二信号路径的至少一个第二内部信号通孔，所述第二内部信号通孔至少衬有导体、与所述第一内部信号通孔并排定位并且与所述第一内部信号通孔介电隔离；
环形外部接地屏蔽罩，其耦合到所述接地端子并且包括从所述第一表面延伸到所述第二表面的至少一个导体，其中所述环形外部接地屏蔽罩包围所述第一内部信号通孔和所述第二内部信号通孔并且与所述第一内部信号通孔和所述第二内部信号通孔介电隔离，其中所述环形外部接地屏蔽罩的所述导体包含内部面和与所述内部面相对的外部面，所述内部面凹并且所述外部面凸，其中所述内部面和所述第一内部信号通孔之间的第一最小距离和所述内部面和所述第二内部信号通孔之间的第二最小距离都基于所述介电常数，所述环形外部接地屏蔽罩包含：第一接地触点，其电连接到所述内部面、从所述环形外部接地屏蔽罩的所述导体向外径向延伸并且设置在所述第一表面上；以及第二接地触点，其电连接到所述内部面、从所述环形外部接地屏蔽罩的所述导体向外径向延伸并且设置在所述第二表面上；第一触点，其在所述第一内部信号通孔上方并且沿着所述介电芯的所述第一表面延伸超过所述第一内部信号通孔；以及第二触点，其在所述第一内部信号通孔上方并且沿着所述介电芯的所述第二表面延伸超过所述第一内部信号通孔；以及
IC管芯，所述IC管芯耦合到所述第一内部信号通孔、所述第二内部信号通孔以及所述介电芯的所述第一表面上的所述环形外部接地屏蔽罩的所述导体。
16.根据权利要求15所述的IC组件，其中所述至少一个差分同轴通孔包括多个所述差分同轴通孔。
17.根据权利要求15所述的IC组件，其进一步包括：
第一微孔，其提供延伸穿过所述第一介电层的触点以接触所述第一触点；以及
第二微孔，其提供延伸穿过所述第二介电层的触点以接触所述第二触点。
18.根据权利要求17所述的IC组件，其中所述第一微孔和所述第二微孔通过迹线从所述内部信号通孔偏移。
19.根据权利要求15所述的IC组件，其中所述IC管芯包括接口IC。
CN201880070862.8A 2017-11-17 2018-11-19 具有差分同轴通孔的电子衬底 Active CN111316434B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/816,667 US11160163B2 (en) 2017-11-17 2017-11-17 Electronic substrate having differential coaxial vias
US15/816,667 2017-11-17
PCT/US2018/061784 WO2019099989A1 (en) 2017-11-17 2018-11-19 Electronic substrate having differential coaxial vias

Publications (2)

Publication Number Publication Date
CN111316434A CN111316434A (zh) 2020-06-19
CN111316434B true CN111316434B (zh) 2024-05-14

Family

ID=66532714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880070862.8A Active CN111316434B (zh) 2017-11-17 2018-11-19 具有差分同轴通孔的电子衬底

Country Status (3)

Country Link
US (3) US11160163B2 (zh)
CN (1) CN111316434B (zh)
WO (1) WO2019099989A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020126921A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 高周波モジュールおよび通信装置
US11289412B2 (en) 2019-03-13 2022-03-29 Texas Instruments Incorporated Package substrate with partially recessed capacitor
KR102659482B1 (ko) 2019-09-27 2024-04-23 삼성전자주식회사 인터포저를 포함하는 전자 장치
US11596055B2 (en) * 2019-12-27 2023-02-28 Intel Corporation Apparatus and system of a printed circuit board (PCB) including a radio frequency (RF) transition
KR20220042613A (ko) * 2020-09-28 2022-04-05 삼성전자주식회사 인터 포저 및 이를 포함하는 전자 장치
US20220240375A1 (en) * 2021-01-28 2022-07-28 Unimicron Technology Corp. Co-axial via structure and manufacturing method of the same
US11792918B2 (en) 2021-01-28 2023-10-17 Unimicron Technology Corp. Co-axial via structure
CN113573463B (zh) * 2021-06-08 2023-07-11 华为技术有限公司 电路板
US11818833B2 (en) 2021-11-15 2023-11-14 Unimicron Technology Corp. Circuit board structure
US11737206B2 (en) 2021-11-15 2023-08-22 Unimicron Technology Corp. Circuit board structure
US11895773B2 (en) 2021-11-15 2024-02-06 Unimicron Technology Corp. Circuit board structure
CN114900947A (zh) * 2022-04-15 2022-08-12 深南电路股份有限公司 印制电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697593A (zh) * 2004-05-10 2005-11-16 富士通株式会社 线路基板、生产该线路基板的方法以及电子设备
CN104392937A (zh) * 2013-06-28 2015-03-04 英特尔公司 增加bbul封装中的i/o密度和降低层数的方法
CN204257280U (zh) * 2011-11-14 2015-04-08 3M创新有限公司 屏蔽电缆和电气系统
CN105472907A (zh) * 2016-01-01 2016-04-06 广州兴森快捷电路科技有限公司 屏蔽式差分过孔的制作方法以及阻抗计算方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401912A (en) 1993-06-07 1995-03-28 St Microwave Corp., Arizona Operations Microwave surface mount package
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
EP1754986B1 (en) * 2002-04-01 2012-12-05 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
US6743049B2 (en) * 2002-06-24 2004-06-01 Advanced Interconnections Corporation High speed, high density interconnection device
KR20050065038A (ko) 2003-12-24 2005-06-29 삼성전기주식회사 비수직 비아가 구비된 인쇄회로기판 및 패키지
KR100651414B1 (ko) * 2004-02-13 2006-11-29 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
JP4467489B2 (ja) * 2005-08-30 2010-05-26 三洋電機株式会社 回路基板およびそれを用いた回路装置
US7404250B2 (en) 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
TWI306370B (en) * 2006-03-31 2009-02-11 Advanced Semiconductor Eng Coreless thin substrate with embedded circuits in dielectric layer and method for manufacturing the same
KR20090096174A (ko) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 회로 기판 및 이를 이용한 반도체 패키지
US8273995B2 (en) 2008-06-27 2012-09-25 Qualcomm Incorporated Concentric vias in electronic substrate
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
TWI393490B (zh) * 2008-12-31 2013-04-11 Ind Tech Res Inst 多組同軸導線於基材之單一通孔中之結構與其製作方法
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8242604B2 (en) 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US9591756B2 (en) 2011-05-24 2017-03-07 Mitsubishi Electric Corporation High-frequency package
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
WO2017039631A1 (en) 2015-08-31 2017-03-09 Intel Corporation Coaxial vias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697593A (zh) * 2004-05-10 2005-11-16 富士通株式会社 线路基板、生产该线路基板的方法以及电子设备
CN204257280U (zh) * 2011-11-14 2015-04-08 3M创新有限公司 屏蔽电缆和电气系统
CN104392937A (zh) * 2013-06-28 2015-03-04 英特尔公司 增加bbul封装中的i/o密度和降低层数的方法
CN105472907A (zh) * 2016-01-01 2016-04-06 广州兴森快捷电路科技有限公司 屏蔽式差分过孔的制作方法以及阻抗计算方法

Also Published As

Publication number Publication date
CN111316434A (zh) 2020-06-19
US11160163B2 (en) 2021-10-26
WO2019099989A1 (en) 2019-05-23
US11800636B2 (en) 2023-10-24
US20220015225A1 (en) 2022-01-13
US20230363083A1 (en) 2023-11-09
US20190159333A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
CN111316434B (zh) 具有差分同轴通孔的电子衬底
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
US9397074B1 (en) Semiconductor device package and method of manufacturing the same
TW201737394A (zh) 背側鑽孔嵌入晶粒式基板
KR19990029348A (ko) 반도체 장치
CN101455129A (zh) 屏蔽式过孔
US11211315B2 (en) Semiconductor package with terminal pattern for increased channel density
DE102014115313B4 (de) Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems
US10187971B2 (en) Wiring board and method of manufacturing wiring board
US6538213B1 (en) High density design for organic chip carriers
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
JP7178764B2 (ja) 回路基板、デバイスおよびバイアホール構造の形成方法
CN112885811A (zh) 多层基板的垂直互连结构
US9773725B2 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
US20090133917A1 (en) Multilayered Circuit Board for Connection to Bumps
US11690173B2 (en) Circuit board structure
US6933596B2 (en) Ultra wideband BGA
US9331370B1 (en) Multilayer integrated circuit packages with localized air structures
US8063481B2 (en) High-speed memory package
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
WO2021052327A1 (zh) 一种电路板
EP2130221B1 (en) Wire bond integrated circuit package for high speed i/o
JP4099072B2 (ja) 部品内蔵モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant