CN113573463B - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN113573463B CN113573463B CN202110640590.4A CN202110640590A CN113573463B CN 113573463 B CN113573463 B CN 113573463B CN 202110640590 A CN202110640590 A CN 202110640590A CN 113573463 B CN113573463 B CN 113573463B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- signal
- hole
- holes
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请实施例提供一种电路板,该电路板可以包括印制电路板,封装基板、载板或类载板、LTCC(低温共烧陶瓷)、HTCC(高温共烧陶瓷)等类型,电路板上设置有封装区域,封装区域可以包括球栅阵列BGA或栅格阵列LGA,封装区域包括:信号过孔、信号走线、接地过孔和隔离凹槽;信号走线和信号过孔电连接,信号走线在电路板的布线层上延伸,多个接地过孔间隔排布并分别在信号过孔的周围隔离凹槽连通至少两个接地过孔,隔离凹槽内设置导电介质以形成屏蔽墙。本申请实施例提供一种电路板,可以解决高速信号之间的线孔串扰,孔孔串扰问题。
Description
技术领域
本申请涉及电路板设计技术领域,尤其涉及一种电路板。
背景技术
高速系统的信号速率由56G逐步向112G演进,未来可能继续演进到224G。随着高速速率不断提升,电路板上的封装区域,例如BGA(Ball Grid Array,球栅阵列)或LGA(LandGrid Array,栅格阵列)的引脚排布需要更加密集,BGA或LGA区域的线孔、孔孔串扰对系统的串扰增大。
相关技术中,通过在有地属性的BGA或LGA引脚位置打地通孔,以实现走线和孔、孔和孔之间的串扰隔离。
但是,打地孔的屏蔽方式,信号之间的串扰偏大,在56Gbps以下速率BGA或LGA区域串扰不会成为系统瓶颈,当速率提升到112G及以上,此处的串扰会突出成为系统瓶颈,该方案无法解决高速情况下的串扰瓶颈问题。
发明内容
本申请实施例提供一种电路板,可以解决高速信号之间的线孔、孔孔串扰问题。
本申请实施例提供一种电路板,包括封装区域,封装区域包括:信号过孔、信号走线、接地过孔和隔离凹槽;信号走线和信号过孔电连接,信号走线在电路板的布线层上延伸,多个接地过孔间隔排布并分别在信号过孔的周围,隔离凹槽连通至少两个接地过孔,隔离凹槽内设置导电介质以形成屏蔽墙。
本申请实施例提供一种电路板,通过在电路板的封装区域,将接地过孔利用隔离凹槽连通,隔离凹槽内设置导电介质以作为屏蔽墙,可以改善封装区域密间距布线的串扰问题,使得高速信号之间的屏蔽效果增强,达到高速性能提升的效果,解决112G及以上的线孔、孔孔之间的串扰问题。
在一种可能的实施方式中,隔离凹槽为通孔槽,通孔槽和信号走线在电路板表面上的投影不相交。
通孔槽贯穿电路板的上下表面,此时形成的屏蔽墙的高度与电路板的厚度一致,可以起到较佳的隔离效果,且通孔槽不会干扰到信号走线的排布。
在一种可能的实施方式中,隔离凹槽为盲孔槽,盲孔槽和信号走线在电路板表面上的投影相交,盲孔槽在电路板的厚度方向上避让信号走线。
设置盲孔槽,可以在起到隔离效果的同时,避让信号走线。
在一种可能的实施方式中,隔离凹槽包括通孔槽和盲孔槽,通孔槽和信号走线在电路板表面上的投影不相交,盲孔槽和信号走线在电路板表面上的投影相交,盲孔槽在电路板的厚度方向上避让信号走线。
同时设置通孔槽和盲孔槽,可以构成更大面积的屏蔽墙,从而起到更良好的隔离串扰效果。
在一种可能的实施方式中,通孔槽形成的屏蔽墙和盲孔槽形成的屏蔽墙交叉相连,并将信号过孔包围。
通孔槽和盲孔槽将信号过孔包围,可以实现更好的串扰隔离效果。
在一种可能的实施方式中,信号过孔和接地过孔在第一方向上对齐排列成列,相邻两列过孔在垂直于第一方向的第二方向上错位排列。
在一种可能的实施方式中,相邻两列的信号过孔在第二方向上错位排列,至少间隔一个接地过孔;排布在同一列上的接地过孔通过通孔槽连通形成屏蔽墙,相邻两个通孔槽上距离最近的两个接地过孔,通过盲孔槽连通。
在过孔采用错位排布时,将同一列上的接地过孔通过通孔槽连通,并将相邻两个通孔槽通过盲孔槽连通,可以实现屏蔽墙的合理排布,实现较佳的屏蔽效果。
在一种可能的实施方式中,信号过孔和接地过孔在第一方向上对齐排列呈列,相邻两列的过孔在垂直于第一方向的第二方向上对齐排列成行。
在一种可能的实施方式中,相邻两列的信号过孔在第二方向上错位排列,至少间隔一个接地过孔;排布在同一列上的接地过孔通过通孔槽连通形成屏蔽墙,相邻两个通孔槽上距离最近的两个接地过孔,通过盲孔槽连通。
在过孔采用对齐排布时,将同一列上的接地过孔通过通孔槽连通,并将相邻两个通孔槽通过盲孔槽连通,可以实现屏蔽墙的合理排布,相比于实现较佳的屏蔽效果。且过孔采用对齐排布时,相比于上述错位排布下,盲孔槽的长度更短。
在一种可能的实施方式中,相邻两列的信号过孔在第二方向上错位排列,未间隔接地过孔;排布在相邻两列上的接地过孔通过通孔槽连通形成屏蔽墙,相邻的两个由通孔槽形成的屏蔽墙上距离最近的两个接地过孔,通过盲孔槽连通。
在过孔采用对齐排布时,可以进一步减少接地过孔的数量,以提高信号过孔的占比,并且,可以降低盲孔槽的长度,从而具有更好的隔离串扰效果。
在一种可能的实施方式中,隔离凹槽的内侧壁上电镀金属层以形成屏蔽墙,金属层和电路板的多层接地平面连通,隔离凹槽内还填充有树脂。
隔离凹槽内可以通过电镀金属的方式形成屏蔽墙,工艺成熟,容易实现。
在一种可能的实施方式中,隔离凹槽内填充有导电树脂以形成屏蔽墙,导电树脂和电路板的多层接地平面连通。
隔离凹槽内可以通过填充导电树脂的方式形成屏蔽墙,工艺步骤简单,容易实现。
在一种可能的实施方式中,隔离凹槽上设置有表层焊盘,信号过孔和接地过孔上分别设置有表层焊盘,表层焊盘通过电镀填平工艺形成。
在设置隔离凹槽并形成屏蔽墙后,利用电镀填平工艺在电路板表面上对应各个过孔的位置形成表层焊盘,以用来和芯片或其它电子元器件焊接。
在一种可能的实施方式中,封装区域还包括电源过孔,隔离凹槽自接地过孔向着电源过孔延伸一段长度,隔离凹槽和电源过孔不连通。
隔离凹槽和电源过孔不连通,以避免屏蔽墙影响到电源过孔的供电功能。
在一种可能的实施方式中,相邻的两个信号过孔构成一组高速差分信号过孔,多个所述接地过孔围设在一组高速差分信号过孔的周围。
两个相邻的信号过孔分别和两条信号走线连接,以提供高速差分信号,接地过孔围设在一组高速差分信号过孔的周围,以解决不同组信号之间的串扰问题。
本申请实施例提供一种电路板,通过在电路板的封装区域,将接地过孔利用隔离凹槽连通,隔离凹槽内设置导电介质以作为屏蔽墙,可以改善封装区域密间距布线的串扰问题,使得高速信号之间的屏蔽效果增强,达到高速性能提升的效果,解决112G及以上的线孔、孔孔之间的串扰问题。
附图说明
图1a为相关技术提供的电路板的一种平面示意图;
图1b为图1a提供的电路板的仿真串扰图;
图2为相关技术提供的电路板的另一种平面示意图;
图3为本申请一实施例提供的电路板的一种平面示意图;
图4为本申请一实施例提供的电路板的过孔和屏蔽墙的一种立体示意图;
图5为本申请一实施例提供的隔离凹槽的一种剖面示意图;
图6a为本申请一实施例提供的屏蔽墙的一种制作工艺示意图;
图6b为本申请一实施例提供的屏蔽墙的另一种制作工艺示意图;
图7为本申请一实施例提供的电路板的另一种平面示意图;
图8为本申请一实施例提供的电路板的过孔和屏蔽墙的另一种立体示意图;
图9为本申请一实施例提供的隔离凹槽的另一种剖面示意图;
图10为本申请一实施例提供的电路板的再一种平面示意图;
图11为本申请一实施例提供的过孔和屏蔽墙的再一种立体示意图;
图12为本申请一实施例提供的电路板的仿真串扰图;
图13为本申请一实施例提供的电路板的又一种平面示意图;
图14为本申请一实施例提供的电路板的又一种平面示意图;
图15为本申请一实施例提供的电路板的又一种平面示意图。
附图标记说明:
11-信号过孔;12-信号走线;13-接地过孔;131-接地走线;14-隔离凹槽;141-通孔槽;142-盲孔槽;15-屏蔽墙;151-通孔;152-槽孔;153-金属层;154-树脂;155-导电树脂;16-表层焊盘;17-电源过孔。
具体实施方式
以下,对本申请实施例中提及的专业术语进行解释说明,以便于本领域技术人员理解。
PCB(Printed Circuit Board,印制电路板):是电子设备中重要的电子部件,是电子元器件的电气连接载体。
Pad:焊盘,设置在电路板上,可以包括插脚焊盘和表贴焊盘等形式,用来焊接电气元件,起到电气连接和机械固定的作用。
Via:过孔,开设在电路板上,有通孔、盲孔、埋孔等类型,用于连接电路板上不同层之间的导线。
Pitch:电路板上两个焊盘的中心跨距,可以视为焊盘的直径加上两焊盘的间距。
BGA(Ball Grid Array,球栅阵列):是一种应用在集成电路上的表面封装技术,在BGA封装中,封装底部的引脚由焊球代替,每个焊球用小焊球固定。和其它封装技术相比,BGA可以容纳更多的接脚,优点为高密度、较低的热阻抗、低电感引脚。
LGA(Land Grid Array,栅格阵列封装):金属触点式封装技术,原理同BGA封装相似,不同之处在于BGA是利用锡将芯片和电路板焊死,而LGA则可以随时解开扣架更换芯片。
POFV(Plate Over Fill Via,电镀填平工艺):是一种针对VIP(Vias In Pad,导通孔在垫)所做的一种特殊塞孔工艺,需要使用树脂等材料塞入通孔,再沉铜电镀形成焊盘,可以提升PCB布局密度与电气性能。
在高速系统的信号速率演进过程中,系统的串扰瓶颈逐渐从连接器,布线等部件区域变成BGA区域,在BGA向更密的pitch演进时,BGA串扰大于或与系统其它部件区域累积串扰相当,成为系统的串扰瓶颈。
图1a为相关技术提供的电路板的一种平面示意图。参考图1a所示,电路板上设置有信号过孔11、信号走线12和接地过孔13,信号走线12和信号过孔11对应电连接以实现信号传输,接地过孔13围绕在信号过孔11的周围,接地过孔13和地电连接,以实现信号走线12和信号过孔11之间的串扰隔离,以及不同位置的信号过孔11和信号过孔11之间的串扰隔离。
但是,设置接地过孔13以用来屏蔽的方式,屏蔽效果一般,信号之间的串扰偏大,在56Gbps以下速率BGA区域串扰不会成为系统瓶颈,当速率提升到112G及以上,此处的串扰会突出成为系统瓶颈,该方案无法解决高速情况下的串扰瓶颈问题。
图1b为图1a提供的电路板的仿真串扰图,其中横坐标表示频率,纵坐标表示隔离度,芯片处于112G的信号速率,电路板上的BGA区域的pitch为0.9mm。在频率40GHz下,对应的隔离度为-30dB,该串扰值较高。随着高速系统的信号速率的提升,BGA区域的pitch将排布的更密集,例如0.8mm甚至更密集,以满足芯片的224G甚至更高的信号速率,此时,BGA区域的串扰将更加严重,从而导致112G及以上信号速率演进困难,实现成本代价高。
图2为相关技术提供的电路板的另一种平面示意图。参考图2所示,在另一种相关技术中,信号过孔11四周的接地过孔13可以用接地走线131互连起来,接地走线131布置在电路板的外层,采用具有一定厚度和宽度的铜箔形成,接地走线131通过若干个接地过孔13与电路板叠层中的各个接地平面进行互连,以使各个接地过孔13和接地走线131共同降低信号过孔11之间的空间耦合串扰噪声影响。但是,该相关技术中,将接地过孔13通过接地走线131互连后,屏蔽效果提升幅度不明显,信号之间的串扰依然偏大,尤其是高速情况下的串扰,依然无法得到很好的隔离。并且,在电路板的外层,引脚和走线设置的较为密集,没有足够的空间用来布局接地走线131,接地走线131可能会干扰到其它引脚和走线的正常功能。
基于上述问题,本申请实施例提供一种电路板,通过在电路板的封装区域,将接地过孔利用隔离凹槽连通,隔离凹槽内设置导电介质以作为屏蔽墙,相比于仅设置接地过孔或者将接地过孔利用电路板外层的走线互连的相关技术来说,本申请实施例提供的屏蔽墙设置在电路板的内部,空间占比更大,可以改善封装区域密间距布线的串扰问题,使得高速信号之间的屏蔽效果增强,达到高速性能提升的效果,解决112G及以上的线孔、孔孔之间的串扰问题。
以下,参考附图和具体的实施例,对本申请提供的电路板做具体的描述。
图3为本申请一实施例提供的电路板的一种平面示意图,图4为本申请一实施例提供的电路板的过孔和屏蔽墙的一种立体示意图。参考图3和图4所示,本申请实施例提供一种电路板,电路板包括封装区域,该封装区域例如可以采用上述BGA或者LGA封装工艺,用来实现和芯片或者其它电子元器件的连接。封装区域内可以设置信号过孔11、信号走线12、接地过孔13和隔离凹槽14。
需要定义的是,图中Y方向为第一方向,例如可以为电路板的长度方向,X方向为第二方向,例如可以为电路板的宽度方向,Z方向可以为电路板的厚度方向。
其中,多个信号过孔11可以间隔排布,信号走线12和信号过孔11电连接,信号走线12在电路板的布线层内延伸,以传输信号。示例性地,图中信号走线12沿着Y方向延伸。多个接地过孔13可以间隔设置,接地过孔13和电路板的接地平面电连接,以实现接地。至少部分接地过孔13可以和信号过孔11间隔设置,接地过孔13可以起到一部分串扰隔离效果。
隔离凹槽14为开设在电路板上的凹槽,隔离凹槽14可以连通至少两个接地过孔13,隔离凹槽14的内部设置导电介质以形成屏蔽墙15,屏蔽墙15设置在信号过孔11之间,以起到串扰隔离效果。
需要说明的是,上述附图中,信号过孔11可以为高速差分信号过孔,两个相邻的信号过孔11作为一组高速差分信号过孔,分别和两条信号走线12连接,以提供高速差分信号。此时,接地过孔13可以围绕在一组高速差分信号过孔的周围,以解决不同组高速信号之间的串扰问题。在另一种可能的实施方式中,一个信号过孔11可以单独用来传输信号,此时,接地过孔13可以围绕在一个信号过孔11的周围,以起到不同信号过孔、信号过孔和信号走线之间的屏蔽效果。
图5为本申请一实施例提供的隔离凹槽的一种剖面示意图。参考图5所示,本申请实施例中,隔离凹槽14可以为通孔槽141,通孔槽141贯穿电路板的上下表面,此时形成的屏蔽墙15的高度与电路板的厚度一致,可以起到较佳的隔离效果。
隔离凹槽14至少连通两个接地过孔13,即隔离凹槽14的长度大于等于两个接地过孔13的中心距离。隔离凹槽14的宽度过大时,影响到电路板整体的结构强度以及可能会影响到电路板布线层的布线面积;隔离凹槽14的宽度过小时,加工难度较高,隔离效果较差。在一种可能的实施方式中,隔离凹槽14的宽度可以处于6mil-12mil之间。
隔离凹槽14内设置导电介质形成屏蔽墙15,例如可以为在隔离凹槽14的内侧壁上镀金属层,或者在隔离凹槽14内填充导电树脂。电路板的表面还设置有表层焊盘16,隔离凹槽14的内壁金属化后可以采用树脂填平,或者直接用导电树脂填平后,可以采用POFV工艺制作表层焊盘16,以供BGA焊接使用。
图6a为本申请一实施例提供的屏蔽墙的一种制作工艺示意图,图中视角为电路板的俯视。参考图6a所示,屏蔽墙15的制作过程可以包括:首先,在电路板上钻通孔151;然后,在电路板上钻槽孔152,槽孔152连通至少两个通孔151;接着,在通孔151和槽孔152的内壁上形成金属层153,该金属层153例如可以通过电镀形成;然后,采用树脂154等介质填充通孔151和槽孔152;最后,采用POFV工艺制作出表层焊盘16。
图6b为本申请一实施例提供的屏蔽墙的另一种制作工艺示意图。参考图6b所示,屏蔽墙15的制作过程可以包括:首先,在电路板上钻通孔151;然后,在电路板上钻槽孔152,槽孔152连通至少两个通孔151;接着,在通孔151和槽孔152内填充导电树脂155等导电介质;最后,采用POFV工艺制作出表层焊盘16。
需要说明的是,上述通孔151可以用来作为接地过孔13,槽孔152用来作为隔离凹槽14,通孔151和槽孔152的内侧壁金属化或者内部填充导电介质后,形成屏蔽墙15,起到屏蔽作用。屏蔽墙15和电路板内的多层接地平面连通,以实现接地。
继续参考图3和图4可知,本申请实施例中,隔离凹槽14与信号走线12在电路板表面上的投影不相交,示例性地,信号走线12在Y方向上延伸,隔离凹槽14的延伸方向可以和信号走线12的延伸方向平行,在Y方向上延伸。从而,隔离凹槽14的设置不会影响到信号走线12的排布,信号走线12的排布不会影响到隔离凹槽14设置为通孔槽,并且,可以更好地起到信号走线12之间、信号走线12和信号过孔11之间的隔离串扰效果。
在另一种可能的实施方式中,隔离凹槽14与信号走线12在电路板表面上的投影可以相交,不难理解,此时,隔离凹槽14需要避让信号走线12,无法设置为通孔槽,而可以设置为盲孔槽。
图7为本申请一实施例提供的电路板的另一种平面示意图,图8为本申请一实施例提供的电路板的过孔和屏蔽墙的另一种立体示意图,图9为本申请一实施例提供的隔离凹槽的另一种剖面示意图。参考图7-图9所示,本申请实施例提供一种电路板,电路板的封装区域内可以设置信号过孔11、信号走线12、接地过孔13和隔离凹槽14,其中,信号过孔11、信号走线12、接地过孔13的设置可以参考上述实施例,在此不再赘述。
本申请实施例中,隔离凹槽14可以为盲孔槽142,盲孔槽142的深度小于电路板的厚度,此时形成的屏蔽墙15的高度小于电路板的厚度。隔离凹槽14和信号走线12在电路板表面上的投影相交,示例性地,信号走线12沿着Y方向延伸,隔离凹槽14整体上视为沿着X方向延伸。此时,信号走线12所在的布线层,位于屏蔽墙15所在的区域之外,因而屏蔽墙15在起到串扰隔离的作用的同时,不影响信号走线12的布局。
盲孔槽142的长度、宽度设置,可以参考上述实施例,在此不再赘述。盲孔槽142的深度,可以根据信号走线12所在的布线层的位置来确定,盲孔槽142可以深入到信号走线12所在布线层上方相邻的接地平面。
需理解,本申请实施例中,利用盲孔槽142形成屏蔽墙15,其制作工艺可以参考上述利用通孔槽141形成屏蔽墙15的工艺,区别仅在于,电路板开设的槽孔152为盲孔。
上述图3-图4提供的实施例中,屏蔽墙15由沿着Y方向延伸的通孔槽141形成,沿着Y方向延伸的屏蔽墙15,主要起到对在X方向上排布的相邻的信号过孔11之间的串扰隔离;上述图7-图8提供的实施例中,屏蔽墙15由沿着X方向延伸的盲孔槽142形成,沿着X方向延伸的屏蔽墙15,主要起到对在Y方向上排布的相邻的信号过孔11之间的串扰隔离。
在另一种可能的实施方式中,电路板上可以同时设置通孔槽141和盲孔槽142,以实现更好的串扰隔离效果。
图10为本申请一实施例提供的电路板的再一种平面示意图,图11为本申请一实施例提供的过孔和屏蔽墙的再一种立体示意图。参考图10和图11所示,电路板的封装区域内可以设置隔离凹槽14,隔离凹槽14可以包括通孔槽141和盲孔槽142,通孔槽141和信号走线12在电路板表面上的投影不相交,盲孔槽142和信号走线12在电路板表面上的投影相交。
进一步地,通孔槽141形成的屏蔽墙15与盲孔槽142形成的屏蔽墙15可以交叉相连,并将信号过孔11包围,从而可以实现更好的串扰隔离效果。
图12为本申请一实施例提供的电路板的仿真串扰图,其中横坐标表示频率,纵坐标表示隔离度,芯片处于112G的信号速率,电路板上的封装区域的pitch为0.9mm。在频率40GHz下,对应的隔离度为-36dB。对比图2可知,在相同的条件下,采用本申请实施例提供的屏蔽墙的方案,隔离度改善了6dB。
综上所述,本申请实施例提供的电路板,通过设计通孔槽和盲孔槽来连通接地过孔,形成屏蔽墙,可以对高速信号进行串扰屏蔽,可以改善112G及以上高速信号的串扰问题,降低系统实现的难度与成本。
上述本申请实施例中,结合图3-图11可以看出,电路板上的接地过孔12和信号过孔11整体上呈菱形排布,即过孔在Y方向上对齐,成列排布,相邻两列的过孔在X方向错位排列。此时,电路板pitch可以处于0.35mm-1.2mm之间。
接地过孔12可以包围信号过孔11设置,示例性地,对于用于传递高速差分信号的信号过孔11,在Y方向上相邻两个信号过孔11构成一组,成列设置,在Y方向上相邻的两组信号过孔11之间可以间隔至少一个接地过孔13,位于相邻两列的两组信号过孔11在X方向上错位排布,之间间隔至少一个接地过孔13。
此时,排布在同一列上的接地过孔13可以通过通孔槽141连通以形成屏蔽墙15,相邻两列的通孔槽141上距离最近的两个接地过孔13可以通过盲孔槽142连通,即位于该屏蔽墙15的端部的接地过孔13,可以和相邻列上的位于屏蔽墙15端部的接地过孔13,通过盲孔槽142连通。由于相邻两列的过孔在X方向上错位排列,因此盲孔槽142形成的屏蔽墙15整体呈折线。
在另一种可能的实施方式中,电路板上的接地过孔12和信号过孔11整体上可以呈矩形排布,即过孔在Y方向成列排布,在X方向成行排布。
此时,电路板pitch可以处于0.35mm-1.2mm之间,X方向和Y方向的间距可以相同,也可以不同。
图13为本申请一实施例提供的电路板的又一种平面示意图。参考图13所示,信号过孔11和接地过孔13的一种排布方式可以为,对于用于传递高速差分信号的信号过孔11,在Y方向上相邻两个信号过孔11构成一组,成列设置,在Y方向上相邻的两组信号过孔11之间可以间隔至少一个接地过孔13,位于相邻两列的两组信号过孔11在X方向上错位排布,之间间隔至少一个接地过孔13。
此时,电路板的封装区域内可以设置通孔槽141和盲孔槽142,通孔槽141的延伸方向与信号走线12的延伸方向平行,盲孔槽142的延伸方向与信号走线12的延伸方向垂直。排布在同一列上的接地过孔13可以通过通孔槽141连通以形成屏蔽墙15,相邻两列的通孔槽141上距离最近的两个接地过孔13可以通过盲孔槽142连通,即位于该屏蔽墙15的端部的接地过孔13,可以和相邻列上的位于屏蔽墙15端部的接地过孔13,通过盲孔槽142连通。由于相邻两列的接地过孔13在X方向上对齐成行排列,因此盲孔槽142形成的屏蔽墙15整体呈直线。
图14为本申请一实施例提供的电路板的又一种平面示意图。参考图14所示,信号过孔11和接地过孔13的另一种排布方式可以为,对于用于传递高速差分信号的信号过孔11,在Y方向上相邻两个信号过孔11构成一组,成列设置,在Y方向上相邻的两组信号过孔11之间可以间隔至少一个接地过孔13,位于相邻两列的两组信号过孔11在X方向上错位排布,之间未间隔接地过孔13。
此时,电路板的封装区域内可以设置通孔槽141和盲孔槽142,排布在同一列上的接地过孔13可以通过通孔槽141连通以形成屏蔽墙15,位于该屏蔽墙15的端部的接地过孔13,可以和相邻列上的位于屏蔽墙15端部的接地过孔13,通过通孔槽141连通,共同构成一个连通的屏蔽墙15,该屏蔽墙15未跨越信号走线12。即排布在相邻两列上的接地过孔13可以通过通孔槽141连通形成屏蔽墙。通孔槽141构成的相邻的两个屏蔽墙15上,距离最近的两个接地过孔13可以通过盲孔槽142连通,该盲孔槽142构成的屏蔽墙15跨越了信号走线12。
该种排布方式下,一方面可以减少接地过孔13的数量,提高信号过孔11的占比;另一方面,在利用屏蔽墙15围设信号过孔11的基础上,可以降低盲孔槽142的长度,从而具有更好的隔离串扰效果。
图15为本申请一实施例提供的电路板的又一种平面示意图。参考图15所示,除了信号过孔11、接地过孔13外,电路板上还可以设置有电源过孔17,电源过孔17用来接入电源,电源过孔17的排布在本申请实施例中不做具体限制,例如可以视为一部分接地过孔13替换形成。电源过孔17独立设置,和隔离凹槽14不连通。隔离凹槽14可以自接地过孔13向着电源过孔17延伸一段长度,但是在电源过孔17的周围断开。从而,可以在尽量提高屏蔽效果的同时,避免屏蔽墙15影响到电源过孔17的供电功能。
应理解,上述本申请实施例提供的封装区域内,除了设置有上述信号过孔11、信号走线12、接地过孔13、隔离凹槽14、电源过孔17外,还设置有多个焊盘,信号过孔11、接地过孔13、电源过孔17分别对应设置有信号焊盘、接地焊盘和电源焊盘,以用来和芯片或其它电子元器件焊接。
应理解,上述本申请实施例提供的电路板,可以应用于通讯板或者计算单板,载板与类载板、封装基板、LTCC(低温共烧陶瓷)、HTCC(高温共烧陶瓷)等不同的电路板类型中。
综上所述,本申请实施例提供一种电路板,通过在电路板的封装区域,将接地过孔利用隔离凹槽连通,隔离凹槽内设置导电介质后作为屏蔽墙,可以改善封装区域密间距布线的串扰问题,使得高速信号之间的屏蔽效果增强,达到高速性能提升的效果,解决112G及以上的线孔、孔孔串扰问题。
最后应说明的是:以上各实施例仅用以说明本申请实施例的技术方案,而非对其限制;尽管参照前述各实施例对本申请实施例进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请实施例技术方案的范围。
Claims (6)
1.一种电路板,包括封装区域,其特征在于,所述封装区域包括:信号过孔、信号走线、接地过孔和隔离凹槽;
两个相邻的信号过孔为一组,分别与两个信号走线电连接,所述信号走线在所述电路板的布线层上延伸,多个所述接地过孔间隔排布并分别在每组信号过孔的周围,所述隔离凹槽连通至少两个所述接地过孔,所述隔离凹槽内设置导电介质以形成屏蔽墙;所述隔离凹槽包括通孔槽和盲孔槽;盲孔槽的深度小于电路板的厚度;
所述通孔槽和所述信号走线在所述电路板表面上的投影不相交,所述盲孔槽和所述信号走线在所述电路板表面上的投影相交,所述盲孔槽在所述电路板的厚度方向上避让所述信号走线;
所述通孔槽形成的屏蔽墙和所述盲孔槽形成的屏蔽墙交叉相连,并分别包围每组信号过孔;
所述信号过孔和所述接地过孔在第一方向上对齐排列成列,相邻两列过孔在垂直于第一方向的第二方向上错位排列;
相邻两列的信号过孔在第二方向上错位排列,至少间隔一个接地过孔;
排布在同一列上的接地过孔通过所述通孔槽连通形成屏蔽墙,相邻两个所述通孔槽上距离最近的两个接地过孔,通过所述盲孔槽连通。
2.根据权利要求1所述的电路板,其特征在于,所述隔离凹槽的内侧壁上电镀金属层以形成所述屏蔽墙,所述金属层和所述电路板的多层接地平面连通,所述隔离凹槽内还填充有树脂。
3.根据权利要求1所述的电路板,其特征在于,所述隔离凹槽内填充有导电树脂以形成所述屏蔽墙,所述导电树脂和所述电路板的多层接地平面连通。
4.根据权利要求2或3所述的电路板,其特征在于,所述隔离凹槽上设置有表层焊盘,所述信号过孔和所述接地过孔上分别设置有所述表层焊盘,所述表层焊盘通过电镀填平工艺形成。
5.根据权利要求1-4所述的电路板,其特征在于,所述封装区域还包括电源过孔,所述隔离凹槽自所述接地过孔向着所述电源过孔延伸一段长度,所述隔离凹槽和所述电源过孔不连通。
6.根据权利要求1-5任一项所述的电路板,其特征在于,相邻的两个信号过孔构成一组高速差分信号过孔,多个所述接地过孔围设在一组高速差分信号过孔的周围。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110640590.4A CN113573463B (zh) | 2021-06-08 | 2021-06-08 | 电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110640590.4A CN113573463B (zh) | 2021-06-08 | 2021-06-08 | 电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113573463A CN113573463A (zh) | 2021-10-29 |
CN113573463B true CN113573463B (zh) | 2023-07-11 |
Family
ID=78161825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110640590.4A Active CN113573463B (zh) | 2021-06-08 | 2021-06-08 | 电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113573463B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116113137A (zh) * | 2021-11-10 | 2023-05-12 | 华为技术有限公司 | 一种电路板封装结构、电路板组件以及电子设备 |
CN114206007A (zh) * | 2021-12-14 | 2022-03-18 | 生益电子股份有限公司 | 一种pcb的屏蔽槽的制作方法及pcb |
CN114615794A (zh) * | 2022-02-22 | 2022-06-10 | 华为技术有限公司 | 电路板、板级架构和电子设备 |
US20240136270A1 (en) * | 2022-10-24 | 2024-04-25 | International Business Machines Corporation | Dense via pitch interconnect to increase wiring density |
CN115696737A (zh) * | 2022-11-01 | 2023-02-03 | 超聚变数字技术有限公司 | 电路板和计算设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090096174A (ko) * | 2008-03-07 | 2009-09-10 | 주식회사 하이닉스반도체 | 회로 기판 및 이를 이용한 반도체 패키지 |
KR100999529B1 (ko) * | 2008-09-04 | 2010-12-08 | 삼성전기주식회사 | 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법 |
CN108076580B (zh) * | 2016-11-15 | 2021-01-22 | 中兴通讯股份有限公司 | 一种隔离信号过孔间串扰的方法及装置 |
US10070525B2 (en) * | 2016-12-28 | 2018-09-04 | Intel Corporation | Internal to internal coaxial via transition structures in package substrates |
US11160163B2 (en) * | 2017-11-17 | 2021-10-26 | Texas Instruments Incorporated | Electronic substrate having differential coaxial vias |
-
2021
- 2021-06-08 CN CN202110640590.4A patent/CN113573463B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113573463A (zh) | 2021-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113573463B (zh) | 电路板 | |
US10194524B1 (en) | Anti-pad for signal and power vias in printed circuit board | |
KR101062538B1 (ko) | 다층 회로기판을 연결하는 기술 | |
US11800636B2 (en) | Electronic substrate having differential coaxial vias | |
CN103828496B (zh) | 用于传输差分信号的通孔结构 | |
US7709747B2 (en) | Matched-impedance surface-mount technology footprints | |
US9930772B2 (en) | Printed circuit and circuit board assembly configured for quad signaling | |
EP1839466A2 (en) | Improved matched-impedance surface-mount technology footprints | |
JP2011198827A (ja) | 配線基板 | |
KR20030076404A (ko) | 다층 회로기판에서 층수를 줄이는 기술 | |
US6538213B1 (en) | High density design for organic chip carriers | |
CN114430608A (zh) | 一种印制电路板及背板架构系统、通信设备 | |
CN114375614A (zh) | 用于促进腹部对腹部对齐的表面安装双密度qsfp连接器足迹的印刷电路板配置 | |
US7907418B2 (en) | Circuit board including stubless signal paths and method of making same | |
US6566761B1 (en) | Electronic device package with high speed signal interconnect between die pad and external substrate pad | |
CN115568092B (zh) | 转接板及其制作方法、板卡连接结构 | |
CN110911384A (zh) | 一种嵌入式无源桥接芯片及其应用 | |
CN108650777B (zh) | 印制电路板及通信设备 | |
US20230100232A1 (en) | Multilayer circuit board | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
US8063481B2 (en) | High-speed memory package | |
CN110416177B (zh) | 一种内存模组 | |
TWI812525B (zh) | 一種電路板封裝結構、電路板元件以及電子設備 | |
CN117835524A (zh) | 一种电路板模组、线卡以及计算装置 | |
CN117320268A (zh) | 电路板、电路板组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |