CN110416177B - 一种内存模组 - Google Patents
一种内存模组 Download PDFInfo
- Publication number
- CN110416177B CN110416177B CN201910555048.1A CN201910555048A CN110416177B CN 110416177 B CN110416177 B CN 110416177B CN 201910555048 A CN201910555048 A CN 201910555048A CN 110416177 B CN110416177 B CN 110416177B
- Authority
- CN
- China
- Prior art keywords
- substrate
- dimm
- memory module
- aperture
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 230000005540 biological transmission Effects 0.000 claims abstract description 39
- 238000013507 mapping Methods 0.000 claims abstract description 19
- 238000003466 welding Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 13
- 238000005553 drilling Methods 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 abstract description 9
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 230000008054 signal transmission Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Abstract
本申请公开了一种内存模组，包括：DIMM、基板；其中，所述基板上设置有焊盘，所述焊盘与所述基板中的过孔电连接，根据映射关系确定所述过孔的孔径；所述DIMM与所述焊盘焊接；其中，所述映射关系为所述DIMM的传输速率和所述过孔的孔径的映射关系。通过焊盘将DIMM与基板进行连接，使得过孔的孔径不受DIP封装的限制，增加了基板的布线空间，随DIMM的传输速率的变化而变化。
Description
技术领域
本申请涉及计算机硬件设计领域，特别涉及一种内存模组。
背景技术
随着计算机的不断发展，在计算机结构中应用的内存技术也在不断的更新换代。除了内存模组中的内存颗粒进行相应的升级，提升速度之外，内存模组中的DIMM(Dual-Inline-Memory-Modules双列直插式存储模块)与PCB (Printed Circuit Board印刷电路板)板的连接方式也随着升级而变化。
目前，现有技术中内存模组的连接方式一般是DIP(dual inline-pin package 双列直插式封装技术)方式进行连接，也就是采用DIP对内存模组进行封装。具体的，就是内存模组中的DIMM通过DIP过孔插接在内存模组的基板上，形成可靠稳定的封装方式。
但是，随着内存中存储模块的传输速率越来越高，也就是当内存模组应用到下一代内存时，使用DIP封装的DIMM将面临极大的传输风险。主要是由于内存信号是单端信号，抗干扰的能力较差。过长而密集的DIP过孔增加了相邻内存信号的干扰程度，使得信号传输无法保证，对内存的传输速率进行限制，影响了使用下一代内存技术。
因此，如何保证信号干扰在一定范围内应用不同的内存技术是本领域技术人员关注的重点问题。
发明内容
本申请的目的是提供一种内存模组，通过焊盘将DIMM与基板进行连接，使得过孔的孔径不受DIP封装的限制，增加了基板的布线空间，随DIMM的传输速率的变化而变化。
为解决上述技术问题，本申请提供一种内存模组，包括：DIMM、基板；
其中，所述基板上设置有焊盘，所述焊盘与所述基板中的过孔电连接，根据映射关系确定所述过孔的孔径；所述DIMM与所述焊盘焊接；其中，所述映射关系为所述DIMM的传输速率和所述过孔的孔径的映射关系。
可选的，所述过孔为盲孔。
可选的，所述过孔为通过背钻技术处理的背钻孔。
可选的，还包括：多个DIMM；所述多个DIMM对应的背钻孔的长度沿远离CPU的方向逐渐变长。
可选的，离所述CPU最近的DIMM对应的背钻孔的长度为0，离所述 CPU最近的DIMM设有与所述CPU连接的表面走线。
可选的，所述基板设有用于插接所述DIMM的固定孔。
可选的，所述基板设有用于焊接所述DIMM的固定焊盘。
可选的，所述固定焊盘的面积大于所述焊盘的面积。
本申请所提供的一种内存模组，包括：DIMM、基板；其中，所述基板上设置有焊盘，所述焊盘与所述基板中的过孔电连接，根据映射关系确定所述过孔的孔径；所述DIMM与所述焊盘焊接；其中，所述映射关系为所述DIMM 的传输速率和所述过孔的孔径的映射关系。
通过焊盘连接DIMM与基板，也就是采用SMT方式将DIMM封装在基板上，使得过孔的孔径及位置更加灵活，不受到DIP封装的限制，并且可随DIMM 的传输速率的变化而变化，也就是当应用到高速率的DIMM时，可以将过孔的孔径变小，以降低过孔的中反射及孔间的干扰，实现高速率的传输速度，应用不同的内存技术。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种内存模组的结构示意图；
图2为本申请实施例所提供的一种主板连接示意图；
图3为本申请实施例所提供的另一种内存模组的结构示意图；
图4为本申请实施例所提供的另一种主板连接示意图；
图5为本申请实施例所提供的又一种内存模组的结构示意图；
图6为本申请实施例所提供的内存模组的一种基板固定方式示意图；
图7为本申请实施例所提供的内存模组的另一种基板固定方式示意图。
具体实施方式
本申请的核心是提供一种内存模组，通过焊盘将DIMM与基板进行连接，使得过孔的孔径不受DIP封装的限制，增加了基板的布线空间，随DIMM的传输速率的变化而变化。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
现有技术中内存模组的连接方式一般是DIP方式进行连接，也就是采用 DIP对内存模组进行封装。具体的，就是内存模组中的DIMM通过DIP过孔插接在内存模组的基板上，形成可靠稳定的封装方式。但是，随着内存中存储模块的传输速率越来越高，也就是当内存模组应用到下一代内存时，使用DIP 封装的DIMM将面临极大的传输风险。主要是由于内存信号是单端信号，抗干扰的能力较差。过长而密集的DIP过孔增加了相邻内存信号的干扰程度，使得信号传输无法保证，对内存的传输速率进行限制，影响了使用下一代内存技术。
因此，本申请提供一种内存模组，通过焊盘连接DIMM与基板，也就是采用SMT方式将DIMM封装在基板上，使得过孔的孔径及位置更加灵活，不受到 DIP封装的限制，并且可随DIMM的传输速率的变化而变化，也就是当应用到高速率的DIMM时，可以将过孔的孔径变小，以降低过孔的中反射及孔间的干扰，实现高速率的传输速度，应用不同的内存技术。
请参考图1，图1为本申请实施例所提供的一种内存模组的结构示意图。
本实施例中，该内存模组可以包括：
DIMM100、基板200；
其中，该DIMM100指的是在内存模块中设置在PCB板的存储模块，在本实施例中也就是设置在基板200上的存储模块。一般的在PCB板上还设置有CPU，该存储模块一般也与该CPU进行连接。
其中，基板200为PCB中连接该DIMM100的部分电路板。当设备通过基板200上的过孔和走线与其他的设备进行连接时，为了使内存固定在基板 200上，一般将DIMM100插接在基板200的DIP孔中。但是，采用插接的方式连接DIMM100，其中DIP孔的孔径就要受到限制。并且，DIP孔的空间为了保证连接的稳定性，DIP过孔的孔径通常较大，占据更多的基板中的走线空间。
因此，本实施例中在所述基板200上设置有焊盘302，所述焊盘302与所述基板200中的过孔300和过孔301电连接，根据映射关系确定所述过孔300 的孔径；所述DIMM100与所述焊盘302焊接；其中，所述映射关系为所述 DIMM100的传输速率和所述过孔300的孔径的映射关系。
也就是说，本实施例中采用SMT的封装方式将DIMM100和基板200进行连接。通过基板中的焊盘DIMM100与过孔300之间进行电性连接，过孔通过走线与CPU之间进行连接，从而使得DIMM与CPU之间进行电性连接。
很显然，由于DIMM100采用的是焊接在基板200上的方式进行固定，而非进行插接，使过孔300的孔径没有被限制。进一步的，再根据DIMM100 的传输速率和孔径的映射关系确定过孔300的孔径。其中，传输速率和孔径的映射关系是当传输速率越快时孔径越小，原因是当传输速率越快时过孔300 中的干扰越大，而孔径越小的过孔300可以降低干扰，保证信号稳定传输，以便应用更快的传输速度。
所以，传输速率和孔径的映射关系具体指的是传输速率与孔径之间成反比，传输速率越大孔径就设置的越小。在本实施例中的过孔300的孔径不受限制的基础上，过孔300的孔径可以根据传输速率进行相应的变化，以适应更多广泛的传输速率标准，同样也可以应用更快的传输速率。并且，过孔300 的孔径更小，降低了过孔300在PCB板中的占据的空间，相当于增加了走线空间。
可选的，过孔300的孔径小于DIP过孔的孔径。
相比于现有技术中将DIMM100插接在DIP过孔中，本实施例中的过孔 300的孔径更小，信号收到的干扰更少，更适合于采用更高的传输速率。
其中，过孔301是与过孔300并列的过孔，该过孔301的设置方式以及连接方式可以具体参考过孔300，在此不做赘述。
以过孔300和过孔301为例，对过孔300和过孔301之间的间距进行说明。本实施例中由于过孔的孔径小于一般的DIP过孔的孔径，使得过孔300 和过孔301之间的间距更大，降低了过孔和过孔之间的干扰，进一步提高信号传输的质量。
可以假设过孔的孔径设置为10mil，每个过孔对应的焊盘半径为10mil，那么，过孔300与过孔301之间的间距可以设置为10mil，以降低过孔300和过孔301之间的干扰，保证信号传输质量。
一般的，在实际应用场景中是将多个DIMM100与CPU进行连接，将本实施例中的内存模组应用在该实际的场景中，可以解除DIP封装对基板200 中过孔300的孔径限制，降低数据传输信号在过孔300产生的干扰，提高信号传输质量，进一步提高内存模组的数据传输速率。
以CPU600与多个DIMM通过基板200进行连接为例：
请参考图2，图2为本申请实施例所提供的一种主板连接示意图。
图中的第一DIMM100、第二DIMM101、第三DIMM102以及第四 DIMM103依次排列，最左边的DIMM，即第一DIMM100通过表层走线400 与CPU600连接，第二DIMM101通过过孔300在PCB板的内层进行走线500 与CPU600连接，第三DIMM102、第四DIMM103与CPU600的连接方式依次类推。可见，相比于现有技术，在PCB板中可以应用孔径更小的过孔进行信号连接，从而降低干扰，可以应用速率更快的DIMM进行数据传输。
综上所述，本实施例通过焊盘连接DIMM与基板，也就是采用SMT方式将DIMM封装在基板上，使得过孔的孔径及位置更加灵活，不受到DIP封装的限制，并且可随DIMM的传输速率的变化而变化，也就是当应用到高速率的DIMM时，可以将过孔的孔径变小，以降低过孔的中反射及孔间的干扰，实现高速率的传输速度，应用不同的内存技术。
在上一实施例的基础上，为了消除基板中的残桩，增大PCB板中的走线空间，降低信号的干扰，提高信号传输质量。
请参考图3，图3为本申请实施例所提供的另一种内存模组的结构示意图。
本实施例中的过孔300可以是通过背钻技术处理的背钻孔700。
其中，通过背钻技术处理的背钻孔700指的是，在普通过孔的基础上在背面采用比普通过孔孔径大的钻头，将过孔在走线以下部分的电导体去除。使得过孔的有效长度减短，避免多余的过孔产生不必要的信号干扰。请参考图3，图3中700所指的实线部分是背钻技术处理后留存的电导体部分，具有电导通属性，700中虚线所指的部分是背钻技术处理去除电导体的部分。
可选的，背钻孔700的孔径小于DIP过孔的孔径。
需要说明的是，本实施例中采用该背钻孔700，由于背钻孔700的电气长度较短，不存在残桩，降低了过孔之前的电气耦合长度，使得PCB板可以增加更多的厚度和层数，进而，使PCB板可以设置更多的走线，提高PCB板的集成度。
可选的，内存模组，还包括：多个DIMM100；多个DIMM对应的背钻孔 700的长度沿远离CPU600的方向逐渐变长。
本可选方案中，在内存模组中连接在基板上的DIMM的数量为多个。所以，每个DIMM与CPU600连接的距离并不相同。而在现有技术中，离CPU600较远距离的DIMM的走线会穿越离CPU600较近距离的DIMM的DIP过孔，并且大而密集的DIP过孔，限制了基板内部的走线空间，走线之间的串扰风险加大。
因此，本可选方案中多个DIMM对应的背钻孔700的长度沿远离CPU600 的方向逐渐变长，也就是离CPU600较远距离的DIMM的走线在离CPU600较近距离的DIMM的背钻孔700之下，不会出现穿越过孔的情况，降低了走线之间的串扰风险。
可选的，离CPU600最近的DIMM对应的背钻孔700的长度为0，离CPU600 最近的DIMM设有与CPU600连接的表面走线。
为了进一步减少无用过孔的影响，不对距离CPU600最近的DIMM设置过孔，并且采用在基板上的表面走线，将该DIMM与CPU600进行连接。消除了基板中的残桩残留，避免了残桩对信号的影响，提高了信号传输质量。
进一步的，可以将本实施例应用在更实际的应用环境中。
以将CPU600和DIMM通过基板200连接为例：
请参考图4，图4为本申请实施例所提供的另一种主板连接示意图。
图中，第一DIMM100、第二DIMM101、第三DIMM102以及第四DIMM103 依次排列，最左边的DIMM，即第一DIMM100通过表层走线400与CPU600连接，第二DIMM101通过过孔在PCB板的内层进行走线与CPU600连接，第三 DIMM102与第四DIMM103依次类推。并且，PCB板中的背钻孔700均为被背钻技术处理的过孔，消除了多余的残桩，增大了PCB板中的走线空间，降低走线之间出现串扰的可能性。并且，与现有技术相比，在PCB板中可以应用孔径更小的过孔进行信号连接，从而降低干扰，可以应用速率更快的DIMM进行数据传输。
可选的，还可以采用盲孔替代背钻孔700。也就是采用盲孔技术替代被钻孔技术，消除背钻孔700带来的非电气残留，进一步加大了基板200中的走线空间，实现高度集成。
可选的，DIMM100可以分布在基板200的两侧，进一步提高基板200的集成度。
为了进一步提高基板中的走线空间，基板中的过孔还可以是盲孔。以下提供一种实施例进行说明。
请参考图5，图5为本申请实施例所提供的又一种内存模组的结构示意图。
本实施例中的过孔300可以是盲孔800。
其中，盲孔是指连接表层和内层而不贯通整版的导通孔。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接。可见，盲孔区别于过孔以及背钻孔，不需要贯通基板，避免导通孔的剩余连接部分占用基板中的走线空间，提高基板中走线空间的利用率。并且，由于盲孔只用于导通电信号，而不用于固定DIMM100，因此盲孔的孔径可以小于DIP过孔，降低占用的基板内部空间，增加基板的走线空间。
可选的，内存模组，还包括：多个DIMM100；多个DIMM对应的盲孔800 的长度沿远离CPU600的方向逐渐变长。
可见，盲孔800的长度更短，在避免多余过孔电气干扰的基础上，进一步降低了过孔对基板200空间的占用，提高了基板200内部的走线空间。并且，消除了基板200中电气干扰的限制，可以进一步增加基板200的厚度，以容纳更多的走线。
为了提高DIMM在基板上的连接的稳定性，以下提供两个实施例，来说明如何对DIMM进行固定。
一种实施例：
请参考图6，图6为本申请实施例所提供的内存模组的一种基板固定方式示意图。其中，DIMM100所示的是DIMM的正视图。
基板200设有用于插接DIMM100的固定孔800。
通过该固定孔800将DIMM100插接在基板200上，进一步的，该固定孔800 做固定作用，可以不传输数据信号，也可以将其电性连接，用于对DIMM100 进行供电。但是，相比于现有技术，该固定孔800的数量少于现有技术中的DIP 过孔的数量。例如，固定孔800为两个，可以分别设置在DIMM100的两端。主要用于对DIMM100进行固定，但是不排除通过该固定孔800进行供电操作，或进行信号传输操作。
该固定孔800可以是DIP孔用于插接DIMM100，且可以不对该DIP孔进行任何走线操作。进一步的，本实施例中为了更好的对DIMM100进行固定，该固定孔800还可以是比DIP孔的孔径更大的固定孔。
可见，本实施例通过该固定孔800可以将DIMM100更稳定的固定在基板 200上，避免SMT封装存在的固定不稳定的问题，提高DIMM100固定的可靠性，并且当DIMM100固定得更可靠时，DIMM100信号数据传输的可靠性也会有效提升。
另一种实施例：
请参考图7，图7为本申请实施例所提供的内存模组的另一种基板固定方式示意图。其中，DIMM100所示的是DIMM的正视图。
基板200设有用于焊接DIMM100的固定焊盘900。
可见，本实施例中采用固定焊盘900将DIMM100焊接在基板200上。
可选的，固定焊盘900的面积大于SMT封装方式的焊盘的面积。更大的焊接面积可以有效的提高焊接的稳定性，防止DIMM100在基板200上脱落。
通过以上两种实施例，对SMT封装的DIMM100再进行相应的固定处理，以便提高DIMM100连接在基板200上的稳定性，提高数据传输的有效性。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
以上对本申请所提供的一种内存模组进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
Claims (8)
1.一种内存模组，其特征在于，包括：DIMM、基板；
其中，所述基板上设置有焊盘，所述焊盘与所述基板中的过孔电连接，根据映射关系确定所述过孔的孔径；所述DIMM与所述焊盘焊接；其中，所述映射关系为所述DIMM的传输速率和所述过孔的孔径的映射关系；其中，所述过孔的孔径小于DIP过孔的孔径；其中，所述映射关系是当传输速率越快时孔径越小。
2.根据权利要求1所述的内存模组，其特征在于，所述过孔为盲孔。
3.根据权利要求1所述的内存模组，其特征在于，所述过孔为通过背钻技术处理的背钻孔。
4.根据权利要求3所述的内存模组，其特征在于，还包括：多个DIMM；所述多个DIMM对应的背钻孔的长度沿远离CPU的方向逐渐变长。
5.根据权利要求4所述的内存模组，其特征在于，离所述CPU最近的DIMM对应的背钻孔的长度为0，离所述CPU最近的DIMM设有与所述CPU连接的表面走线。
6.根据权利要求1至5任一项所述的内存模组，其特征在于，所述基板设有用于插接所述DIMM的固定孔。
7.根据权利要求1至5任一项所述的内存模组，其特征在于，所述基板设有用于焊接所述DIMM的固定焊盘。
8.根据权利要求7所述的内存模组，其特征在于，所述固定焊盘的面积大于所述焊盘的面积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910555048.1A CN110416177B (zh) | 2019-06-25 | 2019-06-25 | 一种内存模组 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910555048.1A CN110416177B (zh) | 2019-06-25 | 2019-06-25 | 一种内存模组 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110416177A CN110416177A (zh) | 2019-11-05 |
| CN110416177B true CN110416177B (zh) | 2021-08-10 |
Family
ID=68359853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910555048.1A Active CN110416177B (zh) | 2019-06-25 | 2019-06-25 | 一种内存模组 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416177B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114567968A (zh) * | 2022-01-24 | 2022-05-31 | 中航光电科技股份有限公司 | 一种能提高asaac背板si性能的背板布线结构及布线方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104041200B (zh) * | 2011-11-09 | 2017-07-28 | 桑米纳公司 | 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板 |
| CN107734843A (zh) * | 2017-09-28 | 2018-02-23 | 杭州华为数字技术有限公司 | 电路板及终端设备 |
| CN108347821A (zh) * | 2017-12-29 | 2018-07-31 | 加弘科技咨询(上海)有限公司 | 用于bga的高速线扇出方法及应用该方法的印制电路板 |
| TWM564884U (zh) * | 2018-03-28 | 2018-08-01 | 緯創資通股份有限公司 | 主機板及電腦裝置 |
-
2019
- 2019-06-25 CN CN201910555048.1A patent/CN110416177B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110416177A (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7323787B2 (en) | Off-grid decoupling of ball grid array (BGA) devices and method | |
| US5825630A (en) | Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density | |
| US7423885B2 (en) | Die module system | |
| US7602615B2 (en) | In-grid decoupling for ball grid array (BGA) devices | |
| US6437254B1 (en) | Apparatus and method for printed circuit board repair | |
| US5945886A (en) | High-speed bus structure for printed circuit boards | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| KR100290445B1 (ko) | 메모리모듈과 이 메모리모듈이 삽입되는 소켓 | |
| JP2008210974A (ja) | プレスフィットピン及び基板構造 | |
| CN101180924A (zh) | 电感器 | |
| US6630631B1 (en) | Apparatus and method for interconnection between a component and a printed circuit board | |
| CN113573463B (zh) | 电路板 | |
| US7402757B1 (en) | Method, system, and apparatus for reducing transition capacitance | |
| CN110416177B (zh) | 一种内存模组 | |
| US6803527B2 (en) | Circuit board with via through surface mount device contact | |
| WO2002017692A1 (en) | High capacity memory module with higher density and improved manufacturability | |
| US6875930B2 (en) | Optimized conductor routing for multiple components on a printed circuit board | |
| US20190198446A1 (en) | Printed wiring board | |
| JP2007128959A (ja) | 半導体メモリカードおよび回路基板 | |
| US6953893B1 (en) | Circuit board for connecting an integrated circuit to a support and IC BGA package using same | |
| CN110831318A (zh) | 一种pcb板及电子设备 | |
| US8063481B2 (en) | High-speed memory package | |
| Bonner et al. | Advanced printed-circuit board design for high-performance computer applications | |
| JP2008078314A (ja) | 高速信号回路装置 | |
| CN217643830U (zh) | 一种印制电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |