CN110831318A - 一种pcb板及电子设备 - Google Patents
一种pcb板及电子设备 Download PDFInfo
- Publication number
- CN110831318A CN110831318A CN201810914201.0A CN201810914201A CN110831318A CN 110831318 A CN110831318 A CN 110831318A CN 201810914201 A CN201810914201 A CN 201810914201A CN 110831318 A CN110831318 A CN 110831318A
- Authority
- CN
- China
- Prior art keywords
- power supply
- power
- conductor
- hole
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
Abstract
本发明公开了一种PCB板及电子设备,其中,该PCB板包括:电源过孔,设置有至少两个;导体连接件,电连接每个所述电源过孔中远离芯片的端部;本发明的PCB板及电子设备,通过导体连接件电连接PCB板上的电源过孔,使得电源过孔的残桩上的干扰信号会通过导体连接件相互抵消。另外一方面,由于导体连接件会形成一个小的电源通路平面,导体连接件相当于消除了电源过孔的残桩,因此由电源过孔的残桩形成的天线效应会通过导体连接件进行屏蔽。就此,可以通过导体连接件使得PCB板上的差分对之间的串扰减小到1mv以内,从而无需再对电源过孔进行背钻,而且,还可使得电源走线层得到充分利用,并且提高了布线密度,降低了走线层数,节省成本。
Description
技术领域
本发明涉及印刷线路板领域,尤其涉及一种PCB板及电子设备。
背景技术
随着信息化的来临,信号的传输速度不断提升,高速串行器/解串器SerDes的速率已经从25Gbps提升到了56Gbps,并且正在向着112Gbps迈进。随着信号速率的提升,芯片的能力逐渐达到了极限,因此信号裕量逐渐变小。
印制电路板PCB的球栅阵列BGA封装由于I/O管脚数量多,寄生参数小等特点逐渐被芯片厂商采用。BGA上提供了电源管脚和接地管脚来给芯片供电。同时芯片上还有一些高速的SerDes差分对,考虑到信号完整性的要求,这些高速差分对之间需要电源过孔或接地孔隔离。当高速差分对之间使用电源过孔隔离后,由于电源过孔中位于电源走线层下方的部分形成了残桩,因此在残桩的天线效应的作用下,位于电源过孔两侧的差分对之间会产生串扰谐振,使得串扰急剧增加。目前降低天线效应影响的做法是将电源过孔进行背钻,使得电源过孔的残桩尽量的变短。但是使用背钻的方法存在以下三点缺陷,一、随着芯片尺寸不断缩小,I/O管脚数不断增加,因此相邻管脚之间的中心距不断缩小,导致对于小Pitch的芯片封装很难加工,其中,该Pitch为相邻两个过孔的中心距离;二、当电源过孔背钻后,被钻刀穿过的那些电源走线层由于钻刀尺寸加大,因电源通流下降,无法满此造成足芯片供电要求;三、被钻刀穿过的那些信号走线层和接地层由于加工能力及信号完整性的要求使得背钻区域内无法走线,因此造成布线密度降低。
发明内容
本发明的主要目的在于提出一种PCB板及电子设备,其克服了现有技术中需对电源过孔进行背钻及因背钻导致芯片加工困难、电源通流下降、及布线密度低等问题。
根据本发明的第一个方面,提供了一种PCB板,包括:电源过孔,设置有至少两个;导体连接件,电连接每个所述电源过孔中远离芯片的端部。
可选的,所述导体连接件固定于每个所述电源过孔中远离芯片的端部。
可选的,所述导体连接件上与所述电源过孔的电连接处设有通孔,所述通孔的内壁与对应的所述电源过孔的内壁平齐。
可选的,所述电源过孔中远离芯片的端部位于所述基板中。
可选的,所述电源过孔中填充有导体介质。
可选的,包括:至少两种尺寸不同的所述电源过孔。
可选的,所述导体连接件呈块状设置。
可选的,所述导体连接件包括:导电铜箔。
根据本发明的第二个方面,提供了一种电子设备,包括如上述的PCB板。
本发明有益效果如下:通过导体连接件电连接PCB板上的电源过孔,使得电源过孔的残桩上的干扰信号会通过导体连接件相互抵消。另外一方面,由于导体连接件会形成一个小的电源通路平面,导体连接件相当于消除了电源过孔的残桩,因此由电源过孔的残桩形成的天线效应会通过导体连接件进行屏蔽。就此,可以通过导体连接件使得PCB板上的差分对之间的串扰减小到1mv以内。与现有技术相比,串扰从10mv降低到0.9mv,完全可以满足信号指标要求。从而无需再对电源过孔进行背钻,而且,还可使得电源走线层得到充分利用,并且提高了布线密度,降低了走线层数,节省成本。
附图说明
图1为本发明第一实施例一种PCB板的top面的45度角视图;
图2为本发明第一实施例一种PCB板的bottom面的45度角视图;
图3为本发明第一实施例一种PCB板的x轴剖视图;
图4为本发明第一实施例一种PCB板的y轴剖视图;
图5为本发明第二实施例中使用导体连接件及未使用导体连接件时串扰对比效果图;
图6为本发明第三实施例一种PCB板的结构示意图;
图7为本发明第三实施例中使用导体连接件及未使用导体连接件时串扰对比效果图;
图8为本发明第四实施例一种PCB板的结构示意图;
图9为本发明第四实施例中使用导体连接件及未使用导体连接件时串扰对比效果图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在后续的描述中,使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明,其本身没有特定的意义。因此,“模块”、“部件”或“单元”可以混合地使用。
为了便于理解本发明实施例,下面通过几个具体实施例对本发明的结构进行详细的阐述。
本发明第一实施例提供了一种PCB板,包括:电源过孔,设置有至少两个;导体连接件,电连接每个所述电源过孔中远离芯片的端部。
就此,通过导体连接件电连接PCB板上的电源过孔,使得电源过孔的残桩上的干扰信号会通过导体连接件相互抵消。另外一方面,由于导体连接件会形成一个小的电源通路平面,导体连接件相当于消除了电源过孔的残桩,因此由电源过孔的残桩形成的天线效应会通过导体连接件进行屏蔽。就此,可以通过导体连接件使得PCB板上的差分对之间的串扰减小到1mv以内。与现有技术相比,串扰从10mv降低到0.9mv,完全可以满足信号指标要求。从而无需再对电源过孔进行背钻,而且,还可使得电源走线层得到充分利用,并且提高了布线密度,降低了走线层数,节省成本。
具体的,图1为本发明第一实施例一种PCB板的top面的45度角视图;图2为本发明第一实施例一种PCB板的bottom面的45度角视图;图3为本发明第一实施例一种PCB板的x轴剖视图;图4为本发明第一实施例一种PCB板的y轴剖视图。
本发明第一实施例提供了一种PCB板,该PCB板包括基板,该基板包括:电源走线层及接地层,而且,基板上设有信号过孔、至少两个电源过孔及接地孔,其中,该信号过孔、电源过孔及接地孔均呈筒状设置,通过在电源过孔上进行电镀,从而在电源过孔的孔壁上形成导电铜箔,电源过孔通过该导电铜箔与电源走线层构成电连接,而且,电源过孔的顶端电连接有芯片。
可选的,所述导体连接件呈块状设置。当然,在本实施例中,并不对该导体连接件的形状做出限定,只需其满足本实施例的要求即可。
在本实施例中,每个电源过孔中远离芯片的端部均电连接同一个导体连接件。
具体的,如图1-4所示,在基板上设有电源过孔201和电源过孔202、信号过孔101、信号过孔102、信号过孔301、信号过孔302、接地孔401、接地孔402、接地孔403、接地孔404、接地孔405、及接地孔406,而且,该基板中包括电源走线层502、及7层接地层,即:该PCB板总层数为8层,其中,该7层接地层包括:接地层501、接地层503、接地层504、接地层505、接地层506、接地层507、及接地层508;在图1中,电源过孔201和电源过孔202中外露于基板的端部为顶端top,该顶端均电连接有对应的芯片;在图2中,电源过孔201和电源过孔202中外露于基板的端部为底端bottom,该电源过孔201的底端和电源过孔202的底端均电连接同一个导体连接件601,即:电源过孔201中远离芯片的端部和电源过孔202中远离芯片的端部均电连接同一个导体连接件601。
通过导体连接件601电连接电源过孔201和电源过孔202,使得电源过孔201的残桩和电源过孔202的残桩上的干扰信号会通过导体连接件601相互抵消。另外一方面,由于导体连接件601会形成一个小的电源通路平面,导体连接件601相当于消除了电源过孔201的残桩和电源过孔202的残桩,因此由电源过孔201的残桩和电源过孔202的残桩形成的天线效应会通过导体连接件601进行屏蔽。就此,该通过导体连接件601使得PCB板上的差分对(信号过孔101和信号过孔102)和(接地孔301和接地孔302)之间的串扰减小到1mv以内。与现有技术相比,串扰从10mv降低到0.9mv,完全可以满足信号指标要求。从而无需再对电源过孔201和电源过孔202进行背钻,因此使得电源走线层502得到充分利用,并且提高了布线密度,降低了走线层数,节省成本。
在本实施例中,电源过孔201的孔外径及电源过孔202的孔外径均为D1,D1的数值取决于该基板的厚度,即:取决于PCB板的厚度,电源过孔201的孔壁厚度及电源过孔202的孔壁厚度均大于印制电路协会IPC规范要求的18um,电源过孔201和电源过孔202之间的中心距离为D2,D2值与器件封装中相邻管脚的中心距相同。通过导体连接件601将电源过孔201和电源过孔202相连接。值得注意的是,在本实施例中,导体连接件601只与电源过孔电连接,而不与其他部件电连接,所以,导体连接件601只与电源过孔201和电源过孔202构成电连接。
可选的,导体连接件601固定于电源过孔201及电源过孔202中远离芯片的端部,而且,该导体连接件601电连接于电源过孔201及电源过孔202中远离芯片的端部。如:该导体连接件601电镀于电源过孔201及电源过孔202中远离芯片的端部。
此外,在生成该PCB的初始阶段中,未钻孔之前的PCB板中包括:接地层501、电源走线层502、接地层503、接地层504、接地层505、接地层506、接地层507、接地层508、及导体连接件601,接着,在该未钻孔之前的PCB板上的预设位置进行钻孔,以在该PCB板上开设电源过孔201和电源过孔202、信号过孔101、信号过孔102、信号过孔301、信号过孔302、接地孔401、接地孔402、接地孔403、接地孔404、接地孔405、及接地孔406;在钻电源过孔201时,若将导体连接件601贯穿,则在导体连接件601上形成与该电源过孔201对应的通孔,该通孔的内壁与该电源过孔201的内壁平齐;在钻电源过孔202时,若将导体连接件601贯穿,则在导体连接件601上形成与该电源过孔202对应的通孔,该通孔的内壁与该电源过孔202的内壁平齐。
然后,并且按照预设的电镀位置进行电镀操作,从而实现在预设的电镀位置形成电镀铜箔。在本实施例中,需要通过电镀使得电源过孔202中远离芯片的端部、及电源过孔201中远离芯片的端部同时与导体连接件601固定且电连接。
在另一实施例中,在电镀完成后,可以通过导体介质填充上述通孔,使得导体连接件601呈实心设置。
可选的,若在从电源过孔201中远离导体连接件601的端部朝向导体连接件601钻孔时,并未将基板贯穿,而且,在从电源过孔202中远离导体连接件601的端部朝向导体连接件601钻孔时,也未将基板贯穿,则该导体连接件601设置于基板的内部,当然,该导体连接件601仍旧电连接该电源过孔201中远离芯片的端部及电源过孔202中远离芯片的端部。
在另一实施例中,可以在电源过孔201及电源过孔202中填充导体介质。当然,也可以只在电源过孔201或电源过孔202中填充导体介质,在本实施例中,并不对此进行限定,只需其满足本发明的要求即可。
可选的,通过在电源过孔中填充导体介质,使得该电源过孔呈实心设置。即:若电源过孔201中填充有导体介质,可通过足量的导体介质,将该电源过孔填充至实心状态。就此,提高该电源过孔的电流通量。当然,在另一实施例中,只是在电源过孔中填充了适量的导体介质,而并未填充至该电源过孔成实心设置,其也可在一定程度上提高该电源过孔的电流通量。
在另一实施例中,该基板上的设有至少两种尺寸不同的所述电源过孔。即:电源过孔201及电源过孔202的尺寸不同,这样,有助于提高该PCB板的适用面。当然,该电源过孔201及电源过孔202的尺寸相同也适用于该实施例。
可选的,所述导体连接件601包括:导电铜箔。在本实施例中,该导体连接件601为导体材料即可,在本实施例中并不对其材料、构造、及制作工艺进行限定,只需其满足本实施例的要求即可。
为了更好说明本实施例所述PCB的结构,下面结合三个具体应用示例,对本实施例所述PCB进行说明。
根据图1-4所示,本第二实施例在第一实施例的基础上,进行了以下设置:基板上设有电源过孔201、及电源过孔202,该电源过孔201远离芯片的端部、及电源过孔202远离芯片的端部均电连接同一个导体连接件601,PCB板的总层数为20层,材料为M6G,两对差分信号的信号过孔的出线层都为L18层,两对差分信号之间的电源过孔201(202)与位于L3层的电源走线层502相连。焊球阵列封装BGA的Pitch为1.0mm,板厚2.4mm,D1为0.25mm,完成孔径0.2mm,D2为1.0mm。图5为本发明第二实施例中使用导体连接件及未使用导体连接件时串扰对比效果图,根据图5所示,图5中图中dB(Oringinal)标识的为未使用导体连接件601时两对差分过孔之间的串扰,图5中dB(ThisPatent)标识的为使用导体连接件601后两对差分过孔之间的串扰,所以,从图5中可以明显得出以下结论:通过该导体连接件601可以使得上述串扰得到极大的改善。
图6为本发明第三实施例一种PCB板的结构示意图,根据图6所示,本第三实施例在第一实施例的基础上,进行了以下设置:基板上设有电源过孔201、及电源过孔202,该电源过孔201远离芯片的端部、及电源过孔202远离芯片的端部均电连接同一个导体连接件601,PCB板的总层数为20层,材料为M6G,两对差分信号的信号过孔的出线层都为L18层,两对差分信号之间的电源过孔与位于L3层的电源走线层502相连。BGA的Pitch为1.0mm,板厚2.4mm,D1为0.25mm,完成孔径0.2mm,D2为2.0mm。图7为本发明第三实施例中使用导体连接件及未使用导体连接件时串扰对比效果图,根据图7所示,图7中图中dB(Oringinal)标识的为未使用导体连接件601时两对差分过孔之间的串扰,图中dB(ThisPatent)标识的为使用导体连接件601后两对差分过孔之间的串扰,所以,从图7中可以明显得出以下结论:通过该导体连接件601可以使得上述串扰得到极大的改善。
图8为本发明第四实施例一种PCB板的结构示意图,根据图8所示,本第四实施例在第一实施例的基础上,进行了以下设置:在本实施例中,PCB板上设有三个电源过孔:电源过孔201、电源过孔202、及电源过孔203,该电源过孔201远离芯片的端部、电源过孔202远离芯片的端部、及电源过孔203远离芯片的端部均电连接同一个导体连接件601,PCB板的总层数为20层,材料为M6G,两对差分信号的信号过孔的出线层都为L18层,两对差分信号之间的电源过孔与位于L3层的电源走线层502相连。BGA的Pitch为0.6mm,板厚2.4mm,D1为0.15mm,完成孔径0.1mm,D2为1.0mm。图9为本发明第四实施例中使用导体连接件601及未使用导体连接件601时串扰对比效果图,根据图9所示,图9中图中dB(Oringinal)标识的为未使用导体连接件601时两对差分过孔之间的串扰,图中dB(ThisPatent)标识的为使用导体连接件601后两对差分过孔之间的串扰,所以,从图9中可以明显得出以下结论:通过该导体连接件601可以使得上述串扰得到极大的改善。
此外,本发明第五实施例还提供了一种电子设备,其包括第一至四实施例中任一种PCB板,可选的,该电子设备还包括处理器和存储器;所述存储器用于存储计算机指令,所述处理器用于运行所述存储器存储的计算机程序。
该电子设备通过导体连接件电连接PCB板上的电源过孔,使得电源过孔的残桩上的干扰信号会通过导体连接件相互抵消。另外一方面,由于导体连接件会形成一个小的电源通路平面,导体连接件相当于消除了电源过孔的残桩,因此由电源过孔的残桩形成的天线效应会通过导体连接件进行屏蔽。就此,可以通过导体连接件使得PCB板上的差分对之间的串扰减小到1mv以内。与现有技术相比,串扰从10mv降低到0.9mv,完全可以满足信号指标要求。从而无需再对电源过孔进行背钻,而且,还可使得电源走线层得到充分利用,并且提高了布线密度,降低了走线层数,节省成本。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。
Claims (9)
1.一种PCB板,其特征在于,包括:
电源过孔,设置有至少两个;
导体连接件,电连接每个所述电源过孔中远离芯片的端部。
2.根据权利要求1所述的PCB板,其特征在于,所述导体连接件固定于每个所述电源过孔中远离芯片的端部。
3.根据权利要求2所述的PCB板,其特征在于,所述导体连接件上与所述电源过孔的电连接处设有通孔,所述通孔的内壁与对应的所述电源过孔的内壁平齐。
4.根据权利要求1所述的PCB板,其特征在于,所述电源过孔中远离芯片的端部位于所述基板中。
5.根据权利要求1所述的PCB板,其特征在于,所述电源过孔中填充有导体介质。
6.根据权利要求1所述的PCB板,其特征在于,包括:
至少两种尺寸不同的所述电源过孔。
7.根据权利要求1所述的PCB板,其特征在于,所述导体连接件呈块状设置。
8.根据权利要求1所述的PCB板,其特征在于,所述导体连接件包括:导电铜箔。
9.一种电子设备,其特征在于,包括如权利要求1-8任一项所述的PCB板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810914201.0A CN110831318A (zh) | 2018-08-13 | 2018-08-13 | 一种pcb板及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810914201.0A CN110831318A (zh) | 2018-08-13 | 2018-08-13 | 一种pcb板及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110831318A true CN110831318A (zh) | 2020-02-21 |
Family
ID=69546881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810914201.0A Pending CN110831318A (zh) | 2018-08-13 | 2018-08-13 | 一种pcb板及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110831318A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112134043A (zh) * | 2020-08-28 | 2020-12-25 | 苏州浪潮智能科技有限公司 | Pcie连接器及电子设备 |
CN115775791A (zh) * | 2022-11-25 | 2023-03-10 | 北京斯年智驾科技有限公司 | 高速电路的芯片互联结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5726863A (en) * | 1995-01-27 | 1998-03-10 | Hitachi, Ltd. | Multilayer printed circuit board |
US20060050491A1 (en) * | 2004-09-07 | 2006-03-09 | Canon Kabushiki Kaisha | Multilayered printed circuit board |
US20070136618A1 (en) * | 2005-12-12 | 2007-06-14 | Tohru Ohsaka | Multilayer print circuit board |
CN101932192A (zh) * | 2009-06-18 | 2010-12-29 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN205883702U (zh) * | 2016-07-04 | 2017-01-11 | 深圳市一博科技有限公司 | 一种避免过孔背钻的pcb布线结构 |
CN206559720U (zh) * | 2017-02-17 | 2017-10-13 | 深圳市一博科技有限公司 | 一种优化过孔信号质量的pcb结构 |
-
2018
- 2018-08-13 CN CN201810914201.0A patent/CN110831318A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5726863A (en) * | 1995-01-27 | 1998-03-10 | Hitachi, Ltd. | Multilayer printed circuit board |
US20060050491A1 (en) * | 2004-09-07 | 2006-03-09 | Canon Kabushiki Kaisha | Multilayered printed circuit board |
US20070136618A1 (en) * | 2005-12-12 | 2007-06-14 | Tohru Ohsaka | Multilayer print circuit board |
CN101932192A (zh) * | 2009-06-18 | 2010-12-29 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN205883702U (zh) * | 2016-07-04 | 2017-01-11 | 深圳市一博科技有限公司 | 一种避免过孔背钻的pcb布线结构 |
CN206559720U (zh) * | 2017-02-17 | 2017-10-13 | 深圳市一博科技有限公司 | 一种优化过孔信号质量的pcb结构 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112134043A (zh) * | 2020-08-28 | 2020-12-25 | 苏州浪潮智能科技有限公司 | Pcie连接器及电子设备 |
CN115775791A (zh) * | 2022-11-25 | 2023-03-10 | 北京斯年智驾科技有限公司 | 高速电路的芯片互联结构 |
CN115775791B (zh) * | 2022-11-25 | 2023-08-11 | 北京斯年智驾科技有限公司 | 高速电路的芯片互联结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10194524B1 (en) | Anti-pad for signal and power vias in printed circuit board | |
US7781889B2 (en) | Shielded via | |
US20060185890A1 (en) | Air void via tuning | |
US10201085B2 (en) | Methods of forming blind vias for printed circuit boards | |
US7652896B2 (en) | Component for impedance matching | |
US20020017399A1 (en) | Coaxial via hole and process of fabricating the same | |
US7375290B1 (en) | Printed circuit board via with radio frequency absorber | |
US7988457B1 (en) | Electrical connector assembly having reduced depth terminals | |
US9786977B2 (en) | Pocketed circuit board | |
US9806474B2 (en) | Printed circuit board having high-speed or high-frequency signal connector | |
WO2006050286A2 (en) | An apparatus and method for improving printed circuit board signal layer transitions | |
US7851709B2 (en) | Multi-layer circuit board having ground shielding walls | |
KR20040084780A (ko) | 회로 기판 및 회로 기판 내 공진 감소 방법 | |
JP2009200189A (ja) | 電子部品搭載型半導体チップ | |
US10187971B2 (en) | Wiring board and method of manufacturing wiring board | |
US10045435B2 (en) | Concentric vias and printed circuit board containing same | |
CN110831318A (zh) | 一种pcb板及电子设备 | |
US20080087460A1 (en) | Apparatus and method for a printed circuit board that reduces capacitance loading of through-holes | |
US20110011634A1 (en) | Circuit package with integrated direct-current (dc) blocking capacitor | |
US20080151513A1 (en) | High-frequency PCB connections that utilize blocking capacitors between the pins | |
JP2021508421A (ja) | 螺旋アンテナ及び関連する製造技術 | |
US8063481B2 (en) | High-speed memory package | |
US20240008177A1 (en) | Vertical interconnect design for improved electrical performance | |
US20240098898A1 (en) | Power via resonance suppression | |
US20240006786A1 (en) | Composite printed circuit boards and devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200221 |