JP2009200189A - 電子部品搭載型半導体チップ - Google Patents
電子部品搭載型半導体チップ Download PDFInfo
- Publication number
- JP2009200189A JP2009200189A JP2008039533A JP2008039533A JP2009200189A JP 2009200189 A JP2009200189 A JP 2009200189A JP 2008039533 A JP2008039533 A JP 2008039533A JP 2008039533 A JP2008039533 A JP 2008039533A JP 2009200189 A JP2009200189 A JP 2009200189A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electronic component
- pad
- recess
- mounting type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】電子部品を内蔵することで、プリント配線板の高密度実装を可能にする電子部品搭載型半導体チップを実現する
【解決手段】半導体集積回路を有する半導体チップ１に、コンデンサ等の電子部品３を内蔵するための凹部を加工し、該凹部に電子部品３を搭載し、半導体チップパッド２と電子部品パッド４を接続する。この電子部品搭載型半導体チップを、プリント配線板に実装することで、高密度実装を可能とする。。また、半導体チップパッド２を有する表面と反対側に、電子部品３を搭載するための凹部を形成し、ＶＩＡで接続すれば、より一層の高密度実装が可能となる。
【選択図】図１
【解決手段】半導体集積回路を有する半導体チップ１に、コンデンサ等の電子部品３を内蔵するための凹部を加工し、該凹部に電子部品３を搭載し、半導体チップパッド２と電子部品パッド４を接続する。この電子部品搭載型半導体チップを、プリント配線板に実装することで、高密度実装を可能とする。。また、半導体チップパッド２を有する表面と反対側に、電子部品３を搭載するための凹部を形成し、ＶＩＡで接続すれば、より一層の高密度実装が可能となる。
【選択図】図１
Description
本発明は、高密度実装と高速伝送を可能とする電子部品搭載型半導体チップに関するものである。
近年、電子機器のプリント回路基板やそれに実装されるＬＳＩの高機能高性能化が進展する中で、半導体チップとプリント配線板の接続はワイヤーボンディングや半田ボールが広く使われている。プリント配線板上の伝送線路のインピーダンスコントロールや整合終端が行われたとしても、ワイヤーボンディングによるインピーダンスの不整合などによって信号品質が問題となっている。また、急速な周波数の高速化に伴って、部品間を接続する短い配線までもが問題となってきている。
このような問題を解決するために、新しい実装構造やＩＣの実装方法が提案されている。例えば、特許文献１によれば、ＩＣ間の配線を短くするために半導体チップを３次元的に積層した構造のＬＳＩが知られている。
図８は一従来例による、半導体チップを三次元的に実装したプリント配線板を示す。これは、絶縁層１０８を有するインターポーザ基板やプリント配線板を備え、２つの半導体チップ１０１と２つのパッシブ部品１０３が内蔵される。これらの内蔵部品は、プリント配線板配線や、インターポーザ基板配線１０７や、プリント配線板ＶＩＡもしくはインターポーザ基板ＶＩＡ１０６によって接続されている。
プリント配線板を用いて回路を構成し、高速な周波数で回路を駆動する場合には、ワイヤーボンディングや半田ボールの不整合による影響が配線にノイズとしてのってしまうため、シグナルインティグリティの低下といった問題が発生する。また、半導体チップとプリント配線板をワイヤーボンディングで接続するための領域を確保する必要がある。さらに、プリント配線板とワイヤーボンディングの接続点は半導体チップの外側に限定されるため、複数の半導体チップやその他の電子部品を高密度に実装することに限界がある。
また、プリント配線板に半導体チップを埋め込み、プリント配線板の配線と半導体チップのパッドを接続する方法では、半導体チップの上下の配線接続や、半導体チップを上下に積層した場合の半導体チップ間の配線接続が長くなってしまう。
本発明は、高速伝送と高密度実装を可能とする電子部品搭載型半導体チップを提供することを目的とするものである。
本発明の電子部品搭載型半導体チップは、半導体集積回路と、電子部品を収容するために形成された凹部又は貫通穴と、前記凹部又は貫通穴に実装された電子部品と、前記電子部品及び前記半導体集積回路に接続された電気接続手段と、を備えたことを特徴とする。
半導体チップに凹部又は貫通穴をあけて、その中に電子部品を内蔵し、さらに、半導体チップの接続端子と半導体チップに内蔵された電子部品の接続端子を接続することにより、高速伝送が可能となる。また、半導体チップ内部に、別部品として形成したコンデンサ等の電子部品を内蔵することで、電源グラウンドバウンスのノイズを抑制する効果がある。
半導体プロセスにより半導体チップ上に形成された回路とは反対側の面から、半導体チップの接続端子までをＶＩＡで接続することで、さらに、高密度な配線と部品実装を行うことも可能となり、これによって高密度実装を実現できる。
半導体チップの接続端子と半導体チップに内蔵された電子部品の接続端子を接続すれば、インターポーザ基板やプリント配線板の不整合による反射を低減し、配線分岐、スタブ配線をなくすことにより、高速動作を可能とする半導体チップを提供できる。このような半導体チップを用いることで、プリント回路基板の小型軽量化が可能となる。
半導体チップの凹部もしくは貫通穴の壁面が斜めであれば、そこに実装する電子部品の少なくとも一部が壁面と同様な形状であることによって、位置合わせが容易な構成を実現できる。
半導体チップなどの部品を複数個使用して、プリント配線板に三次元実装する場合に、抵抗やコンデンサなどの電子部品を半導体チップに内蔵することで、厚みが薄く、しかも、高速動作が可能なプリント回路基板を実現できる。
本発明を実施するための最良の形態を図面を参照して説明する。
図１は、実施例１による電子部品搭載型半導体チップの一部を切断した一部断面斜視図である。
電子部品搭載型半導体チップである半導体チップ１は、半導体集積回路と、第１の電気接続手段である半導体チップパッド２を有し、半導体チップ１に内蔵される電子部品３は、電子部品パッド４を備える。
半導体チップ１には、電子部品３を収容する凹部が形成され、半導体チップパッド２と電子部品３の電子部品パッド４が接続されている。
半導体チップ表面に凹部を形成し、その内部に、別部品として形成したコンデンサや抵抗等の電子部品を内蔵（実装）することで、電源グラウンドバウンスのノイズを抑制し、かつ高密度実装を実現できる。
図２は、実施例２による電子部品搭載型半導体チップ一部を切断した一部断面斜視図である。
半導体チップ１をくり抜いた貫通穴に電子部品１３が内蔵され、半導体チップパッド２と電子部品パッド１４が接続されている。
半導体チップの厚みと同じ、もしくは、それよりも厚い電子部品を内蔵することが可能となる。
図３は、実施例３による電子部品搭載型半導体チップの一部を切断した一部断面斜視図である。
半導体チップ１は、半導体集積回路と、第１の電気接続手段である半導体チップパッド２を有し、半導体チップ１に内蔵される電子部品３は、電子部品パッド４を備える。
半導体チップ１には、電子部品３を収容する凹部と、半導体チップ１及び半導体チップパッド２を貫通するＶＩＡ５が形成される。半導体チップパッド２と電子部品パッド４が、第２の電気接続手段であるＶＩＡ５の導体によって接続されている。
半導体チップの裏面側に電子部品を搭載することで、半導体チップ上に形成される回路の有効面積を広く活用することが可能となる。
図４は、実施例４による電子部品搭載型半導体チップの一部を切断した一部断面斜視図である。
電子部品搭載型半導体チップである半導体チップ１は、半導体集積回路と、第１の電気接続手段である半導体チップパッド２を有し、半導体チップ１に内蔵される電子部品３は、電子部品パッド４を備える。
半導体チップ１には半導体チップパッド２まで開口するＶＩＡ５が設けられており、半導体チップパッド２と電子部品パッド４が、第２の電気接続手段であるＶＩＡ５の導体によって接続されている。
半導体プロセスにより半導体チップ上に形成された回路とは反対の面（裏面）から、半導体チップパッドまでをＶＩＡで接続することで、半導体チップを貫通する穴をあける図３の構成よりも、さらに高密度な配線と部品実装を行うことができる。これにより、より一層の高密度実装が可能となる。
図５は、図４の電子部品搭載型半導体チップの製造方法を示す工程図である。
図５（ａ）に示すように、半導体チップ１は、半導体プロセスによって、半導体ウエハに半導体集積回路と半導体チップパッド２を形成したものであり、この半導体チップ１に、（ｂ）に示すように垂直壁を有する凹部１ａを加工する。
図５（ｃ）に示すように、半導体チップ１の凹部１ａに電子部品３を実装し、（ｄ）に示すように半導体チップ１に半導体チップパッド２まで貫通する穴をあけ、穴の内部を絶縁被膜で覆う。
図５（ｅ）に示すように、半導体チップ１にあけられた半導体チップパッド２まで穴の内部をメッキすることによって、ＶＩＡ５を形成し、半導体チップパッド２と電子部品パッド４をメッキ（導体）によって接続する。
図６は、実施例５による電子部品搭載型半導体チップの製造方法を示す工程図である。
図６（ａ）に示すように、半導体チップ１は、半導体プロセスによって、半導体ウエハに半導体集積回路と半導体チップパッド２を形成したものであり、この半導体チップ１に、（ｂ）に示すように、壁面が傾斜した凹部１ｂを加工する。
図５（ｃ）に示すように、半導体チップ１の凹部１ｂの壁面と整合する傾斜壁を有する電子部品３を実装し、（ｄ）に示すように、半導体チップ１と電子部品パッド４の一部を切削して半導体チップパッド２まで貫通する穴をあけ、穴の内部を絶縁被膜で覆う。
図５（ｅ）に示すように、半導体チップ１にあけられた半導体チップパッド２まで穴の内部をメッキすることによって、ＶＩＡ５を形成し、半導体チップパッド２と電子部品パッド４をメッキ（導体）によって接続する。
本実施例では、電子部品の傾斜壁により、電子部品を半導体チップの凹部に実装する際の位置合わせが容易となる。また、電子部品を半導体チップの凹部に実装する際の位置にズレが生じた場合でも、半導体チップパッドと電子部品チップパッドの接続が確実に行なわれる。
図７は、図１の半導体チップ１を三次元的に実装したプリント配線板及びインターポーザ基板からなるプリント回路基板を示す。半導体チップ１は、電子部品３を内蔵し、電子部品３は、ＶＩＡ５によってプリント配線板ＶＩＡ、もしくは、インターポーザ基板ＶＩＡ６及びプリント配線板配線、もしくは、インターポーザ基板配線７に接続される。プリント配線板及びインターポーザ基板は絶縁層８を有する。
電子部品を内蔵した半導体チップを、プリント配線板の内部に実装し、さらに、プリント配線板の配線やＶＩＡによって電子部品を接続することで、プリント配線板の高密度実装と、プリント回路基板の小型軽量化が可能となる。
１ 半導体チップ
２ 半導体チップパッド
３、１３ 電子部品
４、１４ 電子部品パッド
５ ＶＩＡ
２ 半導体チップパッド
３、１３ 電子部品
４、１４ 電子部品パッド
５ ＶＩＡ
Claims (6)
- 半導体集積回路と、
電子部品を収容するために形成された凹部又は貫通穴と、
前記凹部又は貫通穴に実装された電子部品と、
前記電子部品及び前記半導体集積回路に接続された電気接続手段と、を備えたことを特徴とする電子部品搭載型半導体チップ。 - 半導体集積回路と、
前記半導体集積回路に接続された第１の電気接続手段と、
電子部品を収容するために形成された凹部又は貫通穴と、
前記凹部又は貫通穴に実装された電子部品と、
前記電子部品を前記第１の電気接続手段に接続するための第２の電気接続手段と、を備えたことを特徴とする電子部品搭載型半導体チップ。 - 前記電子部品はコンデンサであることを特徴とする請求項１又は２記載の電子部品搭載型半導体チップ。
- 前記電子部品は抵抗であることを特徴とする請求項１又は２記載の電子部品搭載型半導体チップ。
- 前記第２の電気接続手段は、ＶＩＡを有することを特徴とする請求項２ないし４いずれかに記載の電子部品搭載型半導体チップ。
- 半導体集積回路及び電気接続手段を有する半導体チップに凹部又は貫通穴を加工する工程と、
前記半導体チップの前記凹部又は貫通穴に電子部品を実装する工程と、
前記電子部品を前記半導体チップの前記電気接続手段に接続する工程と、を有することを特徴とする電子部品搭載型半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008039533A JP2009200189A (ja) | 2008-02-21 | 2008-02-21 | 電子部品搭載型半導体チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008039533A JP2009200189A (ja) | 2008-02-21 | 2008-02-21 | 電子部品搭載型半導体チップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009200189A true JP2009200189A (ja) | 2009-09-03 |
Family
ID=41143395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008039533A Pending JP2009200189A (ja) | 2008-02-21 | 2008-02-21 | 電子部品搭載型半導体チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009200189A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101096041B1 (ko) * | 2009-12-10 | 2011-12-19 | 주식회사 하이닉스반도체 | 반도체 패키지 |
| CN102569291A (zh) * | 2010-12-22 | 2012-07-11 | 美国亚德诺半导体公司 | 垂直集成系统 |
| KR101343296B1 (ko) | 2012-11-02 | 2013-12-18 | 삼성전기주식회사 | 전자부품 내장기판 제조방법 및 전자부품 내장기판 |
| US8971054B2 (en) | 2010-03-30 | 2015-03-03 | Murata Manufacturing Co., Ltd. | Component assembly |
| KR20160070588A (ko) * | 2014-12-10 | 2016-06-20 | 삼성전기주식회사 | 임베디드 인쇄회로기판 및 그 제조 방법 |
| CN105742270A (zh) * | 2014-12-24 | 2016-07-06 | 英特尔公司 | 堆叠集成电路封装中的集成无源组件 |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
-
2008
- 2008-02-21 JP JP2008039533A patent/JP2009200189A/ja active Pending
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8441098B2 (en) | 2009-12-10 | 2013-05-14 | Hynix Semiconductor Inc. | Semiconductor package |
| KR101096041B1 (ko) * | 2009-12-10 | 2011-12-19 | 주식회사 하이닉스반도체 | 반도체 패키지 |
| US8971054B2 (en) | 2010-03-30 | 2015-03-03 | Murata Manufacturing Co., Ltd. | Component assembly |
| US9513246B2 (en) | 2010-12-22 | 2016-12-06 | Analog Devices, Inc. | Vertically integrated systems |
| US8890285B2 (en) | 2010-12-22 | 2014-11-18 | Analog Devices, Inc. | Vertically integrated systems |
| US8569861B2 (en) | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
| US8853799B2 (en) | 2010-12-22 | 2014-10-07 | Analog Devices, Inc. | Vertically integrated systems |
| CN102569291A (zh) * | 2010-12-22 | 2012-07-11 | 美国亚德诺半导体公司 | 垂直集成系统 |
| US8890286B2 (en) | 2010-12-22 | 2014-11-18 | Analog Devices, Inc. | Vertically integrated systems |
| US8957497B2 (en) | 2010-12-22 | 2015-02-17 | Analog Devices, Inc. | Vertically integrated systems |
| JP2012164970A (ja) * | 2010-12-22 | 2012-08-30 | Analog Devices Inc | 垂直集積システム |
| US9041150B2 (en) | 2010-12-22 | 2015-05-26 | Analog Devices, Inc. | Vertically integrated systems |
| JP2015146453A (ja) * | 2010-12-22 | 2015-08-13 | アナログ ディヴァイスィズ インク | 垂直集積システム |
| US9267915B2 (en) | 2010-12-22 | 2016-02-23 | Analog Devices, Inc. | Vertically integrated systems |
| KR101343296B1 (ko) | 2012-11-02 | 2013-12-18 | 삼성전기주식회사 | 전자부품 내장기판 제조방법 및 전자부품 내장기판 |
| KR20160070588A (ko) * | 2014-12-10 | 2016-06-20 | 삼성전기주식회사 | 임베디드 인쇄회로기판 및 그 제조 방법 |
| KR102333084B1 (ko) * | 2014-12-10 | 2021-12-01 | 삼성전기주식회사 | 임베디드 인쇄회로기판 및 그 제조 방법 |
| CN105742270A (zh) * | 2014-12-24 | 2016-07-06 | 英特尔公司 | 堆叠集成电路封装中的集成无源组件 |
| JP2017504223A (ja) * | 2014-12-24 | 2017-02-02 | インテル コーポレイション | スタックされた集積回路パッケージに集積されたパッシブコンポーネント |
| US11193967B2 (en) | 2015-03-27 | 2021-12-07 | Analog Devices Global | Storing charge associated with electrical overstress |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US11644497B2 (en) | 2015-03-27 | 2023-05-09 | Analog Devices International Unlimited Company | Charge storage with electrical overstress protection |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US11988708B2 (en) | 2016-04-19 | 2024-05-21 | Analog Devices International Unlimited Company | Exposure monitor device |
| US10794950B2 (en) | 2016-04-19 | 2020-10-06 | Analog Devices Global | Wear-out monitor device |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US11269006B2 (en) | 2016-04-19 | 2022-03-08 | Analog Devices International Unlimited Company | Exposure monitor device |
| US11686763B2 (en) | 2016-04-19 | 2023-06-27 | Analog Devices International Unlimited Company | Exposure monitor device |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
| US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009200189A (ja) | 電子部品搭載型半導体チップ | |
| US7732913B2 (en) | Semiconductor package substrate | |
| US20150156880A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| US8507807B2 (en) | Wiring board | |
| JP5371932B2 (ja) | モジュール基板 | |
| KR20150025449A (ko) | 전자부품 내장기판 | |
| JP2005191518A (ja) | 斜行バイアが形成された印刷回路基板およびパッケージ | |
| US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
| US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
| US20060273816A1 (en) | Circuit board having a reverse build-up structure | |
| US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
| TWI572256B (zh) | 線路板及電子總成 | |
| KR102134933B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
| US20080078571A1 (en) | Device mounting board and semiconductor module | |
| US20110011634A1 (en) | Circuit package with integrated direct-current (dc) blocking capacitor | |
| KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
| US6953893B1 (en) | Circuit board for connecting an integrated circuit to a support and IC BGA package using same | |
| US20080123309A1 (en) | Slim design main board | |
| CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
| US8063481B2 (en) | High-speed memory package | |
| JP2007042957A (ja) | 半導体装置用多層基板の部分めっき方法 | |
| KR20070048950A (ko) | 도금선이 내층에 형성된 반도체 모듈용 인쇄회로기판 | |
| US6713853B1 (en) | Electronic package with offset reference plane cutout | |
| JP2008078314A (ja) | 高速信号回路装置 | |
| KR20140047877A (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090527 |