KR20140047877A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20140047877A
KR20140047877A KR1020120114151A KR20120114151A KR20140047877A KR 20140047877 A KR20140047877 A KR 20140047877A KR 1020120114151 A KR1020120114151 A KR 1020120114151A KR 20120114151 A KR20120114151 A KR 20120114151A KR 20140047877 A KR20140047877 A KR 20140047877A
Authority
KR
South Korea
Prior art keywords
region
circuit pattern
forming
via hole
pattern
Prior art date
Application number
KR1020120114151A
Other languages
English (en)
Inventor
윤상미
정봉희
염광섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120114151A priority Critical patent/KR20140047877A/ko
Publication of KR20140047877A publication Critical patent/KR20140047877A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

제1 영역 및 제2 영역으로 구획되는 절연층, 상기 제1 영역에 형성되는 제1 회로패턴, 상기 제2 영역에 상기 제1 회로패턴 보다 상대적으로 높은 패턴밀도를 갖도록 형성되는 제2 회로패턴, 상기 제1 영역에 형성되는 제1 비아 및 상기 제2 영역에 상기 제1 비아 보다 상대적으로 작은 직경을 갖도록 형성되는 제2 비아를 포함한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARDS AND MANUFACTURING METHODS THEREOF}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자제품의 주기판에 IC 칩을 실장하기 위하여 IC 기판이 매개체로 사용된다. IC 기판을 연결하는 방법에는 와이어 본딩, 플립 칩 본딩 등이 있으나, 최근 전자제품의 고성능화 추세에 따라 전기적인 연결 특성이 우수하고 더 많은 입출력에 대응할 수 있는 플립 칩 본딩 방식이 선호된다. 플립 칩 본딩은 IC 기판에 솔더 볼을 장착하여 리플로우 또는 열 압착을 통하여 연결하는 방식이다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2011-0053828호(2011.05.24, 휨 발생 방지를 위한 기판의 제조방법) 에 개시되어 있다.
본 발명은 솔더 볼 단락이 발생하는 근본원인인 인쇄회로기판의 휨을 개선하기 위하여 도금 두께의 위치 편차 및 그로 인한 층간 열팽창계수 미스매치를 해소할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 일 실시예에 따른 인쇄회로기판은 제1 영역 및 제2 영역으로 구획되는 절연층, 상기 제1 영역에 형성되는 제1 회로패턴, 상기 제2 영역에 상기 제1 회로패턴 보다 상대적으로 높은 패턴밀도를 갖도록 형성되는 제2 회로패턴, 상기 제1 영역에 형성되는 제1 비아 및 상기 제2 영역에 상기 제1 비아 보다 상대적으로 작은 직경을 갖도록 형성되는 제2 비아를 포함한다.
상기 제1 영역의 외곽에 위치한 더미 영역에 형성되는 제3 비아를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판은 제1 영역 및 제2 영역으로 구획되는 절연층, 상기 제1 영역에 형성되는 제1 회로패턴, 상기 제2 영역에 상기 제1 회로패턴 보다 상대적으로 높은 패턴밀도를 갖도록 형성되는 제2 회로패턴, 상기 제1 영역에 형성되는 제1 비아, 상기 제2 영역에 상기 제1 비아와 동일한 직경을 갖도록 형성되는 제4 비아 및 상기 제1 영역의 외곽에 위치한 더미 영역에 형성되는 제5 비아를 포함한다.
상기 제1 비아 및 상기 제5 비아를 합한 개수는 상기 제4 비아의 개수보다 클 수 있다.
상기 제5 비아는 상기 제1 비아와 동일한 직경을 가질 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 제1 영역 및 제2 영역으로 구획되는 절연층을 준비하는 단계, 상기 제1 영역에 제1 비아홀을 형성하고, 상기 제2 영역에 상기 제1 비아홀 보다 상대적으로 작은 직경을 가지는 제2 비아홀을 형성하는 단계, 상기 제1 비아홀에 제1 비아를 형성하고, 상기 제2 비아홀에 제2 비아를 형성하는 단계 및 상기 제1 영역에 제1 회로패턴을 형성하고, 상기 제2 영역에 상기 제1 회로패턴 보다 상대적으로 높은 패턴밀도를 가지는 제2 회로패턴을 형성하는 단계를 포함한다.
상기 제1 비아홀 및 상기 제2 비아홀을 형성하는 단계에서 상기 제1 영역의 외곽에 위치한 더미 영역에 제3 비아홀을 형성할 수 있고, 상기 제1 비아 및 상기 제2 비아를 형성하는 단계에서 상기 제3 비아홀에 제3 비아를 형성한다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은 제1 영역 및 제2 영역으로 구획되는 절연층을 준비하는 단계, 상기 제1 영역에 제1 비아홀을 형성하고, 상기 제2 영역에 상기 제1 비아홀과 동일한 직경을 가지는 제4 비아홀을 형성하며, 상기 제1 영역의 외곽에 위치한 더미 영역에 제5 비아홀을 형성하는 단계, 상기 제1 비아홀에 제1 비아를 형성하고, 상기 제4 비아홀에 제4 비아를 형성하며, 상기 제5 비아홀에 제5 비아를 형성하는 단계 및 상기 제1 영역에 제1 회로패턴을 형성하고, 상기 제2 영역에 상기 제1 회로패턴 보다 상대적으로 높은 패턴밀도를 가지는 제2 회로패턴을 형성하는 단계를 포함한다.
상기 제1 비아 및 상기 제5 비아를 합한 개수는 상기 제4 비아의 개수보다 클 수 있다.
상기 제5 비아는 상기 제1 비아와 동일한 직경을 가질 수 있다.
본 발명은 회로패턴의 영역별 배선밀도를 균일하게 함으로써 전해 도금 시 도금 전류 집중 현상을 해소하고, 전류 집중에 따른 도금 두께의 위치 편차를 해소하여 층간 도금 두께 및 열팽창계수 미스매치 현상을 감소시키고, 층간 열팽창계수 미스매치 현상을 감소시킴으로써 인쇄회로기판의 휨 현상을 해소하고, 인쇄회로기판의 휨 현상으로 인해 발생하였던 패키지 결합시 솔더 볼 또는 솔더 범프의 단락 불량을 해소하는 효과가 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 인쇄회로기판을 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 도시한 순서도.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판을 도시한 도면.
도 6은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 도시한 순서도.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 첨부된 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 인쇄회로기판 및 그 제조방법을 설명하면 다음과 같다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 인쇄회로기판을 도시한 도면, 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 도시한 순서도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(10)은 절연층(100), 제1 회로패턴(110), 제2 회로패턴(120), 제1 비아(130) 및 제2 비아(140)를 포함한다.
상기 절연층(100)은 회로패턴이 형성되는 회로 영역 및 회로패턴이 형성되지 않는 더미 영역으로 구획된다. 상기 회로 영역은 패턴밀도에 따라 패턴밀도가 상대적으로 낮은 제1 영역(102) 및 패턴밀도가 상대적으로 높은 제2 영역(104)으로 구획된다.
상기 절연층(100)은 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어질 수 있다.
상기 제1 회로패턴(110)은 상기 제1 영역(102)에 형성된다.
상기 제2 회로패턴(120)은 상기 제2 영역(104)에 형성되고, 상기 제1 회로패턴(110) 보다 상대적으로 높은 패턴밀도를 가진다.
상기 제1 회로패턴(110) 및 상기 제2 회로패턴(120)은 도 1에는 편의상 개략적으로 도시되어 있지만 상호간에 연결되어 다양한 전기회로를 구현할 수 있다.
상기 제1 비아(130)는 상기 제1 영역(102)에 형성된다.
상기 제2 비아(140)는 상기 제2 영역(104)에 형성되고, 상기 제1 비아(110) 보다 상대적으로 작은 직경을 갖는다.
본 발명의 일 실시예에 따른 인쇄회로기판(10)은 제3 비아(150)를 더 포함할 수 있다.
상기 제3 비아(150)는 상기 더미 영역 중에서 상기 제1 영역(102)의 외곽에 위치한 더미 영역(106)에 형성된다.
상기 제1 회로패턴(110)과 상기 제2 회로패턴(120) 사이의 패턴밀도 차이로 인해 상기 제1 영역(102)과 상기 제2 영역(104)에서의 배선밀도에 차이가 발생하지만, 상기 제1 비아(130)와 상기 제2 비아(140) 사이의 직경 차이로 인해 상기 제1 영역(102)과 상기 제2 영역(104)에서의 배선밀도 차이가 다소 해소될 수 있고, 상기 제1 영역(102) 외곽에 위치한 상기 더미 영역(106)에 형성된 상기 제3 비아(150)로 인해 상기 제1 비아(130)와 상기 제2 비아(140) 사이의 직경 차이로 해소하지 못한 상기 제1 영역(102)과 상기 제2 영역(104)에서의 배선밀도 차이의 나머지 부분이 해소될 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(10)의 제조방법은 절연층을 패턴밀도에 따라 구획하는 단계(S100), 제1 비아홀 및 제2 비아홀을 형성하는 단계(S110), 제1 비아 및 제2 비아를 형성하는 단계(S120), 제1 회로패턴 및 제2 회로패턴을 형성하는 단계(130)를 포함한다.
먼저, 절연층을 패턴밀도에 따라 구획한다(S100). 상기 절연층(100)을 패턴밀도에 따라 제1 영역(102), 제2 영역(104) 및 더미 영역(106)으로 구획한다.
다음으로, 제1 비아홀 및 제2 비아홀을 형성한다(S110). 상기 제1 영역(102)에 상기 절연층(100)을 상하로 관통하는 제1 비아홀(130)을 형성하고, 상기 제2 영역(104)에 상기 절연층(100)을 상하로 관통하는 제2 비아홀(140)을 형성한다. 상기 제1 비아홀(130) 및 상기 제2 비아홀(140)에는 후술하는 것처럼 상기 제1 비아(130) 및 상기 제2 비아(140)가 형성되기 때문에 편의상 동일한 도면부호를 사용하기로 한다. 상기 제1 회로패턴(110)과 상기 제2 회로패턴(120) 사이의 패턴밀도 차이로 인해 상기 제1 영역(102)과 상기 제2 영역(104) 사이에 배선밀도 차이가 발생하지만, 상기 제1 비아홀(130)과 상기 제2 비아홀(140) 사이의 직경 차이로 인해 상기 제1 영역(102)과 상기 제2 영역(104) 사이의 배선밀도 차이가 다소 해소될 수 있다.
상기 제1 영역(102)의 외곽에 위치한 더미 영역(106)에 제3 비아홀(150)을 추가 형성할 수 있다.
다음으로, 제1 비아 및 제2 비아를 형성한다(S120). 상기 제1 비아홀(130)에 제1 비아(130)를 형성하고, 상기 제2 비아홀(140)에 제2 비아(140)를 형성한다. 상기 제1 비아(130) 및 상기 제2 비아(140)는 전해 도금을 통해 형성될 수 있고, 이에 앞서 상기 절연층(100)의 표면에는 시드층(미도시)을 형성할 수 있다.
상기 더미 영역(106)에 제3 비아홀(150)을 추가 형성한 경우에는 상기 제3 비아홀(150)에 제3 비아(150)를 형성한다.
다음으로, 제1 회로패턴 및 제2 회로패턴을 형성한다(S130). 상기 제1 영역(102)에 제1 회로패턴(110)을 형성하고, 상기 제2 영역(104)에 상기 제1 회로패턴(110) 보다 상대적으로 높은 패턴밀도를 가지는 제2 회로패턴(120)을 형성한다. 상기 제1 회로패턴(110) 및 상기 제2 회로패턴(120)은 (세미) 에디티브 방식((Semi-) Additive)에 의해 형성될 수 있고, 이에 앞서 상기 절연층(100)의 표면에는 시드층(미도시)을 형성할 수 있다. 상기 제1 비아(130), 상기 제2 비아(140), 상기 제1 회로패턴(110) 및 상기 제2 회로패턴(120)은 동시에 형성될 수 있다. 상기 제1 영역(102) 및 상기 제2 영역(104) 사이의 배선밀도 차이가 거의 해소되었기 때문에 배선밀도 차이로 인한 도금 전류 집중 현상 및 그로 인한 도금 두께의 위치 편차가 거의 발생하지 않게 된다.
이하에서는 첨부된 도 4 내지 도 6을 참조하여 본 발명의 다른 실시예에 따른 인쇄회로기판 및 그 제조방법을 설명하면 다음과 같다. 첨부 도면을 참조하여 설명함에 있어, 도 1 내지 도 3에서 도시된 본 발명의 일 실시예에 따른 인쇄회로기판과 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판을 도시한 도면, 도 6은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 도시한 순서도이다.
도 4 및 도 5를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판(20)은 절연층(100), 제1 회로패턴(110), 제2 회로패턴(120), 제1 비아(130), 제4 비아(160) 및 제5 비아(170)를 포함한다.
상기 제4 비아(160)는 상기 제2 영역(104)에 형성되고, 상기 제1 비아(110)와 동일한 직경을 갖는다.
상기 제5 비아(170)는 상기 더미 영역 중에서 상기 제1 영역(102)의 외곽에 위치한 더미 영역(106)에 형성된다.
상기 제5 비아(170)는 상기 제4 비아(160)와 마찬가지로 상기 제1 비아(110)와 동일한 직경을 가질 수 있다.
상기 제1 회로패턴(110)과 상기 제2 회로패턴(120) 사이의 패턴밀도 차이로 인해 상기 제1 영역(102)과 상기 제2 영역(104)에서의 배선밀도에 차이가 발생하지만, 상기 제1 영역(102) 및 상기 제1 영역(102)의 외곽에 위치한 상기 더미 영역(106)에 각각 형성되는 상기 제1 비아(130) 및 상기 제5 비아(170)와 상기 제2 영역(104)에 형성되는 상기 제4 비아(160) 사이의 개수 차이로 인해 상기 제1 영역(102)과 상기 제2 영역(104) 사이의 배선밀도 차이가 해소될 수 있다. 즉, 상기 제1 비아(130) 및 상기 제4 비아(160)의 직경을 다르게 할 수 없는 경우에는 상기 더미 영역(106)에 상기 제5 비아(170)를 추가 형성함으로써 영역별 배선밀도 차이를 해소할 수 있다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판(200)의 제조방법은 절연층을 패턴밀도에 따라 구획하는 단계(S200), 제1 비아홀, 제4 비아홀 및 제5 비아홀을 형성하는 단계(S210), 제1 비아, 제4 비아 및 제5 비아를 형성하는 단계(S220), 제1 회로패턴 및 제2 회로패턴을 형성하는 단계(S230)를 포함한다.
먼저, 절연층을 패턴밀도에 따라 구획한다(S200). 상기 절연층(100)을 패턴밀도에 따라 제1 영역(102), 제2 영역(104) 및 더미 영역(106)으로 구획한다.
다음으로, 제1 비아홀, 제4 비아홀 및 제5 비아홀을 형성한다(S110). 상기 제1 영역(102)에 상기 절연층(100)을 상하로 관통하는 제1 비아홀(130)을 형성하고, 상기 제2 영역(104)에 상기 절연층(100)을 상하로 관통하는 제4 비아홀(160)을 형성하고, 상기 더미 영역(106)에 상기 절연층(100)을 상하로 관통하는 제5 비아홀(170)을 형성한다. 상기 제5 비아홀(170)에는 후술하는 것처럼 상기 제5 비아(170)가 형성되기 때문에 편의상 동일한 도면부호를 사용하기로 한다. 상기 제1 회로패턴(110)과 상기 제2 회로패턴(120) 사이의 패턴밀도 차이로 인해 상기 제1 영역(102)과 상기 제2 영역(104)에서의 배선밀도에 차이가 발생하지만, 상기 제1 영역(102) 및 상기 제1 영역(102)의 외곽에 위치한 상기 더미 영역(106)에 형성되는 상기 제1 비아홀(130) 및 상기 제5 비아홀(170)의 합한 개수가 상기 제2 영역(104)에 형성되는 상기 제4 비아홀(160)의 개수보다 크기 때문에 상기 제1 영역(102)과 상기 제2 영역(104) 사이의 배선밀도 차이가 해소될 수 있다.
다음으로, 제1 비아, 제4 비아 및 제5비아를 형성한다(S220). 상기 제1 비아홀(130)에 제1 비아(130)를 형성하고, 상기 제4 비아홀(160)에 제4 비아(160)를 형성하고, 상기 제5 비아홀(170)에 제5 비아(170)을 형성한다. 상기 제1 비아(130), 상기 제4 비아(160) 및 상기 제5 비아(170)는 전해 도금을 통해 형성될 수 있고, 이에 앞서 상기 절연층(100)의 표면에는 시드층(미도시)을 형성할 수 있다.
다음으로, 제1 회로패턴 및 제2 회로패턴을 형성한다(S230). 상기 제1 영역(102)에 제1 회로패턴(110)을 형성하고, 상기 제2 영역(104)에 상기 제1 회로패턴(110) 보다 상대적으로 높은 패턴밀도를 가지는 제2 회로패턴(120)을 형성한다. 상기 제1 회로패턴(110) 및 상기 제2 회로패턴(120)은 (세미) 에디티브 방식((Semi-) Additive)에 의해 형성될 수 있고, 이에 앞서 상기 절연층(100)의 표면에는 시드층(미도시)을 형성할 수 있다. 상기 제1 비아(130), 상기 제4 비아(160), 상기 제5 비아(170), 상기 제1 회로패턴(110) 및 상기 제2 회로패턴(120)은 동시에 형성될 수 있다. 상기 제1 영역(102) 및 상기 제2 영역(104) 사이의 배선밀도 차이가 거의 해소되었기 때문에 배선밀도 차이로 인한 도금 전류 집중 현상 및 그로 인한 도금 두께의 위치 편차가 거의 발생하지 않게 된다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
10, 20: 인쇄회로기판
100: 절연층
102: 제1 영역
104: 제2 영역
106: 더미 영역
110: 제1 회로패턴
120: 제2 회로패턴
130: 제1 비아(홀)
140: 제2 비아(홀)
150: 제3 비아(홀)
160: 제4 비아(홀)
170: 제5 비아(홀)

Claims (10)

  1. 제1 영역 및 제2 영역으로 구획되는 절연층;
    상기 제1 영역에 형성되는 제1 회로패턴;
    상기 제2 영역에 상기 제1 회로패턴 보다 상대적으로 높은 패턴밀도를 갖도록 형성되는 제2 회로패턴;
    상기 제1 영역에 형성되는 제1 비아; 및
    상기 제2 영역에 상기 제1 비아 보다 상대적으로 작은 직경을 갖도록 형성되는 제2 비아를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 영역의 외곽에 위치한 더미 영역에 형성되는 제3 비아를 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 제1 영역 및 제2 영역으로 구획되는 절연층;
    상기 제1 영역에 형성되는 제1 회로패턴;
    상기 제2 영역에 상기 제1 회로패턴 보다 상대적으로 높은 패턴밀도를 갖도록 형성되는 제2 회로패턴;
    상기 제1 영역에 형성되는 제1 비아;
    상기 제2 영역에 상기 제1 비아와 동일한 직경을 갖도록 형성되는 제4 비아; 및
    상기 제1 영역의 외곽에 위치한 더미 영역에 형성되는 제5 비아를 포함하는 인쇄회로기판.
  4. 제3항에 있어서,
    상기 제1 비아 및 상기 제5 비아를 합한 개수는 상기 제4 비아의 개수보다 큰 것을 특징으로 하는 인쇄회로기판.
  5. 제3항에 있어서,
    상기 제5 비아는 상기 제1 비아와 동일한 직경을 가지는 것을 특징으로 하는 인쇄회로기판.
  6. 제1 영역 및 제2 영역으로 구획되는 절연층을 준비하는 단계;
    상기 제1 영역에 제1 비아홀을 형성하고, 상기 제2 영역에 상기 제1 비아홀 보다 상대적으로 작은 직경을 가지는 제2 비아홀을 형성하는 단계;
    상기 제1 비아홀에 제1 비아를 형성하고, 상기 제2 비아홀에 제2 비아를 형성하는 단계; 및
    상기 제1 영역에 제1 회로패턴을 형성하고, 상기 제2 영역에 상기 제1 회로패턴 보다 상대적으로 높은 패턴밀도를 가지는 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 제1 비아홀 및 상기 제2 비아홀을 형성하는 단계에서 상기 제1 영역의 외곽에 위치한 더미 영역에 제3 비아홀을 형성하고,
    상기 제1 비아 및 상기 제2 비아를 형성하는 단계에서 상기 제3 비아홀에 제3 비아를 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제1 영역 및 제2 영역으로 구획되는 절연층을 준비하는 단계;
    상기 제1 영역에 제1 비아홀을 형성하고, 상기 제2 영역에 상기 제1 비아홀과 동일한 직경을 가지는 제4 비아홀을 형성하며, 상기 제1 영역의 외곽에 위치한 더미 영역에 제5 비아홀을 형성하는 단계;
    상기 제1 비아홀에 제1 비아를 형성하고, 상기 제4 비아홀에 제4 비아를 형성하며, 상기 제5 비아홀에 제5 비아를 형성하는 단계; 및
    상기 제1 영역에 제1 회로패턴을 형성하고, 상기 제2 영역에 상기 제1 회로패턴 보다 상대적으로 높은 패턴밀도를 가지는 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  9. 제8항에 있어서,
    상기 제1 비아 및 상기 제5 비아를 합한 개수는 상기 제4 비아의 개수보다 큰 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 제8항에 있어서,
    상기 제5 비아는 상기 제1 비아와 동일한 직경을 가지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020120114151A 2012-10-15 2012-10-15 인쇄회로기판 및 그 제조방법 KR20140047877A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120114151A KR20140047877A (ko) 2012-10-15 2012-10-15 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120114151A KR20140047877A (ko) 2012-10-15 2012-10-15 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140047877A true KR20140047877A (ko) 2014-04-23

Family

ID=50654227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120114151A KR20140047877A (ko) 2012-10-15 2012-10-15 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20140047877A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200004076A (ko) 2018-07-03 2020-01-13 가천대학교 산학협력단 다중 디스크 형태 ito 전극 어레이의 전기임피던스를 이용한 세포독성 평가 장치 및 방법
CN113365427A (zh) * 2021-05-27 2021-09-07 深圳市景旺电子股份有限公司 不对称板的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200004076A (ko) 2018-07-03 2020-01-13 가천대학교 산학협력단 다중 디스크 형태 ito 전극 어레이의 전기임피던스를 이용한 세포독성 평가 장치 및 방법
CN113365427A (zh) * 2021-05-27 2021-09-07 深圳市景旺电子股份有限公司 不对称板的制作方法

Similar Documents

Publication Publication Date Title
US7586188B2 (en) Chip package and coreless package substrate thereof
US8305766B2 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
KR101333801B1 (ko) 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
US10283434B2 (en) Electronic device, method for manufacturing the electronic device, and electronic apparatus
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
TWI424799B (zh) 基板佈局與其形成方法
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2009200189A (ja) 電子部品搭載型半導体チップ
KR20120071111A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN111524863A (zh) 半导体器件及其制造方法
KR100797682B1 (ko) 인쇄회로기판의 제조방법
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
TWI750451B (zh) 封裝上的印刷電路板模組
JP2006073593A (ja) 配線基板とそれを用いた半導体装置
US20160353576A1 (en) Electronic component built-in substrate and electronic device
US20110083892A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
CN110784994B (zh) 印刷电路板结构及其制造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20140047877A (ko) 인쇄회로기판 및 그 제조방법
US9627224B2 (en) Semiconductor device with sloped sidewall and related methods
JP6210533B2 (ja) プリント基板およびその製造方法
TWI505757B (zh) A circuit board with embedded components

Legal Events

Date Code Title Description
WITB Request for withdrawal (abandonment) before grant