JP6210533B2 - プリント基板およびその製造方法 - Google Patents

プリント基板およびその製造方法 Download PDF

Info

Publication number
JP6210533B2
JP6210533B2 JP2013145175A JP2013145175A JP6210533B2 JP 6210533 B2 JP6210533 B2 JP 6210533B2 JP 2013145175 A JP2013145175 A JP 2013145175A JP 2013145175 A JP2013145175 A JP 2013145175A JP 6210533 B2 JP6210533 B2 JP 6210533B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
mold resin
recess
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013145175A
Other languages
English (en)
Other versions
JP2015018934A (ja
Inventor
秀春 五味
秀春 五味
Original Assignee
株式会社伸光製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社伸光製作所 filed Critical 株式会社伸光製作所
Priority to JP2013145175A priority Critical patent/JP6210533B2/ja
Publication of JP2015018934A publication Critical patent/JP2015018934A/ja
Application granted granted Critical
Publication of JP6210533B2 publication Critical patent/JP6210533B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は半導体装置に関し、特にプリント基板上に電子部品(半導体チップ)を搭載して実装組立され、プリント基板の片面をモールド樹脂で封止する樹脂封止型半導体装置に関する。
パッケージ基板やモジュール基板の多くは、電子部品の電極とプリント基板上のボンディングパッドがワイヤーボンディングやフリップチップボンディングなどの実装法により接続され、さらに実装された部分を覆うようにモールド樹脂にて封止されている。
例えば、光半導体装置の製造方法は、多連構成になっている基板上に、この光半導体装置を単品化するときの側面となる孔を複数形成する。次いで、金めっき等が施されためっき配線を、基板の表面から孔を介して基板の裏面に達するように形成する。基板の凹部に形成されためっき配線に、光学素子を導電性樹脂にてダイボンディングして搭載し、ワイヤーボンディングにより素子とめっき配線とを接続する。そして、エポキシ樹脂等の透光性樹脂でトランスファモールド成形にて透光性モールド体を形成する。基板は、前後左右に多連となっているので、分割ラインに沿ってダイシングすることで単独の光半導体装置を形成している。
基板の片面をモールド樹脂で封止するため、基板とモールド樹脂の剥離を改善する手段として、例えば特許文献1には、密着性の低いモールド樹脂と金めっきとの界面を通じてモールド樹脂内に残留している水分を排出してモールド樹脂の膨張を抑制する技術が提案されている。
特開2010−258483号公報
プリント基板に電子部品を実装した後に使用されるモールド樹脂は、プリント基板や電子部品とは構成成分が異なることに加え、それぞれの膨張係数に相違があるために環境によってプリント基板とモールド樹脂の間で剥離が生じることがある。
モールド樹脂は、樹脂以外にフィラーを混合させることで膨張係数を調整し、基板などの膨張係数と一致させる措置を講じてはいるものの完全とは言えず、またモールド樹脂は吸湿性が高く樹脂内への残留が原因でリフロー工程のような高温環境下ではモールド樹脂の膨張が発生し、基板との剥離が生じる問題がある。
そして特許文献1に提案されている方法は、モールド樹脂と金めっきの密着性の悪い部分をモールド樹脂内からその系外まで通じる経路を形成しているため、逆に経路に沿って外部からの汚染などを誘導する懸念がある。したがって、本質的にはモールド樹脂とプリント基板との密着性を改善する手法の確立が要望されている。
このような状況に鑑み本発明は、樹脂封止を伴う半導体装置におけるプリント基板とモールド樹脂との密着性を改善せしめたプリント基板の提供を目的とする。
本発明の第1の発明は、片面に電子部品及び引き回し用の電気回路を配し、その電子部品及び電気回路がモールド樹脂により封止されている半導体装置に用いられるプリント基板であって、そのプリント基板のモールド樹脂による封止領域に、モールド樹脂が充填される凹部を備え、その凹部が非貫通であり、その凹部底にめっき層を備えていることを特徴とするプリント基板である。
本発明の第2の発明は、両面に電子部品及び引き回し用の電気回路を配し、その電子部品及び電気回路がモールド樹脂により封止されている半導体装置に用いられるプリント基板であって、そのプリント基板のモールド樹脂による封止領域に、モールド樹脂が充填される凹部を備え、その凹部が非貫通であり、その凹部底にめっき層を備えていることを特徴とするプリント基板である。
本発明の第3の発明は、第1及び第2の発明における凹部が、電気回路の一部に形成されていることを特徴とするプリント基板である。
本発明の第の発明は、第1から第3の発明における凹部底のめっき層の表層が、プリント基板の表面層と同層であって、銅層、金層、ニッケル層、パラジウム層のいずれかの層であることを特徴とするプリント基板である。
本発明の第の発明は、片面若しくは両面にモールド樹脂が充填される凹部を有し、電子部品及び引き回し用の電気回路を配し、その電子部品、電気回路及び凹部がモールド樹脂により封止されている半導体装置に用いられるプリント基板の製造方法であって、ビア加工によりビアとモールド樹脂による封止領域に凹部を形成する工程と、ビアと凹部を、ビアフィリングめっきする工程と、引き回し用の電気回路を形成するエッチング加工の際に、樹脂による封止する側から凹部のビアフィリングめっきの一部をエッチング加工する工程を含むことを特徴とするプリント基板の製造方法である。
本発明の第の発明は、第の発明における凹部を形成する工程が、引き回し用の電気回路の一部に施されて凹部を形成することを特徴とするプリント基板の製造方法である。
金めっきされた電気回路の樹脂モールドされる面から凹部を設け、樹脂モールドする際に凹部内にもモールド樹脂の一部を充填することで密着強度が改善され、特にプリント基板とモールド樹脂の接触面に平行に作用する応力が加わった場合の強度が改善されることで、信頼性の高い半導体装置を提供することができる。
本発明の第1の発明に係るプリント基板を採用したフリップチップボンディング実装の半導体装置の平面図で、モールド樹脂による封止前の状態の半導体装置を示すものである。 図1の半導体装置の樹脂封止後の断面図で、a−a’断面である。 図1の半導体装置の樹脂封止後の断面図で、b−b’断面である。 本発明の第1の発明に係るプリント基板を採用したワイヤーボンディング実装の半導体装置の平面図で、モールド樹脂による封止前の状態の半導体装置を示すものである。 本発明の第2の発明に係るプリント基板を採用したフリップチップボンディング実装の半導体装置の断面図である。
本発明の実施形態について図面に基づいて説明する。
その詳細は、近年採用が増加しているフリップチップボンディング実装を用いて説明する。
図1は、片面のみをモールド樹脂により封止した本発明の第1の発明に係るプリント基板を採用したフリップチップボンディング実装の半導体装置20の平面図、図4は片面のみをモールド樹脂により封止した本発明の第1の発明に係るプリント基板を採用したワイヤーボンディング実装の半導体装置21の平面図、図5は両面をモールド樹脂により封止した本発明の第2の発明に係るプリント基板を採用したフリップチップボンディング実装の半導体装置20wの断面図で、図1、図4は共にモールド樹脂による封止前の状態の半導体装置を示すものである。なお、符号50が示す破線枠で囲まれた範囲は、モールド樹脂の「封止領域」を示している。
図2、図3は図1の半導体装置20の樹脂封止後の断面図で、図2はa−a’断面、図3はb−b’断面である。
図1〜図5において、半導体装置20、20w、21は、実装用プリント基板1には、電子部品2が、それに敷設される接続用バンプ3を介して、実装用プリント基板1に敷設された電子部品接続用ランド4に接続され、続いてモールド樹脂5によって電子部品2が樹脂封止され、保護されている。
図2、図3において、この電子部品2が実装された実装用プリント基板1の他方の面に敷設された外部電極6はマザーボードなどの他のプリント基板(図示せず)と接続され、さらに図2、3及び図5において、実装された電子部品2はビア7を経由して他のプリント基板(図示せず)などと電気信号を相互に授受することが可能となる。
ここで、ビア7は、実装用プリント基板1を構成する絶縁樹脂を、電子部品実装面から炭酸ガスレーザーで袋穴加工し、ビアフィリング銅めっきにて袋穴内を充填して形成する場合が多いが、その他のレーザー加工によってもなんら問題はなく、本発明では特にレーザー加工方法を限定するものではない。
続いて、実装用プリント基板1の電子部品2が実装される面には、電子部品接続用ランド4だけではなく、引き回し用の電気回路8が樹脂モールド5内に配置される場合が多い。
この引き回し用の電気回路8は、実装用プリント基板1の金属銅からなる最表面に金めっき層(図示せず)を設けて仕上げることが一般的であり、この金属銅と金めっき層との間には、ニッケルめっきによるニッケル層を設ける場合やニッケルめっきとパラジウムめっきの多層めっきによる層を設ける場合があるが、本発明では特に限定するものではない。
また、引き回し用の電気回路8の配置は、電子部品の機能を考慮された配置であればなんら限定されるものではない。
また、この金めっき層とモールド樹脂との接触界面は密着性に乏しく、モールド樹脂が吸湿し、モールド樹脂が膨張することで前記接触界面にせん断応力が加わった際に剥離が生じることが多いとされる。
そこで、本発明では、電子部品2と実装用プリント基板1の接続に関与しない引き回し用の電気回路の一部に凹部10aを形成することで樹脂モールド工程の際、モールド樹脂の一部が凹部10aに充填され、その充填されたモールド樹脂5’は、モールド樹脂5が膨張する際に発生する電気回路(金めっき層)とモールド樹脂界面にせん断応力が加わった際の剥離を防止する働きを示し、剥離を防止するものである。
この形成された凹部10、10aは、ビア7と同時にレーザー加工で形成させることが加工工程の増加を招くことがなく、コスト的にも好適である。しかし、続くビアフィリング銅めっき工程では、実装用プリント基板面にある全てのビアに対してビアフィリング銅めっき11で充填されるため、結果、凹部の内部も同様に銅めっきで充填されてしまう。
なお、ビアの径は300μm以下であることが、近年の軽薄短小化、高密度化の流れから一般的であり、凹部だけを選択的にビアフィリング銅めっきをしないようにマスキングすることは非常に困難である。
そこで、本発明では、凹部も一旦は銅めっきで充填することとし、引き回し用電気回路(図1、符号8)をエッチング法で形成する際に凹部10、10aも同時にエッチング除去することで再度凹部を形成するものである。
すなわち、引き回し用電気回路8はエッチング後にも残す必要があるために、その表面をエッチングマスクで被覆するが、その時に凹部10、10aもエッチングマスクで覆い、凹部10、10aの位置において、そのエッチングマスクを凹部の径程度の大きさに開口し、凹部10、10aの銅めっきをエッチング除去し、底部(電子部品が配される面の反対面側)にビアフィリング銅めっき11のエッチング処理により形成された銅層のめっき層11’を備えるものである。この方法により、凹部10、10aにはエッチング工程でエッチングされる量に相当する凹みが形成される。
なお、このめっき層11’の表層は、凹部10、10aの形成後に、プリント基板に表面処理が施される場合には、その表面層と同層となり、銅層、金層、ニッケル層、パラジウム層のいずれかの層である。
以上のように、樹脂モールドされる範囲内、及びその範囲内に存在する引き回し用電気回路の一部に凹部10、10aを形成することにより、その凹部10、10aの凹み部にモールド樹脂5が充填された状態(符号5’)となり、モールド樹脂5が吸湿して膨張する際に、実装用プリント基板1とモールド樹脂5との接触面に発生するせん断応力に対して十分に抵抗と成りうるため、結果として実装用プリント基板1とモールド樹脂5との剥離を防止するものである。
1 プリント基板
2 電子部品
3 バンプ
4 接続用ランド
5 モールド樹脂
5’ 凹部に充填されたモールド樹脂
6 外部電極
7 ビア
8 電気回路
10 凹部
10a 電気回路8の一部に設けられた凹部
11 ビアフィリング銅めっき
11’ ビアフィリング銅めっきのエッチング処理により形成した銅層のめっき層(凹部底を構成)
20、20w、21 本発明のプリント基板を用いた半導体装置
50 半導体装置20、21におけるモールド樹脂の封止領域

Claims (6)

  1. 片面に電子部品及び引き回し用の電気回路を配し、前記電子部品及び電気回路がモールド樹脂により封止されている半導体装置に用いられるプリント基板であって、
    前記プリント基板のモールド樹脂による封止領域に、前記モールド樹脂が充填される凹部を備え
    前記凹部が、非貫通であり、凹部底にめっき層を備えていることを特徴とするプリント基板。
  2. 両面に電子部品及び引き回し用の電気回路を配し、前記電子部品及び電気回路がモールド樹脂により封止されている半導体装置に用いられるプリント基板であって、
    前記プリント基板のモールド樹脂による封止領域に、前記モールド樹脂が充填される凹部を備え
    前記凹部が、非貫通であり、凹部底にめっき層を備えていることを特徴とするプリント基板。
  3. 前記凹部が、前記電気回路の一部に形成されていることを特徴とする請求項1又は2に記載のプリント基板。
  4. 前記凹部底のめっき層の表層が、前記プリント基板の表面層と同層であって、銅層、金層、ニッケル層、パラジウム層のいずれかの層であることを特徴とする請求項1〜のいずれか1項に記載のプリント基板。
  5. 片面若しくは両面にモールド樹脂が充填される凹部を有し、電子部品及び引き回し用の電気回路を配し、前記電子部品、電気回路及び前記凹部がモールド樹脂により封止されている半導体装置に用いられるプリント基板の製造方法であって、
    ビア加工によりビアと前記モールド樹脂による封止領域に、凹部を形成する工程と、
    前記ビアと前記凹部を、ビアフィリングめっきする工程と、
    前記引き回し用の電気回路を形成するエッチング加工の際に、樹脂による封止する側から前記凹部のビアフィリングめっきの一部をエッチング加工する工程を含むことを特徴とするプリント基板の製造方法。
  6. 前記凹部を形成する工程が、前記引き回し用の電気回路の一部に施されて凹部を形成することを特徴とする請求項に記載のプリント基板の製造方法。
JP2013145175A 2013-07-11 2013-07-11 プリント基板およびその製造方法 Expired - Fee Related JP6210533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013145175A JP6210533B2 (ja) 2013-07-11 2013-07-11 プリント基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013145175A JP6210533B2 (ja) 2013-07-11 2013-07-11 プリント基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015018934A JP2015018934A (ja) 2015-01-29
JP6210533B2 true JP6210533B2 (ja) 2017-10-11

Family

ID=52439687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013145175A Expired - Fee Related JP6210533B2 (ja) 2013-07-11 2013-07-11 プリント基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP6210533B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6523039B2 (ja) * 2015-05-13 2019-05-29 株式会社伸光製作所 プリント配線板及びその製造方法
JP7283278B2 (ja) 2019-07-17 2023-05-30 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031540U (ja) * 1989-05-26 1991-01-09
JPH06112363A (ja) * 1992-09-25 1994-04-22 Matsushita Electric Works Ltd 半導体パッケージ
KR100640335B1 (ko) * 2004-10-28 2006-10-30 삼성전자주식회사 랜드 그리드 어레이 모듈

Also Published As

Publication number Publication date
JP2015018934A (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
TWI466282B (zh) 一種影像感測模組封裝結構及製造方法
JP4800606B2 (ja) 素子内蔵基板の製造方法
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法
US9142472B2 (en) Integrated circuit and method of making
US10674604B2 (en) Printed wiring board and method for manufacturing the same
JP2008218979A (ja) 電子パッケージ及びその製造方法
US11246223B2 (en) Package apparatus
KR102223245B1 (ko) 패키징된 반도체 디바이스
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2003338518A (ja) 半導体チップのバンプ及びその製造方法
US20120211895A1 (en) Chip module and method for providing a chip module
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
TWI750451B (zh) 封裝上的印刷電路板模組
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
JP6210533B2 (ja) プリント基板およびその製造方法
US20160007463A1 (en) Electronic device module and method of manufacturing the same
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
TWI557860B (zh) 半導體封裝件及其製法
KR102040171B1 (ko) 인쇄회로기판을 이용한 반도체 패키지
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
TW201446086A (zh) 封裝結構及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170907

R150 Certificate of patent or registration of utility model

Ref document number: 6210533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees