KR102040171B1 - 인쇄회로기판을 이용한 반도체 패키지 - Google Patents

인쇄회로기판을 이용한 반도체 패키지 Download PDF

Info

Publication number
KR102040171B1
KR102040171B1 KR1020170127865A KR20170127865A KR102040171B1 KR 102040171 B1 KR102040171 B1 KR 102040171B1 KR 1020170127865 A KR1020170127865 A KR 1020170127865A KR 20170127865 A KR20170127865 A KR 20170127865A KR 102040171 B1 KR102040171 B1 KR 102040171B1
Authority
KR
South Korea
Prior art keywords
insulating body
wiring
semiconductor chip
circuit board
printed circuit
Prior art date
Application number
KR1020170127865A
Other languages
English (en)
Other versions
KR20190037974A (ko
Inventor
권용태
이준규
이재천
오동훈
심지니
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020170127865A priority Critical patent/KR102040171B1/ko
Publication of KR20190037974A publication Critical patent/KR20190037974A/ko
Application granted granted Critical
Publication of KR102040171B1 publication Critical patent/KR102040171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄회로기판이 반도체 칩과 함께 내장되는 반도체 패키지 및 그 제조방법이 개시된다. 인쇄회로기판은 반도체 칩의 패드와 연결되는 비아 및 비아 컨택을 가진다. 비아 컨택이 형성된 면과 대향하는 배면에는 하부 배선이 형성되고 하부 배선은 외부접속단자와 연결된다. 인쇄회로기판 상에 몰딩층이 형성되고, 하나의 반도체 패키지가 형성된다.

Description

인쇄회로기판을 이용한 반도체 패키지{Semiconductor Package of using the Printed Circuit Board}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 패키지 내부에 인쇄회로기판이 실장되고, 인쇄회로기판과 반도체 칩의 배선을 통해 하나의 구조 내에 다양한 배선이 수행되는 반도체 패키지에 관한 것이다.
반도체 제조공정에서 웨이퍼 또는 칩 상태의 반도체는 다양한 전자부품과 전기적으로 연결된다. 또한, 전자부품과의 전기적 연결 및 외부환경으로부터의 보호를 위해 반도체 칩은 패키지 형태로 제공된다. 전통적인 패키지는 반도체 칩 상에 형성된 패드를 이용하여 와이어 본딩이 수행되고, 와이어는 리드 프레임과 연결된다. 반도체 칩, 와이어 및 리드 프레임은 에폭시 몰딩 컴파운드로 지칭되는 몰딩재료에 의해 외부와 차폐된다.
최근 반도체 소자 또는 반도체 패키지는 경량화 및 박형화될 것이 요구되며, 이러한 요구를 만족하기 위해 웨이퍼 레벨의 패키지가 제안된 바 있다. 또한, 하나의 반도체 칩은 다양한 동작을 수행할 필요가 있으며, 외부와의 입출력 단자의 수는 증가하는 경향이 있다. 따라서, 신호라인의 수가 증가함에 따라 반도체 칩의 표면 상에 형성되는 패드들의 수도 증가한다.
증가된 패드들에도 불구하고, 반도체 패키지 사이즈는 일정하게 유지되거나 박형화되어야 한다. 이를 위해 팬-아웃 타입의 패키지가 제안된 바 있다. 팬-아웃 타입의 패키지는 반도체 칩이 차지하는 영역 이외에 형성된 범프 또는 볼 등의 외부접속단자를 가진다. 즉, 외부접속단자가 형성되는 영역은 반도체 칩이 차지하는 영역의 외곽에도 형성되는 특징이 있다. 또한, 반도체 칩의 패드와 외부접속단자 사이의 전기적 연결을 위해 재배선층이 사용된다.
재배선층의 사용은 다수개의 패드들을 가지는 반도체 패키지에서 유용한 수단이 된다. 다만, 백그라인딩을 통해 경량화 및 박형화된 반도체 칩은 약한 기계적 강도를 가진다. 제조공정에서 반도체 칩은 몰딩되고 몰딩재에 의해 기계적 강도가 보완되고 있다.
상술한 재배선층을 이용하는 반도체 패키지는 제조공정상 기계적 강도의 보완은 몰딩재에 의해 수행된다. 몰딩재는 절연성 고분자 소재에 실리카 입자가 혼입된 것으로 약한 기계적 강도를 가지므로 반도체 패키지의 기계적 강도는 충분치 못하다.
또한, 반도체 칩의 전면에 형성된 패드는 반도체 칩의 배면 영역에 형성된 외부접속단자와 전기적으로 연결될 필요가 있다. 이를 위해서는 반도체 칩의 전면 영역과 배면 영역을 관통하고, 이를 전기적으로 연결하는 비아가 형성될 필요가 있다. 비아의 형성은 기 형성된 인터포저에 이를 관통하는 비아홀을 형성하고, 비아홀을 도전재로 매립하는 비아를 형성함에 의해 달성될 수 있다. 다만, 인터포저는 개별화된 상태로 반도체 패키지에 제공되고, 실리콘 등의 재질을 가진다. 제조공정에서 인터포저는 반도체 칩과 함께 몰딩되며, 전기적 연결을 위해 비아를 오픈하여야 하는 공정상의 부담이 다른다.
또한, 외부접속단자와 비아를 연결하기 위해 몰딩재에 대한 재배선 공정이 추가적으로 요구된다. 이는 반도체 패키지의 제조공정 상 매우 부담이 따르며, 패키지 제조공정에서 수율을 저하시키는 일 요인이 된다.
즉, 추가적인 배선 공정이 진행됨에 따라 반도체 패키지의 불량률은 상승하는 경향이 있다.
본 발명이 이루고자 하는 제1 기술적 과제는 반도체 패키지가 인쇄회로기판을 수용하고, 인쇄회로기판 내부 또는 상부에 반도체 칩이 하나의 패키지로 일체화되는 반도체 패키지를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 반도체 패키지의 제조방법을 제공하는데 있다.
상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 양면을 관통하는 배선을 가지는 배선부 및 표면으로부터 함몰된 수용부를 가지는 인쇄회로기판; 상기 인쇄회로기판의 수용부 내에 배치되고, 상기 배선부로 둘러싸이는 반도체 칩; 상기 반도체 칩의 측면과 상기 배선부 사이의 이격공간을 매립하는 몰딩부; 상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 배선부에 연결하는 재배선층; 및 상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하는 반도체 패키지를 제공한다.
본 발명의 상기 제1 기술적 과제는, 양면을 관통하는 배선을 가지고 상호간에 이격공간을 가지는 배선부 및 표면으로부터 함몰된 영역을 가지는 인쇄회로기판; 상기 인쇄회로기판의 수용부 내에 배치되고, 상기 배선부의 측면에 배치되는 반도체 칩; 상기 반도체 칩의 측면과 상기 배선부 사이의 이격공간 및 상기 배선부들 사이의 이격공간을 매립하는 몰딩부; 상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 배선부에 연결하는 재배선층; 및 상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하는 반도체 패키지의 제공을 통해서도 달성된다.
또한, 본 발명의 제1 기술적 과제는 양면을 관통하는 배선을 가지는 인쇄회로기판; 상기 인쇄회로기판 상에 형성된 컨택 포스트; 상기 컨택 포스트의 측면 및 상기 인쇄회로기판 상에 배치되는 반도체 칩; 상기 반도체 칩의 측면과 상기 컨택 포스트 사이의 이격공간 및 상기 건택 포스트들 사이의 이격공간을 매립하는 몰딩부; 상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 인쇄회로기판의 배선에 연결하는 재배선층; 및 상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하는 반도체 패키지의 제공을 통해서 달성된다.
상술한 제2 기술적 과제를 달성하기 위한 본 발명은, 절연성을 가지는 절연 바디의 표면 상에 배선, 컨택 또는 외부접속단자가 형성된 인쇄회로기판을 제공하는 단계; 상기 인쇄회로기판의 표면 일부를 식각하여 표면으로부터 함몰된 수용부 및 잔류하는 배선부를 형성하는 단계; 상기 수용부에 반도체 칩을 배치하는 단계; 상기 반도체 칩의 측면과 배선부 사이의 이격공간을 매립하는 몰딩부를 형성하는 단계; 및 상기 반도체 칩, 상기 몰딩부 및 상기 배선부 상에 재배선층을 형성하는 단계를 포함하는 반도체 패키지의 제조방법을 제공하는데 있다.
또한, 본 발명의 상기 제2 기술적 과제는, 절연성을 가지는 절연 바디를 관통하는 비아, 상기 비아 상에 형성된 비아 컨택, 상기 비아 컨택에 대향하고 상기 비아에 연결된 하부 배선 및 상기 하부 배선에 연결된 외부접속단자가 형성된 인쇄회로기판을 제공하는 단계; 상기 인쇄회로기판의 상기 비아 컨택 상에 표면으로부터 돌출된 컨택 포스트를 형성하는 단계; 상기 컨택 포스트 사이의 이격공간에 반도체 칩을 배치하는 단계; 상기 반도체 칩의 측면과 컨택 포스트 사이의 이격공간을 매립하는 몰딩부를 형성하는 단계; 및 상기 반도체 칩, 상기 몰딩부 및 상기 컨택 포스트 상에 재배선층을 형성하는 단계를 포함하는 반도체 패키지의 제조방법의 제공을 통해서도 달성된다.
상술한 본 발명에 따르면, 인쇄회로기판 내에 비아, 비아 컨택 및 하부 배선이 형성된다. 통상이 비아 및 비아 컨택은 재배선층의 형성시 다른 배선층의 형성과 함께 제작된다. 특히, 비아는 비아홀을 매립하는 공정이므로 공정을 통한 불량의 발생가능성이 높다. 종래에는 이를 해결하기 위해 별도의 인터포저 등을 사용하여 왔으나, 이 또한 인터포저 내에서 반도체 칩의 이격의 유동성으로 인한 불량이 발생된다. 본 발명에서는 인쇄회로기판 자체가 비아 및 비아 컨택을 가지고, 반도체 칩 상에 간단한 재배선 공정을 통해 복잡하고 다양한 배선을 구현할 수 있다.
또한, 반도체 패키지에 대한 박형화 요구는 증가하고 있다. 패키지가 박형화될 경우, 패키지가 가지는 기계적 강도는 감소한다. 이는 패키지의 기계적 강도를 위해 도입되는 몰딩재의 두께가 감소하는데 기인한다. 이를 해결하기 위해 반도체 칩의 외곽에 프레임을 배치하나, 반도체 칩의 상하부로 기계적 응력이 작용할 경우, 반도체 패키지는 쉽게 손상된다. 이러한 문제는 본 발명에서 패키지에 인쇄회로기판이 도입됨을 통해 해결된다. 인쇄회로기판은 단층 또는 다층의 배선구조를 가질 수 있으며, 인쇄회로기판의 가공 등을 통해 인쇄회로기판의 함몰된 부위 또는 인쇄회로기판 상에 반도체 칩이 배치되고 실장될 수 있다. 이를 통해 외부에서 인가되는 기계적 응력에도 신뢰성있는 반도체 패키지를 제작할 수 있다.
특히, 반도체 칩은 집적화가 진행됨에 따라 패드의 수가 증가하고, 외부접속단자의 수도 증가한다. 패드와 외부접속단자를 연결하기 위한 배선의 수도 증가할 수 밖에 없다. 본 발명의 실시예들에서는 인쇄회로기판의 배면 등에 배선들이 배치되고, 인쇄회로기판을 관통하는 복수개의 비아들이 형성되어 배선 공정이 용이해진다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지의 단면도이다.
도 2 내지 도 6은 본 발명의 제1 실시예에 따라 상기 도 1의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 제1 실시예에 따른 다른 반도체 패키지의 단면도이다.
도 8 내지 도 12는 본 발명의 제1 실시예에 따라 상기 도 7의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 13은 본 발명의 제2 실시예에 따른 반도체 패키지의 단면도이다.
도 14 내지 도 18은 본 발명의 제2 실시예에 따라 상기 도 13의 반도체 패키지의 제조방법을 설명하기 위한 단면도들 및 사시도이다.
도 19는 본 발명의 제2 실시예에 따른 다른 반도체 패키지의 단면도이다.
도 20 내지 도 24는 본 발명의 제2 실시예에 따라 상기 도 19의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 25는 본 발명의 제2 실시예에 따른 또 다른 반도체 패키지의 단면도이다.
도 26 내지 도 30은 본 발명의 제2 실시예에 따라 상기 도 25의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지의 단면도이다.
도 1을 참조하면, 인쇄회로기판(100), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)가 제공된다.
상기 인쇄회로기판(100)은 몰딩부(300) 및 반도체 칩(200)을 수용하고, 인쇄회로기판(100)의 전면과 배면을 전기적으로 연결하여 반도체 칩(200)의 패드(210)가 외부접속단자(500)와 전기적 연결이 이루어지도록 한다. 이를 위해 인쇄회로기판(100)은 수용부(110) 및 배선부(120)를 가진다.
수용부(110)는 인쇄회로기판(100)의 표면으로부터 함몰된 형상을 가지고, 절연 바디(121)가 신장된 형태로 제공된다. 상기 수용부(110)에는 반도체 칩(200) 및 몰딩부(300)가 수용된다.
배선부(120)는 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다. 배선부(120)는 반도체 칩(200) 및 몰딩부(300)의 외곽의 적어도 일부를 둘러싸는 형태로 제공된다. 배선부(120)를 통해 반도체 칩(200)의 패드(210)는 외부접속단자(500)와 전기적으로 연결되고, 재배선 공정도 배선부(120)의 표면을 통해 형성될 수 있다.
이를 위해 절연 바디(121)를 관통하는 비아홀이 형성되고, 비아홀을 매립하는 비아(122)가 형성된다. 상기 비아(122)의 상부에는 비아 컨택(123)이 형성되고, 비아(122)의 하부에는 하부 배선(124)이 형성된다. 비아 컨택(123)은 재배선층(400)과 전기적으로 연결되고, 하부 배선(124)은 외부접속단자(500)와 전기적으로 연결된다. 또한, 상기 하부 배선(124)은 절연 바디(121)에 매립된 형태로 제공될 수 있다.
즉, 배선부(120)의 제1면 상에는 재배선층(400)이 형성되고, 제1면에 대향하는 제2면 상에는 외부접속단자(500)가 형성된다. 제2면 상에 형성되는 외부접속단자(500)는 제2면으로부터 함몰된 부위를 통해 노출된 하부 배선(124) 상에 형성된다. 즉, 하부 배선(124)은 인쇄회로기판(100)의 제2면으로부터 매몰된 형태로 제공되고, 특정 부위에서 인쇄회로기판(100)은 하부 배선(124)의 일부를 노출한다. 노출된 하부 배선(124) 상에는 외부접속단자(500)가 형성된다.
반도체 칩(200)은 인쇄회로기판(100)의 수용부(110) 내에 수용된다. 또한, 반도체 칩(200)의 배면은 칩 고정층(220)을 통해 수용부(110)에 고정된다. 반도체 칩(200)은 제1면 및 상기 제1면에 대향하는 제2면을 가지며, 제1면 상에는 패드(210)가 형성되고, 제2면은 칩 고정층(220)과 접합된다.
반도체 칩(200)의 측면과 인쇄회로기판(100)의 배선부(120)의 측면 사이의 이격공간은 몰딩부(300)로 충진된다. 충진된 몰딩부(300)는 반도체 칩(200)의 측면을 둘러싸는 양상으로 형성됨이 바람직하다.
재배선층(400)은 제1 유전층(410) 및 제1 배선라인(420)을 포함한다.
먼저, 제1 유전층(410)은 절연성 물질로 구성되며, 필름의 형태로 제공될 수 있다. 또한, 제1 유전층(410)은 반도체 칩(200)의 패드(210)를 노출하고, 상기 인쇄회로기판(100)의 비아 컨택(123)을 오픈하고, 반도체 칩(200)의 활성 영역을 차폐한다.
제1 배선라인(420)은 제1 유전층(410) 상에 형성된다. 제1 배선라인(420)의 일부는 반도체 칩(200)의 패드(210)를 노출하는 제1 유전층(410)의 개방 공간을 매립하여 반도체 칩(200)의 패드(210)와 연결된다. 또한, 상기 제1 배선라인(420)은 인쇄회로기판(100)의 배선부(120)를 구성하는 비아 컨택(123)과 전기적으로 연결된다.
또한, 제1 배선라인(420)의 상부에는 제2 유전층이 형성될 수 있다. 제2 유전층은 제1 배선라인(420)을 차폐하는 양상으로 제공된다. 다만, 실시의 형태에 따라 상기 제2 유전층(430)은 제1 배선라인(420)의 일부를 개방할 수 있으며, 개방된 영역 및 제2 유전층(430) 상에는 추가적인 배선라인이 형성될 수 있다.
외부접속단자(500)는 인쇄회로기판(100)의 배면 영역에 형성된다. 즉, 인쇄회로기판(100)의 제2면과 동일 평면을 형성하거나, 인쇄회로기판(100)의 제2면으로부터 돌출되거나 함몰된 형태로 외부접속단자(500)가 형성된다.
도 2 내지 도 6은 본 발명의 제1 실시예에 따라 상기 도 1의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 인쇄회로기판(100)이 제공된다. 인쇄회로기판(100)은 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다.
절연 바디(121)는 인쇄회로기판(100)의 절연성을 제공하며, 반도체 패키지의 기계적 강도를 보장하거나 필요에 따라 가요성을 부여하여 반도체 패키지의 제조공정에서 작업성을 향상할 수 있는 재료로 선택된다. 절연 바디(121)는 통상의 인쇄회로기판의 재질을 가진다. 이를 위해 FR-1, FR-2, FR-4 또는 FR-5의 재질이 사용될 수 있으며, 통상 에폭시 계열의 소재가 사용되거나 에폭시와 글라스가 혼합된 재질이 사용될 수 있다. 이외에도 가요성 재질로 절연 바디가 사용될 수 있으며, 가요성을 위해 폴리이미드 필름이 사용될 수 있다. 이하 다른 실시예에서도 본 실시예에 언급한 절연 바디(121)의 재질은 동일하게 적용된다.
상기 절연 바디(121)를 관통하여 비아(122)가 형성된다. 상기 비아(122)는 절연 바디(121)를 관통하는 비아홀을 완전히 충진하는 형태로 제공되거나, 비아홀의 외곽을 감싸는 형태로 제공될 수 있다. 또한, 비아(122)의 상부에는 비아 컨택(123)이 제공된다. 비아 컨택(123)은 비아(122)와 물리적으로 연결되고, 비아(122)와 일체화며, 동일 재질로 제공됨이 바람직하다.
또한, 비아(122)의 하부에는 하부 배선(124)이 형성된다. 하부 배선(124)은 비아(122)로부터 일정 거리 신장된 형태로 제공될 수 있으며, 하부 배선(124)은 외부로 노출된다. 노출된 부위에는 외부접속단자(500)가 형성된다.
상기 절연 바디(121)는 인쇄회로기판(100)의 제조공정 상 구분된 형태로 제공될 수 있다. 즉, 제1 절연 바디(101)와 제2 절연 바디(111)로 절연 바디(121)가 구성될 수 있다.
설명의 편의상 본 실시예의 도 1에서는 제1 절연 바디(101) 및 제2 절연 바디(111)를 절연 바디(121)로 통칭한다. 상기 제1 절연 바디(101)는 제2 절연 바디(111)와 동일 물질로 구성될 수 있으며, 필요에 따라 상기 제1 절연 바디(101)는 일정한 경도를 가진 비가요성 재질이 사용되고, 제2 절연 바디(111)는 가요성 재질을 가질 수 있다.
제1 절연 바디(101)를 관통하여 비아(122)가 형성되고, 비아(122)의 상부면에 형성되는 비아 컨택(123)의 하부는 제1 절연 바디(101)와 동일 평면을 형성한다. 또한, 비아(122)의 하부면과 접촉하는 하부 배선(124)은 제1 절연 바디(101)의 배면 상에 형성된다.
상기 제1 절연 바디(101) 상에는 제2 절연 바디(111)가 형성될 수 있다. 제2 절연 바디(111)는 제1 절연 바디(101) 상에 형성된 비아 컨택(122) 또는 하부 배선(124)의 일부를 차폐하는 양상으로 형성된다. 특히, 상기 제2 절연 바디(111)는 비아 컨택(122)의 상부면과 동일 평면을 형성할 수도 있다. 또한, 제2 절연 바디(111)는 하부 배선(124)의 일부를 노출하고 노출된 부위에는 외부접속단자(500)가 형성된다.
다만, 상기 외부접속단자(500)는 상기 도 2의 단계에서 제공되지 않고, 이후의 단계에서 형성될 수도 있다.
또한, 상기 외부접속단자(500)는 오픈된 제2 절연 바디(111)를 통해 하부 배선(124)과 전기적으로 연결된다.
도 3을 참조하면, 상기 도 2에서 제공된 인쇄회로기판에 대한 식각 공정을 통해 인쇄회로기판의 중심부의 일부를 제거한다. 즉, 인쇄회로기판의 제1면으로부터 식각을 통해 절연 바디(121)의 내부를 노출하여, 수용부(110)를 형성한다.
이를 통해 절연 바디(121)의 표면으로부터 함몰된 수용부(110)가 형성되고, 수용부(110)의 외곽을 둘러싸는 배선부(120)가 형성된다. 배선부(120)는 상기 도 2에서 제공된 인쇄회로기판에서 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)이 잔류하는 양상으로 제공된다.
도 4를 참조하면, 상기 도 3의 구조물은 제1 캐리어 기판(10) 상에 실장된다. 제1 캐리어 기판(10) 상에는 제1 접착층(11)이 형성된다. 따라서, 도 3의 인쇄회로기판은 제1 접착층(11)에 고정된다.
이어서, 수용부(110)의 노출된 절연 바디(121) 표면에 칩 고정층(220)이 형성된다. 상기 칩 고정층(220)은 접착성 또는 점착성의 특징을 가지며, 필름의 형태 또는 접착/점착성 페이스트의 형태로 제공될 수 있다. 또한, 상기 칩 고정층(220)은 절연성의 특징을 가짐이 바람직하다.
또한, 반도체 칩(200)은 제2 캐리어 기판(20)에 접착된다. 제2 캐리어 기판(20)과 반도체 칩(200)의 접착을 위해 제2 캐리어 기판(20) 상에는 제2 접착층(21)이 형성된다. 제2 접착층(21)은 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면과 접한다. 반도체 칩(200)이 접착된 제2 캐리어 기판(20)은 칩 고정층(220)이 형성된 수용부(110) 상에 배치되고, 일정한 압력으로 칩 고정층(220)에 반도체 칩(200)을 부착한다.
바람직하게는 제2 접착층(21)이 형성된 제2 캐리어 기판(20)은 인쇄회로기판의 배선부(120)의 최상면인 제1면과 접함이 바람직하다. 이를 통해 배선부(120)의 제1면은 반도체 칩(200)의 패드(210)와 동일 평면을 형성할 수 있다. 제조과정에서 반도체 칩(200) 하부의 칩 고정층(220)이 절연성 페이스트인 경우, 칩 고정층(220)은 반도체 칩(200)의 배면으로부터 일부 돌출될 수 있다.
상기 도 4의 공정을 통해 반도체 칩(200)은 수용부(110) 내에 배치되고, 반도체 칩(200)의 패드(210)는 인쇄회로기판의 제1면과 동일 평면을 형성할 수 있다.
도 5를 참조하면, 반도체 칩(200)의 상부에 배치된 제2 캐리어 기판은 제거된다. 따라서, 반도체 칩(200)의 제1면과 인쇄회로기판의 제1면은 노출된다. 또한, 반도체 칩(200)과 인쇄회로기판의 배선부(120) 사이의 이격공간인 수용부의 여백도 노출된다.
이어서, 반도체 칩(200) 및 인쇄회로기판 상에 몰딩 마스크(30)가 배치된다. 상기 몰딩 마스크(30)는 반도체 칩(200)의 제1면에 소정 간격으로 이격되어 배치될 수 있으며, 반도체 칩(200)의 제1면과 접할 수 있다. 다만, 몰딩 마스크(30)는 반도체 칩(200)의 측면과 배선부(120)의 측면 사이의 이격공간에 상응하는 홀이 형성되고, 형성된 홀을 통해 몰딩재가 투입된다. 상기 몰딩재는 액상의 형태를 가지며, 몰딩재는 반도체 칩(200)의 측면과 배선부(120) 사이의 이격공간을 매립한다. 이격공간을 매립하는 몰딩재에 의해 몰딩부(300)가 형성된다. 상기 몰딩부(300)는 반도체 칩(200)의 패드(210)와 동일 평면을 형성함이 바람직하다.
도 6을 참조하면, 몰딩 마스크가 제거되고, 노출된 반도체 칩(200)의 제1면 및 인쇄회로기판의 제1면 상에 재배선층(400)이 형성된다. 재배선층(400)의 형성을 위해 반도체 칩(200) 및 배선부(120)를 차폐하는 제1 유전층(410)이 형성된다. 제1 유전층(410)은 절연물의 증착 또는 절연성 필름의 부착을 통해 형성될 수 있다. 또한, 제1 유전층(410)의 일부 제거를 통해 반도체 칩(200) 상의 패드(210) 또는 배선부(120)의 비아 컨택(123)은 오픈될 수 있다.
제1 유전층(410)에 의해 오픈된 패드(210) 또는 비아 컨택(123)에는 제1 배선라인(420)이 형성된다. 상기 제1 배선라인(420)은 제1 유전층(410) 상에도 형성된다. 이외 제1 배선라인(420)의 상부에 새로운 유전층인 제2 유전층(430)이 형성되고, 새로운 배선라인인 제2 배선라인이 형성될 수도 있다.
상술한 재배선층(400)에 의해 반도체 칩(200)의 패드(210)와 비아 컨택(123)은 전기적으로 연결된다. 또한, 비아 컨택(123)은 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.
마지막으로 원장 기판 형태의 상기 도 6에 개시된 구조물에 대해 패키지 단위로의 분리작업이 진행된다. 분리작업을 통해 개별적인 반도체 패키지로 형성된다.
실시의 형태에 따라 외부접속단자(500)의 형성은 도 6의 과정에서 형성될 수 있다. 즉, 하부에 형성된 제1 캐리어 기판(10)을 제거하고, 인쇄회로기판의 절연 바디(121)를 통해 오픈된 하부 배선(124) 상에 외부접속단자(500)가 형성될 수 있다. 통상의 하부 배선 또는 재배선은 증착 공정 또는 프린팅 공정에 유리한 Cu, Al, Ag 또는 이들이 합금이 사용될 수 있다. 또한, 외부접속단자는 단자들 사이의 전기적 접합에 유리한 Cu 등이 사용될 수 있으며, Ni 또는 Cr로 도금될 수 있으나 반드시 이에 한정되지 않고, 전기적 연결이 수행될 수 있는 재질이라면 선택가능할 것이다. 외부접속단자(500)의 생성과 재질은 이하 다른 형태의 패키지 구조나 다른 실시예에서 동일하게 적용된다.
도 7은 본 발명의 제1 실시예에 따른 다른 반도체 패키지의 단면도이다.
도 7을 참조하면, 본 실시예의 반도체 패키지는 인쇄회로기판(100), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)를 가진다.
반도체 칩(200), 재배선층(400) 및 외부접속단자(500)의 구성은 상기 도 1에 개시된 바와 동일하다. 다만, 인쇄회로기판(100) 및 몰딩부(300)의 구성은 상기 도 1에 비해 상이한 구성을 가진다.
인쇄회로기판(100)은 수용부(110)와 배선부(120)를 가진다.
수용부(110)에는 반도체 칩(200)이 수용되고, 몰딩부(300)를 구성하는 몰딩재가 공급되는 몰딩재 공급공(230)이 형성된다. 몰딩재 공급공(230)은 상기 인쇄회로기판(100)을 관통하면 형성된다. 다만, 몰딩재 공급공(230)은 반도체 칩(200)이 수용되는 수용부(110)의 면적을 초과할 수 없으며, 수용부(110)의 상부 영역에 대해 중심 부위에 형성됨이 바람직하다. 또한, 배선부(120)는 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다. 배선부(120)의 구성은 상기 도 1에 도시된 바와 동일하다.
다만, 배선부(120)의 하부 배선(124)은 수용부(110)에 구비된 몰딩재 공급공(230)에 의해 그 배치구조가 제약받을 수 있다.
몰딩부(300)는 몰딩재 공급공(230)을 충진하고, 반도체 칩(200)의 측면 및 배면과 인쇄회로기판(100)의 수용부(110) 사이의 이격공간을 충진한다. 따라서, 반도체 칩(200)의 배면인 제2면은 몰딩부(300)에 접하는 양상으로 제공된다. 따라서, 반도체 칩(200)의 제2면은 수용부(110)의 절연 바디(121)의 저면과 이격 공간을 형성하고, 그 이격 공간은 몰딩부(300)로 충진된다.
도 8 내지 도 12는 본 발명의 제1 실시예에 따라 상기 도 7의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 8을 참조하면, 인쇄회로기판(100)이 제공된다. 인쇄회로기판(100)에는 몰딩재 공급공(230)이 형성된 상태이다. 상기 몰딩재 공급공(230)은 단면도 상으로는 인쇄회로기판(100)을 분리하는 것으로 도시되나, 평면도로 표현할 경우, 대략 사각형 또는 원형의 인쇄회로기판(100)에 적어도 하나의 관통공이 형성된 것으로 도시된다. 따라서, 개시된 인쇄회로기판(100)은 분리된 상태가 아니며, 중심부위에 몰딩재 공급공(230)이 형성된 것으로 이해되어야 한다. 또한, 상기 몰딩재 공급공(230)은 하나 이상 구비될 수 있으므로 복수개의 몰딩재 공급공(230)이 형성될 수도 있다.
인쇄회로기판(100)에는 제1 절연바디(101) 및 제2 절연바디(111)를 포함하는 절연바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 포함한다. 또한, 제2 절연바디(111)에 의해 오픈되는 영역에 외부접속단자(500)가 형성될 수 있다.
도 9를 참조하면, 인쇄회로기판(100)에 대한 식각이 수행되고, 수용부(110)가 형성된다. 수용부(110)의 측면에서는 비아(122) 등이 형성된 상태이다. 수용부(110)는 인쇄회로기판(100)의 중심 영역의 표면으로부터 함몰된 상태로 제공되며, 하부에는 절연 바디(121)가 노출되고, 수용부(110)의 공간은 몰딩재 공급공(230)과 연결된다. 다만, 수용부(110)의 저면은 절연성을 가진 절연 바디(121)의 일부가 노출될 필요가 있다.
도 10을 참조하면, 제1 접착층(11)이 형성된 제1 캐리어 기판(10) 상에 반도체 칩(200)이 배치된다. 제1 접착층(11)에 의해 반도체 칩(200)은 제1 캐리어 기판(10) 상에서 유동성이 상실되어 부착된다. 또한, 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면은 제1 캐리어 기판(10)을 향하도록 배치된다.
이어서, 반도체 칩(200)이 배치된 제1 캐리어 기판(10) 상에 상기 도 9의 인쇄회로기판을 배치한다. 인쇄회로기판의 제1면은 제1 캐리어 기판(10)을 향하고, 인쇄회로기판에 대향하는 제2면은 제1 캐리어 기판(10)을 대향하도록 배치된다. 또한, 인쇄회로기판의 수용부(110)의 공간 내에는 반도체 칩(200)이 배치되도록 한다. 이를 통해 인쇄회로가판의 수용부(110)와 반도체 칩(200)의 측면 및 배면 사이에는 이격공간이 형성된다. 또한, 이격공간과 연결되어 몰딩재 공급공(230)은 상부를 향해 노출된다.
도 11을 참조하면, 상기 도 10의 구조물 상에 몰딩 마스크(30)가 도입된다. 몰딩 마스크(30)는 홀을 가지며, 상기 홀은 몰딩재 공급공과 대응되어 설치된다. 즉, 몰딩 마스크(30)의 홀은 몰딩재 공급공과 일치되는 위치 또는 평면상으로 동일한 위치에 생성된다. 몰딩 마스크(30)의 홀을 통해 몰딩재가 투입되며, 투입된 몰딩재는 몰딩재 공급공을 통해 수용부와 반도체 칩(200) 사이의 이격공간을 충진한다. 따라서, 반도체 칩(200)의 패드(210), 몰딩부(300) 및 인쇄회로기판의 배선부(120)는 동일 평면을 형성한다. 공급되는 몰딩재는 몰딩재 공급공을 충진한다.
또한, 인쇄회로기판의 배면인 제2면과 몰딩부(300)는 동일 평면을 형성할 수 있다.
도 12를 참조하면, 몰딩 마스크와 제1 캐리어 기판은 제거되고, 인쇄회로기판의 제2면은 제2 접합층(21)이 구비된 제2 캐리어 기판(20) 상에 배치된다. 제2 접합층(21)을 통해 반도체 칩(200)이 실장된 인쇄회로기판은 제2 캐리어 기판(20) 상에 부착된다. 또한, 제1 캐리어 기판의 제거를 통해 반도체 칩(200)의 패드(210), 몰딩부(300) 및 인쇄회로기판의 배선부(120)의 제1면은 노출된다.
상기 노출된 패드(210), 몰딩부(300) 및 배선부(120) 상에 재배선층(400)이 형성된다. 재배선층(400)의 형성은 상기 도 6에서 설명된 바와 동일하다. 즉, 반도체 칩(200)의 일부 등을 차폐하는 제1 유전층(410)이 형성되고, 제1 유전층(410) 상에는 패드(210) 및 비아 컨택(123)을 전기적으로 연결하는 제1 배선라인(420)이 형성될 수 있다. 또한, 제1 배선라인(420)을 차폐하는 제2 유전층(430)이 형성되며, 실시의 형태에 따라 제2 유전층(430) 상에 별도의 배선라인이 형성될 수도 있다.
이후에는 반도체 패키지의 개별화 공정을 통해 원장 단위의 반도체 패키지를 개별적으로 분리한다. 이를 통해 상기 도 7의 반도체 패키지를 얻을 수 있다.
본 실시예에서 반도체 패키지에는 인쇄회로기판이 포함된다. 인쇄회로기판은 비아, 비아 컨택 및 하부 배선을 가진다. 인쇄회로기판은 다양한 형태의 배선이 형성될 수 있으며, 반도체 칩이 가지는 다수의 패드에 대한 전기적 연결을 효과적으로 수행할 수 있다. 또한, 몰딩부에 의해 제공되는 패키지의 경도가 약할 경우, 제공되는 인쇄회로기판은 반도체 패키지의 기계적 강도를 제공하여 다른 회로와의 전기적 연결을 위한 적용이 용이해진다.
제2 실시예
도 13은 본 발명의 제2 실시예에 따른 반도체 패키지의 단면도이다.
도 13을 참조하면, 본 실시예의 반도체 패키지는 인쇄회로기판(100), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)를 가진다.
인쇄회로기판(100)의 재질은 상술한 제1 실시예와 동일하다. 또한, 상기 인쇄회로기판(100)은 수용부(110) 및 배선부(120)를 가진다.
수용부(110)에는 반도체 칩(200)이 실장되고, 수용부(110)의 이격공간은 몰딩부(300)로 충진된다. 반도체 칩(200)의 배면인 제2면은 칩 고정층(220)을 통해 수용부(110)의 절연 바디(121)와 접합된다.
또한, 수용부(110)의 적어도 하나의 측면에는 배선부(120)가 형성된다. 상기 배선부(120)는 복수개로 형성될 수 있으며, 각각의 배선부(120)는 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다. 또한, 하나의 배선부(120)는 적어도 하나의 비아(122) 및 비아 컨택(123)을 가짐이 바람직하다. 상기 배선부(120)의 절연 바디(121)는 수용부(110)까지 신장되며, 수용부(110)는 절연 바디(121)의 표면으로부터 함몰된 상태로 제공된다.
또한, 인접한 배선부(120) 사이에는 이격공간이 형성된다. 상기 배선부(120)는 반도체 칩(200)의 적어도 하나의 측면 영역에 배치될 수 있으며, 상기 도 13에서는 반도체 칩(200)의 2개의 측면 영역에 형성된 것으로 도시되나 이에 한정되지 않는다.
또한, 상기 배선부(120)는 수용부(110)의 저면으로부터 상부를 향해 돌출된 형태로 제공된다. 상기 배선부(120)는 반도체 칩(200)의 제1면 상에 형성된 패드(210)와 외부접속단자(500) 사이의 전기적 연결을 위해 비아 컨택(123), 비아(122) 및 하부 배선(124)을 가지고, 상기 배선부(120)의 제1면은 몰딩부(300) 또는 반도체 칩(200)의 패드(210)와 동일 평면을 형성함이 바람직하다.
배선부(120)의 제1면 및 반도체 칩(200)의 패드(210) 상에는 재배선층(400)이 형성된다. 재배선층(400)은 제1 유전층(410), 제1 배선라인(420) 및 제2 유전층(430)을 가진다. 제1 유전층(410)은 반도체 칩(200)의 일부, 몰딩부(300)의 적어도 일부 및 배선부(120)의 일부를 차폐하고, 패드(210) 및 비아 컨택(123)을 오픈할 수 있다. 또한, 제1 유전층(410) 상에 형성되는 제1 배선라인(420)은 제1 유전층(410)에 의해 오픈된 패드(210) 및 비아 컨택(123)을 전기적으로 연결한다. 이를 위해 제1 배선라인(420)은 제1 유전층(410) 상에 형성되고, 몰딩부(300)를 가로질러 형성된다. 이외, 제1 배선라인(420) 상에는 제2 유전층(430) 및 제2 배선라인 등이 추가로 형성될 수 있다.
배선부(120)의 비아(122)의 하부 영역과 연결된 하부 배선(124)은 절연 바디(121)의 저면을 따라 형성되며, 일부는 절연 바디(121)에 의해 매립된 양상으로 제공된다. 또한, 절연 바디(121)에 의해 오프된 하부 배선(124) 상에는 외부접속단자(500)가 형성된다. 상기 외부접속단자(500)는 인쇄회로기판(100)의 배면과 동일 평면을 이루거나 인쇄회로기판(100)의 배면인 제2면으로부터 일정 부분 함몰된 형태로 제공되거나 돌출된 형태로 제공될 수 있다.
도 14 내지 도 18은 본 발명의 제2 실시예에 따라 상기 도 13의 반도체 패키지의 제조방법을 설명하기 위한 단면도들 및 사시도이다.
도 14를 참조하면, 인쇄회로기판(100)이 제공된다.
인쇄회로기판(100)은 절연 바디(121), 절연 바디(121)를 관통하는 비아(122), 비아 컨택(123) 및 하부 배선(124)을 가진다.
절연 바디(121)는 제조공정 상 제1 절연 바디(101) 및 제2 절연 바디(111)로 구성될 수 있다. 즉, 제1 절연 바디(101)를 관통하여 비아(122)가 형성되고, 제1 절연 바디(101)의 표면 상에 비아 컨택(123) 및 하부 배선(124)이 형성된다.
또한, 비아 컨택(123)의 일부는 제2 절연 바디(111)에 의해 매립될 수 있으며, 하부 배선(124)의 일부는 제2 절연 바디(111)에 의해 매립된다. 제2 절연 바디(111)에 의해 오픈된 하부 배선 영역 상에는 외부접속단자(500)가 형성된다.
도 15를 참조하면, 인쇄회로기판(100)의 식각을 통해 인쇄회로기판(100)의 수용부(110) 및 배선부(120)가 형성된다.
상기 인쇄회로기판(100)의 식각을 위해 비아 컨택(123) 및 비아 컨택(123) 주변의 절연 바디(121)를 커버하는 마스크층(40)이 형성될 수 있다. 식각을 통해 비아(122)가 형성된 영역 사이의 절연 바디(121)의 일부는 제거될 수 있다. 또한, 식각을 통해 배선부(120)는 복수개로 형성되며, 배선부들(120) 사이에는 이격공간이 형성될 수 있다.
이외에도 마스크층(40)의 사용없이 마이크로 드릴링 등 다양한 공법을 통해 수용부(110)가 형성될 수 있으며, 수용부(110)를 정의하는 복수개의 배선부들(120)이 형성될 수 있다.
도 16을 참조하면, 식각을 통해 형성된 수용부(110) 및 배선부(120)가 도시된다. 또한, 마스크층은 제거된 상태로 도시된다.
배선부(120)는 저면의 수용부(110) 표면 상에 상부를 통해 돌출된 형태로 형성되며, 각각의 배선부(120)는 이를 관통하는 비아가 형성된 상태이다. 또한, 비아 상부에는 비아 컨택(123)이 형성된 상태이다. 각각의 배선부(120)에는 하나의 비아 또는 복수개의 비아들이 형성될 수 있다. 다만, 배선부(120)는 인접한 배선부와 이격공간을 가지고, 반도체 칩의 적어도 일 측면에 형성된다. 즉, 배선부(120)는 수용부(110)를 형성하는 절연 바디의 저면으로부터 돌출된 포스트 형태로 제공되며, 절연 바디가 신장된 상태로 제공된다.
도 17을 참조하면, 수용부의 절연 바디(121) 상에 칩 고정층(220)이 형성된다. 칩 고정층(220)은 접착/점착성 필름일 수 있으며, 절연성 페이스트일 수 있다.
또한, 제1 접착층(11)이 형성된 제1 캐리어 기판(10) 상에 반도체 칩(200)이 부착된다. 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면은 제1 캐리어 기판(10)을 향한다. 계속해서 반도체 칩(200)이 부착된 제1 캐리어 기판(10)은 인쇄회로기판(100)의 수용부 상에 배치되고, 수용부 내에 반도체 칩(200)이 수용된다.
반도체 칩(200)의 배면인 제2면은 형성된 칩 고정층(220) 상에 배치된다. 또한, 접착을 위한 압력의 인가에 의해 반도체 칩(200)의 패드(210)는 배선부(120)의 상부면과 동일 평면을 형성함이 바람직하다. 반도체 칩(200)이 수용부에 실장됨에 따라 반도체 칩(200)의 측면과 수용부의 측면 사이에는 이격공간이 형성된다.
계속해서 몰딩재가 공급된다. 몰딩재의 공급은 액상 또는 과립 형태의 몰딩재가 인쇄회로기판(100)의 배선부들(120) 사이의 이격공간을 통해 공급됨을 통해 달성된다. 즉, 배선부들(120) 사이는 이격공간을 가지므로 이격공간을 통해 인쇄회로기판(100)의 측면으로부터 몰딩재가 공급된다. 몰딩재의 공급에 의해 배선부들(120)과 반도체 칩(200) 측면 사이의 이격공간은 충진되고, 배선부들(120) 사이의 이격공간도 충진되어 몰딩부(300)가 형성된다.
형성된 몰딩부(300)의 상부 평면은 반도체 칩(200)의 패드(210) 또는 배선부(120)의 상부면인 제1면과 동일 평면을 유지함이 바람직하다.
도 18을 참조하면, 제1 캐리어 기판이 제거되고, 도 17에 개시된 구조물은 제2 접착층(21)이 구비된 제2 캐리어 기판(20) 상에 배치된다. 제1 캐리어 기판의 제거에 의해 배선부(120)의 제1면, 몰딩부(300)의 상부 표면 및 반도체 칩(200)의 패드(210)는 개방된다.
이어서 개방된 영역에 재배선층(400)이 형성된다. 먼저, 제1 유전층(410)이 증착, 코팅 또는 필름 접합의 형태로 형성되고, 비아 컨택(123) 및 패드(210)가 오픈된다. 또한, 오픈된 비아 컨택(123) 및 패드(210)를 전기적으로 연결하는 제1 배선라인(420)이 제1 유전층(410) 상에 형성된다. 상기 제1 유전층(210)은 몰딩부(300)의 노출된 표면을 차폐한다.
또한, 실시의 형태에 따라 제1 배선라인(420) 상에 제2 유전층(430) 및 제2 배선라인이 형성될 수 있다.
마지막으로 쏘잉 또는 개별 단위의 반도체 패키지에 대한 분리 공정이 실시되어 상기 도 13에 도시된 반도체 패키지를 얻을 수 있다.
도 19는 본 발명의 제2 실시예에 따른 다른 반도체 패키지의 단면도이다.
도 19를 참조하면, 반도체 패키지는 인쇄회로기판(100), 컨택 포스트(150), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)를 가진다.
인쇄회로기판(100)의 재질은 상술한 제1 실시예에서 설명된 바와 동일하다. 또한, 인쇄회로기판(100)은 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부배선(124)을 가진다. 절연 바디(121)를 관통하여 도전성의 비아(122)가 형성되고, 상부인 제1면에는 비아 컨택(123)이 형성된다. 비아 컨택(123) 상에는 컨택 포스트(150)가 형성된다. 하부배선(124)은 비아(122)와 연결되고, 인쇄회로기판(100)의 배면에 형성된다. 하부배선(124)의 일부는 절연 바디(121)에 의해 차폐되고, 절연 바디(121)에 의해 오픈된 영역에는 외부접속단자(500)가 형성된다.
컨택 포스트(150)는 인쇄회로기판(100)의 비아 컨택(123) 상에 형성된다. 상기 컨택 포스트(150)의 수는 반도체 칩(200)의 패드(210)의 수에 상응하여 설치될 수 있으며, 인접한 컨택 포스트들(150) 사이에는 이격공간이 형성된다. 또한, 상기 컨택 포스트(150)는 인쇄회로기판의(100) 표면으로부터 돌출된 형태로 제공된다. 컨택 포스트(150)는 반도체 칩(200)의 적어도 일 측면에 배치될 수 있다.
상기 컨택 포스트(150)는 포스트 절연층(151) 및 포스트 도전층(152)을 포함한다. 포스트 절연층(151)은 절연성 재질로 컨택 포스트(150)의 외형을 이루며, 내부에 포스트 도전층(152)을 수용한다. 절연성 재질로 구성된 포스트 절연층(151)은 에폭시 재질, 산화물 또는 질화물 재질을 가지며, 절연성을 가진 재질로 증착 또는 코팅 공정을 통해 성형이 가능한 물질이라면 여하한 소재가 사용되어도 무방하다. 또한, 포스트 도전층(152)는 대략 반구형의 형상을 가지며, 상부로 갈수록 넓은 단면적을 가짐이 바람직하다. 포스트 도전층(152)은 하부의 비아 컨택(123)과 직접 접촉되며, 도전성 재질을 가진다. 따라서, 상기 포스트 도전층(152)은 금속 재질로 Al, Cu, Ag 또는 이들의 합금이 사용될 수 있으며, 이외 도전성 재질이라면 여하한 소재도 사용가능하다 할 것이다.
반도체 칩(200)은 인쇄회로기판(100)의 절연 바디(121) 상에 형성되며, 칩 고정층(220)을 통해 절연 바디(121)에 접합된다. 상기 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면은 인쇄회로기판(100)이 절연 바디(121)에 대향하며, 컨택 포스트(150)의 상부와 동일 평면을 형성할 수 있다. 또한, 본 실시예에서는 반도체 칩(200)의 양측면에 컨택 포스트(150)가 형성된 것으로 도시되나, 반도체 칩(200)의 일측면에만 컨택 포스트(150)가 형성될 수 있다.
재배선층(400)은 반도체 칩(200)의 패드(210)가 형성된 제1면, 몰딩부(300) 및 컨택 포스트(150) 상에 형성된다. 이를 위해 재배선층(400)은 제1 유전층(410) 및 제1 배선라인(420)을 포함한다. 또한, 실시의 형태에 따라 제1 배선라인(420) 상에 추가적인 제2 유전층(430) 및 배선라인이 형성될 수 있다.
제1 유전층(410)은 반도체 칩(200)의 일부 및 몰딩부(300)를 차폐하고, 패드(210) 및 컨택 포스트(150)의 포스트 도전층(152)을 개방한다. 개방된 패드(210) 및 포스트 도전층(152)은 제1 배선라인(420)과 접촉된다. 상기 제1 배선라인(420)은 제1 유전층(410) 상에 형성된다. 재배선층(400)의 제1 배선라인(420)을 통해 패드(210)는 포스트 도전층(152)과 전기적으로 연결된다. 포스트 도전층(152)은 비아 컨택(123), 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.
몰딩부(300)는 컨택 포스트(150)와 반도체 칩(200)의 측면 사이의 이격공간을 매립하고, 컨택 포스트들(150) 사이의 이격공간도 매립하여 형성된다. 상기 몰딩부(300)의 상면은 반도체 칩(200)의 패드와 동일 평면을 이룸이 바람직하다. 또한, 컨택 포스트(150)의 외곽영역으로 인쇄회로기판(100)의 절연 바디(121) 상부의 공간도 매립한다. 이를 통해 반도체 칩(200)은 인쇄회로기판(100) 상에 몰딩된다.
외부접속단자(500)는 인쇄회로기판(100)의 배면인 제2면에 형성되며, 하부 배선(124) 상에 형성된다. 상기 외부접속단자(500)는 도전성 금속재질을 가짐이 바람직하며, 상기 도 19에서는 노출된 하부 배선(124) 상에 일정한 두께의 층으로 개시되나, 이외 볼 형상 또는 돌출된 형상 등 다양한 형상이 적용가능하다 할 것이다.
도 20 내지 도 24는 본 발명의 제2 실시예에 따라 상기 도 19의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 20을 참조하면, 인쇄회로기판(100)이 제공된다.
인쇄회로기판(100)은 제1 절연 바디(101), 제2 절연 바디(111), 비아(122), 비아컨택(123) 및 하부 배선(124)을 가진다.
제1 절연 바디(101) 및 제2 절연 바디(111)는 동일 물질로 구성됨이 바람직하며, 설명의 편의상 이를 절연 바디(121)로 통칭한다. 또한, 상기 제1 절연 바디(101) 및 제2 절연 바디(111)는 다른 재질로도 구성될 수 있다. 다만, 제1 절연 바디(101)는 통상적인 인쇄회로기판을 구성하는 재질로 구성될 수 있으며, 일정한 경도를 가진 재질로 구성될 수 있다.]
상기 제1 절연 바디(101)를 관통하여 비아(122)가 형성된다. 비아(122)는 제1 절연 바디(101)를 관통하고, 제1 절연 바디(101)의 상부 표면에 비아 컨택(123)이 형성되고, 제1 절연 바디(101)의 하부 표면 상에는 하부 배선(124)이 형성된다.
제2 절연 바디(111)는 제1 절연 바디(101) 상에 형성되며, 비아 컨택(123)의 일부를 차폐할 수 있다. 또한, 상기 제2 절연 바디(111)는 하부 배선(124)의 일부를 차폐하며, 하부 배선(124)의 다른 일부를 오픈한다. 제2 절연 바디(111)에 의해 오픈된 하부 배선 영역 상에는 외부접속단자(500)가 형성된다.
도 21을 참조하면, 노출된 비아 컨택(123) 상에 볼(153)이 형성된다. 상기 볼(153)은 도전성 금속으로 구성되며, 유텍틱 본딩, 도전성 페이스트 또는 솔더링 등의 적절한 수단을 동원하여 비아 컨택(123)에 접합된다. 예컨대, 상기 볼(153)은 Cu, Al, Cr, Ni 또는 이들이 합금일 수 있다.
이어서, 볼(153)이 접합된 비아 컨택(123) 및 제2 절연 바디(111) 상에 절연층(154)이 형성된다. 상기 절연층(154)은 고분자 재질의 몰딩재일 수 있으며, 용액 공정이 가능한 절연성 고분자일 수 있으며, 증착이 가능한 산화물 또는 질화물일 수 있다. 상기 절연층(154)은 볼(153)을 완전히 커버할 수 있으며, 볼(153)의 일부를 노출하는 양상으로 형성될 수도 있다. 다만, 절연층(154)의 형성을 통해 절연 바디(121)의 상부는 차폐됨이 바람직하다.
도 22를 참조하면, 형성된 절연층 및 볼에 대한 전면 식각이 수행된다. 전면 식각은 에치 백으로 명칭되는 것으로 선택적 식각이 아닌 표면에 대한 일률적 식각을 지칭한다. 이를 통해 볼의 일부는 제거되고, 대략 반원형의 볼의 표면이 노출된다. 다만, 볼에 대한 식각은 볼의 내부 표면이 노출되는 양상이라면 반원형이 아니라도 가능할 것이다. 일부가 식각되고 잔류하는 반원형의 볼은 포스트 도전층(152)으로 명명된다.
또한, 절연층 및 볼에 대한 제거는 그라인딩 등의 다양한 방법을 통해서 수행될 수 있다. 이를 통해 절연층의 두께는 감소하고, 볼의 일부는 외부로 노출된다.
이어서 절연층의 일부에 대한 선택적 식각을 통해 컨택 포스트(150)가 형성된다. 식각되지 않은 부분은 컨택 포스트(150)로 형성되는 바, 비아 컨택(123) 상에 형성된 포스트 도전층(152) 및 상기 포스트 도전층(152)을 측면으로 감싸는 포스트 절연층(151)이 형성된다. 상기 컨택 포스트(150)는 패드의 숫자에 따라 복수개로 형성될 수 있으며, 인접한 컨택 포스트들(150) 사이에는 이격공간이 형성된다. 또한, 선택적 식각은 상기 도 21에 도시된 절연층의 표면으로부터 소정 깊이 까지 진행된다. 선택적 식각의 깊이는 실장되는 반도체 칩의 두께에 의해 결정되는 바, 상기 도 21에 개시된 절연층의 표면으로부터 반도체 칩의 두께에 해당하는 깊이 또는 반도체 칩의 두께를 상회하는 깊이까지 식각될 수 있다.
따라서, 선택적 식각을 통해 절연층의 표면이 노출될 수 있거나 절연 바디(121)가 노출될 수 있다. 즉, 반도체 칩의 두께에 따라 선택적 식각은 절연층의 일부에 대해 진행되거나, 절연층이 제거되고, 절연 바디(121)의 일부가 제거되는 양상으로 진행될 수도 있다.
상기 도 22에서는 선택적 식각에 의해 제1 절연 바디(101)가 노출되는 것으로 도시되나 이는 예시적인 사항에 불과하다. 따라서, 본 발명을 실시하고자 하는 당업자라면, 형성되는 절연층의 두께, 볼의 사이즈 및 반도체 칩의 두께를 감안하여 적절한 깊이로 선택적 식각을 수행하여 컨택 포스트(150)의 측부에 반도체 칩이 수용될 수 있는 공간을 형성할 수 있을 것이다.
도 23을 참조하면, 컨택 포스트(150) 측면에 선택적 식각을 통해 절연층의 표면이 함몰된 부위에 칩 고정층(220)이 형성된다. 상기 칩 고정층(220)은 절연 테이프 또는 절연 페이스트의 형태로 제공될 수 있다.
이어서, 제1 접합층(11)이 형성된 제1 캐리어 기판(10)에 반도체 칩(200)이 실장된다. 제1 캐리어 기판(10) 상에 접합된 반도체 칩(200)은 칩 고정층(220) 상에 일정한 압력으로 부착된다. 바람직하게는 반도체 칩(200)의 패드(210)는 컨택 포스트(150)의 상부와 동일 평면을 형성할 수 있다. 이를 통해 인쇄회로기판(100)의 상부 및 컨택 포스트(150)의 측면에 반도체 칩(200)이 실장된다.
계속해서 컨택 포스트들(150) 사이의 이격공간을 통해 몰딩재가 투입된다. 액상 또는 과립 형태의 몰딩재의 투입을 통해 반도체 칩(200)의 측면과 컨택 포스트(150) 사이의 이격공간은 충진되고, 컨택 포스트(150) 사이의 이격공간도 충진된다. 이를 통해 몰딩부(300)가 형성된다. 상기 몰딩부(300)는 반도체 칩(200)의 패드(210)와 동일 평면을 형성함이 바람직하다. 또한, 상기 몰딩부(300)는 컨택 포스트(150)의 상부 평면과 동일 평면을 형성함이 바람직하다.
도 24를 참조하면, 제1 캐리어 기판이 제거되고, 인쇄회로기판(100)의 저면 또는 제2면에 제2 접착층(21)을 가지는 제2 캐리어 기판(20)이 접합된다. 또한, 제1 캐리어 기판의 제거에 의해 노출된 반도체 층(200)의 제1면, 몰딩부(300) 및 컨택 포스트(150)의 상부에 재배선층(400)이 형성된다.
재배선층(400)의 형성을 위해 제1 유전층(410)이 형성되며, 제1 유전층(410)은 반도체 층(200)의 패드(210) 및 포스트 도전층(152)의 일부를 오픈한다. 이어서, 제1 유전층(410) 상에 제1 배선 라인(420)이 형성된다. 제1 배선 라인(420)은 개방된 패드(210) 및 포스트 도전층(152)과 연결된다. 이를 통해 패드(210)는 포스트 도전층(152)과 전기적으로 연결되고, 포스트 도전층(152)은 컨택 비아(123), 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.
또한, 제1 배선 라인(420) 상에는 제2 유전층(430)이 형성되며, 필요에 따라 제2 유전층(430) 상에 새로운 배선라인이 형성될 수 있다.
재배선층(400)이 형성되면, 반도체 패키지를 개별적으로 분리하는 공정이 수행되고, 이를 통해 상기 도 19의 반도체 패키지가 제작된다.
도 25는 본 발명의 제2 실시예에 따른 또 다른 반도체 패키지의 단면도이다.
도 25를 참조하면, 반도체 패키지는 인쇄회로기판(100), 컨택 포스트(150), 반도체 칩(200), 몰딩부(300), 재배선층(400) 및 외부접속단자(500)를 가진다.
인쇄회로기판(100)의 재질은 상술한 제1 실시예에서 설명된 바와 동일하다. 또한, 인쇄회로기판(100)은 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부배선(124)을 가진다. 절연 바디(121)를 관통하여 도전성의 비아(122)가 형성되고, 상부인 제1면에는 비아 컨택(123)이 형성된다. 비아 컨택(123) 상에는 컨택 포스트(150)가 형성된다. 하부배선(124)은 비아(122)와 연결되고, 인쇄회로기판(100)의 배면에 형성된다. 하부배선(124)의 일부는 절연 바디(121)에 의해 차폐되고, 절연 바디(121)에 의해 오픈된 영역에는 외부접속단자(500)가 형성된다.
컨택 포스트(150)는 인쇄회로기판(100)의 비아 컨택(123) 상에 형성된다. 상기 컨택 포스트(150)는 반도체 칩(200)의 패드(210)에 상응하여 설치될 수 있으며, 인접한 컨택 포스트들(150) 사이에는 이격공간이 형성된다. 또한, 상기 컨택 포스트(150)는 인쇄회로기판(100)의 표면으로부터 돌출된 형태로 제공된다. 컨택 포스트(150)는 반도체 칩(200)의 적어도 일 측면에 배치될 수 있다.
상기 컨택 포스트(150)는 포스트 절연층(151) 및 포스트 도전층(152)을 포함한다. 포스트 절연층(151)은 절연성 재질로 컨택 포스트(150)의 외형을 이루며, 내부에 포스트 도전층(152)을 수용한다. 절연성 재질로 구성된 포스트 절연층(151)은 에폭시 재질, 산화물 또는 질화물 재질을 가지며, 절연성을 가진 재질로 증착 또는 코팅 공정을 통해 성형이 가능한 물질이라면 여하한 소재가 사용되어도 무방하다.
또한, 포스트 도전층(152)은 포스트 절연층(151)을 관통하여 형성되고, 실시의 형태에 따라 비아 컨택(123)을 관통하여 형성될 수 있다. 다만, 포스트 도전층(152)은 포스트 절연층(151)을 관통하여 비아 컨택(123)과 물리적으로 연결되고, 전기적으로 연결되어야 한다.
상기 도 25에서는 포스트 도전층(152)이 비아 컨택(123)을 관통하여 형성된 것으로 도시하나 반드시 이에 한정되지 않으며, 상기 포스트 도전층(152)은 비아 컨택(123)의 상부 또는 비아 컨택(123)을 일부 침범하여 형성될 수 있다. 또한, 상기 포스트 도전층(152)은 도전성 재질을 가진다. 따라서, 상기 포스트 도전층(152)은 금속 재질로 Al, Cu, Ag 또는 이들의 합금이 사용될 수 있으며, 이외 도전성 재질이라면 여하한 소재도 사용가능하다 할 것이다.
반도체 칩(200)은 인쇄회로기판(100)의 절연 바디(121) 상에 형성되며, 칩 고정층(220)을 통해 절연 바디(121)에 접합된다. 상기 반도체 칩(200)의 활성면 또는 패드(210)가 형성된 제1면은 인쇄회로기판(100)의 절연 바디(121)에 대향하며, 컨택 포스트(150)의 상부와 동일 평면을 형성할 수 있다. 또한, 본 실시예에서는 반도체 칩(200)의 양측면에 컨택 포스트(150)가 형성된 것으로 도시되나, 반도체 칩(200)의 일측면에만 컨택 포스트(150)가 형성될 수 있다.
재배선층(400)은 반도체 칩(200)의 패드(210)가 형성된 제1면, 몰딩부(300) 및 컨택 포스트(150) 상에 형성된다. 이를 위해 재배선층(400)은 제1 유전층(410), 제1 배선라인(420) 및 제2 유전층(430)을 포함한다. 또한, 실시의 형태에 따라 제2 유전층(430) 상에 추가적인 배선라인이 형성될 수 있다.
제1 유전층(410)은 반도체 칩(200)의 일부 및 몰딩부(300)를 차폐하고, 패드(210) 및 컨택 포스트(150)의 포스트 도전층(152)을 개방한다. 개방된 패드(210) 및 포스트 도전층(152)은 제1 배선라인(420)과 접촉된다. 상기 제1 배선라인(420)은 제1 유전층(410) 상에 형성된다. 재배선층(400)의 제1 배선라인(420)을 통해 패드(210)는 포스트 도전층(152)과 전기적으로 연결된다. 포스트 도전층(152)은 비아 컨택(123), 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.
몰딩부(300)는 컨택 포스트(150)와 반도체 칩(200)의 측면 사이의 이격공간을 매립하고, 컨택 포스트들(150) 사이의 이격공간도 매립하여 형성된다. 상기 몰딩부(300)의 상면은 반도체 칩(200)의 패드(210)와 동일 평면을 이룸이 바람직하다. 또한, 컨택 포스트(150)의 외곽영역으로 인쇄회로기판(100)의 절연 바디(121) 상부의 공간도 매립한다. 이를 통해 반도체 칩(200)은 인쇄회로기판(100) 상에 몰딩된다.
외부접속단자(500)는 인쇄회로기판(100)의 배면인 제2면에 형성되며, 하부 배선(124) 상에 형성된다. 상기 외부접속단자(500)는 도전성 금속재질을 가짐이 바람직하며, 상기 도 25에서는 노출된 하부 배선(124) 상에 일정한 두께의 층으로 개시되나, 이외 볼 형상 또는 돌출된 형상 등 다양한 형상이 적용가능하다 할 것이다.
도 26 내지 도 30은 본 발명의 제2 실시예에 따라 상기 도 25의 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 26을 참조하면, 인쇄회로기판(100)이 준비된다.
상기 인쇄회로기판(100)은 절연 바디(121), 비아(122), 비아 컨택(123) 및 하부배선(124)을 가진다. 절연 바디(121)는 비아(122)가 관통하는 제1 절연 바디(101)와 비아 컨택(123) 및 하부 배선(124)의 일부를 매립하는 제2 절연 바디(111)를 가진다. 본 실시예에서는 설명의 편의상 제1 절연 바디(101)와 제2 절연 바디(111)를 절연 바디(121)로 통칭한다.
제1 절연 바디(101) 상에는 비아 컨택(123)이 형성되고, 하부에는 하부 배선(124)이 형성된다. 하부 배선(124)의 일부는 제2 절연 바디(111)에 의해 차폐되고, 비아 컨택(123)은 제2 절연 바디(111)에 의해 완전히 차폐된다. 다만, 제1 절연 바디(101) 상의 비아 컨택(123)은 제2 절연 바디(111)에 의해 완전히 차폐되지 않고 일부가 노출되어도 무방하다.
또한, 비아(122)를 통해 상부의 비아 컨택(123)과 하부 배선(124)은 상호 전기적으로 연결된다. 하부 배선(124)은 비아(122)로부터 신장되며, 하부 배선(124)의 일부는 제2 절연 바디(111)에 의해 차폐된다. 또한, 제2 절연 바디(111)에 의해 개방된 하부 배선(124) 상에는 외부접속단자(500)가 구비된다.
도 27을 참조하면, 절연 바디(121) 상에 절연층(154)이 형성된다. 또한, 형성된 절연층(154) 및 절연 바디(121)의 일부를 식각하여 홀을 형성하고, 비아 컨택(123)을 관통하여 하부의 제1 절연 바디(111)를 노출하거나, 비아 컨택(123)의 표면을 노출한다. 형성되는 절연층(154)은 용액 공정이 가능한 고분자 절연물 또는 증착이 가능한 산화물 또는 질화물일 수 있다.
또한, 절연층(154)과 절연 바디(121)의 선택적 식각은 습식, 건식 또는 마이크로 드릴링 등 다양한 방법을 통해 수행될 수 있다. 이를 통해 비아 컨택(123)의 측면 또는 표면이 노출된다.
계속해서 홀을 매립하고, 포스트 도전층(152)을 형성한다. 포스트 도전층(152)은 금속물로 구성된다. 홀을 매립하는 포스트 도전층(152)의 형성을 통해 포스트 도전층(152)은 비아 컨택(123)과 전기적으로 연결된다.
도 28을 참조하면, 포스트 도전층(152)이 형성된 영역 이외의 절연층 또는 하부의 절연 바디(121)의 일부를 식각 또는 그라인딩 등의 다양한 공법을 사용하여 반도체 칩이 수용되는 공간을 형성한다. 이를 통해 잔류하는 영역에는 컨택 포스트(150)가 형성된다. 즉, 기 형성된 포스트 도전층(152)의 외곽을 감싸는 포스트 절연층(151)이 형성된다.
상기 도 28에서는 포스트 절연층(151) 하부의 제1 절연 바디(101)가 잔류하고, 반도체 칩이 수용되는 공간은 제2 절연 바디(111)가 제거되어 제1 절연 바디(101)가 노출되는 것으로 도시된다. 그러나, 실시의 형태에 따라 절연층의 일부만이 식각되어 반도체 칩이 수용되는 공간은 식각에 의해 하부에 잔류하는 절연층으로 정의될 수 있다. 또한, 식각이 심화되어 제2 절연 바디(111)의 일부가 제거된 상태로 반도체 칩이 수용되는 공간은 정의될 수 있다.
상기 도 28에서 형성된 컨택 포스트(150)는 복수개로 구비됨이 바람직하다. 또한, 복수개로 구비되는 컨택 포스트(150)는 반도체 칩이 배치되는 영역의 적어도 일 측면에 형성되며, 컨택 포스트들(150) 사이에는 이격공간이 형성된다.
도 29를 참조하면, 컨택 포스트들(150) 사이에 형성되고, 반도체 칩이 실장되는 공간에 칩 고정층(220)이 형성된다. 상기 도 29에서는 제1 절연 바디(101)의 표면 상에 칩 고정층(220)이 형성된다. 다만, 반도체 칩이 배치되는 영역의 형성을 위한 식각의 양상에 따라 칩 고정층(220)은 제1 절연 바디(101) 이외에 제2 절연 바디(111) 또는 일부 식각된 절연층(154) 상에 형성될 수도 있다. 즉, 상기 도 28에서 식각을 통해 반도체 칩이 수용되는 공간이 형성될 때, 식각을 통해 노출되는 부위가 제2 절연 바디(111), 제1 절연 바디(101) 또는 절연층(154)인가에 따라 칩 고정층(220)이 형성되는 부위도 달리 설정된다.
상기 칩 고정층(220)은 절연성 페이스트 또는 절연성 접착 필름으로 구성될 수 있다.
계속해서 제1 접착층(11)이 형성된 제1 캐리어 기판(10)에 반도체 칩(200)이 부착되고, 부착된 반도체 칩(200)은 칩 고정층(220) 상에 배치된다.
또한, 인쇄회로기판(100)의 배면에 해당하는 영역은 제2 접착층(21)이 형성된 제2 캐리어 기판(20)에 부착된다.
이어서, 컨택 포스트(150) 사이의 이격공간을 통해 몰딩재가 투입되고, 컨택 포스트(150)와 반도체 칩(200)의 측면을 매립하는 몰딩부(300)가 형성된다. 몰딩재는 컨택 포스트들(150) 사이의 이격공간도 매립한다. 이를 통해 반도체 칩(200)의 패드(210)와 동일 평면을 이루는 몰딩부(300)가 형성된다. 상기 몰딩부(300)는 컨택 포스트(150)의 상부 평면과 동일 평면을 형성함이 바람직하다.
도 30을 참조하면, 제1 캐리어 기판은 제거된다. 따라서, 반도체 칩(200)의 패드(210)가 형성된 제1면, 몰딩부(300)의 표면 및 컨택 포스트(150)의 상부 평면은 노출된다.
계속해서, 노출된 반도체 칩(200), 몰딩부(300) 및 컨택 포스트(150) 상에 재배선층(400)이 형성된다. 재배선층(400)의 형성을 위해 제1 유전층(410)이 형성된다. 제1 유전층(410)은 몰딩부(300)를 차폐하고, 패드(210)를 제외한 반도체 칩(200)의 제1면을 차페한다. 또한, 제1 유전층(410)은 패드(210) 및 포스트 도전층(152)의 일부를 오픈한다. 오픈된 패드(210) 및 포스트 도전층(152) 상에는 제1 배선라인(420)이 형성된다. 상기 제1 배선라인(420)은 제1 유전층(410) 상에 형성된다. 또한, 실시의 형태에 따라 제1 배선라인(420) 상에 제2 유전층(430)과 다른 배선라인들이 형성될 수 있다. 형성된 제1 배선라인(420)을 통해 반도체 칩(200)의 패드(210)는 포스트 도전층(152)과 전기적으로 연결된다. 포스트 도전층(152)은 비아 컨택(123), 비아(122) 및 하부 배선(124)을 통해 외부접속단자(500)와 전기적으로 연결된다.
이후에는 형성된 패키지에 대한 분리공정이 실시되고 개별적으로 분할된 반도체 패키지가 형성된다. 이를 통해 상기 도 25에 개시된 반도체 패키지를 제작할 수 있다.
본 발명의 실시예들에서는 인쇄회로기판 내에 비아, 비아 컨택 및 하부 배선이 형성된다. 통상이 비아 및 비아 컨택은 재배선층의 형성시 다른 배선층의 형성과 함께 제작된다. 특히, 비아는 비아홀을 매립하는 공정이므로 공정을 통한 불량의 발생가능성이 높다. 종래에는 이를 해결하기 위해 별도의 인터포저 등을 사용하여 왔으나, 이 또한 인터포저 내에서 반도체 칩의 이격의 유동성으로 인한 불량이 발생된다. 본 발명에서는 인쇄회로기판 자체가 비아 및 비아 컨택을 가지고, 반도체 칩 상에 간단한 재배선 공정을 통해 복잡하고 다양한 배선을 구현할 수 있다.
또한, 반도체 패키지에 대한 박형화 요구는 증가하고 있다. 패키지가 박형화될 경우, 패키지가 가지는 기계적 강도는 감소한다. 이는 패키지의 기계적 강도를 위해 도입되는 몰딩재의 두께가 감소하는데 기인한다. 이를 해결하기 위해 반도체 칩의 외곽에 프레임을 배치하나, 반도체 칩의 상하부로 기계적 응력이 작용할 경우, 반도체 패키지는 쉽게 손상된다. 이러한 문제는 본 발명에서 패키지에 인쇄회로기판이 도입됨을 통해 해결된다. 인쇄회로기판은 단층 또는 다층의 배선구조를 가질 수 있으며, 인쇄회로기판의 가공 등을 통해 인쇄회로기판의 함몰된 부위 또는 인쇄회로기판 상에 반도체 칩이 배치되고 실장될 수 있다. 이를 통해 외부에서 인가되는 기계적 응력에도 신뢰성있는 반도체 패키지를 제작할 수 있다.
특히, 반도체 칩은 집적화가 진행됨에 따라 패드의 수가 증가하고, 외부접속단자의 수도 증가한다. 패드와 외부접속단자를 연결하기 위한 배선의 수도 증가할 수 밖에 없다. 본 발명의 실시예들에서는 인쇄회로기판의 배면 등에 배선들이 배치되고, 인쇄회로기판을 관통하는 복수개의 비아들이 형성되어 배선 공정이 용이해진다.
100 : 인쇄회로기판 200 : 반도체 칩
300 : 몰딩부 400 : 재배선층
500 : 외부접속단자

Claims (34)

  1. 양면을 관통하는 배선을 가지는 배선부, 표면으로부터 함몰된 수용부 및 상기 수용부 하부를 개방하는 몰딩재 공급공을 가지는 인쇄회로기판;
    상기 인쇄회로기판의 수용부 내에 배치되고, 상기 배선부로 둘러싸이는 반도체 칩;
    상기 반도체 칩의 측면과 상기 배선부 사이의 이격공간을 매립하고, 상기 반도체 칩의 배면 및 상기 몰딩재 공급공을 충진하는 몰딩부;
    상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 배선부에 연결하는 재배선층; 및
    상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하고,
    상기 몰딩재 공급공을 충진하는 상기 몰딩부는 상기 반도체 칩의 활성면과 동일 평면을 이루며, 상기 재배선층과 대향하는 상기 인쇄회로기판의 배면과 동일 평면을 형성하여 외부로 노출되며,
    상기 인쇄회로기판의 배선부는 상기 수용부의 표면으로부터 돌출된 형상을 가지고, 상기 배선부는,
    절연성 재질의 절연 바디;
    상기 절연 바디를 관통하는 비아;
    상기 비아 상에 형성되고, 상기 재배선층과 연결되고 상기 절연 바디에 의해 일부가 매립되어 상기 절연 바디의 상부 표면보다 낮은 위치에 형성되는 비아 컨택; 및
    상기 절연 바디를 중심으로 상기 비아 컨택과 대향하고, 상기 비아 및 상기 외부접속단자와 연결되는 하부 배선을 포함하는 것을 특징으로 하는 반도체 패키지. 것을 특징으로 하는 반도체 패키지.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 절연 바디는
    상기 비아가 관통하는 제1 절연 바디; 및
    상기 제1 절연 바디를 중심으로 상부 및 하부에 형성되고, 상기 하부 배선의 일부를 차폐하는 제2 절연 바디를 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서, 상기 제2 절연 바디는 상기 비아 컨택의 일부를 차폐하는 것을 특징으로 하는 반도체 패키지.
  6. 제4항에 있어서, 상기 외부접속단자는 상기 제2 절연 바디에 의해 개방된 상기 하부 배선 상에 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서, 상기 재배선층은
    상기 반도체 칩의 활성면 및 상기 몰딩부의 표면을 차폐하고, 상기 반도체 칩의 패드 및 상기 비아 컨택을 개방하는 제1 유전층; 및
    상기 제1 유전층 상에 형성되고, 상기 패드 및 상기 비아 컨택을 전기적으로 연결하는 제1 배선라인을 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 절연성을 가지는 절연 바디의 표면 상에 배선, 컨택 또는 외부접속단자가 형성된 인쇄회로기판을 제공하는 단계;
    상기 인쇄회로기판의 표면 일부를 식각하여 표면으로부터 함몰된 수용부, 잔류하는 배선부 및 상기 수용부의 하부를 개방하는 몰딩재 공급공을 형성하는 단계;
    제1 캐리어 기판에 반도체 칩의 패드가 향하도록 상기 반도체 칩을 배치하고, 상기 몰딩재 공급공이 외부로 오픈되고, 상기 수용부가 상기 반도체 칩을 수용하도록 상기 식각된 인쇄회로기판을 상기 제1 캐리어 기판 상에 배치하는 단계;
    상기 몰딩재 공급공을 통해 몰딩재가 투입되고, 상기 몰딩재는 상기 반도체 칩의 측면과 배선부 사이의 이격공간 및 상기 몰딩재 공급공을 충진하는 몰딩부를 형성하는 단계; 및
    상기 반도체 칩, 상기 몰딩부 및 상기 배선부 상에 재배선층을 형성하는 단계를 포함하고,
    상기 배선부는
    상기 수용부의 표면으로부터 돌출된 상기 절연 바디;
    상기 절연 바디를 관통하는 비아;
    상기 비아 상에 형성되고, 상기 절연 바디에 의해 일부가 매립되어 상기 절연 바디의 상부 표면보다 낮은 위치에 형성되는 비아 컨택; 및
    상기 비아 컨택에 대향하고 상기 비아 상에 형성된 하부 배선을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  13. 삭제
  14. 제12항에 있어서, 상기 하부 배선은 외부접속단자와 연결되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 절연성을 가지는 절연 바디의 표면 상에 배선, 컨택 또는 외부접속단자가 형성된 인쇄회로기판을 제공하는 단계;
    상기 인쇄회로기판의 표면 일부를 식각하여 표면으로부터 함몰된 수용부 및 수용부로부터 돌출되고, 잔류하는 배선부를 형성하는 단계;
    상기 수용부에 반도체 칩을 배치하는 단계;
    상기 반도체 칩의 측면과 배선부 사이의 이격공간을 매립하여 상기 배선부의 측면을 완전히 감싸는 몰딩부를 형성하는 단계; 및
    상기 반도체 칩, 상기 몰딩부 및 상기 배선부 상에 재배선층을 형성하는 단계를 포함하고,
    상기 배선부를 형성하는 단계는
    상기 인쇄회로기판의 표면을 부분식각하여 상기 인쇄회로기판의 상부의 제2 절연 바디의 일부를 식각하고, 상기 제2 절연 바디에 의해 차폐된 제1 절연 바디의 일부를 노출하여 상기 수용부를 형성하고,
    상기 수용부의 표면으로부터 돌출되고, 상호간에 분리되어 이격공간을 가지는 상기 배선부를 형성하는 단계를 포함하고,
    상기 배선부는
    상기 수용부의 표면으로부터 돌출된 상기 절연 바디;
    상기 절연 바디를 관통하는 비아;
    상기 비아 상에 형성되고, 상기 절연 바디에 의해 일부가 매립되어 상기 절연 바디의 상부 표면보다 낮은 위치에 형성되는 비아 컨택; 및
    상기 비아 컨택에 대향하고 상기 비아 상에 형성된 하부 배선을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  19. 제18항에 있어서, 상기 몰딩부를 형성하는 단계는, 상기 배선부의 측면으로부터 상기 배선부 사이의 이격공간을 통해 몰딩재가 공급되고, 상기 반도체 칩의 측면과 상기 배선부 사이의 이격공간과 상기 배선부들 사이의 이격공간을 매립하는 것을 특징을 하는 반도체 패키지의 제조방법.
  20. 양면을 관통하는 배선을 가지고 상호간에 이격공간을 가지는 배선부 및 표면으로부터 함몰된 수용부를 가지는 인쇄회로기판;
    상기 인쇄회로기판의 수용부 내에 배치되고, 상기 배선부의 측면에 배치되는 반도체 칩;
    상기 반도체 칩의 측면과 상기 배선부 사이의 이격공간 및 상기 배선부들 사이의 이격공간을 매립하며, 상기 배선부들의 측면을 완전히 감싸는 몰딩부;
    상기 몰딩부 및 상기 반도체 칩 상에 형성되고, 상기 반도체 칩을 상기 배선부에 연결하는 재배선층; 및
    상기 인쇄회로기판을 중심으로 상기 재배선층에 대향하고, 상기 인쇄회로기판 상에 형성된 외부접속단자를 포함하고,
    상기 배선부는
    절연성 재질의 절연 바디;
    상기 절연 바디를 관통하는 비아;
    상기 비아 상에 형성되고, 상기 재배선층과 연결되며, 상기 절연 바디에 의해 일부가 매립되어 상기 절연 바디의 상부 표면보다 낮은 위치에 형성되는 비아 컨택; 및
    상기 절연 바디를 중심으로 상기 비아 컨택과 대향하고, 상기 비아 및 상기 외부접속단자와 연결되는 하부 배선을 포함하는 것을 특징으로 하는 반도체 패키지.
  21. 삭제
  22. 제20항에 있어서, 상기 절연 바디는
    상기 비아가 관통하는 제1 절연 바디; 및
    상기 제1 절연 바디를 중심으로 상부 및 하부에 형성되고, 상기 하부 배선의 일부를 차폐하는 제2 절연 바디를 포함하는 것을 특징으로 하는 반도체 패키지.
  23. 제22항에 있어서, 상기 수용부는 상기 상부의 제2 절연 바디가 제거되고, 상기 제1 절연 바디의 표면으로부터 함몰된 것을 특징으로 하는 반도체 패키지.
  24. 제22항에 있어서, 상기 몰딩부는 상기 수용부의 상기 제1 절연 바디 표면 상으로부터 형성되는 것을 특징으로 하는 반도체 패키지.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
KR1020170127865A 2017-09-29 2017-09-29 인쇄회로기판을 이용한 반도체 패키지 KR102040171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170127865A KR102040171B1 (ko) 2017-09-29 2017-09-29 인쇄회로기판을 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170127865A KR102040171B1 (ko) 2017-09-29 2017-09-29 인쇄회로기판을 이용한 반도체 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190058876A Division KR102058247B1 (ko) 2019-05-20 2019-05-20 인쇄회로기판을 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20190037974A KR20190037974A (ko) 2019-04-08
KR102040171B1 true KR102040171B1 (ko) 2019-11-27

Family

ID=66164228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170127865A KR102040171B1 (ko) 2017-09-29 2017-09-29 인쇄회로기판을 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102040171B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653531B1 (ko) * 2021-10-14 2024-04-02 주식회사 네패스라웨 반도체 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790122B2 (ja) * 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
US20080116564A1 (en) * 2006-11-21 2008-05-22 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving cavity and method of the same
KR102231101B1 (ko) * 2014-11-18 2021-03-23 삼성전기주식회사 소자 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20190037974A (ko) 2019-04-08

Similar Documents

Publication Publication Date Title
US9254994B2 (en) Package structure having MEMS element
US10056360B2 (en) Localized redistribution layer structure for embedded component package and method
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US8704383B2 (en) Silicon-based thin substrate and packaging schemes
US11848294B2 (en) Semiconductor device
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
KR20090080752A (ko) 반도체 패키지 및 그 제조방법
US20120083096A1 (en) Semiconductor device having a simplified stack and method for manufacturing tehreof
US7745260B2 (en) Method of forming semiconductor package
KR102058247B1 (ko) 인쇄회로기판을 이용한 반도체 패키지
KR102040171B1 (ko) 인쇄회로기판을 이용한 반도체 패키지
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
US11183483B2 (en) Multichip module and electronic device
KR20100096914A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
KR101659354B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2015018934A (ja) プリント基板およびその製造方法
US20240030157A1 (en) Semiconductor package and methods of fabricating a semiconductor package
TWI831749B (zh) 封裝件基板及其製造方法
CN114068443A (zh) 一种带框架的扇出型封装结构及其制作方法
CN117936500A (zh) 电子封装件及其制法与基板结构
CN116682802A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant