TWI831749B - 封裝件基板及其製造方法 - Google Patents

封裝件基板及其製造方法 Download PDF

Info

Publication number
TWI831749B
TWI831749B TW107130959A TW107130959A TWI831749B TW I831749 B TWI831749 B TW I831749B TW 107130959 A TW107130959 A TW 107130959A TW 107130959 A TW107130959 A TW 107130959A TW I831749 B TWI831749 B TW I831749B
Authority
TW
Taiwan
Prior art keywords
layer
support member
package substrate
wiring
wiring pattern
Prior art date
Application number
TW107130959A
Other languages
English (en)
Other versions
TW202005029A (zh
Inventor
金相勳
吳隆
高永國
金圭默
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW202005029A publication Critical patent/TW202005029A/zh
Application granted granted Critical
Publication of TWI831749B publication Critical patent/TWI831749B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明的實施例提供一種封裝件基板及其製造方法，所述封裝件基板包括：支撐部件，具有位於彼此相反的位置的第一面及第二面，並包括連接第一面及第二面的腔室，並包括具有至少從第一面突出的部分的佈線結構；平坦化層，佈置於支撐部件的第一面，並具有與佈線結構的突出的部分的表面實質上平坦的共面；導電跡線，佈置在平坦化層上而與佈線結構連接，且具有位於與腔室重疊的區域的接觸部分；連接部件，以覆蓋所述導電跡線的方式佈置於支撐部件的第一面，並具有與導電跡線連接的再佈線層。

Description

封裝件基板及其製造方法
本發明有關一種封裝件基板及其製造方法。
最近，關於半導體封裝件的技術開發呈現出小型化及薄型化趨勢。尤其，應用於移動設備等的應用程式處理器(Application processor；AP)封裝件基板的厚度處於持續減小的趨勢。例如，在確保對於AP晶片的厚度的裕度的範圍內，降低封裝件的厚度的嘗試在持續進行。
但是，減少的封裝件基板的厚度在基板製程及封裝件組裝製程中達到了設備驅動困難的水平(例如，翹曲控制等)，據此需要新的方式和結構的封裝件製造方案。
本發明所要解決的技術課題之一是提供如下的封裝件基板及其製造方法：具有適合實現相對深的晶片貼裝空間(腔室)的結構。
本發明的一實施例提供如下的封裝件基板，包括：支撐部件，具有如下的佈線結構，具有位於彼此相反的位置的第一面及第二面，並包括連接第一面及第二面的腔室，並包括具有至少從第一面突出的部分的佈線結構；平坦化層，佈置於支撐部件的第一面，並與佈線結構的突出的部分的表面實質上具有平坦的共面；導電跡線，佈置在平坦化層上而與佈線結構連接，且具有位於與腔室重疊的區域的接觸部分；連接部件，以覆蓋導電跡線的方式佈置於支撐部件的第一面，並具有與導電跡線連接的再佈線層。
本發明的一實施例提供如下的封裝件基板，包括：支撐部件，具有位於彼此相反的位置的第一面及第二面，並包括連接第一面及第二面的腔室，並包括具有從第一面及第二面分別突出的第一佈線圖案及第二佈線圖案的佈線結構；第一平坦化層及第二平坦化層，分別佈置於支撐部件的第一面及第二面，第一平坦化層與佈線結構的突出的第一佈線圖案的表面實質上具有平坦的共面，第二平坦化層與佈線結構的突出的第二佈線圖案的表面實質上具有平坦的共面；導電跡線，佈置在第一平坦化層上而與第一佈線圖案連接，且具有位於與腔室重疊的區域的接觸部分；連接部件，具有絕緣部件和再佈線層，絕緣部件以覆蓋導電跡線的方式佈置於支撐部件的第一面上，再佈線層佈置於絕緣部件而與所述導電跡線連接；以及絕緣樹脂層，以使第二佈線圖案暴露的方式佈置於所述支撐部件的第二面上。
本發明的一實施例提供如下的封裝件基板，包括：支撐部件，具有位於彼此相反的位置的第一面及第二面，並包括連接第一面及第二面的腔室，並具有連接第一面及第二面的佈線結構；導電跡線，與佈線結構連接，並具有位於與腔室重疊的區域的接觸部分；連接部件，具有絕緣部件和再佈線層，絕緣部件以覆蓋導電跡線的方式佈置於支撐部件的第一面，再佈線層佈置於絕緣部件且與導電跡線連接；絕緣樹脂層，佈置於腔室的內部側壁及支撐部件的第二面；上部佈線層，佈置在絕緣樹脂層中的位於支撐部件的第二面的區域上，並連接於支撐部件的佈線結構。
本發明的一實施例提供如下的封裝件基板製造方法，包括如下步驟：製備支撐部件，所述支撐部件具有位於彼此相反的位置的第一面及第二面，並具有分別位於第一面及第二面的第一佈線圖案及第二佈線圖案以及連接第一佈線圖案及第二佈線圖案的貫通孔；在支撐部件形成連接第一面及第二面的腔室；在支撐部件的腔室佈置金屬塊，其中，金屬塊的一面位於支撐部件的第一面的高度水平；利用包封用樹脂將金屬塊固定於支撐部件的腔室；形成導電跡線，導電跡線在支撐部件的第一面與第一佈線圖案連接，並具有位於金屬塊的一面的接觸部分；以覆蓋導電跡線的方式，在支撐部件的第一面形成具有連接於導電跡線的再佈線層的連接部件；以及從支撐部件去除金屬塊。
在根據一實施例的封裝件基板，通過在支撐部件的不平坦的表面提前應用平坦化層，從而能夠形成如下的導電跡線：提 供用於與在後續製程中貼裝的半導體晶片(如，接墊)連接的接觸部分。
在根據一實施例的封裝件基板中，能夠利用在提前形成的腔室臨時固定金屬塊的包封樹脂(或絕緣樹脂層)形成封裝件的上部佈線層，從而能夠簡化製造製程。
本發明的多樣且有益的優點及效果不限於上述內容，可以在說明本發明的具體實施例的過程中更容易地理解
100:封裝件基板
110:支撐部件
110A:第一面
110B:第二面/底面
110H:腔室
110H’:空間
112a:佈線結構/第一佈線圖案
112b:佈線結構/第二佈線圖案
113:佈線結構/貫通孔
117:上部佈線層/上部佈線通孔
118:上部佈線層/上部佈線圖案
118’:金屬層
119a:第一平坦化層
119b:第二平坦化層
120:半導體晶片
120P:連接接墊
125:導電凸塊
127:黏接層
131:絕緣樹脂層
131a、131b:部分
135:包封件
140:連接部件
141:絕緣部件
141a:第一絕緣層
141b:第二絕緣層
142a:再佈線圖案/第一再佈線圖案
142b:再佈線圖案/第二再佈線圖案
142b’:金屬層
143a:再佈線通孔/第一再佈線通孔
143b:再佈線通孔/第二再佈線通孔
146:第一金屬層
146a:佈線部分/第一金屬層/其他部分
146b:接觸部分/第一金屬層/其他部分
148:金屬層/第二金屬層
148a:佈線部分/第二金屬層
148b:接觸部分/第二金屬層/第二金屬層部分
148G:區域
150A:鈍化層/第一鈍化層
150B:第二鈍化層
160:凸塊下金屬層
170A:電連接結構體/第一電連接結構體
170B:電連接結構體/第二電連接結構體
200:下部封裝件
250:中介層
300:上部封裝件
370:電連接結構體
500:半導體裝置
610:第一載體膜
620:第二載體膜
630:罩幕
E:開口
e:接墊區域
I-I’:線
MB、MB’:金屬塊
O:開放區域
O1:第一開口
O2:第二開口
R:再佈線層
R0、R0’:導電跡線
R1:再佈線層/第一再佈線層
R2:再佈線層/第二再佈線層
r:部分
圖1是示出根據本發明的一實施例的封裝件基板的示意性剖面圖。
圖2是將圖1的封裝件基板沿著I-I’線切割而示出的平面圖。
圖3是示出利用圖示於圖1的基板的半導體封裝件的示意性剖面圖。
圖4a至圖4d是示出根據本發明的一實施例的封裝件基板的製造方法中的支撐部件形成過程的主要製程的剖面圖。
圖5a至圖5d是示出根據本發明的一實施例的封裝件基板的製造方法中的連接部件形成過程的主要製程的剖面圖。
圖6a至圖6d是示出根據本發明的一實施例的封裝件基板的製造方法中的金屬塊去除過程的主要製程的剖面圖。
圖7是示出在根據本發明的一實施例的封裝件基板貼裝半導 體晶片的狀態的剖面圖。
圖8a及圖8b是示出根據本發明的一實施例的封裝件基板的製造方法中的金屬塊去除過程的主要製程的剖面圖。
圖9是示出在根據本發明的一實施例的封裝件基板貼裝半導體晶片的狀態的剖面圖。
圖10a至圖10c是示出根據本發明的一實施例的封裝件基板的製造方法中的上部佈線層形成過程的主要製程的剖面圖。
圖11是示出在根據本發明的一實施例的封裝件基板貼裝半導體晶片的狀態的剖面圖。
以下，參照所附圖式對本發明進行說明。在所附圖式中，元件的形狀及大小等可能為了更明確的說明而被誇張或縮小。
圖1是示出根據本發明的一實施例的封裝件基板的示意性剖面圖，圖2是將圖1的封裝件基板沿著I-I’線切割而示出的平面圖。
參照圖1及圖2，根據本實施例的封裝件基板100包括：支撐部件110，具有位於彼此相反位置的第一面110A及第二面110B，且具有連接所述第一面110A及第二面110B的腔室110H；導電跡線(conductive trace)R0，提供於所述支撐部件110的第一面110A且具有位於與所述腔室110H重疊的區域的接觸部分148b；連接部件140，以覆蓋所述導電跡線R0的方式佈置於所述 支撐部件110的第一面110A，且具有與所述導電跡線R0連接的再佈線層R。
所述支撐部件110包括連接第一面110A及第二面110B的佈線結構112a、112b、113。本實施例中採用的佈線結構可以包括：第一佈線圖案112a及第二佈線圖案112b，分別佈置於所述第一面110A及第二面110B；貫通孔113，連接所述第一佈線圖案112a及第二佈線圖案112b。至少第一佈線圖案112a具有從第一面110A突出的結構。在本實施例中，示出了第一佈線圖案112a及第二佈線圖案112b具有分別從第一面110A及第二面110B突出的結構的形態。
向所述支撐部件110的第一面110A及第二面110B導入第一平坦化層(planarization layer)119a及第二平坦化層119b。第一平坦化層119a及第二平坦化層119b可以具有與所述佈線結構的突出的部分(即與第一佈線圖案112a及第二佈線圖案112b的上表面)實質上平坦的共面。第一平坦化層119a及第二平坦化層119b可以利用能夠提供平坦度的固化性絕緣物質形成。例如，第一平坦化層119a及第二平坦化層119b可以包括預浸料(prepreg)、味之素增層膜(Ajinomoto Build-up Film)、FR-4、雙馬來醯亞胺-三嗪(Bismaleimide Triazine)等絕緣樹脂。
所述導電跡線R0具有佈置在所述第一平坦化層119a上而與所述佈線結構(尤其，第一佈線圖案112a)連接的佈線部分146a、148a及所述接觸部分148b。所述佈線部分146a、148a的一 部分可以構成為連接所述接觸部分148b。所述接觸部分148b可以如上所述地佈置於與腔室110H重疊的區域，並且可以作為用於將要貼裝於腔室110H的半導體晶片的連接接墊的接觸區域被提供(參照圖3)。
所述導電跡線R0與支撐部件110的佈線結構連接，並且可以與所述連接部件140的再佈線層R一同構成用於扇出(fan out)的再佈線結構。所述導電跡線R0可以理解為是整體再佈線結構中的第一高度水平(level)的再佈線元件。相反，不同於再佈線層R，本實施例中採用的導電跡線R0並非由再佈線圖案142a、142b及再佈線通孔143a、143b構成，而可以提供為與再佈線圖案142a、142b類似的二維平面結構。具體地，導電跡線R0可以構成為通過直接面接觸而與下位高度水平的連線物件(例如，第一佈線圖案112a)連接，由此代替通過通孔而與下位高度水平的連線物件(例如，第一佈線圖案112a)連接。
參照圖2，示出了對應於導電跡線R0的接觸部分148b的一部分的佈局。導電跡線R0的接觸部分148b構成為二維平面圖案，並且在本示例中可以利用開放區域O從接地處等其他區域148G分離而形成。導電跡線R0的佈線部分146a、148a也可以構成為與此類似的二維平面圖案。
為了形成由二維平面圖案構成的導電跡線R0，需要平坦的表面。本實施例中，即使支撐部件110的第一面110A因第一佈線圖案112a而具有突出的表面，也由於借助第一平坦化層119a 提供平坦化的表面，因此也可以容易地形成作為二維結構體的導電跡線R0(參照圖5a)。
本實施例中採用的導電跡線R0可以包括與所述第一佈線圖案112a連接的第一金屬層146a以及佈置於所述第一金屬層146a上的第二金屬層148。如圖1所示，位於與腔室110H重疊的區域的接觸部分僅包括第二金屬層148b，其他部分(佈線部分)可以包括與所述第一佈線圖案112a連接的第一金屬層146a以及佈置在所述第一金屬層146a上的第二金屬層148a。
如上所述，本實施例中所述導電跡線R0的接觸部分可以在沒有所述第一金屬層的情況下僅由所述第二金屬層148b提供。其結果，所述接觸部分可以具有比所述導電跡線R0的其他佈線部分凹陷的結構。導電跡線R0不限於本實施例中示出的結構，可以由單層結構(參照圖9)或者在整個區域由相同的多層結構(參照圖11)形成。
所述第二金屬層148可以是與所述第一金屬層146a具有刻蝕選擇比的金屬。在特定示例中，所述第一金屬層146a可以被用作用於所述第二金屬層148的鍍覆種子層。例如，第一金屬層146a可以包括鎳(Ni)、鈦(Ti)或其合金，並且第二金屬層148可以包括銅(Cu)。在圖5a中對構成導電跡線R0的第一金屬層及第二金屬層的條件及功能進行更加詳細的說明。
支撐部件110可以提高封裝件基板100的剛性。在支撐部件110被導入如第一佈線圖案112a、第二佈線圖案112b及貫通 孔113等的佈線結構，因此可以用作封裝堆疊(Package on Package，POP)類型的扇出封裝件(參照圖3)。
支撐部件110可以包括如環氧樹脂的熱固性樹脂、如聚醯亞胺的熱塑性樹脂、或者這些樹脂與無機填料混合或者與無機填料一同浸漬於如玻璃纖維(Glass Fiber,Glass Cloth,Glass Fabric)的芯材而成的樹脂。所述樹脂例如可以使用預浸料(prepreg)、味之素增層膜(Ajinomoto Build-up Film)、FR-4、雙馬來醯亞胺-三嗪(Bismaleimide Triazine)等。
根據本實施例的封裝件基板100可以包括佈置於支撐部件110的第二面110B及腔室110H的內部側壁的絕緣樹脂層131。所述絕緣樹脂層131為用於支撐作為臨時結構物的金屬塊的包封件，其可以是去除金屬塊之後殘留的樹脂層(參照圖6c)。
如圖1所示，所述絕緣樹脂層131可以分為位於腔室110H的內部側壁的部分131a以及位於支撐部件110的第二面110B的部分131b。
本實施例中，位於支撐部件110的第二面110B的部分131b可以用作用於形成上部佈線層117、118的絕緣層。還可以包括與所述支撐部件110的佈線結構(尤其，第二佈線圖案112b)連接的上部佈線層117、118。上部佈線層可以包括上部佈線通孔117和上部佈線圖案118。
待貼裝於腔室110H的半導體晶片的高度可以高於所述支撐部件110的第二面110B。最終腔室110H的深度由於追加提 供的上部佈線層117、118等而變深，因此考慮到這種增加的高度，半導體晶片可以具有大於支撐部件110的厚度的高度。
所述絕緣樹脂層131中的位於所述支撐部件的第二面的部分131b可以具有實質上平坦的表面。據此，可以容易地形成上部佈線層117、118。在此情況下，可以省略用於突出的第二佈線圖案112b的第二平坦化層119b。例如，絕緣樹脂層131可以使用如環氧樹脂的熱固性樹脂、如聚醯亞胺的熱塑性樹脂等。在具體示例中，絕緣樹脂層131可以使用預浸料、味之素增層膜(ABF)、FR-4、雙馬來醯亞胺三嗪(BT)等。在特定示例中，也可以是感光性絕緣(Photo Imagable Dielectric：PID)樹脂。
連接部件140可以包括絕緣部件141及形成於所述絕緣部件141的再佈線層R。如上所述，所述連接部件140以覆蓋所述導電跡線R0的方式佈置於所述支撐部件110的第一面110A，再佈線層R可以連接於所述導電跡線R0。
在本實施例中，構成連接部件的絕緣部件141包括第一絕緣層141a及第二絕緣層141b，再佈線層R可以包括分別形成於第一絕緣層141a及第二絕緣層141b的2層的再佈線層R1、R2。
具體地，本實施例中採用的再佈線層R1包括：第一再佈線圖案142a，佈置於所述第一絕緣層141a上；第一再佈線通孔143a，貫通所述第一絕緣層141a並連接導電跡線R0和第一再佈線圖案142a；第二再佈線圖案142b，佈置在所述第二絕緣層141b上；第二再佈線通孔143b，貫通所述第二絕緣層141b並連接第一 再佈線圖案142a和第二再佈線圖案142b。
如上所述，所述再佈線層R可以通過導電跡線R0電連接於半導體晶片120的連接接墊120P以及支撐部件110的第一佈線圖案112a。本實施例中採用的再佈線層R被例示為2層的再佈線結構，但是與此不同地，可以具有單層或其他數量的多層的再佈線結構。
例如，所述絕緣部件141除了上述的絕緣性樹脂之外也可以使用PID樹脂等感光性絕緣物質。在使用感光性物質的情況下，所述絕緣部件141可以更薄地形成，並且可以更容易地達成再佈線通孔143a、143b的微細的間距(pitch)。例如，所述第一絕緣層141a及第二絕緣層141b可以使除了第一再佈線圖案142a及第二再佈線圖案142b之外的圖案之間的厚度為約1μm至10μm。
第一再佈線圖案142a及第二再佈線圖案142b可以根據對應層的設計而執行多種功能。例如，第一再佈線圖案142a及第二再佈線圖案142b可以包括接地(GrouND：GND)圖案、電源(PoWeR：PWR)圖案、信號(Signal：S)圖案。在此，信號圖案可以包括除了接地圖案、電源圖案等以外的各種信號，如數據信號等。並且，可以包括通孔接墊圖案、電連接結構體接墊圖案等。例如，第一再佈線圖案142a及第二再佈線圖案142b可以包括銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金等導電物質。例如，第一再佈線圖案142a及第二再佈線圖案142b的厚度可以為大約0.5μm至大約15μm。
第一再佈線通孔143a及第二再佈線通孔143b被用作將位於其他高度水平的元件(如，導電跡線與再佈線圖案或其他絕緣層的再佈線圖案)沿著垂直方向連接的元件(層間連接元件)。例如，第一再佈線通孔143a及第二再佈線通孔143b可以包括銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金等導電物質。
第一再佈線通孔143a及第二再佈線通孔143b可以由導電物質完全填充，或者可以由導電物質沿通孔的壁而形成。並且，第一再佈線通孔143a及第二再佈線通孔143b可以具有圓錐形狀或圓筒形狀等多樣的其他形狀。
可以通過所述導電跡線R0和連接部件140的再佈線層R使半導體晶片的幾十個至幾百個連接接墊120P再佈線，並且可以通過電連接結構體170A、170B而與功能對應地與外部物理連接和/或電連接。
凸塊下金屬(UBM)層160可以提高第一電連接結構體170A的連接可靠性而改善半導體封裝件基板100的板級可靠性。凸塊下金屬層160佈置於第一鈍化層150A並與連接部件140的第二再佈線圖案142b連接。第一電連接結構體170A可以將半導體封裝件基板100與外部物理連接和/或電連接。例如，扇出半導體封裝件基板100可以通過第一電連接結構體170A貼裝於電子設備的主機板。
與此類似地，為了實現POP結構，半導體封裝件基板100 可以包括佈置於第二鈍化層150B上而連接於上部佈線圖案118的第二電連接結構體170B。
第一電連接結構體170A及第二電連接結構體170B可以由導電物質，例如Sn-Al-Cu等低熔點合金形成，但不限於此。第一電連接結構體170A及第二電連接結構體170B可以是接腳(land)、球(ball)、引腳(pin)形狀等。第一電連接結構體170A和第二電連接結構體170B可以由多層或單層形成。在由多層形成的情況下，可以包括銅柱(pillar)及低熔點合金。第一電連接結構體170A及第二電連接結構體170B的數量、間距、佈置形態等不受特殊限定，並且普通的技術人員可以根據設計事項足以進行變形。
圖3是示出包括圖示於圖1的半導體封裝件的封裝堆疊(Package on Package)模組的示意性剖面圖。
參照圖3，根據本實施例的半導體裝置500包括：下部封裝件200，在封裝件基板100的腔室100H貼裝有半導體晶片120；中介層(interposer)250，佈置在所述下部封裝件200上；上部封裝件300，佈置在所述中介層250上。
在下部封裝件200，半導體晶片120可以佈置於腔室110H內。所述半導體晶片120可以從支撐部件110的內部側壁相隔預定間距而佈置。
半導體晶片120可以具有佈置在連接接墊120P上的導電凸塊125。導電凸塊125可以具有用於與稍微凹陷的接觸部分148b 連接的結構(如，柱形狀)。並且，所述半導體晶片120和所述連接部件140可以借助佈置於其間的黏接層127而附著。例如，所述半導體晶片120的接合可以利用熱壓接合(thermal compression bonding)執行。在本實施例中，半導體晶片120的主動面(形成有連接接墊120P的面)可以不與腔室110H的底面直接相接。
半導體晶片120可以基於主動晶片而形成。在此情況下，作為形成主體的母材可以使用矽(Si)、鍺(Ge)、砷化鎵(GaAs)等。連接接墊120P用於將半導體晶片120與其他構成元件電連接，可以使用鋁(Al)等金屬。
本實施例中採用的包封件135可以佈置於腔室110H的內部側壁及支撐部件110的第二面110B上以包封半導體晶片120。所述包封件135可以佈置在所述絕緣樹脂層131和所述半導體晶片120之間。如上所述，所述絕緣樹脂層131是用於支撐金屬塊的包封件，可以是去除金屬塊之後殘留的包封件(參照圖6c)。
半導體晶片120可以是幾百個至幾百萬個以上的元件集成於一個晶片內的積體電路(IC：Integrated Circuit)。例如，半導體晶片120可以是中央處理器(例如，CPU)、圖形處理器(例如，GPU)、現場可程式設計閘陣列(FPGA)、數位訊號處理器、加密處理器、微處理器、微控制器等處理器，具體可以為應用處理器(Application Processor；AP)，但不限於此，可以是模數轉換器、應用專用積體電路(application-specific IC；ASIC)等邏輯晶片，或揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、 快閃記憶體等存儲晶片。並且，這些顯然可以彼此組合而佈置。
下部封裝件200的第二電連接結構體170B和中介層250的電連接結構體270彼此連接，與此類似地，上部封裝件300利用單獨的電連接結構體370與中介層250連接，因此上部封裝件300和下部封裝件200可以通過中介層250以單封裝件結構連接。在此情況下，包封件135可以在將中介層250搭載於下部封裝件基板100上之後提供。
封裝堆疊(Package on Package，POP)不僅可以減少裝置的厚度，還可以提供能夠最小化信號路徑的優點。例如，對於圖形處理器(GPU)而言，需要最小化與高頻寬記憶體(HBM：High Bandwidth Memory)等記憶體之間的信號路徑。具體地，可以以如下的POP結構提供：將包括HBM等半導體晶片的上部封裝件300層疊在貼裝有如GPU等半導體晶片120的下部封裝件200上。
以下，參照所附圖式對根據本發明的一實施例的封裝件基板製造方法進行說明。在說明製造方法的過程中，可以具體地理解根據本實施例的封裝件基板的多種特徵及優點。
根據本實施例的封裝件基板100的製造方法可以大體上分為支撐部件形成過程(參照圖4a至圖4d)、連接部件形成過程(參照圖5a至圖5d)、金屬塊去除過程(參照圖6a至圖6d)。
圖4a至圖4d是示出根據本發明的一實施例的封裝件基板製造方法中的支撐部件形成過程的主要製程的剖面圖。
參照圖4a，在具有位於彼此相反的位置的第一面110A 及第二面110B的支撐部件110形成連接第一面110A及第二面110B的佈線結構112a、112b、113。
所述佈線結構可以包括：第一佈線圖案112a及第二佈線圖案112b，分別位於所述第一面110A及第二面110B；貫通孔113，連接所述第一佈線圖案112a及第二佈線圖案112b。
所述支撐部件110可以通過對在第一面110A及第二面110B形成銅箔的銅箔層疊板(CCL：Copper Clad Laminate)進行加工而形成。在利用雷射鑽和/或機械鑽和/或噴砂等而在銅箔層疊板形成孔之後，可以將被圖案化的銅箔作為種子層而通過電解和/或無電解鍍覆製程形成第一佈線圖案112a、第二佈線圖案112b及貫通孔113。為了形成相對深的腔室，如本實施例，貫通孔113可以通過兩面加工而形成。其結果，所述貫通孔113可以具有小於與所述第一佈線圖案112a及第二佈線圖案112b連接的面積(或寬度)的截面積(或寬度)的中間區域。
參照圖4b，可以在支撐部件110的第一面110A及第二面110B形成第一平坦化層119a及第二平坦化層119b。
所述第一佈線圖案112a及第二佈線圖案112b可以從所述第一面110A及第二面110B突出。所述第一平坦化層119a及第二平坦化層119b可以形成為具有與突出的第一佈線圖案112a及第二佈線圖案112b的上表面實質上平坦的共面。
例如，這種平坦化製程可以在塗布ABF或樹脂塗膜(resin coated film)等增層樹脂膜後，利用表面去汙(Desmear)或研磨 製程使第一佈線圖案112a及第二佈線圖案112b的表面從樹脂薄膜暴露。通過上述過程，第一佈線圖案112a及第二佈線圖案112b的暴露的表面可以與絕緣材料(即第一平坦化層及第二平坦化層)的表面實質上相同。第一佈線圖案112a及第二佈線圖案112b的暴露的表面可以在維持能夠形成電氣跡線的平坦度的範圍內稍微高於絕緣材料。
不同於本實施例，這種平坦化層可以僅在形成導電跡線的支撐部件110的第一面110A提供。並且，在支撐部件110的第一面110A已經具有平坦化的面的情況下，可以省略本製程。
參照圖4c，在所述支撐部件110形成連接第一面110A及第二面110B的腔室110H。
腔室110H的形成製程不限於此，可以通過雷射鑽、機械鑽或噴砂等製程執行。然後，將具有黏性的第一載體膜610附著於所述支撐部件110的第一面110A。例如，第一載體膜610可以是包括環氧樹脂的膠帶。
參照圖4d，將金屬塊MB佈置於所述支撐部件110的腔室110H，並利用絕緣樹脂層131將位於所述腔室110H的所述金屬塊MB固定。
本實施例中採用的金屬塊MB是臨時支撐體，可以是與形成佈線圖案及通孔的金屬相同或類似的金屬塊。例如，金屬塊MB可以是銅塊。所述金屬塊MB的厚度可以小於或等於支撐部件110的厚度。金屬塊MB的厚度可以小於將在後續製程中貼裝的半 導體晶片的厚度。
本實施例中，絕緣樹脂層131可以形成為將位於所述腔室110H的金屬塊MB包封並覆蓋支撐部件110的第二面110B。絕緣樹脂層131中的位於支撐部件110的第二面110B的部分可以提供為用於形成上部佈線層的絕緣層部分。
接著，執行形成導電跡線和連接部件的製程。這種製程的主要步驟在圖5a至圖5d舉例示出。
首先，參照圖5a，在所述支撐部件110的第一面110A形成導電跡線R0’。
在所述支撐部件110的第二面110B附著第二載體膜620，並從所述支撐部件110的第一面110A去除第一載體膜610。據此，所述金屬塊MB的表面可以向所述支撐部件110的第一面110A暴露。
如上所述，本實施例中採用的導電跡線R0’可以包括第一金屬層146和第二金屬層148。在後續製程中蝕刻金屬塊MB時(參照圖6c)，第一金屬層146可以用作保護導電跡線R0’中的與金屬塊MB重疊的接觸部分的蝕刻屏障。例如，在金屬塊MB為Cu的情況下，第一金屬層146可以使用蝕刻率與Cu不同的Ni、Ti或其合金。第一金屬層146利用濕式蝕刻等圖案化製程而具有用於所期望的導電跡線R0’的圖案，並且可以將圖案化的第一金屬層146作為種子層而形成如Cu的第二金屬層148，從而可以配備雙重層結構的導電跡線R0’。
如上所述，導電跡線R0’可以包括位於與所述腔室110H重疊的區域的接觸部分146b、148b以及其他佈線部分146a、148a。所述接觸部分146b、148b與金屬塊MB的暴露的表面接觸，其他佈線部分146a、148a可以與所述第一佈線圖案112a連接或佈置在第一平坦化層119a上。所述接觸部分146b、148b和其他佈線部分146a、148a可以借助在後續製程中形成的再佈線層R1、R2而彼此連接。
並且，如本實施例，在貼附第二載體膜620之前，可以在支撐部件110的第二面110B提前佈置用於上部佈線圖案(圖5d的118)的金屬層118’。
接著，以覆蓋所述導電跡線R0’的方式在所述支撐部件110的第一面110A形成具有連接於所述導電跡線R0’的再佈線層R的連接部件140。本實施例中採用的連接部件形成製程例示出將在支撐部件110的第二面110B形成追加的佈線層(即，上部佈線層)的過程結合的形態(參照圖5b至圖5d)。
首先，如圖5b所示，在形成第一絕緣層141a之後形成第一再佈線層R1。以覆蓋導電跡線R0’的方式塗覆感光性絕緣物質PID而形成第一絕緣層141a，並在第一絕緣層141a利用微影形成通孔，並且可以通過電解鍍覆或無電解鍍覆方式形成第一再佈線圖案142a及第二再佈線通孔143a。
接著，如圖5c所示，形成第二絕緣層141b及金屬層142b’，並且可以去除第二載體膜620。本製程中採用的金屬層 142b’可以是用於第二再佈線圖案142b的金屬層。
接著，如圖5d所示，利用分別位於支撐部件110的第一面及第二面的金屬層142b’、118’而形成第二再佈線圖案142b和上部佈線圖案118，並形成第二再佈線通孔143b和上部佈線通孔117。
如上所述，在本實施例中，可以在支撐部件110的第一面及第二面同時形成第二再佈線層R2和上部佈線層117、118。
接著，執行金屬塊去除(形成貼裝空間)。這種製程的主要步驟圖示於圖6a至圖6d。
參照圖6a，可以在從圖5d獲得的結果物的上表面及下表面分別形成第一鈍化層150A及第二鈍化層150B。
第一鈍化層150A及第二鈍化層150B分別具有使各個再佈線層(即，第二再佈線圖案142b)的一部分及上部佈線層(尤其，上部佈線圖案118)的一部分暴露的第一開口O1及第二開口O2。借助第一開口O1及第二開口O2暴露的部分可以被提供為接墊區域。如上所述，提供成連接上下面的結構，因此可以被用作用於POP結構的封裝件。第一鈍化層150A及第二鈍化層150B不限於此，例如，可以使用阻焊劑。
參照圖6b，在圖6a中示出的結果物的上表面及下表面形成罩幕630。位於上表面的罩幕630具有對應於金屬塊MB的位置暴露的開口E。罩幕630可以根據後續的去除製程的種類而選擇適當的材料。
參照圖6c，從所述支撐部件110去除所述金屬塊MB。在這種金屬塊去除製程中，利用罩幕630部分地去除絕緣樹脂層131以使金屬塊MB的上表面暴露，並從金屬塊MB的暴露的上表面應用蝕刻(如濕式蝕刻)而能夠選擇性地去除金屬塊MB。在對於金屬塊MB的選擇性的蝕刻過程中，如連接部件140的絕緣部件141的樹脂及採用為蝕刻屏障的第一金屬層(尤其，146b)可以幾乎不被蝕刻。如上所述，第一金屬層(尤其，146b)可以保護導電跡線的接觸部分(即，第二金屬層部分148b)。
去除金屬塊MB的空間110H’可以被提供為用於實際貼裝半導體晶片的空間。並且，絕緣樹脂層131可以由因殘留而位於所述支撐部件110的第二面110B上的部分131a以及位於腔室110H的內部側壁的部分131b構成。
參照圖6d，將暴露的第一金屬層146b選擇性地去除，並去除罩幕630。在本實施例中，在第一金屬層146b的導電性不好的情況下(如，Ti)，為了確保與半導體晶片120的連接接墊120P的良好的連接，可以通過對於第一金屬層146b的選擇性的蝕刻製程而去除。據此，在導電跡線R0的接觸部分，可以具有僅使第二金屬層148b殘留而稍微凹陷的部分r。與此相反地，在導電跡線R0的其他部分146a、148a，即與支撐部件重疊的區域可以維持第一金屬層146a及第二金屬層148a的雙層結構。
如上所述，可以在製造的封裝件基板100貼裝半導體晶片。圖7是示出在根據本發明的一實施例的封裝件基板100貼裝 半導體晶片120的狀態的剖面圖。
參照圖7，在去除了所述金屬塊的空間110H’中佈置所述半導體晶片120。可以貼裝成所述半導體晶片120的連接接墊120P連接於所述導電跡線R0的接觸部分148b。本實施例中，所述半導體晶片120可以包括佈置於所述連接接墊120P的導電凸塊125以與凹陷的接觸部分148b連接。在半導體晶片120的主動面與連接部件140的表面之間可以追加導入黏接層127。這種貼裝製程可以通過熱壓製程而執行。
根據本實施例的製造方法可以變更為多種形態，據此的半導體封裝件也可以在結構上變更而得到實現。
圖8a及圖8b是示出根據本發明的另一實施例的封裝件基板的製造方法中的金屬塊去除過程的主要製程的剖面圖。
根據本實施例的製造製程與根據上述實施例的製造製程相比，區別可以在於導電跡線R0具有單層結構、金屬塊MB’由與導電跡線R0的金屬不同的金屬構成。在沒有相反說明的情況下，圖8a中示出的製程可以參照上述實施例中的圖示於圖6a的製程的說明而理解。
首先，參照圖8a，導電跡線R0沒有如蝕刻屏障等其他金屬層而由單一金屬層148形成，例如導電跡線R0的金屬層148可以包括如Cu的金屬。並且，金屬塊MB’可以由與導電跡線R0的金屬(如，Cu)不同，即蝕刻率不同的金屬(Ni或Ti)構成。顯然，在本實施例中，舉例示出了金屬塊MB’由與導電跡線R0的蝕 刻率不同的金屬形成的示例，但是也可以由其他具有選擇比的物質構成而非金屬。
然後，如圖8b所示，局部去除絕緣樹脂層131而使金屬塊MB’的上表面暴露，並且可以利用濕式蝕刻將金屬塊MB’的暴露的上表面選擇性地去除(參照圖6b及圖6c)。
本實施例中，金屬塊MB’被選擇性地蝕刻，導電跡線R0的接觸部分148b在被去除的空間的底面110B暴露，並且接觸部分148b可以具有與底面110B實質上平坦的共面。
在圖8b中製造的封裝件基板100A可以貼裝半導體晶片。圖9是示出在根據本發明的一實施例的封裝件基板100A貼裝半導體晶片120的狀態的剖面圖。
在去除所述金屬塊MB’的空間110H’佈置所述半導體晶片120。可以貼裝成所述半導體晶片120的連接接墊120P連接到所述導電跡線R0的接觸部分148b。所述半導體晶片120可以包括佈置於所述連接接墊120P的導電凸塊125。在半導體晶片120的主動面與連接部件140的表面之間可以追加導入黏接層127。
圖10a至圖10c是示出根據本發明的一實施例的封裝件基板的製造方法中的金屬塊去除過程(尤其，形成上部佈線層)的主要製程的剖面圖。
根據本實施例的製造製程相比於上述實施例，區別可以在於不採用追加的上部佈線層以及不追加去除導電跡線的接觸部分。
首先，參照圖10a，如上述實施例，可以不中斷再佈線層製程(參照圖5c及圖5d)，在沒有去除第二載體膜620的狀態下形成至第二再佈線層R2而完成連接部件140。
接著，如圖10b所示，形成連接部件的鈍化層150A，並去除第二載體膜620，然後如圖10c所示，利用罩幕630將絕緣樹脂層131選擇性地去除而使金屬塊MB暴露並去除金屬塊MB。在這一去除過程中，位於導電跡線R0’的接觸部分的第一金屬層146b可以起到蝕刻屏障的作用。並且，在本製程中，可以使位於支撐部件110的第二面110B的絕緣樹脂層的部分131b局部開放，從而確保用於形成上部電連接結構體的接墊區域e。
可以在圖10c中製造的封裝件基板100B貼裝半導體晶片。圖11是示出在根據本發明的一實施例的封裝件基板100B貼裝半導體晶片120的狀態的剖面圖。
參照圖11，在去除所述金屬塊MB的空間110H’佈置所述半導體晶片120。與上述實施例類似地，可以貼裝成所述半導體晶片120的連接接墊120P連接到所述導電跡線R0的接觸部分148b。半導體晶片120可以包括佈置於所述連接接墊120P的導電凸塊125。在半導體晶片120的主動面與連接部件140的表面之間可以追加導入黏接層127。
本實施例中，在接觸部分，被用作蝕刻屏障的第一金屬層146b可以不被去除。這種第一金屬層146b在由Ni等導電性優秀的金屬構成的情況下，也可以不去除。如上所述，本實施例中， 第一金屬層146可以構成最終導電跡線R0’的接觸部分146b、148b。所述半導體晶片120的連接接墊120P可以與接觸部分的第一金屬層146b連接。
本發明中，“連接”的含義不僅包括直接連接的情形，而且是包括通過黏合劑層等而間接連接的情形的概念。並且，“電連接”的含義是將物理連接的情形和沒有物理連接的情形均包括的概念。並且，第一、第二等術語用於區分一個構成元件與另一個構成元件，其不限制相應構成元件的順序和/或重要性等。根據情況，在不脫離權利範圍的情況下，第一構成元件可以被命名為第二構成元件，類似地，第二構成元件也可以被命名為第一構成元件。
本發明中使用的“示例”這一表述不意味著彼此相同的實施例，而是為了強調說明彼此不同的固有特徵而提供。但是，上文中提到的示例不排除與其他示例的特徵結合而實現。例如，即使在特定的示例中說明的事項沒有在其他示例中說明，在其他示例中沒有與該事項相反或矛盾的說明的情況下，可以被理解為與其他示例相關的說明。
本發明中使用的術語僅用於對示例進行說明，其目的不在於限制本發明。此時，單數的表述在文章中沒有明確相反的含義的情況下包括複數的表述
100‧‧‧封裝件基板
110‧‧‧支撐部件
110A‧‧‧第一面
110B‧‧‧第二面/底面
110H‧‧‧腔室
112a‧‧‧佈線結構/第一佈線圖案
112b‧‧‧佈線結構/第二佈線圖案
113‧‧‧佈線結構/貫通孔
117‧‧‧上部佈線層/上部佈線通孔
118‧‧‧上部佈線層/上部佈線圖案
119a‧‧‧第一平坦化層
119b‧‧‧第二平坦化層
131‧‧‧絕緣樹脂層
131a、131b‧‧‧部分
140‧‧‧連接部件
141‧‧‧絕緣部件
141a‧‧‧第一絕緣層
141b‧‧‧第二絕緣層
142a‧‧‧再佈線圖案/第一再佈線圖案
142b‧‧‧再佈線圖案/第二再佈線圖案
143a‧‧‧再佈線通孔/第一再佈線通孔
143b‧‧‧再佈線通孔/第二再佈線通孔
146a‧‧‧佈線部分/第一金屬層/其他部分
148‧‧‧金屬層/第二金屬層
148a‧‧‧佈線部分/第二金屬層
148b‧‧‧接觸部分/第二金屬層/第二金屬層部分
150A‧‧‧鈍化層/第一鈍化層
150B‧‧‧第二鈍化層
160‧‧‧凸塊下金屬層
170A‧‧‧電連接結構體/第一電連接結構體
170B‧‧‧電連接結構體/第二電連接結構體
I-I’‧‧‧線
R‧‧‧再佈線層
R0‧‧‧導電跡線
R1‧‧‧再佈線層/第一再佈線層
R2‧‧‧再佈線層/第二再佈線層

Claims (21)

  1. 一種封裝件基板，包括：支撐部件，具有位於彼此相反的位置的第一面及第二面，並包括連接所述第一面及所述第二面的腔室，且包括具有至少從所述第一面突出的部分的佈線結構；平坦化層，佈置於所述支撐部件的第一面，並與所述佈線結構的突出的部分的表面具有平坦的共面；導電跡線，佈置在所述平坦化層上而與所述佈線結構連接，且具有位於與所述腔室重疊的區域的接觸部分；連接部件，以覆蓋所述導電跡線的方式佈置於所述支撐部件的所述第一面上，並具有與所述導電跡線連接的再佈線層，其中所述平坦化層的側表面與所述佈線結構的側表面接觸，其中所述導電跡線包括：第一金屬層，與所述佈線結構的突出的所述表面連接；第二金屬層，佈置在所述第一金屬層上，且所述第二金屬層包括與所述第一金屬層不同的金屬。
  2. 如申請專利範圍第1項所述的封裝件基板，其中所述導電跡線的所述接觸部分不包括所述第一金屬層部分而通過所述第二金屬層構成，並具有相比所述導電跡線的其他區域凹陷的結構。
  3. 如申請專利範圍第1項所述的封裝件基板，其中所述再佈線層包括再佈線圖案及連接所述再佈線圖案與所述導電跡線的再佈線通孔。
  4. 如申請專利範圍第1項所述的封裝件基板，更包括：絕緣樹脂層，佈置於所述腔室的內部側壁及所述支撐部件的所述第二面。
  5. 如申請專利範圍第4項所述的封裝件基板，其中所述絕緣樹脂層中的位於所述支撐部件的所述第二面的區域具有平坦的表面。
  6. 如申請專利範圍第4項所述的封裝件基板，更包括：上部佈線層，佈置於所述絕緣樹脂層中的位於所述支撐部件的所述第二面的區域上，並連接於所述支撐部件的所述佈線結構。
  7. 如申請專利範圍第1項所述的封裝件基板，其中所述佈線結構具有從所述支撐部件的所述第二面突出的表面，所述封裝件基板更包括：追加的平坦化層，佈置於所述支撐部件的所述第二面，並與所述佈線結構的突出的所述表面具有平坦的共面。
  8. 一種封裝件基板，包括：支撐部件，具有位於彼此相反的位置的第一面及第二面，並包括連接所述第一面及所述第二面的腔室，且包括具有從所述第一面及所述第二面分別突出的第一佈線圖案及第二佈線圖案的佈線結構；第一平坦化層及第二平坦化層，分別佈置於所述支撐部件的所述第一面及所述第二面，所述第一平坦化層與所述佈線結構的突出的所述第一佈線圖案的表面具有平坦的共面，所述第二平坦化層與所述佈線結構的突出的所述第二佈線圖案的表面具有平坦的共面；導電跡線，佈置在所述第一平坦化層上而與所述第一佈線圖案連接，且具有位於與所述腔室重疊的區域的接觸部分以及位於與所述第一佈線圖案重疊的區域的佈線部分； 連接部件，具有絕緣部件和再佈線層，所述絕緣部件以覆蓋所述導電跡線的方式佈置於所述支撐部件的所述第一面上，所述再佈線層佈置於所述絕緣部件上而與所述導電跡線連接；以及絕緣樹脂層，以使所述第二佈線圖案暴露的方式佈置於所述支撐部件的所述第二面上，其中所述絕緣部件包括第一絕緣層，所述第一絕緣層以所述絕緣部件覆蓋所述導電跡線的方式佈置於所述支撐部件的所述第一面上，其中所述再佈線層包括再佈線圖案及再佈線通孔，所述再佈線圖案設置在所述第一絕緣層上，所述再佈線通孔連接所述再佈線圖案與所述導電跡線且貫通所述第一絕緣層的至少一部分，以及其中所述導電跡線的所述佈線部分與所述支撐部件的所述第一佈線圖案具有表面接觸。
  9. 如申請專利範圍第8項所述的封裝件基板，其中所述佈線結構包括：貫通孔，貫通所述支撐部件，並連接所述第一佈線圖案及所述第二佈線圖案。
  10. 如申請專利範圍第9項所述的封裝件基板，其中所述貫通孔具有中間區域，所述中間區域的截面積小於所述貫通孔與所述第一佈線圖案及所述第二佈線圖案連接的截面積。
  11. 一種封裝件基板，包括：支撐部件，具有位於彼此相反的位置的第一面及第二面，並包括連接所述第一面及所述第二面的腔室，且具有連接所述第一面及所述第二面的佈線結構； 導電跡線，與所述佈線結構直接接觸，並具有位於與所述腔室重疊的區域的接觸部分；連接部件，具有絕緣部件和再佈線層，所述絕緣部件以覆蓋所述導電跡線的方式佈置於所述支撐部件的所述第一面上，所述再佈線層佈置於所述絕緣部件上且與所述導電跡線連接；絕緣樹脂層，佈置於所述腔室的內部側壁及所述支撐部件的所述第二面，且所述絕緣樹脂層具有暴露所述絕緣部件的開口；上部佈線層，佈置在所述絕緣樹脂層中的位於所述支撐部件的所述第二面的區域上，並連接於所述支撐部件的所述佈線結構。
  12. 如申請專利範圍第11項所述的封裝件基板，其中所述絕緣樹脂層中的位於所述支撐部件的所述第二面的所述區域具有平坦的表面。
  13. 一種封裝件基板製造方法，包括如下步驟：製備支撐部件，所述支撐部件具有位於彼此相反的位置的第一面及第二面，並具有分別位於所述第一面及所述第二面的第一佈線圖案及第二佈線圖案以及連接所述第一佈線圖案及所述第二佈線圖案的貫通孔；在所述支撐部件形成連接所述第一面及所述第二面的腔室；在所述支撐部件的腔室佈置金屬塊，其中，所述金屬塊的一面位於所述支撐部件的所述第一面的高度水平；利用包封用樹脂將所述金屬塊固定於所述支撐部件的所述腔室； 形成導電跡線，所述導電跡線在所述支撐部件的所述第一面與所述第一佈線圖案連接，並具有位於所述金屬塊的一面的接觸部分；以覆蓋所述導電跡線的方式，在所述支撐部件的所述第一面上形成具有連接於所述導電跡線的再佈線層的連接部件；以及從所述支撐部件去除所述金屬塊。
  14. 如申請專利範圍第13項所述的封裝件基板製造方法，其中所述第一佈線圖案從所述第一面突出，製備所述支撐部件的步驟包括如下步驟：形成與所述第一佈線圖案的表面具有平坦的共面的平坦化層。
  15. 如申請專利範圍第13項所述的封裝件基板製造方法，其中佈置所述金屬塊的步驟包括如下步驟：在載體膜上佈置所述支撐部件，以使所述支撐部件的所述第一面與所述載體膜相接；將所述金屬塊佈置於暴露於所述支撐部件的所述腔室的所述載體膜部分。
  16. 如申請專利範圍第13項所述的封裝件基板製造方法，其中固定所述金屬塊的步驟包括如下步驟：利用所述包封用樹脂形成覆蓋所述支撐部件的所述第二面的絕緣樹脂層。
  17. 如申請專利範圍第16項所述的封裝件基板製造方法，其中在形成所述絕緣樹脂層的步驟以後更包括如下步驟：在所述絕緣樹脂層上形成上部佈線層，以使所述上部佈線層與所述第二佈線圖案連接。
  18. 如申請專利範圍第13項所述的封裝件基板製造方法，其中在去除所述金屬塊的步驟以後，所述包封用樹脂殘留於所述腔室的內部側壁。
  19. 如申請專利範圍第13項所述的封裝件基板製造方法，其中所述金屬塊利用與構成所述導電跡線的金屬不同的金屬形成。
  20. 如申請專利範圍第13項所述的封裝件基板製造方法，其中形成所述導電跡線的步驟包括如下步驟：形成利用與所述金屬塊的金屬不同的金屬形成的第一金屬層；在所述第一金屬層上形成第二金屬層。
  21. 如申請專利範圍第20項所述的封裝件基板製造方法，其中在去除所述金屬塊的步驟以後，更包括如下步驟：去除所述第一金屬層，以使所述第二金屬層在所述接觸部分暴露。
TW107130959A 2018-05-30 2018-09-04 封裝件基板及其製造方法 TWI831749B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180061672A KR102556703B1 (ko) 2018-05-30 2018-05-30 패키지 기판 및 그 제조방법
KR10-2018-0061672 2018-05-30

Publications (2)

Publication Number Publication Date
TW202005029A TW202005029A (zh) 2020-01-16
TWI831749B true TWI831749B (zh) 2024-02-11

Family

ID=68736226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130959A TWI831749B (zh) 2018-05-30 2018-09-04 封裝件基板及其製造方法

Country Status (4)

Country Link
JP (1) JP7338114B2 (zh)
KR (1) KR102556703B1 (zh)
CN (1) CN110556354B (zh)
TW (1) TWI831749B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102765266B1 (ko) * 2020-02-25 2025-02-07 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN115428145B (zh) * 2020-04-17 2025-10-24 株式会社电装 半导体装置及半导体模组
KR102883707B1 (ko) 2020-07-10 2025-11-10 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20230030362A (ko) 2021-08-25 2023-03-06 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI842081B (zh) * 2021-09-10 2024-05-11 美商愛玻索立克公司 包括多重通孔之通孔連接結構以及包括其之基板及封裝半導體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201709777A (zh) * 2015-05-11 2017-03-01 三星電機股份有限公司 扇出半導體封裝及其製造方法
US20170263573A1 (en) * 2016-03-14 2017-09-14 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
TW201801286A (zh) * 2016-03-31 2018-01-01 三星電機股份有限公司 電子元件封裝
US20180108542A1 (en) * 2009-09-23 2018-04-19 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627942B2 (ja) * 2001-05-25 2011-02-09 イビデン株式会社 Ｉｃチップ実装用基板の製造方法
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP5577760B2 (ja) * 2009-03-09 2014-08-27 新光電気工業株式会社 パッケージ基板および半導体装置の製造方法
KR101634067B1 (ko) * 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180108542A1 (en) * 2009-09-23 2018-04-19 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die
TW201709777A (zh) * 2015-05-11 2017-03-01 三星電機股份有限公司 扇出半導體封裝及其製造方法
US20170263573A1 (en) * 2016-03-14 2017-09-14 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
TW201801286A (zh) * 2016-03-31 2018-01-01 三星電機股份有限公司 電子元件封裝

Also Published As

Publication number Publication date
JP2019212881A (ja) 2019-12-12
TW202005029A (zh) 2020-01-16
CN110556354A (zh) 2019-12-10
CN110556354B (zh) 2023-10-20
JP7338114B2 (ja) 2023-09-05
KR102556703B1 (ko) 2023-07-18
KR20190136240A (ko) 2019-12-10

Similar Documents

Publication Publication Date Title
KR102492796B1 (ko) 반도체 패키지
US11101209B2 (en) Redistribution structures in semiconductor packages and methods of forming same
TWI683378B (zh) 半導體封裝及其製造方法
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US11545440B2 (en) Semiconductor package
TWI831749B (zh) 封裝件基板及其製造方法
KR102586890B1 (ko) 반도체 패키지
TW201923984A (zh) 半導體封裝及其形成方法
TW202127602A (zh) 半導體封裝
KR102903835B1 (ko) 반도체 패키지
TW201417235A (zh) 封裝結構及其製法
US12218092B2 (en) Semiconductor package and method of manufacturing semiconductor package
US20240234302A1 (en) Semiconductor packages and methods of forming same
US12456671B2 (en) Semiconductor package
US20230144454A1 (en) Semiconductor package
JP2024035037A (ja) プリント回路基板
KR20240080228A (ko) 반도체 패키지 및 그 제조 방법
KR20230171540A (ko) 반도체 패키지 및 그 제조 방법
JP4728079B2 (ja) 半導体装置用基板および半導体装置
TWI779917B (zh) 半導體封裝及其製作方法
KR20210084736A (ko) 반도체 패키지
US20250125247A1 (en) Panel-level packaged (plp) integrated circuits and methods of manufacturing the same
US20230083493A1 (en) Semiconductor package including an encapsulant
KR20260021838A (ko) 반도체 패키지 및 그 제조방법
JP2025036257A (ja) 半導体パッケージ及びその製造方法