JP7338114B2 - パッケージ基板及びその製造方法 - Google Patents

パッケージ基板及びその製造方法 Download PDF

Info

Publication number
JP7338114B2
JP7338114B2 JP2018165172A JP2018165172A JP7338114B2 JP 7338114 B2 JP7338114 B2 JP 7338114B2 JP 2018165172 A JP2018165172 A JP 2018165172A JP 2018165172 A JP2018165172 A JP 2018165172A JP 7338114 B2 JP7338114 B2 JP 7338114B2
Authority
JP
Japan
Prior art keywords
support member
layer
wiring
package substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018165172A
Other languages
English (en)
Other versions
JP2019212881A (ja
Inventor
フン キム、サン
オー、ヨーン
クク コ、ヨン
ムック キム、ギュ
Original Assignee
サムソン エレクトロ－メカニックス カンパニーリミテッド．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ－メカニックス カンパニーリミテッド． filed Critical サムソン エレクトロ－メカニックス カンパニーリミテッド．
Publication of JP2019212881A publication Critical patent/JP2019212881A/ja
Application granted granted Critical
Publication of JP7338114B2 publication Critical patent/JP7338114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、パッケージ基板及びその製造方法に関する。
最近の半導体パッケージに関する技術開発の傾向は、小型化及び薄型化にある。特に、モバイル機器などに採用されるアプリケーションプロセッサー（Ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ；ＡＰ）パッケージ基板は、その厚さが持続的に減少する傾向にある。例えば、ＡＰチップの厚さに対するマージンを確保する範囲内で、パッケージの厚さを減少させようとする試みが行われつつある。
しかし、減少するパッケージ基板の厚さが、基板工程及びパッケージの組み立て工程で設備の駆動が困難な水準（例えば、反りの制御など）に達しており、新しい方式と構造を有するパッケージの製造方案が求められている。
本発明が解決しようとする技術的課題の１つは、相対的に深いチップの実装空間（キャビティ）を実現するのに適した構造を有するパッケージ基板及びその製造方法を提供することにある。
本発明の一実施形態は、互いに反対に位置する第１及び第２面を有し、上記第１及び第２面を連結するキャビティを含み、少なくとも上記第１面から突出した部分を有する配線構造を備えた支持部材と、上記支持部材の第１面に配置され、上記配線構造の突出した部分と実質的に平坦な共面を有する平坦化層と、上記平坦化層上に配置されて上記配線構造と連結され、上記キャビティと重なった領域に位置するコンタクト部分を有する伝導性トレースと、上記伝導性トレースを覆うように上記支持部材の第１面に配置され、上記伝導性トレースと連結された再配線層を有する連結部材と、を含むパッケージ基板を提供する。
本発明の一実施形態は、互いに反対に位置する第１及び第２面を有し、上記第１及び第２面を連結するキャビティを含み、上記第１及び第２面からそれぞれ突出した第１及び第２配線パターンを有する配線構造を備えた支持部材と、上記支持部材の第１及び第２面にそれぞれ配置され、上記配線構造の突出した第１及び第２配線パターンと実質的に平坦な共面を有する第１及び第２平坦化層と、上記第１平坦化層上に配置されて上記第１配線パターンと連結され、上記キャビティと重なった領域に位置するコンタクト部分を有する伝導性トレースと、上記伝導性トレースを覆うように上記支持部材の第１面上に配置された絶縁部材、及び上記絶縁部材に配置されて上記伝導性トレースと連結された再配線層を有する連結部材と、上記キャビティの内部側壁の少なくとも一部領域、及び上記第２配線パターンが露出するように上記支持部材の第２面上に配置される絶縁樹脂層と、を含むパッケージ基板を提供する。
本発明の一実施形態は、互いに反対に位置する第１及び第２面を有し、上記第１及び第２面を連結するキャビティを含み、上記第１及び第２面を連結する配線構造を備えた支持部材と、上記配線構造と連結され、上記キャビティと重なった領域に位置するコンタクト部分を有する伝導性トレースと、上記伝導性トレースを覆うように上記支持部材の第１面に配置された絶縁部材、及び上記絶縁部材に配置されて上記伝導性トレースと連結された再配線層を有する連結部材と、上記キャビティの内部側壁及び上記支持部材の第２面に配置された絶縁樹脂層と、上記絶縁樹脂層において上記支持部材の第２面に位置する領域上に配置され、上記支持部材の配線構造に連結される上部配線層と、を含むパッケージ基板を提供する。
本発明の一実施形態は、互いに反対に位置する第１及び第２面を有し、上記第１及び第２面にそれぞれ位置する第１及び第２配線パターン、及び上記第１及び第２配線パターンを連結する貫通ビアを有する支持部材を製造する段階と、上記支持部材に上記第１及び第２面を連結するキャビティを形成する段階と、上記支持部材のキャビティに金属ブロックを配置する段階（ここで、上記支持部材の第１面のレベルに上記金属ブロックの一面が位置する）と、封止用樹脂を用いて上記支持部材のキャビティに上記金属ブロックを固定する段階と、上記支持部材の第１面で上記第１配線パターンと連結され、上記金属ブロックの一面に位置するコンタクト部分を有する伝導性トレースを形成する段階と、上記伝導性トレースを覆うように、上記支持部材の第１面に上記伝導性トレースに連結される再配線層を有する連結部材を形成する段階と、上記支持部材から上記金属ブロックを除去する段階と、を含むパッケージ基板の製造方法を提供する。
一実施形態によるパッケージ基板は、支持部材の非平坦な表面に予め平坦化層を適用することで、後続工程で実装される半導体チップ（例えば、パッド）と連結するためのコンタクト部分を提供する伝導性トレースを形成することができる。
一実施形態によるパッケージ基板は、予め形成されたキャビティに金属ブロックを仮固定する封止樹脂（または絶縁樹脂層）を用いてパッケージの上部配線層を形成することで、製造工程を単純化することができる。
本発明の多様で且つ有益な利点と効果は、上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でさらに容易に理解されるであろう。
本発明の一実施形態によるパッケージ基板を示す概略的な断面図である。 図１のパッケージ基板をＩ－Ｉ'線に沿って切断して示した平面図である。 図１に示された基板を用いた半導体パッケージを示す概略的な断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、支持部材の形成過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、支持部材の形成過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、支持部材の形成過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、支持部材の形成過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、連結部材の形成過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、連結部材の形成過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、連結部材の形成過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、連結部材の形成過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、金属ブロックの除去過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、金属ブロックの除去過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、金属ブロックの除去過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板の製造方法のうち、金属ブロックの除去過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板に半導体チップを実装した状態を示す断面図である。 本発明の他の実施形態によるパッケージ基板の製造方法のうち、金属ブロックの除去過程を示す主要工程の断面図である。 本発明の他の実施形態によるパッケージ基板の製造方法のうち、金属ブロックの除去過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板に半導体チップを実装した状態を示す断面図である。 本発明の他の実施形態によるパッケージ基板の製造方法のうち、上部配線層の形成過程を示す主要工程の断面図である。 本発明の他の実施形態によるパッケージ基板の製造方法のうち、上部配線層の形成過程を示す主要工程の断面図である。 本発明の他の実施形態によるパッケージ基板の製造方法のうち、上部配線層の形成過程を示す主要工程の断面図である。 本発明の一実施形態によるパッケージ基板に半導体チップを実装した状態を示す断面図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
図１は本発明の一実施形態によるパッケージ基板を示した概略的な断面図であり、図２は図１のパッケージ基板をＩ－Ｉ'線に沿って切断して示した平面図である。
図１及び図２を参照すると、本実施形態によるパッケージ基板１００は、互いに反対に位置する第１及び第２面１１０Ａ、１１０Ｂを有し、上記第１及び第２面１１０Ａ、１１０Ｂを連結するキャビティ１１０Ｈを有する支持部材１１０と、上記支持部材１１０の第１面１１０Ａに提供され、上記キャビティ１１０Ｈと重なった領域に位置するコンタクト部分１４８ｂを有する伝導性トレースＲ０と、上記伝導性トレースＲ０を覆うように上記支持部材１１０の第１面１１０Ａに配置され、上記伝導性トレースＲ０と連結された再配線層Ｒを有する連結部材１４０と、を含む。
上記支持部材１１０は、第１面１１０Ａ及び第２面１１０Ｂを連結する配線構造１１２ａ、１１２ｂ、１１３を含む。本実施形態で採用された配線構造は、上記第１及び第２面１１０Ａ、１１０Ｂにそれぞれ配置された第１及び第２配線パターン１１２ａ、１１２ｂと、上記第１及び第２配線パターン１１２ａ、１１２ｂを連結する貫通ビア１１３と、を含むことができる。少なくとも第１配線パターン１１２ａは、第１面１１０Ａから突出した構造を有する。本実施形態では、第１及び第２配線パターン１１２ａ、１１２ｂが、第１及び第２面１１０Ａ、１１０Ｂからそれぞれ突出した構造を有する形態で例示されている。
上記支持部材１１０の第１及び第２面１１０Ａ、１１０Ｂに第１及び第２平坦化層（ｐｌａｎａｒｉｚａｔｉｏｎ ｌａｙｅｒ）１１９ａ、１１９ｂが導入される。第１及び第２平坦化層１１９ａ、１１９ｂは、上記配線構造の突出した部分、すなわち、第１及び第２配線パターン１１２ａ、１１２ｂの上面と実質的に平坦な共面を有することができる。第１及び第２平坦化層１１９ａ、１１９ｂは、平坦度を提供し得る硬化性絶縁物質で形成することができる。例えば、第１及び第２平坦化層１１９ａ、１１９ｂは、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＦＲ－４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのような絶縁性樹脂を含むことができる。
上記伝導性トレースＲ０は、上記第１平坦化層１１９ａ上に配置されて上記配線構造（特に、第１配線パターン１１２ａ）と連結された配線部分１４６ａ、１４８ａと、上記コンタクト部分１４８ｂと、を有する。上記配線部分１４６ａ、１４８ａの一部は、上記コンタクト部分１４８ｂと連結されるように構成されることができる。上記コンタクト部分１４８ｂは、上述のようにキャビティ１１０Ｈと重なった領域に位置し、キャビティ１１０Ｈに実装される半導体チップの接続パッドのためのコンタクト領域として提供されることができる（図３参照）。
上記伝導性トレースＲ０は、支持部材１１０の配線構造と連結され、上記連結部材１４０の再配線層Ｒとともに、ファンアウトのための再配線構造を構成することができる。上記伝導性トレースＲ０は、全体の再配線構造において第１レベルの再配線要素であると理解されることができる。これに対し、本実施形態で採用された伝導性トレースＲ０は、再配線層Ｒと異なって再配線パターン１４２ａ、１４２ｂ及び再配線ビア１４３ａ、１４３ｂで構成されず、再配線パターン１４２ａ、１４２ｂと類似の２次元平面構造で提供されることができる。具体的に、伝導性トレースＲ０は、下位レベルの連結対象（例えば、第１配線パターン１１２ａ）とビアを介して連結される代わりに、面接触により直接連結されるように構成されることができる。
図２を参照すると、伝導性トレースＲ０のコンタクト部分１４８ｂの一部に該当するレイアウトが示されている。伝導性トレースＲ０のコンタクト部分１４８ｂは２次元平面パターンで構成され、本形態では、オープン領域Ｏを用いて、グランドのような他の領域１４８Ｇから分離させることで形成されることができる。伝導性トレースＲ０の配線部分１４６ａ、１４８ａも、これと類似の２次元平面パターンで構成されることができる。
このような２次元平面パターンで構成された伝導性トレースＲ０を形成するためには、平坦な表面が要求される。本実施形態では、支持部材１１０の第１面１１０Ａが第１配線パターン１１２ａによって突出した表面を有しても、第１平坦化層１１９ａによって平坦化した表面が提供されるため、２次元構造体である伝導性トレースＲ０を容易に形成することができる（図５ａ参照）。
本実施形態で採用された伝導性トレースＲ０は、上記第１配線パターン１１２ａと接続される第１金属層１４６ａと、上記第１金属層１４６ａ上に配置された第２金属層１４８と、を含むことができる。図１に示されたように、キャビティ１１０Ｈと重なった領域に位置するコンタクト部分は第２金属層１４８ｂのみを含み、他の部分（配線部分）は、上記第１配線パターン１１２ａと接続される第１金属層１４６ａと、上記第１金属層１４６ａ上に配置された第２金属層１４８ａと、を含むことができる。
このように、本実施形態では、上記伝導性トレースＲ０のコンタクト部分は、上記第１金属層のない上記第２金属層１４８ｂのみで提供されることができる。その結果、上記コンタクト部分は、上記伝導性トレースＲ０の他の配線部分に比べて凹陥した構造を有することができる。伝導性トレースＲ０は、本実施形態で例示された構造に限定されず、単層構造（図９参照）や、全体領域で同一の多層構造（図１１参照）で形成されてもよい。
上記第２金属層１４８は、上記第１金属層１４６ａとエッチング選択比を有する金属であることができる。特定の例において、上記第１金属層１４６ａは上記第２金属層１４８のためのめっきシード層として用いられることができる。例えば、第１金属層１４６ａはニッケル（Ｎｉ）、チタン（Ｔｉ）、またはその合金を含み、第２金属層１４８は銅（Ｃｕ）を含むことができる。伝導性トレースＲ０を構成する第１及び第２金属層の条件及び機能については、図５ａでより詳細に説明する。
支持部材１１０はパッケージ基板１００の剛性を向上させることができる。支持部材１１０に第１及び第２配線パターン１１２ａ、１１２ｂ及び貫通ビア１１３のような配線構造が導入されることで、パッケージ基板１００がＰＯＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）タイプのファン－アウトパッケージに活用されることができる（図３参照）。
支持部材１１０は、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらの樹脂が無機フィラーと混合されるか、無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された樹脂を含むことができる。上記樹脂としては、例えば、プリプレグ、ＡＢＦ、ＦＲ－４、ＢＴなどが用いられることができる。
本実施形態によるパッケージ基板１００は、支持部材１１０の第２面１１０Ｂ及びキャビティ１１０Ｈの内部側壁に配置された絶縁樹脂層１３１を含むことができる。上記絶縁樹脂層１３１は、仮構造物である金属ブロックを支持するのに用いられた封止材であって、金属ブロックが除去された後に残留した樹脂層であることができる（図６ｃ参照）。
図１に示されたように、上記絶縁樹脂層１３１は、キャビティ１１０Ｈの内部側壁に位置する部分１３１ａと、支持部材１１０の第２面１１０Ｂに位置する部分１３１ｂと、に区分されることができる。
本実施形態において、支持部材１１０の第２面１１０Ｂに位置する部分１３１ｂは、上部配線層１１７、１１８を形成するための絶縁層として用いられることができる。上記支持部材１１０の配線構造（特に、第２配線パターン１１２ｂ）に連結される上部配線層１１７、１１８をさらに含むことができる。上部配線層は上部配線ビア１１７及び上部配線パターン１１８を含むことができる。
キャビティ１１０Ｈに実装される半導体チップの高さは、上記支持部材１１０の第２面１１０Ｂに比べて高く位置することができる。さらに提供される上部配線層１１７、１１８などによって最終のキャビティ１１０Ｈの深さが大きくなるため、このような増加された深さを考慮して、半導体チップは支持部材１１０の厚さに比べて大きい高さを有することができる。
上記絶縁樹脂層１３１において、上記支持部材の第２面に位置する部分１３１ｂは実質的に平坦な表面を有することができる。これにより、上部配線層１１７、１１８が容易に形成されることができる。この場合、突出した第２配線パターン１１２ｂのための第２平坦化層１１９ｂは省略されることができる。例えば、絶縁樹脂層１３１としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂などが用いられることができる。絶縁樹脂層１３１としては、具体的にプリプレグ、ＡＢＦ、ＦＲ－４、ＢＴなどが用いられることができ、必要に応じては、感光性絶縁（Ｐｈｏｔｏ Ｉｍａｇａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ：ＰＩＤ）樹脂であってもよい。
連結部材１４０は、絶縁部材１４１と、上記絶縁部材１４１に形成された再配線層Ｒと、を含むことができる。上述のように、上記連結部材１４０は、上記伝導性トレースＲ０を覆うように上記支持部材１１０の第１面１１０Ａに配置されており、再配線層Ｒは上記伝導性トレースＲ０と連結されることができる。
本実施形態において、連結部材を構成する絶縁部材１４１は第１及び第２絶縁層１４１ａ、１４１ｂを含み、再配線層Ｒは第１及び第２絶縁層１４１ａ、１４１ｂにそれぞれ実現された２層の再配線構造Ｒ１、Ｒ２を含むことができる。
具体的に、本実施形態で採用された再配線層Ｒ１は、上記第１絶縁層１４１ａ上に配置された第１再配線パターン１４２ａと、上記第１絶縁層１４１ａを貫通し、伝導性トレースＲ０と第１再配線パターン１４２ａを連結する第１再配線ビア１４３ａと、上記第２絶縁層１４１ｂ上に配置された第２再配線パターン１４２ｂと、上記第２絶縁層１４１ｂを貫通し、第１再配線パターン１４２ａと第２再配線パターン１４２ｂを連結する第２再配線ビア１４３ｂと、を含む。
このように、上記再配線層Ｒは、伝導性トレースＲ０を介して、半導体チップ１２０の接続パッド１２０Ｐ及び支持部材１１０の第１配線パターン１１２ａに電気的に連結されることができる。本実施形態で採用された再配線層Ｒは２層の再配線構造で例示されているが、これと異なって、単層または他の数の多層の再配線構造を有してもよい。
例えば、上記絶縁部材１４１としては、上述の絶縁性樹脂の他にも、ＰＩＤ樹脂などの感光性絶縁物質が用いられてもよい。感光性物質を用いる場合、上記絶縁部材１４１がより薄く形成され、再配線ビア１４３ａ、１４３ｂの微細ピッチがより容易に達成されることができる。例えば、上記第１及び第２絶縁層１４１ａ、１４１ｂは、第１及び第２再配線パターン１４２ａ、１４２ｂを除いたパターンの間の厚さが約１μｍ～約１０μｍであることができる。
第１及び第２再配線パターン１４２ａ、１４２ｂは該当層の設計デザインに応じて様々な機能を果たすことができる。例えば、第１及び第２再配線パターン１４２ａ、１４２ｂは、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンを含むことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含むことができる。また、ビアパッドパターン、電気連結構造体パッドパターンなどを含むことができる。例えば、第１及び第２再配線パターン１４２ａ、１４２ｂは、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などのような導電性物質を含むことができる。例えば、第１及び第２再配線パターン１４２ａ、１４２ｂの厚さは、約０．５μｍ～約１５μｍ程度であることができる。
第１及び第２再配線ビア１４３ａ、１４３ｂは、他のレベルに位置する要素（例えば、伝導性トレースと再配線パターンまたは他の絶縁層の再配線パターン）を垂直方向に連結する要素（層間連結要素）として用いられる。例えば、第１及び第２再配線ビア１４３ａ、１４３ｂは、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を含むことができる。
第１及び第２再配線ビア１４３ａ、１４３ｂは、導電性物質で完全に充填されていてもよく、または導電性物質がビアの壁に沿って形成されたものであってもよい。また、第１及び第２再配線ビア１４３ａ、１４３ｂは、テーパ状または円筒状などの様々な他の形状を有することができる。
上述の伝導性トレースＲ０と連結部材１４０の再配線層Ｒにより、半導体チップの数十～数百個の接続パッド１２０Ｐが再配線されることができ、電気連結構造体１７０を介して、その機能に応じて外部に物理的及び／または電気的に連結されることができる。
アンダーバンプ金属（ＵＢＭ）層１６０は、第１電気連結構造体１７０Ａの接続信頼性を向上させ、半導体パッケージ１００のボードレベル信頼性を改善することができる。ＵＢＭ層１６０は、第１パッシベーション層１５０Ａに配置され、連結部材１４０の第２再配線パターン１４２ｂと連結される。第１電気連結構造体１７０Ａは、半導体パッケージ１００を外部と物理的及び／または電気的に連結させることができる。例えば、ファン－アウト半導体パッケージ１００は、第１電気連結構造体１７０Ａを介して電子機器のメインボードに実装されることができる。
これと類似して、ＰＯＰ構造を実現するために、半導体パッケージ１００は、第２パッシベーション層１５０Ｂ上に配置され、上部配線パターン１１８に連結される第２電気連結構造体１７０Ｂを含むことができる。
第１及び第２電気連結構造体１７０Ａ、１７０Ｂは、導電性物質、例えば、Ｓｎ－Ａｌ－Ｃｕなどの低融点合金で形成されることができるが、これに限定されるものではない。第１及び第２電気連結構造体１７０Ａ、１７０Ｂは、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであることができる。第１及び第２電気連結構造体１７０Ａ、１７０Ｂは多重層または単一層からなることができる。多重層からなる場合には、銅ピラー（ｐｉｌｌａｒ）及び低融点合金を含むことができる。第１及び第２電気連結構造体１７０Ａ、１７０Ｂの数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。
図３は、図１に示された半導体パッケージを含むＰＯＰ（ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ）モジュールを示した概略的な断面図である。
図３を参照すると、本実施形態による半導体装置５００は、パッケージ基板１００のキャビティ１１０Ｈに半導体チップ１２０が実装された下部パッケージ２００と、上記下部パッケージ２００上に配置されたインターポーザ２５０と、上記インターポーザ２５０上に配置された上部パッケージ３００と、を含む。
下部パッケージ２００において、半導体チップ１２０はキャビティ１１０Ｈ内に配置されることができる。上記半導体チップ１２０は、支持部材１１０の内部側壁から所定距離離隔して配置されることができる。
半導体チップ１２０は、接続パッド１２０Ｐ上に配置された導電性バンプ１２５を有することができる。導電性バンプ１２５は、やや凹陥したコンタクト部分１４８ｂと接続するための構造（例えば、ピラー状）を有することができる。また、上記半導体チップ１２０と上記連結部材１４０は、その間に配置される接着層１２７によって付着されることができる。例えば、上記半導体チップ１２０のボンディングは、熱圧着ボンディング（ｔｈｅｒｍａｌ ｃｏｍｐｒｅｓｓｉｏｎ ｂｏｎｄｉｎｇ）により行われることができる。本実施形態において、半導体チップ１２０の活性面（接続パッド１２０Ｐが形成された面）はキャビティ１１０Ｈの底面と直接接しないことができる。
半導体チップ１２０は、活性ウエハーをベースとして形成されたものであることができる。この場合、本体１２１を成す母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などが用いられることができる。接続パッド１２０Ｐは、半導体チップ１２０を他の構成要素と電気的に連結させるためのものであって、アルミニウム（Ａｌ）などの金属を用いることができる。
本実施形態で採用された封止材１３５は、半導体チップ１２０を封止するように、キャビティ１１０Ｈの内部側壁及び支持部材１１０の第２面１１０Ｂ上に配置されることができる。上記封止材１３５は、上記絶縁樹脂層１３１と上記半導体チップ１２０との間に配置されることができる。上述のように、上記絶縁樹脂層１３１は金属ブロックを支持するために用いられた封止材であって、金属ブロックが除去された後に残留した封止材であることができる（図６ｃ参照）。
半導体チップ１２０は、数百～数百万個以上の素子が一つのチップ内に集積化されている集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であることができる。例えば、半導体チップ１２０は、セントラルプロセッサー（例えば、ＣＰＵ）、グラフィックプロセッサー（例えば、ＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサー、暗号化プロセッサー、マイクロプロセッサー、マイクロコントローラーなどのプロセッサー、具体的には、アプリケーションプロセッサー（ＡＰ：Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）であることができるが、これに限定されるものではなく、アナログ－デジタルコンバーター、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップ、または揮発性メモリー（例えば、ＤＲＡＭ）、不揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップであってもよい。また、これらが互いに組み合わされて配置されてもよいことはいうまでもない。
下部パッケージ２００の第２電気連結構造体１７０Ｂとインターポーザ２５０の電気連結構造体２７０とが互いに連結されており、これと類似して、上部パッケージ３００は別の電気連結構造体３７０を介してインターポーザ２５０と連結される。これにより、インターポーザ２５０を介して、上部パッケージ３００と下部パッケージ２００とが単一パッケージの構造で連結されることができる。この場合、封止材１３５は、インターポーザ２５０を下部パッケージ２００上に搭載してから提供されることができる。
パッケージオンパッケージ（ＰＯＰ：Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）は、装置の厚さを減少させるだけでなく、信号経路を最小化する利点を提供することができる。例えば、グラフィックプロセッサー（ＧＰＵ）の場合、高帯域幅メモリー（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）のようなメモリーとの信号経路を最小化する必要がある。具体的に、ＨＢＭのような半導体チップを含む上部パッケージ３００が、ＧＰＵのような半導体チップ１２０が実装された下部パッケージ２００上に積層されたＰＯＰ構造で提供されることができる。
以下、添付図面を参照して、本発明の一実施形態によるパッケージ基板の製造方法を説明する。製造方法を説明する過程で、本実施形態によるパッケージ基板の様々な特徴及び利点が具体的に理解されるであろう。
本実施形態によるパッケージ基板１００の製造方法は、支持部材の形成過程（図４ａ～図４ｄ参照）と、連結部材の形成過程（図５ａ～図５ｄ参照）と、金属ブロックの除去過程（図６ａ～図６ｄ参照）と、に大別されることができる。
図４ａ～図４ｄは、本発明の一実施形態によるパッケージ基板の製造方法のうち、支持部材の形成過程を示す主要工程の断面図である。
図４ａを参照すると、互いに反対に位置する第１及び第２面１１０Ａ、１１０Ｂを有する支持部材１１０に、第１及び第２面１１０Ａ、１１０Ｂを連結する配線構造１１２ａ、１１２ｂ、１１３を設ける。
上記配線構造は、上記第１及び第２面１１０Ａ、１１０Ｂにそれぞれ位置する第１及び第２配線パターン１１２ａ、１１２ｂと、上記第１及び第２配線パターン１１２ａ、１１２ｂを連結する貫通ビア１１３と、を含むことができる。
上記支持部材１１０は、第１及び第２面１１０Ａ、１１０Ｂに銅箔が形成された銅張積層板（ＣＣＬ：Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）を加工することで製造可能である。レーザードリル及び／または機械的ドリル、及び／またはサンドブラストなどを用いて銅張積層板にホールを形成した後、パターニングされた銅箔をシード層として電解及び／または無電解めっき工程を行うことで、第１及び第２配線パターン１１２ａ、１１２ｂと貫通ビア１１３を形成することができる。相対的に深いキャビティを形成するために、本実施形態のように、貫通ビア１１３を両面加工により得ることができる。その結果、上記貫通ビア１１３は、上記第１及び第２配線パターン１１２ａ、１１２ｂと接続される面積（または幅）に比べて小さい断面積（または幅）の中間領域を有することができる。
図４ｂを参照すると、支持部材１１０の第１及び第２面１１０Ａ、１１０Ｂに第１及び第２平坦化層１１９ａ、１１９ｂを形成することができる。
上記第１及び第２配線パターン１１２ａ、１１２ｂは上記第１及び第２面１１０Ａ、１１０Ｂから突出することができる。上記第１及び第２平坦化層１１９ａ、１１９ｂは、突出した第１及び第２配線パターン１１２ａ、１１２ｂと実質的に平坦な共面を有するように形成することができる。
例えば、このような平坦化工程は、ＡＢＦまたはＲＣＦ（ｒｅｓｉｎ ｃｏａｔｅｄ ｆｉｌｍ）などのビルドアップ樹脂フィルムを塗布した後、デスミアまたは研磨工程を用いて第１及び第２配線パターン１１２ａ、１１２ｂの表面を樹脂フィルムに露出させることができる。この過程により、第１及び第２配線パターン１１２ａ、１１２ｂの露出した表面は、絶縁材（すなわち、第１及び第２平坦化層）の表面と実質的に同一であることができる。第１及び第２配線パターン１１２ａ、１１２ｂの露出した表面は、電気的トレースが形成可能な平坦度を維持する範囲内で、絶縁材よりやや高くてもよい。
本実施形態と異なって、このような平坦化層は、伝導性トレースが形成されて支持部材１１０の第１面１１０Ａのみに提供されてもよい。また、支持部材１１０の第１面１１０Ａが既に平坦化された面を有する場合には、本工程は省略されてもよい。
図４ｃを参照すると、上記支持部材１１０に上記第１及び第２面１１０Ａ、１１０Ｂを連結するキャビティ１１０Ｈを形成する。
キャビティ１１０Ｈの形成工程はこれに限定されないが、レーザードリル、機械的ドリル、サンドブラストなどのような工程により行うことができる。次に、粘着性を有する第１キャリアフィルム６１０を上記支持部材１１０の第１面１１０Ａに付着させる。例えば、第１キャリアフィルム６１０はエポキシ樹脂を含むテープであることができる。
図４ｄを参照すると、上記支持部材１１０のキャビティ１１０Ｈに金属ブロックＭＢを配置し、絶縁樹脂層１３１を用いて上記キャビティ１１０Ｈに位置する上記金属ブロックＭＢを固定させる。
本実施形態で採用された金属ブロックＭＢは仮支持体であって、配線パターン及びビアを形成する金属と同一または類似の金属ブロックであることができる。例えば、金属ブロックＭＢは銅ブロックであることができる。上記金属ブロックＭＢは、支持部材１１０の厚さと同一またはより小さい厚さを有することができる。金属ブロックＭＢは、後続工程で実装される半導体チップの厚さに比べて小さい厚さを有することができる。
本実施形態において、絶縁樹脂層１３１は、上記キャビティ１１０Ｈに位置する金属ブロックＭＢを封止し、且つ支持部材１１０の第２面１１０Ｂを覆うように形成することができる。絶縁樹脂層１３１において支持部材１１０の第２面１１０Ｂに位置する部分は、上部配線層を形成するための絶縁層部分として提供されることができる。
次いで、伝導性トレースと連結部材を形成する工程を行う。このような工程の主要段階は図５ａ～図５ｄに例示されている。
先ず、図５ａを参照すると、上記支持部材１１０の第１面１１０Ａに伝導性トレースＲ０'を形成する。
上記支持部材１１０の第２面１１０Ｂに第２キャリアフィルム６２０を付着し、上記支持部材１１０の第１面１１０Ａから第１キャリアフィルム６１０を除去する。これにより、上記支持部材１１０の第１面１１０Ａに向かって上記金属ブロックＭＢの表面が露出することができる。
本実施形態で採用された伝導性トレースＲ０'は、上述のように、第１金属層１４６と第２金属層１４８を含むことができる。第１金属層１４６は、後続工程で金属ブロックＭＢをエッチングする時（図１０ｃ参照）に、伝導性トレースＲ０'において金属ブロックＭＢと重なるコンタクト部分を保護するためのエッチングバリアとして用いられることができる。例えば、金属ブロックＭＢがＣｕである場合、第１金属層１４６としては、Ｃｕとエッチング率が異なるＮｉ、Ｔｉまたはその合金が用いられることができる。第１金属層１４６は、湿式エッチングなどのパターニング工程により、所望の伝導性トレースＲ０'のためのパターンを有する。パターニングされた第１金属層１４６をシード層としてＣｕなどの第２金属層１４８を形成することで、二重層構造の伝導性トレースＲ０を製造することができる。
上述のように、伝導性トレースＲ０'は、上記キャビティ１１０Ｈと重なった領域に位置するコンタクト部分１４６ｂ、１４８ｂと、他の配線部分１４６ａ、１４８ａと、を含むことができる。上記コンタクト部分１４６ｂ、１４８ｂは金属ブロックＭＢの露出した表面と接触し、他の配線部分１４６ａ、１４８ａは上記第１配線パターン１１２ａと連結されるか、第１平坦化層１１９ａ上に配置されることができる。上記コンタクト部分１４６ｂ、１４８ｂと他の配線部分１４６ａ、１４８ａは、後続工程で形成される再配線層Ｒ１、Ｒ２によって互いに連結されることができる。
また、本実施形態のように、第２キャリアフィルム６２０を付着する前に、支持部材１１０の第２面１１０Ｂに上部配線パターン（図５ｄの１１８）のための金属層１１８'を予め配置することができる。
次いで、上記伝導性トレースＲ０'を覆うように、上記支持部材１１０の第１面１１０Ａに上記伝導性トレースＲ０'に連結される再配線層Ｒを有する連結部材１４０を形成する。本実施形態で採用された連結部材の形成工程は、支持部材１１０の第２面１１０Ｂにさらなる配線層（すなわち、上部配線層）を形成する過程を結合した形態を例示する（図５ｂ～図５ｄ参照）。
先ず、図５ｂに示されたように、第１絶縁層１４１ａを形成した後、第１再配線層Ｒ１を形成する。伝導性トレースＲ０'を覆うように感光性絶縁物質（ＰＩＤ）を塗布して第１絶縁層１４１ａを形成し、第１絶縁層１４１ａにフォトリソグラフィ方法によりビアホールを形成した後、電解めっきや無電解めっきにより第１再配線パターン１４２ａ及び第１再配線ビア１４３ａを形成することができる。
次いで、図５ｃに示されたように、第２絶縁層１４１ｂ及び金属層１４２ｂ'を形成し、第２キャリアフィルム６２０を除去することができる。本工程で採用される金属層１４２ｂ'は、第２再配線パターン１４２ｂのための金属層であることができる。
次に、図５ｄに示されたように、支持部材１１０の第１面及び第２面にそれぞれ位置する金属層１４２ｂ'、１１８'を用いて第２再配線パターン１４２ｂと上部配線パターン１１８を形成し、第２再配線ビア１４３ｂと上部配線ビア１１７を形成する。
このように、本実施形態では、支持部材１１０の第１面及び第２面に第２再配線層Ｒ２と上部配線層１１７、１１８を同時に形成することができる。
次いで、金属ブロックの除去（実装空間の形成）を行う。このような工程の主要段階は図６ａ～図６ｄに例示されている。
図６ａを参照すると、図５ｄで得られた結果物の上面及び下面のそれぞれに、第１及び第２パッシベーション層１５０Ａ、１５０Ｂをそれぞれ形成することができる。
第１及び第２パッシベーション層１５０Ａ、１５０Ｂはそれぞれ、再配線層（すなわち、第２再配線パターン１４２ｂ）の一部と上部配線層（特に、上部配線パターン１１８）の一部を露出させる第１及び第２開口Ｏ１、Ｏ２を有する。第１及び第２開口Ｏ１、Ｏ２によって露出した部分はパッド領域として提供されることができる。このように、上下面を連結する構造で提供されるため、ＰＯＰ構造のためのパッケージとして用いられることができる。これに限定されないが、第１及び第２パッシベーション層１５０Ａ、１５０Ｂとしては、例えば、半田レジストを用いることができる。
図６ｂを参照すると、図６ａに示された結果物の上面及び下面にマスク６３０を形成する。上面に位置するマスク６３０は、金属ブロックＭＢに対応する位置が露出した開口Ｅを有する。マスク６３０としては、後続の除去工程の種類に応じて適切な材料が選択されることができる。
図６ｃを参照すると、上記金属ブロックＭＢを上記支持部材１１０から除去する。このような金属ブロックの除去工程では、マスク６３０を用いて金属ブロックＭＢの上面が露出するように絶縁樹脂層１３１を部分的に除去し、金属ブロックＭＢの露出した上面にエッチング（例えば、湿式エッチング）を適用して選択的に除去することができる。金属ブロックＭＢに対する選択的エッチング過程で、連結部材１４０の絶縁部材１４１のような樹脂とエッチングバリアとして採用された第１金属層（特に、１４６ｂ）は殆どエッチングされないことができる。このように、第１金属層（特に、１４６ｂ）は、伝導性トレースのコンタクト部分（すなわち、第２金属層部分１４８ｂ）を保護することができる。
金属ブロックＭＢが除去された空間１１０Ｈ'は、実際に半導体チップを実装するための空間として提供されることができる。また、絶縁樹脂層１３１は残留し、上記支持部材１１０の第２面１１０Ｂ上に位置する部分１３１ａと、キャビティ１１０Ｈの内部側壁に位置する部分１３１ｂと、で構成されることができる。
図６ｄを参照すると、露出した第１金属層１４６ｂを選択的に除去し、マスク６３０を除去する。本実施形態において、第１金属層１４６ｂが伝導度の良くないものである場合（例えば、Ｔｉ）、半導体チップ１２０の接続パッド１２０Ｐとの良好なコンタクトを保障するために、第１金属層１４６ｂに対する選択的エッチング工程により除去することができる。これにより、伝導性トレースＲ０のコンタクト部分では第２金属層１４８ｂのみが残留し、やや凹陥した部分ｒを有することができる。これに対し、伝導性トレースＲ０の他の部分１４６ａ、１４８ａ、すなわち、支持部材と重なった領域では、第１及び第２金属層１４６ａ、１４８ａの二層構造が維持されることができる。
このように製造されたパッケージ基板１００には半導体チップが実装されることができる。図７は、本発明の一実施形態によるパッケージ基板１００に半導体チップ１２０を実装した状態を示す断面図である。
図７を参照すると、上記金属ブロックが除去された空間１１０Ｈ'に上記半導体チップ１２０を配置する。この際、上記半導体チップ１２０の接続パッド１２０Ｐが上記伝導性トレースＲ０のコンタクト部分１４８ｂに接続されるように実装されることができる。本実施形態において、凹陥したコンタクト部分１４８ｂに接続するために、上記半導体チップ１２０は、上記接続パッド１２０Ｐに配置された導電性バンプ１２５を含むことができる。半導体チップ１２０の活性面と連結部材１４０の表面との間には接着層１２７がさらに導入されることができる。このような実装工程は、熱圧着工程により行われることができる。
本実施形態による製造方法は様々な形態に変更可能であり、それによる半導体パッケージも構造的に変更されて実現可能である。
図８ａ及び図８ｂは、本発明の他の実施形態によるパッケージ基板の製造方法のうち、金属ブロックの除去過程を示す主要工程の断面図である。
本実施形態による製造工程は、上述の実施形態による製造工程に比べて、伝導性トレースＲ０が単一層の構造を有するという点と、金属ブロックＭＢ'が伝導性トレースＲ０の金属と異なる金属で構成されるという点で異なる。反対される説明がない限り、図８ａに示された工程は、上述の実施形態において図６ａに示された工程の説明を参照して理解されることができる。
先ず、図８ａを参照すると、伝導性トレースＲ０は、エッチングバリアのような他の金属層のない単一の金属層１４８で形成され、例えば、伝導性トレースＲ０の金属層１４８はＣｕなどの金属を含むことができる。また、金属ブロックＭＢ'は、伝導性トレースＲ０の金属（例えば、Ｃｕ）と異なる、すなわち、エッチング率が異なる金属（ＮｉまたはＴｉ）で構成されることができる。本実施形態において、金属ブロックＭＢ'はエッチング率が異なる金属で構成されると例示されているが、金属ではなく、十分な選択比を有する他の物質で構成されてもよいことはいうまでもない。
次に、図８ｂに示されたように、金属ブロックＭＢ'の上面が露出するように絶縁樹脂層１３１を部分的に除去し、金属ブロックＭＢ'の露出した上面を湿式エッチングにより選択的に除去することができる（図６ｂ及び図６ｃ参照）。
本実施形態において、金属ブロックＭＢ'が選択的にエッチングされ、除去された空間の底面１１０Ｂには伝導性トレースＲ０のコンタクト部分１４８ｂが露出するようになる。コンタクト部分１４８ｂは、底面１１０Ｂと実質的に平坦な共面を有することができる。
図８ｂで製造されたパッケージ基板１００Ａには半導体チップが実装されることができる。図９は、本発明の一実施形態によるパッケージ基板１００Ａに半導体チップ１２０を実装した状態を示す断面図である。
上記金属ブロックＭＢ'が除去された空間１１０Ｈ'に上記半導体チップ１２０を配置する。この際、上記半導体チップ１２０の接続パッド１２０Ｐが上記伝導性トレースＲ０のコンタクト部分１４８ｂに接続されるように実装されることができる。上記半導体チップ１２０は上記接続パッド１２０Ｐに配置された導電性バンプ１２５を含むことができる。半導体チップ１２０の活性面と連結部材１４０の表面との間には接着層１２７がさらに導入されることができる。
図１０ａ～図１０ｃは、本発明の他の実施形態によるパッケージ基板の製造方法のうち、金属ブロックの除去過程（特に、上部配線層の形成）を示す主要工程の断面図である。
本実施形態による製造工程は、上述の実施形態に比べて、さらなる上部配線層を採用しない点と、伝導性トレースのコンタクト部分をさらに除去しない点で異なる。
先ず、図１０ａを参照すると、上述の実施形態のように、上部配線層の形成のために再配線層工程を中断せず（図５ｃ及び図５ｄ参照）、第２キャリアフィルム６２０を除去していない状態で第２配線層Ｒ２まで形成して連結部材１４０を完成することができる。
次いで、図１０ｂに示されたように、連結部材のパッシベーション層１５０Ａを形成し、第２キャリアフィルム６２０を除去した後、図１０ｃに示されたように、マスク６３０を用いて絶縁樹脂層１３１を選択的に除去することで金属ブロックＭＢを露出させ、金属ブロックＭＢを除去する。本除去過程で、伝導性トレースＲ０'のコンタクト部分に位置する第１金属層１４６ｂはエッチングバリアとして作用することができる。また、本工程において、支持部材１１０の第２面１１０Ｂに位置する絶縁樹脂層部分１３１ｂの一部を開放させることで、上部電気連結構造体を形成するためのパッド領域ｅを確保することができる。
図１０ｃで製造されたパッケージ基板１００Ｂには半導体チップが実装されることができる。図１１は、本発明の一実施形態によるパッケージ基板１００Ｂに半導体チップ１２０を実装した状態を示す断面図である。
図１１を参照すると、上記金属ブロックＭＢが除去された空間１１０Ｈ'に上記半導体チップ１２０を配置する。上述の実施形態と類似して、上記半導体チップ１２０の接続パッド１２０Ｐが上記伝導性トレースＲ０のコンタクト部分１４８ｂに接続されるように実装することができる。半導体チップ１２０は、上記接続パッド１２０Ｐに配置された導電性バンプ１２５を含むことができる。半導体チップ１２０の活性面と連結部材１４０の表面との間には接着層１２７をさらに導入することができる。
本実施形態では、コンタクト部分でエッチングバリアとして用いられた第１金属層１４６ｂを除去しなくてもよい。このような第１金属層１４６ｂがＮｉなどの伝導性に優れた金属である場合には、除去しなくてもよい。このように、本実施形態において、第１金属層１４６は最終の伝導性トレースＲ０'のコンタクト部分１４６ｂ、１４８ｂを構成することができる。上記半導体チップ１２０の接続パッド１２０Ｐはコンタクト部分の第１金属層１４６ｂと接続されることができる。
本発明において「連結される」というのは、直接的に連結された場合だけでなく、接着剤層などを介して間接的に連結された場合を含む概念である。また、「電気的に連結される」というのは、物理的に連結された場合と、連結されていない場合をともに含む概念である。なお、第１、第２などの表現は、一つの構成要素と他の構成要素を区別するために用いられるもので、該当する構成要素の順序及び／または重要度などを限定しない。場合によっては、本発明の範囲を外れずに、第１構成要素は第２構成要素と命名されることもでき、類似して第２構成要素は第１構成要素と命名されることもできる。
本発明で用いられた一実施例という表現は、互いに同一の実施例を意味せず、それぞれ互いに異なる固有の特徴を強調して説明するために提供されるものである。しかし、上記提示された一実施例は、他の実施例の特徴と結合して実施されることを排除しない。例えば、特定の一実施例で説明された事項が他の実施例で説明されていなくても、他の実施例でその事項と反対であるか矛盾する説明がない限り、他の実施例に関連する説明であると理解されることもできる。
本発明で用いられた用語は、一例を説明するために用いられたものであるだけで、本発明を限定しようとする意図ではない。このとき、単数の表現は文脈上明確に異なる意味でない限り、複数を含む。

Claims (22)

  1. 互いに反対に位置する第１及び第２面を有し、前記第１及び第２面を連結するキャビティを含み、少なくとも前記第１面から突出した部分を有する配線構造を備えた支持部材と、
    前記支持部材の第１面に配置され、前記配線構造の突出した部分と実質的に平坦な共面を有する平坦化層と、
    前記平坦化層上に配置されて前記配線構造と連結され、前記キャビティと重なった領域に位置するコンタクト部分を有する伝導性トレースと、
    前記伝導性トレースを覆うように前記支持部材の第１面に配置され、前記伝導性トレースと連結された再配線層を有する連結部材と、を含み、
    前記伝導性トレースは、前記配線構造の前記突出した部分と接続される第１金属層と、前記第１金属層上に配置された第２金属層と、を有する、パッケージ基板。
  2. 前記伝導性トレースのコンタクト部分は、前記第１金属層の部分のない前記第２金属層で提供され、前記伝導性トレースの他の領域に比べて凹陥した構造を有する、請求項１に記載のパッケージ基板。
  3. 前記再配線層は、再配線パターンと、前記再配線パターンと前記伝導性トレースとを連結する再配線ビアと、を含む、請求項１または２に記載のパッケージ基板。
  4. 前記キャビティの内部側壁及び前記支持部材の第２面に配置された絶縁樹脂層をさらに含む、請求項１から３のいずれか一項に記載のパッケージ基板。
  5. 前記絶縁樹脂層において前記支持部材の第２面に位置する領域は、実質的に平坦な表面を有する、請求項４に記載のパッケージ基板。
  6. 前記絶縁樹脂層において前記支持部材の第２面に位置する領域上に配置され、前記支持部材の前記配線構造に連結される上部配線層をさらに含む、請求項４または５に記載のパッケージ基板。
  7. 前記配線構造は、前記支持部材の第２面から突出した表面を有し、
    前記支持部材の第２面に配置され、前記配線構造の突出した表面と実質的に平坦な共面を有するさらなる平坦化層をさらに含む、請求項１に記載のパッケージ基板。
  8. 互いに反対に位置する第１及び第２面を有し、前記第１及び第２面を連結するキャビティを含み、前記第１及び第２面からそれぞれ突出した第１及び第２配線パターンを有する配線構造を備えた支持部材と、
    前記支持部材の第１及び第２面にそれぞれ配置され、前記配線構造の突出した第１及び第２配線パターンと実質的に平坦な共面を有する第１及び第２平坦化層と、
    前記第１平坦化層上に配置されて前記第１配線パターンと連結され、前記キャビティと重なった領域に位置するコンタクト部分を有する伝導性トレースと、
    前記伝導性トレースを覆うように前記支持部材の第１面上に配置された絶縁部材、及び前記絶縁部材に配置されて前記伝導性トレースと連結された再配線層を有する連結部材と、
    前記キャビティの内部側壁の少なくとも一部領域、及び前記第２配線パターンが露出するように前記支持部材の第２面上に配置され、キャビティ構造を有する絶縁樹脂層と、を含むパッケージ基板。
  9. 前記配線構造は、前記支持部材を貫通して前記第１及び第２配線パターンを連結する貫通ビアを含む、請求項８に記載のパッケージ基板。
  10. 前記貫通ビアは、前記第１及び第２配線パターンと接続される面積に比べて小さい幅の中間領域を有する、請求項９に記載のパッケージ基板。
  11. 前記再配線層は、再配線パターンと、前記再配線パターンと前記伝導性トレースとを連結する再配線ビアと、を含む、請求項８から１０のいずれか一項に記載のパッケージ基板。
  12. 互いに反対に位置する第１及び第２面を有し、前記第１及び第２面を連結するキャビティを含み、前記第１及び第２面を連結する配線構造を備えた支持部材と、
    前記配線構造と連結され、前記キャビティと重なった領域に位置するコンタクト部分を有する伝導性トレースと、
    前記伝導性トレースを覆うように前記支持部材の第１面に配置された絶縁部材、及び前記絶縁部材に配置されて前記伝導性トレースと連結された再配線層を有する連結部材と、
    前記キャビティの内部側壁及び前記支持部材の第２面に配置され、キャビティ構造を有する絶縁樹脂層と、
    前記絶縁樹脂層において前記支持部材の第２面に位置する領域上に配置され、前記支持部材の配線構造に連結される上部配線層と、を含むパッケージ基板。
  13. 前記絶縁樹脂層において、前記支持部材の第２面に位置する領域は実質的に平坦な表面を有する、請求項１２に記載のパッケージ基板。
  14. 互いに反対に位置する第１及び第２面を有し、前記第１及び第２面にそれぞれ位置する第１及び第２配線パターン、及び前記第１及び第２配線パターンを連結する貫通ビアを有する支持部材を製造する段階と、
    前記支持部材に前記第１及び第２面を連結するキャビティを形成する段階と、
    前記支持部材のキャビティに金属ブロックを配置する段階（ここで、前記支持部材の第１面のレベルに前記金属ブロックの一面が位置する）と、
    封止用樹脂を用いて前記支持部材のキャビティに前記金属ブロックを固定する段階と、
    前記支持部材の第１面で前記第１配線パターンと連結され、前記金属ブロックの一面に位置するコンタクト部分を有する伝導性トレースを形成する段階と、
    前記伝導性トレースを覆うように、前記支持部材の第１面に前記伝導性トレースに連結される再配線層を有する連結部材を形成する段階と、
    前記支持部材から前記金属ブロックを除去する段階と、を含む、パッケージ基板の製造方法。
  15. 前記第１配線パターンは前記第１面から突出しており、
    前記支持部材を製造する段階は、前記第１配線パターンと実質的に平坦な共面を有する平坦化層を形成する段階を含む、請求項１４に記載のパッケージ基板の製造方法。
  16. 前記金属ブロックを配置する段階は、
    キャリアフィルムに前記支持部材の第１面が接するように前記キャリアフィルム上に前記支持部材を配置する段階と、前記支持部材のキャビティに露出した前記キャリアフィルムの部分に前記金属ブロックを配置する段階と、を含む、請求項１４または１５に記載のパッケージ基板の製造方法。
  17. 前記金属ブロックを固定する段階は、前記封止用樹脂を用いて前記支持部材の第２面を覆う絶縁樹脂層を形成する段階を含む、請求項１４に記載のパッケージ基板の製造方法。
  18. 前記絶縁樹脂層を形成する段階の後に、前記第２配線パターンに連結されるように前記絶縁樹脂層上に上部配線層を形成する段階をさらに含む、請求項１７に記載のパッケージ基板の製造方法。
  19. 前記金属ブロックを除去する段階の後に、前記キャビティの内部側壁に前記封止用樹脂が残留する、請求項１４から１８のいずれか一項に記載のパッケージ基板の製造方法。
  20. 前記金属ブロックは、前記伝導性トレースを構成する金属と異なる金属からなる、請求項１４から１９のいずれか一項に記載のパッケージ基板の製造方法。
  21. 前記伝導性トレースを形成する段階は、前記金属ブロックの金属と異なる金属からなる第１金属層を形成する段階と、前記第１金属層上に第２金属層を形成する段階と、を含む、請求項１４から２０のいずれか一項に記載のパッケージ基板の製造方法。
  22. 前記金属ブロックを除去する段階の後に、前記コンタクト部分で前記第２金属層が露出するように前記第１金属層を除去する段階をさらに含む、請求項２１に記載のパッケージ基板の製造方法。
JP2018165172A 2018-05-30 2018-09-04 パッケージ基板及びその製造方法 Active JP7338114B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180061672A KR102556703B1 (ko) 2018-05-30 2018-05-30 패키지 기판 및 그 제조방법
KR10-2018-0061672 2018-05-30

Publications (2)

Publication Number Publication Date
JP2019212881A JP2019212881A (ja) 2019-12-12
JP7338114B2 true JP7338114B2 (ja) 2023-09-05

Family

ID=68736226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018165172A Active JP7338114B2 (ja) 2018-05-30 2018-09-04 パッケージ基板及びその製造方法

Country Status (4)

Country Link
JP (1) JP7338114B2 (ja)
KR (1) KR102556703B1 (ja)
CN (1) CN110556354B (ja)
TW (1) TWI831749B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046021A (ja) 2001-05-25 2003-02-14 Ibiden Co Ltd Ｉｃチップ実装用基板の製造方法
JP2016213466A (ja) 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP5577760B2 (ja) * 2009-03-09 2014-08-27 新光電気工業株式会社 パッケージ基板および半導体装置の製造方法
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
KR101634067B1 (ko) * 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102019351B1 (ko) * 2016-03-14 2019-09-09 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
KR101922875B1 (ko) * 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046021A (ja) 2001-05-25 2003-02-14 Ibiden Co Ltd Ｉｃチップ実装用基板の製造方法
JP2016213466A (ja) 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP2019212881A (ja) 2019-12-12
TW202005029A (zh) 2020-01-16
CN110556354A (zh) 2019-12-10
KR20190136240A (ko) 2019-12-10
KR102556703B1 (ko) 2023-07-18
CN110556354B (zh) 2023-10-20
TWI831749B (zh) 2024-02-11

Similar Documents

Publication Publication Date Title
US20210384120A1 (en) Semiconductor packages and methods of forming same
TWI731045B (zh) 半導體封裝中的密集型重佈線層的形成方法以及半導體封裝
US12009350B2 (en) Semiconductor package and method of fabricating the same
TWI582937B (zh) 封裝結構
TW201923984A (zh) 半導體封裝及其形成方法
KR20190003403A (ko) 반도체 패키지 및 방법
TW201824486A (zh) 封裝結構
TWI754839B (zh) 封裝結構及其形成方法
US20210210427A1 (en) Semiconductor package
TWI694578B (zh) 積體電路封裝及其形成方法
KR20220026308A (ko) 반도체 패키지
KR102424641B1 (ko) 반도체 패키지 및 그 형성 방법
US12046562B2 (en) Semiconductor package
KR20210083830A (ko) 반도체 패키지 및 그의 제조 방법
JP7338114B2 (ja) パッケージ基板及びその製造方法
US20220068731A1 (en) Semiconductor packages
US20220384322A1 (en) Semiconductor package
US20220384325A1 (en) Semiconductor package and method for fabricating the same
US20230420355A1 (en) Semiconductor package
US20230083493A1 (en) Semiconductor package including an encapsulant
US20240234302A1 (en) Semiconductor packages and methods of forming same
US20240074049A1 (en) Printed circuit board
US20240347487A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20240194582A1 (en) Semiconductor package and method of manufacturing the same
KR100596797B1 (ko) 웨이퍼 레벨 패키지의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230801

R150 Certificate of patent or registration of utility model

Ref document number: 7338114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150