JP2003046021A - Icチップ実装用基板の製造方法 - Google Patents

Icチップ実装用基板の製造方法

Info

Publication number
JP2003046021A
JP2003046021A JP2001284048A JP2001284048A JP2003046021A JP 2003046021 A JP2003046021 A JP 2003046021A JP 2001284048 A JP2001284048 A JP 2001284048A JP 2001284048 A JP2001284048 A JP 2001284048A JP 2003046021 A JP2003046021 A JP 2003046021A
Authority
JP
Japan
Prior art keywords
substrate
resin
layer
optical element
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001284048A
Other languages
English (en)
Other versions
JP4627942B2 (ja
Inventor
Hironori Tanaka
宏徳 田中
Motoo Asai
元雄 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001284048A priority Critical patent/JP4627942B2/ja
Publication of JP2003046021A publication Critical patent/JP2003046021A/ja
Application granted granted Critical
Publication of JP4627942B2 publication Critical patent/JP4627942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 接続信頼性に優れる光通信を達成するととも
に、端末機器の小型化に寄与することができるICチッ
プ実装用基板の製造方法を提供する。 【解決手段】 光学素子挿入用基板とパッケージ基板と
を作製し、両者を貼り貼り合わせた後、下記の工程を行
うICチップ実装用基板の製造方法。 (1)上記光学素子挿入用基板に形成した貫通孔より露
出したパッケージ基板の表面に光学素子を取り付けた
後、上記光学素子と上記パッケージ基板の導体回路とを
電気的に接続する光学素子実装工程、(2)上記光学素
子挿入用基板に形成した貫通孔内に樹脂組成物を充填
し、樹脂充填層を形成する樹脂充填層形成工程、(3)
上記光学素子挿入用基板と上記パッケージ基板と貫通す
るスルーホールを形成するスルーホール形成工程、およ
び、(4)上記光学素子挿入基板の露出面と上記パッケ
ージ基板の露出面とにソルダーレジスト層を形成するソ
ルダーレジスト層形成工程。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICチップ実装用
基板の製造方法に関する。
【0002】
【従来の技術】近年、通信分野を中心として光ファイバ
に注目が集まっている。特にIT(情報技術)分野にお
いては、高速インターネット網の整備に、光ファイバを
用いた通信技術が必要となる。光ファイバは、低損
失、高帯域、細径・軽量、無誘導、省資源等の
特徴を有しており、この特徴を有する光ファイバを用い
た通信システムでは、従来のメタリックケーブルを用い
た通信システムに比べ、中継器数を大幅に削減すること
ができ、建設、保守が容易になり、通信システムの経済
化、高信頼性化を図ることができる。
【0003】また、光ファイバは、一つの波長の光だけ
でなく、多くの異なる波長の光を1本の光ファイバで同
時に多重伝送することができるため、多用な用途に対応
可能な大容量の伝送路を実現することができ、映像サー
ビス等にも対応することができる。
【0004】そこで、このようなインターネット等のネ
ットワーク通信においては、光ファイバで用いた光通信
を、基幹網の通信のみならず、基幹網と端末機器(パソ
コン、モバイル、ゲーム等)との通信や、端末機器同士
の通信にも用いることが提案されている。
【0005】このように基幹網と端末機器との通信等に
光通信を用いる場合、端末機器において情報(信号)処
理を行うICが、電気信号で動作するため、端末機器に
は、光→電気変換器や電気→光変換器等の光信号と電気
信号とを変換する装置(以下、光/電気変換器ともい
う)を取り付ける必要がある。そこで、従来の端末機器
では、例えば、ICチップを実装したパッケージ基板、
光信号を処理する受光素子や発光素子等の光学部品等を
別々に実装し、これらに電気配線や光導波路を接続し、
信号伝送および信号処理を行っていた。
【0006】
【発明が解決しようとする課題】このような従来の端末
機器では、IC実装パッケージ基板と光学部品とを別々
に実装しているため、装置全体が大きくなり、端末機器
の小型化を妨げる要因となっていた。また、従来の端末
機器では、IC実装パッケージ基板と光学部品との距離
が離れているため、電気配線距離が長く、信号伝送時に
クロストークノイズ等による信号エラー等が発生しやす
かった。
【0007】
【課題を解決するための手段】そこで、本発明者等は、
接続信頼性に優れる光通信を達成するとともに、端末機
器の小型化に寄与することができるICチップ実装用基
板を製造する方法について鋭意検討した結果、ICチッ
プ実装用基板を製造する際に各種光学部品を実装するこ
とにより上述した問題の発生しないICチップ実装用基
板を製造することができることに想到し、下記の構成か
らなる本発明のICチップ実装用基板の製造方法を完成
させた。
【0008】即ち、本発明のICチップ実装用基板の製
造方法は、(a)基板aの両面または片面に導体回路を
形成する導体回路形成工程、(b)導体回路を形成した
基板aの導体回路非形成部の少なくとも一部に接着剤層
を形成する接着剤層形成工程、および、(c)接着剤層
を形成した基板aの一部に貫通孔を形成する貫通孔形成
工程、を経て作製した光学素子挿入用基板と、(A)基
板Aの両面に導体回路を形成する第一の導体回路形成工
程、(B)上記導体回路を形成した基板A上に、バイア
ホールを有する層間樹脂絶縁層を形成するとともに、上
記層間樹脂絶縁層上に導体回路を形成する層間樹脂絶縁
層積層工程、および、(C)最外層にソルダーレジスト
層を形成するソルダーレジスト層形成工程、を経て作製
したパッケージ基板と、を貼り合わせた後、少なくとも
下記(1)〜(4)の工程を行うことを特徴とする。 (1)上記光学素子挿入用基板に形成した貫通孔より露
出したパッケージ基板の表面に光学素子を取り付けた
後、上記光学素子と上記パッケージ基板の導体回路とを
電気的に接続する光学素子実装工程、(2)上記光学素
子挿入用基板に形成した貫通孔内に樹脂組成物を充填
し、樹脂充填層を形成する樹脂充填層形成工程、(3)
上記光学素子挿入用基板と上記パッケージ基板とを貫通
するスルーホールを形成するスルーホール形成工程、お
よび、(4)上記光学素子挿入基板の露出面と上記パッ
ケージ基板の露出面とにソルダーレジスト層を形成する
ソルダーレジスト層形成工程。
【0009】また、本発明のICチップ実装用基板の製
造方法における(1)の工程においては、ワイヤボンデ
ィングにより光学素子とパッケージ基板とを電気的に接
続することが望ましい。また、上記ICチップ実装用基
板の製造方法の(3)の工程で形成する樹脂充填層は、
その上面と下面との間の垂直方向の通信波長光の透過率
が90%以上であることが望ましく、また、長さ1mm
あたりの通信波長光の透過率が90%以上であることも
望ましい。
【0010】
【発明の実施の形態】本発明のICチップ実装用基板の
製造方法は、(a)基板aの両面または片面に導体回路
を形成する導体回路形成工程、(b)導体回路を形成し
た基板aの導体回路非形成部の少なくとも一部に接着剤
層を形成する接着剤層形成工程、および、(c)接着剤
層を形成した基板aの一部に貫通孔を形成する貫通孔形
成工程、を経て作製した光学素子挿入用基板と、(A)
基板Aの両面に導体回路を形成する第一の導体回路形成
工程、(B)上記導体回路を形成した基板A上に、バイ
アホールを有する層間樹脂絶縁層を形成するとともに、
上記層間樹脂絶縁層上に導体回路を形成する層間樹脂絶
縁層積層工程、および、(C)最外層にソルダーレジス
ト層を形成するソルダーレジスト層形成工程、を経て作
製したパッケージ基板と、を貼り合わせた後、少なくと
も下記(1)〜(4)の工程を行うことを特徴とする。 (1)上記光学素子挿入用基板に形成した貫通孔より露
出したパッケージ基板の表面に光学素子を取り付けた
後、上記光学素子と上記パッケージ基板の導体回路とを
電気的に接続する光学素子実装工程、(2)上記光学素
子挿入用基板に形成した貫通孔内に樹脂組成物を充填
し、樹脂充填層を形成する樹脂充填層形成工程、(3)
上記光学素子挿入用基板と上記パッケージ基板とを貫通
するスルーホールを形成するスルーホール形成工程、お
よび、(4)上記光学素子挿入基板の露出面と上記パッ
ケージ基板の露出面とにソルダーレジスト層を形成する
ソルダーレジスト層形成工程。
【0011】なお、上記(1)〜(4)の工程は、この
順序で行わなければならないものではなく、上記(2)
の工程は、上記(1)の工程の後に行わなければなら
ず、上記(4)の工程は、上記(3)の工程の後に行わ
なければならないものの、上記(3)の工程は、上記
(1)の工程や上記(2)の工程の前に行ってもよい。
また、上記(4)の工程は、上記(3)の工程の後であ
れば、上記(1)の工程や上記(2)の工程の前に行っ
てもよい。
【0012】本発明のICチップ実装用基板の製造方法
では、接続信頼性に優れる光通信を達成するとともに、
端末機器の小型化に寄与することができるICチップ実
装用基板を製造することができる。
【0013】本発明のICチップ実装用基板の製造方法
は、光学素子挿入用基板とパッケージ基板とを別々に作
製した後、両者を貼り合わせ、さらに所定の工程を経る
ものである。そこで、本明細書においては、まず、光学
素子挿入用基板を作製する方法とパッケージ基板を作製
する方法とをそれぞれ工程順に別々に説明し、その後、
両者を貼り合わせてICチップ実装用基板とする工程に
ついて説明する。
【0014】光学素子挿入用基板の作製では、まず、上
記(a)の工程、即ち、基板aの両面または片面に導体
回路を形成する導体回路形成工程を行う。具体的には、
例えば、基板aの両面または片面に無電解めっき処理等
によりベタの導体層を形成し、該導体層上にレジストを
形成した後、エッチング処理を施すことにより基板a上
に導体回路を形成することができる。また、基板aの両
面または片面にめっきレジストを形成し、その後、めっ
き処理と、めっきレジストの剥離とを行うことによって
も基板a上に導体回路を形成する。
【0015】上記基板aとしては、例えば、エポキシ樹
脂、ポリエステル樹脂、ポリイミド樹脂、ビスマレイミ
ド−トリアジン樹脂(BT樹脂)フェノール樹脂、これ
らの樹脂にガラス繊維等の補強材が含浸された樹脂(例
えば、ガラスエポキシ樹脂)等からなる基板、FR−4
基板、FR−5基板等が挙げられる。また、両面銅張積
層基板や片面銅張積層基板、RCC基板等をベタの導体
層が形成された基板として用いてもよい。なお、コンフ
ォーマル基板やアディティブ法で形成された基板を導体
回路の形成された基板として用いてもよい。
【0016】次に、上記(b)工程、即ち、導体回路を
形成した基板aの導体回路非形成部の少なくとも一部に
接着剤層を形成する接着剤層形成工程を行う。この工程
では、基板aのパッケージ基板と貼り合わせる側の導体
回路非形成部の全部または一部に接着剤層を形成する。
上記接着剤層は、パッケージ基板との充分な接着性が得
られるように塗布すればよい。従って、後述する(c)
の工程で貫通孔が形成される部分には、接着剤層を形成
してもよいし、しなくてもよい。
【0017】上記接着剤としては、例えば、熱硬化性樹
脂、熱可塑性樹脂、感光性樹脂、熱硬化基の一部が感光
化された樹脂、および、これらの複合体からなるもの等
を用いることができる。具体例としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂、BT樹脂
等が挙げられる。また、予め、シート状に成形された接
着剤を用いてもよく、プリプレグを用いてもよい。
【0018】次に、上記(c)の工程、即ち、接着剤層
を形成した基板aの一部に貫通孔を形成する貫通孔形成
工程を行う。ここで形成する貫通孔内には、後工程にお
いて、光学素子が配設されることとなる。上記貫通孔の
形成は、例えば、ルーター加工等により行うことができ
る。また、上記貫通孔の形成位置は特に限定されない
が、通常、基板の中央に形成する。
【0019】また、上記貫通孔形成工程おいて、貫通孔
を形成した後には、貫通孔壁面に存在するバリ等を除去
するために、薬液処理や研磨処理等を施してもよい。上
記薬液処理は、例えば、クロム酸、過マンガン酸塩等の
水溶液からなる酸化剤を使用して行うことができる。こ
のような(a)〜(c)の工程を経ることにより光学素
子挿入用基板を作製することができる。
【0020】次に、パッケージ基板の作製方法について
説明する。パッケージ基板の作製では、まず、上記
(A)の工程、即ち、基板Aの両面に導体回路を形成す
る第一の導体回路形成工程を行う。この工程は、例え
ば、上述した光学素子挿入用基板の作製の(a)の工程
と同様の方法により行うことができる。なお、基板Aと
しては、例えば、上述した基板aと同様のものを用いる
ことができる。
【0021】また、必要に応じて、上記基板Aを挟んだ
導体回路間を接続するスルーホールを形成してもよい。
上記スルーホールは、上記基板Aにドリル加工やレーザ
処理等により貫通孔を形成した後、該貫通孔の壁面に無
電解めっき処理等を施すことにより形成する。また、ス
ルーホールを形成した場合には、該スルーホール内に樹
脂充填材を充填することが望ましい。なお、樹脂充填材
の充填は、例えば、スルーホールに相当する部分に開口
が形成されたマスクを基板上に載置し、スキージを用い
て行うことができる。
【0022】また、導体回路表面(スルーホールのラン
ド表面を含む)に粗化形成処理を施してもよい。導体回
路表面を粗化面とすることにより後工程で積層形成する
層間樹脂絶縁層との密着性が向上するからである。上記
粗化形成処理としては、例えば、黒化(酸化)−還元処
理、第二銅錯体と有機酸塩とを含むエッチング液等を用
いたエッチング処理、Cu−Ni−P針状合金めっきに
よる処理等が挙げられる。なお、この粗化形成処理は、
スルーホール内に樹脂充填材を充填する前に行い、スル
ーホールの壁面にも粗化面を形成してもよい。スルーホ
ールと樹脂充填材との密着性が向上するからである。
【0023】上記スルーホール内に充填する樹脂充填材
としては、例えば、エポキシ樹脂と硬化剤と無機粒子と
を含む樹脂組成物等が挙げられる。上記エポキシ樹脂と
しては特に限定されないが、ビスフェノール型エポキシ
樹脂およびノボラック型エポキシ樹脂からなる群より選
択される少なくとも一種が望ましい。ビスフェノール型
エポキシ樹脂は、A型やF型の樹脂を選択することによ
り、希釈溶媒を使用しなくてもその粘度を調製すること
ができ、ノボラック型エポキシ樹脂は、高強度で耐熱性
や耐薬品性に優れ、無電解めっき液等の強塩基性溶液中
であっても分解せず、また、熱分解もしにくいからであ
る。
【0024】上記ビスフェノール型エポキシ樹脂として
は、ビスフェノールA型エポキシ樹脂やビスフェノール
F型エポキシ樹脂が望ましく、低粘度で、かつ、無溶剤
で使用することができる点からビスフェノールF型エポ
キシ樹脂がより望ましい。また、上記ノボラック型エポ
キシ樹脂としては、フェノールノボラック型エポキシ樹
脂およびクレゾールノボラック型エポキシ樹脂から選択
される少なくとも一種が望ましい。
【0025】また、ビスフェノール型エポキシ樹脂とク
レゾールノボラック型エポキシ樹脂とを混合して使用し
てもよい。この場合、ビスフェノール型エポキシ樹脂と
クレゾールノボラック型エポキシ樹脂との混合比率は、
重量比で1/1〜1/100であることが望ましい。
【0026】上記樹脂充填材に含まれる硬化剤としては
特に限定されず、従来公知の硬化剤を用いることがで
き、例えば、イミダゾール系硬化剤、酸無水物硬化剤、
アミン系硬化剤等が挙げられる。これらのなかでは、イ
ミダゾール系硬化剤が望ましく、特に、25℃において
液状の1−ベンジル−2−メチルイミダゾールや、1−
シアノエチル−2−エチル−4−メチルイミダゾール、
および、4−メチル−2−エチルイミダゾールが望まし
い。
【0027】また、上記樹脂充填材に含まれる無機粒子
としては、例えば、アルミナ、水酸化アルミニウム等の
アルミニウム化合物、炭酸カルシウム、水酸化カルシウ
ム等のカルシウム化合物、炭酸カリウム等のカリウム化
合物、マグネシア、ドロマイト、塩基性炭酸マグネシウ
ム、タルク等のマグネシウム化合物、シリカ、ゼオライ
ト等のケイ素化合物、チタニア等のチタン化合物等から
なるものが挙げられる。これらは単独で用いてもよい
し、2種以上併用してもよい。また、上記無機粒子は、
シランカップリング剤等により、コーティングされてい
てもよい。無機粒子とエポキシ樹脂との密着性が向上す
るからである。
【0028】また、上記無機粒子の樹脂組成物中の含有
比率は、10〜80重量%が望ましく、20〜70重量
%がより望ましい。この範囲であれば、基板や層間樹脂
絶縁層との間で、熱膨張係数の整合を図ることができる
からである。
【0029】また、上記無機粒子の形状は特に限定され
ず、球状、楕円球状、破砕状、多面体状等が挙げられ
る。これらのなかでは、球状や楕円球状が望ましい。粒
子の形状に起因したクラックの発生等を抑制することが
できるからである。上記無機粒子の平均粒径は、0.0
1〜5.0μmが望ましい。
【0030】また、上記樹脂組成物中には、上記したエ
ポキシ樹脂等以外に、他の熱硬化性樹脂や熱可塑性樹脂
等が含まれていてもよい。上記熱硬化性樹脂としては、
例えば、ポリイミド樹脂、フェノール樹脂等が挙げら
れ、上記熱可塑性樹脂としては、例えば、ポリテトラフ
ルオロエチレン(PTFE)、4フッ化エチレン6フッ
化プロピレン共重合体(FEP)、4フッ化エチレンパ
ーフロロアルコキシ共重合体(PFA)等のフッ素樹
脂、ポリエチレンテレフタレート(PET)、ポリスル
フォン(PSF)、ポリフェニレンスルフィド(PP
S)、熱可塑型ポリフェニレンエーテル(PPE)、ポ
リエーテルスルフォン(PES)、ポリエーテルイミド
(PEI)、ポリフェニレンスルフォン(PPES)、
ポリエチレンナフタレート(PEN)、ポリエーテルエ
ーテルケトン(PEEK)、ポリオレフィン系樹脂等が
挙げられる。これらは、単独で用いてもよいし、2種以
上を併用してもよい。なお、上記エポキシ樹脂に代え
て、これらの樹脂を用いてもよい。
【0031】次に、上記(B)の工程、即ち、上記導体
回路を形成した基板A上に、バイアホールを有する層間
樹脂絶縁層を形成するとともに、上記層間樹脂絶縁層上
に導体回路を形成する層間樹脂絶縁層積層工程を行う。
具体的には、例えば、下記(i)〜(vi)の工程を経る
ことにより行うことができる。即ち、(i)まず、導体
回路を形成した基板A上に、熱硬化性樹脂や樹脂複合体
からなる未硬化の樹脂層を形成するか、または、熱可塑
性樹脂からなる樹脂層を形成する。上記未硬化の樹脂層
は、未硬化の樹脂をロールコーター、カーテンコーター
等により塗布して成形してもよく、また、未硬化(半硬
化)の樹脂フィルムを熱圧着して形成してもよい。さら
に、未硬化の樹脂フィルムの片面に銅箔等の金属層が形
成された樹脂フィルムを貼付してもよい。また、熱可塑
性樹脂からなる樹脂層は、フィルム状に成形した樹脂成
形体を熱圧着することにより形成することが望ましい。
【0032】上記未硬化の樹脂を塗布する場合には、樹
脂を塗布した後、加熱処理を施す。上記加熱処理を施す
ことにより、未硬化の樹脂を熱硬化させることができ
る。なお、上記熱硬化は、後述するバイアホール用開口
を形成した後に行ってもよい。
【0033】このような樹脂層の形成において使用する
熱硬化性樹脂の具体例としては、例えば、エポキシ樹
脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹
脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリ
フェニレンエーテル樹脂等が挙げられる。
【0034】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上併用してもよい。それにより、耐熱性等に優れるも
のとなる。
【0035】上記ポリオレフィン系樹脂としては、例え
ば、ポリエチレン、ポリスチレン、ポリプロピレン、ポ
リイソブチレン、ポリブタジエン、ポリイソプレン、シ
クロオレフィン系樹脂、これらの樹脂の共重合体等が挙
げられる。
【0036】また、上記熱可塑性樹脂としては、例え
ば、フェノキシ樹脂、ポリエーテルスルフォン、ポリス
ルフォン等が挙げられる。また、熱硬化性樹脂と熱可塑
性樹脂との複合体(樹脂複合体)としては、熱硬化性樹
脂と熱可塑性樹脂とを含むものであれば特に限定され
ず、その具体例としては、例えば、粗化面形成用樹脂組
成物等が挙げられる。
【0037】上記粗化面形成用樹脂組成物としては、例
えば、酸、アルカリおよび酸化剤から選ばれる少なくと
も1種からなる粗化液に対して難溶性の未硬化の耐熱性
樹脂マトリックス中に、酸、アルカリおよび酸化剤から
選ばれる少なくとも1種からなる粗化液に対して可溶性
の物質が分散されたもの等が挙げられる。なお、上記
「難溶性」および「可溶性」という語は、同一の粗化液
に同一時間浸漬した場合に、相対的に溶解速度の早いも
のを便宜上「可溶性」といい、相対的に溶解速度の遅い
ものを便宜上「難溶性」と呼ぶ。
【0038】上記耐熱性樹脂マトリックスとしては、層
間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際
に、粗化面の形状を保持できるものが好ましく、例え
ば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が
挙げられる。また、感光性樹脂であってもよい。後述す
るバイアホール用開口を形成する工程において、露光現
像処理により開口を形成することができるからである。
【0039】上記熱硬化性樹脂としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレ
フィン樹脂、フッ素樹脂等が挙げられる。また、これら
の熱硬化性樹脂に感光性を付与した樹脂、即ち、メタク
リル酸やアクリル酸等を用い、熱硬化基を(メタ)アク
リル化反応させた樹脂を用いてもよい。具体的には、エ
ポキシ樹脂の(メタ)アクリレートが望ましく、さら
に、1分子中に、2個以上のエポキシ基を有するエポキ
シ樹脂がより望ましい。
【0040】上記熱可塑性樹脂としては、例えば、フェ
ノキシ樹脂、ポリエーテルスルフォン、ポリスルフォ
ン、ポリフェニレンスルフォン、ポリフェニレンサルフ
ァイド、ポリフェニルエーテル、ポリエーテルイミド等
が挙げられる。これらは単独で用いてもよいし、2種以
上併用してもよい。
【0041】上記可溶性の物質としては、例えば、無機
粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹脂および
液相ゴム等が挙げられる。これらは、単独で用いてもよ
いし、2種以上併用してもよい。
【0042】上記無機粒子としては、例えば、アルミ
ナ、水酸化アルミニウム等のアルミニウム化合物;炭酸
カルシウム、水酸化カルシウム等のカルシウム化合物;
炭酸カリウム等のカリウム化合物;マグネシア、ドロマ
イト、塩基性炭酸マグネシウム、タルク等のマグネシウ
ム化合物;シリカ、ゼオライト等のケイ素化合物;チタ
ニア等のチタン化合物等からなるものが挙げられる。こ
れらは単独で用いてもよいし、2種以上併用してもよ
い。上記アルミナ粒子は、ふっ酸で溶解除去することが
でき、炭酸カルシウムは塩酸で溶解除去することができ
る。また、ナトリウム含有シリカやドロマイトはアルカ
リ水溶液で溶解除去することができる。
【0043】上記樹脂粒子としては、例えば、熱硬化性
樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、ア
ルカリおよび酸化剤から選ばれる少なくとも1種からな
る粗化液に浸漬した場合に、上記耐熱性樹脂マトリック
スよりも溶解速度の早いものであれば特に限定されず、
具体的には、例えば、アミノ樹脂(メラミン樹脂、尿素
樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール
樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレ
ン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイ
ミド−トリアジン樹脂等からなるものが挙げられる。こ
れらは、単独で用いてもよく、2種以上併用してもよ
い。なお、上記樹脂粒子は予め硬化処理されていること
が必要である。硬化させておかないと上記樹脂粒子が樹
脂マトリックスを溶解させる溶剤に溶解してしまうた
め、均一に混合されてしまい、酸や酸化剤で樹脂粒子の
みを選択的に溶解除去することができないからである。
【0044】上記金属粒子としては、例えば、金、銀、
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛等からなるものが挙げられる。これらは、単
独で用いてもよく、2種以上併用してもよい。また、上
記金属粒子は、絶縁性を確保するために、表層が樹脂等
により被覆されていてもよい。
【0045】(ii)次に、その材料として熱硬化性樹脂
や樹脂複合体を用いた層間樹脂絶縁層を形成する場合に
は、未硬化の樹脂層に硬化処理を施すとともに、バイア
ホール用開口を形成し、層間樹脂絶縁層とする。上記バ
イアホール用開口は、レーザ処理により形成することが
望ましい。上記レーザ処理は、上記硬化処理前に行って
もよいし、硬化処理後に行ってもよい。また、感光性樹
脂からなる層間樹脂絶縁層を形成した場合には、露光、
現像処理を行うことにより、バイアホール用開口を設け
てもよい。なお、この場合、露光、現像処理は、上記硬
化処理前に行う。
【0046】また、その材料として熱可塑性樹脂を用い
た層間樹脂絶縁層を形成する場合には、熱可塑性樹脂か
らなる樹脂層にレーザ処理によりバイアホール用開口を
形成し、層間樹脂絶縁層とすることができる。
【0047】このとき、使用するレーザとしては、例え
ば、炭酸ガスレーザ、エキシマレーザ、UVレーザ、Y
AGレーザ等が挙げられる。これらは、形成するバイア
ホール用開口の形状等を考慮して使い分けてもよい。
【0048】上記バイアホール用開口を形成する場合、
マスクを介して、ホログラム方式のエキシマレーザによ
るレーザ光を照射することにより、一度に多数のバイア
ホール用開口を形成することができる。また、短パルス
の炭酸ガスレーザを用いて、バイアホール用開口を形成
すると、開口内の樹脂残りが少なく、開口周縁の樹脂に
対するダメージが小さい。
【0049】また、光学系レンズとマスクとを介してレ
ーザ光を照射する場合には、一度に多数のバイアホール
用開口を形成することができる。光学系レンズとマスク
とを介することにより、同一強度で、かつ、照射角度が
同一のレーザ光を複数の部分に同時に照射することがで
きるからである。
【0050】(iii)次に、バイアホール用開口の内壁
を含む層間樹脂絶縁層の表面に、必要に応じて、酸また
は酸化剤を用いて粗化面を形成する。なお、この粗化面
は、層間樹脂絶縁層とその上に形成する薄膜導体層との
密着性を高めるために形成するものであり、層間樹脂絶
縁層と薄膜導体層との間に充分な密着性がある場合には
形成しなくてもよい。
【0051】上記酸としては、硫酸、硝酸、塩酸、リン
酸、蟻酸等が挙げられ、上記酸化剤としては、クロム
酸、クロム硫酸、過マンガン酸ナトリウム等の過マンガ
ン酸塩等が挙げられる。また、粗化面を形成した後に
は、アルカリ等の水溶液や中和液等を用いて、層間樹脂
絶縁層の表面を中和することが望ましい。次工程に、酸
や酸化剤の影響を与えないようにすることができるから
である。また、上記粗化面の形成は、プラズマ処理等を
用いて行ってもよい。
【0052】また、上記粗化面の最大粗度Rmaxは、
0.1〜20μmが望ましい。Rmaxが20μmを超
えると粗化面自体が損傷や剥離を受けやすく、Rmax
が0.1μm未満では、導体回路との密着性を充分えら
れないことがあるからである。特に、セミアディティブ
法により導体回路を形成する場合には、上記最大粗度R
maxは、0.1〜5μmが望ましい。薄膜導体層との
密着性を充分に確保することができるとともに、薄膜導
体層の除去が容易だからである。
【0053】(iv)次に、バイアホール用開口を設けた
層間樹脂絶縁層の表面に薄膜導体層を形成する。上記薄
膜導体層は、無電解めっき、スパッタリング、蒸着等の
方法を用いて形成することができる。なお、層間樹脂絶
縁層の表面に粗化面を形成しなかった場合には、上記薄
膜導体層は、スパッタリングにより形成することが望ま
しい。なお、無電解めっきにより薄膜導体層を形成する
場合には、被めっき表面に、予め、触媒を付与してお
く。上記触媒としては、例えば、塩化パラジウム等が挙
げられる。
【0054】上記薄膜導体層の厚さは特に限定されない
が、該薄膜導体層を無電解めっきにより形成した場合に
は、0.6〜1.2μmが望ましく、スパッタリングに
より形成した場合には、0.1〜1.0μmが望まし
い。また、上記薄膜導体層の材質としては、例えば、C
u、Ni、P、Pd、Co、W等が挙げられる。これら
のなかでは、CuやNiが望ましい。
【0055】(v)次に、上記薄膜導体層上の一部にド
ライフィルムを用いてめっきレジストを形成し、その
後、上記薄膜導体層をめっきリードとして電解めっきを
行い、めっきレジスト非形成部に電解めっき層を形成す
る。
【0056】また、この工程では、バイアホール用開口
を電解めっきで充填してバイアホールの構造をフィール
ドビア構造としてもよく、一旦、その上面に窪みを有す
るバイアホールを形成し、その後、この窪みに導電性ペ
ーストを充填してフィールドビア構造としてもよい。ま
た、上面に窪みを有するバイアホールを形成した後、そ
の窪みに樹脂充填材等を充填し、さらに、その上に蓋め
っき層を形成して上面が平坦なバイアホールとしてもよ
い。バイアホールの構造をフィールドビア構造とするこ
とにより、バイアホールの直上にバイアホールを形成す
ることができる。
【0057】(vi)さらに、めっきレジストを剥離し、
めっきレジストの下に存在していた薄膜導体層をエッチ
ングにより除去し、独立した導体回路とする。エッチン
グ液としては、例えば、硫酸−過酸化水素水溶液、過硫
酸アンモニウム等の過硫酸塩水溶液、塩化第二鉄、塩化
第二銅、塩酸等が挙げられる。また、エッチング液とし
て上述した第二銅錯体と有機酸とを含む混合溶液を用い
てもよい。
【0058】また、上記した薄膜導体層上にめっきレジ
ストを形成し、めっきレジスト非形成部に電解めっき層
を形成した後、めっきレジストと薄膜導体層との除去を
行う方法に代えて、以下の方法を用いることにより導体
回路を形成してもよい。即ち、上記薄膜導体層上の全面
に電解めっき層を形成した後、該電解めっき層上の一部
にドライフィルムを用いてエッチングレジストを形成
し、その後、エッチングレジスト非形成部下の電解めっ
き層および薄膜導体層をエッチングにより除去し、さら
に、エッチングレジストを剥離することにより独立した
導体回路を形成してもよい。
【0059】このような方法を用いることにより、バイ
アホールを有する層間樹脂絶縁層を形成するとともに、
層間樹脂絶縁層上に導体回路を形成する層間樹脂絶縁層
積層工程を行うことができる。なお、本発明の製造方法
においては、この層間樹脂絶縁層積層工程は1回しか行
わなかったが、製造するICチップ実装基板によって
は、この層間樹脂絶縁層積層工程を複数回繰り返すこと
により、層間樹脂絶縁層と導体回路とが2層以上ずつ積
層形成された形態としてもよい。
【0060】次に、上記(C)の工程、即ち、最外層に
ソルダーレジスト層を形成するソルダーレジスト層形成
工程を行う。具体的には、未硬化のソルダーレジスト組
成物をロールコータやカーテンコータ等により塗布した
り、フィルム状に成形したソルダーレジスト組成物を圧
着したりした後、硬化処理を施すことによりソルダーレ
ジスト層を形成する。
【0061】上記ソルダーレジスト層は、例えば、ポリ
フェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素
樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミ
ド樹脂等を含むソルダーレジスト組成物を用いて形成す
ることができる
【0062】また、上記以外のソルダーレジスト組成物
としては、例えば、ノボラック型エポキシ樹脂の(メ
タ)アクリレート、イミダゾール硬化剤、2官能性(メ
タ)アクリル酸エステルモノマー、分子量500〜50
00程度の(メタ)アクリル酸エステルの重合体、ビス
フェノール型エポキシ樹脂等からなる熱硬化性樹脂、多
価アクリル系モノマー等の感光性モノマー、グリコール
エーテル系溶剤などを含むペースト状の流動体が挙げら
れ、その粘度は25℃で1〜10Pa・sに調整されて
いることが望ましい。また、上記ソルダーレジスト組成
物は、エラストマーや無機フィラーが配合されていても
よい。また、ソルダーレジスト組成物として、市販のソ
ルダーレジスト組成物を使用してもよい。
【0063】また、上記ソルダーレジスト層には、必要
に応じて、レーザ処理や露光現像処理により半田バンプ
形成用開口を形成する。この際、使用するレーザとして
は、上述したバイアホール用開口を形成する際に用いる
レーザと同様のもの等が挙げられる。
【0064】次に、上記半田バンプ形成用開口の底面に
露出した導体回路の表面に、必要に応じて、金属層を形
成する。上記金属層は、ニッケル、パラジウム、金、
銀、白金等の耐食性金属により上記導体回路表面を被覆
することにより形成することができる。具体的には、ニ
ッケル−金、ニッケル−銀、ニッケル−パラジウム、ニ
ッケル−パラジウム−金等の金属により形成することが
望ましい。また、上記半田パッドは、例えば、めっき、
蒸着、電着等の方法を用いて形成することができるが、
これらのなかでは、被覆層の均一性に優れるという点か
らめっきが望ましい。また、この工程で形成するソルダ
ーレジスト層には、後述する工程で光学素子挿入用基板
との貼り合わせの際に用いる位置合わせ用マーク等を形
成しておいてもよい。このような(A)〜(C)の工程
を経ることによりパッケージ基板を作製することができ
る。
【0065】次に、上記(a)〜(c)の工程を経て作
製した光学素子挿入用基板と、上記(A)〜(C)の工
程を経て作製したパッケージ基板とを光学素子挿入用基
板が有する接着剤層を介して貼り合わせた後、上記
(1)〜(4)の工程を経てICチップ実装用基板とす
る方法について説明する。
【0066】光学素子挿入用基板とパッケージ基板との
貼り合わせは、例えば、ピンラミネート方式やマスラミ
ネート方式等を用いて行うことができる。具体的には、
両者の位置合わせを行った後、接着剤層が軟化する温度
(通常、60〜200℃程度)まで昇温し、次いで、1
〜10MPa程度の圧力でプレスすることにより、光学
素子挿入用基板とパッケージ基板とを貼り合わせる。
【0067】まず、上記(1)の工程、即ち、上記光学
素子挿入用基板に形成した貫通孔より露出したパッケー
ジ基板の表面に光学素子を取り付けた後、上記光学素子
と上記パッケージ基板の導体回路とを電気的に接続する
光学素子実装工程を行う。
【0068】この工程で実装する光学素子としては、例
えば、PD(フォトダイオード)、APD(アバランシ
ェフォトダイオード)等の受光素子、LD(半導体レー
ザ)、DFB−LD(分布帰還型−半導体レーザ)、L
ED(発光ダイオード)等の発光素子等が挙げられる。
【0069】上記受光素子の材料としては、例えば、S
i、Ge、InGaAs等が挙げられる。これらのなか
では、受光感度に優れる点からInGaAsが望まし
い。また、上記発光素子の材料としては、例えば、ガリ
ウム、砒素およびリンの化合物(GaAsP)、ガリウ
ム、アルミニウムおよび砒素の化合物(GaAlA
s)、ガリウムおよび砒素の化合物(GaAs)、イン
ジウム、ガリウムおよび砒素の化合物(InGaA
s)、インジウム、ガリウム、砒素およびリンの化合物
(InGaAsP)等が挙げられる。これらは、通信波
長を考慮して使い分ければよく、例えば、通信波長が
0.85μm帯の場合にはGaAlAsを使用すること
ができ、通信波長が1.3μm帯や1.55μm帯の場
合には、InGaAsやInGaAsPを使用すること
ができる。
【0070】上記光学素子の取り付けは、例えば、共晶
結合法、半田結合法、樹脂結合法等により行うことがで
きる。また、銀ペーストや金ペーストを用いて、光学素
子を取りつけてもよい。上記樹脂結合法では、エポキシ
系樹脂やポリイミド系樹脂等の熱硬化性樹脂を主剤と
し、これらの樹脂成分以外に硬化剤やフィラー、溶剤等
を含むペーストをパッケージ基板上に塗布し、次いで、
光学素子をペースト上に載置した後、該ペーストを加熱
硬化させることにより光学素子を取り付ける。なお、上
記ペーストの塗布は、例えば、ディスペンス法、スタン
ピング法、スクリーン印刷法等により行うことができ
る。銀ペーストを用いる場合には、パッケージ基板上に
銀ペーストを塗布し、ついで、光学素子をペースト上に
載置した後、この銀ペーストを焼成することにより光学
素子を取り付ける。
【0071】上記光学素子と上記パッケージ基板の導体
回路とを電気的に接続する方法としては、ワイヤボンデ
ィングを用いることが望ましい。これは、光学素子を取
り付ける際の設計の自由度が大きいとともに、経済的に
も有利だからである。上記ワイヤボンディングとして
は、従来公知の方法、即ち、ネイルヘッド・ボンディン
グ法やウエッジ・ボンディング法を用いることができ
る。なお、光学素子とパッケージ基板との接続は、テー
プボンディングやフリップチップボンディング等により
行ってもよい。
【0072】次に、上記(2)の工程、即ち、上記光学
素子挿入用基板に形成した貫通孔内に樹脂組成物を充填
し、樹脂充填層を形成する樹脂充填層形成工程を行う。
上記樹脂組成物としては、熱硬化性樹脂、熱可塑性樹
脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された
樹脂、これらの複合体等を樹脂成分とするものが挙げら
れる。上記樹脂成分の具体例としては、例えば、エポキ
シ樹脂、フェノール樹脂、ポリイミド樹脂、オレフィン
樹脂、BT樹脂等が挙げられる。また、上記樹脂組成物
には、上記樹脂成分以外に、例えば、樹脂粒子、無機粒
子、金属粒子等の粒子が含まれていてもよい。これらの
粒子を含ませることにより樹脂充填層と、基板、ソルダ
ーレジスト層、層間樹脂絶縁層等との間で熱膨張係数の
整合を図ることができ、また、粒子の種類によっては難
燃性を付与することもできる。
【0073】上記樹脂粒子としては、例えば、熱硬化性
樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部
が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂と
の樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等
が挙げられる。
【0074】具体的には、例えば、エポキシ樹脂、フェ
ノール樹脂、ポリイミド樹脂、ビスマレイミド樹脂、ポ
リフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等
の熱硬化性樹脂;これらの熱硬化性樹脂の熱硬化基(例
えば、エポキシ樹脂におけるエポキシ基)にメタクリル
酸やアクリル酸等を反応させ、アクリル基を付与した樹
脂;フェノキシ樹脂、ポリエーテルスルフォン(PE
S)、ポリスルフォン(PSF)、ポリフェニレンスル
ホン(PPS)、ポリフェニレンサルファイド(PPE
S)、ポリフェニルエーテル(PPE)、ポリエーテル
イミド(PI)等の熱可塑性樹脂;アクリル樹脂等の感
光性樹脂等が挙げられる。また、上記熱硬化性樹脂と上
記熱可塑性樹脂との樹脂複合体や、上記アクリル基を付
与した樹脂や上記感光性樹脂と上記熱可塑性樹脂との樹
脂複合体を用いることもできる。また、上記樹脂粒子と
しては、ゴムからなる樹脂粒子を用いることもできる。
【0075】また、上記無機粒子としては、例えば、ア
ルミナ、水酸化アルミニウム等のアルミニウム化合物、
炭酸カルシウム、水酸化カルシウム等のカルシウム化合
物、炭酸カリウム等のカリウム化合物、マグネシア、ド
ロマイト、塩基性炭酸マグネシウム等のマグネシウム化
合物、シリカ、ゼオライト等のケイ素化合物、チタニア
等のチタン化合物等が挙げられる。また、上記無機粒子
として、リンやリン化合物からなるものを用いることも
できる。
【0076】上記金属粒子としては、例えば、Au、A
g、Cu、Pd、Ni、Pt、Fe、Zn、Pb、A
l、Mg、Ca等が挙げられる。これらの樹脂粒子、無
機粒子および金属粒子は、それぞれ単独で用いても良い
し、2種以上併用しても良い。
【0077】また、上記粒子の形状は特に限定されず、
例えば、球状、楕円球状、破砕状、多面体状等が挙げら
れる。また、上記粒子の粒径(粒子の一番長い部分の長
さ)は、通信光の波長より短いことが望ましい。粒径が
通信光の波長より長いと光信号の伝送を阻害することが
あるからである。
【0078】上記樹脂組成物を充填する方法としては特
に限定されず、例えば、印刷やポッティング等の方法を
用いることができる。また、タブレット状にしたものを
プランジャーを用いて充填してもよい。また、樹脂充填
層を充填した後には、必要に応じて、硬化処理等を施
す。
【0079】また、この工程で形成する樹脂充填層は、
その上面と下面との間の垂直方向の通信波長光の透過率
が90%以上であることが望ましい。上記透過率が90
%未満では、通信光の伝送が阻害され、光学素子を介し
た光信号の通信に不都合が発生することがあるからであ
る。なお、本明細書において、樹脂充填層の上面と下面
との間の垂直方向の通信波長光の透過率(%)とは、上
記樹脂充填層への垂直方向の入射光の強さをI、上記
樹脂充填層を通過して出てきた光の強さをIとした場
合に下記式(1)より算出される値である。
【0080】 透過率(%)=(I/I)×100・・・(1)
【0081】また、樹脂充填層は、長さ1mmあたり通
信波長光の透過率が90%以上であることも望ましい。
この工程で形成する樹脂充填層の厚さを考慮すると、上
記範囲の透過率を有する樹脂充填層は、充分に通信光の
伝送性に優れるからである。
【0082】なお、本明細書において、長さ1mmあた
りの通信波長光の透過率(%)とは、強さIの光が上
記樹脂充填層に入射し、該樹脂充填層を1mm通過して
出てきたとした際に出てきた光の強さがIである場合
に、下記式(2)により算出される値である。
【0083】 透過率(%)=(I/I)×100・・・(2)
【0084】また、この工程で樹脂組成物を充填する際
には、異なる樹脂組成物を複数回に分けて充填し、貫通
孔内に複数層からなる樹脂層を形成してもよい。具体的
には、例えば、受光素子の受光面や発光素子の発光面の
高さまでの領域には、ワイヤボンディングおよびその接
続エリアを保護する性質に優れた樹脂組成物や、耐熱性
に特に優れた樹脂組成物を充填し、上記受光面や発光面
より高い領域には、通信光の伝送性に特に優れる樹脂組
成物を用いて樹脂充填層を形成する等である。
【0085】さらに、この工程では、貫通孔から露出し
た樹脂組成物の露出面に研磨処理を施し、その露出面を
平坦にすることが望ましい。露出面を平坦にすることに
より、通信光の伝送が阻害されるおそれがより少なくな
るからである。上記研磨処理は、例えば、バフ研磨、紙
やすり等による研磨、鏡面研磨、クリーン研磨、ラッピ
ング等により行うことができる。また、酸や酸化剤、薬
液等を用いた化学研磨を行ってもよい。また、これらの
方法を2種以上組み合わせて研磨処理を行ってもよい。
【0086】次に、上記(3)の工程、即ち、上記光学
素子挿入用基板と上記パッケージ基板とを貫通するスル
ーホールを形成するスルーホール形成工程を行う。具体
的には、まず、上記光学素子挿入用基板と上記パッケー
ジ基板とを貫通するスルーホール用貫通孔を形成する。
該スルーホール用貫通孔は、ドリル加工やレーザ処理等
により形成すればよい。上記レーザ処理に使用するレー
ザとしては、例えば、パッケージ基板を作製する際に、
バイアホール用開口を形成する工程で使用したレーザと
同様のもの等を用いることができる。
【0087】次に、スルーホール用貫通孔の壁面を含む
光学素子挿入用基板の露出面およびパッケージ基板の露
出面に薄膜導体層を形成する。上記薄膜導体層は、無電
解めっき、スパッタリング等の方法により形成すること
ができる。
【0088】上記薄膜導体層の材質としては、例えば、
銅、ニッケル、スズ、亜鉛、コバルト、タリウム、鉛等
が挙げられる。これらのなかでは、電気特性、経済性等
に優れる点から銅や銅およびニッケルからなるものが望
ましい。また、上記薄膜導体層の厚さとしては、無電解
めっきにより薄膜導体層を形成する場合には、0.3〜
2.0μmが望ましく、0.6〜1.2μmがより望ま
しい。また、スパッタリングにより形成する場合には、
0.1〜1.0μmが望ましい。
【0089】次に、その表面に薄膜導体層が形成された
基板の上にめっきレジストを形成する。上記めっきレジ
ストは、例えば、感光性ドライフィルムを張り付けた
後、めっきレジストパターンが描画されたガラス基板等
からなるフォトマスクを密着配置し、露光現像処理を施
すことにより形成することができる。
【0090】さらに、薄膜導体層をめっきリードとして
電気めっきを行い、上記めっきレジスト非形成部に電気
めっき層を形成する。上記電気めっきとしては、銅めっ
きが望ましい。また、上記電気めっき層の厚さ、5〜2
0μmが望ましい。
【0091】その後、上記めっきレジストと該めっきレ
ジスト下の薄膜導体層を除去することによりスルーホー
ル(そのランド部分を含む)を形成することができる。
上記めっきレジストの除去は、例えば、アルカリ水溶液
等を用いて行えばよく、上記薄膜導体層の除去は、硫酸
と過酸化水素との混合液、過硫酸ナトリウム、過硫酸ア
ンモニウム、塩化第二鉄、塩化第二銅等のエッチング液
を用いて行えばよい。また、上記導体回路を形成した
後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化
剤を用いて除去してもよい。電気特性の低下を防止する
ことができるからである。また、このめっきレジストを
形成した後、電気めっき層を形成する方法に代えて、薄
膜導体層上の全面に電気めっき層を形成した後、電解め
っき層上にエッチングレジストや半田めっき層を形成
し、さらに、エッチング処理を施す方法を用いてスルー
ホールを形成してもよい。
【0092】また、スルーホールを形成した後には、該
スルーホール内に樹脂充填材を充填することが望まし
い。上記樹脂充填材としては、例えば、パッケージ基板
の作製において、スルーホール内の充填に用いた樹脂充
填材と同様のもの等を用いることができる。
【0093】また、スルーホール内に樹脂充填材を充填
して樹脂充填材層を形成した場合には、必要に応じて、
無電解めっき等を行うことにより樹脂充填材層の表層部
を覆う蓋めっき層を形成してもよい。蓋めっき層を形成
することにより、スルーホールのランド上のみならず、
蓋めっき層上にもはんだパッドを形成することが可能と
なるため、設計の自由度がより向上するからである。
【0094】また、上述したように、このスルーホール
形成工程は、上記(1)および(2)の工程を行った後
に行う必要はなく、上記(1)の工程、即ち、光学素子
実装工程を行う前に行ってもよいし、上記(2)の工
程、即ち、上記樹脂充填層形成工程を行う前に行っても
よい。
【0095】次に、上記(4)の工程、即ち、上記光学
素子挿入用基板の露出面と上記パッケージ基板の露出面
とにソルダーレジスト層を形成するソルダーレジスト層
形成工程を行う。この工程では、具体的には、未硬化の
ソルダーレジスト組成物をロールコータやカーテンコー
タ等により塗布したり、フィルム状に成形したソルダー
レジスト組成物を圧着したりした後、硬化処理を施すこ
とによりソルダーレジスト層を形成する。上記ソルダー
レジスト組成物としては、例えば、パッケージ基板を作
製する際に用いたソルダーレジスト組成物と同様のもの
等を用いることができる。なお、このソルダーレジスト
層形成工程においては、上記(2)の工程で形成した樹
脂充填層上にはソルダーレジスト層を形成しなくてもよ
い。
【0096】また、上記ソルダーレジスト層には、必要
に応じて、レーザ処理や露光現像処理により半田バンプ
形成用開口を形成する。この際、使用するレーザとして
は、上述したバイアホール用開口を形成する際に用いる
レーザと同様のもの等が挙げられる。
【0097】また、上述したように、このソルダーレジ
スト層形成工程は、上記(3)およびの工程を行った後
に行うのであれば、上記(1)の工程、即ち、光学素子
実装工程を行う前に行ってもよいし、上記(2)の工
程、即ち、上記樹脂充填層形成工程を行う前に行っても
よい。なお、上記(1)および(2)の工程を行う前
に、このソルダーレジスト層形成工程を行う場合、上記
光学素子挿入用基板の露出面には、光学素子を実装する
ために形成した貫通孔の壁面は含まないものとし、上記
パッケージ基板の露出面には、光学素子を実装するため
に形成した貫通孔の底面に露出したパッケージ基板の表
面は含まないものとする。
【0098】次に、上記半田バンプ形成用開口の底面に
露出した導体回路の表面に、必要に応じて、金属層を形
成する。上記金属層は、ニッケル、パラジウム、金、
銀、白金等の耐食性金属により上記導体回路表面を被覆
することにより形成することができる。具体的には、ニ
ッケル−金、ニッケル−銀、ニッケル−パラジウム、ニ
ッケル−パラジウム−金等の金属により形成することが
望ましい。また、上記金属層は、例えば、めっき、蒸
着、電着等の方法を用いて形成することができるが、こ
れらのなかでは、被覆層の均一性に優れるという点から
めっきが望ましい。なお、この金属層は、後工程で半田
バンプ等を形成する際に半田パッドとしての役割を果た
すこととなる。
【0099】さらに、必要に応じて、上記半田バンプ形
成用開口に相当する部分に開口部が形成されたマスクを
介して、上記半田バンプ形成用開口に半田ペーストを充
填した後、リフローすることによりフリップチップ用半
田バンプや、BGA(Ball Grid Array)用半田バンプ
を形成する。このような一連の工程を経ることによりI
Cチップ実装用基板を製造することができる。
【0100】本発明の製造方法により製造されたICチ
ップ実装用基板には、通常、製造後にICチップが実装
されることとなる。上記ICチップの実装は、例えば、
上記フリップチップ用半田バンプを形成した場合には、
この半田バンプを介してICチップのフリップチップ実
装を行い、その後、必要に応じて、ICチップとICチ
ップ実装用基板との間を樹脂で封止することにより行
う。また、上記ICチップの実装は、ワイヤボンディン
グにより行ってもよい。勿論、この場合には、プリップ
チップ用半田バンプを形成しなくてもよい。
【0101】なお、上述した本発明のICチップ実装用
基板の製造方法では、ICチップを実装するためのフリ
ップチップ用半田バンプと、ICチップ実装用基板を他
の基板(マザーボード等)に接続するためのBGA用半
田バンプとを同一工程で形成しているが、この2種類の
半田バンプを同一工程で形成しなくてもよく、例えば、
まず、プリップチップ用半田バンプのみを形成し、この
半田バンプを介して、ICチップを実装した後、半田ペ
ーストや半田ボールを用いてBGA用半田バンプを形成
してもよい。
【0102】
【実施例】以下、本発明をさらに詳細に説明する。 (実施例1) A.光学素子挿入用基板の作製 (1)厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなる絶縁性基板
1の片面に18μmの銅箔8がラミネートされている片
面銅張積層板を出発材料とした(図1(a)参照)。ま
ず、この片面銅張積層板の銅箔8をパターン状にエッチ
ングすることにより、基板の片面に導体回路4を形成し
た(図1(b)参照)。
【0103】(2)次に、基板の導体回路4を形成した
側に導体回路非形成部にエポキシ樹脂系接着剤を塗布す
ることにより接着剤層(図示せず)を形成した。 (3)さらに、基板の中央部にルータ加工により貫通孔
9を形成し、光学素子挿入用基板とした(図1(c)参
照)。
【0104】B.パッケージ基板の作製 (a)層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、クレゾールノボラック型エポキシ樹脂(エポキ
シ当量215、大日本インキ化学工業社製 エピクロン
N−673)40重量部、トリアジン構造含有フェノー
ルノボラック樹脂(フェノール性水酸基当量120、大
日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加しエ
ポキシ樹脂組成物を調製した。得られたエポキシ樹脂組
成物を厚さ38μmのPETフィルム上に乾燥後の厚さ
が50μmとなるようにロールコーターを用いて塗布し
た後、80〜120℃で10分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製した。
【0105】(b)貫通孔充填用樹脂組成物の調製 ビスフェノールF型エポキシモノマー(油化シェル社
製、分子量:310、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで、最大粒子の直径が15μm以下のS
iO球状粒子(アドテック社製、CRS 1101−
CE)72重量部およびレベリング剤(サンノプコ社製
ペレノールS4)1.5重量部を容器にとり、攪拌混
合することにより、その粘度が23±1℃で30〜60
Pa・sの樹脂充填材を調製した。なお、硬化剤とし
て、イミダゾール硬化剤(四国化成社製、2E4MZ−
CN)6.5重量部を用いた。
【0106】(c)パッケージ基板の製造 (1)厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなる絶縁性基板
21の両面に18μmの銅箔28がラミネートされてい
る両面銅張積層板を出発材料とした(図2(a)参
照)。まず、この銅張積層板をドリル削孔し、無電解め
っき処理を施し、パターン状にエッチングすることによ
り、基板の両面に下層導体回路24とスルーホール29
とを形成した(図2(b)参照)。
【0107】(2)下層導体回路24を形成した基板3
0を水洗いし、乾燥した後、NaOH(10g/l)、
NaClO(40g/l)、NaPO(6g/
l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、
および、NaOH(10g/l)、NaBH(6g/
l)を含む水溶液を還元浴とする還元処理を行い、下層
導体回路24の表面に粗化面(図示せず)を形成した。
【0108】(3)次に、上記(b)に記載した樹脂充
填材を調製した後、下記の方法により調製後24時間以
内に、スルーホール29内および基板21の片面の導体
回路非形成部と下層導体回路24の外縁部とに樹脂充填
材30′の層を形成した。即ち、まず、スキージを用い
てスルーホール内に樹脂充填材を押し込んだ後、100
℃、20分の条件で乾燥させた。次に、導体回路非形成
部に相当する部分が開口したマスクを基板上に載置し、
スキージを用いて凹部となっている導体回路非形成部に
も樹脂充填材を充填し、100℃、20分の条件で乾燥
させることにより樹脂充填材30′の層を形成した(図
2(c)参照)。
【0109】(4)上記(3)の処理を終えた基板の片
面を、♯600のベルト研磨紙(三共理化学社製)を用
いたベルトサンダー研磨により、導体回路24の表面や
スルーホール29のランド表面に樹脂充填材30′が残
らないように研磨し、次いで、上記ベルトサンダー研磨
による傷を取り除くためのバフ研磨を行った。このよう
な一連の研磨を基板の他方の面についても同様に行っ
た。次いで、100℃で1時間、120℃で3時間、1
50℃で1時間、180℃で7時間の加熱処理を行って
樹脂充填材層30を形成した。
【0110】このようにして、スルーホール29や導体
回路非形成部に形成された樹脂充填材層30の表層部お
よび導体回路24の表面を平坦化し、樹脂充填材層30
と導体回路24の側面とが粗化面(図示せず)を介して
強固に密着し、また、スルーホール29の内壁面と樹脂
充填材層30とが粗化面(図示せず)を介して強固に密
着した絶縁性基板を得た(図2(d)参照)。この工程
により、樹脂充填材層30の表面と導体回路24の表面
とが同一平面となる。
【0111】(5)上記基板を水洗、酸性脱脂した後、
ソフトエッチングし、次いで、エッチング液を基板の両
面にスプレイで吹き付けて、導体回路24の表面とスル
ーホール29のランド表面をエッチングすることによ
り、導体回路24の全表面に粗化面(図示せず)を形成
した。エッチング液として、イミダゾール銅(II)錯
体10重量部、グリコール酸7重量部、塩化カリウム5
重量部を含むエッチング液(メック社製、メックエッチ
ボンド)を使用した。
【0112】(6)次に、上記(a)で作製した層間樹
脂絶縁層用樹脂フィルムを、温度50〜150℃まで昇
温しながら、0.5MPaで真空圧着ラミネートして貼
り付け、樹脂フィルム層22αを形成した(図2(e)
参照)。
【0113】(7)次に、樹脂フィルム層22α上に、
厚さ1.2mmの貫通孔が形成されたマスクを介して、
波長10.4μmのCOガスレーザにて、ビーム径
4.0mm、トップハットモード、パルス幅8.0μ
秒、マスクの貫通孔の径1.0mm、1ショットの条件
で樹脂フィルム層22αに、直径80μmのバイアホー
ル用開口26を形成し、層間樹脂絶縁層22とした(図
3(a)参照)。
【0114】(8)バイアホール用開口26を形成した
基板を、60g/lの過マンガン酸を含む80℃の溶液
に10分間浸漬し、層間樹脂絶縁層22の表面に存在す
るエポキシ樹脂粒子を溶解除去することにより、バイア
ホール用開口26の内壁面を含む層間樹脂絶縁層22の
表面に粗化面(図示せず)を形成した。
【0115】(9)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、粗面化処理(粗化深さ3μm)した該基板の表面
に、パラジウム触媒を付与することにより、層間樹脂絶
縁層22の表面(バイアホール用開口26の内壁面を含
む)に触媒核を付着させた(図示せず)。即ち、上記基
板を塩化パラジウム(PdCl)と塩化第一スズ(S
nCl)とを含む触媒液中に浸漬し、パラジウム金属
を析出させることにより触媒を付与した。
【0116】(10)次に、以下の組成の無電解銅めっ
き液中に、基板を浸漬し、層間樹脂絶縁層22の表面
(バイアホール用開口26の内壁面を含む)に厚さ0.
6〜3.0μmの無電解銅めっき膜(薄膜導体層)32
を形成した(図3(b)参照)。 〔無電解めっき液〕 NiSO 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 100 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 34℃の液温度で40分
【0117】(11)次に、無電解銅めっき膜32が形
成された基板に市販の感光性ドライフィルムを張り付
け、マスクを載置して、100mJ/cmで露光し、
0.8%炭酸ナトリウム水溶液で現像処理することによ
り、めっきレジスト23を設けた(図3(c)参照)。
【0118】(12)ついで、基板を50℃の水で洗浄
して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄し
てから、以下の条件で電解めっきを施し、めっきレジス
ト23非形成部に、電解銅めっき膜33を形成した(図
3(d)参照)。 〔電解めっき液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドGL) 〔電解めっき条件〕 電流密度 1 A/dm 時間 65 分 温度 22±2 ℃
【0119】(13)さらに、めっきレジスト23を5
%KOHで剥離除去した後、そのめっきレジスト23下
の無電解めっき膜を硫酸と過酸化水素との混合液でエッ
チング処理して溶解除去し、上層導体回路25(バイア
ホール27を含む)とした(図4(a)参照)。
【0120】(14)次に、上層導体回路25等を形成
した基板をエッチング液に浸漬し、上層導体回路25
(バイアホール27を含む)の表面に粗化面(図示せ
ず)を形成した。なお、エッチング液としては、メック
社製、メックエッチボンドを使用した。
【0121】(15)次に、ジエチレングリコールジメ
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量:4000)46.6
7重量部、メチルエチルケトンに溶解させた80重量%
のビスフェノールA型エポキシ樹脂(油化シェル社製、
商品名:エピコート1001)15.0重量部、イミダ
ゾール硬化剤(四国化成社製、商品名:2E4MZ−C
N)1.6重量部、感光性モノマーである2官能アクリ
ルモノマー(日本化薬社製、商品名:R604)4.5
重量部、同じく多価アクリルモノマー(共栄化学社製、
商品名:DPE6A)1.5重量部、分散系消泡剤(サ
ンノプコ社製、S−65)0.71重量部を容器にと
り、攪拌、混合して混合組成物を調製し、この混合組成
物に対して光重合開始剤としてベンゾフェノン(関東化
学社製)2.0重量部、光増感剤としてのミヒラーケト
ン(関東化学社製)0.2重量部、を加えることによ
り、粘度を25℃で2.0Pa・sに調整したソルダー
レジスト組成物を得た。また、粘度測定は、B型粘度計
(東京計器社製、DVL−B型)で60rpm(min
-1)の場合はローターNo.4、6rpm(min-1
の場合はローターNo.3によった。なお、ソルダーレ
ジスト組成物としては、市販のソルダーレジスト組成物
を用いることもできる。
【0122】(16)次に、多層配線基板の両面に、上
記ソルダーレジスト組成物を塗布し、70℃で20分
間、70℃で30分間の条件で乾燥処理を行い、ソルダ
ーレジス組成物の層34αを形成した(図4(b)参
照)。次いで、開口部のパターンが描画された厚さ5m
mのフォトマスクをソルダーレジスト組成物の層34α
に密着させて1000mJ/cmの紫外線で露光し、
DMTG溶液で現像処理し、開口31を形成した。そし
て、さらに、80℃で1時間、100℃で1時間、12
0℃で1時間、150℃で3時間の条件でそれぞれ加熱
処理を行ってソルダーレジスト組成物の層34αを硬化
させ、開口31を有するソルダーレジスト層34を形成
した(図4(c)参照)。
【0123】(17)次に、ソルダーレジスト層34を
形成した基板を、塩化ニッケル(2.3×10−1mo
l/l)、次亜リン酸ナトリウム(2.8×10−1
ol/l)、クエン酸ナトリウム(1.6×10−1
ol/l)を含むpH=4.5の無電解ニッケルめっき
液に20分間浸漬して、開口31の一部にニッケルめっ
き層を形成した。さらに、その基板をシアン化金カリウ
ム(7.6×10−3mol/l)、塩化アンモニウム
(1.9×10−1mol/l)、クエン酸ナトリウム
(1.2×10−1mol/l)、次亜リン酸ナトリウ
ム(1.7×10 −1mol/l)を含む無電解金めっ
き液に80℃の条件で7.5分間浸漬して、ニッケルめ
っき層上に、金めっき層を形成し、パッケージ基板とし
た(図4(d)参照)。なお、図中では、ニッケルめっ
き層および金めっき層の2層を合わせてめっき層36と
示す。
【0124】C.ICチップ実装用基板の作製 (1)マスラミネート方式による積層プレスを行い、上
記Aで作製した光学素子挿入用基板と、上記Bで作製し
たパッケージ基板とを上記光学素子挿入用基板に形成し
た接着剤層を介して貼り合わせた基板を得た(図5
(a)参照)。即ち、両者の位置合わせを行った後、1
50℃まで昇温し、さらに5MPaの圧力でプレスする
ことにより光学素子挿入用基板とパッケージ基板とを貼
り合わせた。
【0125】(2)次に、光学素子挿入用基板に形成し
た貫通孔9より露出したパッケージ基板の表面に、受光
素子38および発光素子39を、受光部38aおよび発
光部39aがそれぞれ上方に露出するように銀ペースト
を用いて取り付けた。なお、受光素子38としては、I
nGaAsからなるものを用い、発光素子39として
は、InGaAsPからなるものを用いた。
【0126】(3)次に、受光素子38および発光素子
39の電極と貫通孔9より露出したパッケージ基板の表
面のめっき層36とをワイヤボンディングにより接続し
た(図5(b)参照)。ここで、ワイヤ40としては、
Au製のワイヤを用いた。
【0127】(4)次に、光学素子挿入用基板に形成し
た貫通孔9内に、エポキシ樹脂を含む樹脂組成物を印刷
により充填し、その後、この樹脂組成物を乾燥させた。
さらに、樹脂組成物の露出面にバフ研磨と鏡面研磨とを
施した。その後、加熱処理を行い、樹脂充填層41とし
た(図5(c)参照)。なお、樹脂充填層41は、その
上面と下面との間の波長0.85μm光の垂直方向の透
過率が93%である。
【0128】(5)次に、ドリル加工により、光学素子
挿入用基板とパッケージ基板とを貫通する直径400μ
mの貫通孔46を形成した(図6(a)参照)。さら
に、60g/lの過マンガン酸を含む80℃の溶液に1
0分間浸漬することにより、貫通孔46の壁面にデスミ
ア処理を施した。
【0129】(6)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、貫通孔46の壁面を含む光学素子挿入用基板およ
びパッケージ基板の露出面にパラジウム触媒を付与する
ことにより、貫通孔46の壁面等に触媒核を付着させた
(図示せず)。
【0130】(7)次に、無電解銅めっき水溶液中に、
基板を浸漬し、貫通孔46の壁面を含む光学素子挿入用
基板およびパッケージ基板の露出面に厚さ0.6〜3.
0μmの無電解銅めっき膜(薄膜導体層)52を形成し
た(図6(b)参照)。なお、無電解めっき液として
は、パッケージ基板を作製する際の(10)の工程で用
いた無電解めっき液と同様のものを用い、同様の条件で
処理した。
【0131】(8)次に、無電解銅めっき膜52が形成
された基板に市販の感光性ドライフィルムを張り付け、
マスクを載置して、100mJ/cmで露光し、0.
8%炭酸ナトリウム水溶液で現像処理することにより、
めっきレジスト43を設けた(図6(c)参照)。
【0132】(9)ついで、基板を50℃の水で洗浄し
て脱脂し、25℃の水で水洗後、さらに硫酸で洗浄して
から電解めっきを施し、めっきレジスト43非形成部
に、電解銅めっき膜53を形成した(図7(a)参
照)。なお、電解めっき液としては、パッケージ基板を
作製する際の(12)の工程で用いた電解めっき液と同
様のものを用い、同様の条件で処理した。
【0133】(10)さらに、めっきレジスト43を5
%KOHで剥離除去した後、そのめっきレジスト43下
の無電解めっき膜を硫酸と過酸化水素との混合液でエッ
チング処理して溶解除去し、光学素子挿入用基板とパッ
ケージ基板とを貫通するスルーホール49とした(図7
(b)参照)。
【0134】(11)次に、スルーホール49を形成し
た基板をエッチング液(メック社製、メックエッチボン
ド)に浸漬し、スルーホール49壁面(ランド部分の表
面を含む)に粗化面(図示せず)を形成した。次に、上
記パッケージ基板の作製の(b)に記載した貫通孔充填
用樹脂組成物と同様の樹脂組成物を調製した後、下記の
方法により調製後24時間以内に、スルーホール49内
に樹脂充填材の層を形成した。即ち、スキージを用いて
スルーホール49内に樹脂充填材を押し込んだ後、10
0℃、20分の条件で乾燥させることにより樹脂充填材
の層を形成した。
【0135】さらに、♯600のベルト研磨紙(三共理
化学社製)を用いたベルトサンダー研磨により、スルー
ホール49のランド表面に樹脂充填材が残らないように
研磨し、次いで、上記ベルトサンダー研磨による傷を取
り除くためのバフ研磨を行った。さらに、100℃で1
時間、120℃で3時間、150℃で1時間、180℃
で7時間の加熱処理を行って、そのスルーホールからの
露出面が平坦な樹脂充填材層50を形成した(図7
(c)参照)。
【0136】(12)次に、上記パッケージ基板の作製
の(15)の工程で調製したソルダーレジスト組成物と
同様の樹脂組成物を調製し、これを基板の両面に塗布
し、70℃で20分間、70℃で30分間の条件で乾燥
処理を行い、ソルダーレジス組成物の層54αを形成し
た(図8(a)参照)。なお、ここで、樹脂充填層41
の表面にはソルダーレジスト組成物を塗布しなかった。
次いで、開口部のパターンが描画された厚さ5mmのフ
ォトマスクをソルダーレジスト組成物の層54αに密着
させて1000mJ/cmの紫外線で露光し、DMT
G溶液で現像処理し、開口51を形成した。そして、さ
らに、80℃で1時間、100℃で1時間、120℃で
1時間、150℃で3時間の条件でそれぞれ加熱処理を
行ってソルダーレジスト組成物の層54αを硬化させ、
開口51を有するソルダーレジスト層54を形成した
(図8(b)参照)。
【0137】(13)次に、ソルダーレジスト層54を
形成した基板を、塩化ニッケル(2.3×10−1mo
l/l)、次亜リン酸ナトリウム(2.8×10−1
ol/l)、クエン酸ナトリウム(1.6×10−1
ol/l)を含むpH=4.5の無電解ニッケルめっき
液に20分間浸漬して、開口51の一部に厚さ5μmの
ニッケルめっき層55を形成した。さらに、その基板を
シアン化金カリウム(7.6×10−3mol/l)、
塩化アンモニウム(1.9×10−1mol/l)、ク
エン酸ナトリウム(1.2×10−1mol/l)、次
亜リン酸ナトリウム(1.7×10−1mol/l)を
含む無電解金めっき液に80℃の条件で7.5分間浸漬
して、ニッケルめっき層55上に、厚さ0.03μmの
金めっき層56を形成した。
【0138】(14)次に、ソルダーレジスト層54に
形成した開口51に半田ペースト(Sn/Ag=96.
5/3.5)を印刷し、250℃でリフローすることに
よりフリップチップ用半田バンプ57とBGA用半田バ
ンプ58とを形成し、ICチップ実装用基板を得た(図
8(c)参照)。
【0139】(実施例2) A.光学素子挿入用基板およびパッケージ基板の作製 実施例1と同様にして、光学素子挿入用基板およびパッ
ケージ基板を作製した。
【0140】B.ICチップ実装用基板の作製 (1)マスラミネート方式による積層プレスを行い、上
記Aで作製した光学素子挿入用基板とパッケージ基板と
を上記光学素子挿入用基板に形成した接着剤層を介して
貼り合わせた基板を得た。即ち、両者の位置合わせを行
った後、150℃まで昇温し、さらに5MPaの圧力で
プレスすることにより光学素子挿入用基板とパッケージ
基板とを貼り合わせた。
【0141】(2)次に、ドリル加工により、光学素子
挿入用基板とパッケージ基板とを貫通する直径400μ
mの貫通孔を形成し、さらに、60g/lの過マンガン
酸を含む80℃の溶液に10分間浸漬することにより、
貫通孔の壁面にデスミア処理を施した。
【0142】(3)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、貫通孔の壁面を含む光学素子挿入用基板およびパ
ッケージ基板の露出面にパラジウム触媒を付与すること
により、貫通孔の壁面等に触媒核を付着させた。
【0143】(4)次に、無電解銅めっき水溶液中に、
基板を浸漬し、貫通孔の壁面を含む光学素子挿入用基板
およびパッケージ基板の露出面に厚さ0.6〜3.0μ
mの無電解銅めっき膜(薄膜導体層)を形成した。な
お、無電解めっき液としては、実施例1のパッケージ基
板の作製の(10)の工程で用いた無電解めっき液と同
様のものを用い、同様の条件で処理した。また、この工
程では、光学素子挿入用基板の中央部にルータ加工によ
り形成した貫通孔より露出したパッケージ基板の表面に
は無電解めっき膜が形成されないように、予め、マスク
層を形成しておいた。
【0144】(5)次に、無電解銅めっき膜が形成され
た基板に市販の感光性ドライフィルムを張り付け、マス
クを載置して、100mJ/cmで露光し、0.8%
炭酸ナトリウム水溶液で現像処理することにより、めっ
きレジストを設けた。
【0145】(6)ついで、基板を50℃の水で洗浄し
て脱脂し、25℃の水で水洗後、さらに硫酸で洗浄して
から電解めっきを施し、めっきレジスト非形成部に、電
解銅めっき膜を形成した。なお、電解めっき液として
は、実施例1のパッケージ基板の作製の(12)の工程
で用いた電解めっき液と同様のものを用い、同様の条件
で処理した。
【0146】(7)さらに、めっきレジストを5%KO
Hで剥離除去した後、そのめっきレジスト下の無電解め
っき膜を硫酸と過酸化水素との混合液でエッチング処理
して溶解除去し、光学素子挿入用基板とパッケージ基板
とを貫通するスルーホールとした。また、ここでは、上
記(4)の工程で形成したマスク層も除去した。
【0147】(8)次に、スルーホールを形成した基板
をエッチング液(メックエッチボンド)に浸漬し、スル
ーホール壁面(ランド部分の表面を含む)に粗化面を形
成した。次に、実施例1の上記パッケージ基板の作製の
(b)に記載した貫通孔充填用樹脂組成物と同様の樹脂
組成物を調製した後、下記の方法により調製後24時間
以内に、スルーホール内に樹脂充填材の層を形成した。
即ち、スキージを用いてスルーホール内に樹脂充填材を
押し込んだ後、100℃、20分の条件で乾燥させるこ
とにより樹脂充填材の層を形成した。
【0148】さらに、♯600のベルト研磨紙(三共理
化学社製)を用いたベルトサンダー研磨により、スルー
ホールのランド表面に樹脂充填材が残らないように研磨
し、次いで、上記ベルトサンダー研磨による傷を取り除
くためのバフ研磨を行った。さらに、100℃で1時
間、120℃で3時間、150℃で1時間、180℃で
7時間の加熱処理を行って、そのスルーホールからの露
出面が平坦な樹脂充填材層を形成した。
【0149】(9)次に、光学素子挿入用基板の中央部
に形成した貫通孔より露出したパッケージ基板の表面
に、受光素子および発光素子を、それぞれの受光部およ
び発光部が上方に露出するように銀ペーストを用いて取
り付けた。なお、受光素子としては、InGaAsから
なるものを用い、発光素子としては、InGaAsPか
らなるものを用いた。
【0150】(10)次に、受光素子および発光素子の
電極と貫通孔より露出したパッケージ基板の表面のめっ
き層とをワイヤボンディングにより接続した。ここで、
ワイヤとしては、Au製のワイヤを用いた。
【0151】(11)次に、光学素子挿入用基板に形成
した貫通孔内に、エポキシ樹脂を含む樹脂組成物を印刷
により充填し、その後、この樹脂組成物を乾燥させた。
さらに、樹脂組成物の露出面にバフ研磨と鏡面研磨とを
施した。その後、加熱処理を行い、樹脂充填層とした。
なお、樹脂充填層は、その上面と下面との間の波長0.
85μm光の垂直方向の透過率が93%である。
【0152】(12)次に、実施例1のICチップ実装
用基板の作製の(12)〜(14)の工程と同様にして
ソルダーレジスト層と半田バンプ(フリップチップ用半
田バンプおよびBGA用半田バンプ)を形成し、ICチ
ップ実装用基板を完成した。
【0153】このようにして得られた、実施例1および
2のICチップ実装用基板のそれぞれについて、フリッ
プチップ実装によりICチップを実装し、受光素子の受
光部に対向する位置に光ファイバの端面を配置し、発光
素子の発光部に対向する位置に検出器を取り付け、その
後、光ファイバを介して光信号を送り、ICチップで演
算させた後、検出器で光信号を検出したところ、実施例
1および2のICチップ実装用基板は、ともに所望の光
信号を検出することができた。
【0154】
【発明の効果】以上説明したように、本発明のICチッ
プ実装用基板の製造方法では、接続信頼性に優れる光通
信を達成するとともに、端末機器の小型化に寄与するこ
とができるICチップ実装用基板を好適に製造すること
ができる。
【図面の簡単な説明】
【図1】(a)〜(c)は、本発明のICチップ実装用
基板の製造方法における光学素子挿入用基板を作製する
工程を模式的に示す部分断面図である。
【図2】(a)〜(e)は、本発明のICチップ実装用
基板の製造方法におけるパッケージ基板を作製する工程
の一部を模式的に示す部分断面図である。
【図3】(a)〜(d)は、本発明のICチップ実装用
基板の製造方法におけるパッケージ基板を作製する工程
の一部を模式的に示す部分断面図である。
【図4】(a)〜(d)は、本発明のICチップ実装用
基板の製造方法におけるパッケージ基板を作製する工程
の一部を模式的に示す部分断面図である。
【図5】(a)〜(c)は、本発明のICチップ実装用
基板の製造方法の一部を模式的に示す部分断面図であ
る。
【図6】(a)〜(c)は、本発明のICチップ実装用
基板の製造方法の一部を模式的に示す部分断面図であ
る。
【図7】(a)〜(c)は、本発明のICチップ実装用
基板の製造方法の一部を模式的に示す部分断面図であ
る。
【図8】(a)〜(c)は、本発明のICチップ実装用
基板の製造方法の一部を模式的に示す部分断面図であ
る。
【符号の説明】
1、21 絶縁性基板 8、28 銅箔 4、24 下層導体回路 9 貫通孔 22 層間樹脂絶縁層 23,43 めっきレジスト 25 導体回路 27 バイアホール 29、49 スルーホール 32、52 薄膜導体層 33、53 電解めっき膜 34、54 ソルダーレジスト層 36 めっき層 38 受光素子 39 発光素子 40 ワイヤ 41 樹脂充填層 57 フリップチップ用半田バンプ 58 BGA用半田バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 N Fターム(参考) 5E346 AA04 AA06 AA12 AA15 AA22 AA42 AA43 AA51 BB16 CC04 CC08 CC32 EE43 FF45 GG15 GG19 GG28 HH22 5F061 AA01 BA04 CA06 FA01

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 (a)基板aの両面または片面に導体回
    路を形成する導体回路形成工程、(b)導体回路を形成
    した基板aの導体回路非形成部の少なくとも一部に接着
    剤層を形成する接着剤層形成工程、および、(c)接着
    剤層を形成した基板aの一部に貫通孔を形成する貫通孔
    形成工程、を経て作製した光学素子挿入用基板と、
    (A)基板Aの両面に導体回路を形成する第一の導体回
    路形成工程、(B)前記導体回路を形成した基板A上
    に、バイアホールを有する層間樹脂絶縁層を形成すると
    ともに、前記層間樹脂絶縁層上に導体回路を形成する層
    間樹脂絶縁層積層工程、および、(C)最外層にソルダ
    ーレジスト層を形成するソルダーレジスト層形成工程、
    を経て作製したパッケージ基板と、を貼り合わせた後、
    少なくとも下記(1)〜(4)の工程を行うことを特徴
    とするICチップ実装用基板の製造方法。(1)前記光
    学素子挿入用基板に形成した貫通孔より露出したパッケ
    ージ基板の表面に光学素子を取り付けた後、前記光学素
    子と前記パッケージ基板の導体回路とを電気的に接続す
    る光学素子実装工程、(2)前記光学素子挿入用基板に
    形成した貫通孔内に樹脂組成物を充填し、樹脂充填層を
    形成する樹脂充填層形成工程、(3)前記光学素子挿入
    用基板と前記パッケージ基板とを貫通するスルーホール
    を形成するスルーホール形成工程、および、(4)前記
    光学素子挿入基板の露出面と前記パッケージ基板の露出
    面とにソルダーレジスト層を形成するソルダーレジスト
    層形成工程。
  2. 【請求項2】 前記(1)の工程において、ワイヤボン
    ディングにより光学素子とパッケージ基板とを電気的に
    接続する請求項1に記載のICチップ実装用基板の製造
    方法。
  3. 【請求項3】 前記(3)の工程で形成する樹脂充填層
    は、その上面と下面との間の垂直方向の通信波長光の透
    過率が90%以上である請求項1または2に記載のIC
    チップ実装用基板の製造方法。
  4. 【請求項4】 前記(3)の工程で形成する樹脂充填層
    は、長さ1mmあたりの通信波長光の透過率が90%以
    上である請求項1または2に記載のICチップ実装用基
    板の製造方法。
JP2001284048A 2001-05-25 2001-09-18 Icチップ実装用基板の製造方法 Expired - Fee Related JP4627942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001284048A JP4627942B2 (ja) 2001-05-25 2001-09-18 Icチップ実装用基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-157857 2001-05-25
JP2001157857 2001-05-25
JP2001284048A JP4627942B2 (ja) 2001-05-25 2001-09-18 Icチップ実装用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003046021A true JP2003046021A (ja) 2003-02-14
JP4627942B2 JP4627942B2 (ja) 2011-02-09

Family

ID=26615751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001284048A Expired - Fee Related JP4627942B2 (ja) 2001-05-25 2001-09-18 Icチップ実装用基板の製造方法

Country Status (1)

Country Link
JP (1) JP4627942B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US8076782B2 (en) 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
CN110556354A (zh) * 2018-05-30 2019-12-10 三星电机株式会社 封装件基板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326512A (ja) * 1996-06-05 1997-12-16 Japan Synthetic Rubber Co Ltd 半導体発光素子用窓材
JPH11176979A (ja) * 1997-12-12 1999-07-02 Hitachi Ltd パッケージ基板およびその製造方法ならびに半導体装置およびその製造方法
JPH11237850A (ja) * 1998-02-23 1999-08-31 Nokeg & G Opt Electronics Kk Led表示装置
JPH11340515A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd 発光装置及びそれを用いた表示装置
JP2000307024A (ja) * 1999-04-20 2000-11-02 Ibiden Co Ltd プリント配線板の製造方法
JP2001094157A (ja) * 1999-09-24 2001-04-06 Sharp Corp チップ部品型発光ダイオードおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326512A (ja) * 1996-06-05 1997-12-16 Japan Synthetic Rubber Co Ltd 半導体発光素子用窓材
JPH11176979A (ja) * 1997-12-12 1999-07-02 Hitachi Ltd パッケージ基板およびその製造方法ならびに半導体装置およびその製造方法
JPH11237850A (ja) * 1998-02-23 1999-08-31 Nokeg & G Opt Electronics Kk Led表示装置
JPH11340515A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd 発光装置及びそれを用いた表示装置
JP2000307024A (ja) * 1999-04-20 2000-11-02 Ibiden Co Ltd プリント配線板の製造方法
JP2001094157A (ja) * 1999-09-24 2001-04-06 Sharp Corp チップ部品型発光ダイオードおよびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076782B2 (en) 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
US8120040B2 (en) 2002-04-01 2012-02-21 Ibiden Co., Ltd. Substrate for mounting IC chip, manufacturing method of substrate for mounting IC chip, device for optical communication, and manufacturing method of device for optical communication
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US7693382B2 (en) 2003-04-22 2010-04-06 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayered printed circuit board, and device for optical communication
CN110556354A (zh) * 2018-05-30 2019-12-10 三星电机株式会社 封装件基板及其制造方法
KR20190136240A (ko) * 2018-05-30 2019-12-10 삼성전기주식회사 패키지 기판 및 그 제조방법
JP2019212881A (ja) * 2018-05-30 2019-12-12 サムソン エレクトロ−メカニックス カンパニーリミテッド. パッケージ基板及びその製造方法
KR102556703B1 (ko) * 2018-05-30 2023-07-18 삼성전기주식회사 패키지 기판 및 그 제조방법
JP7338114B2 (ja) 2018-05-30 2023-09-05 サムソン エレクトロ-メカニックス カンパニーリミテッド. パッケージ基板及びその製造方法
CN110556354B (zh) * 2018-05-30 2023-10-20 三星电机株式会社 封装件基板及其制造方法

Also Published As

Publication number Publication date
JP4627942B2 (ja) 2011-02-09

Similar Documents

Publication Publication Date Title
JP4036644B2 (ja) Icチップ実装用基板、icチップ実装用基板の製造方法、および、光通信用デバイス
JP2003110245A (ja) 光学素子実装用基板の製造方法、光学素子実装用基板及び光学素子
JP4703067B2 (ja) Icチップ実装用基板の製造方法
JP4540275B2 (ja) Icチップ実装用基板、および、icチップ実装用基板の製造方法
JP5092191B2 (ja) Icチップ実装用基板
JP3801921B2 (ja) 光通信用デバイス、および、光通信用デバイスの製造方法
JP4056315B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP4831901B2 (ja) 多層プリント配線板
JP2002289911A (ja) 光通信用デバイス
JP3992553B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP4789381B2 (ja) 多層プリント配線板
JP2002236228A (ja) 多層プリント配線板
JP2002271040A (ja) 多層プリント配線板の製造方法
JP4627942B2 (ja) Icチップ実装用基板の製造方法
JP4014464B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP4605955B2 (ja) Icチップ実装用基板
JP3771169B2 (ja) 光通信用デバイス
JP4522079B2 (ja) Icチップ実装用基板
JP4698046B2 (ja) 多層プリント配線板
JP2002270860A (ja) Icチップ実装用基板
JP2003110121A (ja) 光学素子実装用基板の製造方法及び光学素子実装用基板
JP4827809B2 (ja) Icチップ実装用基板
JPH11251752A (ja) 多層プリント配線板
JP2006178489A (ja) 光通信用デバイス
JP2002271027A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4627942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees