JP4522079B2 - Ｉｃチップ実装用基板 - Google Patents

Ｉｃチップ実装用基板 Download PDF

Info

Publication number
JP4522079B2
JP4522079B2 JP2003390484A JP2003390484A JP4522079B2 JP 4522079 B2 JP4522079 B2 JP 4522079B2 JP 2003390484 A JP2003390484 A JP 2003390484A JP 2003390484 A JP2003390484 A JP 2003390484A JP 4522079 B2 JP4522079 B2 JP 4522079B2
Authority
JP
Japan
Prior art keywords
resin
substrate
layer
chip
optical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003390484A
Other languages
English (en)
Other versions
JP2005158767A (ja
Inventor
博明 児玉
和仁 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2003390484A priority Critical patent/JP4522079B2/ja
Publication of JP2005158767A publication Critical patent/JP2005158767A/ja
Application granted granted Critical
Publication of JP4522079B2 publication Critical patent/JP4522079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ＩＣチップを実装するＩＣチップ実装用基板に関するものである。
近年、通信分野を中心として光ファイバに注目が集まっている。特にＩＴ（情報技術）分野においては、高速インターネット網の整備に、光ファイバを用いた通信技術が必要となる。
光ファイバは、（１）低損失、（２）高帯域、（３）細径・軽量、（４）無誘導、（５）省資源等の特徴を有しており、この特徴を有する光ファイバを用いた通信システムでは、従来のメタリックケーブルを用いた通信システムに比べ、中継器数を大幅に削減することができ、建設、保守が容易になり、通信システムの経済化、高接続信頼性化を図ることができる。
また、光ファイバは、一つの波長の光だけでなく、多くの異なる波長の光を１本の光ファイバで同時に多重伝送することができるため、多用な用途に対応可能な大容量の伝送路を実現することができ、映像サービス等にも対応することができる。
そこで、このようなインターネット等のネットワーク通信においては、光ファイバで用いた光通信を、基幹網の通信のみならず、基幹網と端末機器（パソコン、モバイル、ゲーム等）との通信や、端末機器同士の通信にも用いることが提案されている。
このように基幹網と端末機器との通信等に光通信を用いる場合、端末機器において情報（信号）処理を行うＩＣが、電気信号で動作するため、端末機器には、光→電気変換器や電気→光変換器等の光信号と電気信号とを変換する装置（以下、光／電気変換器ともいう）を取り付ける必要がある。かかる端末機器で、ＩＣチップと共に、光信号を処理する受光素子や発光素子等の光学部品等を実装し、これらに電気配線や光導波路を接続し、信号伝送および信号処理を行うことが検討されている。
上述した信号伝送を行う場合、信号を伝送する際に配線中で発生するノイズを低減し、ノイズの影響を受けにくくして信号のクオリティーを向上させるために、光学素子（受光素子、発光素子）と駆動条件を調整するためのレシーバーやドライバー等のＩＣとの配線長を短くするように、光学素子に隣接してＩＣを配設することがある。
具体的には、光ファイバ等から伝送された光信号を受光素子で光・電気変換を行って電気信号に変換し、この電気信号をレシーバーＩＣで駆動条件を調整し、ＩＣチップ実装用基板に伝送する。また、ＩＣチップ実装用基板から伝送された電気信号をドライバーＩＣで駆動条件を調整し、この電気信号を発光素子で電気・光変換を行って光信号に変換し、この光信号を光ファイバ等に伝送する。
特開２０００−３０４９５１号公報
しかしながら、光学素子とＩＣチップ（ドライバーＩＣ、レシーバーＩＣ）とは、ＩＣチップ実装用基板内に形成された導体パターンによって電気接続されているため、ＩＣチップを光学素子に隣接するように配設しても、光学素子とＩＣチップとの間の配線長を短くすることができない。したがって、信号伝送の際に配線中で発生するノイズを低減することができない。
光学素子もしくはＩＣチップを迂回するために、配線を引き回す必要がある。特に光学素子もしくはＩＣチップのパッド数が増えるとさらに長く配線を引き回すことになる。そのために、パッドによっては、ノイズを低減することが出来なくなる。無理に配線を形成しても、ワイヤーボンディングにおける許容範囲（隣と隣とのワイヤの間隔とか、ループ高さなどの物理的に接触しない範囲）も考慮しなければならず、そのために配線の自由度も制限されていた。
また、ワイヤーボンディングとしての接続信頼性を確保することも必要となる。ボールボンディングやウェッジボンディングを行うようための領域も確保しておかなければならない。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、配線長を短くすることができるとともに、接続信頼性を高めることができるＩＣチップ実装用基板を提供することを目的とする。
上記した目的を達成するため、請求項１の発明は、素子収容用の通孔を有する素子挿入用基板と、素子接続パッドを有する多層ビルドアップ配線板からなるパッケージ基板とを貼り合わせてなり、複数のＩＣチップを実装するＩＣチップ実装用基板であって、
前記光学素子ＩＣチップに備えられた電極パッドと前記光学素子駆動用ＩＣチップに備えられた電極パッドとがワイヤーボンディングによって、電気的に接続されて、前記通孔内に収容され、
前記通孔の内部において、前記光学素子ＩＣチップ、光学素子駆動用ＩＣチップと、前記ワイヤーボンディングに用いる金属線とが透光性の有機樹脂で封止され、
前記光学素子ＩＣチップが、ファーストボンディングを行うための四角形の電極パッドを備え、
前記光学素子駆動用ＩＣチップが、前記光学素子ＩＣチップの電極パッドよりもワイヤーボンディングを行う方向と平行方向の長さを垂直方向に対して大きくした、セカンドボンディングを行うための長方形の電極バッドを備えることを技術的特徴とする。
請求項１の発明では、電極パッドの少なくとも一方を、ワイヤーボンディグを行う方向と平行方向の長さを、垂直方向に対して大きくしてある。
即ち、ＩＣチップへの電気接続素子の電極パッドの形状が長方形であるため、ＩＣチップへの電気接続素子にセカンドボンディングを行っても、キャピラリがＩＣチップへの電気接続素子の電極パッドからずれることなく、ボンディングを行うことが可能である。これにより、ＩＣチップにファーストボンディングを行い、ＩＣチップへの電気接続素子にセカンドボンディングを行うことができるため、接続信頼性を高めることができる。さらに、セカンドボンディングが電極パッドからずれないためのＩＣチップへの電気接続素子の回路にダメージを与えることを防止することができるとともに、ボンディング強度の低下を防止することが可能となる。
また、ＩＣチップへの電気接続素子の電極パッドの形状をセカンドボンディング可能に形成し、ＩＣチップ相互をワイヤボンディングにより電気接続しているため、ＩＣチップ間の配線長を短くすることができる。そのため、ノイズを低減されるなど電気特性も向上させることができる。
請求項１の発明では、ＩＣチップ実装用基板に光学素子およびＩＣチップを配設し、光学素子とＩＣチップとをワイヤーボンディングにより電気接続している。このため、光学素子とＩＣチップとの間の配線長を短くすることができる。さらに、光学素子に伝送された信号を光学素子に隣接したＩＣチップで駆動条件を調整することが可能となるため、ノイズの影響を受けにくくして信号のクオリティーを高めることができる。
請求項１の発明では、ＩＣチップ相互をワイヤボンディングにより電気接続しているため、ＩＣチップとの間の配線長を短くすることができる。そのため、ノイズを低減されるなど電気特性も向上させることができる。
請求項１の発明では、ＩＣチップおよびワイヤボンディングに用いられる金属線等を好ましくは透光性の有機樹脂で被覆している。
このため、ＩＣチップおよび金属線等が周囲の雰囲気に晒されることがなく、また、基板の熱膨張による応力の影響を受け難い。これにより、ＩＣチップが受けるダメージを低減することができるとともに、ボンディング強度の低下を防止することが可能となる。また、透過性の高い樹脂を使用することで、ＩＣチップを受光素子又は発光素子として使用する場合、導波路等の光路との間の導光路として使用することができる。
光学素子等のＩＣチップを収容するための凹部を有するＩＣチップ実装用基板の製造方法としては、例えば以下の（１）〜（３）がある。
（１）通常のサブトラクティブ又はアディティブで基板を製造してレーザ加工を使用したざぐり加工で凹部を形成する方法。
（２）通常のサブトラクティブ又はアディティブで基板を製造する方法で、最外層を形成する際にざぐりができるようにする。サブトラクティブ法では、最外層に予めざぐり加工してある基材を準備して、積層プレスして形成する（この場合は、最外層だけでなく内層も同様にざぐり加工しておき、凹部の深さを深くしても良い）。アディティブ法では、層間絶縁材を形成する際に露光、現像でざぐり部が形成するする。
（３）光学素子挿入用基板とパッケージ基板とを別々に作製した後、両者を貼り合わせ、さらに所定の工程を経る方法。
上記（１）、（２）の問題点としては、凹部にワイヤーボンディグを行う接続パッドを露出させておく必要があり、積層プレス後のレーザ加工だとパッド上の絶縁樹脂が完全に除去しきれず、又は、レーザ加工時に発生するカスの付着によりパッドに樹脂が残ってしまう点、サブトラクティブでざぐり加工した基板をプレスする方法は、プレス時に接着剤（プリプレグ）が凹部内へはみ出してくるため、導電パッドにかかってしまい適正なパッド面積が確保できない点、又は、プレス時に発生する接着剤の揮発物（ガス）にパッドが晒されるため、パッド表面が汚染され、Ｎｉ／Ａｕメッキ（ワイヤーボンディグに必要）時にメッキがパッド上に上手く析出できない点、アディティブでざぐり加工する方法では、露光、現像で行うため、アルカリ洗浄等で現像されていない樹脂を除去する際にパッド上に洗浄で除去できなかった樹脂残さ、樹脂の再付着が残る点がある。
ワイヤーボンディグを行うためには、パッド表面の清浄度が重要になり、樹脂異物がある場合は勿論、Ｎｉ／Ａｕメッキの状態が悪くても、ワイヤーボンディグの接続強度に影響を及ぼすため非常に重要である。
このため、パッド上面の状態が一番良く、作成し易く、製造コストが安い（３）の張り合わせが最も良い。（３）の問題は、重ね合わせの精度にあるが、アライメントマークの使用、パッド寸法の選択により容易に解決できる。
そこで、本明細書においては、（３）の製造方法を説明する。ここでは、まず、光学素子挿入用基板を作製する方法とパッケージ基板を作製する方法とをそれぞれ工程順に別々に説明し、その後、両者を貼り合わせてＩＣチップ実装用基板とする工程について説明する。
（ａ） 光学素子挿入用基板の作製では、基板ａの両面に導体回路を形成するとともに、上記基板ａを挟んだ導体回路間を接続するスルーホールを形成する導体回路形成工程（ａ）を行う。
具体的には、例えば、基板ａにドリル加工やレーザ処理等により貫通孔を形成した後、該貫通孔の壁面を含む基板ａの表面全体に無電解めっき処理等を施すことによりベタの導体層を形成し、次いで、導体層にパターン状にエッチング処理を施すことにより導体回路と基板ａを挟んだ導体回路間を接続するスルーホールとを形成することができる。
また、予め、ベタの導体層が形成された基板に貫通孔を形成した後、該貫通孔の壁面に無電解めっき処理等を施し、さらに、導体層にエッチング処理を施すことにより導体回路とスルーホールとを形成してもよい。
また、基板ａに貫通孔を形成した後、基板ａの表面の一部にめっきレジストを形成し、次いで、貫通孔の壁面およびめっきレジスト非形成部に無電解めっき処理のみや、無電解めっき処理および電解めっき処理等を施すことにより導体層を形成し、さらに、めっきレジストの剥離を行うことにより導体回路とスルーホールとを形成してもよい。
また、この工程において、基板ａに貫通孔を形成した後には、該貫通孔にデスミア処理を施すことが望ましい。上記デスミア処理としては、例えば、過マンガン酸やクロム酸等の酸化剤を用いて薬液処理や、プラズマを用いたドライ処理等が挙げられる。
上記基板ａとしては、例えば、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、フェノール樹脂、これらの樹脂にガラス繊維等の補強材が含浸された樹脂（例えば、ガラスエポキシ樹脂）等からなる基板、ＦＲ−４基板、ＦＲ−５基板等が挙げられる。
また、両面銅張積層基板や片面銅張積層基板、ＲＣＣ基板等をベタの導体層が形成された基板として用いてもよい。
なお、コンフォーマル基板やアディティブ法で形成された基板を導体回路の形成された基板として用い、この基板に貫通孔の形成する処理とその壁面の導体層を形成する処理とを施し、導体回路とスルーホールとを形成してもよい。
上記スルーホールを形成した後には、該スルーホール内に樹脂充填材を充填し、樹脂充填材層を形成することが望ましい。なお、樹脂充填材の充填は、例えば、スルーホールに相当する部分に開口が形成されたマスクを基板上に載置し、スキージを用いて行うことができる。
また、スルーホール内に樹脂充填材を充填する場合には、充填前にスルーホールの壁面に粗化面を形成しておくことが望ましい。これにより、スルーホールと樹脂充填材層との密着性がより向上するからである。
上記樹脂充填材としては、例えば、エポキシ樹脂と硬化剤と無機粒子とを含む樹脂組成物等が拳げられる。
上記エポキシ樹脂としては特に限定されないが、ビスフェノール型エポキシ樹脂およびノボラック型エポキシ樹脂からなる群より選択される少なくとも一種が望ましい。
ビスフェノール型エポキシ樹脂は、Ａ型やＦ型の樹脂を選択することにより、希釈溶媒を使用しなくてもその粘度を調製することができ、ノボラック型エポキシ樹脂は、高強度で耐熱性や耐薬品性に優れ、無電解めっき液等の強塩基性溶液中であっても分解せず、また、熱分解もし難いからである。
上記ビスフェノール型エポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂やビスフェノールＦ型エポキシ樹脂が望ましく、低粘度で、かつ、無溶剤で使用することができる点からビスフェノールＦ型エポキシ樹脂がより望ましい。
また、上記ノボラック型エポキシ樹脂としては、フェノールノボラック型エポキシ樹脂およびクレゾールノボラック型エポキシ樹脂から選択される少なくとも一種が望ましい。
また、ビスフェノール型エポキシ樹脂とクレゾールノボラック型エポキシ樹脂とを混合して使用してもよい。この場合、ビスフェノール型エポキシ樹脂とクレゾールノボラック型エポキシ樹脂との混合比率は、重量比で１／１〜１／１００であることが望ましい。
上記樹脂充填材に含まれる硬化剤としては特に限定されず、従来公知の硬化剤を用いることができ、例えば、イミダゾール系硬化剤、酸無水物硬化剤、アミン系硬化剤等が挙げられる。これらのなかでは、イミダゾール系硬化剤が望ましく、特に、２５℃において液状の１−ベンジル−２−メチルイミダゾールや、１−シアノエチル−２−エチル−４−メチルイミダゾール、および、４−メチル−２−エチルイミダゾールが望ましい。
また、上記樹脂充填材に含まれる無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物等からなるものが挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
また、上記無機粒子は、シランカップリング剤等により、コーティングされていてもよい。無機粒子とエポキシ樹脂との密着性が向上するからである。
また、上記無機粒子の樹脂組成物中の含有比率は、１０〜８０重量％が望ましく、２０〜７０重量％がより望ましい。この範囲であれば、基板等との間で、熱膨張係数の整合を図ることができるからである。
また、上記無機粒子の形状は特に限定されず、球状、楕円球状、破砕状、多面体状等が挙げられる。これらのなかでは、球状や楕円球状が望ましい。粒子の形状に起因したクラックの発生等を抑制することができるからである。
上記無機粒子の平均粒径は、０．１〜５．０μｍが望ましい。
また、上記樹脂組成物中には、上記したエポキシ樹脂等以外に、他の熱硬化性樹脂や熱可塑性樹脂等が含まれていてもよい。
上記熱硬化性樹脂としては、例えば、ポリイミド樹脂、フェノール樹脂等が挙げられ、上記熱可塑性樹脂としては、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）、４フッ化エチレン６フッ化プロピレン共重合体（ＦＥＰ）、４フッ化エチレンパーフロロアルコキシ共重合体（ＰＦＡ）等のフッ素樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、熱可塑型ポリフェニレンエーテル（ＰＰＥ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンスルフォン（ＰＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリオレフィン系樹脂等が挙げられる。これらは、単独で用いてもよいし、２種以上を併用してもよい。
なお、上記エポキシ樹脂に代えて、これらの樹脂を用いてもよい。
また、この導体回路形成工程においては、スルーホール内に樹脂充填材層を形成した後、該樹脂充填材層のスルーホールからの露出面を覆う蓋めっき層を形成することが望ましい。蓋めっき層を形成することにより、スルーホールのランド上のみならず、蓋めっき層上にも半田パッドを形成することが可能となるため、設計の自由度がより向上するからである。
上記蓋めっき層は、例えば、樹脂充填材層の露出面を含む基板の表面に導体層を形成し、蓋めっき層形成部分にエッチングレジストを形成した後、エッチング処理を施したり、予め、蓋めっき層非形成部分にめっきレジストを形成しておき、めっき処理とめっきレジストの除去とを行うことにより形成することができる。
従って、この導体回路形成工程において、スルーホール上に蓋めっき層を形成する場合には、下記の手順で処理を行うことにより、導体回路およびスルーホールの形成と蓋めっき層の形成とを同時に行うことができる。
即ち、まず、基板に貫通孔を形成した後、該貫通孔の壁面を含む基板の表面に導体層を形成し、ついで、その壁面に導体層の形成された貫通孔内に樹脂充填材を充填する。さらに、樹脂充填材の露出面、および、基板表面に形成した導体層上にめっき処理等により導体層を積層形成した後、導体回路非形成部およびスルーホール非形成部の導体層をエッチング除去することにより、導体回路およびスルーホールの形成と蓋めっき層の形成とを同時に行うことができる。
（ｂ）次に、導体回路を形成した基板ａの片面の導体回路非形成部の少なくとも一部に接着剤層を形成する接着剤層形成工程を行う。なお、本明細書において、スルーホールのランド部分は導体回路に含むものとする。従って、スルーホールのランド部分は、導体回路非形成部には相当しない。
この工程では、基板ａのパッケージ基板と貼り合わせる側の導体回路非形成部の全部または一部に接着剤層を形成する。上記接着剤層は、パッケージ基板との充分な接着性が得られるように塗布すればよい。従って、後述する（ｃ）の工程で貫通孔が形成される部分には、接着剤層を形成してもよいし、しなくてもよい。
上記接着剤としては、例えば、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化基の一部が感光化された樹脂、および、これらの複合体からなるもの等を用いることができる。
具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ＢＴ樹脂等が挙げられる。また、予め、シート状に成形された接着剤を用いてもよい。
（ｃ）次に、接着剤層を形成した基板ａの一部に貫通孔を形成する貫通孔形成工程を行う。ここで形成する貫通孔内には、後工程において、光学素子およびＩＣチップが配設されることとなる。
上記貫通孔の形成は、例えば、ルーター加工等により行うことができる。
また、上記貫通孔の形成位置は特に限定されないが、通常、基板の中央に形成する。
また、上記貫通孔形成工程おいて、貫通孔を形成した後には、貫通孔壁面に存在するバリ等を除去するために、薬液処理や研磨処理等を施してもよい。
上記薬液処理は、例えば、クロム酸、過マンガン酸塩等の水溶液からなる酸化剤を使用して行うことができる。
このような（ａ）〜（ｃ）の工程を経ることにより光学素子挿入用基板を作製することができる。
次に、パッケージ基板の作製方法について説明する。
（Ａ）パッケージ基板の作製では、まず、基板Ａの両面に導体回路を形成する第一の導体回路形成工程（Ａ）を行う。
この工程は、例えば、上述した光学素子挿入用基板の作製の（ａ）の工程と同様の方法により行うことができる。
なお、基板Ａとしては、例えば、上述した基板ａと同様のものを用いることができる。
また、必要に応じて、上記基板Ａを挟んだ導体回路間を接続するスルーホールを形成してもよい。
上記スルーホールは、上記基板Ａにドリル加工やレーザ処理等により貫通孔を形成した後、該貫通孔の壁面に無電解めっき処理等を施すことにより形成する。また、スルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填することが望ましい。なお、樹脂充填材の充填は、例えば、スルーホールに相当する部分に開口が形成されたマスクを基板上に載置し、スキージを用いて行うことができる。
また、導体回路表面（スルーホールのランド表面を含む）に粗化形成処理を施してもよい。導体回路表面を粗化面とすることにより後工程で積層形成する層間樹脂絶縁層との密着性を向上させることができるからである。
上記粗化形成処理としては、例えば、黒化（酸化）−還元処理、第二銅錯体と有機酸塩とを含むエッチング液等を用いたエッチング処理、Ｃｕ−Ｎｉ−Ｐ針状合金めっきによる処理等が挙げられる。
なお、この粗化形成処理は、スルーホール内に樹脂充填材を充填する前に行い、スルーホールの壁面にも粗化面を形成してもよい。スルーホールと樹脂充填材との密着性が向上するからである。
上記スルーホール内に充填する樹脂充填材としては、例えば、光学素子挿入用基板を作製する工程において、スルーホール内を充填する際に用いる樹脂充填材と同様のものが挙げられる。
（Ｂ） 次に、上記導体回路を形成した基板Ａ上に、バイアホールを有する層間樹脂絶縁層を形成するとともに、上記層間樹脂絶縁層上に導体回路を形成する層間樹脂絶縁層積層工程（Ｂ）を行う。
具体的には、例えば、下記（ｉ）〜（ｖｉ）の工程を経ることにより行うことができる。
即ち、（ｉ）まず、導体回路を形成した基板Ａ上に、熱硬化性樹脂や樹脂複合体からなる未硬化の樹脂層を形成するか、または、熱可塑性樹脂からなる樹脂層を形成する。
上記未硬化の樹脂層は、未硬化の樹脂をロールコーター、カーテンコーター等により塗布して成形してもよく、また、未硬化（半硬化）の樹脂フィルムを熱圧着して形成してもよい。さらに、未硬化の樹脂フィルムの片面に銅箔等の金属層が形成された樹脂フィルムを貼付してもよい。
また、熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成することが望ましい。
上記未硬化の樹脂を塗布する場合には、樹脂を塗布した後、加熱処理を施す。上記加熱処理を施すことにより、未硬化の樹脂を熱硬化させることができる。
なお、上記熱硬化は、後述するバイアホール用開口を形成した後に行ってもよい。
このような樹脂層の形成において使用する熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂等が挙げられる。
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上併用してもよい。それにより、耐熱性等に優れるものとなる。
上記ポリオレフィン系樹脂としては、例えば、ポリエチレン、ポリスチレン、ポリプロピレン、ポリイソブチレン、ポリブタジエン、ポリイソプレン、シクロオレフィン系樹脂、これらの樹脂の共重合体等が挙げられる。
また、上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン等が挙げられる。
また、熱硬化性樹脂と熱可塑性樹脂との複合体（樹脂複合体）としては、熱硬化性樹脂と熱可塑性樹脂とを含むものであれば特に限定されず、その具体例としては、例えば、粗化面形成用樹脂組成物等が挙げられる。
上記粗化面形成用樹脂組成物としては、例えば、酸、アルカリおよび酸化剤から選ばれる少なくとも１種からなる粗化液に対して難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、アルカリおよび酸化剤から選ばれる少なくとも１種からなる粗化液に対して可溶性の物質が分散されたもの等が挙げられる。
なお、上記「難溶性」および「可溶性」という語は、同一の粗化液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」といい、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
上記耐熱性樹脂マトリックスとしては、層間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際に、粗化面の形状を保持できるものが好ましく、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、感光性樹脂であってもよい。後述するバイアホール用開口を形成する工程において、露光現像処理により開口を形成することができるからである。
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。また、これらの熱硬化性樹脂に感光性を付与した樹脂、即ち、メタクリル酸やアクリル酸等を用い、熱硬化基を（メタ）アクリル化反応させた樹脂を用いてもよい。具体的には、エポキシ樹脂の（メタ）アクリレートが望ましく、さらに、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン、ポリフェニレンスルフォン、ポリフェニレンサルファイド、ポジフェニルエーテル、ポリエーテルイミド等が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
上記可溶性の物質としては、例えば、無機粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹脂および液相ゴム等が挙げられる。これらは、単独で用いてもよいし、２種以上併用してもよい。
上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物；炭酸カルシウム、水酸化カルシウム等のカルシウム化合物；炭酸カリウム等のカリウム化合物；マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等のマグネシウム化合物；シリカ、ゼオライト等のケイ素化合物等からなるものが挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
上記アルミナ粒子は、ふっ酸で溶解除去することができ、炭酸カルシウムは塩酸で溶解除去することができる。また、ナトリウム含有シリカやドロマイトはアルカリ水溶液で溶解除去することができる。
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、アルカリおよび酸化剤から選ばれる少なくとも１種からなる粗化液に浸漬した場合に、上記耐熱性樹脂マトリックスよりも溶解速度の早いものであれば特に限定されず、具体的には、例えば、アミノ樹脂（メラミン樹脂、尿素樹脂、グアナミン樹脂等）、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイミド−トリアジン樹脂等からなるものが挙げられる。これらは、単独で用いてもよく、２種以上併用してもよい。
なお、上記樹脂粒子は予め硬化処理されていることが必要である。硬化させておかないと上記樹脂粒子が樹脂マトリックスを溶解させる溶剤に溶解してしまうため、均一に混合されてしまい、酸や酸化剤で樹脂粒子のみを選択的に溶解除去することができないからである。
上記金属粒子としては、例えば、金、銀、銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケル、鉄、鉛等からなるものが挙げられる。これらは、単独で用いてもよく、２種以上併用してもよい。
また、上記金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
（ｉｉ）次に、その材料として熱硬化性樹脂や樹脂複合体を用いた層間樹脂絶縁層を形成する場合には、未硬化の樹脂層に硬化処理を施すとともに、バイアホール用開口を形成し、層間樹脂絶縁層とする。
上記バイアホール用開口は、レーザ処理により形成することが望ましい。上記レーザ処理は、上記硬化処理前に行ってもよいし、硬化処理後に行ってもよい。 また、感光性樹脂からなる層間樹脂絶縁層を形成した場合には、露光、現像処理を行うことにより、バイアホール用開口を設けてもよい。なお、この場合、露光、現像処理は、上記硬化処理前に行う。
また、その材料として熱可塑性樹脂を用いた層間樹脂絶縁層を形成する場合には、熱可塑性樹脂からなる樹脂層にレーザ処理によりバイアホール用開口を形成し、層間樹脂絶縁層とすることができる。
このとき、使用するレーザとしては、例えば、炭酸ガスレーザ、エキシマレーザ、ＵＶレーザ、ＹＡＧレーザ等が挙げられる。これらは、形成するバイアホール用開口の形状等を考慮して使い分けてもよい。
上記バイアホール用開口を形成する場合、マスクを介して、ホログラム方式のエキシマレーザによるレーザ光を照射することにより、一度に多数のバイアホール用開口を形成することができる。
また、短パルスの炭酸ガスレーザを用いて、バイアホール用開口を形成すると、開口内の樹脂残りが少なく、開口周縁の樹脂に対するダメージが小さい。
また、光学系レンズとマスクとを介してレーザ光を照射する場合には、一度に多勢のバイアホール用開口を形成することができる。
光学系レンズとマスクとを介することにより、同一強度で、かつ、照射角度が同一のレーザ光を複数の部分に同時に照射することができるからである。
(ｉｉｉ)次に、バイアホール用開口の内壁を含む層間樹脂絶縁層の表面に、必要に応じて、酸または酸化剤を用いて粗化面を形成する。
なお、この粗化面は、眉間樹脂絶縁層とその上に形成する薄膜導体層との密着性を高めるために形成するものであり、層間樹脂絶縁層と薄膜導体層との間に充分な密着性がある場合には形成しなくてもよい。
上記酸としては、硫酸、硝酸、塩酸、リン酸、蟻酸等が挙げられ、上記酸化剤としては、クロム酸、クロム硫酸、過マンガン酸ナトリウム等の過マンガン酸塩等が挙げられる。
また、粗化面を形成した後には、アルカリ等の水溶液や中和液等を用いて、層間樹脂絶縁層の表面を中和することが望ましい。
次工程に、酸や酸化剤の影響を与えないようにすることができるからである。
また、上記粗化面の形成は、プラズマ処理等を用いて行ってもよい。
また、上記粗化面の最大粗度Ｒｍａｘは、０．１〜２０μｍが望ましい。Ｒｍａｘが２０μｍを超えると粗化面自体が損傷や剥離を受けやすく、Ｒｍａｘが０．１μｍ未満では、導体回路との密着性を充分えられないことがあるからである。特に、セミアディティブ法により導体回路を形成する場合には、上記最大粗度Ｒｍａｘは、０．１〜５μｍが望ましい。薄膜導体層との密着性を充分に確保することができるとともに、薄膜導体層の除去が容易だからである。
（ｉｖ）次に、バイアホール用開口を設けた層間樹脂絶縁層の表面に薄膜導体層を形成する。
上記薄膜導体層は、無電解めっき、スパッタリング、蒸着等の方法を用いて形成することができる。なお、層間樹脂絶縁層の表面に粗化面を形成しなかった場合には、上記薄膜導体層は、スパッタリングにより形成することが望ましい。
なお、無電解めっきにより薄膜導体層を形成する場合には、被めっき表面に、予め、触媒を付与しておく。上記触媒としては、例えば、塩化パラジウム等が挙げられる。
上記薄膜導体層の厚さは特に限定されないが、該薄膜導体層を無電解めっきにより形成した場合には、０．６〜１．２μｍが望ましく、スパッタリングにより形成した場合には、０．１〜１．０μｍが望ましい。
また、上記薄膜導体層の材質としては、例えば、Ｃｕ、Ｎｉ、Ｐ、Ｐｄ、Ｃｏ、Ｗ等が挙げられる。これらのなかでは、ＣｕやＮｉが望ましい。
（ｖ）次に、上記薄膜導体層上の一部にドライフィルムを用いてめっきレジストを形成し、その後、上記薄膜導体層をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層を形成する。
また、この工程では、バイアホール用開口を電解めっきで充填してバイアホールの構造をフィールドビア構造としてもよく、一旦、その上面に窪みを有するバイアホールを形成し、その後、この窪みに導電性ペーストを充填してフィールドビア構造としてもよい。また、上面に窪みを有するバイアホールを形成した後、その窪みに樹脂充填材等を充填し、さらに、その上に蓋めっき層を形成して上面が平坦なバイアホールとしてもよい。バイアホールの構造をフィールドビア構造とすることにより、バイアホールの直上にバイアホールを形成することができる。
（ｖｉ）さらに、めっきレジストを剥離し、めっきレジストの下に存在していた薄膜導体層をエッチングにより除去し、独立した導体回路とする。
エッチング液としては、例えば、硫酸−過酸化水素水溶液、過硫酸アンモニウム等の過硫酸塩水溶液、塩化第二鉄、塩化第二銅、塩酸等が挙げられる。また、エッチング液として上述した第二銅錯体と有機酸とを含む混合溶液を用いてもよい。
また、上記した薄膜導体層上にめっきレジストを形成し、めっきレジスト非形成部に電解めっき層を形成した後、めっきレジストと薄膜導体層との除去を行う方法に代えて、以下の方法を用いることにより導体回路を形成してもよい。
即ち、上記薄膜導体層上の全面に電解めっき層を形成した後、該電解めっき層上の一部にドライフィルムを用いてエッチングレジストを形成し、その後、エッチングレジスト非形成部下の電解めっき層および薄膜導体層をエッチングにより除去し、さらに、エッチングレジストを剥離することにより独立した導体回路を形成してもよい。
このような方法を用いることにより、バイアホールを有する層間樹脂絶縁層を形成するとともに、層間樹脂絶縁層上に導体回路を形成する層間樹脂絶縁層積層工程を行うことができる。なお、本発明の製造方法においては、この層間樹脂絶縁層積層工程は１回しか行わなかったが、製造するＩＣチップ実装基板によっては、この層間樹脂絶縁層積層工程を複数回繰り返すことにより、層間樹脂絶縁層と導体回路とが２層以上ずつ積層形成された形態としてもよい。
（Ｃ）次に、最外層にソルダーレジスト層を形成するソルダーレジスト層形成工程（Ｃ）を行う。
具体的には、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、硬化処理を施すことによりソルダーレジスト層を形成する。
上記ソルダーレジスト層は、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等を含むソルダーレジスト組成物を用いて形成することができる
また、上記以外のソルダーレジスト組成物としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体が挙げられ、その粘度は２５℃で１〜１０Ｐａ・ｓに調整されていることが望ましい。
また、上記ソルダーレジスト組成物は、エラストマーや無機フィラーが配合されていてもよい。
また、ソルダーレジスト組成物として、市販のソルダーレジスト組成物を使用してもよい。
次に、上記半田バンプ形成用開口の底面に露出した導体回路の表面に、必要に応じて、金属層を形成する。
上記金属層は、ニッケル、パラジウム、金、銀、白金等の耐食性金属により上記導体回路表面を被覆することにより形成することができる。
具体的には、ニッケル−金、ニッケル−銀、ニッケル−パラジウム、ニッケル−パラジウム−金等の金属により形成することが望ましい。
また、上記半田パッドは、例えば、めっき、蒸着、電着等の方法を用いて形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきが望ましい。
また、この工程で形成するソルダーレジスト層には、後述する工程で光学素子挿入用基板との貼り合わせの際に用いる位置合わせ用マーク等を形成しておいてもよい。
このような（Ａ）〜（Ｃ）の工程を経ることによりパッケージ基板を作製することができる。
次に、上記（ａ）〜（ｃ）の工程を経て作製した光学素子挿入用基板と、上記（Ａ）〜（Ｃ）の工程を経て作製したパッケージ基板とを光学素子挿入用基板が有する接着剤層を介して貼り合わせた後、下記（１）〜（３）の工程を経てＩＣチップ実装用基板とする方法について説明する。
光学素子挿入用基板とパッケージ基板との貼り合わせは、例えば、ピンラミネート方式やマスラミネート方式等を用いて行うことができる。
具体的には、両者の位置合わせを行った後、接着剤層が軟化する温度（通常、６０〜２００℃程度）まで昇温し、次いで、１〜１０ＭＰａ程度の圧力でプレスすることにより、光学素子挿入用基板とパッケージ基板とを貼り合わせる。
（１） まず、上記光学素子挿入用基板に形成した貫通孔より露出したパッケージ基板の表面に光学素子およびＩＣチップを取り付け、上記ＩＣチップの取り付けにより上記ＩＣチップと上記パッケージ基板の導体回路とを電気的に接続した後、上記光学素子と上記ＩＣチップとを電気的に接続する光学素子実装工程（１）を行う。
この工程で実装する光学素子としては、例えば、ＰＤ（フォトダイオード）、ＡＰＤ（アバランシェフォトダイオード）等の受光素子、ＬＤ（半導体レーザ）、ＤＦＢ−ＬＤ（分布帰還型−半導体レーザ）、ＬＥＤ（発光ダイオード）等の発光素子等が拳げられる。
上記受光素子の材料としては、例えば、Ｓｉ、Ｇｅ、ＩｎＧａＡｓ等が挙げられる。これらのなかでは、受光感度に優れる点からＩｎＧａＡｓが望ましい。
また、上記発光素子の材料としては、例えば、ガリウム、砒素およびリンの化合物（ＧａＡｓＰ）、ガリウム、アルミニウムおよび砒素の化合物（ＧａＡｌＡｓ）、ガリウムおよび砒素の化合物（ＧａＡｓ）、インジウム、ガリウムおよび砒素の化合物（ＩｎＧａＡｓ）、インジウム、ガリウム、砒素およびリンの化合物（ＩｎＧａＡｓＰ）等が挙げられる。これらは、通信波長を考慮して使い分ければよく、例えば、通信波長が０．８５μｍ帯の場合にはＧａＡｌＡｓを使用することができ、通信波長が１．３μｍ帯や１．５５μｍ帯の場合には、ＩｎＧａＡｓやＩｎＧａＡｓＰを使用することができる。
受光素子、発光素子、ＩＣチップの取り付けは、例えば、共晶結合法、半田結合法、樹脂結合法等により行うことができる。これらのなかでは、作業性がよく、経済的にも有利である点では、樹脂結合法が望ましい。
上記樹脂結合法では、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂を主剤とし、これらの樹脂成分以外に硬化剤やフィラー、溶剤等を含むペーストをパッケージ基板上に塗布し、次いで、光学素子およびＩＣチップをペースト上に載置した後、該ペーストを加熱硬化させることにより光学素子およびＩＣチップを取り付ける。導電性ペーストとしては、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇなどの半田（低融点金属）ペーストを用いることができる。
なお、上記ペーストの塗布は、例えば、ディスペンス法、スタンピング法、スクリーン印刷法等により行うことができる。
なお、上記光学素子およびＩＣチップの取り付けを、光学素子およびＩＣチップの裏面に開口を有するソルダーレジスト層を設け、開口に接着剤を取り付け、パッケージ基板に載置した後、リフローにより行うこともできる。特に、光学素子と対応するＩＣチップ実装用基板側のソルダーレジスト層の開口の下にダミーパッドを設けてリフローを行うことが可能である。
半田結合方法としては、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇなどの半田（低融点金属）ペーストにより行うことが望ましい。半田溶融時のセルフアライメントにより光学素子を所望の位置に取り付けることができるからである。Ｐｂを用いず、濡れ性の点から半田としては、ＳｎＡｇ系、ＳｎＡｇＣｕ系がよい。リフローの温度は、半田の融点プラス１０〜５０℃の範囲で行えばよい。リフローで融解する他に、オーブンで半田を溶解してもよい。
ダイボンド樹脂の厚みは、特に決まりはないが、５〜１００μｍの厚みであることが望ましい。５μｍ未満では接着性の低下があり、１００μｍを超えると、熱硬化時に素子が傾いたりしてしまう。
ダイボンド樹脂の熱硬化は、８０〜２００℃の間で行うことが望ましい。ガラス転移点付近での気泡抜きを完全に行うために、ステップ硬化を行ってもよい。
上記光学素子と上記ＩＣチップとを電気的に接続する方法としては、ワイヤボンディングを用いることが望ましい。これは、光学素子を取り付ける際の設計の自由度が大きいとともに、経済的にも有利だからである。
ワイヤボンディングに用いられるワイヤとしては、金、銀、アルミニウム等の金属線で、線幅は、１５〜５０μｍのものを用いることができる。
ここで、光学素子、ＩＣチップをワイヤーボンディグした凹部内に透明樹脂を充填して封止を行う。樹脂表面を研磨してなめらかにすることで、平坦性を確保する。これにより、レーザ加工時に使用する光学素子のアライメントマークを見やすくし、また、ワイヤーの保護を図る。即ち、上記光学素子と対向する側には光導波路が形成され、光信号を伝送することができる。
上記光導波路の材料としては、例えば、石英ガラス、化合物半導体、ポリマー材料等が挙げられる。加工性、層間樹脂絶縁層との密着性に優れ、低コストである点からポリマー材料が望ましい。
上記ポリマー材料としては、従来公知のものを用いることができ、具体的には、例えば、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ＵＶ硬化性エポキシ樹脂、シリコン樹脂およびベンゾシクロブテン等から製造されるポリマーが挙げられる。
光導電路のコア寸法として、通信波長０．８５μｍの場合、２０〜１００μｍが望ましい。通信波長１．３１μｍ、１．５５μｍの場合１〜１０μｍが望ましい（厚みと幅は同じ又は幅が若干大きいほうが良い）。
光導電路のクラッド寸法としては、通信波長０．８５μｍの場合、２０〜１００μｍが望ましい。通信波長１．３１μｍ、１．５５μｍの場合１〜１０μｍが望ましい（コアと同じ厚み又はコア厚みより若干薄いほうが良い）。
上記光導波路の厚さは１〜５０μｍが望ましく、その幅は１〜５０μｍが望ましい。上記光学素子と上記光導波路とは同一の材料からなるものであることが望ましい。また、上記光導波路には、光路変更ミラーが形成されていることが望ましい。光路変更ミラーを形成することにより、光路を所望の角度に変更することが可能である。上記光路変更ミラーの形成は、例えば、光導波路の一端を研削することにより行うことができる。
（２）次に、上記光学素子挿入用基板の露出面にソルダーレジスト層を形成するソルダーレジスト層形成工程を行う。
この工程では、具体的には、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、硬化処理を施すことによりソルダーレジスト層を形成する。
上記ソルダーレジスト組成物としては、例えば、パッケージ基板を作製する際に用いたソルダーレジスト組成物と同様のもの等を用いることができる。
また、パッケージ基板の露出面には、この工程を行う前に既にソルダーレジスト層が形成されているため、この工程ではソルダーレジスト層を形成しなくてよい。
また、上記ソルダーレジスト層には、光学素子を基準として位置合わせし、レーザ処理や露光現像処理により半田バンプ形成用開口を形成する。この際、使用するレーザとしては、上述したバイアホール用開口を形成する際に用いるレーザと同様のもの等が挙げられる。
また、上記ソルダーレジスト層には、必要に応じて、レーザ処理や露光現像処理により半田バンプ形成用開口を形成する。この際、使用するレーザとしては、上述したバイアホール用開口を形成する際に用いるレーザと同様のもの等が奉げられる。
発光素子を実装（ワイヤーボンディグ）、樹脂封止後に、受光素子のアライメントマークを使用してレーザでソルダーレジスト開口を形成する方法が一番良い。受光素子とソルダーレジスト開口の位置精度が合い、パッケージ基板とマザーボードへ実装する際にＢＧＡを使用できるため、ＢＧＡは半田セルフアライメントでマザーボードと位置合わせできるので、発光素子とマザーボードの導波路と精度良く位置合わせできることになり、光損出が低減できる。
（３）次に、上記光学素子挿入用基板に形成した貫通孔内に樹脂組成物を充填し、樹脂充填層を形成する樹脂充填層形成工程を行う。
上記樹脂組成物としては、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、これらの複合体等を樹脂成分とするものが挙げられる。上記樹脂成分の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、オレフィン樹脂、ＢＴ樹脂等が挙げられる。
また、上記樹脂組成物には、上記樹脂成分以外に、例えば、樹脂粒子、無機粒子、金属粒子等の粒子が含まれていてもよい。これらの粒子を含ませることにより樹脂充填層と、基板、ソルダーレジスト層、層間樹脂絶縁層等との間で熱膨張係数の整合を図ることができ、また、粒子の種類によっては難燃性を付与することもできる。
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等が挙げられる。
具体的には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等の熱硬化性樹脂；これらの熱硬化性樹脂の熱硬化基（例えば、エポキシ樹脂におけるエポキシ基）にメタクリル酸やアクリル酸等を反応させ、アクリル基を付与した樹脂；フェノキシ樹脂、ポリエーテルスルフォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルホン（ＰＰＳ）、ポリフェニレンサルファイド（ＰＰＥＳ）、ポリフェニルエーテル（ＰＰＥ）、ポリエーテルイミド（ＰＩ）等の熱可塑性樹脂；アクリル樹脂等の感光性樹脂等が挙げられる。
また、上記熱硬化性樹脂と上記熱可塑性樹脂との樹脂複合体や、上記アクリル基を付与した樹脂や上記感光性樹脂と上記熱可塑性樹脂との樹脂複合体を用いることもできる。
また、上記樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。
また、上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物等が挙げられる。
また、上記無機粒子として、リンやリン化合物からなるものを用いることもできる。
上記金属粒子としては、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ｐｔ、Ｆｅ、Ｚｎ、Ｐｂ、Ａｌ、Ｍｇ、Ｃａ等が挙げられる。
これらの樹脂粒子、無機粒子および金属粒子は、それぞれ単独で用いてもよいし、２種以上併用してもよい。
また、上記粒子の形状は特に限定されず、例えば、球状、楕円球状、破砕状、多面体状等が挙げられる。
また、上記粒子の粒径（粒子の一番長い部分の長さ）は、通信光の波長より短いことが望ましい。粒径が通信光の波長より長いと光信号の伝送を阻害することがあるからである。
上記樹脂組成物を充填する方法としては特に限定されず、例えば、印刷やポッティング等の方法を用いることができる。また、タブレット状にしたものをプランジャーを用いて充填してもよい。また、樹脂充填層を充填した後には、必要に応じて、硬化処理等を施す。
また、この工程で形成する樹脂充填層は、その垂直方向の通信波長光の透過率が７０％以上であることが望ましい。上記透過率が７０％未満では、通信光の伝送が阻害され、光学素子を介した光信号の通信に不都合が発生することがあるからである。
なお、本明細書において、通信波長光の透過率（％）とは、上記樹脂充填層への垂直方向の入射光の強さをＩ1、上記樹脂充填層を通過して出てきた光の強さをＩ2とした場合に下記式（１）より算出される値である。

透過率（％）＝（Ｉ2／Ｉ1）×１００・・・（１）
また、この工程で樹脂組成物を充填する際には、異なる樹脂組成物を複数回に分けて充填し、貫通孔内に複数層からなる樹脂層を形成してもよい。
具体的には、例えば、受光素子の受光面や発光素子の発光面の高さまでの領域には、ワイヤボンディングやその接続エリア等を保護する性質に優れた樹脂組成物や、耐熱性に特に優れた樹脂組成物を充填し、上記受光面や発光面より高い領域には、通信光の伝送性に特に優れる樹脂組成物を用いて樹脂充填層を形成する等である。
さらに、この工程では、貫通孔から露出した樹脂組成物の露出面に研磨処理を施し、その露出面を平坦にすることが望ましい。露出面を平坦にすることにより、通信光の伝送が阻害されるおそれがより少なくなるからである。
上記研磨処理は、例えば、バフ研磨、紙やすり等による研磨、鏡面研磨、クリーン研磨等により行うことができる。また、酸や酸化剤、薬液等を用いた化学研磨を行ってもよい。また、これらの方法を２種以上組み合わせて研磨処理を行ってもよい。
また、上記樹脂充填層を形成した後、必要に応じて、上記光学素子挿入用基板と上記パッケージ基板とを貫通するスルーホールを形成してもよい。
具体的には、まず、上記光学素子挿入用基板と上記パッケージ基板とを貫通するスルーホール用貫通孔をドリル加工やレーザ処理等により形成する。次に、このスルーホール用貫通孔の壁面を含む光学素子挿入用基板の露出面およびバッケージ基板の露出面に無電解めっき、スパッタリング等により薄膜導体層を形成する。さらに、その表面に薄膜導体層が形成された基板の上にめっきレジストを形成した後、該めっきレジスト非形成部に電解めっき層を形成し、その後、上記めっきレジストと該めっきレジスト下の薄膜導体層を除去することにより、上記光学素子挿入用基板と上記パッケージ基板とを貫通するスルーホールを形成することができる。
また、上述したようなめっきレジストを形成した後、電解めっき層を形成する方法に代えて、薄膜導体層上の全面に電解めっき層を形成した後、電解めっき層上にエッチングレジストや半田めっき層を形成し、さらに、エッチング処理を施す方法を用いても上記光学素子挿入用基板と上記パッケージ基板とを貫通するスルーホールを形成することができる。
なお、スルーホールを形成した後には、該スルーホール内に樹脂充填材を充填することが望ましい。
次に、上記半田バンプ形成用開口の底面に露出した導体回路の表面に、必要に応じて、金属層を形成する。
上記金属層は、ニッケル、パラジウム、金、銀、白金等の耐食性金属により上記導体回路表面を被覆することにより形成することができる。
具体的には、ニッケル−金、ニッケル−銀、ニッケル−パラジウム、ニッケル−パラジウム−金等の金属により形成することが望ましい。
また、上記金属層は、例えば、めっき、蒸着、電着等の方法を用いて形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきが望ましい。なお、この金属層は、後工程で半田バンプ等を形成する際に半田パッドとしての役割を果たすこととなる。
さらに、必要に応じて、上記半田バンプ形成用開口に相当する部分に開口部が形成されたマスクを介して、上記半田バンプ形成用開口に半田ペーストを充填した後、リフローすることにより半田バンプを形成する。
このような一連の工程を経ることによりＩＣチップ実装用基板を製造することができる。半田ペーストとしては、ＳｎＡｇ、ＳｎＡｇＣｕが望ましいが、ＳｎＰｂ、ＳｎＡｇＣｕＩｎ、ＳｎＡｇＣｕＢｉ等でもよい。
[実施例]
先ず、本発明の第１実施例に係るＩＣチップ実装用基板２０の構成について、図１１および図１２を参照して説明する。図１１は、第１実施例に係るＩＣチップ実装用基板の一部を模式的に示す部分断面図であり、図１２は、図１１に示すＩＣチップ実装用基板にＩＣチップを搭載し、ドータボードに取り付けた状態を模式的に示す部分断面図である。
図１１に示すように、ＩＣチップ実装用基板２０は、ＩＣチップを搭載する多層ビルドアップ配線板からなるパッケージ基板１０と、受光素子１２及びレシーバーＩＣ１４と図示しない発光素子及びドライバーＩＣとを収容する通孔９８を備える光学素子挿入用基板１００とから成る。通孔９８内には、透光性を備える樹脂が充填されてなる樹脂充填層７４が形成されている。
本実施形態では、受光素子と発光素子とが設けられる受発光パッケージ基板を例にとるが、受光素子とレシーバＩＣ、発光素子とドライバーＩＣのどちらか１つの組み合わせで、受光パッケージ基板、発光パッケージ基板を別々に作成することもできる。
パッケージ基板１０は、コア基板３０の両面に、導体回路６０およびバイアホール５８の形成された層間樹脂絶縁層５０と、導体回路１６０およびバイアホール１５８の形成された層間樹脂絶縁層１５０とが形成されて成る。コア基板３０には、スルーホール３６が形成され、コア基板３０の両面には導体回路３８が形成されている。層間樹脂絶縁層１５０上には、ソルダーレジスト層６２が配設され、ソルダーレジスト層６２の図中の下面側（ＩＣチップ側）の開口６２ａには、ＩＣチップとの接続用の半田バンプ７９Ｄが配置されている。ここでは、ＩＣチップが実装される例を挙げるが、表面実装部品が実装されても良いし、また、何も実装されなくてもよい。
光学素子挿入用基板１００は、通孔９８の形成されたコア基板８０からなる。該コア基板８０には、スルーホール８６が形成されている。該スルーホール８６の図中下側のランド８６ａは、パッケージ基板１０の導体回路１６０と接続され、図中上側のランド８６ｂには、蓋めっき層９４が配設されている。該蓋めっき層９４の上側にはソルダーレジスト層７６が設けられ、ソルダーレジスト層７６の開口７６ａを介して、蓋めっき層９４上にドータボードと接続する半田バンプ７９Ｕが形成されている。
図１２に示すように、ＩＣチップ１０２は、ＩＣチップ実装用基板２０に半田バンプ（又はＢＧＡ）７９Ｄを介して接続される。一方、ＩＣチップ実装用基板２０は、ドータボード１０８に半田バンプ７９Ｕを介して接続される。ドータボード１０８には、水平に光導波路（又は光ファイバー）１８が配設されており、光導波路１８の端面１８ａは４５°にカットされている。
光導波路１８を透過する光信号は、４５°にカットされた端面１８ａを介して図中上方へ送られ、受光素子１２の受光部１２ａに入射される。受光素子１２へ入射された光信号は、電気信号に変換され、レシーバーＩＣ１４に伝送される。伝送された電気信号はレシーバーＩＣ１４で駆動条件を調整され、パッケージ基板１０を介してＩＣチップ１０２へ伝送される。
なお、ＩＣチップ１０２から伝送される電気信号は、パッケージ基板１０を介して図略の発光素子へ伝送され、光信号に変換される。この光信号は発光素子に形成されている発光部から垂直に下方へ発射され、４５°にカットされた図略の光導波路の端面を介して入射され、光導波路中を伝幡する。
ここで、信号のクオリティーを高めるためには、受光素子とレシーバーＩＣとの間の配線を短くする必要がある。このため、後述するように本実施例では、受光素子とレシーバーＩＣとをワイヤボンディングにより電気接続する。即ち、受光素子１２の電極１２ｄを四角形に形成し、レシーバーＩＣ１４の電極１４ｄを長方形に形成しているため、レシーバーＩＣ１４の電極１４ｄにセカンドボンディングを行っても、キャピラリがレシーバーＩＣ１４の電極１４ｄからずれることなく、ボンディングを行うことが可能である。これにより、受光素子１２にファーストボンディングを行い、レシーバーＩＣ１４にセカンドボンディングを行うことができるため、接続信頼性を高めることができる。さらに、セカンドボンディングが電極１４ｄからずれないため、レシーバーＩＣ１４の回路にダメージを与えることを防止することができるとともに、ボンディング強度の低下を防止することが可能となる。
また、受光素子１２とレシーバーＩＣ１４とをワイヤボンディングにより電気接続しているため、受光素子１２とレシーバーＩＣ１４との間の配線長を短くすることができる。さらに、受光素子１２に伝送された信号を受光素子１２に隣接したレシーバーＩＣ１４で駆動条件を調整することが可能となるため、ノイズの影響を受けにくくして信号のクオリティーを高めることができる。
以下、図１１を参照して上述したＩＣチップ実装用基板２０の製造工程について、図１〜図１３を参照して説明する。
Ａ．光学素子挿入用基板の作製
（ａ）樹脂充填材の調製
ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング剤がコーティングされた平均粒径が１．６μｍで、最大粒子の直径が１５μｍ以下のＳｉＯ2球状粒子（アドテック社製、ＣＲＳ １１０１−ＣＥ）７２重量部およびレベリング剤（サンノプコ社製 ベレノールＳ４）１．５重量部を容器にとり、攪拌混合することにより、その粘度が２３±１℃で３０〜６０Ｐａ・ｓの樹脂充填材を調製した。
なお、硬化剤として、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）６．５重量部を用いた。
（ｂ）光学素子挿入用基板の製造
（１）厚さ０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板８０の片面に１８μｍの銅箔８１がラミネートされている両面銅張積層板８０Ａを出発材料とした（図１（Ａ）参照）。まず、この銅張積層板にドリルで貫通孔８４を穿設し、無電解めっき処理を施すことにより、その表面（貫通孔８４の壁面を含む）に導体層８２を形成した（図１（Ｂ）参照）。
（２）次に、導体層８２を形成した基板を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2（４０ｇ／ｌ）、Ｎａ3ＰＯ4（６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4（６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、導体層８２の表面に粗化面８２αを形成した（図１（Ｃ）参照）。
（３）次に上記（ａ）に記載した樹脂充填材を調製した後、下記の方法により調整後２４時間以内に、その壁面に導体層８２を形成した貫通孔８４内に樹脂充填材９０を充填した（図１（Ｄ）参照）。
即ち、スキージを用いて貫通孔内に樹脂充填材を押し込んだ後、１００℃、２０分の条件で乾燥させた。
（４）上記（３）の処理を終えた基板の片面を、♯６００のベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により、樹脂充填材９０の層の露出面および導体層８２の表面が平坦になるように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、１００℃で１時間、１２０℃で３時間、１５０℃で１時間、１８０℃で７時間の加熱処理を行って樹脂充填材層９０を形成した（図１（Ｅ）参照）。
（５）次に、導体層８２を形成した基板の片面に、無電解めっき処理を施すことにより導体層９２を形成した（図２（Ａ）参照）。
なお、導体層９２を形成する面には、予め、パラジウム触媒を付与しておき、導体層９２を形成しない例の面には、めっきレジストを形成しておくことにより、基板の片面に導体層９２を形成した。
（６）導体層８２および導体層９２を形成した基板の導体回路（スルーホールのランド部分を含む）形成部に相当する部分にエッチングレジスト（図示せず）を形成した後、エッチング処理を施すことにより、その内部に樹脂充填材層９０が形成され、かつ、その上部に蓋めっき層９４が形成されたスルーホール８６と、導体回路（図示せず）とを形成した（図２（Ｂ）参照）。
なお、エッチングレジストの形成は、市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍＪ／ｃｍ2で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより行った。
また、エッチング処理は、硫酸と過酸化水素との混合液を用いて行った。
（７）次に、基板８０の片側の導体回路非形成部にエポキシ樹脂系接着剤を塗布することにより接着剤層９６を形成した（図２（Ｃ）参照）。
（８）さらに、基板８０の中央部にルータ加工により、光学素子およびＩＣチップ収容用の通孔９８を形成し、光学素子挿入用基板１００とした（図２（Ｄ）参照）。
Ｂ．パッケージ基板の作製
（ａ）層間樹脂絶縁層用樹脂フィルムの作製
ビスフェノールＡ型エポキシ樹脂（エポキシ当量４６９、油化シェルエポキシ社製エピコート１００１）３０重量部、クレゾールノボラック型エポキシ樹脂（エポキシ当量２１５、大日本インキ化学工業社製 エピクロンＮ−６７３）４０重量部、トリアジン構造含有フェノールノボラック樹脂（フェノール性水酸基当量１２０、大日本インキ化学工業社製 フェノライトＫＡ−７０５２）３０重量部をエチルジグリコールアセテート２０重量部、ソルベントナフサ２０重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム（ナガセ化成工業社製 デナレックスＲ−４５ＥＰＴ）１５重量部と２−フェニル−４、５−ビス（ヒドロキシメチル）イミダゾール粉砕品１．５重量部、微粉砕シリカ２重量部、シリコン系消泡剤０．５重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ３８μｍのＰＥＴフィルム上に乾燥後の厚さが５０μｍとなるようにロールコーターを用いて塗布した後、８０〜１２０℃で１０分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
（ｂ）樹脂充填材の調整
光学素子挿入用基板の作製の（ａ）の工程と同様にして行った。
（ｅ）パッケージ基板の製造
（１）厚さ０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に１８μｍの銅箔３２がラミネートされている両面銅張積層板３０Ａを出発材料とした（図３（Ａ）参照）。まず、この銅張積層板にドリルで貫通孔３４を穿設し、無電解めっき処理を施して導体層３３を形成した（図３（Ｂ）参照）。そして、パターン状にエッチングすることにより、基板３０の両面に下層導体回路３８とスルーホール３６とを形成した（図３（Ｃ）参照）。
（２）下層導体回路３８を形成した基板３０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2（４０ｇ／ｌ）、Ｎａ3ＰＯ4（６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4（６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、下層導体回路３８の表面およびスルーホール３６の内面に粗化面３８α、３６αを形成した（図３（Ｄ）参照）。
（３）次に上記（ｂ）に記載した樹脂充填材を調製した後、下記の方法により調整後２４時間以内に、スルーホール３６内および基板３０の片面の導体回路非形成部と下層導体回路３８の外縁部とに樹脂充填材４０の層を形成した（図３（Ｅ）参照）。
即ち、まず、スキージを用いてスルーホール３６内に樹脂充填材４０を押し込んだ後、１００℃、２０分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材４０を充填し、１００℃、２０分の条件で乾燥させることにより樹脂充填材４０の層を形成した。
（４）上記（３）の処理を終えた基板の片面を、♯６００のベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により、導体回路３８の表面やスルーホール３６のランド表面に樹脂充填材４０が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の処理を基板の他方の面についても同様に行った。
次いで、１００℃で１時間、１２０℃で３時間、１５０℃で１時間、１８０℃で７時間の加熱処理を行って樹脂充填材層４０を形成した（図４（Ａ）参照）。
このようにして、スルーホール３６や導体回路非形成部に形成された樹脂充填材層４０の表層部および導体回路３８の表面を平坦化し、樹脂充填材層４０と導体回路３８の側面とが粗化面３８αを介して強固に密着し、また、スルーホール３６の内壁面と樹脂充填材層４０とが粗化面３６αを介して強固に密着した絶縁性基板を得た。この工程により、樹脂充填材層４０の表面と導体回路３８の表面とが同一平面となる。
（５）上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹き付けて、導体回路３８の表面とスルーホール３６のランド表面をエッチングすることにより、導体回路３８の全表面に粗化面３８βを、またスルーホール３６のランドに粗化面３６βを形成した（図４（Ｂ）参照）。エッチング液として、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を含むエッチング液（メック社製、メックエッチボンド）を使用した。
（６）次に、上記（ａ）で作製した層間樹脂絶縁層用樹脂フィルムを、温度５０〜１５０℃まで昇温しながら、０．５ＭＰａで真空圧着ラミネートして貼り付け、樹脂フィルム層５０γを形成した（図４（Ｃ）参照）。
（７）次に、樹脂フィルム層５０γ上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅８．０μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で樹脂フィルム層５０γに、直径８０μｍのバイアホール用開口５０ａを形成し、層間樹脂絶縁層５０とした（図４（Ｄ）参照）。
（８）バイアホール用開口５０ａを形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層５０の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口５０ａの内壁面を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図４（Ｅ）参照）。
（９）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層５０の表面（バイアホール用開口５０ａの内壁面を含む）に触媒核を付着させた（図示せず）。即ち、上記基板を塩化パラジウム（ＰｂＣｌ2）と塩化第一スズ（ＳｎＣｌ2）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
（１０）次に、以下の組成の無電解銅めっき液中に、基板を浸漬し、層間樹脂絶縁層５０の表面（バイアホール用開口５０ａの内壁面を含む）に厚さ０．６〜３．０μｍの無電解銅めっき膜（薄膜導体層）５２を形成した（図５（Ａ）参照）。
〔無電解めっき液〕
ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α’ −ビビリジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
〔無電解めっき条件〕
３４℃の液温度で４０分
（１１）次に、無電解銅めっき膜３３が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍＪ／ｃｍ2で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、めっきレジスト５４を設けた（図５（Ｂ）参照）。
（１２）ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト５４非形成部に、電解銅めっき膜５６を形成した（図５（Ｃ）参照）。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
（アトテックジャパン社製、カバラシドＧＬ）
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ2
時間 ６５ 分
温度 ２２±２ ℃
（１３）さらに、めっきレジスト５４を５％ＫＯＨで剥離除去した後、そのめっきレジスト５４下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、上層導体回路６０（バイアホール５８を含む）とした（図５（Ｄ）参照）。
（１４）次に、上層導体回路６０等を形成した基板３０をエッチング液に浸漬し、上層導体回路６０（バイアホール５８を含む）の表面に粗化面６０α、５８αを形成した（図６（Ａ）参照）。なお、エッチング液としては、メック社製、メックエッチボンドを使用した。
（１５）続いて、上記（６）〜（１５）の工程を繰り返すことで、さらに上層に層間樹脂絶縁層１５０を形成する。そして、層間樹脂絶縁層１５０上に導体回路１６０（バイアホール１５８を含む）を形成する（図６（Ｂ）参照）。
（１６）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量：４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５．０重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである２官能アクリルモノマー（日本化薬社製、商品名：Ｒ６０４）４．５重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部、を加えることにより、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物を得た。
また、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターＮｏ．４、６ｒｐｍの場合はローターＮｏ．３によった。
なお、ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を用いることもできる。
（１７）次に、上層導体回路１６０等を形成した基板の両面に、上記ソルダーレジスト組成物を塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行い、ソルダーレジス組成物の層６２αを形成した（図６（Ｃ）参照）。次いで、開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト組成物の層６２αに密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、開口６２ａ、６２ｂを形成した。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層６２αを硬化させ、導体回路１６０に至る開口６２ａ、光学素子挿入用基板取り付け用の開口６２ｂを有するソルダーレジスト層６２を形成した（図７（Ａ）参照）。
（１８）次に、ソルダーレジスト層６２を形成した基板３０を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口６２ａおよび開口６２ｃの一部に厚さ５μｍのニッケルめっき層６６を形成した。さらに、その基板３０をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層６６上に、厚さ０．０３μｍの金めっき層６８を析出することで表面に接続パッド１６０ｅを裏面にパッド６９を形成し、パッケージ基板１０とした（図７（Ｂ）参照）。
Ｃ．ＩＣチップ実装用基板の作製
（１）マスラミネート方式による積層プレスを行い、上記Ａで作製した光学素子挿入用基板１００（図２（Ｄ）参照）と、上記Ｂで作製したパッケージ基板１０（図７（Ｂ）参照）とを、上記光学素子挿入用基板１００に形成した接着剤層９６を介して貼り合わせた基板を得た（図８（Ａ）参照）。即ち、両者の位置合わせを行った後、１５０℃まで昇温し、さらに５ＭＰａの圧力でプレスすることにより光学素子挿入用基板１００とパッケージ基板１０とを貼り合わせた。
（２）一方、受光素子１２およびレシーバーＩＣ１４の裏面に開口を有するソルダーレジスト層を設ける。
（３）ソルダーレジスト層上のレシーバーＩＣ１４の取り付け位置にエポキシ樹脂からなる接着剤７０を塗布した後、レシーバーＩＣ１４を取り付ける（図８（Ｂ）。
（４）レシーバーＩＣ１４の上面にエポキシ樹脂からなる接着剤７０を塗布してから受光素子１２を載置する（図８（Ｃ）参照）。ここで、受光素子１２の上面には、受光部１２ａが設けられており、受光素子１２としては、ＩｎＧａＡｓからなるものを用いている。
（５）加熱することで接着剤７０を硬化させることで受光素子１２およびレシーバーＩＣ１４を固定する（図８（Ｃ）参照）。
なお、ＩＣをダイボンディングする際には、Ａｇペースト、導電性ペーストを用いてもよい。
（６）次に、受光素子１２の電極１２ｄとレシーバーＩＣ１４の電極１４ｅとをワイヤボンディング７２により接続し、同様に、発光素子１３の電極１３ｄとドライバーＩＣ１４の電極１４ｅとをワイヤボンディング７２により接続する。そして、レシーバーＩＣ１４の電極１４ｄと接続パッド１６０ｅとをワイヤボンディング７２により接続し、同様に、ドライバーＩＣ１４の電極１４ｆと接続パッド１６０ｅとをワイヤボンディング７２により接続する（図９（Ａ）、及び、図９（Ａ）の平面図である図１３参照）。ここで、ワイヤ７２としては、Ａｕ製のワイヤを用いた。用いられるワイヤ７２としては、Ａｕ以外にも銀、アルミニウムなどの金属線を使用でき、線幅は、１５〜５０μｍのものを用いることができる。
受光素子１２の電極１２ｄをボールボンディングで行い、レシーバーＩＣ１４の電極１４ｄをウエッジボンディングを行うことによって接続される。
本実施形態では、図１３に示すように、受光素子１２の電極１２ｄ（発光素子１３の電極１３ｄ）は四角形に形成され、レシーバーＩＣ１４の電極１４ｄ（ドライバーＩＣ１５の電極１５ｄ）は長方形に形成されている。このため、レシーバーＩＣ１４の電極１４ｄにセカンドボンディングを行っても、キャピラリがレシーバーＩＣ１４の電極１４ｄからずれることなく、ボンディングを行うことが可能である。これにより、受光素子１２にファーストボンディングを行い、レシーバーＩＣ１４にセカンドボンディングを行うことができるため、接続信頼性を高めることができる。さらに、セカンドボンディングがレシーバーＩＣ１４の電極１４ｄからずれないため、レシーバーＩＣ１４の回路にダメージを与えることを防止することができるとともに、ボンディング強度の低下を防止することが可能となる。
また、受光素子１２とレシーバーＩＣ１４とをワイヤボンディングにより電気接続しているため、受光素子１２とレシーバーＩＣ１４との間の配線長を短くすることができる。さらに、受光素子１２に伝送された信号を受光素子１２に隣接したレシーバーＩＣ１４で駆動条件を調整することが可能となるため、ノイズの影響を受けにくくして信号のクオリティーを高めることができる。
なお、本実施形態では、受光素子１２の電極１２ｄは四角形に形成され、レシーバーＩＣ１４の電極１４ｄは長方形に形成されているが、電極１２ｄは菱形または円形に形成され、電極１４ｄは楕円形に形成されてもよい。
（７）次に、上記パッケージ基板１０の作製の（１６）の工程で調製したソルダーレジスト組成物と同様の樹脂組成物を調製し、これを基板の光学素子挿入用基板１０側に塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行い、ソルダーレジスト組成物の層７６αを形成した（図９（Ｂ）参照）。なお、ここで、通孔９８内にはソルダーレジスト組成物を塗布しなかった。
次いで、開口部のパターンが描画された厚さ５ｍｍのフォトマスク（図示せず）を、受光素子１２をアライメントマークとして位置決めし、ソルダーレジスト組成物の層７６αに密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、開口７６ａを形成した（図９（Ｃ）参照）。なお、ソルダーレジスト層の中央の開口７６ｂは、通孔９８よりも大きくなるように形成した。本実施例では、位置決めの際に、受光素子１２の端部、又は、素子のミラー（受光部１２ａ）をアライメントマークとして用いたが、この代わりに、受光素子１２にアライメントマークを形成し、該アライメントマークを位置決めに用いることもできる。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層７６αを硬化させ、開口７６ａを有するソルダーレジスト層７６を形成した。従って、この工程を終えた際には、光学素子挿入用基板１００側にはソルダーレジスト層７６が、パッケージ基板１０側にはソルダーレジスト層６２がそれぞれ形成されていることとなる。ここでは、露光・現像により開口７６ａを設けたが、受光素子１２をアライメントマークとして位置決めし、レーザで開口７６ａを設けることもできる。
（８）次に、光学素子挿入用基板に形成した通孔９８内に、エポキシ樹脂を含む樹脂組成物を印刷により充填し、その後、この樹脂組成物を乾燥させた。
さらに、樹脂組成物の露出面にバフ研磨と鏡面研磨とを施した。その後、加熱処理を行い、樹脂充填層７４とした（図１０（Ａ）参照）。
なお、樹脂充填層７４は、波長１．８５μｍ光の垂直方向の透過率が９１％である。
受光素子１２およびレシーバーＩＣ１４を収容するための通孔９８を備え、通孔９８に透光性の樹脂充填層７４を充填しているため、受光素子１２とレシーバーＩＣ１４との間の接続（ワイヤボンディング）に用いられるワイヤ７２等が周囲の雰囲気に晒されることがないため、接続信頼性を高めることができる。また、通孔９８内は基板の熱膨張による応力の影響を受け難いため、受光素子１２およびレシーバーＩＣ１４が受けるダメージを低減することができるとともに、ボンディング強度の低下を防止することが可能となる。
（９）次に、基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口７６ａの一部に厚さ５μｍのニッケルめっき層７７を形成した。さらに、その基板をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７７上に、厚さ０．０３μｍの金めっき層７８を形成した（図１０（Ｂ）参照）。
（１１）受光素子１２の受光部１２ａの垂線上であって、樹脂充填層７４の表面にマイクロレンズ９９を取り付ける（図１０（Ｃ）参照）。マイクロレンズ９９は、ディスペンサー、インクジェット等により塗布することでも、また、射出成形等で予め形成したマイクロレンズを光学用接着剤で樹脂充填層７４へ張り付けることもできる。
（１２）次に、ソルダーレジスト層７６に形成した開口７６ａ、および、ソルダーレジスト層６２の有する開口６２ａに半田ペーストを印刷し、２００℃でリフローすることにより半田バンプ７９Ｕ、７９Ｄを形成し、ＩＣチップ実装用基板２０を得た（図１１参照）。
このようにして得られたＩＣチップ実装用基板２０にＩＣチップを搭載する。先ず、ＩＣチップ１０２を、ＩＣチップ実装用基板２０の図示しない位置決めマークとＩＣチップ１０２側の位置決めマーク（図示せず）とで位置合わせすることで、当該ＩＣチップ１０２のパッド１０４がＩＣチップ実装用基板２０の半田バンプ７９Ｄに対応するように載置する。そして、リフローを行うことで、ＩＣチップ実装用基板２０に搭載する。次に、ＩＣチップ１０２を搭載したＩＣチップ実装用基板２０を、当該ＩＣチップ実装用基板２０の図示しない位置決めマークとドータボード１０８の位置決めマーク（図示せず）とで位置合わせすることで、当該ＩＣチップ実装用基板２０の半田バンプ７９Ｕがドータボードのパッド１０６に対応するように載置する。そして、リフロー行うことでＩＣチップ実装用基板２０をドータボード１０８に搭載する。
上述したように、第１実施例では、受光素子（又は発光素子）１２の電極１２ｄは四角形に形成され、レシーバーＩＣ１４の電極１４ｄは長方形に形成されている。このため、レシーバーＩＣ１４の電極１４ｄにセカンドボンディングを行っても、キャピラリがレシーバーＩＣ１４の電極１４ｄからずれることなく、ボンディングを行うことが可能である。これにより、受光素子（又は発光素子）１２にファーストボンディングを行い、レシーバーＩＣ１４にセカンドボンディングを行うことができるため、接続信頼性を高めることができる。さらに、セカンドボンディングがレシーバーＩＣ１４の電極１４ｄからずれないため、レシーバーＩＣ１４の回路にダメージを与えることを防止することができるとともに、ボンディング強度の低下を防止することが可能となる。
また、受光素子１２とレシーバーＩＣ１４とをワイヤボンディングにより電気接続しているため、受光素子１２とレシーバーＩＣ１４との間の配線長を短くすることができる。さらに、受光素子１２に伝送された信号を受光素子１２に隣接したレシーバーＩＣ１４で駆動条件を調整することが可能となるため、ノイズの影響を受けにくくして信号のクオリティーを高めることができる。
本実施例では、図１３に示すように、ＩＣチップ実装用基板２０の通孔９８内に一対の受光素子１２とレシーバーＩＣ１４、発光素子１３とドライーバーＩＣ１５を搭載する例を挙げたが、これらのいずれか一方、または、複数個備えることもできる。
ここで、図１３に示す発光素子１２の電極パッド１２ｄを１００μｍの円形に形成し、レシーバーＩＣ１４の発光素子側の電極パッド１４ｄを種々の長方形に形成し、基板側の電極パッド１４ｆを１００μｍの正方形に形成した。ボンディングワイヤーとしては、径２５μｍの金線を用いて接続試験を行った。
（１）電極パッド１４ｄを１００×３００μｍの長方形に形成した場合には、セカンドボンディグが適正に行えた。
（２）電極パッド１４ｄを１００×２００μｍの長方形に形成した場合には、セカンドボンディグが適正に行えた。
（３）電極パッド１４ｄを１００×１８０μｍの長方形に形成した場合には、セカンドボンディグ時に、キャピラリがパッドかはみ出したり、または、ウェッジボンディグエリアがパッドからはみ出した。
ここで、長方形の電極パッドの長手方向の長さを長くすると、チップサイズが大きくなり、また、ウェハーからの取り数が減少する。このため、長方形の電極パッドは、短手方向の長さが１００μｍの場合、長手方向の長さは、２００〜４００μｍが適切である。
［改変例１］
第１実施例に係るＩＣチップ実装用基板では、１のレシーバーＩＣ１４（ドライバーＩＣ１５）の上に１の受光素子１２（発光素子１３）を配設した。この代わりに、図１４に示すように、１のレシーバーＩＣ１４（ドライバーＩＣ１５）の上に複数の受光素子１２（発光素子１３）を配設することもできる。
更に、アレー状に受光部が複数設けられた受光アレー素子、アレー状に発光部が発光アレー素子素子、受光エリアと発光エリアが同一のチップに形成された受発光素子、１つで複数の受光素子（又は、受光部）を駆動できる多チャンネルレシーバ、同様に多数の発光素子を駆動できるドライバーＩＣ（図示せず）等を用いることもできる。
［改変例２］
第１実施例に係るＩＣチップ実装用基板では、レシーバーＩＣ１４（ドライバーＩＣ１５）の上に受光素子１２（発光素子１３）を配設した。この代わりに、図１５及び図１６に示す改変例２のように、レシーバーＩＣ１４（ドライバーＩＣ１５）と並列に受光素子１２（発光素子１３）を配設し、ワイヤーボンディグ７２により接続することもできる。
更に、上述した実施形態では、光素子とＩＣチップとの接続にワイヤーボンディグを用いる例を挙げたが、ＩＣチップ相互の接続にワイヤーボンディグを用いることもできる。これにより、信号の高速伝搬が可能になる。
［改変例３］
第１実施例に係るＩＣチップ実装用基板では、基板に凹部を設けて素子を配置した。これに対して、改変例３では、図１７に示すように基板の平坦頂部に受光素子１２（発光素子１３）及びレシーバーＩＣ１４（ドライバーＩＣ１５）を配置し、ワイヤーボンディグ７２により接続している。
改変例３では、受光素子１２（発光素子１３）及びレシーバーＩＣ１４（ドライバーＩＣ１５）を搭載する基板表面の周囲に、樹脂封止用のダム枠基板１２０を接着剤７０で取り付けた後に、受光素子１２（発光素子１３）及びレシーバーＩＣ１４（ドライバーＩＣ１５）をダイボンディングして、ワイヤーボンディングを行う。透明樹脂７４をダム枠基板１２０内に充填して、表面が平坦になるように研磨する。ダム枠基板１２０は、樹脂基板の他、セラミック、金属、プラスチック板でも良い。
［改変例４］
改変例４では、改変例３と同様に、図１８に示すように基板の平坦頂部に受光素子１２（発光素子１３）及びレシーバーＩＣ１４（ドライバーＩＣ１５）を配置し、ワイヤーボンディグ７２により接続している。そして、透明樹脂７４でポッティング（樹脂封止）してから、発光素子１３の発光面／受光素子１２の受光面の上が平坦になるように透明樹脂７４を研磨する。
改変例４では、透明樹脂７４を滴下する際に、基板上に広がり過ぎないように粘度、チキソ性を高めておく。基板上に広がり防止用にシルク印刷、ソルダーレジスト印刷によるダム１２２を形成しておいても、また、ソルダーレジスト層６２に開口を設けてダムとしても良い。
比較例として、図２０に示すように従来技術で受光素子１２とレシーバ１４とを配置し、それぞれ別々の回路にワイヤー７２でボンディング接続し、透明樹脂７４でポッティングした。
実施例におけるワイヤーボンディングのプル強度と破壊モードとの比較を図１９の図表中に示す。
従来技術では２ｎｄボンディング部分で金ワイヤウェッジ部とパッド部の界面で切断されたものがあったが、本実施例では切断が発生しない。配線長が短いために２ｎｄでの断線が発生し難かった。
また、プル強度は、一般的なワイヤボンディングの規格最低３ｇ以上に対して、従来技術では３ｇを下回るカ所が出たが、本実施例では下回ることがなかった。
（Ａ）〜（Ｅ）は、第１実施例に係るＩＣチップ実装用基板の製造方法における光学素子挿入用基板を作製する工程の一部を模式的に示す部分断面図である。 （Ａ）〜（Ｄ）は、第１実施例に係るＩＣチップ実装用基板の製造方法における光学素子挿入用基板を作製する工程の一部を模式的に示す部分断面図である。 （Ａ）〜（Ｅ）は、第１実施例に係るＩＣチップ実装用基板の製造方法におけるパッケージ基板を作製する工程の一部を模式的に示す部分断面図である。 （Ａ）〜（Ｅ）は、第１実施例に係るＩＣチップ実装用基板の製造方法におけるパッケージ基板を作製する工程の一部を模式的に示す部分断面図である。 （Ａ）〜（Ｄ）は、第１実施例に係るＩＣチップ実装用基板の製造方法におけるパッケージ基板を作製する工程の一部を模式的に示す部分断面図である。 （Ａ）〜（Ｃ）は、第１実施例に係るＩＣチップ実装用基板の製造方法におけるパッケージ基板を作製する工程の一部を模式的に示す部分断面図である。 （Ａ）、（Ｂ）は、第１実施例に係るＩＣチップ実装用基板の製造方法におけるパッケージ基板を作製する工程の一部を模式的に示す部分断面図である。 （Ａ）〜（Ｃ）は、第１実施例に係るＩＣチップ実装用基板の製造方法の一部を模式的に示す部分断面図である。 （Ａ）〜（Ｃ）は、第１実施例に係るＩＣチップ実装用基板の製造方法の一部を模式的に示す部分断面図である。 （Ａ）〜（Ｃ）は、第１実施例に係るＩＣチップ実装用基板の製造方法の一部を模式的に示す部分断面図である。 第１実施例に係るＩＣチップ実装用基板の一部を模式的に示す部分断面図である。 第１実施例に係るＩＣチップ実装用基板にＩＣチップを搭載し、ドータボードに取り付けた状態を模式的に示す部分断面図である。 図１０（Ａ）に示すＩＣチップ実装基板の平面図である。 第１実施例の改変例１に係るＩＣチップ実装用基板の平面図である。 第１実施例の改変例２に係るＩＣチップ実装用基板の断面図である。 第１実施例の改変例２に係るＩＣチップ実装用基板の平面図である。 第１実施例の改変例３に係るＩＣチップ実装用基板の断面図である。 第１実施例の改変例４に係るＩＣチップ実装用基板の断面図である。 実施例におけるワイヤーボンディングのプル強度と破壊モードとの比較を示す図表である。 比較例に係るＩＣチップ実装用基板の断面図である。
符号の説明
１０ パッケージ基板
１２ 受光素子（光学素子）
１２ａ 受光部
１２ｄ 電極（光学素子に備えられた電極パッド）
１３ 発光素子（光学素子）
１３ａ 発光部
１３ｄ 電極（光学素子に備えられた電極パッド）
１４ レシーバーＩＣ（ＩＣチップ）
１４ｄ 電極（ＩＣチップに備えられた電極パッド）
１５ ドライバーＩＣ（ＩＣチップ）
１５ｄ 電極（ＩＣチップに備えられた電極パッド）
１８ 光導波路
２０ ＩＣチップ実装用基板
２２ 層間樹脂絶縁層
２３ めっきレジスト
３０ 基板
３２ 銅箔
３６ スルーホール
４０ 樹脂充填層
５０ 層間樹脂絶縁層
５８ バイアホール
６０ 導体回路
６２ ソルダーレジスト層
６２ｃ 開口
７０ 半田
７０γ 半田ペースト
７２ ワイヤ（金属線）
７４ 樹脂充填層（有機樹脂）
７９Ｕ、７９Ｄ 半田バンプ
９４ 蓋めっき層
９８ 通孔（凹部）
１００ 光学素子挿入用基板
１０２ ＩＣチップ
１０８ ドータボード
１６０ｅ 接続パッド
１６２ グランド層

Claims (5)

  1. 素子収容用の通孔を有する素子挿入用基板と、素子接続パッドを有する多層ビルドアップ配線板からなるパッケージ基板とを貼り合わせてなり、複数のＩＣチップを実装するＩＣチップ実装用基板であって、
    前記光学素子ＩＣチップに備えられた電極パッドと前記光学素子駆動用ＩＣチップに備えられた電極パッドとがワイヤーボンディングによって、電気的に接続されて、前記通孔内に収容され、
    前記通孔の内部において、前記光学素子ＩＣチップ、光学素子駆動用ＩＣチップと、前記ワイヤーボンディングに用いる金属線とが透光性の有機樹脂で封止され、
    前記光学素子ＩＣチップが、ファーストボンディングを行うための四角形の電極パッドを備え、
    前記光学素子駆動用ＩＣチップが、前記光学素子ＩＣチップの電極パッドよりもワイヤーボンディングを行う方向と平行方向の長さを垂直方向に対して大きくした、セカンドボンディングを行うための長方形の電極バッドを備えることを特徴とするＩＣチップ実装用基板。
  2. 前記光学素子ＩＣチップが、前記光学素子駆動用ＩＣチップの上に搭載されることを特徴とする請求項１に記載のＩＣチップ実装用基板。
  3. 前記光学素子ＩＣチップと前記光学素子駆動用ＩＣチップとが並列に配置されることを特徴とする請求項１に記載のＩＣチップ実装用基板。
  4. 前記素子挿入用基板が樹脂基板であることを特徴とする請求項１に記載のＩＣチップ実装用基板。
  5. 前記素子挿入用基板が金属板であることを特徴とする請求項１に記載のＩＣチップ実装用基板。
JP2003390484A 2003-11-20 2003-11-20 Ｉｃチップ実装用基板 Expired - Fee Related JP4522079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390484A JP4522079B2 (ja) 2003-11-20 2003-11-20 Ｉｃチップ実装用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390484A JP4522079B2 (ja) 2003-11-20 2003-11-20 Ｉｃチップ実装用基板

Publications (2)

Publication Number Publication Date
JP2005158767A JP2005158767A (ja) 2005-06-16
JP4522079B2 true JP4522079B2 (ja) 2010-08-11

Family

ID=34717845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390484A Expired - Fee Related JP4522079B2 (ja) 2003-11-20 2003-11-20 Ｉｃチップ実装用基板

Country Status (1)

Country Link
JP (1) JP4522079B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
WO2012169242A1 (ja) * 2011-06-10 2012-12-13 株式会社村田製作所 多チャンネル型ｄｃ－ｄｃコンバータ
JP2014072325A (ja) * 2012-09-28 2014-04-21 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166532A (ja) * 1987-12-22 1989-06-30 Nec Corp Ｌｅｄアレイチップ用ボンディングパッド
JPH02181453A (ja) * 1989-01-06 1990-07-16 Kawasaki Steel Corp 半導体装置
JPH0375673U (ja) * 1989-11-22 1991-07-30
JPH0529663A (ja) * 1991-07-23 1993-02-05 Sharp Corp 光半導体装置およびその樹脂封止方法
JPH05190592A (ja) * 1992-01-13 1993-07-30 Rohm Co Ltd Ｌｅｄヘッド駆動用ｉｃ
JPH06333974A (ja) * 1993-05-25 1994-12-02 Seiko Epson Corp 集積回路のボンディングパッド構造
JPH0786495A (ja) * 1993-06-29 1995-03-31 Sumitomo Electric Ind Ltd 半導体デバイス
JPH08250652A (ja) * 1995-02-24 1996-09-27 At & T Corp マルチチップモジュールパッケージ
JPH1056030A (ja) * 1996-08-08 1998-02-24 Seiko Epson Corp 半導体装置及びその製造方法
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP2001185676A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体装置
JP2002016102A (ja) * 2000-06-28 2002-01-18 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002110898A (ja) * 2000-09-28 2002-04-12 Oki Electric Ind Co Ltd 半導体装置
JP2002184805A (ja) * 2000-12-15 2002-06-28 Oki Data Corp 半導体装置およびワイヤボンディング方法
JP2002237644A (ja) * 2001-02-09 2002-08-23 Hitachi Cable Ltd 光送信器

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166532A (ja) * 1987-12-22 1989-06-30 Nec Corp Ｌｅｄアレイチップ用ボンディングパッド
JPH02181453A (ja) * 1989-01-06 1990-07-16 Kawasaki Steel Corp 半導体装置
JPH0375673U (ja) * 1989-11-22 1991-07-30
JPH0529663A (ja) * 1991-07-23 1993-02-05 Sharp Corp 光半導体装置およびその樹脂封止方法
JPH05190592A (ja) * 1992-01-13 1993-07-30 Rohm Co Ltd Ｌｅｄヘッド駆動用ｉｃ
JPH06333974A (ja) * 1993-05-25 1994-12-02 Seiko Epson Corp 集積回路のボンディングパッド構造
JPH0786495A (ja) * 1993-06-29 1995-03-31 Sumitomo Electric Ind Ltd 半導体デバイス
JPH08250652A (ja) * 1995-02-24 1996-09-27 At & T Corp マルチチップモジュールパッケージ
JPH1056030A (ja) * 1996-08-08 1998-02-24 Seiko Epson Corp 半導体装置及びその製造方法
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JP2001185676A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体装置
JP2002016102A (ja) * 2000-06-28 2002-01-18 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002110898A (ja) * 2000-09-28 2002-04-12 Oki Electric Ind Co Ltd 半導体装置
JP2002184805A (ja) * 2000-12-15 2002-06-28 Oki Data Corp 半導体装置およびワイヤボンディング方法
JP2002237644A (ja) * 2001-02-09 2002-08-23 Hitachi Cable Ltd 光送信器

Also Published As

Publication number Publication date
JP2005158767A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
US8076782B2 (en) Substrate for mounting IC chip
US7783141B2 (en) Substrate for mounting IC chip and device for optical communication
US7693382B2 (en) Substrate for mounting IC chip, multilayered printed circuit board, and device for optical communication
JP4036644B2 (ja) Ｉｃチップ実装用基板、ｉｃチップ実装用基板の製造方法、および、光通信用デバイス
JP2003110245A (ja) 光学素子実装用基板の製造方法、光学素子実装用基板及び光学素子
JP3801921B2 (ja) 光通信用デバイス、および、光通信用デバイスの製造方法
JP5092191B2 (ja) Ｉｃチップ実装用基板
JP4540275B2 (ja) Ｉｃチップ実装用基板、および、ｉｃチップ実装用基板の製造方法
JP4703067B2 (ja) Ｉｃチップ実装用基板の製造方法
JP4056315B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP4831901B2 (ja) 多層プリント配線板
JP3992553B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP2002289911A (ja) 光通信用デバイス
JP4454453B2 (ja) Ｉｃチップ実装用基板および光通信用デバイス
JP4789381B2 (ja) 多層プリント配線板
JP4014464B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP2002236228A (ja) 多層プリント配線板
JP4522079B2 (ja) Ｉｃチップ実装用基板
JP4393463B2 (ja) 光通信用デバイス
JP3771169B2 (ja) 光通信用デバイス
JP4605955B2 (ja) Ｉｃチップ実装用基板
JP4627942B2 (ja) Ｉｃチップ実装用基板の製造方法
JP2005157115A (ja) Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP2003110121A (ja) 光学素子実装用基板の製造方法及び光学素子実装用基板
JP4827809B2 (ja) Ｉｃチップ実装用基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

R150 Certificate of patent or registration of utility model

Ref document number: 4522079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees