JP2005157115A - Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法 - Google Patents
Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法 Download PDFInfo
- Publication number
- JP2005157115A JP2005157115A JP2003397700A JP2003397700A JP2005157115A JP 2005157115 A JP2005157115 A JP 2005157115A JP 2003397700 A JP2003397700 A JP 2003397700A JP 2003397700 A JP2003397700 A JP 2003397700A JP 2005157115 A JP2005157115 A JP 2005157115A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical signal
- optical path
- layer
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Optical Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】 基板の両面に導体回路と層間樹脂絶縁層とが積層形成され、最外層にソルダーレジスト層が形成されるとともに、光学素子が実装されたICチップ実装用基板であって、
少なくとも上記層間樹脂絶縁層および上記ソルダーレジスト層に光信号伝送用光路が形成されており、上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分以外の部分には、樹脂組成物が充填されており、
上記光信号伝送用光路のうち、上記ソルダーレジスト層を貫通する部分の断面の径が、上記層間樹脂絶縁層に形成された部分の断面の径よりも小さいことを特徴とするICチップ実装用基板。
【選択図】 図1
Description
光ファイバは、(1)低損失、(2)高帯域、(3)細径・軽量、(4)無誘導、(5)省資源等の特徴を有しており、この特徴を有する光ファイバを用いた通信システムでは、従来のメタリックケーブルを用いた通信システムに比べ、中継器数を大幅に削減することができ、建設、保守が容易になり、通信システムの経済化、高信頼性化を図ることができる。
そこで、従来の端末機器では、例えば、ICチップを実装したパッケージ基板、光信号を処理する受光素子や発光素子等の光学素子等を別々に実装し、これらに電気配線や光導波路を接続し、信号伝送および信号処理を行っていた。
少なくとも上記層間樹脂絶縁層および上記ソルダーレジスト層に光信号伝送用光路が形成されており、上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分以外の部分には、樹脂組成物が充填されており、
上記光信号伝送用光路のうち、上記ソルダーレジスト層を貫通する部分の断面の径が、上記層間樹脂絶縁層に形成された部分の断面の径よりも小さいことを特徴とする。
また、上記ICチップ実装用基板において、上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分の断面の径は、50〜490μmであることが望ましい。
また、上記ICチップ実装用基板においては、上記樹脂組成物の端部であって、
上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分にマイクロレンズが配設されていることが望ましい。
少なくとも上記層間樹脂絶縁層および上記ソルダーレジスト層に光信号伝送用光路が形成されており、上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分以外の部分には、樹脂組成物が充填されており、
上記光信号伝送用光路のうち、上記ソルダーレジスト層を貫通する部分の断面の径が、上記層間樹脂絶縁層に形成された部分の断面の径よりも小さいことを特徴とする。
また、上記マザーボード用基板において、上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分の断面の径は、50〜490μmであることが望ましい。
また、上記マザーボード用基板においては、上記樹脂組成物の端部であって、
上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分にマイクロレンズが配設されていることが望ましい。
(a)基板の両面に導体回路と層間樹脂絶縁層とを順次積層形成し、多層配線板とする多層配線板製造工程と、
(b)上記多層配線板を貫通する光信号通過領域を形成するか、または、上記多層配線板の一部に凹部形状の光信号通過領域を形成する光信号通過領域形成工程と、
(c)上記光信号通過領域内に樹脂組成物を充填する樹脂組成物充填工程と、
(d)上記(b)の工程で形成した光信号通過領域に連通し、上記光信号通過領域の断面の径よりも小さな径の開口を有するソルダーレジスト層を形成するソルダーレジスト層形成工程と
を含むことを特徴とする。
(a)基板の両面に導体回路と層間樹脂絶縁層とを順次積層形成するとともに、上記基板上および/または上記層間樹脂絶縁層上に光導波路を形成し、光配線板とする光配線板製造工程と、
(b)上記光配線板に光信号通過領域を形成する光信号通過領域形成工程と、
(c)上記光信号通過領域内に樹脂組成物を充填する樹脂組成物充填工程と、
(d)上記(b)の工程で形成した光信号通過領域に連通し、上記光信号通過領域の断面の径よりも小さな径の開口を有するソルダーレジスト層を形成するソルダーレジスト層形成工程と
を含むことを特徴とする。
さらに、上記ソルダーレジスト層を貫通する光信号伝送用光路の径が、上記層間樹脂絶縁層に形成された部分の光信号伝送用光路の径よりも小さくなっているため、受光素子で受信する光信号や、発光素子から発信する光信号の拡散を抑えることができ、効率よく受光素子に光信号を伝送することができるとともに、効率よく発光素子から光信号を伝送することができる。
また、本発明のICチップ実装用基板では、光通信に必要な電子部品や光学素子を一体化することができるため、光通信用端末機器の薄型化、小型化に寄与することができる。
本発明のICチップ実装用基板は、基板の両面に導体回路と層間樹脂絶縁層とが積層形成され、最外層にソルダーレジスト層が形成されるとともに、光学素子が実装されたICチップ実装用基板であって、
少なくとも上記層間樹脂絶縁層および上記ソルダーレジスト層に光信号伝送用光路が形成されており、上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分以外の部分には、樹脂組成物が充填されており、
上記光信号伝送用光路のうち、上記ソルダーレジスト層を貫通する部分の断面の径が、上記層間樹脂絶縁層に形成された部分の断面の径よりも小さいことを特徴とする。
さらに、上記ソルダーレジスト層を貫通する光信号伝送用光路の径が、上記基板および層間樹脂絶縁層を貫通する光信号伝送用光路の径よりも小さくなっているため、受光素子で受信する光信号や、発光素子から発信する光信号の拡散を抑えることができ、効率よく受光素子に光信号を伝送することができるとともに、効率よく発光素子から光信号を伝送することができる。
また、上記ICチップ実装用基板に配設された光学素子と外部基板等に実装した光学部品等との間で、より確実に光信号の伝送を行うことが可能となり、光信号の伝送の信頼性が高い光通信を実現することができる。
また、上記樹脂組成物が充填されていると、該光信号伝送用光路にゴミや異物が入り込むことを防止することができ、ゴミや異物等の存在に起因して光信号の伝送が阻害されることを防止することができる。
なお、上記ソルダーレジスト層を貫通する部分には、上記樹脂組成物が充填されていてもよく、充填されていなくてもよい。
具体的には、例えば、エポキシ樹脂、UV硬化性エポキシ樹脂、ポリオレフィン系樹脂、PMMA(ポリメチルメタクリレート)、重水素化PMMA、重水素フッ素化PMMA等のアクリル樹脂、フッ素化ポリイミド等のポリイミド樹脂、重水素化シリコーン樹脂等のシリコーン樹脂、ベンゾシクロブテンから製造されるポリマー等が挙げられる。
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等が挙げられる。
また、上記熱硬化性樹脂と上記熱可塑性樹脂との樹脂複合体や、上記アクリル基を付与した樹脂や上記感光性樹脂と上記熱可塑性樹脂との樹脂複合体を用いることもできる。
また、上記樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。
また、上記無機粒子として、リンやリン化合物からなるものを用いることもできる。
また、少なくけとも2種類の無機材料を混合、溶融した混合組成の粒子であってもよい。
これらの樹脂粒子、無機粒子および金属粒子の粒子は、それぞれ単独で用いても良いし、2種以上併用してもよい。
また、上記粒子の粒径(粒子の一番長い部分の長さ)は、通信波長より短いことが望ましい。粒径が通信波長より長いと、場合によっては、光信号の伝送を阻害することがあるからである。
また、上記光信号伝送用光路のソルダーレジスト層を貫通する部分の断面の径の具体的な大きさは、上記基板および上記層間樹脂絶縁層に形成された部分の断面の径よりも小さければ特に限定されず、ICチップ実装用基板の設計に応じて適宜選択すればよいが、通常、50〜490μm程度であることが望ましい。
なお、上記ソルダーレジスト層を貫通する部分や、上記基板および上記層間樹脂絶縁層に形成された部分の具体的な形状については、後に詳述する。
上記導体層を形成することにより、光信号伝送用光路の壁面での光の乱反射を低減し、光信号の伝送性を向上させることができる。上記導体層は、1層から形成されていてもよく、2層以上から構成されていてもよい。
上記導体層の材料としては、例えば、銅、ニッケル、クロム、チタン、貴金属等が挙げられる。
また、上記導体層は、場合によっては、スルーホールとしての役目、すなわち、基板を挟んだ導体回路間や、基板と層間樹脂絶縁層とを挟んだ導体回路間を電気的に接続する役目を果たすことができる。
さらに、導体層の表面自体をエッチング処理等により粗化面としてもよい。
上記受光素子としては、例えば、PD(フォトダイオード)、APD(アバランシェフォトダイオード)等が挙げられる。
これらは、上記ICチップ実装用基板の構成や、要求特性等を考慮して適宜使い分ければよい。
上記受光素子の材料としては、Si、Ge、InGaAs等が挙げられる。
これらのなかでは、受光感度に優れる点からInGaAsが望ましい。
これらは、上記ICチップ実装用基板の構成や要求特性等を考慮して適宜使い分ければよい。
これらは、通信波長を考慮して使い分ければよく、例えば、通信波長が0.85μm帯の場合にはGaAlAsを使用することができ、通信波長が1.3μm帯や1.55μm帯の場合には、InGaAsやInGaAsPを使用することができる。
なお、これらの発光素子および受光素子のそれぞれは、マルチチャンネルのアレイ素子であってもよい。
また、上記ICチップ実装用基板の表面には、コンデンサ等の電子部品も実装されていることが望ましい。上記光学素子の場合と同様、不都合の発生した部品のみを取り替えることができるからである。
また、光学素子としてフリップチップ型の光学素子を実装した場合には、この光学素子に対して、アンダーフィルを封止してもよいし、光学素子の周囲のみ封止してもよく、さらに、全体をカバーケースで覆ってもよい。これにより、光路にゴミや異物が入り込むことを防止することができる。なお、アンダーフィルを封止するか否か、封止する場合のアンダーフィルの屈折率の値等は、設計に応じて適宜選択すればよい。
上記マイクロレンズの屈折率が上記光信号伝送用光路の屈折率と同一である場合には、両者の界面で光信号の反射が発生しないため、より確実に光信号の伝送を行うことができ、上記マイクロレンズの屈折率が上記光信号伝送用光路の屈折率より大きい場合には、所望の方向に光信号をより集光させることができるため、より確実に光信号の伝送を行うことができる。
なお、上記マイクロレンズの形状は、凸形状レンズに限定されるわけではなく、光信号を所望の方向に集光することができる形状であればよい。
通信波長光の透過率が70%未満では、光信号の損失が大きく、光信号の伝送性の低下に繋がることがあるからである。上記透過率は、90%以上であることがより望ましい。
なお、本明細書において、通信波長光の透過率とは、長さ1mmあたりの通信波長光の透過率をいう。具体的には、例えば、強さI1の光がマイクロレンズに入射し、該マイクロレンズを1mm通過して出てきたとした際に、出てきた光の強さがI2である場合に下記式(1)により算出される値である。
粒子を含ませることにより、マイクロレンズの強度が向上し、形状がより確実に維持されることとなるとともに、上記ICチップ実装用基板や上記多層プリント配線板との間で熱膨張係数を整合させることができ、熱膨張係数の差に起因したクラック等がより発生しにくくなるからである。
具体的には、例えば、樹脂成分が屈折率1.53のエポキシ樹脂である場合、マイクロレンズに含まれる粒子は、屈折率が1.46のシリカ粒子と屈折率が2.65のチタニア粒子とを混ぜ合わせて、溶解して粒子としたもの等が望ましい。
なお、粒子を混ぜ合わせる方法としては、混練する方法、2種類以上の粒子を溶かして混ぜ合わせた後、粒子状にする方法等が挙げられる。
なお、上記粒子の具体例としては、上記樹脂組成物に添加される粒子と同様のもの等が挙げられる。
さらに、上記粒子の形状が球状または楕円球状である場合には、該粒子で光が反射しにくく、光信号の損失が低減されることとなる。
上記マイクロレンズは、通常、インクジェット装置やディスペンサーを用いて配設されることとなるが、インクジェット装置の塗布ノズルの内径や、ディスペンサーのノズル内径寸法は、20μmが現在の最小寸法であり、粒径が上記範囲にある場合には、ノズルが詰まることなく、塗布することができるからである。
また、上記粒径の下限は0.1μmであることがより望ましい。
上記粒径が、この範囲にあることはインクジェット装置やディスペンサー等による塗布での粘度の安定性や、塗布量のバラツキの観点からより望ましいからである。
上記光学接着剤としては特に限定されず、エポキシ樹脂系、アクリル樹脂系、シリコーン樹脂系等の光学接着剤を用いることができる。
上記光学接着剤の特性は、粘度:0.2〜1.0Pa・s、屈折率:1.4〜1.6、光透過率:80%/mm以上、熱膨張係数(CTE):4.0×10−5〜9.0×10−5(/℃)であることが望ましい。
また、上記光学接着剤の厚さは、50μm以下であることが望ましい。
インクジョット装置等でマイクロレンズを形成するための樹脂を塗布した際に、ソルダーレジスト層を形成するまでの工程条件のバラツキや放置時間に起因するマイクロレンズを配設する部位の濡れ性のバラツキにより、マイクロレンズの形状、特にサグ高さにバラツキが発生しやすいのに対し、撥水コート剤による表面処理等を施すことにより、サグ高さのバラツキを抑えることができる。
上記表面処理の具体的な方法について簡単に説明しておく。
上記撥水コート剤による処理を行う場合には、まず、ICチップ実装用基板のマイクロレンズを形成する部分に対応する部分が開口したマスクを行い、次に、スプレー塗布やスピンコータでの塗布により撥水コート剤を塗布し、その後、撥水コート剤を自然乾燥させ、さらにマスクを剥がすことにより表面処理を終了する。なお、撥水コート剤層の厚さは、通常、1μm程度である。
ここでは、メッシュ版やレジスト形成したマスクを用いればよい。
なお、撥水コート剤による処理を行う場合には、マスクを用いることなく、ソルダーレジスト層の壁面を含む露出面全体に撥水コート剤による処理を施してもよい。ソルダーレジスト層がマイクロレンズを形成する際にダムの効果を果たすこととなるからである。
ここでは、レジスト形成したマスクを用いればよい。
また、上記O2プラズマによる親水処理を行う場合には、まず、ICチップ実装用基板のマイクロレンズを形成する部分に対応する部分が開口したマスクを行い、次に、O2プラズマ処理を行い、さらにマスクを剥がすことにより表面処理を終了する。
ここでは、メタル版やレジスト形成したマスクを用いればよい。
また、上記撥水処理(撥水コート剤による処理含む)と親水処理とを組み合わせて行うことが望ましい。
即ち、フッ素系ポリマーコーティング剤による全面処理(ソルダーレジスト層の壁面を含む露出面全体を処理)を施した場合には、ソルダーレジスト層の濡れ角は100〜105°であり、平均サグ高さ10.03μm(標準偏差σ:0.25)、平均直径220.93μm(σ:3.15)のマイクロレンズを形成することができた。
また、フッ素系ポリマーコーティング剤による部分処理(ソルダーレジスト層の表面のみを処理)を施した場合には、ソルダーレジスト層の濡れ角は100〜105°であり、平均サグ高さ9.95μm(標準偏差σ:0.36)、平均直径220.67μm(σ:4.27)のマイクロレンズを形成することができた。
また、CF4プラズマによる部分撥水処理を150〜300秒間施した場合には、処理した部分の濡れ角は80〜95°であり、平均サグ高さ9.87μm(σ:0.44)、平均直径230.67μm(σ:4.91)のマイクロレンズを形成することができた。
さらに、O2プラズマによる親水処理を30〜120秒間施した場合には、処理した部分の濡れ角は3〜10°であり、平均サグ高さ9.87μm(σ:0.41)、平均直径233.93μm(σ:5.65)のマイクロレンズを形成することができた。
従って、表面処理を施すことにより、より形状の均一なマイクロレンズを形成することができることが明らかとなった。
また、表面処理を施す際に、マスク部や開口部大きさは、メッシュ版等の位置合わせの精度の点から、光信号伝送用光路のソルダーレジスト層を貫通する部分の断面の径より10μm程度大きい大きさであることが望ましい。
なお、本明細書において、マイクロレンズのサグ高さとは、ソルダーレジスト層の表面から突出した部分の高さをいう。
本発明のICチップ実装用基板の実施形態は、光信号伝送用光路の形態により、大きく3つの形態に分けることができる。
すなわち、光信号伝送用光路が一括貫通孔構造の場合(以下、第一の実施形態のICチップ実装用基板ともいう)、個別貫通孔構造の場合(以下、第二の実施形態のICチップ実装用基板ともいう)、凹部形状の場合(以下、第三の実施形態のICチップ実装用基板ともいう)の3つの形態に分けることができる。
図1に示すように、ICチップ実装用基板120は、基板121の両面に導体回路124と層間樹脂絶縁層122とが積層形成され、基板121を挟んだ導体回路間、および、層間樹脂絶縁層122を挟んだ導体回路間は、それぞれ、スルーホール129およびバイアホール127により電気的に接続されている。また、最外層にはソルダーレジスト層134が形成されている。
このICチップ実装用基板120では、基板121、層間樹脂絶縁層122およびソルダーレジスト層134を貫通するように光信号伝送用光路142が設けられている。
そして、ソルダーレジスト層134を貫通する部分の径は、基板121および層間樹脂絶縁層122を貫通する部分の径よりも小さくなっている。ソルダーレジスト層134を貫通する部分の縦断面の形状は矩形状である。
なお、光信号伝送用光路のソルダーレジスト層を貫通する部分には、樹脂組成物が充填されていてもよい。また、上記樹脂組成物の周囲には、導体層が形成されていてもよい。
従って、受光素子139への光信号は、マイクロレンズ146a〜146dを通過することとなり、このように、光信号伝送用光路142のソルダーレジスト層を貫通する部分にマイクロレンズを配設することにより、光信号の伝送損失を抑えることができる。
光信号伝送用光路142に配設されるマイクロレンズレンズの数は2つ以上であれば特に限定されず、4つ以上であってもよい。
このセルフアライメント作用を利用した場合、上記半田バンプを介して、上記ICチップ実装用基板を外部基板に接続する際に、リフロー前には両者に位置ズレが発生していたとしても、リフロー時に上記ICチップ実装用基板が移動し、該ICチップ実装用基板を外部基板上の正確な位置に取り付けることができる。
従って、上記ICチップ実装用基板に実装された光学素子と、外部の光学部品とを光信号伝送用光路を介して、光信号の伝送を行う場合に、上記ICチップ実装用基板に実装された光学素子の実装位置が正確であれば、上記ICチップ実装用基板と上記外部基板との間で正確な光信号の伝送を行うことができる。
また、例えば、500μmピッチのアレイ素子を用いる場合には、100〜490μmが望ましく、180〜480μmがより望ましい。100μm未満では、所望の焦点距離を得ることができない場合があり、490μmを超えると隣合うマイクロレンズ同士が接触してしまい、マイクロレンズを所定の位置に配置することができなくなる場合がある。
また、上記断面の形状が円形である場合には、その直径が上記範囲にあることが望ましい。
上記断面の径が100μm未満では、光信号の伝送が阻害されることがあり、一方、5mmを超えても、光信号の伝送損失の向上はみられず、上記ICチップ実装用基板の小型化が難しくなる。
図2には、第二の実施形態のICチップ実装用基板を示す。なお、図2には、光信号伝送用光路のソルダーレジスト層を貫通する部分にマイクロレンズが配設された形態のICチップ実装用基板を示す。
第二の実施形態のICチップ実装用基板、すなわち、個別貫通孔構造の光信号伝送用光路を有する実施形態のICチップ実装用基板は、図1に記載した実施形態のICチップ実装用基板と比べて、光信号伝送用光路の形状が異なる以外はその構成は、同一である。従って、ここでは、光信号伝送用光路の形状についてのみ詳細に説明することとする。
この光信号伝送用光路242a〜242dは、基板221および層間樹脂絶縁層222を貫通する部分に樹脂組成物247が充填されており、ソルダーレジスト層234を貫通する部分は、空隙により構成されている。
そして、ソルダーレジスト層234を貫通する部分の断面の径は、基板221および層間樹脂絶縁層222を貫通する部分の断面の径より小さくなっている。ソルダーレジスト層234を貫通する部分の縦断面の形状は矩形状である。
従って、4チャンネルの受光素子239への入力信号は、光信号伝送用光路242a〜242dのいずれかを介して伝送することができる。ここで、各光信号伝送用光路は、4チャンネルの受光素子が有する各受光部239a〜239dからの光信号を伝送することができるように、個別に独立して形成されている。
なお、光信号伝送用光路のソルダーレジスト層を貫通する部分には、樹脂組成物が充填されていてもよい。また、光信号伝送用光路242a〜242dの基板221および層間樹脂絶縁層222を貫通する部分の周囲には導体層が形成されていてもよい。
上記導体層が形成されている場合、その材料等としては第一の実施形態で説明したものと同様のもの等が挙げられる。
従って、受光素子239への光信号は、マイクロレンズ246a〜246dを通過することとなる。このように、光信号伝送用光路242a〜242dの各一端にマイクロレンズ246a〜246dを配設することにより、光信号の伝送損失を抑えることができる。
第二の実施形態において、光信号伝送用光路242および光信号伝送用光路242に配設されるマイクロレンズレンズの数は2つ以上であれば特に限定されず、4つ以上であってもよい。
具体的には、250μmピッチのアレイ素子を用いる場合には、150〜200μmが望ましく、500μmピッチのアレイ素子を用いる場合には、150〜450μmが望ましい。
すなわち、上記形態の光信号伝送用光路は、基板および層間樹脂絶縁層を貫通する貫通孔を形成した後、該貫通孔内に必要に応じて樹脂組成物を充填することにより形成するのであるが、上記貫通孔は、通常ドリルを用いて形成され、ドリル加工で貫通孔を形成する場合、その径が150μm未満の貫通孔を形成することが困難だからである。
20μm未満の場合には、ソルダーレジスト層を形成する際の露光、現像処理の精度により、ソルダーレジスト層の座切れ(層間樹脂絶縁層と樹脂組成物との界面を覆うようにソルダーレジスト層が形成されず、上記界面より外側にソルダーレジスト層の光路用開口が形成されてしまった状態)が発生してしまうことがある。なお、30μm以上小さいの場合には、座切れを生じることなく、確実に光路用開口を形成することができる。
一方、望ましい上限の390μmは、直径490μmの光路用貫通孔を500μmピッチで形成し、その径が100μmのマイクロレンズを配設する場合に許容される大きさであるが、光路用貫通孔の形成精度、ソルダーレジスト層の形成精度、伝送光が貫通孔等に壁面にぶつからないことが望ましいこと等を考慮した場合、ソルダーレジスト層に形成される光路用開口の断面の径は小さいことが望ましい。従って、その上限は100μmであることがより望ましい。
また、本発明において、光信号伝送用光路の断面とは、ICチップ実装用基板の主面に平行な方向の断面をいい、光信号伝送用光路の縦断面とは、上記主面に垂直な方向の断面をいう。
また、上記光信号伝送用光路のソルダーレジスト層を貫通する部分縦断面の形状は、場合によっては、層間樹脂絶縁層側が短辺となる台形状であってもよい。
また、例えば、500μmピッチのアレイ素子を用いる場合には、100〜490μmが望ましく、180〜480μmがより望ましい。
図3には、第三の実施形態のICチップ実装用基板を示す。なお、図3には、光信号伝送用光路のソルダーレジスト層を貫通する部分にマイクロレンズが配設された形態のICチップ実装用基板を示す。
図3に示すように、ICチップ実装用基板320は、基板321の両面に導体回路324と層間樹脂絶縁層322とが積層形成され、基板321を挟んだ導体回路間、および、層間樹脂絶縁層322を挟んだ導体回路間は、スルーホール329およびバイアホール327により電気的に接続されている。また、最外層にはソルダーレジスト層334が形成されている。
さらに、ICチップ実装用基板320には、凹部形状の光信号伝送用光路342が形成されている。この光信号伝送用光路342内には、4チャンネルの受光素子339とICチップ340とのそれぞれがワイヤボンディング349により実装されており、さらに、光信号伝送用光路342の一部には、樹脂組成物347が充填されている。
また、凹部形状の光信号伝送用光路を形成した側のソルダーレジスト層334には、半田バンプ337が形成されている。
なお、ICチップは、光信号伝送用光路が形成された側と反対側の表面に実装されていてもよい。
なお、光信号伝送用光路342のソルダーレジスト層334を貫通する部分は、図3に示したように樹脂組成物が充填されていてもよいし、空隙により形成されていてもよい。
従って、受光素子339への光信号は、マイクロレンズ346a〜346dを通過することとなる。このように、光信号伝送用光路342にマイクロレンズ346a〜346dを配設することにより、光信号の伝送損失を抑えることができる。
第三の実施形態において、光信号伝送用光路342に配設されるマイクロレンズレンズの数は2つ以上であれば特に限定されず、4つ以上であってもよい。
図4に示すように、ICチップ実装用基板420は、基板421の両面に導体回路424と層間樹脂絶縁層422とが積層形成され、基板421を挟んだ導体回路間、および、層間樹脂絶縁層422を挟んだ導体回路間は、それぞれ、スルーホール429およびバイアホール427により電気的に接続されている。また、最外層にはソルダーレジスト層434が形成されている。
このICチップ実装用基板420では、基板421、層間樹脂絶縁層422およびソルダーレジスト層434を貫通するように光信号伝送用光路442が設けられている。
また、この樹脂組成物447の周囲には導体層445が形成されている。
そして、ソルダーレジスト層434を貫通する部分の断面の径は、基板421および層間樹脂絶縁層422を貫通する部分の断面の径よりも小さくなっている。ソルダーレジスト層434を貫通する部分の縦断面の形状は矩形状である。
従って、ICチップ実装用基板420に実装された光学素子(発光素子438および受光素子439)の入出力信号は、光信号伝送用光路442を介して伝送されることとなる。
なお、光信号伝送用光路のソルダーレジスト層を貫通する部分には、樹脂組成物が充填されていてもよい。また、光信号伝送用光路442の基板421および層間樹脂絶縁層422を貫通する部分の周囲には導体層が形成されていなくてもよい。
従って、光信号伝送用光路442に入射する光信号や、光信号伝送用光路442から出射する光信号は、マイクロレンズ446a、446bを通過することとなる。
このように、光信号伝送用光路442にマイクロレンズ446a、446bを配設することにより、光信号の伝送損失を抑えることができる。
さらに、マイクロレンズ446a、446bは、光信号伝送用光路442の基板421および層間樹脂絶縁層422を貫通する部分に充填された樹脂組成物447に直設配設されている。
また、マルチチャンネルの光学素子を実装する場合、光信号伝送用光路の構造は、一括貫通孔構造であってもよいし、個別貫通孔構造であってもよい。
また、凹部形状の光信号伝送用光路を有するICチップ実装用基板に受光素子と発光素子とを実装することもできる。
本発明のICチップ実装用基板の製造方法は、
(a)基板の両面に導体回路と層間樹脂絶縁層とを順次積層形成し、多層配線板とする多層配線板製造工程と、
(b)上記多層配線板を貫通する光信号通過領域を形成するか、または、上記多層配線板の一部に凹部形状の光信号通過領域を形成する光信号通過領域形成工程と、
(c)上記光信号通過領域内に樹脂組成物を充填する樹脂組成物充填工程と、
(d)上記(b)の工程で形成した光信号通過領域に連通し、上記光信号通過領域の断面の径よりも小さな径の開口を有するソルダーレジスト層を形成するソルダーレジスト層形成工程と
を含むことを特徴とする。
(1)絶縁性基板を出発材料とし、まず、該絶縁性基板上に導体回路を形成する。
上記絶縁性基板としては、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン(BT)樹脂基板、熱硬化性ポリフェニレンエーテル基板、銅張積層板、RCC基板等が挙げられる。
また、窒化アルミニウム基板等のセラミック基板や、シリコン基板を用いてもよい。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解めっき処理等によりベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張積層板やRCC基板にエッチング処理を施すことにより形成してもよい。
また、スルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填することが望ましい。
上記粗化形成処理としては、例えば、黒化(酸化)−還元処理、第二銅錯体と有機酸塩とを含むエッチング液等を用いたエッチング処理、Cu−Ni−P針状合金めっきによる処理等が挙げられる。
ここで、粗化面を形成した場合、通常、該粗化面の平均粗度の下限は0.1μmが望ましく、上限は5μmが望ましい。導体回路と層間樹脂絶縁層との密着性、導体回路の電気信号伝送能に対する影響等を考慮すると上記平均粗度の下限は2μmがより望ましく、上限は4μmがより望ましい。
なお、この粗化形成処理は、スルーホール内に樹脂充填材を充填する前に行い、スルーホールの壁面にも粗化面を形成してもよい。スルーホールと樹脂充填材との密着性が向上するからである。
上記未硬化の樹脂層は、未硬化の樹脂をロールコーター、カーテンコーター等により塗布したり、未硬化(半硬化)の樹脂フィルムを熱圧着したりすることにより形成することができる。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成することができる。
また、圧着条件は特に限定されず、樹脂フィルムの組成等を考慮して適宜選択すればよいが、通常は、圧力0.25〜1.0MPa、温度40〜70℃、真空度13〜1300Pa、時間10〜120秒程度の条件で行うことが望ましい。
上記エポキシ樹脂の具体例としては、例えば、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂や、ジシクロペンタジエン変成した脂環式エポキシ樹脂等が挙げられる。
また、上記熱硬化性樹脂の一部に感光性基が付与された樹脂としては、例えば、上記した熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
具体的には、例えば、下層が熱硬化性樹脂または感光性樹脂/熱可塑性樹脂=50/50の樹脂複合体から形成され、上層が熱硬化性樹脂または感光性樹脂/熱可塑性樹脂=90/10の樹脂複合体から形成されている等である。
このような構成にすることにより、基板との優れた密着性を確保するとともに、後工程でバイアホール用開口等を形成する際の形成容易性を確保することができる。
上記粗化面形成用樹脂組成物とは、例えば、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して可溶性の物質が分散されたものである。
なお、上記「難溶性」および「可溶性」という語は、同一の粗化液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」といい、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
なお、上記樹脂粒子は予め硬化処理されていることが必要である。硬化させておかないと上記樹脂粒子が耐熱性樹脂マトリックスを溶解させる溶剤に溶解してしまうこととなるからである。
また、上記樹脂粒子としては、ゴム粒子や液相樹脂、液相ゴム等を用いてもよい。
また、上記金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
上記酸化剤としては、例えば、クロム酸、クロム硫酸、アルカリ性過マンガン酸塩(過マンガン酸カリウム等)の水溶液等を用いることが望ましい。
また、上記アルカリとしては、水酸化ナトリウム、水酸化カリウム等の水溶液が望ましい。
また、平均粒径が2μm以下の平均粒径の相対的に大きな粗粒子と平均粒径が相対的に小さな微粒子とを組み合わせて使用してもよい。すなわち、平均粒径が0.1〜0.5μmの可溶性の物質と平均粒径が1〜2μmの可溶性の物質とを組み合わせる等である。
さらに、複雑な粗化面を形成することにより、粗化面の凹凸が小さくても実用的なピール強度を維持することができる。
上記粗粒子は平均粒径が0.8μmを超え2.0μm未満であり、微粒子は平均粒径が0.1〜0.8μmであることが望ましい。
上記バイアホール用開口は、レーザ処理により形成することが望ましい。また、層間樹脂絶縁層の材料として感光性樹脂を用いた場合には、露光現像処理により形成してもよい。
また、この工程でスルーホール用貫通孔を形成する場合、該スルーホール用貫通孔は、ドリル加工やレーザ処理等により形成すればよい。
また、光学系レンズと、マスクとを介してレーザ光を照射することにより、一度に多数のバイアホール用開口を形成することができる。光学系レンズとマスクとを介することにより、同一強度で、かつ、照射強度が同一のレーザ光を複数の部分に照射することができるからである。
このようにしてバイアホール用開口を形成した後、必要に応じて、デスミア処理を施してもよい。
導体回路を形成するにあたっては、まず、層間樹脂絶縁層の表面に薄膜導体層を形成する。
上記薄膜導体層は、無電解めっき、スパッタリング等の方法により形成することができる。
これらのなかでは、電気特性、経済性等に優れる点から銅や銅およびニッケルからなるものが望ましい。
また、上記薄膜導体層の厚さとしては、無電解めっきにより薄膜導体層を形成する場合には、その厚さの下限は0.3μmが望ましく、上限は2.0μmが望ましい。より望ましくは下限が0.6μmであり、上限が1.2μmである。また、スパッタリングにより形成する場合には、0.1〜1.0μmが望ましい。
上記めっきレジストは、例えば、感光性ドライフィルムを張り付けた後、めっきレジストパターンが描画されたガラス基板等からなるフォトマスクを密着配置し、露光現像処理を施すことにより形成することができる。
また、上記電解めっき層の厚さ、5〜20μmが望ましい。
上記めっきレジストの除去は、例えば、アルカリ水溶液等を用いて行えばよく、上記薄膜導体層の除去は、硫酸と過酸化水素との混合液、過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液を用いて行えばよい。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
また、このめっきレジストを形成した後、電解めっき層を形成する方法(工程(6)および(7))に代えて、薄膜導体層上の全面に電解めっき層を形成した後、エッチング処理を施す方法を用いて導体回路を形成してもよい。
また、スルーホール内に樹脂充填材を充填した場合、必要に応じて、無電解めっき等を行うことにより樹脂充填材層の表層部を覆う蓋めっき層を形成してもよい。
(9)さらに、必要に応じて、(5)〜(8)の工程を繰り返すことにより、導体回路と層間樹脂絶縁層とを積層形成してもよい。
なお、ここで詳述した多層配線板の製造方法は、セミアディテブ法であるが、上記(a)の工程で製造する多層配線板の製造方法は、セミアディテブ法に限定されず、フルアディテブ法、サブトラクティブ法、一括積層法、コンフォーマル法等を用いて行うこともできる。
なお、この工程で形成する多層配線板を貫通する光信号通過領域、および、凹部形状の光信号通過領域のそれぞれを、以下、光路用貫通孔および光路用凹部ともいう。
上記光路用貫通孔や上記光路用凹部の形成は、例えば、ドリル加工やレーザ処理等により行う。
上記レーザ処理において使用するレーザとしては、上記バイアホール用開口の形成において使用するレーザと同様のもの等が挙げられる。
上記ドリル加工においては、多層配線板の認識マークを読み、加工位置を補正してドリル加工を行う認識マークの認識機能付き装置を用いることが望ましい。
上記光路用貫通孔の形成位置は特に限定されず、導体回路の設計、ICチップや光学素子等の実装位置等を考慮して適宜選択すればよい。
上記光路用貫通孔は、受光素子や発光素子等の光学素子ごとに形成することが望ましい。また、信号波長ごとに形成してもよい。
その一部が繋がった隣り合う円柱を連続して形成しようとすると、ドリルの先端が既に形成された円柱の方向へ逃げようとしてドリルの先端ふれが発生し、ドリル加工時の精度が劣ることがあるからである。
なお、隣り合わない円柱をとなる部分をまず形成し、その後、隣り合わない円柱同士の間に、側面の一部が繋がった円柱を形成する場合の加工精度は、約40μmであるの対し、一部が繋がった隣り合う円柱を連続して形成する場合の加工精度は、約10μmである。
また、上記光路用凹部を形成する場合には、上述した多層配線板を作製する工程において、層間樹脂絶縁層を形成する際に、各層間樹脂絶縁層を貫通する開口を形成しておき、層間樹脂絶縁層の積層を完了した際に、光路用凹部が形成されているようにしてもよい。
なお、層間樹脂絶縁層を貫通する開口は、上述したバイアホール開口を形成する方法と同様の方法により形成することができる。
上記デスミア処理は、例えば、過マンガン酸溶液による処理や、プラズマ処理、コロナ処理等を用いて行うことができる。なお、上記デスミア処理を行うことにより、光路用貫通孔等内の樹脂残り、バリ等を除去することができ、後工程を経て完成する光信号伝送用光路の壁面での光の乱反射に起因した光信号の伝送損失を低下させることができる。
上記粗化面の形成は、例えば、硫酸、塩酸、硝酸等の酸;クロム酸、クロム硫酸、過マンガン酸塩等の酸化剤等により、基板や層間樹脂絶縁層等の光路用貫通孔を形成した際に露出した部分を溶解することにより行うことができる。また、プラズマ処理やコロナ処理等により行うこともできる。
上記粗化面の平均粗度(Ra)の下限は0.5μmが望ましく、上限は5μmが望ましい。上記平均粗度(Ra)のより望ましい下限は1μmであり、より望ましい上限は3μmである。この範囲であれば、導体層や樹脂組成物との密着性に優れるともに、光信号の伝送に悪影響を及ぼさないからである。
上記導体層の形成は、例えば、無電解めっき、スパッタリング、真空蒸着等の方法により行うことができる。
具体的には、例えば、光路用貫通孔等を形成した後、該光路用貫通孔等の壁面に触媒核を付与し、その後、光路用貫通孔等が形成された基板を無電解めっき浴に浸漬する方法等を用いることができる。
また、無電解めっきやスパッタリングを組み合わせて2層以上からなる導体層を形成してもよいし、無電解めっきやスパッタリングの後、電解めっきを行って2層以上からなる導体層を形成してもよい。
また、この工程で導体層を形成する場合、該導体層は、光沢を有する金属層であってもよい。
具体的には、例えば、まず、無電解めっき等により光路用貫通孔等の壁面に導体層を形成する際に、層間樹脂絶縁層の表面全体にも導体層を形成する。
光路用貫通孔等内に、未硬化の樹脂組成物を充填した後、硬化処理を施すことにより、後工程を経て完成する光信号伝送用光路において、基板や層間樹脂絶縁層に形成された部分が、樹脂組成物が充填されることとなる。
具体的な未硬化の樹脂組成物の充填方法としては特に限定されず、例えば、印刷やポッティング等の方法を用いることができる。
なお、未硬化の樹脂組成物の充填を印刷により行う場合、未硬化の樹脂組成物は一回で印刷してもよいし、2回以上に分けて印刷してもよい。また、光路用貫通孔内に樹脂組成物を充填する場合には、多層配線板の両面から印刷を行ってもよい。
上記余分な樹脂組成物の除去は、例えば、研磨等により行うことができる。また、余分な樹脂組成物を除去する場合、樹脂組成物の状態は半硬化状態であっても良いし、完全に硬化した状態であってもよく、樹脂組成物の材料等を考慮して適宜選択すればよい。
また、上記導体層形成工程を行う際に、層間樹脂絶縁層の表面にも導体層を形成し、上述した処理を行うことにより独立した導体回路を形成することができる。勿論、上記導体層形成工程を行わない場合であっても、上述した方法により層間樹脂絶縁層の表面に導体回路を形成することができる。
以下、光路用凹部内に光学素子およびICチップを実装する方法について説明する。
次に、光路用凹部の底面に光学素子およびICチップを取り付けた後、上記光学素子および上記ICチップと多層配線板の導体回路とを電気的に接続する。
上記樹脂結合法では、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂を主剤とし、これらの樹脂成分以外に硬化剤やフィラー、溶剤等を含むペーストを多層配線板上に塗布し、次いで、光学素子等をペースト上に載置した後、該ペーストを加熱硬化させることにより光学素子等を取り付ける。
なお、上記ペーストの塗布は、例えば、ディスペンス法、スタンピング法、スクリーン印刷法等により行うことができる。
また、銀ペーストを用いる場合には、多層配線板上に銀ペーストを塗布し、ついで、光学素子等をペースト上に載置した後、この銀ぺーストを焼成することにより光学素子を取り付ける。
上記ワイヤボンディングとしては、従来公知の方法、即ち、ネイルヘッド・ボンディング法やウエッジ・ボンディング法を用いることができる。
なお、光学素子等の実装は、テープボンディングやフリップチップボンディング等により行ってもよい。
上記研磨処理は、例えば、バフ研磨、紙やすり等による研磨、鏡面研磨、クリーン研磨、ラッピング等により行うことができる。また、酸や酸化剤、薬液等を用いた化学研磨を行ってもよい。また、これらの方法を2種以上組み合わせて研磨処理を行ってもよい。
具体的には、例えば、下記(1)および(2)の工程を行うことによりソルダーレジスト層を形成することができる。
上記ソルダーレジスト組成物の層は、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等からなるソルダーレジスト組成物を用いて形成することができる。
また、上記ソルダーレジスト組成物からなるフィルムを圧着してソルダーレジスト組成物の層を形成してもよい。
具体的には、例えば、露光現像処理やレーザ処理等により形成することができる。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィルムを作製し、該樹脂フィルムを張り付けることにより、光路用開口と半田バンプ形成用開口とを有するソルダーレジスト層を形成してもよい。
また、場合によっては、ソルダーレジスト層に形成した光路用開口の壁面にも導体層を形成してもよい。
また、マイクロレンズ配設工程を行う場合、予め、撥水処理(撥水コート剤による処理を含む)、親水処理等の表面処理を施しておいてもよい。表面処理を施すことにより、所望の形状のマイクロレンズを配設することができるからである。
なお、上記表面処理は、本発明のICチップ実装用基板で既に説明した方法と同様の方法を用いて行うことができる。
上記方法において、未硬化の光学レンズ用樹脂を樹脂組成物上に適量滴下する際には、ディスペンサー、インクジェット、マイクロピペット、マイクロシリンジ等の装置を用いることができる。また、このような装置を用いて樹脂組成物上に滴下した未硬化の光学レンズ用樹脂は、その表面張力により球形になろうとするため、上記樹脂組成物上で半球状となり、その後、半球状の未硬化の光学レンズ用樹脂に硬化処理を施すことで、樹脂組成物上に半球状のマイクロレンズを形成することができるのである。
なお、このようにして形成するマイクロレンズの直径や曲面の形状等は、樹脂組成物と未硬化の光学レンズ用樹脂との濡れ性を考慮しながら、適宜未硬化の光学レンズ用樹脂の粘度等を調整することで制御することができる。
上記被覆層は、例えば、めっき、蒸着、電着等により形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきにより形成することが望ましい。
なお、半田パッドの形成は、上記マイクロレンズ配設工程の前に行うこととしてもよい。
また、半田に代えて、導電性接着剤等を用いて光学素子を実装してもよい。
このような工程を経る本発明の製造方法では、上述した本発明のICチップ実装用基板を製造することができる。
本発明のマザーボード用基板は、基板の両面に導体回路と層間樹脂絶縁層とが積層形成されるとともに光導波路が形成され、最外層にソルダーレジスト層が形成されたマザーボード用基板であって、
少なくとも上記層間樹脂絶縁層および上記ソルダーレジスト層に光信号伝送用光路が形成されており、上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分以外の部分には、樹脂組成物が充填されており、
上記光信号伝送用光路のうち、上記ソルダーレジスト層を貫通する部分の断面の径が、上記層間樹脂絶縁層に形成された部分の断面の径よりも小さいことを特徴とする。
上記光導波路としては、ポリマー材料等からなる有機系光導波路、石英ガラス、化合物半導体等からなる無機系光導波路等が挙げられる。これらのなかでは、ポリマー材料等からなる有機系光導波路が望ましい。層間樹脂絶縁層との密着性に優れ、加工が容易だからである。
上記ポリマー材料としては、通信波長帯での吸収が少ないものであれば特に限定されず、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等が挙げられる。
また、上記光導波路がマルチモードの光導波路である場合、その材料は、アクリル樹脂やエポキシ樹脂、UV硬化性エポキシ樹脂であることが望ましく、上記光導波路がシングルモードの光導波路である場合、その材料は、ポリイミド樹脂やシリコーン樹脂、シロキサン樹脂であることが望ましい。
また、上記光導波路のコア部の厚さと幅との比は、1:1に近いほうが望ましい。これは、通常、上記受光素子の受光部や上記発光素子の発光部の平面形状が円形状だからである。なお、上記厚さと幅との比は特に限定されるものではなく、通常、約1:2〜約2:1程度であればよい。
また、上記光導波路には、上記樹脂成分以外に、樹脂粒子、無機粒子、金属粒子等の粒子が含まれていてもよい。これらの粒子を含ませることにより上記光導波路と、層間樹脂絶縁層やソルダーレジスト層等との間で熱膨張係数の整合を図ることができるからである。
具体的には、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等の熱硬化性樹脂;これらの熱硬化性樹脂の熱硬化基(例えば、エポキシ樹脂におけるエポキシ基)にメタクリル酸やアクリル酸等を反応させ、アクリル基を付与した樹脂;フェノキシ樹脂、ポリエーテルスルフォン(PES)、ポリスルフォン(PSF)、ポリフェニレンスルホン(PPS)、ポリフェニレンサルファイド(PPES)、ポリフェニルエーテル(PPE)、ポリエーテルイミド(PI)等の熱可塑性樹脂;アクリル樹脂等の感光性樹脂等からなるものが挙げられる。
また、上記熱硬化性樹脂と上記熱可塑性樹脂との樹脂複合体や、上記アクリル基を付与した樹脂や上記感光性樹脂と上記熱可塑性樹脂との樹脂複合体からなるものを用いることもできる。
また、上記無機粒子としては、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物、チタニア等のチタン化合物等からなるものが挙げられる。また、シリカとチタニアとを一定の割合で混ぜ、溶融させて均一化したものを用いてもよい。
上記金属粒子としては、金、銀、銅、パラジウム、ニッケル、白金、鉄、亜鉛、鉛、アルミニウム、マグネシウム、カルシウム等からなるものが挙げられる。
これらの樹脂粒子、無機粒子および金属粒子の粒子は、それぞれ単独で用いても良いし、2種以上併用してもよい。
上記粒子としては、無機粒子が望ましく、シリカ、チタニアまたはアルミナからなる粒子が望ましい。また、シリカ、チタニアおよびアルミナのうちの少なくとも2種を混合、溶融させて形成した混合組成の粒子も望ましい。
また、上記樹脂粒子等の粒子の形状は特に限定されず、球状、楕円球状、破砕状、多面体状等が挙げられる。
上記粒径は、その下限が0.01μmで、上限が0.8μmであることがより望ましい。この範囲を外れる粒子を含んでいると、粒度分布が広くなりすぎて、樹脂組成物中に混合した際に、該樹脂組成物の粘度のバラツキが大きくなり、樹脂組成物を調製する場合の再現性が低くなり、所定の粘度を有する樹脂組成物を調製することが困難になることがあるからである。
上記粒径は、その下限が0.2μmで、その上限が0.6μmであることが特に望ましい。この範囲が、樹脂組成物の塗布、光導波路のコア部の形成に特に適している。さらに、形成した光導波路ごとのバラツキ、特に、コア部のバラツキが最も小さくなり、マザーボード用基板の特性に特に優れることとなるからである。
また、この範囲の粒径を有する粒子であれば、2種類以上の異なる粒径の粒子が含まれていてもよい。
また、上記範囲内の粒径を有する粒子であれば、2種類以上の異なる粒径の粒子を含有していてもよい。
また、上記光導波路がコア部とクラッド部とから構成されているものである場合、上記粒子は、コア部とクラッド部との両方に配合されていてもよいが、コア部には粒子が配合されておらず、該コア部の周囲を覆うクラッド部にのみ粒子が配合されていることが望ましい。その理由は以下のとおりである。
すなわち、光導波路に粒子を配合する場合、該粒子と光導波路の樹脂成分との密着性によっては、粒子と樹脂成分との界面に空気層が生じてしまうことがあり、この場合には、この空気層により光の屈折方向が変わり、光導波路の伝送損失が大きくなることがあるのに対し、クラッド部にのみ粒子が配合を配合した場合には、上述したような粒子を配合することにより、光導波路の伝送損失が大きくなるというような問題が発生することがないとともに、光導波路でクラックが発生しにくくなるからである。
上記光路変換ミラーの形成は、後述するように、光導波路の一端を切削することにより行うことができる。また、光導波路に光路変換ミラーを形成する代わりに、光導波路の端部の先に、光路変換部を有する部材を配置してもよい。
ここで、充填する樹脂組成物としては、本発明のICチップ実装用基板において、光信号伝送用光路に充填する樹脂組成物と同様のもの等が挙げられる。
なお、上記光信号伝送用光路のソルダーレジスト層を貫通する部分の断面の径の具体的な大きさは、上記基板および上記層間樹脂絶縁層に形成された部分の断面の径よりも小さければ特に限定されず、ICチップ実装用基板の設計に応じて適宜選択すればよいが、通常、50〜490μm程度であることが望ましい。
なお、上記マイクロレンズの材料、透過率等の特性等としては、本発明のICチップ実装用基板に配設されるマイクロレンズと同様のものが挙げられる。
また、本発明の光通信用デバイスにおいては、本発明のICチップ実装用基板特に限定されず同様、上記マイクロレンズが配設される領域には、表面処理が施されていてもよい。
なお、図6、7のそれぞれは、本発明のマザーボード用基板の一例を模式的に示す断面図である。
本発明のマザーボード用基板の実施形態は、光信号伝送用光路の形態に併せて、大きく2つの形態に分けることができる。
すなわち、光信号伝送用光路が一括貫通孔構造の場合(以下、第一の実施形態のマザーボード用基板ともいう)、個別貫通孔構造の場合、(以下、第二の実施形態のマザーボード用基板ともいう)の2つの形態に分けることができる。
図5に示すように、マザーボード用基板520は、基板521の両面に導体回路524と層間樹脂絶縁層522とが積層形成され、基板521を挟んだ導体回路間、および、層間樹脂絶縁層522を挟んだ導体回路間は、それぞれ、スルーホール529およびバイアホール527により電気的に接続されている。また、最外層にはソルダーレジスト層534が形成されている。
このマザーボード用基板520では、基板521、層間樹脂絶縁層522およびソルダーレジスト層534を貫通するように光信号伝送用光路542が設けられている。
そして、ソルダーレジスト層534を貫通する部分の断面の径は、基板521および層間樹脂絶縁層522を貫通する部分の断面の径よりも小さくなっている。ソルダーレジスト層534を貫通する部分の縦断面の形状は矩形状である。
なお、上記光信号伝送用光路の壁面には、導体層が形成されていてもよい。
また、コア551a〜551dのそれぞれの端部には、光路変換ミラーが形成されており、光導波路と光信号伝送用光路542との間で光信号を伝送することができるように構成されている。ここで、光信号伝送用光路542は、4つのコアのいずれを介して伝送された光信号をも伝送することができる大きさで、基板521、層間樹脂絶縁層522およびソルダーレジスト層534を貫通するように一括形成されている。
なお、光信号伝送用光路542のソルダーレジスト層534を貫通する部分は、図5に示したように樹脂組成物が充填されていてもよいし、空隙により形成されていてもよい。また、光信号伝送用光路542の基板521および層間樹脂絶縁層522を貫通する部分の周囲には導体層が形成されていてもよい。
また、マザーボード用基板520の光導波路が形成された側と反対側のソルダーレジスト層534には、半田バンプ537が形成されている。
従って、光導波路550を介して伝送されてきた光信号は、マイクロレンズ546a〜546dのいずれかを通過することとなり、このようにマイクロレンズ546a〜546dを配設することにより、光信号の伝送損失を抑えることができる。
光信号伝送用光路542に配設されるマイクロレンズレンズの数は2つ以上であれば特に限定されず、4つ以上であってもよい。
また、上記マザーボード用基板に外部基板を半田バンプを介して接続する場合には、該外部基板をセルフアライメント作用により所定の位置に配置することができる。
また、上記一括貫通孔構造の光信号伝送用光路の形状としては、例えば、上述した第一の実施形態のICチップ実装用基板が有する光信号伝送用光路の形状と同様の形状等が挙げられる。
上記断面の径が100μm未満では、光信号の伝送が阻害されることがあり、一方、5mmを超えても、光信号の伝送損失の向上はみられず、上記マザーボード用基板の小型化が難しくなる。
図6には、第二の実施形態のマザーボード用基板を示す。
第二の実施形態のマザーボード用基板、すなわち、個別貫通孔構造の光信号伝送用光路を有する実施形態のICチップ実装用基板は、図5に示した実施形態のICチップ実装用基板と比べて、光信号伝送用光路の形状が異なる以外は、その構成は同一である。従って、ここでは、光信号伝送用光路の形状についてのみ詳細に説明することとする。
この光信号伝送用光路642a〜642dは、基板621および層間樹脂絶縁層622を貫通する部分に樹脂組成物647が充填されている。
そして、ソルダーレジスト層634を貫通する部分の断面の径は、基板621および層間樹脂絶縁層622を貫通する部分の断面の径より小さくなっている。ソルダーレジスト層634を貫通する部分の縦断面の形状は矩形状である。
また、コア651a〜651dのそれぞれの端部には、光路変換ミラーが形成されており、光導波路のコア651a〜651dと光信号伝送用光路642a〜642dとの間で光信号を伝送することができるように構成されている。ここで、光信号伝送用光路642は、4つのコアを介して伝送されてきた光信号のそれぞれを伝送することができるように、個別に独立して形成されている。
なお、光信号伝送用光路642a〜642dのソルダーレジスト層634を貫通する部分には、樹脂組成物が充填されていてもよい。
また、光信号伝送用光路642の基板621および層間樹脂絶縁層622を貫通する部分の周囲には導体層645が形成されていてもよい。
従って、光導波路650を介して伝送されてきた光信号や、光導波路650に向って伝送される光信号は、マイクロレンズ646a〜646dを通過することとなる。このように、光信号伝送用光路642の一端にマイクロレンズ646a〜646dを配設することにより、光信号の伝送損失を抑えることができる。
第二の実施形態において、光信号伝送用光路642および光信号伝送用光路642に配設されるマイクロレンズレンズの数は2つ以上であれば特に限定されず、4つ以上であってもよい。
また、上記マザーボード用基板に外部基板を半田バンプを介して接続する場合には、該外部基板をセルフアライメント作用により所定の位置に配置することができる。
また、上記一括貫通孔構造の光信号伝送用光路の形状としては、例えば、上述した第二の実施形態のICチップ実装用基板が有する光信号伝送用光路の形状と同様の形状等が挙げられる。
すなわち、上記形態の光信号伝送用光路は、基板および層間樹脂絶縁層を貫通する貫通孔を形成した後、該貫通孔内に必要に応じて樹脂組成物を充填することにより形成するのであるが、上記貫通孔は、通常ドリルを用いて形成され、ドリル加工で貫通孔を形成する場合、その径が150μm未満の貫通孔を形成することが困難だからである。
20μm未満の場合には、ソルダーレジスト層を形成する際の露光、現像処理の精度により、ソルダーレジスト層の座切れ(層間樹脂絶縁層と樹脂組成物との界面を覆うようにソルダーレジスト層が形成されず、上記界面より外側にソルダーレジスト層の光路用開口が形成されてしまうこととなる。)が発生してしまうことがある。なお、30μm以上小さいの場合には、座切れを生じることなく、確実に光路用開口を形成することができる。
一方、望ましい上限の390μmは、直径490μmの光路用貫通孔を500μmピッチで形成し、その径が100μmのマイクロレンズを配設する場合に許容される大きさであるが、光路用貫通孔の形成精度、ソルダーレジスト層の形成精度、伝送光が貫通孔等に壁面にぶつからないことが望ましいこと等を考慮した場合、ソルダーレジスト層に形成される光路用開口の径は小さいことが望ましい。従って、その上限は100μmであることがより望ましい。
本発明のマザーボード用基板の製造方法は、
(a)基板の両面に導体回路と層間樹脂絶縁層とを順次積層形成するとともに、上記基板上および/または上記層間樹脂絶縁層上に光導波路を形成し、光配線板とする光配線板製造工程と、
(b)上記光配線板に光信号通過領域を形成する光信号通過領域形成工程と、
(c)上記光信号通過領域内に樹脂組成物を充填する樹脂組成物充填工程と、
(d)上記(b)の工程で形成した光信号通過領域に連通し、上記光信号通過領域の断面の径よりも小さな径の開口を有するソルダーレジスト層を形成するソルダーレジスト層形成工程と
を含むことを特徴とする。
なお、本発明のマザーボード用基板の製造方法において、上記光配線板製造工程と上記光信号通過領域形成工程とは、必ずしもこの順序で行う必要はなく、マザーボード用基板の設計に応じて、適宜組み合わせて行えばよい。
具体的には、例えば、下記(1)〜(8)の工程を行う。
具体的には、本発明のICチップ実装用基板の製造方法の多層配線板製造工程における(3)〜(8)の工程と同様の方法を用いて、層間樹脂絶縁層と導体回路とを積層形成すればよい。
この工程においても、ICチップ実装用基板を製造する場合と同様、基板と層間樹脂絶縁層とを貫通するスルーホールを形成したり、蓋めっき層を形成したりしてもよい。
なお、この層間樹脂絶縁層と導体回路とを積層する工程は、1回のみ行ってもよいし、複数回行ってもよい。
また、この工程で層間樹脂絶縁層上に導体回路を形成する方法としては、上記ICチップ実装用基板を製造する場合と同様、サブトラクティブ法を用いてもよい。
なお、この基板等を貫通する光路用貫通孔(光信号伝送用光路)の形成は、下記(3)の工程で光導波路を形成した後に行ってもよい。
また、上記レーザ処理で使用するレーザとしては、例えば、バイアホール用開口を形成す際に用いるレーザと同様のもの等が挙げられる。
また、光路用貫通孔は、一括貫通孔、個別貫通孔のそれぞれを設計に応じて形成すればよい。
上記光導波路の形成は、その材料に石英ガラス等の無機材料を用いて行う場合、予め、所定の形状に成形しておいた光導波路を接着剤を介して取り付けることにより行うことができる。
また、上記無機材料からなる光導波路は、LiNbO3、LiTaO3等の無機材料を液相エピタキシヤル法、化学堆積法(CVD)、分子線エピタキシヤル法等により成膜させることにより形成することができる。
なお、光導波路の形成方法としては、離型フィルム上に光導波路を形成する場合も、層間樹脂絶縁層等上に光導波路を形成する場合も同様の方法を用いて行うことができる。
上記反応性イオンエッチングを用いた方法では、(i)まず、離型フィルムや層間樹脂絶縁層等(以下、単に離型フィルム等という)の上に下部クラッドを形成し、(ii)次に、この下部クラッド上にコア用樹脂組成物を塗布し、さらに、必要に応じて、硬化処理を施すことによりコア形成用樹脂層とする。(iii)次に、上記コア形成用樹脂層上に、マスク形成用の樹脂層を形成し、次いで、このマスク形成用の樹脂層に露光現像処理を施すことにより、コア形成用樹脂層上にマスク(エッチングレジスト)を形成する。
(iv)次に、コア形成用樹脂層に反応性イオンエッチングを施すことにより、マスク非形成部分のコア形成用樹脂層を除去し、下部クラッド上にコアを形成する。(v)最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
この反応性イオンエッチングを用いた方法は、寸法信頼性に優れた光導波路を形成することができる。また、この方法は、再現性にも優れている。
(iii)次に、上記コア形成用樹脂組成物の層上に、コア形成部分に対応したパターンが描画されたマスクを載置し、その後、露光現像処理を施すことにより、下部クラッド上にコアを形成する。(iv)最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
この露光現像法は、工程数が少ないため、光導波路を量産する際に好適に用いることができ、また、加熱工程が少ないため、光導波路に応力が発生しにくい。
この金型形成法は、光導波路を量産する際に好適に用いることができ、寸法信頼性に優れた光導波路を形成することができる。また、この方法は、再現性にも優れている。
(iii)次に、下部クラッド上のレジスト非形成部分にコア用樹脂組成物の塗布し、(iv)さらに、コア用樹脂組成物を硬化した後、上記コア形成用レジストを剥離することにより、下部クラッド上にコアを形成する。(v)最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
このレジスト形成法は、光導波路を量産する際に好適に用いることができ、寸法信頼性に優れた光導波路を形成することができる。また、この方法は、再現性にも優れている。
すなわち、下部クラッドに金型形成によりコア形成用の溝を形成し、その後、この溝内にコアを形成する金型形成法でコアを形成した場合には、コアに配合される粒子は全部、コア中に入ってしまうこととなるため、コアの表面は平坦で光信号の伝送性に優れるのに対し、露光現像法でコアを形成した場合には、現像後のコアにおいて、コア表面から粒子の一部が突出していたり、コア表面に粒子がとれた窪みが形成されていたりして、コアの表面に凹凸が形成されることがあり、この凹凸によって光が所望の方向に反射しなくなり、その結果、光信号の伝送性が低下することがあるからである。
上記光路変換ミラーは、光導波路を層間樹脂絶縁層上に取り付ける前に形成しておいてもよいし、層間樹脂絶縁層上に取り付けた後に形成してもよいが、該光導波路を層間樹脂絶縁層上に直接形成する場合を除いて、予め光路変換ミラーを形成しておくことが望ましい。作業を容易に行うことができ、また、作業時に多層プリント配線板を構成する他の部材、基板や導体回路、層間樹脂絶縁層等に傷を付けたり、これらを破損させたりするおそれがないからである。
上記光路変換ミラーを形成する方法としては特に限定されず、従来公知の形成方法を用いることができる。具体的には、先端がV形90°のダイヤモンドソーや刃物による機械加工、反応性イオンエッチングによる加工、レーザアブレーション等を用いることができる。また、光路変換ミラーを形成する代わりに光路変換部材を埋め込んでもよい。
また、光導波路に90度光路変換ミラーを形成する場合には、下部クラッドの基板または層間樹脂絶縁層と接する面と、光路変換面とのなす角は、45度であってもよいし、135度であってもよい。
基板と層間樹脂絶縁層との間に光導波路を形成する場合には、上記(1)の工程で、その両面に導体回路が形成された基板を作製した後、上記(3)の工程と同様の方法で基板上の導体回路非形成部分に光導波路を形成し、その後、上記(2)の工程と同様の方法で層間樹脂絶縁層を形成することにより、上記した位置に光導波路を形成することができる。
また、層間樹脂絶縁層同士の間に光導波路を形成する場合には、上記(1)および(2)の工程と同様にして導体回路が形成された基板上に少なくとも1層の層間樹脂絶縁層を積層形成した後、上記(3)の工程と同様にして層間樹脂絶縁層上に光導波路を形成し、その後、さらに、上記(2)の工程と同様の工程を繰り返すことにより、層間樹脂絶縁層同士の間に光導波路を形成することができる。
具体的には、例えば、下記(1)および(2)の工程を行うことによりソルダーレジスト層を形成することができる。
上記ソルダーレジスト組成物の層の形成は、ICチップ実装用基板の製造方法で用いた方法と同様の方法を用いて行うことができる。
上記光路用開口の形成は、ICチップ実装用基板の製造方法で用いた方法と同様の方法を用いて行うことができる。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィルムを作製し、該樹脂フィルムを張り付けることにより、光路用開口と半田バンプ形成用開口とを有するソルダーレジスト層を形成してもよい。
また、場合によっては、ソルダーレジスト層に形成した光路用開口の壁面にも導体層を形成してもよい。
また、マイクロレンズ配設工程を行う場合、予め、撥水処理(撥水コート剤による処理を含む)、親水処理等の表面処理を施しておいてもよい。表面処理を施すことにより、所望の形状のマイクロレンズを配設することができるからである。
なお、上記表面処理や上記マイクロレンズ配設工程は、本発明のICチップ実装用基板の製造方法で用いる方法と同様の方法を用いて行うことができる。
なお、半田パッドや半田バンプの形成は、本発明のICチップ実装用基板の製造方法で用いる方法と同様の方法により行うことができる。
また、場合によっては、上記(a)の(3)の工程で基板の最外層全体に光導波路を形成し、光導波路がソルダーレジスト層としての役割を果たすようにしてもよい。
また、ICチップ実装用基板と対向する面と反対側のソルダーレジスト層では、特に、外部接続端子を形成しなくてもよいし、必要に応じて、ピンを配設したり、半田ボールを形成したりすることにより、PGAやBGAとしてもよい。
本発明の光通信用デバイスは、ICチップが実装された本発明のICチップ実装用基板が、本発明のマザーボード用基板に実装されてなることを特徴とする。
また、本発明のマザーボード用基板に本発明のICチップ実装用基板が実装されているため、光信号の伝送性に優れることとなる。
この部分にマイクロレンズが配設されている場合には、発光素子が実装されたICチップ実装用基板からの光信号を、マザーボード用基板に形成された光導波路を介して、別のICチップ実装用基板に実装された受光素子に確実に伝送することができるからである。
図7は、本発明の光通信用デバイスの実施形態の一例を模式的に示す断面図である。
図7には、マザーボード用基板720に、受光素子2739が実装されたICチップ実装用基板2720と発光素子1738が実装されたICチップ実装用基板1720とが実装された光通信用デバイス760が示されている。
この光信号伝送用光路1742には、基板1721および層間樹脂絶縁層1722を貫通する部分に樹脂組成物1747が充填されている。また、樹脂組成物1747の発光素子1738が実装された側と反対側の端部であって、光信号伝送用光路1742のソルダーレジスト層1734を貫通する部分には、マイクロレンズ1746が配設されている。
この光信号伝送用光路2742には、基板2721および層間樹脂絶縁層2722を貫通する部分に樹脂組成物2747が充填されている。また、樹脂組成物2747の受光素子2739が実装された側と反対側の端部であって、光信号伝送用光路2742のソルダーレジスト層2734を貫通する部分には、マイクロレンズ2746が配設されている。
このマザーボード用基板720では、基板721、層間樹脂絶縁層722およびソルダーレジスト層734を貫通するように光信号伝送用光路742が設けられている。
そして、ソルダーレジスト層734を貫通する部分の断面の径は、基板721および層間樹脂絶縁層722を貫通する部分の断面の径よりも小さくなっている。
また、光導波路750のそれぞれの端部には、光路変換ミラーが形成されており、光導波路750と光信号伝送用光路742との間で光信号を伝送することができるように構成されている。
ここで、ICチップ実装用基板1720、2720のそれぞれは、セルフアライメント作用により所定の位置に実装されている。
このような光通信用デバイスでは、樹脂組成物の端部に配設されたマイクロレンズを介して、光信号が伝送されることとなるため、確実に光信号を伝送することができる。
図8は、本発明の光通信用デバイスの実施形態の別の一例を模式的に示す断面図である。
図8には、マザーボード用基板820に、発光素子1838が実装されたICチップ実装用基板1820と受光素子2839が実装されたICチップ実装用基板2820とが実装された光通信用デバイス860が示されている。
従って、ここでは、ICチップ実装用基板1820、2820の構造を中心に光通信用デバイス860の実施形態について説明することとする。
この光信号伝送用光路1842内には、発光素子1838とICチップ(図示せず)とがワイヤボンディング1849により実装されており、さらに、光信号伝送用光路1842の層間樹脂絶縁層1822に形成された部分には、樹脂組成物1847が充填されている。
また、樹脂組成物1847の発光素子1838が実装された側と反対側の端部であって、光信号伝送用光路1842のソルダーレジスト層1834を貫通する部分には、マイクロレンズ1846が配設されている。
この光信号伝送用光路2842内には、受光素子2839とICチップ(図示せず)とがワイヤボンディング2848により実装されており、さらに、光信号伝送用光路2842の層間樹脂絶縁層2822に形成された部分には、樹脂組成物2847が充填されている。
また、樹脂組成物2847の受光素子2839が実装された側と反対側の端部であって、光信号伝送用光路2842のソルダーレジスト層2834を貫通する部分には、マイクロレンズ2846が配設されている。
そして、光通信用デバイス860では、マザーボード用基板820の光導波路850が形成された側と反対側の面に、ICチップ実装用基板1820、2820が半田接続部1843、2843を介して実装されている。
ここで、ICチップ実装用基板1820、2820のそれぞれは、セルフアライメント作用により所定の位置に実装されている。
このような光通信用デバイスでは、樹脂組成物の端部に配設されたマイクロレンズを介して、光信号が伝送されることとなるため、確実に光信号を伝送することができる。
しかしながら、本発明の光通信用デバイスの実施形態は、図7、8に示したような実施形態に限定されるわけではなく、本発明のマザーボード用基板に本発明のICチップ実装用基板が実装された形態であればよい。
また、マザーボード用基板に複数のICチップ実装用基板が実装されている場合、一括貫通孔構造の光信号伝送用光路が形成されたICチップ実装用基板および凹部形状の光信号伝送用光路が形成されたICチップ実装用基板等、光信号伝送用光路の構造が異なるICチップ実装用基板が、一のマザーボード用基板に実装されていてもよい。
具体的には、例えば、受光素子としてPD(受光径φ60〜80μm)、マイクロレンズとして、ピッチ250μmのマイクロレンズ(直径100〜240μm、サグ高さ3〜120μm)、光導波路としてコアサイズ50×50μmの光導波路を用いる場合において、発光素子としてインプラ型のVCSEL(広がり角度8度、発光エリア径φ15μm)を用いる場合には、ICチップ実装用基板の厚さは、0.5〜1.6mmが望ましい。また、発光素子として酸化狭窄型(広がり角度15度、発光エリア径φ18μm)を用いる場合には、ICチップ実装用基板の厚さは、0.5〜0.9mmが望ましい。さらに、発光素子として酸化狭窄型(広がり角度25度、発光エリア径φ18μm)を用いる場合には、ICチップ実装用基板の厚さは、0.5mm程度が望ましい。0.5mm未満では、基板に反りが発生しやすくなるからである。
マザーボード用基板の厚さは、0.5〜0.75mmが望ましい。
また、上記マイクロレンズは、上述した範囲のなかでも、その直径が200〜240μm、サグ高さ5〜50μmであることが望ましい。
なお、上記ICチップ実装用基板およびマザーボード用基板の望ましい厚さ、ならびに、マイクロレンズの望ましい形状は、光学設計ソフトZEMAX(focus Software,INC.製)によるシミュレーションにより明らかにした。
具体的には、例えば、受光素子としてPD(受光径φ60〜80μm)、マイクロレンズとして、ピッチ250μmのマイクロレンズ(直径100〜240μm、サグ高さ3〜120μm)、光導波路としてコアサイズ50×50μmの光導波路を用いる場合において、発光素子としてインプラ型のVCSEL(広がり角度8度、発光エリア径φ15μm)を用いる場合には、上記距離Hは0.2〜2.0mmが望ましい。また、発光素子として酸化狭窄型(広がり角度15度、発光エリア径φ18μm)を用いる場合には、上記距離Hは0.2〜1.0mmが望ましい。さらに、発光素子として酸化狭窄型(広がり角度25度、発光エリア径φ18μm)を用いる場合には、上記距離Hは0.2〜0.7mmが望ましい。
なお、距離H望ましい下限は、ワイヤボンディングの高さ0.15mmおよび光学素子を取り付ける樹脂の厚さ0.05mmから定まる値であり、両者の値の和が変更されれば、それとともに望ましい距離H望ましい下限は変わることとなる。
また、上記マイクロレンズは、上述した範囲のなかでも、その直径が200〜240μm、サグ高さ5〜50μmであることが望ましい。
なお、上記距離Hの望ましい大きさや、マイクロレンズの望ましい形状は、光学設計ソフトZEMAXによるシミュレーションにより明らかにした。
ここでは、図7に示した実施形態と略同様の実施形態の光通信用デバイスを例にして説明する。
具体的には、ICチップ実装用基板2720として、受光径φ70μm、4チャンネルの受光素子2739が実装され、その平面視形状が角部円弧の長方形である一括貫通孔構造の光信号伝送用光路が形成された厚さ0.7mmのICチップ実装用基板を用い、ICチップ実装用基板1720として、広がり角度8度、4チャンネルの発光素子1738が実装され、その平面形状が角部円弧の長方形である一括貫通孔構造の光信号伝送用光路が形成された厚さ0.7mmのICチップ実装用基板を用い、マザーボード用基板720として、幅×厚さ50×50μmコアが、厚さ50μmのクラッドに挟まれた光導波路が形成され、その平面形状が角部円弧の長方形である一括貫通孔構造の光信号伝送用光路が形成された厚さ0.7mmのマザーボード用基板を用いた光通信用デバイスについて、ICチップ実装用基板1720に形成したマイクロレンズ1746、ICチップ実装用基板2720に形成したマイクロレンズ2746、マザーボード用基板720に形成したマイクロレンズ746a、746bの望ましい形状、特に、それぞれマイクロレンズの直径を220μmとした場合の望ましいマイクロレンズのサグ高さをシミュレーションにより明らかにした。
さらに、マイクロレンズ746aでは、その焦点距離が0.75±0.05mmであることが望ましいことも明らかとなった。
また、発光素子を実装したICチップ実装用基板1720に配設されたマイクロレンズ1746は、そのサグ高さの上限が10μmで、下限が8μmであることが望ましく、この範囲であれば、伝送光を確実にコリメート光とすることができることが明らかとなった。
また、マザーボード用基板720に配設されたマイクロレンズ746bは、そのサグ高さの上限が10μmで、下限が8μmであることが望ましく、この範囲であれば、伝送光を確実にコリメート光とすることができることが明らかとなった。
本発明の光通信用デバイスは、上述した製造方法により、本発明のICチップ実装用基板と本発明のマザーボード用基板とを別々に製造した後、その後、両者を半田等を介して接続することにより製造することができる。
具体的には、半田バンプが形成されたICチップ実装用基板と、半田バンプが形成されたマザーボード用基板とをそれぞれ所定の位置に、所定の向きで対向配置し、その後、リフローすることにより両者を接続し、光通信用デバイスとすることができる。
なお、上記ICチップ実装用基板およびマザーボード用基板のそれぞれの対向する面のうち、どちらか一方の面にのみ半田バンプが形成されていてもよい。
この場合も両者を電気的に接続することができるからである。
(実施例1)
A.層間樹脂絶縁層用樹脂フィルムの作製
ビスフェノールA型エポキシ樹脂(エポキシ当量469、油化シェルエポキシ社製エピコート1001)30重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215、大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120、大日本インキ化学工業社製 フェノライトKA−7052)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT)15重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微粉砕シリカ2重量部、シリコーン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のSiO2球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45〜49Pa・sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板21の両面に18μmの銅箔28がラミネートされている銅張積層板を出発材料とした(図9(a)参照)。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板21の両面に導体回路24とスルーホール29とを形成した。
すなわち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、100℃、20分の条件で乾燥させることにより樹脂充填材30′の層を形成した(図9(c)参照)。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層30を形成した。
すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80℃、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層22の表面(バイアホール用開口26の内壁面を含む)に触媒核を付着させた(図示せず)。すなわち、上記基板を塩化パラジウム(PdCl2)と塩化第一スズ(SnCl2)とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
30℃の液温度で40分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドHL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
さらに、上記(2)の工程で用いた方法と同様の方法で、酸化還元処理を行い、導体回路24の表面を粗化面(図示せず)とした。
その後、ドリル加工により、基板21および層間樹脂絶縁層22を貫通する光路用貫通孔31(平面視形状が角部円弧の長方形(縦240μm×横1000μm))を形成し、さらに、光路用貫通孔31の壁面にデスミア処理を施した(図11(d)参照)。この場合、一括貫通孔構造の光路用貫通孔31が形成されることとなる。
この工程で樹脂としては、エポキシ樹脂(透過率91%/mm、CTE82ppm)に0.1〜0.8μmの粒度分布を有する粉砕シリカを40重量%添加して、透過率82%/mm、CTE42ppmとし、粘度を200000cpsに調整したものを用いた。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層を硬化させ、半田バンプ形成用開口48、および、光路用開口31bを有し、その厚さが20μmのソルダーレジスト層34を形成した(図12(b)参照)。
ここで形成した光路用開口は、完成後、光学素子を実装する側(図中、上側)が平面視形状が角部円弧の長方形(縦220μm×横970mm)であり、後工程でマイクロレンズを配設することとなる側(図中、下側)は、平面視形状が直径220μmの円である。
従って、この工程で形成したソルダーレジスト層は、光路用貫通孔と樹脂組成物との界面を覆うように形成されていることとなる。
なお、上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。
さらに、樹脂組成物層47の光学素子を実装する側と反対側の端部であって、ソルダーレジスト層34に形成した光路用開口31b内にインクジェット装置を用いて、下記の方法によりマイクロレンズ46a〜46dを配設した(図13(a)参照)。
すなわち、UV硬化型エポキシ系樹脂(透過率94%/mm、屈折率1.53)を室温(25℃)で、粘度20cpsに調製した後、この樹脂をインクジョット装置の樹脂容器内で、温度40℃、粘度は8cpsに調製し、その後、樹脂組成物層47の端部の所定の位置に、直径220μm、サグ高さ9μmの半球状となるように塗布し、さらに、UV光(500mW/分)を照射させて樹脂を硬化させることにより、マイクロレンズ46a〜46dを配設した。
その後、エポキシ系樹脂(透過率90%/mm、CTE73ppm)に0.1〜0.8μmの粒度分布の粉砕シリカを60重量%添加して、透過率80%/mm、CTE30ppm、粘度50cpsに調整したアンダーフィル用樹脂を調製した後、このアンダーフィル用樹脂を発光素子の周囲に塗布し、発光素子とソルダーレジスト層とのギャップ(50μm)に放置浸透させ、さらに、このアンダーフィル用樹脂を120℃で1時間および150℃で2時間の条件で硬化させることによりアンダーフィルを形成した。
このような工程を経ることによりICチップ実装用基板を得た(図13(b)参照)。
なお、発光素子38としては、InGaAsPからなるVCSELを用いた。
なお、本実施例で製造したICチップ実装用基板では、光信号伝送用光路の基板および層間樹脂絶縁層を貫通する部分には樹脂組成物が充填され、光信号伝送用光路の基板および層間樹脂絶縁層を貫通する部分の周囲には導体層が形成されている。
実施例1の(22)の工程において、樹脂組成物層47の端部にマイクロレンズを配設する際に、実施例1で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を20重量%配合したもの(透過率83%/mm)を用いた以外は、実施例1と同様にしてICチップ実装用基板を得た。
実施例1の(22)の工程において、樹脂組成物層47の端部にマイクロレンズを配設する際に、実施例1で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を40重量%配合したもの(透過率80%/mm)を用いた以外は、実施例1と同様にしてICチップ実装用基板を得た。
実施例1の(22)の工程において、樹脂組成物層47の端部にマイクロレンズを配設する際に、実施例1で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を50重量%配合したもの(透過率81%/mm)を用いた以外は、実施例1と同様にしてICチップ実装用基板を得た。
実施例1の(22)の工程において、樹脂組成物層47の端部にマイクロレンズを配設する際に、実施例1で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を60重量%配合したもの(透過率82%/mm)を用いた以外は、実施例1と同様にしてICチップ実装用基板を得た。
実施例1の(22)の工程において、樹脂組成物層47の端部にマイクロレンズを配設する際に、実施例1で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を70重量%配合したもの(透過率81%/mm)を用いた以外は、実施例1と同様にしてICチップ実装用基板を得た。
実施例1〜7のそれぞれにおいて、インクジェット装置の代えて、ディスペンサーを用いてマイクロレンズを配設した以外は、実施例1〜7のそれぞれと同様にしてICチップ実装用基板を得た。なお、ディスペンサーを用いる場合には、樹脂を粘度20cpsのまま用いた。
実施例1の(17)の工程において、光路用貫通孔を形成する際に、直径300μmのドリルを用い、500μmピッチで4つの光路用貫通孔を形成した以外は、実施例1と同様にしてICチップ実装用基板を得た。本実施例で製造したICチップ実装用基板では、個別貫通孔形状の光信号伝送用光路が形成されることとなる。
また、本実施例では、基板および層間樹脂絶縁層を貫通する部分の断面の径が300μm、ソルダーレジスト層を貫通する部分の断面の径が220μmとなるように光信号伝送用光路を形成した。
なお、本実施例では、直径300μmのドリルを用いて光路用貫通孔を形成しているが、通常、直径200〜400μm程度のドリルを用いればよい。
実施例1の(17)の工程において、光路用貫通孔を形成する際に、直径300μmのドリルを用い、250μmピッチで光路用貫通孔を5個形成した以外は、実施例1と同様にしてICチップ実装用基板を得た。本実施例で製造したICチップ実装用基板では、互いに隣り合う円柱の側面の一部が繋がった形状で、その一部にダミー円柱が形成された一括貫通孔形状の光信号伝送用光路が形成されることとなる。
まず、実施例1の(1)〜(17)の工程と同様(ドリル加工の工程を除く)にして、基板の両面に導体回路と層間樹脂絶縁層とを積層形成した後、レーザ処理を行うことにより2層の層間樹脂絶縁層を貫通する光路用凹部を形成した。
なお、レーザ処理は、バイアホール用開口を形成する際に用いたレーザと同様のレーザを用いて行った。
その後、実施例1の(23)の工程と同様の方法を用いて、半田バンプ形成用開口に半田バンプを形成し、ICチップ実装用基板を得た。
マイクロレンズを配設しなかった以外は、実施例1と同様にしてICチップ実装用基板を製造した。
従って、本実施例で製造したICチップ実装用基板では、光信号伝送用光路およびマイクロレンズ(実施例16除く)を介して確実に光信号を伝送することができることが明らかとなった。
その後、ICチップ実装用基板をクロスカットし、マイクロレンズ(実施例16除く)、光信号伝送用光路を含むICチップ実装用基板内でのクラックの発生を観察したところICチップ実装用基板のいずれの箇所においてもクラックは発生していなかった。
なお、リフロー処理は、Pb半田の実装を想定して、ピーク温度260℃、220℃オーバータイム30秒以内、余熱温度170〜200℃で1分以上の温度プロファイルで行った。
実施例1においてマイクロレンズを配設するために用いたエポキシ樹脂と同様のエポキシ樹脂に、実施例1でも配合した粒度分布0.1〜0.8μmの粉砕形状のシリカを表1に示す配合量(重量%)で配合して透過率測定サンプルを作成しマイクロレンズの透過率に対するリフロー回数の影響を評価した。結果を表1に示した。
なお、透過率測定サンプルは、縦10mm×横10mm×高さ100μmで作製し、分光光度計(島津製作所社製、UV−3101PC)を用いて測定した。
A.層間樹脂絶縁層用樹脂フィルムの作製
実施例1のAの工程と同様にして層間樹脂絶縁層用樹脂フィルムを作製した。
実施例1のBの工程と同様にして貫通孔充填用樹脂組成物を調整した。
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板71の両面に18μmの銅箔78がラミネートされている銅張積層板を出発材料とした(図14(a)参照)。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板71の両面に導体回路74とスルーホール79とを形成した。
すなわち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、100℃、20分の条件で乾燥させることにより樹脂充填材80′の層を形成した(図14(c)参照)。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層80を形成した。
すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80℃、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層72の表面(バイアホール用開口76の内壁面を含む)に触媒核を付着させた(図示せず)。すなわち、上記基板を塩化パラジウム(PdCl2)と塩化第一スズ(SnCl2)とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
30℃の液温度で40分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドHL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
さらに、上記(2)の工程で用いた方法と同様の方法で、酸化還元処理を行い、導体回路74の表面を粗化面(図示せず)とした。
この工程で樹脂としては、エポキシ樹脂(透過率91%/mm、CTE82ppm)に0.1〜0.8μmの粒度分布を有する粉砕シリカを40重量%して、透過率82%/mm、CTE42ppmとし、粘度を200000cpsに調整したをものを用いた。
まず、コア形成用樹脂としてアクリル系樹脂(屈折率1.52、透過率94%/mm、CTE72ppm)を、クラッド形成用樹脂としてアクリル系樹脂(屈折率1.51、透過率93%/mm、CTE70ppm)に、0.1〜0.8μmの粒度分布を有する粉砕シリカを25重量%添加して透過率を81%/mm、CTEを53ppm、粘度を1000cpsとしたものを準備した。
次に、下部クラッド52上に、スピンコータ(1200pm/10sec)を用いてコア形成用樹脂を塗布し、80℃で10分間のプリベーク、1000mJの露光処理、1%TMHを用いたディップによる2分間の現像処理、150℃で1時間のポストベークを行い、幅50μm×厚さ50μmのコア51a〜51dを形成した(図17(c)参照)。
次に、スピンコータ(1000pm/10sec)を用いてクラッド形成用樹脂を塗布し、80℃で10分間のプリベーク、2000mJの露光処理、150℃で1時間のポストベークを行い、コア上での厚さが50μmの上部クラッドを形成し、コア51a〜51dとクラッド52とからなる光導波路50とした。
その後、光導波路50の両端部に、90度の♯3000ブレードを用いたダイシング加工を施し、90度光路変換ミラーを形成した。なお、このようにして形成した光路変換ミラーでの伝送損失は1.2dBであった。
ここで形成した光路用開口は、平面視形状が直径220μmの円である。
従って、この工程で形成したソルダーレジスト層は、光路用貫通孔と樹脂組成物との界面を覆うように形成されていることとなる。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層を硬化させ、半田バンプ形成用開口98、および、光路用開口81bを有し、その厚さが20μmのソルダーレジスト層84を形成した(図18(a)参照)。
さらに、樹脂組成物層97の光学素子を実装する側と反対側の端部であって、ソルダーレジスト層34に形成した光路用開口81b内にインクジェット装置を用いて、下記の方法によりマイクロレンズ46a〜46dを配設した。
すなわち、UV硬化型エポキシ系樹脂(透過率94%/mm、屈折率1.53)を室温(25℃)で、粘度20cpsに調製した後、この樹脂をインクジョット装置の樹脂容器内で、温度40℃、粘度は8cpsに調製し、その後、樹脂組成物層97の端部の所定の位置に、直径220μm、サグ高さ10μmの半球状となるように塗布し、さらに、UV光(500mW/分)を照射させて樹脂を硬化させることにより、マイクロレンズ96a〜96dを配設した。
実施例17の(23)の工程において、樹脂組成物層97の端部にマイクロレンズを配設する際に、実施例17で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を20重量%配合したもの(透過率83%/mm)を用いた以外は、実施例1と同様にしてマザーボード用基板を得た。
実施例17の(23)の工程において、樹脂組成物層97の端部にマイクロレンズを配設する際に、実施例17で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を40重量%配合したもの(透過率80%/mm)を用いた以外は、実施例1と同様にしてマザーボード用基板を得た。
実施例17の(23)の工程において、樹脂組成物層97の端部にマイクロレンズを配設する際に、実施例17で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を50重量%配合したもの(透過率81%/mm)を用いた以外は、実施例1と同様にしてマザーボード用基板を得た。
実施例17の(23)の工程において、樹脂組成物層97の端部にマイクロレンズを配設する際に、実施例17で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を60重量%配合したもの(透過率83%/mm)を用いた以外は、実施例1と同様にしてマザーボード用基板を得た。
実施例17の(23)の工程において、樹脂組成物層97の端部にマイクロレンズを配設する際に、実施例17で使用したエポキシ系樹脂に粒度分布0.1〜0.8μmの破砕形状のシリカ粒子を70重量%配合したもの(透過率81%/mm)を用いた以外は、実施例1と同様にしてマザーボード用基板を得た。
実施例17の(17)の工程において、光路用貫通孔を形成する際に、直径300μmのドリルを用い、500μmピッチで4つの光路用貫通孔を形成した以外は、実施例17と同様にしてマザーボード用基板を得た。本実施例で製造したマザーボード用基板では、個別貫通孔形状の光信号伝送用光路が形成されることとなる。
また、本実施例では、基板および層間樹脂絶縁層を貫通する部分の断面の径が300μm、ソルダーレジスト層を貫通する部分の断面の径が220μmとなるように光信号伝送用光路を形成した。
実施例17の(17)の工程において、光路用貫通孔を形成する際に、直径300μmのドリルを用い、250μmピッチで光路用貫通孔を5個形成した以外は、実施例17と同様にしてマザーボード用基板を得た。本実施例で製造したマザーボード用基板では、互いに隣り合う円柱の側面の一部が繋がった形状で、その一部にダミー円柱が形成された一括貫通孔形状の光信号伝送用光路が形成されることとなる。
マイクロレンズを配設しなかった以外は、実施例1と同様にしてマザーボード用基板を製造した。
そこで、一方の光信号伝送用光路の光導波路と接続された側と反対側の端部に、光信号を導入することができるように光ファイバを取り付け、他方の光信号伝送用光路の光導波路と接続された側と反対側の端部に検出器を取り付け、その後、光ファイバを介して光信号を送り、検出器で光信号を検出したところ、所望の光信号を検出することができた。
従って、本実施例で製造したマザーボード用基板では、光導波路、光信号伝送用光路およびマイクロレンズ(実施例25)を介して確実に光信号を伝送することができることが明らかとなった。
その後、マザーボード用基板をクロスカットし、マイクロレンズ(実施例25除く)、光信号伝送用光路および光導波路を含むマザーボード用基板内でのクラックの発生を観察したところマザーボード用基板のいずれの箇所においてもクラックは発生していなかった。
なお、リフロー処理は、ICチップ実装用基板を評価する際の条件と同様の条件で行った。
実施例1と同様の方法を用いて製造したICチップ実装用基板にICチップを実装し、その後樹脂封止を行い、発光素子を実装したICチップ実装基板を得た。
また、発光素子に代えて受光素子を実装した以外は、実施例1と同様の方法を用いてICチップ実装用基板を製造し、その後、ICチップの実装と樹脂封止とを行うことにより受光素子を実装したICチップ実装基板を得た。なお、この受光素子を実装したICチップ実装基板を製造するに際して、その直径が220μmのマイクロレンズは、そのサグ高さが11μmとなるように調整した。
また、実施例17と同様の方法を用いて、マザーボード用基板を製造した。
その後、それぞれのICチップ実装基板の周囲にアンダーフィル用樹脂を塗布し、120℃で1時間および150℃で2時間の硬化処理を行うことにより、ICチップ実装基板の外周部のみを樹脂封止し、光通信用デバイスを得た(図7参照)。
実施例14と同様の方法を用いて製造したICチップ実装用基板にICチップを実装し、その後樹脂封止を行い、発光素子を実装したICチップ実装基板を得た。
また、発光素子に代えて受光素子を実装した以外は、実施例14と同様の方法を用いてICチップ実装用基板を製造し、その後、ICチップの実装と樹脂封止とを行うことにより受光素子を実装したICチップ実装基板を得た。なお、この受光素子を実装したICチップ実装基板を製造するに際して、その直径が220μmのマイクロレンズは、そのサグ高さが11μmとなるように調整した。
また、実施例17と同様の方法を用いて、マザーボード用基板を製造した。
次に、実施例26と同様にして、それぞれのICチップ実装用基板とマザーボード用基板とを半田接続部を介して接続し、さらに、ICチップ実装基板の周囲を樹脂封止することにより光通信用デバイスを得た。
実施例15と同様の方法を用いて、発光素子を実装したICチップ実装基板を得た。
また、発光素子に代えて受光素子を実装した以外は、実施例15と同様の方法を用いてICチップ実装基板を得た。なお、この受光素子を実装したICチップ実装基板を製造するに際して、その直径が220μmのマイクロレンズは、そのサグ高さが11μmとなるように調整した。
また、実施例17と同様の方法を用いて、マザーボード用基板を製造した。
次に、実施例26と同様にして、それぞれのICチップ実装用基板とマザーボード用基板とを半田接続部を介して接続し、さらに、ICチップ実装基板の周囲を樹脂封止することにより光通信用デバイスを得た。
実施例1と同様の方法を用いて製造したICチップ実装用基板にICチップを実装し、その後樹脂封止を行い、発光素子を実装したICチップ実装基板を得た。
また、発光素子に代えて受光素子を実装した以外は、実施例1と同様の方法を用いてICチップ実装用基板を製造し、その後、ICチップの実装と樹脂封止とを行うことにより受光素子を実装したICチップ実装基板を得た。なお、この受光素子を実装したICチップ実装基板を製造するに際して、その直径が220μmのマイクロレンズは、そのサグ高さが11μmとなるように調整した。
また、実施例23と同様の方法を用いて、マザーボード用基板を製造した。
次に、実施例26と同様にして、それぞれのICチップ実装用基板とマザーボード用基板とを半田接続部を介して接続し、さらに、ICチップ実装基板の周囲を樹脂封止することにより光通信用デバイスを得た。
実施例14と同様の方法を用いて製造したICチップ実装用基板にICチップを実装し、その後樹脂封止を行い、発光素子を実装したICチップ実装基板を得た。
また、発光素子に代えて受光素子を実装した以外は、実施例14と同様の方法を用いてICチップ実装用基板を製造し、その後、ICチップの実装と樹脂封止とを行うことにより受光素子を実装したICチップ実装基板を得た。なお、この受光素子を実装したICチップ実装基板を製造するに際して、その直径が220μmのマイクロレンズは、そのサグ高さが11μmとなるように調整した。
また、実施例23と同様の方法を用いて、マザーボード用基板を製造した。
次に、実施例26と同様にして、それぞれのICチップ実装用基板とマザーボード用基板とを半田接続部を介して接続し、さらに、ICチップ実装基板の周囲を樹脂封止することにより光通信用デバイスを得た。
実施例15と同様の方法を用いて、発光素子を実装したICチップ実装基板を得た。
また、発光素子に代えて受光素子を実装した以外は、実施例15と同様の方法を用いてICチップ実装基板を得た。なお、この受光素子を実装したICチップ実装基板を製造するに際して、その直径が220μmのマイクロレンズは、そのサグ高さが11μmとなるように調整した。
また、実施例23と同様の方法を用いて、マザーボード用基板を製造した。
次に、実施例26と同様にして、それぞれのICチップ実装用基板とマザーボード用基板とを半田接続部を介して接続し、さらに、ICチップ実装基板の周囲を樹脂封止することにより光通信用デバイスを得た。
従って、本実施例で製造した光通信用デバイスでは、光導波路、光信号伝送用光路およびマイクロレンズを介して確実に光信号を伝送することができることが明らかとなった。
その後、光通信用デバイスをクロスカットし、マイクロレンズ、光信号伝送用光路、光導波路を含む光通信用デバイス内でのクラックの発生を観察したところ光通信用デバイスのいずれの箇所においてもクラックは発生していなかった。
まず、実施例1の(20)の工程において、光路用貫通孔と同一の断面の径を有する光路用開口を形成した以外は、実施例1と同様にして発光素子が実装されたICチップ実装用基板を製造した。その後、ICチップの実装と樹脂封止とを行い、ICチップ実装基板とした。
この比較例1に係るICチップ実装用基板について、実施例1に係るICチップ実装用基板と同様にして光信号の伝送能を評価したところ、光信号の伝送エラーが発生する場合があった。
ICチップ実装用基板をクロスカットし、マイクロレンズ、光信号伝送用光路を含むICチップ実装用基板内でのクラックの発生を観察したところ、基板および層間樹脂絶縁層と光信号伝送用光路内に充填した樹脂組成物との界面でクラックが発生している箇所があり、これが光信号の伝送エラーの原因であると考えられた。
また、実施例17の(21)の工程において、光路用貫通孔と同一の断面の径を有する光路用開口を形成した以外は、実施例17と同様にしてマザーボード用基板を製造した。
この比較例2に係るマザーボード用基板について、実施例17に係るマザーボード用基板と同様にして光信号の伝送能を評価したところ、光信号の伝送エラーが発生する場合があった。
マザーボード用基板をクロスカットし、マイクロレンズ、光信号伝送用光路を含むマザーボード用基板内でのクラックの発生を観察したところ、基板および層間樹脂絶縁層と光信号伝送用光路内に充填した樹脂組成物との界面でクラックが発生している箇所があり、これが光信号の伝送エラーの原因であると考えられた。
比較例1と同様の方法を用いて、発光素子を実装したICチップ実装基板を得た。
また、発光素子に代えて受光素子を実装した以外は、比較例1と同様の方法を用いてICチップ実装基板を得た。
また、実施例17と同様の方法を用いて、マザーボード用基板を製造した。
次に、実施例26と同様にして、それぞれのICチップ実装用基板とマザーボード用基板とを半田接続部を介して接続し、さらに、ICチップ実装基板の周囲を樹脂封止することにより光通信用デバイスを得た。
実施例1と同様の方法を用いて、発光素子を実装したICチップ実装基板を得た。
また、発光素子に代えて受光素子を実装した以外は、実施例1と同様の方法を用いてICチップ実装基板を得た。なお、この受光素子を実装したICチップ実装基板を製造するに際して、その直径が220μmのマイクロレンズは、そのサグ高さが11μmとなるように調整した。
また、比較例2と同様の方法を用いて、マザーボード用基板を製造した。
次に、実施例26と同様にして、それぞれのICチップ実装用基板とマザーボード用基板とを半田接続部を介して接続し、さらに、ICチップ実装基板の周囲を樹脂封止することにより光通信用デバイスを得た。
比較例1と同様の方法を用いて、発光素子を実装したICチップ実装基板を得た。
また、発光素子に代えて受光素子を実装した以外は、比較例1と同様の方法を用いてICチップ実装基板を得た。
また、比較例2と同様の方法を用いて、マザーボード用基板を製造した。
次に、実施例26と同様にして、それぞれのICチップ実装用基板とマザーボード用基板とを半田接続部を介して接続し、さらに、ICチップ実装基板の周囲を樹脂封止することにより光通信用デバイスを得た。
その結果、比較例3〜5に係る光通信用デバイスでは、発光素子から受光素子に向って光信号伝送した際に、光信号の伝送エラーが発生する場合があった。
121、221、321、421 基板
122、222、322、422 層間樹脂絶縁層
124、224、324、424 導体回路
127、227、327、427 バイアホール
129、229、329、429 スルーホール
134、234、334、434 ソルダーレジスト層
138、238、338、438 発光素子
139、239、339、439 受光素子
142、242、342、442 光信号伝送用光路
146、246、346、446 マイクロレンズ
349 ワイヤボンディング
520、620 マザーボード用基板
521、621 基板
522、622 層間樹脂絶縁層
524、624 導体回路
527、627 バイアホール
529、629 スルーホール
534、634 ソルダーレジスト層
538、638 発光素子
539、639 受光素子
642、642 光信号伝送用光路
546、646 マイクロレンズ
720、820 マザーボード用基板
760、860 光通信用デバイス
1720、1820、2720、2820 ICチップ実装用基板
Claims (17)
- 基板の両面に導体回路と層間樹脂絶縁層とが積層形成され、最外層にソルダーレジスト層が形成されるとともに、光学素子が実装されたICチップ実装用基板であって、
少なくとも前記層間樹脂絶縁層および前記ソルダーレジスト層に光信号伝送用光路が形成されており、前記光信号伝送用光路の前記ソルダーレジスト層を貫通する部分以外の部分には、樹脂組成物が充填されており、
前記光信号伝送用光路のうち、前記ソルダーレジスト層を貫通する部分の断面の径が、前記層間樹脂絶縁層に形成された部分の断面の径よりも小さいことを特徴とするICチップ実装用基板。 - 前記樹脂組成物の周囲に導体層が形成されている請求項1に記載のICチップ実装用基板。
- 前記光信号伝送用光路の前記ソルダーレジスト層を貫通する部分の断面の径は、50〜490μmである請求項1または2に記載のICチップ実装用基板。
- 前記光信号伝送用光路が前記基板および前記層間樹脂絶縁層を貫通するように形成されている請求項1〜3のいずれか1に記載のICチップ実装用基板。
- 前記樹脂組成物の端部であって、
前記光信号伝送用光路の前記ソルダーレジスト層を貫通する部分にマイクロレンズが配設された請求項1〜4のいずれか1に記載のICチップ実装用基板。 - 前記光学素子は、受光素子および/または発光素子である請求項1〜5のいずれか1に記載のICチップ実装用基板。
- 前記受光素子の受光部および/または前記発光素子の発光部のそれぞれが、個別に形成された光信号伝送用光路に対向するように実装されている請求項6に記載のICチップ実装用基板。
- 前記光信号伝送用光路の前記ソルダーレジスト層を貫通する部分の断面の径は、前記光信号伝送用光路の前記層間樹脂絶縁層に形成された部分の断面の径よりも20〜390μm小さい請求項7に記載のICチップ実装用基板。
- 基板の両面に導体回路と層間樹脂絶縁層とが積層形成されるとともに光導波路が形成され、最外層にソルダーレジスト層が形成されたマザーボード用基板であって、
少なくとも前記層間樹脂絶縁層および前記ソルダーレジスト層に光信号伝送用光路が形成されており、前記光信号伝送用光路の前記ソルダーレジスト層を貫通する部分以外の部分には、樹脂組成物が充填されており、
前記光信号伝送用光路のうち、前記ソルダーレジスト層を貫通する部分の断面の径が、前記層間樹脂絶縁層に形成された部分の断面の径よりも小さいことを特徴とするICチップ実装用基板。 - 前記樹脂組成物の周囲に導体層が形成されている請求項9に記載のマザーボード用基板。
- 前記光信号伝送用光路の前記ソルダーレジスト層を貫通する部分の断面の径は、50〜490μmである請求項9または10に記載のマザーボード用基板。
- 前記光信号伝送用光路が前記基板および前記層間樹脂絶縁層を貫通するように形成されている請求項9〜11のいずれか1に記載のマザーボード用基板。
- 前記樹脂組成物の端部であって、
前記光信号伝送用光路の前記ソルダーレジスト層を貫通する部分にマイクロレンズが配設された請求項9〜12のいずれか1に記載のマザーボード用基板。 - 前記光信号伝送用光路の前記ソルダーレジスト層に形成された部分の断面の径は、前記光信号伝送用光路の前記層間樹脂絶縁層に形成された部分の断面の径よりも20〜390μm小さい請求項9〜13のいずれか1に記載のマザーボード用基板。
- ICチップが実装された請求項1〜8のいずれか1に記載のICチップ実装用基板が、請求項9〜14のいずれか1に記載のマザーボード用基板に実装されてなることを特徴とする光通信用デバイス。
- (a)基板の両面に導体回路と層間樹脂絶縁層とを順次積層形成し、多層配線板とする多層配線板製造工程と、
(b)前記多層配線板を貫通する光信号通過領域を形成するか、または、上記多層配線板の一部に凹部形状の光信号通過領域を形成する光信号通過領域形成工程と、
(c)前記光信号通過領域内に樹脂組成物を充填する樹脂組成物充填工程と、
(d)前記(b)の工程で形成した光信号通過領域に連通し、前記光信号通過領域の断面の径よりも小さな径の開口を有するソルダーレジスト層を形成するソルダーレジスト層形成工程と
を含むことを特徴とするICチップ実装用基板の製造方法。 - (a)基板の両面に導体回路と層間樹脂絶縁層とを順次積層形成するとともに、前記基板上および/または前記層間樹脂絶縁層上に光導波路を形成し、光配線板とする光配線板製造工程と、
(b)前記光配線板に光信号通過領域を形成する光信号通過領域形成工程と、
(c)前記光信号通過領域内に樹脂組成物を充填する樹脂組成物充填工程と、
(d)前記(b)の工程で形成した光信号通過領域に連通し、前記光信号通過領域の断面の径よりも小さな径の開口を有するソルダーレジスト層を形成するソルダーレジスト層形成工程と
を含むことを特徴とするマザーボード用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003397700A JP2005157115A (ja) | 2003-11-27 | 2003-11-27 | Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003397700A JP2005157115A (ja) | 2003-11-27 | 2003-11-27 | Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005157115A true JP2005157115A (ja) | 2005-06-16 |
Family
ID=34722784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003397700A Pending JP2005157115A (ja) | 2003-11-27 | 2003-11-27 | Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005157115A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007111327A1 (ja) * | 2006-03-27 | 2007-10-04 | Kyocera Corporation | 光伝送基板及びその製造方法並びに光伝送装置 |
JP2011060892A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 電子装置、電子装置の製造方法 |
KR101099582B1 (ko) | 2010-02-05 | 2011-12-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
JP2013105025A (ja) * | 2011-11-14 | 2013-05-30 | Panasonic Corp | 光電気配線基板及び電子部品の実装体 |
JP2013222095A (ja) * | 2012-04-17 | 2013-10-28 | Panasonic Corp | 光モジュールの実装体 |
JP2015106568A (ja) * | 2013-11-28 | 2015-06-08 | 京セラ株式会社 | 配線基板および光モジュール |
-
2003
- 2003-11-27 JP JP2003397700A patent/JP2005157115A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007111327A1 (ja) * | 2006-03-27 | 2007-10-04 | Kyocera Corporation | 光伝送基板及びその製造方法並びに光伝送装置 |
JP5244585B2 (ja) * | 2006-03-27 | 2013-07-24 | 京セラ株式会社 | 光伝送基板及びその製造方法並びに光伝送装置 |
JP2011060892A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 電子装置、電子装置の製造方法 |
KR101099582B1 (ko) | 2010-02-05 | 2011-12-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
JP2013105025A (ja) * | 2011-11-14 | 2013-05-30 | Panasonic Corp | 光電気配線基板及び電子部品の実装体 |
JP2013222095A (ja) * | 2012-04-17 | 2013-10-28 | Panasonic Corp | 光モジュールの実装体 |
JP2015106568A (ja) * | 2013-11-28 | 2015-06-08 | 京セラ株式会社 | 配線基板および光モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7907801B2 (en) | Optical element, package substrate and device for optical communication | |
US8076782B2 (en) | Substrate for mounting IC chip | |
US7783141B2 (en) | Substrate for mounting IC chip and device for optical communication | |
JP4646618B2 (ja) | 光路変換部材、多層プリント配線板および光通信用デバイス | |
US7437030B2 (en) | Substrate for mounting IC chip, substrate for motherboard, device for optical communication, manufacturing method of substrate for mounting IC chip, and manufacturing method of substrate for motherboard | |
US7919849B2 (en) | Package substrate and device for optical communication | |
JP4587772B2 (ja) | 多層プリント配線板 | |
JP4916096B2 (ja) | 光通信用デバイス | |
JP2006120956A (ja) | 多層プリント配線板 | |
JP4498102B2 (ja) | 光電気配線板、および、光通信用デバイス | |
JP3801921B2 (ja) | 光通信用デバイス、および、光通信用デバイスの製造方法 | |
JP4056315B2 (ja) | 光通信用デバイスおよび光通信用デバイスの製造方法 | |
JP4454453B2 (ja) | Icチップ実装用基板および光通信用デバイス | |
JP3992553B2 (ja) | 光通信用デバイスおよび光通信用デバイスの製造方法 | |
JP2005157115A (ja) | Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法 | |
JP4014464B2 (ja) | 光通信用デバイスおよび光通信用デバイスの製造方法 | |
JP4393463B2 (ja) | 光通信用デバイス | |
JP4562475B2 (ja) | パッケージ基板および光通信用デバイス | |
JP4610275B2 (ja) | 多層プリント配線板 | |
JP4522079B2 (ja) | Icチップ実装用基板 | |
JP4149481B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |