JP4454453B2 - Ｉｃチップ実装用基板および光通信用デバイス - Google Patents

Ｉｃチップ実装用基板および光通信用デバイス Download PDF

Info

Publication number
JP4454453B2
JP4454453B2 JP2004280269A JP2004280269A JP4454453B2 JP 4454453 B2 JP4454453 B2 JP 4454453B2 JP 2004280269 A JP2004280269 A JP 2004280269A JP 2004280269 A JP2004280269 A JP 2004280269A JP 4454453 B2 JP4454453 B2 JP 4454453B2
Authority
JP
Japan
Prior art keywords
optical
chip mounting
substrate
layer
optical path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004280269A
Other languages
English (en)
Other versions
JP2006091753A (ja
Inventor
博明 児玉
豊秋 田中
和仁 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2004280269A priority Critical patent/JP4454453B2/ja
Publication of JP2006091753A publication Critical patent/JP2006091753A/ja
Application granted granted Critical
Publication of JP4454453B2 publication Critical patent/JP4454453B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、ＩＣチップ実装用基板および光通信用デバイスに関する。
近年、通信分野を中心として光ファイバに注目が集まっている。特にＩＴ（情報技術）分野においては、高速インターネット網の整備に、光ファイバを用いた通信技術が必要となる。
光ファイバは、（１）低損失、（２）高帯域、（３）細径・軽量、（４）無誘導、（５）省資源等の特徴を有しており、この特徴を有する光ファイバを用いた通信システムでは、従来のメタリックケーブルを用いた通信システムに比べ、中継器数を大幅に削減することができ、建設、保守が容易になり、通信システムの経済化、高信頼性化を図ることができる。
また、光ファイバは、一つの波長の光だけでなく、多くの異なる波長の光を１本の光ファイバで同時に多重伝送することができるため、多様な用途に対応可能な大容量の伝送路を実現することができ、映像サービス等にも対応することができる。
そこで、このようなインターネット等のネットワーク通信においては、光ファイバを用いた光通信を、基幹網の通信のみならず、基幹網と端末機器（パソコン、モバイル、ゲーム等）との通信や、端末機器同士の通信にも用いることが提案されている。
従来、光送受信システムとしては、例えば、多層基板（マザーボード用基板）の上面に一対の面型発光受光素子がフリップチップ接合法を用いてフェイスダウン実装されるとともに、面型発光受光素子の中心真下にコア部とクラッド部とを有する貫通穴がそれぞれ形成されており、さらに、多層基板の下面には、一方の貫通穴の真下から他方の貫通穴の真下にまで直線的に延びる光導波路が形成された光送受信システムが開示されている（例えば、特許文献１参照）。
特開２０００−８１５２４号公報
上述した光送受信システムでは、フェンスダウン実装された光学素子は、アンダーフィルによる封止がなされておらず、ゴミや異物が光学素子と多層基板との間に入り込み、その結果、このゴミや異物によって光信号の伝送が阻害されることがあった。
また、上記光送受信システムでは、光学素子を直接多層基板に実装しているため以下のような問題も生じることとなっていた。すなわち、光学素子をフリップチップ実装するための微細なパターンと、他の実装部品間を接続するためのラフなパターンとが同一基板内に形成されることとなり、その結果、多層基板の作製が困難になるとともに、多層基板作製時の歩留まりが低下し、さらには、多層基板のサイズが大きくなってしまっていた。
そこで、本発明者らは、上記課題を解決すべく鋭意検討を行い、本発明を完成した。
すなわち、第一の本発明のＩＣチップ実装用基板は、基板の両面に導体回路と絶縁層とが積層形成されるとともに、光学素子が実装され、光信号伝送用光路が形成されたＩＣチップ実装用基板であって、
上記光学素子の外周に接するように、光学素子封止層が形成されていることを特徴とする 。
第一の本発明のＩＣチップ実装用基板において、上記光信号伝送用光路の上記光学素子に接する部分には、空隙部が形成されていることが望ましい。
また、上記光学素子封止層は、樹脂からなるものであることが望ましい。
第二の本発明のＩＣチップ実装用基板は、基板の両面に導体回路と絶縁層とが積層形成されるとともに、光学素子が実装され、光信号伝送用光路が形成されたＩＣチップ実装用基板であって、
少なくとも上記光学素子を覆うように、キャップ部材が取り付けられていることを特徴とする。
第二のＩＣチップ実装用基板において、上記キャップ部材は、樹脂または半田により接着固定されていることが望ましい。
また、第一または第二の本発明のＩＣチップ実装用基板において、上記光学素子は、受光素子および／または発光素子であることが望ましい。
また、第三の本発明の光通信用デバイスは、基板の少なくとも片面に導体回路と絶縁層とが積層形成されるとともに、光導波路が形成され、さらに、光信号伝送用光路が形成されたマザーボード用基板に、光学素子を実装したＩＣチップ実装用基板が実装された光通信用デバイスであって、
上記ＩＣチップ実装用基板の外周に接するように、ＩＣチップ実装用基板封止層が形成されていることを特徴とする。
第三の本発明の光通信用デバイスにおいて、上記光信号伝送用光路の上記ＩＣチップ実装用基板に接する部分には、空隙部が形成されていることが望ましい。
また、上記ＩＣチップ実装用基板封止層は、樹脂からなるものであることが望ましい。
第四の本発明の光通信用デバイスは、基板の少なくとも片面に導体回路と絶縁層とが積層形成されるとともに、光導波路が形成され、さらに、光信号伝送用光路が形成されたマザーボード用基板に、光学素子を実装したＩＣチップ実装用基板が実装された光通信用デバイスであって、
少なくとも上記ＩＣチップ実装用基板を覆うように、キャップ部材が取り付けられていることを特徴とする。
第四の本発明の光通信用デバイスにおいて、上記キャップ部材は、樹脂または半田により接着固定されていることが望ましい。
第一の本発明のＩＣチップ実装用基板では、光学素子の外周に接するように、光学素子封止層が形成されているため、光学素子と光学素子実装面との間に外部に開放した隙間が存在しておらず、光信号伝送用光路内にゴミや異物等が入り込むことがなく、そのため、このゴミ等の存在に起因して、光信号の伝送が阻害されることもない。
従って、第一の本発明のＩＣチップ実装用基板は、信頼性に優れることとなる。
また、第二の本発明のＩＣチップ実装用基板では、少なくとも光学素子を覆うように、キャップ部材が取り付けられているため、光学素子と光学素子実装面との間に外部に開放した隙間が存在しておらず、光信号伝送用光路内にゴミや異物等が入り込むことがなく、そのため、このゴミ等の存在に起因して、光信号の伝送が阻害されることもない。
従って、第二の本発明のＩＣチップ実装用基板は、信頼性に優れることとなる。
第一および第二の本発明のＩＣチップ実装用基板は、いわゆるパッケージ基板として機能 するため、導体回路は基本的にファインパターンで形成されることとなり、小サイズ化、および、歩留まりの向上を図ることができる。
また、光学素子が実装されるとともに、光信号伝送用光路が形成されているため、上記光信号伝送用光路を介して、上記光学素子の入出力信号を伝送することができる。また、該ＩＣチップ実装用基板にＩＣチップを実装した場合、ＩＣチップと光学素子との距離が短く、電気信号伝送の信頼性に優れる。
第三の本発明の光通信用デバイスでは、ＩＣチップ実装用基板の外周に接するように、ＩＣチップ実装用基板封止層が形成されているため、ＩＣチップ実装用基板と該ＩＣチップ実装用基板を実装する面との間に外部に開放した隙間が存在しておらず、光信号伝送用光路内にゴミや異物等が入り込むことがなく、そのため、このゴミ等の存在に起因して、光信号の伝送が阻害されることもない。
従って、第三の本発明の光通信用デバイスは、信頼性に優れることとなる。
また、第四の本発明の光通信用デバイスでは、ＩＣチップ実装用基板を覆うように、キャップ部材が取り付けられているため、ＩＣチップ実装用基板と該ＩＣチップ実装用基板を実装する面との間に外部に開放した隙間が存在しておらず、光信号伝送用光路内にゴミや異物等が入り込むことがなく、そのため、このゴミ等の存在に起因して、光信号の伝送が阻害されることもない。
従って、第四の本発明の光通信用デバイスは、信頼性に優れることとなる。
また、第三または第四の本発明の光通信用デバイスでは、光通信に必要な電子部品や光学素子をマザーボード用基板に実装して一体化することができるため、光通信用端末機器の薄型化、小型化に寄与することができる。
まず、本発明のＩＣチップ実装用基板について説明する。
第一の本発明のＩＣチップ実装用基板は、基板の両面に導体回路と絶縁層とが積層形成されるとともに、光学素子が実装され、光信号伝送用光路が形成されたＩＣチップ実装用基板であって、
上記光学素子の外周に接するように、光学素子封止層が形成されていることを特徴とする。
第一の本発明のＩＣチップ実装用基板では、光学素子の外周に接するように、光学素子封止層が形成されているため、光学素子と光学素子実装面との間に外部に開放した隙間が存在しておらず、光信号伝送用光路内にゴミや異物等が入り込むことがなく、そのため、このゴミ等の存在に起因して、光信号の伝送が阻害されることもない。
従って、第一の本発明のＩＣチップ実装用基板は、信頼性に優れることとなる。
第一の本発明のＩＣチップ実装用基板は、いわゆるパッケージ基板として機能するため、導体回路は基本的にファインパターンで形成されることとなり、小サイズ化、および、歩留まりの向上を図ることができる。
また、光学素子が実装されるとともに、光信号伝送用光路が形成されているため、上記光信号伝送用光路を介して、上記光学素子の入出力信号を伝送することができる。また、該ＩＣチップ実装用基板にＩＣチップを実装した場合、ＩＣチップと光学素子との距離が短く、電気信号伝送の信頼性に優れる。
また、第一の本発明のＩＣチップ実装用基板では、通常、その両面に導体回路と絶縁層とが積層形成された基板の最外層にソルダーレジスト層が形成されている。
本明細書においては、以下、最外層にソルダーレジスト層が形成された実施形態のＩＣチ ップ実装用基板について説明する。なお、上記ソルダーレジスト層は必ずしも形成されていなくてもよい。
第一の本発明のＩＣチップ実装用基板において、上述したように、最外層にソルダーレジスト層が形成されている場合には、該ソルダーレジスト層上に、光学素子の外周に接するように光学素子封止層が形成されており、光学素子の下側の隙間（光学素子の下面とソルダーレジスト層の表面との隙間）が、外部に開放しないように構成されている。
上記光学素子封止層の材料としては、例えば、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂とを含む樹脂複合体等を用いることができる。
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂、ポリフェニレン樹脂、フッ素樹脂等が挙げられる。
上記エポキシ樹脂の具体例としては、例えば、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂や、ジシクロペンタジエン変成した脂環式エポキシ樹脂等が挙げられる。
上記感光性樹脂としては、例えば、アクリル樹脂等が挙げられる。
また、上記熱硬化性樹脂の一部に感光性基が付与された樹脂としては、例えば、上記した熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフォン（ＰＰＳ）ポリフェニレンサルファイド（ＰＰＥＳ）、ポリフェニレンエーテル（ＰＰＥ）ポリエーテルイミド（ＰＩ）等が挙げられる。
また、上記光学素子封止層には、粒子が含まれていることが望ましい。粒子が含まれている場合、粒子径や配合量を調整することにより、光学素子封止層を形成するための樹脂組成物のチキソ比を調整し、樹脂組成物を光学素子の外周に塗布するのに適した特性を付与することができる。
また、粒子が配合されている場合、その配合量によって熱膨張係数を調整することができるため、光学素子封止層とＩＣチップ実装用基板や光学素子との間で熱膨張係数の整合を図ることができる。
上記粒子としては、例えば、無機粒子、樹脂粒子、金属粒子等が挙げられる。
上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物、チタニア等のチタン化合物等が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。また、少なくとも２種類の無機材料を混合、溶融した混合組成の粒子であってもよい。
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、具体的には、例えば、アミノ樹脂（メラミン樹脂、尿素樹脂、グアナミン樹脂等）、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイミド−トリアジン樹脂等からなるものが挙げられる。これらは、単独で用いてもよく、２種以上併用してもよい。
上記金属粒子としては、例えば、金、銀、銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケル、鉄、鉛等が挙げられる。これらは、単独で用いてもよく、２種以上併用してもよい。
また、上記金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていることが望ましい。
また、光学素子封止層は、ＩＣチップ実装用基板の反りに適応することができるよう低応力のものが望ましい。
上記光学素子封止層を形成する場合、材料となる樹脂組成物の粘度は、その下限が１００Ｐａ・ｓで、その上限が１０００Ｐａ・ｓであることが望ましい。
１００Ｐａ・ｓ未満では、樹脂組成物の流動性がよすぎるため、光学素子の周囲の所望の箇所のみを封止することができない場合があり、１０００Ｐａ・ｓを超えると、樹脂組成物が硬すぎて外周部に密着せず、完全に封止できない箇所が発生する場合があるからである。より望ましい下限は２００Ｐａ・ｓであり、より望ましい上限は５００Ｐａ・ｓである。
なお、上記粘度は、ＢＨ型粘度計により測定することができる。
上記粒子が上記光学素子封止層に含まれている場合、該粒子の配合量の下限は７０重量％が望ましく、上限は８５重量％が望ましい。粒子の配合量が７０重量％未満であると、上述した望ましい粘度（１００Ｐａ・ｓ）にすることが困難であり、粒子の配合量が８５重量％を超えると、樹脂組成物が硬すぎて外周部に密着せず、完全に封止できない箇所が発生する場合があるからである。
上記粒子が上記光学素子封止層に含まれている場合、該粒子は、粒子径が１〜５００μｍであるか、平均粒子径が１０〜１００μｍであることが望ましく、両範囲を満足していることがより望ましい。なお、粒子径とは、粒子の一番長い部分の長さをいう。
上記粒子径が１μｍ未満では、樹脂組成物の流動性がよくなりすぎることがあり、上記平均粒子径が１００μｍを超えると粘度が安定しなくなることがある。
また、上記光学素子封止層を形成する場合、材料となる樹脂組成物のチキソ比は、その下限が１．５で、その上限が５．０であることが望ましい。１．５未満では、樹脂組成物の流動性がよすぎることがあり、５．０を超えると、樹脂組成物が乾燥しすぎた状態となり、樹脂ペーストとして使用することができない場合がある。
より望ましい下限は１．５であり、より望ましい上限は３．０である。この範囲であれば樹脂ペーストとして塗布するのに特に適しているからである。
なお、上記チキソ比は、ＢＨ型粘度計により測定することができる。
上記光学素子封止層の形成は、未硬化の樹脂組成物をポッティングし、その後、硬化処理を施すこと等により行うことができる。
なお、ポッティングにより上記光学素子封止層を形成する場合、該光学素子封止層は、光学素子の外周に接するように形成されてさえいれば、光学素子を覆うように形成されていてもよい。
また、第一の本発明のＩＣチップ実装用基板には、通常、光学素子を実装した面と同一面側にＩＣチップが実装されることとなるため、上記光学素子封止層は、ＩＣチップを実装した後、該ＩＣチップと上記光学素子とを一体的に覆うように形成されていてもよい。
また、第一の本発明のＩＣチップ実装用基板においては、上記光学素子の下面と上記ソルダーレジスト層の表面との隙間、より具体的には上記光信号伝送用光路の上記光学素子に 接する部分には、空隙部が形成されていることが望ましい。
換言すれば、上記光信号伝送用光路の上記光学素子に接する部分には、光学素子封止層が形成されていないことが望ましい。
以下、その理由を簡単に説明しておく。
第一の理由は、光学素子の下面とソルダーレジスト層の表面との隙間全体に光学素子封止層を形成した場合、該光学素子封止層の透過率が低い場合には、光信号の高速伝送が困難であり、特に、熱膨張係数を調整すべく粒子を配合した場合には、樹脂成分の透過率が９０％／ｍｍ以上であっても、光学素子封止層の透過率は、７５〜８５％／ｍｍ程度まで低下することとなるため、光信号の高速伝送がより困難であるからである。
また、光学素子封止層の屈折率が、温度によって変化することがあり、使用時に光学素子封止層の屈折率が変化した場合、光信号の伝送能が低下する場合があるからである。
また、光学素子の下面とソルダーレジスト層の表面との隙間全体に光学素子封止層を形成した場合、該光学素子封止層の中央部にボイド（空隙）が発生しやすく、その大きさは通常一定ではない。このように光学素子封止層内に、ボイドができたり、できなかったりする場合があり、さらに、できたボイドの大きさが異なる場合、光信号はボイドの部分で屈折するため、光信号を常に所定の方向へ伝送することが難しく、光信号の伝送損失が大きくなったり、光信号を伝送することができなくなる場合があるからである。
第二の理由は、第一の本発明のＩＣチップ実装用基板においては、後述するように、伝送光の広がりを抑え、より確実に光信号を伝送することができるため、光学素子や光信号伝送用光路にマイクロレンズが配設されていてもよく、このようにマイクロレンズを配設する場合、上記光信号伝送用光路の上記光学素子に接する部分には、空隙部が形成されていることが特に望ましいからである。
というのは、一般にマイクロレンズを使用して光を集光させる場合、マイクロレンズの屈折率とその周囲の屈折率との差が大きいほど、集光距離を短くすることができる。そして、マイクロレンズが樹脂製の場合、屈折率は概ね１．４〜１．６程度であり、マイクロレンズがガラス製の場合、その屈折率は概ね１．８程度である。従って、マイクロレンズの屈折率と、その周囲の屈折率との差を大きくするとの観点から、上記光信号伝送用光路の上記光学素子に接する部分には、光学素子封止層が形成されているよりも、空隙部であること（例えば、屈折率１．０の空気層であること）のほうが望ましいのである。
また、マイクロレンズの屈折率とその周囲の屈折率との差が小さい場合には、伝送光を集光させるため、マイクロレンズの曲率半径を小さくする必要が生じることとなるが、マイクロレンズの曲率半径を大きくした場合には、その形成位置の許容値が小さくなり、少しの位置ズレで伝送損失が大きくなってしまう。これに対し、上述したように、マイクロレンズの屈折率とその周囲の屈折率との差を大きくした場合（すなわち、上記光信号伝送用光路の上記光学素子に接する部分に空隙部を形成した場合）には、マイクロレンズの曲率半径が小さくても、伝送光を集光させることができるため、マイクロレンズの形成位置の許容値が大きくなり、伝送損失を小さくすることができる。
上記未硬化の樹脂組成物が、上記光学素子と上記ソルダーレジスト層との隙間に流入しないようにする方法としては、例えば、上述したような光学素子封止層を形成する際に用いる樹脂組成物の粘度を所定の粘度にする方法や、上記光学素子と上記ソルダーレジスト層との隙間の距離よりも粒子径が大きな粒子を配合する方法、上記光学素子の外周の直下付近のソルダーレジスト層表面に、予め、上記隙間への未硬化の樹脂組成物の流入を防ぐことができる表面処理を施しておく方法等が挙げられる。
上記未硬化の樹脂組成物の粘度を高くする方法としては、例えば、樹脂組成物に配合する 粒子の配合量を多くする方法等が挙げられる。
また、上記光学素子と上記ソルダーレジスト層との隙間の距離よりも粒子径が大きな粒子を配合する場合には、上記隙間の距離は通常３０〜１００μｍ程度であり、フリップチップ実装タイプの光学素子を用いる場合の上記隙間の距離は５０μｍ程度が一般的であることを考慮して適宜決定すればよい。
また、上記ソルダーレジスト層表面の所定の部分に予め施しておく上記表面処理としては、例えば、撥水コート等が挙げられる。
また、上記光学素子封止層の形成に特に適した樹脂について検討を行ったところ、下記のような結果が得られた。
すなわち、スペーサによりその間隙が５０μｍまたは３００μｍとなるように配置した２枚のガラス板の端部にディスペンサーで樹脂組成物Ａ〜Ｃのそれぞれを塗布し、該樹脂組成物を硬化後、２枚のガラス板の端部からガラス板の間隙に入り込んだ距離を、このガラス板をクロスカットすることにより観察し、上記入り込んだ距離で、樹脂組成物の流動性を評価した。
なお、樹脂Ａとしてはエポキシ系の樹脂成分に粒子径１〜１００μｍ、平均粒子径２５μｍのシリカ粒子を７５重量％配合した粘度２３５Ｐａ・ｓ、チキソ比１．７の樹脂組成物を用い、樹脂Ｂとしてはエポキシ系の樹脂成分に、最大粒子径３０μｍ以下の粒子を配合した粘度１２Ｐａ・ｓ、チキソ比１．１の樹脂組成物（九州松下電器社製、ＣＣＮ８００Ｄ）を用い、樹脂Ｃとしてはエポキシ系の樹脂成分に、最大粒子径２０μｍ以下の粒子を配合した粘度８Ｐａ・ｓ、チキソ比１．３の樹脂組成物（九州松下電器社製、ＥＰＡ５２１Ｄ）を用いた。
その結果、樹脂Ａを用いた場合には、間隙５０μｍでの流動性（ガラス板の間隙に入り込んだ距離）が１．０〜２．０ｍｍで、間隙３００μｍでの流動性が４．０〜５．０ｍｍであった。これに対し、樹脂Ａを用いた場合および樹脂Ｂを用いた場合は、ともに間隙５０μｍでの流動性も間隙３００μｍでの流動性も４０ｍｍ以上であった。
なお、一方（下側）のガラス基板を、その表面にソルダーレジスト層用樹脂組成物（日立化成社製、ＲＰＺ１）からなる層が成形された銅張積層板に代えて、同様の検討を行ったところ、２枚のガラス板を用いた場合と同様の結果が得られた。
これらのことからも、上述した特性を有する樹脂組成物が光学素子封止層として特に適していることが明らかとなった。
なお、本発明のＩＣチップ実装用基板においては、上述したように、光信号伝送用光路の光学素子に接する部分には、空隙部が形成され、光学素子封止層が形成されていないことが望ましいが、場合によっては、光信号伝送用光路の上記光学素子に接する部分に光学素子封止層が形成されていることになってもよい。
第一の本発明のＩＣチップ実装用基板では、基板および絶縁層を貫通し、さらに、ソルダーレジスト層が形成されている場合には、該ソルダーレジスト層をも貫通する光信号伝送用光路が配設されている。
このようなＩＣチップ実装用基板では、上記光信号伝送用光路を介して、光信号の伝送を行うことができる。
また、上記ＩＣチップ実装用基板では、その一の面側の最外層等に光学素子を実装し、他の面側に別の光学部品（例えば、光導波路等）を実装したマザーボード用基板等の外部基板と半田等を介して接続することにより、本発明のＩＣチップ実装用基板に実装した光学素子と上記外部基板に実装した光学部品との間の情報の授受を、光信号伝送用光路を介して光信号により行うことができる。
上記光信号伝送用光路の具体的な形態としては、一括貫通孔構造や、個別貫通孔構造等が挙げられる。これらの具体的な構造については、後に図面を参照しながら説明する。
また、上記光信号伝送用光路は、空隙部のみから構成されていてもよいし、その一部に樹脂組成物が充填されていてもよい。具体的には、例えば、基板および絶縁層を貫通する部分に樹脂組成物が充填され、ソルダーレジスト層を貫通する部分が空隙から構成されている等である。さらには、上記基板、上記絶縁層および上記ソルダーレジスト層を貫通する部分に上記樹脂組成物が充填されていてもよい。
樹脂組成物を充填することにより、ＩＣチップ実装用基板の強度を高めることができるからである。
なお、第一の本発明のＩＣチップ実装用基板では、光信号伝送用光路の基板および絶縁層を貫通する部分に樹脂組成物が充填され、ソルダーレジスト層を貫通する部分が空隙部により構成されていることが望ましい。通常、基板や絶縁層は樹脂との密着性が高く、ソルダーレジスト層は樹脂との密着性が低いからである。また、後述するようにソルダーレジスト層を貫通する部分には、マイクロレンズが配設されていてもよい。
また、上述したように、上記光信号伝送用光路の上記光学素子と接する部分には、空隙部が形成されていることが望ましい。
上記樹脂組成物の樹脂成分としては、通信波長帯での吸収が少ないものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂等が挙げられる。
具体的には、例えば、エポキシ樹脂、ＵＶ硬化性エポキシ樹脂、ポリオレフィン系樹脂、ＰＭＭＡ（ポリメチルメタクリレート）、重水素化ＰＭＭＡ、重水素フッ素化ＰＭＭＡ等のアクリル樹脂、フッ素化ポリイミド等のポリイミド樹脂、重水素化シリコーン樹脂等のシリコーン樹脂、ベンゾシクロブテンから製造されるポリマー等が挙げられる。
また、上記樹脂組成物には、上記樹脂成分以外に、例えば、樹脂粒子、無機粒子、金属粒子等の粒子が含まれていてもよい。これらの粒子を含ませることにより光信号伝送用光路と、基板、絶縁層、ソルダーレジスト層等との間で熱膨張係数の整合を図ることができ、また、粒子の種類によっては難燃性を付与することもできる。
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等が挙げられる。
具体的には、例えば、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等の熱硬化性樹脂；これらの熱硬化性樹脂の熱硬化基（例えば、エポキシ樹脂におけるエポキシ基）にメタクリル酸やアクリル酸等を反応させ、アクリル基を付与した樹脂；フェノキシ樹脂、ポリエーテルスルフォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルホン（ＰＰＳ）、ポリフェニレンサルファイド（ＰＰＥＳ）、ポリフェニルエーテル（ＰＰＥ）、ポリエーテルイミド（ＰＩ）等の熱可塑性樹脂；アクリル樹脂等の感光性樹脂等が挙げられる。
また、上記熱硬化性樹脂と上記熱可塑性樹脂との樹脂複合体や、上記アクリル基を付与した樹脂や上記感光性樹脂と上記熱可塑性樹脂との樹脂複合体を用いることもできる。
また、上記樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。
また、上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物、チタニア等のチタン化合物等が挙げられる。また、上記無機粒子として、リンやリン化合物からなるものを用いることもできる。 また、少なくとも２種類の無機材料を混合、溶融した混合組成の粒子であってもよい。
上記金属粒子としては、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ｐｔ、Ｆｅ、Ｚｎ、Ｐｂ、Ａｌ、Ｍｇ、Ｃａ等が挙げられる。
これらの樹脂粒子、無機粒子および金属粒子の粒子は、それぞれ単独で用いても良いし、２種以上併用してもよい。
また、上記粒子の形状は特に限定されず、例えば、球状、楕円球状、破砕状、多面体状等が挙げられる。これらのなかでは、球状、または、楕円球状が望ましい。粒子に角がないため、光信号伝送用光路に充填された樹脂組成物にクラック等がより発生しにくいからである。
また、上記粒子の粒径（粒子の一番長い部分の長さ）は、通信波長より短いことが望ましい。粒径が通信波長より長いと、場合によっては、光信号の伝送を阻害することがあるからである。
また、上記粒子の平均粒径の下限は０．０１μｍが望ましく、０．１μｍがより望ましく、０．２μｍが特に望ましい。一方、上記粒子の平均粒径の上限は０．８μｍが望ましく、０．６μｍがより望ましい。この粒径の範囲であれば、２種類以上の異なる粒径の粒子を含有してもよい。なお、本明細書において、粒径とは、粒子の一番長い部分の長さをいう。
上記樹脂組成物が含有する粒子の配合量の下限は１０重量％が望ましく、上限は５０重量％が望ましい。粒子の配合量が１０重量％未満であると、粒子を配合させる効果が得られないことがあり、粒子の配合量が５０重量％を超えると、光信号伝送用光路内に充填しづらくなるからである。より望ましい上記粒子の配合量の下限は２０重量％であり、より望ましい上記粒子の配合量の上限は４０重量％である。
また、第一の本発明のＩＣチップ実装用基板においては、上記光信号伝送用光路の基板および絶縁層を貫通する部分に樹脂組成物が充填されている場合、上記光信号伝送用光路のうち、上記ソルダーレジスト層を貫通する部分の断面の径は、上記基板および上記絶縁層に形成された部分の断面の径よりも小さくてもよい。
ソルダーレジスト層を貫通する部分の断面の径が、基板および絶縁層を貫通する部分の断面の径よりも小さい場合、光信号伝送用光路の絶縁層を貫通する部分と、樹脂組成物との境界部分が、上記ソルダーレジスト層の一部で覆い隠された状態となり、上記境界部分および上記樹脂組成物の外縁付近は、上記ソルダーレジスト層により接着されることとなり、その結果、上記樹脂組成物と上記基板および上記絶縁層との間での剥離やクラックが発生しにくくなり、信頼性に優れることとなるからである。
また、上記光信号伝送用光路のソルダーレジスト層を貫通する部分の断面の径の具体的な大きさは、上記基板および上記絶縁層に形成された部分の断面の径よりも小さければ特に限定されず、ＩＣチップ実装用基板の設計に応じて適宜選択すればよいが、通常、５０〜４９０μｍ程度であることが望ましい。
また、上記光信号伝送用光路の壁面には、導体層が形成されていてもよい。
上記導体層を形成することにより、光信号伝送用光路の壁面での光の乱反射を低減し、光信号の伝送性を向上させることができる。上記導体層は、１層から形成されていてもよく、２層以上から構成されていてもよい。
上記導体層の材料としては、例えば、銅、ニッケル、クロム、チタン、貴金属等が挙げられる。
また、上記導体層は、場合によっては、スルーホールとしての役目、すなわち、基板を挟 んだ導体回路間や、基板と絶縁層とを挟んだ導体回路間を電気的に接続する役目を果たすことができる。
また、上記導体層は、光沢を有する金属（例えば、金、銀、ニッケル、白金、アルミニウム、ロジウム等）により形成されていてもよい。このような光沢を有する金属からなる導体層が形成されている場合、光信号が、光信号伝送用光路の壁面で好適に反射されることとなり、信号強度の減衰等が発生しにくくなるからである。
さらに、導体層の表面自体をエッチング処理等により粗化面としてもよい。
また、上記導体層の上に、さらに、スズ、チタン、亜鉛等からなる被覆層や粗化層を設けてもよい。上記被覆層や粗化層を設けることにより、光の乱反射をより低減し、光信号の伝送性を向上させたり、光信号伝送用光路と、基板や絶縁層との密着性を向上させたりすることができる。
また、上記樹脂組成物が充填された光信号伝送用光路の基板および絶縁層を貫通する部分や上記導体層は、基板や絶縁層と粗化面を介して接していてもよい。上記光信号伝送用光路等が、粗化面を介して接している場合には、基板や絶縁層との密着性に優れ、光信号伝送用光路等の剥離がより発生しにくいからである。
第一の本発明のＩＣチップ実装用基板には、受光素子や発光素子等の光学素子が実装されている。
上記受光素子としては、例えば、ＰＤ（フォトダイオード）、ＡＰＤ（アバランシェフォトダイオード）等が挙げられる。
これらは、上記ＩＣチップ実装用基板の構成や、要求特性等を考慮して適宜使い分ければよい。
上記受光素子の材料としては、Ｓｉ、Ｇｅ、ＩｎＧａＡｓ等が挙げられる。
これらのなかでは、受光感度に優れる点からＩｎＧａＡｓが望ましい。
上記発光素子としては、例えば、ＬＤ（半導体レーザ）、ＤＦＢ−ＬＤ（分布帰還型−半導体レーザ）、ＬＥＤ（発光ダイオード）、インフラ型または酸化狭窄型のＶＣＳＥＬ（面発光半導体レーザ）等が挙げられる。
これらは、上記ＩＣチップ実装用基板の構成や要求特性等を考慮して適宜使い分ければよい。
上記発光素子の材料としては、ガリウム、砒素およびリンの化合物（ＧａＡｓＰ）、ガリウム、アルミニウムおよび砒素の化合物（ＧａＡｌＡｓ）、ガリウムおよび砒素の化合物（ＧａＡｓ）、インジウム、ガリウムおよび砒素の化合物（ＩｎＧａＡｓ）、インジウム、ガリウム、砒素およびリンの化合物（ＩｎＧａＡｓＰ）等が挙げられる。
これらは、通信波長を考慮して使い分ければよく、例えば、通信波長が０．８５μｍ帯の場合にはＧａＡｌＡｓを使用することができ、通信波長が１．３μｍ帯や１．５５μｍ帯の場合には、ＩｎＧａＡｓやＩｎＧａＡｓＰを使用することができる。
なお、これらの発光素子および受光素子のそれぞれは、マルチチャンネルのアレイ素子であってもよい。
上記光学素子の実装位置は、上記ＩＣチップ実装用基板の表面であることが望ましい。上述したように、光学素子がＩＣチップ実装用基板の表面に実装されている場合は、一の光学素子に不都合が発生した際に、その光学素子のみを取り替えればよいからである。
また、上記ＩＣチップ実装用基板の表面には、コンデンサ等の電子部品も実装されていることが望ましい。上記光学素子の場合と同様、不都合の発生した部品のみを取り替えることができるからである。
また、上記ＩＣチップ実装用基板においては、上記光信号伝送用光路にマイクロレンズが配設されていてもよい。
マイクロレンズを配設することにより、伝送光を集光させることができ、光信号の伝送損失を抑えることができるからである。
具体的には、例えば、光信号伝送用光路の基板、絶縁層およびソルダーレジスト層を貫通する部分に樹脂組成物が充填されている場合には、該樹脂組成物の端部に、直接または接着剤を介してマイクロレンズが配設されていてよく、また、光信号伝送用光路の基板および絶縁層を貫通する部分に樹脂組成物が充填され、ソルダーレジスト層が空隙を貫通する部分に樹脂組成物が充填されていない場合には、樹脂組成物の端部であって、上記光信号伝送用光路のソルダーレジスト層を貫通する部分にマイクロレンズが配設されていてもよい。
また、実装された受光素子の受光部や、発光素子の発光部にマイクロレンズが配設されていてもよい。
上記マイクロレンズとしては特に限定されず、光学レンズに使用されているものが挙げられ、その材質の具体例としては、光学ガラス、光学レンズ用樹脂等が挙げられる。上記光学レンズ用樹脂としては、例えば、アクリル樹脂、エポキシ樹脂等の上記光信号伝送用光路に充填する樹脂組成物として説明したポリマー材料と同様の材料等が挙げられる。
上記マイクロレンズの屈折率は特に限定されず、上記光信号伝送用光路内に充填される上記樹脂組成物の屈折率と同一であってもよく、大きくてもよい。
上記マイクロレンズの屈折率が上記光信号伝送用光路の屈折率と同一である場合には、両者の界面で光信号の反射が発生しないため、より確実に光信号の伝送を行うことができ、上記マイクロレンズの屈折率が上記光信号伝送用光路の屈折率より大きい場合には、所望の方向に光信号をより集光させることができるため、より確実に光信号の伝送を行うことができる。
また、上記マイクロレンズの形状としては、例えば、片面にのみ凸面を有する凸形状レンズ等が挙げられ、この場合、上記レンズの凸面の曲率半径は、光信号伝送用光路の設計等を考慮して適宜選択すればよい。具体的には、例えば、焦点距離を長くする必要があるときには、曲率半径を小さくすることが望ましく、焦点距離を短くする必要があるときには、曲率半径を大きくすることが望ましい。但し、上述したように、マイクロレンズの形成位置の許容値を大きくするとの観点からは、マイクロレンズの曲率半径は小さいことが望ましい。
なお、上記マイクロレンズの形状は、凸形状レンズに限定されるわけではなく、光信号を所望の方向に集光することができる形状であればよい。
上記マイクロレンズは、その通信波長光の透過率が７０％以上であることが望ましい。
通信波長光の透過率が７０％未満では、光信号の損失が大きく、光信号の伝送性の低下に繋がることがあるからである。上記透過率は、９０％以上であることがより望ましい。
なお、本明細書において、通信波長光の透過率とは、長さ１ｍｍあたりの通信波長光の透過率をいう。具体的には、例えば、強さＩ１の光がマイクロレンズに入射し、該マイクロレンズを１ｍｍ通過して出てきたとした際に、出てきた光の強さがＩ２である場合に下記式（１）により算出される値である。
透過率（％）＝（Ｉ２／Ｉ１）×１００・・・（１）
なお、上記透過率とは、２５〜３０℃で測定した透過率をいう。
また、上記マイクロレンズには、樹脂粒子、無機粒子、金属粒子等の粒子が含まれていてもよい。
粒子を含ませることにより、マイクロレンズの強度が向上し、形状がより確実に維持されることとなるとともに、上記ＩＣチップ実装用基板や上記多層プリント配線板との間で熱膨張係数を整合させることができ、熱膨張係数の差に起因したクラック等がより発生しにくくなるからである。
上記マイクロレンズに粒子が含まれている場合、該マイクロレンズの樹脂成分の屈折率と、上記粒子の屈折率とは同程度であることが望ましい。そのため、マイクロレンズに含まれる粒子は、屈折率の異なる２種類以上の粒子を混ぜ合わせて、粒子の屈折率が樹脂成分の屈折率と同程度になるようにしたものであることが望ましい。
具体的には、例えば、樹脂成分が屈折率１．５３のエポキシ樹脂である場合、マイクロレンズに含まれる粒子は、屈折率が１．４６のシリカ粒子と屈折率が２．６５のチタニア粒子とを混ぜ合わせて、溶解して粒子としたもの等が望ましい。
なお、粒子を混ぜ合わせる方法としては、混練する方法、２種類以上の粒子を溶かして混ぜ合わせた後、粒子状にする方法等が挙げられる。
なお、上記粒子の具体例としては、上記樹脂組成物に添加される粒子と同様のもの等が挙げられる。
また、上記粒子の形状は特に限定されず、例えば、球状、楕円球状、破砕状、多面体状等が挙げられる。これらのなかでは、球状、または、楕円球状が望ましい。球状や楕円球状の粒子には角がないため、マイクロレンズにクラック等がより発生しにくいからである。さらに、上記粒子の形状が球状または楕円球状である場合には、該粒子で光が反射しにくく、光信号の損失が低減されることとなる。
また、上記粒子の粒径（粒子の最大長さ）は特に限定されないが、その上限は０．８μｍ、その下限は０．０１μｍが望ましい。
上記マイクロレンズは、通常、インクジェット装置やディスペンサーを用いて配設されることとなるが、インクジェット装置の塗布ノズルの内径や、ディスペンサーのノズル内径寸法は、２０μｍが現在の最小寸法であり、粒径が上記範囲にある場合には、ノズルが詰まることなく、塗布することができるからである。
また、上記粒径の下限は０．１μｍであることがより望ましい。
上記粒径が、この範囲にあることはインクジェット装置やディスペンサー等による塗布での粘度の安定性や、塗布量のバラツキの観点からより望ましいからである。
上記マイクロレンズに含まれる粒子の配合量の望ましい下限は５重量％であり、より望ましい下限は１０重量％である。一方、上記粒子の配合量の望ましい上限は６０重量％であり、より望ましい上限は５０重量％である。粒子の配合量が５重量％未満であると、粒子を配合させる効果が得られないことがあり、粒子の配合量が６０重量％を超えると、光信号の伝送が阻害されることがあるからである。
また、上記マイクロレンズは、樹脂組成物の端部に直接されていてもよいし、光学接着剤を介して配設されていてもよい。
上記光学接着剤としては特に限定されず、エポキシ樹脂系、アクリル樹脂系、シリコーン樹脂系等の光学接着剤を用いることができる。
上記光学接着剤の特性は、粘度：０．２〜１．０Ｐａ・ｓ、屈折率：１．４〜１．６、光透過率：８０％／ｍｍ以上、熱膨張係数（ＣＴＥ）：４．０×１０−５〜９．０×１０−５（／℃）であることが望ましい。
また、上記光学接着剤の厚さは、５０μｍ以下であることが望ましい。
また、上記マイクロレンズが配設される領域には、表面処理が施されていてもよい。
インクジョット装置等でマイクロレンズを形成するための樹脂を塗布した際に、ソルダーレジスト層を形成するまでの工程条件のバラツキや放置時間に起因するマイクロレンズを配設する部位の濡れ性のバラツキにより、マイクロレンズの形状、特にサグ高さにバラツキが発生しやすいのに対し、撥水コート剤による表面処理等を施すことにより、サグ高さのバラツキを抑えることができる。
上記表面処理としては、例えば、フッ素系ポリマーコーティング剤（表面張力１０〜１２ｍＮ／ｍ）等の撥水コート剤による処理、ＣＦ４プラズマによる撥水処理、Ｏ２プラズマによる親水処理等が挙げられる。
上記表面処理の具体的な方法について簡単に説明しておく。
上記撥水コート剤による処理を行う場合には、まず、ＩＣチップ実装用基板のマイクロレンズを形成する部分に対応する部分が開口したマスクを行い、次に、スプレー塗布やスピンコータでの塗布により撥水コート剤を塗布し、その後、撥水コート剤を自然乾燥させ、さらにマスクを剥がすことにより表面処理を終了する。なお、撥水コート剤層の厚さは、通常、１μｍ程度である。
ここでは、メッシュ版やレジスト形成したマスクを用いればよい。
なお、撥水コート剤による処理を行う場合には、マスクを用いることなく、ソルダーレジスト層の壁面を含む露出面全体に撥水コート剤による処理を施してもよい。ソルダーレジスト層がマイクロレンズを形成する際にダムの効果を果たすこととなるからである。
また、上記ＣＦ４プラズマによる撥水処理を行う場合には、まず、ＩＣチップ実装用基板のマイクロレンズを形成する部分に対応する部分が開口したマスクを行い、次に、ＣＦ４プラズマ処理を行い、さらにマスクを剥がすことにより表面処理を終了する。
ここでは、レジスト形成したマスクを用いればよい。
また、上記Ｏ２プラズマによる親水処理を行う場合には、まず、ＩＣチップ実装用基板のマイクロレンズを形成する部分に対応する部分が開口したマスクを行い、次に、Ｏ２プラズマ処理を行い、さらにマスクを剥がすことにより表面処理を終了する。
ここでは、メタル版やレジスト形成したマスクを用いればよい。
また、上記撥水処理（撥水コート剤による処理含む）と親水処理とを組み合わせて行うことが望ましい。
なお、本明細書において、マイクロレンズのサグ高さとは、ソルダーレジスト層の表面から突出した部分の高さをいう。なお、ＩＣチップ実装用基板にソルダーレジスト層が形成されない場合には、最外層の表面から突出した部分の高さをいう。
また、本発明のＩＣチップ実装用基板においては、最外層にソルダーレジスト層が形成されているが、このソルダーレジスト層の厚さは、その下限が１０μｍであることが望ましく、１５μｍであることがより望ましい。一方、その上限は、４０μｍであることが望ましく、３０μｍであることがより望ましい。
また、本発明のＩＣチップ実装用基板においては、上記基板を挟んだ導体回路間がスルーホールを介して接続され、上記絶縁層を挟んだ導体回路間がバイアホールを介して接続されていることが望ましい。ＩＣチップ実装用基板の高密度配線を実現しつつ、その小型化を図ることができるからである。
次に第一の本発明のＩＣチップ実装用基板について、図面を参照しながら説明する。
図１（ａ）は、第一の本発明のＩＣチップ実装用基板の一実施形態を模式的に示す断面図であり、（ｂ）は、第一の本発明のＩＣチップ実装用基板の別の一実施形態の一部を模式的に示す部分拡大断面図である。なお、図１（ａ）では、ＩＣチップが実装された状態の ＩＣチップ実装用基板を示す。
図１に示すように、第一の本発明のＩＣチップ実装用基板１２０は、基板１２１の両面に導体回路１２４と絶縁層１２２とが積層形成され、基板１２１を挟んだ導体回路間、および、絶縁層１２２を挟んだ導体回路間は、それぞれ、スルーホール１２９およびバイアホール１２７により電気的に接続されている。また、最外層にはソルダーレジスト層１３４が形成されている。
このＩＣチップ実装用基板１２０では、基板１２１、絶縁層１２２およびソルダーレジスト層１３４を貫通するように光信号伝送用光路１４２が形成されている。
光信号伝送用光路１４２は、基板１２１および絶縁層１２２を貫通する部分に樹脂組成物１４２ａが充填されるとともに、この樹脂組成物１４２ａの周囲に導体層が形成されており、また、ソルダーレジスト層１３４を貫通する部分には、マイクロレンズ１４９が配設されている。
ＩＣチップ実装用基板１２０に実装された光学素子（発光素子１３８および受光素子１３９）の入出力信号は、光信号伝送用光路１４２を介して伝送されることとなる。
なお、光信号伝送用光路のソルダーレジスト層を貫通する部分は、図１に示したように空隙１４２ｂにより形成されていてもよいし、樹脂組成物が充填されていてもよい。また、光信号伝送用光路の基板１２１および絶縁層１２２を貫通する部分の周囲には導体層１４５が形成されていなくてもよく、さらに、導体層１４５は、図１に示すように１層から構成されていてもよいし、２層以上から構成されていてもよい。
ＩＣチップ実装用基板１２０の一の面には、発光部１３８ａおよび受光部１３９ａのそれぞれが光信号伝送用光路１４２に対向するように、発光素子１３８および受光素子１３９が半田接続部１４４を介して表面実装されており、さらに、ＩＣチップ１４０が半田接続部１４３を介して表面実装されている。
また、一の面のソルダーレジスト層１３４上には、発光素子１３８および受光素子１３９のそれぞれの外周に接するように、光学素子封止層１４８が形成されており、発光素子１３８および受光素子１３９の光信号伝送用光路と接する部分には、空隙部が形成されている。従って、光信号伝送用光路の受光素子１３８や受光素子１３９に接する部分には、光学素子封止層１４８が形成されていない。
このような光学素子封止層１４８が形成されることにより、光信号伝送用光路１４２内に、ゴミや異物等が入り込むことがなく、該ゴミや異物等により光信号の伝送が阻害されることもない。
また、ＩＣチップ実装用基板１２０の他の面のソルダーレジスト層１３４には、半田バンプ１３７が形成されている。
このような構成からなるＩＣチップ実装用基板１２０において、光ファイバや光導波路等（図示せず）を介して外部から送られてきた光信号は、光信号伝送用光路１４２を介して受光素子１３９（受光部１３９ａ）で受信した後、受光素子１３９で電気信号に変換され、さらに、半田接続部１４３、１４４、導体回路１２４、バイアホール１２７、スルーホール１２９等を介してＩＣチップ１４０に送られることとなる。
また、ＩＣチップ１４０から送り出された電気信号は、半田接続部１４３、１４４、導体回路１２４、バイアホール１２７、スルーホール１２９等を介して発光素子１３８に送られた後、発光素子１３８で光信号に変換され、発光素子１３８（発光部１３８ａ）から発信した光信号は、光信号伝送用光路１４２を介して外部の光学素子（光ファイバや光導波路等）に送り出されることとなる。
本発明のＩＣチップ実装用基板では、ＩＣチップに近い位置に実装された受光素子および 発光素子において、光／電気信号変換を行うため、電気信号の伝送距離が短く、信号伝送の信頼性に優れ、より高速通信に対応することができる。
また、ＩＣチップ実装用基板１２０では、ソルダーレジスト層１３４に金属めっき層を介して半田バンプ１３７が形成されているため、ＩＣチップから送り出された電気信号は、上述したように光信号に変換された後、光信号伝送用光路１４２等を介して外部に送りだされるだけでなく、半田バンプ１３７を介しても外部基板に送られることとなる。
このように半田バンプが形成されている場合には、上記ＩＣチップ実装用基板をマザーボード用基板等の外部基板と半田バンプを介して接続することができ、この場合には、半田が有するセルフアライメント作用により上記ＩＣチップ実装用基板を所定の位置に配置することができる。
なお、上記セルフアラインメント作用とは、リフロー処理時に半田が自己の有する流動性により半田バンプ形成用開口の中央付近により安定な形状で存在しようとする作用をいい、この作用は、半田がソルダーレジスト層にはじかれるとともに、半田が金属に付く場合には、球形になろうとする表面張力が強く働くために起こるものと考えられる。
このセルフアライメント作用を利用した場合、上記半田バンプを介して、上記ＩＣチップ実装用基板を外部基板に接続する際に、リフロー前には両者に位置ズレが発生していたとしても、リフロー時に上記ＩＣチップ実装用基板が移動し、該ＩＣチップ実装用基板を外部基板上の正確な位置に取り付けることができる。
従って、上記ＩＣチップ実装用基板に実装された受光素子や発光素子と、外部の光学素子とを光信号伝送用光路を介して、光信号の伝送を行う場合に、上記ＩＣチップ実装用基板に実装された受光素子や発光素子の実装位置が正確であれば、上記ＩＣチップ実装用基板と上記外部基板との間で正確な光信号の伝送を行うことができる。
また、本発明のＩＣチップ実装用基板では、図１（ｂ）に部分断面図で示すように、光学素子１３８とソルダーレジスト層との間にダム１５０が形成されていてもよい。上記ダムを形成することより、上記光学素子封止層をソルダーレジスト層上の所望の部分のみに形成することができる。
特に、ポッティングにより光学素子封止層を形成する場合には、光信号伝送用光路内（発光素子１３８の受光部１３８ａの直下）への該光学素子封止層の流入を防止することができるため、ダムが形成されていることが適している。
上記ダムの形成は、例えば、エポキシ樹脂や、シリコーン樹脂等を印刷する、打ち抜きプレス機により枠状に打ち抜かれたり、ルーター加工により枠状に切り出されたりしたガラス−エポキシ基材等を接着剤で接着する等により行うことができる。なお、光学素子とソルダーレジスト層との隙間が、通常５０μｍ程度であることを考慮すると、エポキシ樹脂や、シリコーン樹脂等を印刷することによりダムを形成することが望ましい。
また、上記ダムの形成位置は特に限定されず、ＩＣチップ実装用基板の設計に応じて適宜選択すればよく、例えば、ＩＣチップ実装用基板と光学素子とを接続する半田接続部の内側であって、光信号伝送用光路の外側の位置に形成すればよい（図１（ｂ）参照）。また、ＩＣチップ実装用基板と光学素子との間であって、半田接続部の外側に形成してもよい。さらには、半田接続部の一部が光学素子封止層と接することとなる位置に形成してもよい。
また、上記ダムを形成した場合には、光学素子封止層を形成するための樹脂組成物として、流動性に優れる樹脂組成物を使用することが可能となり、光学素子封止層の形成に適した樹脂組成物の粘度、粒子の最大粒子径や平均粒子径、粒子の含有量、チキソ比の選択の自由度がより向上することとなる。具体的には、従来公知のＩＣチップを封止する樹脂組 成物と同様のものを好適に用いることができるようになる。
また、第一の本発明のＩＣチップ実装用基板において、実装される受光素子や発光素子等の光学素子は、図１に示したような１チャンネルのものに限定されず、マルチチャンネル光学素子であってもよい。
また、マルチチャンネルの光学素子を実装した場合、それに応じた形状の光信号伝送用光路（例えば、一括貫通孔構造の光信号伝送用光路や、個別貫通孔構造の光信号伝送用光路等）を形成する必要がある。以下、マルチチャンネルの光学素子を実装した形態のＩＣチップ実装用基板について図面を参照しながら説明する。
また、第一の本発明のＩＣチップ実装用基板において、形成される光学素子封止層は、樹脂からなるものに限定されるわけではなく、例えば、半田からなるものであってもよい。以下、これについて、図１（ｃ）を参照しながら説明する。
図１（ｃ）は、本発明のＩＣチップ実装用基板の別の一例の一部を模式的に示す部分断面図である。
図１（ｃ）に示すＩＣチップ実装用基板では、図１（ａ）に示したＩＣチップ実装用基板１２０と同様、ソルダーレジスト層上に半田接続部１４４を介して発光素子１３８が表面実装されている。
また、ソルダーレジスト層１３４上には、発光素子１３８の外周に接するように、半田からなる光学素子封止層１７８が形成されている。この半田からなる光学素子封止層１７８は、層間絶縁層１７２上に結成された光学素子封止層形成用パッドに半田接続されている。そのため、ソルダーレジスト層１３４には、光学素子封止層を形成するための開口が設けてある。
また、半田からなる光学素子封止層１７８と接続性の向上を図るため、発光素子１３８の側面の光学素子封止層と接する部分には、金属層が形成されていてもよい。この場合、光学素子封止層１７８により、発光素子１３８の周囲が確実に封止されることとなるからである。なお、金属層は、めっき、蒸着等の方法により形成すればよい。
このように、本発明のＩＣチップ実装用基板では、光学素子封止層が半田からなるものであってもよい。勿論、この場合も、光信号伝送用光路の発光素子（光学素子）に接する部分には、空隙部が形成されていることが望ましい。
また、光学素子封止層として、半田からなるものを用いた場合には、光学素子の周囲を確実にハーメチックシールド（気密封止）することができ、この場合、空隙部には、空気以外の気体（窒素、アルゴン等）が封入されていてもよく、特に、屈折率が空気より小さい（即ち、１．０以下）の気体が封入されていることが望ましい。マイクロレンズにより光信号を集光させるのに特に適しているからである。
図２は、第一の実施形態のＩＣチップ実装用基板の別の一実施形態を模式的に示す断面図である。
図２に示すように、ＩＣチップ実装用基板２２０は、基板２２１の両面に導体回路２２４と絶縁層２２２とが積層形成され、基板２２１を挟んだ導体回路間、および、絶縁層２２２を挟んだ導体回路間は、それぞれ、スルーホール２２９およびバイアホール２２７により電気的に接続されている。また、最外層にはソルダーレジスト層２３４が形成されている。
このＩＣチップ実装用基板２２０では、基板２２１、絶縁層２２２およびソルダーレジスト層２３４を貫通するように光信号伝送用光路２４２が設けられている。
この光信号伝送用光路２４２では、基板２２１および絶縁層２２２を貫通する部分に樹脂組成物２４７が充填されている。 そして、ソルダーレジスト層２３４を貫通する部分の径は、基板２２１および絶縁層２２２を貫通する部分の径よりも小さくなっている。
なお、光信号伝送用光路のソルダーレジスト層を貫通する部分には、樹脂組成物が充填されていてもよい。また、上記樹脂組成物の周囲には、導体層が形成されていてもよい。
ＩＣチップ実装用基板２２０の一の面には、受光部２３９ａ〜２３９ｄのそれぞれが光信号伝送用光路２４２に対向するように、４チャンネルの受光素子２３９が半田接続部２４４を介して表面実装されるとともに、ＩＣチップ２４０が半田接続部２４３を介して表面実装されている。
また、一の面のソルダーレジスト層２３４上には、受光素子２３９の少なくともそれぞれの外周に接するように、光学素子封止層２４８が形成されており、受光素子２３９の光信号伝送用光路と接する部分には、空隙部が形成されている。従って、受光素子２３９の光信号伝送用光路と接する部分には、光学素子封止層２４８が形成されていない。
このような光学素子封止層２４８が形成されることにより、光信号伝送用光路２４２内に、ゴミや異物等が入り込むことがなく、該ゴミや異物等により光信号の伝送が阻害されることもない。
また、ＩＣチップ実装用基板２２０の他の面のソルダーレジスト層２３４には、半田バンプ２３７が形成されている。
従って、４チャンネルの受光素子２３９からの出力信号は、光信号伝送用光路２４２を介して伝送することができる。ここで、光信号伝送用光路２４２は、４チャンネル分の光信号を伝送することができる大きさで、基板２２１、絶縁層２２２およびソルダーレジスト層２３４を貫通するように一括形成されている。
このような光信号伝送用光路２４２の受光素子２３９が実装された側およびその反対側の樹脂組成物２４７の端部であって、ソルダーレジスト層２３４を貫通する部分のそれぞれには４つずつのマイクロレンズレンズ２４９ａ〜２４９ｄ、２４６ａ〜２４６ｄが配設されている。ここで、マイクロレンズ２４９ａ〜２４９ｄ、２４６ａ〜２４６ｄのそれぞれは、受光素子２３９の各チャンネル２３９ａ〜２３９ｄに対応する位置に配置されている。
従って、受光素子２３９への光信号は、マイクロレンズ２４６（２４６ａ〜２４６ｄ）、２４９（２４９ａ〜２４９ｄ）を通過することとなり、このように、光信号伝送用光路２４２のソルダーレジスト層を貫通する部分にマイクロレンズを配設することにより、光信号の伝送損失を抑えることができる。
このような構成からなるＩＣチップ実装用基板２２０において、外部の光学部品（光ファイバや光導波路等）を介して伝送されてきた電気信号は、マイクロレンズ２４６ａ〜２４６ｄ、光信号伝送用光路２４２およびマイクロレンズ２４９ａ〜２４９ｄを介して受光素子２３９（受光部２３９ａ）に伝送され、この受光素子２３９で電気信号に変換された後、半田接続部２４３、導体回路２２４、バイアホール２２７等を介してＩＣチップ２４０に送られ、処理されることとなる。
また、ＩＣチップ実装用基板２２０では、ソルダーレジスト層２３４に金属めっき層を介して半田バンプ２３７が形成されているため、ＩＣチップ２４０と外部基板等との間での電気信号の伝送は、半田バンプ２３７を介しても行うことができる。
このように半田バンプが形成されている場合には、上記ＩＣチップ実装用基板をマザーボード用基板等の外部基板と半田バンプを介して接続することができ、この場合には、半田が有するセルフアライメント作用により上記ＩＣチップ実装用基板を所定の位置に配置することができる。
このように、光学素子として、マルチチャンネルのアレイ素子が実装されたＩＣチップ実装用基板において、マイクロレンズを配設する場合、該マイクロレンズの径は、アレイ素子における各チャンネル間のピッチに応じて適宜決定すればよく、例えば、２５０μｍピッチのアレイ素子を用いる場合には、１００〜２４０μｍが望ましく、１８０〜２３０μｍがより望ましい。１００μｍ未満では、所望の焦点距離を得ることができない場合があり、２４０μｍを超えると隣り合うマイクロレンズ同士が接触してしまい、マイクロレンズを所定の位置に配置することができなくなる場合がある。
また、例えば、５００μｍピッチのアレイ素子を用いる場合には、１００〜４９０μｍが望ましく、１８０〜４８０μｍがより望ましい。１００μｍ未満では、所望の焦点距離を得ることができない場合があり、４９０μｍを超えると隣合うマイクロレンズ同士が接触してしまい、マイクロレンズを所定の位置に配置することができなくなる場合がある。
また、上記一括貫通孔構造の光信号伝送用光路の形状としては、光信号伝送用光路の基板や絶縁層を貫通する部分、および、光信号伝送用光路のソルダーレジスト層を貫通する部分ともに、例えば、円柱、角柱、楕円柱、複数の円柱が並列に並べられ互いに隣り合う円柱の側面の一部が繋がった形状、直線と円弧とで囲まれた底面を有する柱状体等が挙げられる。なお、上記基板や絶縁層を貫通する部分と、上記ソルダーレジスト層を貫通する部分とは、必ずしも同一の形状を有している必要はない。
また、光信号伝送用光路のソルダーレジスト層を貫通する部分の縦断面の形状は、場合によっては、基板および絶縁層側が短辺となる台形状であってもよい。この場合、その短辺の長さが、ソルダーレジスト層を貫通する部分の断面の径となる。
また、第一の実施形態のＩＣチップ実装用基板では、基板と絶縁層と貫通する部分には一括貫通光構造の光信号伝送用光路が形成され、ソルダーレジスト層を貫通する部分は、受光素子の受光部に対応する部分にのみ光信号伝送用光路が形成されていてもよいし、ソルダーレジスト層を貫通する部分にも一括貫通光構造の光信号伝送用光路が形成されていてもよい。
また、上記光信号伝送用光路の形状が、複数の円柱が並列に並べられ、互いに隣り合う円柱の側面の一部が繋がった形状である場合には、その一部に、実際には、光信号伝送用光路として機能しないダミー円柱が形成されていてもよい。
図２に示したような一括貫通孔構造の光信号伝送用光路の大きさは、縦、横のそれぞれが１００μｍ〜５ｍｍであることが望ましい。また、上記光信号伝送用光路の形状が円柱状である場合には、その径が上記範囲にあることが望ましい。
上記断面の径が１００μｍ未満では、光信号の伝送が阻害されることがあり、一方、５ｍｍを超えても、光信号の伝送損失の向上はみられず、上記ＩＣチップ実装用基板の小型化が難しくなる。
なお、基板、絶縁層およびソルダーレジスト層を貫通する光信号伝送用光路において、基板および絶縁層を貫通する部分の断面の径と、ソルダーレジスト層を貫通する部分の断面の径とは、同一であってもよい。
次に、個別貫通孔形状の光信号伝送用光路を有するＩＣチップ実装用基板について説明する。図３は、第一の本発明のＩＣチップ実装用基板の別の一実施形態を模式的に示す断面部である。
図３に示したＩＣチップ実装用基板、すなわち、個別貫通孔構造の光信号伝送用光路を有する実施形態のＩＣチップ実装用基板は、図２に記載した実施形態のＩＣチップ実装用基板と比べて、光信号伝送用光路の形状が異なる以外はその構成は、同一である。従って、 ここでは、光信号伝送用光路の形状についてのみ詳細に説明することとする。
図３に示すように、ＩＣチップ実装用基板３２０では、基板３２１、絶縁層３２２およびソルダーレジスト層３３４を貫通するように４つの独立した光信号伝送用光路３４２（３４２ａ〜３４２ｄ）が設けられている。
この光信号伝送用光路３４２ａ〜３４２ｄは、基板３２１および絶縁層３２２を貫通する部分に樹脂組成物３４７が充填されている。
そして、ソルダーレジスト層２３４を貫通する部分の断面の径は、基板３２１および絶縁層３２２を貫通する部分の断面の径と同一である。なお、ソルダーレジスト層を貫通する部分の径は、基板および絶縁層を貫通する部分の径よりも小さくてもよい。
ＩＣチップ実装用基板３２０の一の面には、受光部３３９ａ〜３３９ｄのそれぞれが光信号伝送用光路３４２ａ〜３４２ｄのそれぞれに対向するように、４チャンネルの受光素子３３９が半田接続部３４４を介して表面実装されている。そして、受光素子３３９の光信号伝送用光路と接する部分には、空隙部が形成されている。
従って、４チャンネルの受光素子３３９への出力信号は、光信号伝送用光路３４２ａ〜３４２ｄのいずれかを介して伝送することができる。ここで、各光信号伝送用光路は、４チャンネルの受光素子が有する各受光部３３９ａ〜３３９ｄからの光信号を伝送することができるように、個別に独立して形成されている。
なお、光信号伝送用光路のソルダーレジスト層を貫通する部分には、樹脂組成物が充填されていてもよい。また、光信号伝送用光路３４２ａ〜３４２ｄの基板３２１および絶縁層３２２を貫通する部分の周囲には導体層が形成されていてもよい。
また、このような光信号伝送用光路３４２ａ〜３４２ｄの受光素子３３９が実装された側およびその反対側の樹脂組成物３４７の端部であって、ソルダーレジスト層３３４を貫通する部分のそれぞれには、マイクロレンズ３４９（３４９ａ〜３４９ｄ）、３４６（３４６ａ〜３４６ｄ）が配設されている。
従って、受光素子３３９への光信号は、マイクロレンズ３４９ａ〜３４９ｄ、３４６ａ〜３４６ｄを通過することとなる。このように、光信号伝送用光路３４２ａ〜３４２ｄの両端にマイクロレンズ３４９ａ〜３４９ｄ、３４６ａ〜３４６ｄを配設することにより、光信号の伝送損失を抑えることができる。
また、各光信号伝送用光路の断面の径について、該光信号伝送用光路の基板および絶縁層を貫通する部分は、その下限が１５０μｍで、その上限が４５０μｍであることが望ましい。具体的には、２５０μｍピッチのアレイ素子を用いる場合には、１５０〜２００μｍが望ましく、５００μｍピッチのアレイ素子を用いる場合には、１５０〜４５０μｍが望ましい。
また、個別に形成された光信号伝送用光路の断面の径が１５０μｍ以上が望ましい理由は以下の通りである。
すなわち、上記形態の光信号伝送用光路は、基板および絶縁層を貫通する貫通孔を形成した後、該貫通孔内に必要に応じて樹脂組成物を充填することにより形成するのであるが、上記貫通孔は、通常ドリルを用いて形成され、ドリル加工で貫通孔を形成する場合、その径が１５０μｍ未満の貫通孔を形成することが困難だからである。
一方、上記光信号伝送用光路のソルダーレジスト層を貫通する部分の断面の径が、上記基板や絶縁層を貫通する部分の断面の径よりも小さい場合、その大きさは、２０〜３９０μｍ小さいことが望ましく、３０〜１００μｍ小さいことがより望ましい。
ソルダーレジスト層を形成する際の露光、現像処理により、ソルダーレジスト層の座切れ（絶縁層と樹脂組成物との界面を覆うようにソルダーレジスト層が形成されず、上記界面 より外側にソルダーレジスト層の光路用開口が形成されてしまった状態）が発生することがないからである。
なお、上記光信号伝送用光路の基板、絶縁層を貫通する部分の断面の径とは、例えば、上記基板や絶縁層を貫通する部分が円柱状の場合にはその断面の直径、楕円柱状の場合にはその断面の長径、四角柱状や多角柱状の場合にはその断面の最も長い部分の長さをいい、また、上記光信号伝送用光路が、その入射端側から出射端側に向かって断面の径が一定でない場合には、入射端側の断面の径をいう。
また、本発明において、光信号伝送用光路の断面とは、ＩＣチップ実装用基板の主面に平行な方向の断面をいい、光信号伝送用光路の縦断面とは、上記主面に垂直な方向の断面をいう。
また、上記光信号伝送用光路の形状は、光信号の入射端側から出射端側に向かって、その断面が連続的に小さくなる部分を含むような形状であってもよい。
また、上記光信号伝送用光路のソルダーレジスト層を貫通する部分縦断面の形状は、場合によっては、絶縁層側が短辺となる台形状であってもよい。
このような構成からなるＩＣチップ実装用基板３２０においても、外部の光学部品（光ファイバや光導波路等）を介して伝送されてきた電気信号は、マイクロレンズ３４９ａ〜３４９ｄ、３４６ａ〜３４６ｄおよび光信号伝送用光路３４２を介して受光素子３３９（受光部３３９ａ）に伝送され、この受光素子３３９で電気信号に変換された後、半田接続部３４３、導体回路３２４、バイアホール３２７等を介してＩＣチップ３４０に送られ、処理されることとなる。
第一の本発明のＩＣチップ実装用基板では、ＩＣチップに近い位置に実装された受光素子において、光／電気信号変換を行うため、電気信号の伝送距離が短く、信号伝送の信頼性に優れ、より高速通信に対応することができる。
このような実施形態のＩＣチップ実装用基板においても、光信号伝送用光路に配設するマイクロレンズの径は、アレイ素子における各チャンネル間のピッチに応じて適宜決定すればよく、例えば、２５０μｍピッチのアレイ素子を用いる場合には、１００〜１９０μｍが望ましい。
また、例えば、５００μｍピッチのアレイ素子を用いる場合には、１００〜４９０μｍが望ましく、１８０〜４８０μｍがより望ましい。
また、上記マイクロレンズの径は、上記光信号伝送用光路のソルダーレジスト層を貫通する部分の断面の径と同一であることが望ましい。
また、上記個別貫通孔構造の各光信号伝送用光路の形状としては、光信号伝送用光路の基板や絶縁層に形成された部分、および、光信号伝送用光路のソルダーレジスト層を貫通する部分ともに、例えば、円柱、角柱、楕円柱、直線と円弧とで囲まれた底面を有する柱状体等が挙げられる。なお、上記基板や絶縁層に形成された部分と、上記ソルダーレジスト層を貫通する部分とは、必ずしも同一の形状を有している必要はない。
ここまで、説明してきた第一の本発明のＩＣチップ実装用基板は、基板や絶縁層が樹脂材料から構成されたものである。
しかしながら、基板や絶縁層等が樹脂以外の材料、例えば、ガラスやセラミック等から構成されている場合も、第一の本発明と同様の効果を得ることができる。
すなわち、ガラスやセラミックからなる配線板に、光学素子が実装され、この光学素子の外周に接するように、光学素子封止層が形成されているＩＣチップ実装用基板においても、上述した第一の本発明のＩＣチップ実装用基板と同様の効果を得ることができる。 また、このようなガラスやセラミックからなる配線板を用いたＩＣチップ実装用基板において、光学素子封止層を形成する場合には、該光学素子封止層は、半田からなるものであることが望ましい。
次に、第一の本発明のＩＣチップ実装用基板の製造方法について工程順に説明する。
（１）絶縁性基板を出発材料とし、まず、該絶縁性基板上に導体回路を形成する。
上記絶縁性基板としては、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン（ＢＴ）樹脂基板、熱硬化性ポリフェニレンエーテル基板、銅張積層板、ＲＣＣ基板等が挙げられる。
また、窒化アルミニウム基板等のセラミック基板や、シリコン基板を用いてもよい。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解めっき処理等によりベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張積層板やＲＣＣ基板にエッチング処理を施すことにより形成してもよい。
また、上記絶縁性基板を挟んだ導体回路間の接続をスルーホールにより行う場合には、例えば、上記絶縁性基板にドリルやレーザ等を用いてスルーホール用貫通孔を形成した後、無電解めっき処理等を施すことによりスルーホールを形成しておく。なお、上記スルーホール用貫通孔の直径は、通常、１００〜３００μｍである。
また、スルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填することが望ましい。
（２）次に、必要に応じて、導体回路の表面に粗化形成処理を施す。
上記粗化形成処理としては、例えば、黒化（酸化）−還元処理、第二銅錯体と有機酸塩とを含むエッチング液等を用いたエッチング処理、Ｃｕ−Ｎｉ−Ｐ針状合金めっきによる処理等が挙げられる。
ここで、粗化面を形成した場合、通常、該粗化面の平均粗度の下限は０．１μｍが望ましく、上限は５μｍが望ましい。導体回路と絶縁層との密着性、導体回路の電気信号伝送能に対する影響等を考慮すると上記平均粗度の下限は２μｍがより望ましく、上限は４μｍがより望ましい。
なお、この粗化形成処理は、スルーホール内に樹脂充填材を充填する前に行い、スルーホールの壁面にも粗化面を形成してもよい。スルーホールと樹脂充填材との密着性が向上するからである。
（３）次に、導体回路を形成した基板上に、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂と含む樹脂複合体からなる未硬化の樹脂層を形成するか、または、熱可塑性樹脂からなる樹脂層を形成する。なお、これらの樹脂層の形成には、例えば、基板に用いる樹脂と同様の樹脂等を用いることもできる。
上記未硬化の樹脂層は、未硬化の樹脂をロールコーター、カーテンコーター等により塗布したり、未硬化（半硬化）の樹脂フィルムを熱圧着したりすることにより形成することができる。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成することができる。
これらのなかでは、未硬化（半硬化）の樹脂フィルムを熱圧着する方法が望ましく、樹脂フィルムの圧着は、例えば、真空ラミネータ等を用いて行うことができる。
また、圧着条件は特に限定されず、樹脂フィルムの組成等を考慮して適宜選択すればよいが、通常は、圧力０．２５〜１．０ＭＰａ、温度４０〜７０℃、真空度１３〜１３００Ｐａ、時間１０〜１２０秒程度の条件で行うことが望ましい。
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂、ポリフェニレン樹脂、フッ素樹脂等が挙げられる。
上記エポキシ樹脂の具体例としては、例えば、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂や、ジシクロペンタジエン変成した脂環式エポキシ樹脂等が挙げられる。
上記感光性樹脂としては、例えば、アクリル樹脂等が挙げられる。
また、上記熱硬化性樹脂の一部に感光性基が付与された樹脂としては、例えば、上記した熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフォン（ＰＰＳ）ポリフェニレンサルファイド（ＰＰＥＳ）、ポリフェニレンエーテル（ＰＰＥ）ポリエーテルイミド（ＰＩ）等が挙げられる。
また、上記樹脂複合体としては、熱硬化性樹脂や感光性樹脂（熱硬化性樹脂の一部に感光性基が付与された樹脂も含む）と熱可塑性樹脂とを含むものであれば特に限定されず、熱硬化性樹脂と熱可塑性樹脂との具体的な組み合わせとしては、例えばフェノール樹脂／ポリエーテルスルフォン、ポリイミド樹脂／ポリスルフォン、エポキシ樹脂／ポリエーテルスルフォン、エポキシ樹脂／フェノキシ樹脂等が挙げられる。また、感光性樹脂と熱可塑性樹脂との具体的な組み合わせとしては、例えば、アクリル樹脂／フェノキシ樹脂、エポキシ基の一部をアクリル化したエポキシ樹脂／ポリエーテルスルフォン等が挙げられる。
また、上記樹脂複合体における熱硬化性樹脂や感光性樹脂と熱可塑性樹脂との配合比率は、熱硬化性樹脂または感光性樹脂／熱可塑性樹脂＝９５／５〜５０／５０が望ましい。耐熱性を損なうことなく、高い靱性値を確保することができるからである。
また、上記樹脂層は、２層以上の異なる樹脂層から構成されていてもよい。
具体的には、例えば、下層が熱硬化性樹脂または感光性樹脂／熱可塑性樹脂＝５０／５０の樹脂複合体から形成され、上層が熱硬化性樹脂または感光性樹脂／熱可塑性樹脂＝９０／１０の樹脂複合体から形成されている等である。
このような構成にすることにより、基板との優れた密着性を確保するとともに、後工程でバイアホール用開口等を形成する際の形成容易性を確保することができる。
また、上記樹脂層は、粗化面形成用樹脂組成物を用いて形成してもよい。
上記粗化面形成用樹脂組成物とは、例えば、酸、アルカリおよび酸化剤から選ばれる少なくとも１種からなる粗化液に対して難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、アルカリおよび酸化剤から選ばれる少なくとも１種からなる粗化液に対して可溶性の物質が分散されたものである。
なお、上記「難溶性」および「可溶性」という語は、同一の粗化液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」といい、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
上記耐熱性樹脂マトリックスとしては、絶縁層に上記粗化液を用いて粗化面を形成する際に、粗化面の形状を保持することができるものが好ましく、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、感光性樹脂を用いることにより、絶縁層に露光、現像処理を用いてバイアホール用開口を形成することができる。
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。また、上記熱硬化性樹脂を感光化する場合は、メタクリル酸やアクリル酸等を用い、熱硬化基を（メタ）アクリル化反応させる。
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上併用してもよい。それにより、耐熱性等に優れるものとなる。
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン、ポリフェニレンスルフォン、ポリフェニレンサルファイド、ポリフェニルエーテル、ポリエーテルイミド等が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
上記酸、アルカリおよび酸化剤から選ばれる少なくとも１種からなる粗化液に対して可溶性の物質は、無機粒子、樹脂粒子および金属粒子から選ばれる少なくとも１種であることが望ましい。
上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物等が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、アルカリおよび酸化剤から選ばれる少なくとも１種からなる粗化液に浸漬した場合に、上記耐熱性樹脂マトリックスよりも溶解速度の早いものであれば特に限定されず、具体的には、例えば、アミノ樹脂（メラミン樹脂、尿素樹脂、グアナミン樹脂等）、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイミド−トリアジン樹脂等からなるものが挙げられる。これらは、単独で用いてもよく、２種以上併用してもよい。
なお、上記樹脂粒子は予め硬化処理されていることが必要である。硬化させておかないと上記樹脂粒子が耐熱性樹脂マトリックスを溶解させる溶剤に溶解してしまうこととなるからである。
また、上記樹脂粒子としては、ゴム粒子や液相樹脂、液相ゴム等を用いてもよい。
上記金属粒子としては、例えば、金、銀、銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケル、鉄、鉛等が挙げられる。これらは、単独で用いてもよく、２種以上併用してもよい。
また、上記金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
上記可溶性の物質を、２種以上混合して用いる場合、混合する２種の可溶性の物質の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため、絶縁層の絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、粗化面形成用樹脂組成物からなる絶縁層にクラックが発生せず、絶縁 層と導体回路との間で剥離が発生しないからである。
上記粗化液として用いる酸としては、例えば、リン酸、塩酸、硫酸、硝酸や、蟻酸、酢酸等の有機酸等が挙げられるが、これらのなかでは有機酸を用いることが望ましい。粗化処理した場合に、バイアホール用開口の底面に露出する金属導体層を腐食させにくいからである。
上記酸化剤としては、例えば、クロム酸、クロム硫酸、アルカリ性過マンガン酸塩（過マンガン酸カリウム等）の水溶液等を用いることが望ましい。
また、上記アルカリとしては、水酸化ナトリウム、水酸化カリウム等の水溶液が望ましい。
上記可溶性の物質の平均粒径は、１０μｍ以下が望ましい。
また、平均粒径が２μｍ以下の平均粒径の相対的に大きな粗粒子と平均粒径が相対的に小さな微粒子とを組み合わせて使用してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性の物質と平均粒径が１〜２μｍの可溶性の物質とを組み合わせる等である。
このように、平均粒径が相対的に大きな粗粒子と平均粒径が相対的に小さな微粒子とを組み合わせることにより、薄膜導体層の溶解残渣をなくし、めっきレジスト下のパラジウム触媒量を少なくし、さらに、浅くて複雑な粗化面を形成することができる。
さらに、複雑な粗化面を形成することにより、粗化面の凹凸が小さくても実用的なピール強度を維持することができる。
上記粗粒子は平均粒径が０．８μｍを超え２．０μｍ未満であり、微粒子は平均粒径が０．１〜０．８μｍであることが望ましい。
（４）次に、その材料として熱硬化性樹脂や樹脂複合体を用いた絶縁層を形成する場合には、未硬化の樹脂絶縁層に硬化処理を施すとともに、バイアホール用開口を形成し、絶縁層とする。また、この工程では、必要に応じて、スルーホール用貫通孔を形成してもよい。
上記バイアホール用開口は、レーザ処理により形成することが望ましい。また、絶縁層の材料として感光性樹脂を用いた場合には、露光現像処理により形成してもよい。
また、その材料として熱可塑性樹脂を用いた絶縁層を形成する場合には、熱可塑性樹脂からなる樹脂層にバイアホール用開口を形成し、絶縁層とする。この場合、バイアホール用開口は、レーザ処理を施すことにより形成することができる。
また、この工程でスルーホール用貫通孔を形成する場合、該スルーホール用貫通孔は、ドリル加工やレーザ処理等により形成すればよい。
上記レーザ処理に使用するレーザとしては、例えば、炭酸ガスレーザ、紫外線レーザ、エキシマレーザ等が挙げられる。これらのなかでは、エキシマレーザや短パルスの炭酸ガスレーザが望ましい。
また、エキシマレーザのなかでも、ホログラム方式のエキシマレーザを用いることが望ましい。ホログラム方式とは、レーザ光をホログラム、集光レンズ、レーザマスク、転写レンズ等を介して目的物に照射する方式であり、この方式を用いることにより、一度の照射で樹脂フィルム層に多数のバイアホール用開口を効率的に形成することができる。
また、炭酸ガスレーザを用いる場合、そのパルス間隔は、１０−４〜１０−８秒であることが望ましい。また、開口を形成するためのレーザを照射する時間は、１０〜５００μ秒であることが望ましい。
また、光学系レンズと、マスクとを介してレーザ光を照射することにより、一度に多数の バイアホール用開口を形成することができる。光学系レンズとマスクとを介することにより、同一強度で、かつ、照射強度が同一のレーザ光を複数の部分に照射することができるからである。
このようにしてバイアホール用開口を形成した後、必要に応じて、デスミア処理を施してもよい。
（５）次に、バイアホール用開口の内壁を含む絶縁層の表面に、導体回路を形成する。
導体回路を形成するにあたっては、まず、絶縁層の表面に薄膜導体層を形成する。
上記薄膜導体層は、無電解めっき、スパッタリング等の方法により形成することができる。
上記薄膜導体層の材質としては、例えば、銅、ニッケル、スズ、亜鉛、コバルト、タリウム、鉛等が挙げられる。
これらのなかでは、電気特性、経済性等に優れる点から銅や銅およびニッケルからなるものが望ましい。
また、上記薄膜導体層の厚さとしては、無電解めっきにより薄膜導体層を形成する場合には、その厚さの下限は０．３μｍが望ましく、上限は２．０μｍが望ましい。より望ましくは下限が０．６μｍであり、上限が１．２μｍである。また、スパッタリングにより形成する場合には、０．１〜１．０μｍが望ましい。
また、上記薄膜導体層を形成する前に、絶縁層の表面に粗化面を形成しておいてもよい。粗化面を形成することにより、絶縁層と薄膜導体層との密着性を向上させることができる。特に、粗化面形成用樹脂組成物を用いて絶縁層を形成した場合には、酸や酸化剤等を用いて粗化面を形成することが望ましい。
また、上記（４）の工程でスルーホール用貫通孔を形成した場合には、絶縁層上に薄膜導体層を形成する際に、貫通孔の壁面にも薄膜導体層を形成することによりスルーホールとしてもよい。
（６）次いで、その表面に薄膜導体層が形成された絶縁層の一部にめっきレジストを形成する。
上記めっきレジストは、例えば、感光性ドライフィルムを張り付けた後、めっきレジストパターンが描画されたガラス基板等からなるフォトマスクを密着配置し、露光現像処理を施すことにより形成することができる。
（７）その後、薄膜導体層をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層を形成する。上記電解めっきとしては、銅めっきが望ましい。
また、上記電解めっき層の厚さは５〜２０μｍが望ましい。
その後、上記めっきレジストと該めっきレジスト下の薄膜導体層を除去することにより導体回路（バイアホールを含む）を形成することができる。
上記めっきレジストの除去は、例えば、アルカリ水溶液等を用いて行えばよく、上記薄膜導体層の除去は、硫酸と過酸化水素との混合液、過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液を用いて行えばよい。
また、上記導体回路を形成した後、必要に応じて、絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
また、このめっきレジストを形成した後、電解めっき層を形成する方法（工程（６）および（７））に代えて、薄膜導体層上の全面に電解めっき層を形成した後、エッチング処理を施す方法を用いて導体回路を形成してもよい。
また、上記（４）および（５）の工程においてスルーホールを形成した場合には、該スルーホール内に樹脂充填材を充填してもよい。
また、スルーホール内に樹脂充填材を充填した場合、必要に応じて、無電解めっき等を行うことにより樹脂充填材層の表層部を覆う蓋めっき層を形成してもよい。
（８）次に、蓋めっき層を形成した場合には、必要に応じて、該蓋めっき層の表面に粗化処理を行い、さらに、上記（３）および（４）の工程を繰り返すことにより絶縁層を形成する。なお、この工程では、スルーホールを形成してもよいし、形成しなくてもよい。
（９）さらに、必要に応じて、（５）〜（８）の工程を繰り返すことにより、導体回路と絶縁層とを積層形成してもよい。
このような（１）〜（９）の工程を行うことにより、基板の両面に導体回路と絶縁層とが積層形成された多層配線板を製造することができる。
なお、ここで詳述した多層配線板の製造方法はセミアディテブ法であるが、該多層配線板の製造方法はセミアディテブ法に限定されず、フルアディテブ法、サブトラクティブ法、一括積層法、コンフォーマル法等を用いて行うこともできる。
（１０）次に、上記多層配線板を貫通する光信号伝送用光路を形成する。なお、この工程で形成する多層配線板を貫通する光信号伝送用光路を光路用貫通孔ともいう。
まず、上述した工程を経て作製した多層配線板に、光路用貫通孔を形成する。
上記光路用貫通孔の形成は、例えば、ドリル加工やレーザ処理等により行う。
上記レーザ処理において使用するレーザとしては、上記バイアホール用開口の形成において使用するレーザと同様のもの等が挙げられる。
上記ドリル加工においては、多層配線板の認識マークを読み、加工位置を補正してドリル加工を行う認識マークの認識機能付き装置を用いることが望ましい。
上記光路用貫通孔の形成位置は特に限定されず、導体回路の設計、ＩＣチップや光学素子等の実装位置等を考慮して適宜選択すればよい。
上記光路用貫通孔は、受光素子や発光素子等の光学素子ごとに形成することが望ましい。また、信号波長ごとに形成してもよい。
また、この工程において、複数の円柱が並列に並べられ、互いに隣り合う円柱の側面の一部が繋がった形状の光路用貫通孔を形成する場合、形成する円柱の個数は、奇数個であることが望ましく、また、隣り合わない円柱をとなる部分をまず形成し、その後、隣り合わない円柱同士の間に、側面の一部が繋がった円柱を形成することが望ましい。
その一部が繋がった隣り合う円柱を連続して形成しようとすると、ドリルの先端が既に形成された円柱の方向へ逃げようとしてドリルの先端ふれが発生し、ドリル加工時の精度が劣ることがあるからである。
なお、隣り合わない円柱をとなる部分をまず形成し、その後、隣り合わない円柱同士の間に、側面の一部が繋がった円柱を形成する場合の加工精度は、約４０μｍであるの対し、一部が繋がった隣り合う円柱を連続して形成する場合の加工精度は、約１０μｍである。
また、光路用貫通孔を形成した後、必要に応じて、光路用貫通孔の壁面にデスミア処理を行ってもよい。
上記デスミア処理は、例えば、過マンガン酸溶液による処理や、プラズマ処理、コロナ処理等を用いて行うことができる。なお、上記デスミア処理を行うことにより、光路用貫通孔内の樹脂残り、バリ等を除去することができ、後工程を経て完成する光信号伝送用光路の壁面での光の乱反射に起因した光信号の伝送損失を低下させることができる。
また、光路用貫通孔形成後、下記工程で導体層を形成したり、未硬化の樹脂組成物を充填したりする前に、必要に応じて、光路用貫通孔の壁面を粗化面とする粗化面形成工程を行 ってもよい。導体層や樹脂組成物との密着性の向上を図ることができるからである。
上記粗化面の形成は、例えば、硫酸、塩酸、硝酸等の酸；クロム酸、クロム硫酸、過マンガン酸塩等の酸化剤等により、基板や絶縁層等の光路用貫通孔を形成した際に露出した部分を溶解することにより行うことができる。また、プラズマ処理やコロナ処理等により行うこともできる。
上記粗化面の平均粗度（Ｒａ）の下限は０．５μｍが望ましく、上限は５μｍが望ましい。上記平均粗度（Ｒａ）のより望ましい下限は１μｍであり、より望ましい上限は３μｍである。この範囲であれば、導体層や樹脂組成物との密着性に優れるともに、光信号の伝送に悪影響を及ぼさないからである。
上記光路用貫通孔を形成した後には、必要に応じて、上記光路用貫通孔の壁面に導体層を形成してもよい。
上記導体層の形成は、例えば、無電解めっき、スパッタリング、真空蒸着等の方法により行うことができる。
具体的には、例えば、光路用貫通孔を形成した後、該光路用貫通孔の壁面に触媒核を付与し、その後、光路用貫通孔が形成された基板を無電解めっき浴に浸漬する方法等を用いることができる。
また、無電解めっきやスパッタリングを組み合わせて２層以上からなる導体層を形成してもよいし、無電解めっきやスパッタリングの後、電解めっきを行って２層以上からなる導体層を形成してもよい。また、この工程で導体層を形成する場合、該導体層は、光沢を有する金属層であってもよい。
このような導体層を形成する場合、上記光路用貫通孔の壁面に導体層を形成するとともに、上記多層配線板の最外層の絶縁層上に、最外層の導体回路を形成することが望ましい。具体的には、例えば、まず、無電解めっき等により光路用貫通孔の壁面に導体層を形成する際に、絶縁層の表面全体にも導体層を形成する。
次に、この絶縁層の表面に形成した導体層上にめっきレジストを形成する。めっきレジストの形成は、例えば、感光性ドライフィルムを張り付けた後、めっきレジストパターンが描画されたガラス基板等からなるフォトマスクを密着載置し、露光現像処理を施すことにより行えばよい。
さらに、上記絶縁層上に形成した導体層をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層を形成し、その後、上記めっきレジストと該めっきレジスト下の導体層とを除去することにより、最外層の絶縁層上に独立した導体回路を形成する。
また、上記導体層を形成した後、上記導体層の壁面に粗化面を形成してもよい。上記粗化面の形成は、例えば、黒化（酸化）−還元処理、第二銅錯体と有機酸塩とを含むエッチング液等を用いたエッチング処理、Ｃｕ−Ｎｉ−Ｐ針状合金めっきによる処理等を用いて行うことができる。
（１１）次に、必要に応じて、上記（１０）の工程で形成した多層配線板を貫通する光路用貫通孔内に樹脂組成物を充填する。
光路用貫通孔内に、未硬化の樹脂組成物を充填した後、硬化処理を施すことにより、後工程を経て完成する光信号伝送用光路において、基板や絶縁層に形成された部分が、樹脂組成物で充填されることとなる。
具体的な未硬化の樹脂組成物の充填方法としては特に限定されず、例えば、印刷やポッティング等の方法を用いることができる。
なお、未硬化の樹脂組成物の充填を印刷により行う場合、未硬化の樹脂組成物は一回で印 刷してもよいし、２回以上に分けて印刷してもよい。また、光路用貫通孔内に樹脂組成物を充填する場合には、多層配線板の両面から印刷を行ってもよい。
また、未硬化の樹脂組成物の充填を行う際には、上記光路用貫通孔の内積よりも少し多い量の未硬化の樹脂組成物を充填し、充填終了後、光路用貫通孔から溢れた余分な樹脂組成物を除去してもよい。
上記余分な樹脂組成物の除去は、例えば、研磨等により行うことができる。また、余分な樹脂組成物を除去する場合、樹脂組成物の状態は半硬化状態であっても良いし、完全に硬化した状態であってもよく、樹脂組成物の材料等を考慮して適宜選択すればよい。
このような貫通孔形成工程と、必要に応じて行う、粗化面形成工程、導体層形成工程および樹脂組成物充填工程を経ることにより、上記多層配線板に、必要に応じて樹脂組成物が充填された光信号伝送用光路の一部を形成することができる。
また、上記導体層形成工程を行う際に、絶縁層の表面にも導体層を形成し、上述した処理を行うことにより独立した導体回路を形成することができる。勿論、上記導体層形成工程を行わない場合であっても、上述した方法により絶縁層の表面に導体回路を形成することができる。
さらに、この工程では、光路用貫通孔から露出した樹脂組成物の露出面に研磨処理を施し、その露出面を平坦にすることが望ましい。露出面を平坦にすることにより、光信号の伝送が阻害されるおそれがより少なくなるからである。
上記研磨処理は、例えば、バフ研磨、紙やすり等による研磨、鏡面研磨、クリーン研磨、ラッピング等により行うことができる。また、酸や酸化剤、薬液等を用いた化学研磨を行ってもよい。また、これらの方法を２種以上組み合わせて研磨処理を行ってもよい。
（１２）次に、必要に応じて、光路用貫通孔に連通した光路用開口を有するソルダーレジスト層を形成するソルダーレジスト層形成工程を行う。
具体的には、例えば、下記（a）および（b）の工程を行うことによりソルダーレジスト層を形成することができる。
（a）まず、光路用貫通孔を形成した多層配線板の最外層にソルダーレジスト組成物の層
を形成する。
上記ソルダーレジスト組成物の層は、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等からなるソルダーレジスト組成物を用いて形成することができる。
また、上記以外のソルダーレジスト組成物としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体が挙げられ、その粘度は２５℃で１〜１０Ｐａ・ｓに調整されていることが望ましい。また、市販のソルダーレジスト組成物を用いることもできる。
また、上記ソルダーレジスト組成物からなるフィルムを圧着してソルダーレジスト組成物の層を形成してもよい。
（b）次に、上記ソルダーレジスト組成物の層に、上記光路用貫通孔に連通し、上記光路
用貫通孔等の断面の径よりも小さい径の開口（以下、光路用開口ともいう）を形成する。具体的には、例えば、露光現像処理やレーザ処理等により形成することができる。
光信号伝送用光路のソルダーレジスト層を貫通する部分の断面の径を、光信号伝送用光路の基板や絶縁層を貫通する部分の断面の径よりも小さくする場合、上記光路用開口の断面の径は、上記光路用貫通孔の断面の径よりも２０〜３９０μｍ小さいことが望ましく、３０〜１００μｍ小さいことがより望ましい。
また、上記光路用開口を形成する際には、同時に、半田バンプ形成用開口（ＩＣチップや光学素子を実装するための開口）を形成することが望ましい。なお、上記光路用開口の形成と、上記半田バンプ形成用開口の形成とは、別々に行ってもよい。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィルムを作製し、該樹脂フィルムを張り付けることにより、光路用開口と半田バンプ形成用開口とを有するソルダーレジスト層を形成してもよい。
このような（ａ）および（ｂ）の工程を経ることにより、光路用貫通孔の形成された多層配線板上に、該光路用貫通孔と連通した光路用開口を形成することができる。
また、上記ソルダーレジスト層に形成した光路用開口には、上記光路用貫通孔と同様の方法で未硬化の樹脂組成物を充填してもよい。
また、場合によっては、ソルダーレジスト層に形成した光路用開口の壁面にも導体層を形成してもよい。
また、この工程では、ソルダーレジスト層を形成した後、光路用貫通孔内に充填した樹脂組成物の端部であって、ソルダーレジスト層に形成した光路用開口内にマイクロレンズを配設してもよい。
また、マイクロレンズを配設する場合、予め、マイクロレンズが配設される部位に表面処理を施しておいてもよい。
上記マイクロレンズを配設する部位の濡れ性によっては、マイクロレンズの形状、特に、サグ高さにバラツキが発生しやすいのに対し、表面処理を施すことにより、サグ高さのバラツキを抑えることができる。
上記表面処理としては、例えば、フッ素系ポリマーコーティング剤（表面張力１０〜１２ｍＮ／ｍ）等の撥水コート材による処理、ＣＦ４プラズマによる撥水処理、Ｏ２プラズマによる親水処理等が挙げられる。
また、上記マイクロレンズを配設する場合、上記樹脂組成物上に直接配設してもよく、また、接着層を介して配設してもよい。
上記樹脂組成物上にマイクロレンズを直接配設する方法としては、例えば、未硬化の光学レンズ用樹脂を樹脂組成物上に適量滴下し、この滴下した未硬化の光学レンズ用樹脂に硬化処理を施す方法が挙げられる。
上記方法において、未硬化の光学レンズ用樹脂を樹脂組成物上に適量滴下する際には、ディスペンサー、インクジェット、マイクロピペット、マイクロシリンジ等の装置を用いることができる。また、このような装置を用いて樹脂組成物上に滴下した未硬化の光学レンズ用樹脂は、その表面張力により球形になろうとするため、上記樹脂組成物上で半球状となり、その後、半球状の未硬化の光学レンズ用樹脂に硬化処理を施すことで、樹脂組成物上に半球状のマイクロレンズを形成することができるのである。
なお、このようにして形成するマイクロレンズの直径や曲面の形状等は、樹脂組成物と未硬化の光学レンズ用樹脂との濡れ性を考慮しながら、適宜未硬化の光学レンズ用樹脂の粘度等を調整することで制御することができる。
（１３）次に、下記の方法を用いて光学素子の実装を行い、さらに、半田パッドや半田バンプの形成を行う。 すなわち、上記半田バンプ形成用開口を形成することにより露出した導体回路部分を、必要に応じて、ニッケル、パラジウム、金、銀、白金等の耐食性金属により被覆し、半田パッドとする。これらのなかでは、ニッケル−金、ニッケル−銀、ニッケル−パラジウム、ニッケル−パラジウム−金等の金属により被覆層を形成することが望ましい。
上記被覆層は、例えば、めっき、蒸着、電着等により形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきにより形成することが望ましい。なお、半田パッドの形成は、上記マイクロレンズ配設工程の前に行うこととしてもよい。
さらに、上記半田パッドに相当する部分に開口部が形成されたマスクを介して、上記半田パッドに半田ペーストを充填した後、リフローすることにより半田バンプを形成する。また、半田バンプに代えて金バンプを形成してもよい。
さらに、ソルダーレジスト層に光学素子（受光素子および発光素子）を実装する。光学素子の実装は、例えば、上記半田バンプを介して行うことができる。また、例えば、上記半田バンプを形成する際に、半田ペーストを充填した時点で光学素子を取り付けておき、リフローと同時に光学素子の実装を行ってもよい。また、ここで用いる半田の組成は特に限定されず、Ｓｎ／Ｐｂ、Ｓｎ／Ｐｂ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ｃｕ等どのような組成であってもよい。
また、半田に代えて、導電性接着剤等を用いて光学素子を実装してもよい。
また、この工程で実装する光学素子には、予め、マイクロレンズを形成しておいてもよい。
（１４）次に、上記光学素子の周囲に接するように、光学素子封止層を形成する。
上記光学素子封止層の形成は、例えば、未効果の樹脂組成物をポッティングし、その後、硬化処理を施すこと等により行うことができる。
なお、ポッティングにより上記光学素子封止層を形成する場合、該光学素子封止層は、光学素子の外周に接するように形成すれば、光学素子を覆うように形成してもよい。
このような工程を経ることにより、第一の本発明のＩＣチップ実装用基板を製造することができる。
次に、第二の本発明のＩＣチップ実装用基板について説明する。
第二の本発明のＩＣチップ実装用基板は、基板の両面に導体回路と絶縁層とが積層形成されるとともに、光学素子が実装され、光信号伝送用光路が形成されたＩＣチップ実装用基板であって、
少なくとも上記光学素子を覆うように、キャップ部材が取り付けられていることを特徴とする。
第二の本発明のＩＣチップ実装用基板では、少なくとも光学素子を覆うようにキャップ部材が取り付けられているため、光学素子と光学素子実装面との間に外部に開放した隙間が存在しておらず、光信号伝送用光路内にゴミや異物等が入り込むことがなく、そのため、このゴミ等の存在に起因して、光信号の伝送が阻害されることもない。
従って、第二の本発明のＩＣチップ実装用基板は、信頼性に優れることとなる。
第二の本発明のＩＣチップ実装用基板は、いわゆるパッケージ基板として機能するため、導体回路は基本的にファインパターンで形成されることとなり、小サイズ化、および、歩留まりの向上を図ることができる。
また、光学素子が実装されるとともに、光信号伝送用光路が形成されているため、上記光信号伝送用光路を介して、上記光学素子の入出力信号を伝送することができる。また、該ＩＣチップ実装用基板にＩＣチップを実装した場合、ＩＣチップと光学素子との距離が短く、電気信号伝送の信頼性に優れる。
また、第二の本発明のＩＣチップ実装用基板も、通常、その両面に導体回路と絶縁層とが積層形成された基板の最外層にソルダーレジスト層が形成されている。従って、以下、最外層にソルダーレジスト層が形成された実施形態のＩＣチップ実装用基板について説明する。なお、上記ソルダーレジスト層は必ずしも形成されていなくてもよい。
なお、第二の本発明のＩＣチップ実装用基板は、第一の本発明のＩＣチップ実装用基板と比べて、光学素子封止層の形成に代えて、光学素子全体を覆うように、キャップ部材が取り付けられている点で第一の本発明のＩＣチップ実装用基板と異なるものの、その他の構成は、第一の本発明のＩＣチップ実装用基板と同様である。従って、ここでは、キャップ部材についてのみ詳しく説明することとする。
図４は、第二の本発明のＩＣチップ実装用基板の一実施形態を模式的に説明する断面図である。なお、図４では、ＩＣチップが実装された状態のＩＣチップ実装用基板を示す。
図４に示すように、第二の本発明のＩＣチップ実装用基板４２０では、その一の面に、受光部４３９ａおよび発光部４３８ａのそれぞれが光信号伝送用光路４４２に対向するように、受光素子４３９および発光素子４３８が半田接続部４４４を介して表面実装されており、さらに、ＩＣチップ４４０が半田接続部４４３を介して表面実装されている。
また、一の面のソルダーレジスト層４３４上には、発光素子４３８および受光素子４３９を覆うように、それぞれにキャップ部材４１８が接着剤４１９を介して取り付けられている。
このようなキャップ部材４１８が取り付けられることにより、光信号伝送用光路４４２内に、ゴミや異物等が入り込むことがなく、該ゴミや異物等により光信号の伝送が阻害されることもない。
なお、図４に示したＩＣチップ実装用基板の構成は、上述したように、光学素子封止層が形成されておらず、キャップ部材が取り付けられている以外は、図１に示した第一のＩＣチップ実装用基板と略同一である。
但し、図４に示したＩＣチップ実装用基板４２０は、受光素子４３９および発光素子４３８のそれぞれの受光部および発光部にマイクロレンズが配設されており、光信号伝送用光路のソルダーレジスト層を貫通する部分にマイクロレンズが配設されていない点で異なる。
なお、これについては、第一の本発明でも既に説明したように、光信号伝送用光路のソルダーレジスト層を貫通する部分にマイクロレンズが配設されていてもよいし、また、実装された受光素子の受光部や、発光素子の発光部にマイクロレンズが配設されていてもよく、場合によっては、両者に配設されていてもよいし、また、マイクロレンズが配設さていなくてもよい。
上記キャップ部材の材質、形状等としては特に限定されず、その材質としては、例えば、セラミック、樹脂、金属、ガラス等が挙げられ、これらのなかでは樹脂が望ましい。また、キャップ部材の形状は、断面コの字形状等の上記光学素子を覆うことができる形状であればよい。具体例としては、例えば、シーラント付きセラミックキャップや、接着剤付き樹脂キャップ等が挙げられる。
なお、樹脂製のキャップ部材の作製は、板状の材料基板にザグリ加工を施し、さらに、ダイシング加工を施すことにより作製することができる。また、キャップ部材の外側上面には金属めっき（Ｎｉ／Ａｕめっき）を施してもよい。信頼性の向上を図ることができるからである。
図４に示したＩＣチップ実装用基板では、キャップ部材が接着剤（樹脂）を介してソルダーレジスト層に取り付けられているが、第二の本発明のＩＣチップ実装用基板においては、キャップ部材は、半田を介してソルダーレジスト層が形成されていない部分に取り付けられていてもよい。但し、半田を介してキャップ部材を取り付ける場合には、最外層にパ ッドが必要となることから導体回路の設計に制約が加えられ、さらに、半田シールドのための工程が別途必要となるため、キャップ部材は、接着剤（樹脂）を介して取り付けることが望ましい。なお、接着剤（樹脂）を介してキャップ部材を取り付ける場合も、半田を介して取り付ける場合と同等の信頼性を得ることができる。
また、図４に示したＩＣチップ実装用基板では、実装された光学素子のそれぞれを別々に覆うようにキャップ部材が取り付けられているが、第二の本発明のＩＣチップ実装用基板においては、キャップ部材を取り付けた実施形態は、このような形態に限定されない。
図５は、第二の本発明のＩＣチップ実装用基板の別の一実施形態を模式的に示す断面図である。
図５に示すように、ＩＣチップ実装用基板５２０では、受光素子５３９とＩＣチップ５４０とを一括して覆うことができるキャップ部材５１８が取り付けられている。光学素子が実装されたＩＣチップ実装用基板では、信号伝送速度が速くなるに従い、光学素子とＩＣチップとの距離を短くする必要が生じ、光学素子とＩＣチップとの間にキャップ部材を配置するスペースもなくなるため、受光素子とＩＣチップとを一括して覆うキャップ部材を取り付けるほうが望ましいこともある。
また、抵抗やコンデンサ等の表面実装部品をも光学素子と一括して覆うようにキャップ部材を取り付けてもよい。
なお、ＩＣチップ実装用基板５２０の構成は、光学素子封止層を形成せず、受光素子５３９とＩＣチップ５４０とを一括して覆うことができるキャップ部材５１８が取り付けられている以外は、図２に示したＩＣチップ実装用基板１２０と略同様である。
但し、図５に示したＩＣチップ実装用基板５２０は、受光素子５３９および発光素子５３８のそれぞれの受光部および発光部にマイクロレンズが配設されており、光信号伝送用光路のソルダーレジスト層を貫通する部分にマイクロレンズが配設されていない点で異なる。
また、図５に示すＩＣチップ実装用基板では、光学素子やＩＣチップの熱を放熱するためのヒートシンク部５１９ａ、５１９ｂがキャップ部材５１８に設けられている。ＩＣチップや光学素子は駆動時に発熱し、特に、ＩＣチップの発熱量は大きく、ＩＣチップからの熱により、その近傍に実装された光学素子の寿命が短くなったり、光学素子が動作しなくなったりすることがあるが、キャップ部材の内側にヒートシンク部を設けることにより、このような不都合をより確実に回避することができる。
上記ヒートシンク部を備えたキャップ部材としては、ＩＣチップ等の熱を放熱することができるものであれば特に限定されず、図５に示したように、キャップ部材５１８の内側にヒートシンク部５１９ａ、５１９ｂを備えたものであってもよいし、キャップ部材が金属やセラミックからなるもので、キャップ部材自身がヒートシンク部として機能するものであってもよい。また、キャップ部材が樹脂からなるものである場合には、金属やセラミック等からなるヒートシンク部が形成されているものを用いることができる。すなわち、ヒートシンク部は、キャップ部材と別々に形成されていてもよいし、キャップ部材と一体的に形成されていてもよい。
なお、上記キャップ部材がセラミックからなるものである場合、その材質は、アルミナ、窒化アルミニウム等の熱伝導性に優れるものが望ましい。
上記ヒートシンク部の形状は、四角柱状等どのような形状であってもよい。
また、ヒートシンク部を備えたキャップ部材は、ＩＣチップや光学素子の表面に熱伝導性に優れる接着剤や樹脂を塗布しておき、ＩＣチップ等の熱をこの接着剤等を介してヒートシンク部より放熱することができるように取り付ければよい。
第二の本発明のＩＣチップ実装用基板は、図４、５に示した形態に限定されるわけではなく、複数個の光学素子を一体的に覆うような形状のキャップ部材が取り付けられていてもよいし、さらには、複数個の光学素子とＩＣチップとを一体的に覆うような形状のキャップ部材が取り付けられていてもよい。
また、第二の本発明のＩＣチップ実装用基板では、第一の本発明のＩＣチップ実装用基板と同様、上記光信号伝送用光路の上記光学素子に接する部分には、空隙部が形成されていることが望ましい。
また、第二のＩＣチップ実装用基板において、最外層に実装される光学素子は、第一の本発明のＩＣチップ実装用基板と同様、受光素子および／または発光素子であることが望ましい。
上述したように、第二の本発明のＩＣチップ実装用基板は、光学素子封止層に代えてキャップ部材が取り付けられている以外は、第一の本発明のＩＣチップ実装用基板と同様の構成を有している。従って、第二の本発明のＩＣチップ実装用基板においても、光学素子としてマルチチャンネルの光学素子が実装されていてもよく、一括貫通孔構造の光信号伝送用光路や個別貫通孔構造の光信号伝送用光路が形成されていてもよく、マイクロレンズが形成されていてもよい。
また、光学素子や、その他キャップ部材が取り付けられる表面実装部品が、ワイヤボンディング型のものである場合、キャップ部材を取り付けることにより光学素子等が保護されることとなるため、ワイヤボンディングした後、必ずしも封止する必要はないが、ワイヤボンディングが未封止の場合、キャップ部材を取り付けるまでの取扱いが難しくなるため、ワイヤボンディングは封止しておくことが望ましい。
次に、第二の本発明のＩＣチップ実装用基板を製造する方法について説明する。
第一の本発明のＩＣチップ実装用基板を製造する（１４）の工程において、光学素子封止層形成を行わず、下記の方法を用いて、最外層に実装した光学素子を覆うように、キャップ部材を取り付ける以外は、第一の本発明のＩＣチップ実装用基板を製造する方法と略同様の方法を用いて製造することができる。
上記キャップ部材を上記光学素子を覆うように取り付ける方法としては、例えば、予めキャップ部材の所定の部分またはソルダーレジスト層の所定の部分に未硬化の樹脂組成物を塗布した後、キャップ部材を載置し、さらにこの未硬化の樹脂組成物をＢステージまで硬化することによりキャップ部材を仮固定し、その後、キャップ部材に重りを載せたり、キャップ部材をクリップ等の治具で固定したりすることにより１〜１０００ｇ／ｃｍ２の荷重をかけ、この状態でオーブンで樹脂組成物の硬化を行うことによりキャップ部材を取り付けることができる。
また、予めキャップ部材の所定の部分またはソルダーレジスト層の所定の部分にＢステージの樹脂フィルムを張り付け後、キャップ部材を載置し、さらに、この樹脂フィルムに熱をかけて硬化することによりキャップ部材を仮固定し、その後、キャップ部材に重りを載せたり、キャップ部材をクリップ等の治具で固定したりすることにより１〜１０００ｇ／ｃｍ２の荷重をかけ、この状態でオーブンで樹脂フィルムの硬化を行うことによりキャップ部材を取り付けることもできる。
また、予めキャップ部材の所定の部分または最外層の絶縁層上の所定の部分に半田ペーストを塗布しておき、キャップ部材を所定の位置に配置し、さらにリフロー処理を施すことによりキャップ部材を取り付ける方法を用いることもできる。
また、このような方法を用いて、キャップ部材を取り付ける場合には、１個の光学素子のみを覆うようにキャップ部材を取り付けてもよいし、複数の光学素子を一体的に覆うよう にキャップ部材を取り付けてもよいし、場合によっては、１個または複数個の光学素子とＩＣチップ等の表面実装部品とを一体的に覆うようにキャップ部材を取り付けてもよい。
また、キャップ部材を取り付ける際に用いる接着剤は、信頼性の観点から硬化時に広がらないものが望ましい。従って、第一の本発明のＩＣチップ実装用基板において、光学素子封止層を形成する際に用いる樹脂と同様の特性を有する樹脂組成物を用いることが望ましい。
また、第二の本発明のＩＣチップ実装用基板の製造において、キャップ部材の内部に、各種表面実装部品を半田バンプを介して実装する場合には、上記表面実装部品を実装した後、フラックス洗浄を行うことが望ましい。表面実装部品を実装後、フラックス洗浄を行わなかった場合には、ＩＣチップ実装用基板製造後、フラックス成分が固化して剥れ、光信号伝送用光路内に異物として入り込んでしまい、光信号の伝送損失が増加したり、光信号を伝送することができなくなってしまったりすることがあるからである。
このような方法を用いることにより、第二の本発明のＩＣチップ実装用基板を製造することができる。
ここまで、説明してきた第二の本発明のＩＣチップ実装用基板は、基板や絶縁層が樹脂材料から構成されたものである。
しかしながら、基板や絶縁層等が樹脂以外の材料、例えば、ガラスやセラミック等から構成されている場合も、第二の本発明と同様の効果を得ることができる。
すなわち、ガラスやセラミックからなる配線板に、光学素子が実装され、少なくともこの光学素子を覆うように、キャップ部材が取り付けられているＩＣチップ実装用基板においても、上述した第二の本発明のＩＣチップ実装用基板と同様の効果を得ることができる。
次に、第三の本発明の光通信用デバイスについて説明する。
第三の本発明の光通信用デバイスは、基板の少なくとも片面に導体回路と絶縁層とが積層形成されるとともに、光導波路が形成され、さらに、光信号伝送用光路が形成されたマザーボード用基板に、光学素子を実装したＩＣチップ実装用基板が実装された光通信用デバイスであって、
上記ＩＣチップ実装用基板の外周に接するように、ＩＣチップ実装用基板封止層が形成されていることを特徴とする。
第三の本発明の光通信用デバイスでは、ＩＣチップ実装用基板の外周に接するように、ＩＣチップ実装用基板封止層が形成されているため、ＩＣチップ実装用基板と該ＩＣチップ実装用基板を実装する面との間に外部に開放した隙間が存在しておらず、光信号伝送用光路内にゴミや異物等が入り込むことがなく、そのため、このゴミ等の存在に起因して、光信号の伝送が阻害されることもない。
従って、第三の本発明の光通信用デバイスは、信頼性に優れることとなる。
また、第三の本発明の光通信用デバイスでは、光通信に必要な電子部品や光学素子をマザーボード用基板に実装して一体化することができるため、光通信用端末機器の薄型化、小型化に寄与することができる。
第三の本発明の光通信用デバイスでは、マザーボード用基板にＩＣチップ実装用基板が実装されている。
上記ＩＣチップ実装用基板としては、例えば、上述した第一の本発明のＩＣチップ実装用基板や、第二の本発明のＩＣチップ実装用基板等が挙げられる。また、これらのＩＣチップ実装用基板以外にも、例えば、後述する凹部形状の光信号伝送用光路を有するＩＣチッ プ実装用基板（以下、第三の実施形態のＩＣチップ実装用基板ともいう）等が挙げられる。
上記第三の実施形態のＩＣチップ実装用基板について説明する。
図６には、第三の実施形態のＩＣチップ実装用基板の一例を模式的に示す断面図である。図６に示す第三の実施形態のＩＣチップ実装用基板６２０は、基板６２１の両面に導体回路６２４と絶縁層６２２とが積層形成され、基板６２１を挟んだ導体回路間、および、絶縁層６２２を挟んだ導体回路間は、スルーホール６２９またはバイアホール６２７により電気的に接続されている。また、最外層にはソルダーレジスト層６３４が形成されている。
さらに、ＩＣチップ実装用基板６２０には、凹部形状の光信号伝送用光路６４２が形成されている。この光信号伝送用光路６４２内には、４チャンネルの受光素子６３９とＩＣチップ６４０とのそれぞれがワイヤボンディング６４８により実装されており、さらに、光信号伝送用光路６４２の一部には、樹脂組成物６４７が充填されている。
また、凹部形状の光信号伝送用光路を形成した側のソルダーレジスト層６３４には、半田バンプ６３７が形成されている。
なお、ＩＣチップは、光信号伝送用光路が形成された側と反対側の表面に実装されていてもよい。
従って、４チャンネルの受光素子６３９への入力信号は、光信号伝送用光路６４２を介して伝送されることとなる。ここで、光信号伝送用光路６４２は、４チャンネル分の光信号を伝送することができる大きさで、絶縁層６２３およびソルダーレジスト層６３４の一部に凹部形状に形成されている。
また、このような光信号伝送用光路６４２の受光素子６３９が実装された側と反対側の樹脂組成物６４７の端部には、４つのマイクロレンズ６４６ａ〜６４６ｄが配設されている。ここで、マイクロレンズ６４６ａ〜６４６ｄのそれぞれは、受光素子６３９の各チャンネル６３９ａ〜６３９ｄに対応する位置に個別に配設されている。
従って、受光素子６３９への光信号は、マイクロレンズ６４６ａ〜６４６ｄを通過することとなる。このように、光信号伝送用光路６４２にマイクロレンズ６４６ａ〜６４６ｄを配設することにより、光信号の伝送損失を抑えることができる。なお、第三の実施形態のＩＣチップ実装用基板において、マイクロレンズは必要に応じて配設されていればよく、光信号伝送用光路のソルダーレジスト層を貫通する部分は、樹脂組成物が充填されていてもよいし、空隙により形成されていてもよい。
ここで、光信号伝送用光路のソルダーレジスト層を貫通する部分と、絶縁層に形成された部分との平面視した際の開口の大きさは、図６に示したように、ソルダーレジスト層を貫通する部分の方が大きくてもよいし、両者が同一であってもよいし、絶縁層に形成された部分の方が大きくてもよい。また、この場合、マイクロレンズを配設するための形成層（レンズマーカ）を作製しておいてもよい。
以下、上記形成層について、簡単に説明しておく。
上記形成層を作製する場合には、マイクロレンズを配設するのに先立ち、マイクロレンズを形成する部位を含むその周辺に、マイクロレンズ形成用樹脂を塗布して形成層用樹脂層を形成し、さらに、露光、現像処理を施すことにより、マイクロレンズ配設部位にマイクロレンズの土台となる円柱形状の形成層（レンズマーカ）を作製する。
このように、形成層を作製することにより、その後の工程で、マイクロレンズ形成用樹脂組成物を滴下した際に、表面張力により樹脂組成物が形成層上に球状に広がるとともに、この樹脂組成物は、形成層よりも広い領域に広がることがない。そのため、レンズ径や高さのバラツキが発生しにくくなる。なお、上記レンズマーカとしては、例えば、特開２００２−３３１５３２号公報に開示されたもの等が挙げられる。 また、ソルダーレジスト層のマイクロレンズを配設する部分にのみ光信号伝送用光路が形成されていてもよい。
このような構成からなるＩＣチップ実装用基板６２０においても、外部の光学部品（光ファイバや光導波路等）を介して伝送されてきた電気信号は、マイクロレンズ６４６ａ〜６４６ｄおよび光信号伝送用光路６４２を介して受光素子６３９（受光部６３９ａ）に伝送され、この受光素子６３９で電気信号に変換された後、ワイヤボンディング６４９、導体回路６２４、バイアホール６２７等を介してＩＣチップ６４０に送られ、処理されることとなる。
また、ＩＣチップ実装用基板６２０では、ソルダーレジスト層６３４に金属めっき層を介して半田バンプ６３７が形成されているため、ＩＣチップ６４０と外部基板等との間での電気信号の伝送は、半田バンプ６３７を介して行うことができる。
このように半田バンプが形成されている場合には、上記ＩＣチップ実装用基板をマザーボード用基板等の外部基板と半田バンプを介して接続することができ、この場合には、半田が有するセルフアライメント作用により上記ＩＣチップ実装用基板を所定の位置に配置することができる。
また、上記凹部形状の光信号伝送用光路の形状としては、上記光信号伝送用光路の絶縁層に形成された部分、および、上記光信号伝送用光路のソルダーレジスト層を貫通する部分ともに、例えば、円柱、角柱、楕円柱、複数の円柱が並列に並べられ、互いに隣り合う円柱の側面の一部が繋がった形状、直線と円弧とで囲まれた底面を有する柱状体等が挙げられる。なお、上記絶縁層に形成された部分と、上記ソルダーレジスト層に形成された部分とは、必ずしも同一の形状を有している必要はない。
また、上記凹部形状の光信号伝送用光路について、その断面の面積は、１００ｍｍ２以上が望ましい。より望ましくは、２００ｍｍ２以上である。この大きさであれば、波長の大きさ等にかかわりなく、光信号の送受信を行うことができる。
図６に示した第三の実施形態のＩＣチップ実装用基板の説明においては、光学素子として、受光素子が実装されたＩＣチップ実装用基板について説明したが、上記した実施形態のＩＣチップ実装用基板では、光学素子として受光素子の代わりに発光素子が実装されていてもよく、この場合、ＩＣチップ実装用基板の構成は、受光素子を発光素子に代える以外、上記と同様の構成であればよい。また、受光素子と発光素子との両方が実装されていてもよい。
第三の本発明の光通信用デバイスでは、このようなＩＣチップ実装用基板がマザーボード用基板に実装されている。
上記マザーボード用基板は、基板の少なくとも片面に導体回路と絶縁層とが積層形成されるとともに、光導波路が形成され、さらに、光信号伝送用光路が形成されている。
上記マザーボード用基板には、光導波路が形成されており、この光導波路を介して光信号の伝送を行うことができる。
上記光導波路としては、ポリマー材料等からなる有機系光導波路、石英ガラス、化合物半導体等からなる無機系光導波路等が挙げられる。これらのなかでは、ポリマー材料等からなる有機系光導波路が望ましい。絶縁層との密着性に優れ、加工が容易だからである。
上記ポリマー材料としては、通信波長帯での吸収が少ないものであれば特に限定されず、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等が挙げられる。
具体的には、ＰＭＭＡ（ポリメチルメタクリレート）、重水素化ＰＭＭＡ、重水素フッ素化ＰＭＭＡ等のアクリル樹脂、フッ素化ポリイミド等のポリイミド樹脂、エポキシ樹脂、ＵＶ硬化性エポキシ樹脂、ポリオレフィン系樹脂、重水素化シリコーン樹脂等のシリコーン樹脂、シロキサン樹脂、ベンゾシクロブテンから製造されるポリマー等が挙げられる。また、上記光導波路がマルチモードの光導波路である場合、その材料は、アクリル樹脂やエポキシ樹脂、ＵＶ硬化性エポキシ樹脂であることが望ましく、上記光導波路がシングルモードの光導波路である場合、その材料は、ポリイミド樹脂やシリコーン樹脂、シロキサン樹脂であることが望ましい。
また、上記光導波路のコア部の厚さは１〜１００μｍが望ましく、その幅は１〜１００μｍが望ましい。上記幅が１μｍ未満では、その形成が容易でないことがあり、一方、上記幅が１００μｍを超えると、多層プリント配線板を構成する導体回路等の設計の自由度を阻害する原因となることがある。
また、上記光導波路のコア部の厚さと幅との比は、１：１に近いほうが望ましい。これは、通常、上記受光素子の受光部や上記発光素子の発光部の平面形状が円形状だからである。なお、上記厚さと幅との比は特に限定されるものではなく、通常、約１：２〜約２：１程度であればよい。
さらに、上記光導波路が通信波長１．３１μｍまたは１．５５μｍのシングルモードの光導波路である場合には、そのコア部の厚さおよび幅は５〜１５μｍであることがより望ましく、１０μｍ程度であることが特に望ましい。また、上記光導波路が通信波長０．８５μｍでマルチモードの光導波路である場合には、そのコア部の厚さおよび幅は２０〜８０μｍであることがより望ましく、５０μｍ程度であることが特に望ましい。
また、上記光導波路には、粒子が配合されていてもよい。粒子が配合されることにより、光導波路にクラックが発生しにくくなるからである。即ち、光導波路に粒子が配合されていない場合には、光導波路と他の層（基板や絶縁層等）との熱膨張係数が異なることに起因して光導波路にクラックが発生することがあるが、光導波路に粒子を配合して熱膨張係数を調整することにより、上記他の層との熱膨張係数の差を小さくした場合には、光導波路にクラックが発生しにくくなるからである。
また、上記光導波路には、上記樹脂成分以外に、樹脂粒子、無機粒子、金属粒子等の粒子が含まれていてもよい。これらの粒子を含ませることにより上記光導波路と、絶縁層やソルダーレジスト層等との間で熱膨張係数の整合を図ることができるからである。
上記樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等からなるものが挙げられる。
具体的には、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等の熱硬化性樹脂；これらの熱硬化性樹脂の熱硬化基（例えば、エポキシ樹脂におけるエポキシ基）にメタクリル酸やアクリル酸等を反応させ、アクリル基を付与した樹脂；フェノキシ樹脂、ポリエーテルスルフォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルホン（ＰＰＳ）、ポリフェニレンサルファイド（ＰＰＥＳ）、ポリフェニルエーテル（ＰＰＥ）、ポリエーテルイミド（ＰＩ）等の熱可塑性樹脂；アクリル樹脂等の感光性樹脂等からなるものが挙げられる。
また、上記熱硬化性樹脂と上記熱可塑性樹脂との樹脂複合体や、上記アクリル基を付与した樹脂や上記感光性樹脂と上記熱可塑性樹脂との樹脂複合体からなるものを用いることもできる。
また、上記樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。
また、上記無機粒子としては、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物、チタニア等のチタン化合物等からなるものが挙げられる。また、シリカとチタニアとを一定の割合で混ぜ、溶融させて均一化したものを用いてもよい。
また、上記無機粒子として、リンやリン化合物からなるものを用いることもできる。
上記金属粒子としては、金、銀、銅、パラジウム、ニッケル、白金、鉄、亜鉛、鉛、アルミニウム、マグネシウム、カルシウム等からなるものが挙げられる。
これらの樹脂粒子、無機粒子および金属粒子の粒子は、それぞれ単独で用いても良いし、２種以上併用してもよい。
上記粒子としては、無機粒子が望ましく、シリカ、チタニアまたはアルミナからなる粒子が望ましい。また、シリカ、チタニアおよびアルミナのうちの少なくとも２種を混合、溶融させて形成した混合組成の粒子も望ましい。
また、上記樹脂粒子等の粒子の形状は特に限定されず、球状、楕円球状、破砕状、多面体状等が挙げられる。
また、上記粒子の粒径は、通信波長より短いことが望ましい。粒径が通信波長より長いと光信号の伝送を阻害することがあるからである。
上記粒径は、その下限が０．０１μｍで、上限が０．８μｍであることがより望ましい。この範囲を外れる粒子を含んでいると、粒度分布が広くなりすぎて、樹脂組成物中に混合した際に、該樹脂組成物の粘度のバラツキが大きくなり、樹脂組成物を調製する場合の再現性が低くなり、所定の粘度を有する樹脂組成物を調製することが困難になることがあるからである。
上記粒径は、その下限が０．１μｍで、その上限が０．８μｍであることがさらに望ましい。この範囲にあると、スピンコート、ロールコート等を用いて樹脂組成物を塗布するの適しており、また、粒子が混合された樹脂組成物を調製する際に、所定の粘度に調製しやすくなる。
上記粒径は、その下限が０．２μｍで、その上限が０．６μｍであることが特に望ましい。この範囲が、樹脂組成物の塗布、光導波路のコア部の形成に特に適している。さらに、形成した光導波路ごとのバラツキ、特に、コア部のバラツキが最も小さくなり、マザーボード用基板の特性に特に優れることとなるからである。
また、この範囲の粒径を有する粒子であれば、２種類以上の異なる粒径の粒子が含まれていてもよい。
また、上記範囲内の粒径を有する粒子であれば、２種類以上の異なる粒径の粒子を含有していてもよい。
上記粒子の配合量は、その望ましい下限が１０重量％であり、より望ましい下限が２０重量％である。一方、上記粒子の望ましい上限は８０重量％であり、より望ましい上限は７０重量％である。粒子の配合量が１０重量％未満であると、粒子を配合させる効果が得られないことがあり、粒子の配合量が８０重量％を超えると、光信号の伝送が阻害されることがあるからである。
また、上記光導波路の形状は特に限定されないが、その形成が容易であることから、シート状が好ましい。
また、上記光導波路がコア部とクラッド部とから構成されているものである場合、上記粒子は、コア部とクラッド部との両方に配合されていてもよいが、コア部には粒子が配合さ れておらず、該コア部の周囲を覆うクラッド部にのみ粒子が配合されていることが望ましい。その理由は以下のとおりである。
すなわち、光導波路に粒子を配合する場合、該粒子と光導波路の樹脂成分との密着性によっては、粒子と樹脂成分との界面に空気層が生じてしまうことがあり、この場合には、この空気層により光の屈折方向が変わり、光導波路の伝送損失が大きくなることがあるのに対し、クラッド部にのみ粒子が配合を配合した場合には、上述したような粒子を配合することにより、光導波路の伝送損失が大きくなるというような問題が発生することがないとともに、光導波路でクラックが発生しにくくなるからである。
また、上記光導波路には、光路変換ミラーが形成されていることが望ましい。光路変換ミラーを形成することにより、光路を所望の角度に変更することが可能だからである。
上記光路変換ミラーの形成は、後述するように、光導波路の一端を切削することにより行うことができる。また、光導波路に光路変換ミラーを形成する代わりに、光導波路の端部の先に、光路変換部を有する部材を配置してもよい。
また、上記マザーボード用基板においては、少なくとも絶縁層およびソルダーレジスト層に光信号伝送用光路が形成されており、上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分以外の部分には、樹脂組成物が充填されていることが望ましい。
ここで、充填する樹脂組成物としては、上述した本発明のＩＣチップ実装用基板において、光信号伝送用光路に充填する樹脂組成物と同様のもの等が挙げられる。
また、上記光通信用デバイスにおいては、上記光信号伝送用光路のうち、上記光ソルダーレジスト層を貫通する部分の断面の径が、上記絶縁層に形成された部分の断面の径よりも小さくてもよい。
なお、上記光信号伝送用光路のソルダーレジスト層を貫通する部分の断面の径の具体的な大きさはＩＣチップ実装用基板の設計に応じて適宜選択すればよいが、通常、５０〜４９０μｍ程度であることが望ましい。
また、上記マザーボード用基板においては、上記樹脂組成物の上記光信号伝送用光路の上記ソルダーレジスト層を貫通する部分以外の部分に充填された樹脂組成物の端部であって、上記光信号伝送用光路のソルダーレジスト層を貫通する部分にマイクロレンズが配設されていてもよい。マイクロレンズを配設することにより確実に光信号を伝送することができるからである。
なお、上記マイクロレンズの材料、透過率等の特性等としては、上述した本発明のＩＣチップ実装用基板に配設されるマイクロレンズと同様のものが挙げられる。
また、上記マザーボード用基板においては、本発明のＩＣチップ実装用基板特に限定されず同様、上記マイクロレンズが配設される領域には、表面処理が施されていてもよい。
また、上記マザーボード用基板において、最外層にソルダーレジスト層が形成されている場合、このソルダーレジスト層の厚さは、その下限が１０μｍであることが望ましく、１５μｍであることがより望ましい。一方、その上限は、４０μｍであることが望ましく、３０μｍであることがより望ましい。
また、上記のマザーボード用基板においては、上記基板を挟んだ導体回路間がスルーホールを介して接続され、上記絶縁層を挟んだ導体回路間がバイアホールを介して接続されていることが望ましい。ＩＣチップ実装用基板の高密度配線を実現しつつ、その小型化を図ることができるからである。
また、上記光通信用デバイスでは、ＩＣチップ実装用基板の外周に接するように、ＩＣチップ実装用基板封止層が形成されているが、このＩＣチップ実装用基板封止層の材質とし ては、上述した第一の本発明のＩＣチップ実装用基板にかかる光学素子封止層と同様のもの等が挙げられる。
従って、上記ＩＣチップ実装用基板封止層は、樹脂からなるものであることが望ましい。勿論、上記ＩＣチップ実装用基板封止層は、半田からなるものであってもよい。
また、後に図面を参照しながら説明するが、上記光通信用デバイスにおいて、上記光信号伝送用光路の上記ＩＣチップ実装用基板に接する部分には、空隙部が形成されていることが望ましい。その理由は、第一の本発明のＩＣチップ実装用基板において、光信号伝送用光路の光学素子に接する部分に空隙部が形成されていることが望ましい理由と同様、光伝送性に優れることとなるからである。
以下、第三の本発明の光通信用デバイスの実施形態について、図面を参照しながら説明する。
図７は、第三の本発明の光通信用デバイスの実施形態の一例を模式的に示す断面図である。
図７には、マザーボード用基板７２０に、受光素子２７３９が実装されたＩＣチップ実装用基板２７２０と発光素子１７３８が実装されたＩＣチップ実装用基板１７２０とが実装された光通信用デバイス７６０が示されている。なお、ＩＣチップ実装用基板１７２０、２７２０としては、ＩＣチップが実装された状態の第一の本発明のＩＣチップ実装用基板が実装されている。
ＩＣチップ実装用基板１７２０は、基板１７２１の両面に導体回路１７２４と絶縁層１７２２とが積層形成され、基板１７２１を挟んだ導体回路間、および、絶縁層１７２２を挟んだ導体回路間は、それぞれ、スルーホール（図示せず）およびバイアホール１７２７により電気的に接続されている。また、最外層にはソルダーレジスト層１７３４が形成されている。
このＩＣチップ実装用基板１７２０では、基板１７２１、絶縁層１７２２およびソルダーレジスト層１７３４を貫通するように光信号伝送用光路１７４２が設けられている。
この光信号伝送用光路１７４２には、基板１７２１および絶縁層１７２２を貫通する部分に樹脂組成物１７４７が充填されている。また、樹脂組成物１７４７の発光素子１７３８が実装された側およびその反対側の端部であって、光信号伝送用光路１７４２のソルダーレジスト層を貫通する部分のそれぞれには、マイクロレンズ１７４９、１７４６が配設されている。
ＩＣチップ実装用基板１７２０の一の面には、発光部１７３８ａが光信号伝送用光路１７４２に対向するように、発光素子１７３８が半田接続部１７４４を介して表面実装されている。ＩＣチップ実装用基板１７２０では、発光素子１７３８の外周に接するように、光学素子封止層１７４８が形成されている。
また、図示していないが、ＩＣチップ実装用基板１７２０の発光素子１７３８が実装された側と同じ側の面には、ＩＣチップが半田接続部を介して表面実装されている。
また、ＩＣチップ実装用基板２７２０は、基板２７２１の両面に導体回路２７２４と絶縁層２７２２とが積層形成され、基板２７２１を挟んだ導体回路間、および、絶縁層２７２２を挟んだ導体回路間は、それぞれ、スルーホール（図示せず）およびバイアホール２７２７により電気的に接続されている。また、最外層にはソルダーレジスト層２７３４が形成されている。
このＩＣチップ実装用基板２７２０では、基板２７２１、絶縁層２７２２およびソルダーレジスト層２７３４を貫通するように光信号伝送用光路２７４２が設けられている。 この光信号伝送用光路２７４２には、基板２７２１および絶縁層２７２２を貫通する部分に樹脂組成物２７４７が充填されている。また、樹脂組成物２７４７の受光素子２７３９が実装された側およびその反対側の端部であって、光信号伝送用光路２７４２のソルダーレジスト層２７３４を貫通する部分のそれぞれには、マイクロレンズ２７４９、２７４６が配設されている。
ＩＣチップ実装用基板２７２０の一の面には、受光部２７３９ａが光信号伝送用光路２７４２に対向するように、受光素子２７３９が半田接続部２７４４を介して表面実装されている。そして、ＩＣチップ実装用基板２７２０では、受光素子２７３９の外周に接するように、光学素子封止層が形成されている。
また、図示していないが、ＩＣチップ実装用基板２７２０の受光素子２７３９が実装された側と同じ側の面には、ＩＣチップが半田接続部を介して表面実装されている。
また、マザーボード用基板７２０は、基板７２１の両面に導体回路７２４と絶縁層７２２とが積層形成され、基板７２１を挟んだ導体回路間、および、絶縁層７２２を挟んだ導体回路間は、それぞれ、スルーホール７２９およびバイアホール（図示せず）により電気的に接続されている。また、最外層にはソルダーレジスト層７３４が形成されている。
このマザーボード用基板７２０では、基板７２１、絶縁層７２２およびソルダーレジスト層７３４を貫通するように光信号伝送用光路７４２が設けられている。
この光信号伝送用光路７４２では、ソルダーレジスト層７３４を貫通する部分の断面の径は、基板７２１および絶縁層７２２を貫通する部分の断面の径よりも小さくなっている。なお、第三の本発明の光通信用デバイスを構成するマザーボード用基板７２０において、ソルダーレジスト層７３４を貫通する部分の断面の径は、必ずしも基板７２１および絶縁層７２２を貫通する部分の断面の径よりも小さくなくてもよい。
マザーボード用基板７２０のＩＣチップ実装用基板１７２０、２７２０が実装された側と反対側の最外層の絶縁層７２２上には、コア７５１とクラッド７５２とからなる光導波路７５０が形成されている。
また、光導波路７５０のそれぞれの端部には、光路変換ミラーが形成されており、光導波路７５０と光信号伝送用光路７４２との間で光信号を伝送することができるように構成されている。
ここで、光導波路７５０は、後述するが、一旦、最外層の絶縁層上に全面又は一部に樹脂組成物を積層した後、所定の箇所を先端がＶ形９０°のダイヤモンドソー等で切削加工することにより形成されている。なお、マザーボード用基板７２０においては、その両端がともに光信号伝送用光路７４２と光学的に接続された部分が、実際に光導波路として機能することとなる。
また、このような光信号伝送用光路７４２の光導波路７５０が形成された側と反対側であって、ソルダーレジスト層を貫通する部分には、マイクロレンズ７４６ａ、７４６ｂが配設されている。ここで、マイクロレンズ７４６ａ、７４６ｂのそれぞれは、端部に光路変換ミラーが形成されたコア７５１のそれぞれの端部に対応する位置に配設されている。
そして、光通信用デバイス７６０では、マザーボード用基板７２０の光導波路７５０が形成された側と反対側の面に、ＩＣチップ実装用基板１７２０、２７２０が半田接続部１７４３、２７４３を介して実装されている。
ここで、ＩＣチップ実装用基板１７２０、２７２０のそれぞれは、セルフアライメント作用により所定の位置に実装されている。
さらに、一の面のソルダーレジスト層７３４上には、ＩＣチップ実装用基板１７２０、２７２０のそれぞれの外周に接するように、ＩＣチップ実装用基板封止層７４８ａ、７４８ｂが形成されており、ＩＣチップ実装用基板封止層７４８ａ、７４８ｂのそれぞれに形成された光信号伝送用光路の直下には、空隙部が形成されている。従って、光信号伝送用光路のＩＣチップ実装用基板１７２０、２７２０に接する部分には、ＩＣチップ実装用基板封止層７４８ａ、７４８ｂが形成されていない。
このようなＩＣチップ実装用基板封止層７４８ａ、７４８ｂが形成されることにより、ＩＣチップ実装用基板１７２０、２７２０に形成された光信号伝送用光路や、マザーボード用基板に形成された光信号伝送用光路７４２内に、ゴミや異物等が入り込むことがなく、該ゴミや異物等により光信号の伝送が阻害されることもない。
また、マイクロレンズにより効率良く光信号を集光することができる。
このような構成からなる光通信用デバイス７６０では、ＩＣチップ実装用基板１７２０に実装されたＩＣチップ（図示せず）からの電気信号が、発光素子１７３８で光信号に変換され、発光素子１７３８（発光部１７３８ａ）から出射した光信号は、マイクロレンズ１７４９、光信号伝送用光路１７４２、マイクロレンズ１７４６、マイクロレンズ７４６ａ、光信号伝送用光路７４２、光導波路７５０、光信号伝送用光路７４２、マイクロレンズ７４６ｂ、マイクロレンズ７４６、光信号伝送用光路２７４２およびマイクロレンズ２７４９を介して受光素子２７３９（受光部２７３９ａ）に伝送され、さらに受光素子２７３９で電気信号に変換された後、ＩＣチップ実装用基板２７２０に実装されたＩＣチップ（図示せず）に伝送され、処理されることとなる。
このような光通信用デバイスでは、光信号伝送用光路内にゴミや異物等が入り込むことがないため、確実に光信号を伝送することができる。
また、本発明の光通信用デバイスの実施形態は、図７に示したような実施形態に限定されるわけではなく、例えば、図８に示すような実施形態であってもよい。
図８は、本発明の光通信用デバイスの実施形態の別の一例を模式的に示す断面図である。図８には、マザーボード用基板８２０に、発光素子１８３８が実装されたＩＣチップ実装用基板１８２０と受光素子２８３９が実装されたＩＣチップ実装用基板２８２０とが実装された光通信用デバイス８６０が示されている。なお、ＩＣチップ実装用基板１８２０、２８２０としては、第三の実施形態のＩＣチップ実装用基板が実装されている。
光通信用デバイス８６０は、図７に示した光通信用デバイス７６０と比べて、ＩＣチップ実装用基板１８２０、２８２０の構造が異なるものの、マザーボード用基板８２０の構造は、マザーボード用基板７２０の構造と同一である。
従って、ここでは、ＩＣチップ実装用基板１８２０、２８２０の構造を中心に光通信用デバイス８６０の実施形態について説明することとする。
ＩＣチップ実装用基板１８２０は、基板１８２１の両面に導体回路１８２４と絶縁層１８２２とが積層形成され、基板１８２１を挟んだ導体回路間、および、絶縁層１８２２を挟んだ導体回路間は、それぞれ、スルーホール１８２９およびバイアホール１８２７により電気的に接続されている。また、最外層にはソルダーレジスト層１８３４が形成されている。
このＩＣチップ実装用基板１８２０では、凹部形状の光信号伝送用光路１８４２が設けられている。
この光信号伝送用光路１８４２内には、発光素子１８３８とＩＣチップ（図示せず）とがワイヤボンディング１８４９により実装されており、さらに、光信号伝送用光路１８４２の絶縁層１８２２に形成された部分には、樹脂組成物１８４７が充填されている。
また、樹脂組成物１８４７の発光素子１８３８が実装された側と反対側の端部であって、 光信号伝送用光路１８４２のソルダーレジスト層１８３４を貫通する部分の一部には、マイクロレンズ１８４６が配設されている。
また、ＩＣチップ実装用基板２８２０は、基板２８２１の両面に導体回路２８２４と絶縁層２８２２とが積層形成され、基板２８２１を挟んだ導体回路間、および、絶縁層２８２２を挟んだ導体回路間は、それぞれ、スルーホール２８２９およびバイアホール２８２７により電気的に接続されている。また、最外層にはソルダーレジスト層２８３４が形成されている。
このＩＣチップ実装用基板２８２０では、凹部形状の光信号伝送用光路２８４２が設けられている。
この光信号伝送用光路２８４２内には、受光素子２８３９とＩＣチップ（図示せず）とがワイヤボンディング２８４９より実装されており、さらに、光信号伝送用光路２８４２の絶縁層２８２２に形成された部分には、樹脂組成物２８４７が充填されている。
また、樹脂組成物２８４７の受光素子２８３９が実装された側と反対側の端部であって、光信号伝送用光路２８４２のソルダーレジスト層２８３４を貫通する部分の一部には、マイクロレンズ２８４６が配設されている。
また、マザーボード用基板８２０は、上述したように、図７に示したマザーボード用基板と同様の構成を有している。
そして、光通信用デバイス８６０では、マザーボード用基板８２０の光導波路８５０が形成された側と反対側の面に、ＩＣチップ実装用基板１８２０、２８２０が半田接続部１８４３、２８４３を介して実装されている。
ここで、ＩＣチップ実装用基板１８２０、２８２０のそれぞれは、セルフアライメント作用により所定の位置に実装されている。
さらに、マザーボード用基板８２０の一の面のソルダーレジスト層８３４上には、ＩＣチップ実装用基板１８２０、２８２０のそれぞれの外周に接するように、ＩＣチップ実装用基板封止層８４８ａ、８４８ｂが形成されており、ＩＣチップ実装用基板封止層８４８ａ、８４８ｂのそれぞれに形成された光信号伝送用光路の直下には、空隙部が形成されている。従って、光信号伝送用光路のＩＣチップ実装用基板１８２０、２８２０に接する部分には、ＩＣチップ実装用基板封止層８４８ａ、８４８ｂが形成されていない。
このようなＩＣチップ実装用基板封止層８４８ａ、８４８ｂが形成されることにより、ＩＣチップ実装用基板１８２０、２８２０に形成された光信号伝送用光路や、マザーボード用基板に形成された光信号伝送用光路内に、ゴミや異物等が入り込むことがなく、該ゴミや異物等により光信号の伝送が阻害されることもない。
また、マイクロレンズにより効率良く光信号を集光することができる。
このような構成からなる光通信用デバイス８６０では、ＩＣチップ実装用基板１８２０に実装されたＩＣチップ（図示せず）からの電気信号が、発光素子１８３８で光信号に変換され、発光素子１８３８（発光部１８３８ａ）から出射した光信号は、光信号伝送用光路１８４２、マイクロレンズ１８４６、マイクロレンズ８４６ａ、光信号伝送用光路８４２、光導波路８５０、光信号伝送用光路８４２、マイクロレンズ８４６ｂ、マイクロレンズ２８４６および光信号伝送用光路２８４２を介して受光素子２８３９（受光部２８３９ａ）に伝送され、さらに受光素子２８３９で電気信号に変換された後、ＩＣチップ実装用基板２８２０に実装されたＩＣチップ（図示せず）に伝送され、処理されることとなる。
このような光通信用デバイスでは、光信号伝送用光路内にゴミや異物等が入り込むことがないため、確実に光信号を伝送することができる。
また、図７、８に示した光通信用デバイスにおいては、ＩＣチップ実装用基板には、１チ ャンネル光学素子（発光素子、受光素子）が実装されており、これに対応して、１チャンネルを光信号を伝送するための光信号伝送用光路が、ＩＣチップ実装用基板とマザーボード用基板とのそれぞれに形成されている。
しかしながら、本発明の光通信用デバイスの実施形態は、図７、８に示したような実施形態に限定されるわけではなく、上述したマザーボード用基板に第一または第二の本発明のＩＣチップ実装用基板や、第三の実施形態のＩＣチップ実装用基板が実装された形態であればよい。
従って、ＩＣチップ実装用基板には、マルチチャンネルの光学素子が実装されていてもよく、また、ＩＣチップ実装用基板およびマザーボード用基板のそれぞれには、マルチチャンネルの光学素子の光信号を伝送すべく、一括貫通孔構造の光信号伝送用光路や、個別貫通孔構造の光信号伝送用光路等が形成されていてもよい。
また、マザーボード用基板に複数のＩＣチップ実装用基板が実装されている場合、一括貫通孔構造の光信号伝送用光路が形成されたＩＣチップ実装用基板と凹部形状の光信号伝送用光路が形成されたＩＣチップ実装用基板等、光信号伝送用光路の構造が異なるＩＣチップ実装用基板が、一のマザーボード用基板に実装されていてもよい。
さらに、図７に示したような実施形態の光通信用デバイスにおいて、マイクロレンズを配設する場合、図７の実施形態に示した６箇所の全てにマイクロレンズを配設することが望ましい。発光素子から受光素子への光信号の伝送能の信頼性に優れることとなるからである。なお、図８に示した実施形態の光通信用デバイスにおいても同様のことが明らかとなった。
また、ＩＣチップ実装用基板に実装された光学素子にマイクロレンズが配設されていてもよい。
また、少なくともＩＣチップ実装用基板とマザーボード用基板とが対向する箇所（４箇所）に、マイクロレンズが配設されていることも望ましい。
また、第三の本発明の光通信用デバイスにおいては、ＩＣチップ実装用基板とマザーボード用基板のソルダーレジスト層との間にダムが形成されていてもよい。
ダムを形成することにより、ＩＣチップ実装用基板封止層をマザーボード用基板のソルダーレジスト層上の所望の位置に形成することができるからである。
特に、ポッティングによりＩＣチップ実装用基板封止層を形成する場合には、ＩＣチップ実装用基板の光信号伝送用光路とマザーボード用基板の光信号伝送用光路との間へのＩＣチップ実装用基板封止層の流入を防止することができるため、ダムが形成されていることが適している。
また、第三の本発明の光通信用デバイスについて、図７に示した実施形態においては、光信号伝送用光路の光学素子と接する部分には光学素子封止層が形成されていないＩＣチップ実装用基板が、マザーボート用基板に実装されており、さらに、マザーボード用基板に形成された光信号伝送用光路のＩＣチップ実装用基板に接する部分には、ＩＣチップ実装用基板封止層が形成されていないが、当然、第三の本発明の光通信用デバイスの実施形態は、このような形態に限定されるわけではない。
具体的には、第三の本発明の光通信用デバイスがとり得る実施形態の組み合わせとしては、図７に示した実施形態を含め、次の４通りが考えられます。
即ち、（１）光信号伝送用光路の光学素子と接する部分に光学素子封止層が形成されていないＩＣチップ実装用基板がマザーボート用基板に実装されており、さらに、マザーボード用基板に形成された光信号伝送用光路のＩＣチップ実装用基板に接する部分にはＩＣチップ実装用基板封止層が形成されていない形態（図７の形態）、
（２）光信号伝送用光路の光学素子と接する部分に光学素子封止層が形成されたＩＣチッ プ実装用基板がマザーボート用基板に実装されており、さらに、マザーボード用基板に形成された光信号伝送用光路のＩＣチップ実装用基板に接する部分にＩＣチップ実装用基板封止層が形成されていない形態、
（３）光信号伝送用光路の光学素子と接する部分に光学素子封止層が形成されていないＩＣチップ実装用基板がマザーボート用基板に実装されており、さらに、マザーボード用基板に形成された光信号伝送用光路のＩＣチップ実装用基板に接する部分にＩＣチップ実装用基板封止層が形成されている形態、
（４）光信号伝送用光路の光学素子と接する部分に光学素子封止層が形成されたＩＣチップ実装用基板がマザーボート用基板に実装されており、さらに、マザーボード用基板に形成された光信号伝送用光路のＩＣチップ実装用基板に接する部分にＩＣチップ実装用基板封止層が形成されている形態、の４通りであります。
これらの実施形態は、全て上述した第三の本発明の目的、即ち、光信号伝送用光路内へゴミや異物等が入り込むことを防止し、優れた光信号伝送能を確保することを達成することができるものであるが、これらの中では、上記（２）の形態が特に望ましい。その理由は下記の通りである。
光学素子とＩＣチップ実装用基板との隙間の距離、及び、ＩＣチップ実装用基板とマザーボード用基板との隙間の距離を比較した場合、通常、前者は５０μｍ以下（大きくても１００μｍ程度）と狭いのに対し、後者は３００μｍ程度（概ね１００〜８００μｍ程度）とある程度の距離を有している。
ここで、光学素子封止層及びＩＣチップ実装用基板封止層のそれぞれを形成することを考慮してみると、光学素子封止層を形成する場合には、光学素子とＩＣチップ実装用基板との隙間の距離が狭いため、光信号伝送用光路の光学素子と接する部分に光学素子封止層が形成されていない形態にしようとすると、光学素子封止層を形成するための樹脂組成物の選択の自由度が小さくなってしまうととともに、その形成工程の制御も極めて高い精度が要求されることとなる。一方、ＩＣチップ実装用基板封止層を形成する場合には、ＩＣチップ実装用基板とマザーボード用基板との隙間がある程度の距離を有しているため、比較的容易に、マザーボード用基板に形成された光信号伝送用光路のＩＣチップ実装用基板に接する部分にＩＣチップ実装用基板封止層が形成することなく、その外周付近のみを封止することができ、また、ＩＣチップ実装用基板を形成するためのＩＣチップ実装用基板封止層を形成するための樹脂組成物もある程度自由に選択することができる。
このような点から、第三の本発明の光通信用デバイスの実施形態としては、上記（２）の形態が特に望ましい。
ここまで、説明してきた第三の本発明の光通信用デバイスは、基板や絶縁層が樹脂材料から構成されたものである。
しかしながら、基板や絶縁層等が樹脂以外の材料、例えば、ガラスやセラミック等から構成されている場合も、第三の本発明と同様の効果を得ることができる。
すなわち、ガラスやセラミックからなる配線板に、光学素子が実装されたＩＣチップ実装用基板が、ガラスやセラミックからなる配線板に、光導波路が形成されたマザーボード用基板に実装され、このＩＣチップ実装用基板の外周に接するように、ＩＣチップ実装用基板封止層が形成されている光通信用デバイスにおいても、上述した第三の本発明の光通信用デバイスと同様の効果を得ることができる。なお、ＩＣチップ実装用基板とマザーボード用基板とのいずれかのみが、ガラスやセラミック等から構成されている場合も同様である。
また、このようなガラスやセラミックからなる配線板を用いている場合、ＩＣチップ実装用基板封止層は、半田からなるものであることが望ましい。
次に、第三の本発明の光通信用デバイスの製造方法について説明する。 本発明の光通信用デバイスは、ＩＣチップ実装用基板とマザーボード用基板とを別々に製造した後、両者を半田等を介して接続することにより製造することができる。
上記ＩＣチップ実装用基板を製造する方法は、第一および第二の本発明のＩＣチップ実装用基板については、上述した通りである。
以下、第三の実施形態のＩＣチップ実装用基板を製造する方法について簡単に説明しておく。
（１）第三の実施形態のＩＣチップ実装用基板を製造する場合、まず、第一の本発明のＩＣチップ実装用基板を製造する方法の（１）〜（９）の工程と同様の方法を用いて、基板の両面に導体回路と絶縁層とが積層形成された多層配線板を製造する。
（２）次に、上記多層配線板に、光路用凹部を形成する。
上記光路用凹部の形成は、例えば、上記光路用貫通孔を形成する方法と同様の方法、すなわち、ドリル加工やレーザ処理等により行うことができる。
また、上記光路用凹部を形成する際には、その内部に受光素子や発光素子等の光学素子とともに、さらに、ＩＣチップを実装することができるように形成することが望ましい。
また、上記光路用凹部を形成する場合には、上述した多層配線板を作製する工程において、絶縁層を形成する際に、各絶縁層を貫通する開口を形成しておき、絶縁層の積層を完了した際に、光路用凹部が形成されているようにしてもよい。
また、上記光路用凹部を形成した後には、上記光路用貫通孔等を形成した場合と同様、その壁面にデスミア処理や、壁面を粗化面とする粗化面形成工程を行ってもよい。
上記光路用凹部を形成した後には、上記光路用貫通孔等を形成した場合と同様、必要に応じて、上記光路用凹部の壁面に導体層を形成する導体層形成工程を行ってもよく、さらに、このような導体層形成工程を行う場合には、最外層の絶縁層上に、最外層の導体回路を形成することが望ましい。
また、上記導体層を形成した後には、光路用貫通孔の壁面に導体層を形成した場合と同様、該導体層の壁面に粗化面を形成してもよい。
（３）次に、多層配線板に形成した凹部形状の光信号伝送用光路（光路用凹部）内に樹脂組成物を充填する樹脂組成物充填工程を行う。
光路用凹部内に、未硬化の樹脂組成物を充填した後、硬化処理を施すことにより、後工程を経て完成する光信号伝送用光路において、基板や絶縁層に形成された部分が、樹脂組成物が充填されることとなる。
具体的な未硬化の樹脂組成物の充填方法としては特に限定されず、印刷やポッティング等の上記光路用貫通孔内に樹脂組成物を充填する方法と同様の方法等を用いることができる。
さらに、樹脂組成物を充填した場合には、樹脂組成物の露出面に研磨処理を施し、その露出面を平坦にすることが望ましい。露出面を平坦にすることにより、光信号の伝送が阻害されるおそれがより少なくなるからである。上記研磨処理は、光路用貫通孔に樹脂組成物充填した後に行う方法と同様の方法で行うことができる。
なお、上記樹脂組成物充填工程を行う場合には、その前に、光学素子を実装しておく必要があり、さらに、光路用凹部内にＩＣチップを実装する場合には、併せてＩＣチップも実装しておく必要がある。なお、ＩＣチップの実装は設計に応じて行えばよく、必ずしも光路用凹部内に実装しなくてもよい。
そこで、以下、光路用凹部内に光学素子およびＩＣチップを実装する方法について説明しておく。
まず、光路用凹部の底面に、光学素子等との接続端子となるよう、導体回路の一部を露出させる。その後、この導体回路の露出した部分に、必要に応じて、めっき層を形成しておいてもよい。
次に、光路用凹部の底面に光学素子およびＩＣチップを取り付けた後、上記光学素子および上記ＩＣチップと多層配線板の導体回路とを電気的に接続する。
上記光学素子および上記ＩＣチップの取り付けは、例えば、共晶結合法、半田結合法、樹脂結合法等により行うことができる。また、銀ペーストや金ペーストを用いて、光学素子等を取り付けてもよい。
上記樹脂結合法では、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂を主剤とし、これらの樹脂成分以外に硬化剤やフィラー、溶剤等を含むペーストを多層配線板上に塗布し、次いで、光学素子等をペースト上に載置した後、該ペーストを加熱硬化させることにより光学素子等を取り付ける。
なお、上記ペーストの塗布は、例えば、ディスペンス法、スタンピング法、スクリーン印刷法等により行うことができる。
また、銀ペーストを用いる場合には、多層配線板上に銀ペーストを塗布し、ついで、光学素子等をペースト上に載置した後、この銀ぺーストを焼成することにより光学素子を取り付ける。
上記光学素子および上記ＩＣチップと上記多層配線板の導体回路とを電気的に接続する方法としては、ワイヤボンディングを用いることが望ましい。これは、光学素子等を取り付ける際の設計の自由度が大きいとともに、経済的にも有利だからである。
上記ワイヤボンディングとしては、従来公知の方法、即ち、ネイルヘッド・ボンディング法やウエッジ・ボンディング法を用いることができる。
なお、光学素子等の実装は、テープボンディングやフリップチップボンディング等により行ってもよい。
（４）次に、上記（３）の工程工程で形成した光信号伝送用光路（光路用凹部）に連通した開口（光路用開口）を有するソルダーレジスト層を形成するソルダーレジスト層形成工程を行う。
具体的には、例えば、第一の本発明のＩＣチップ実装用基板の製造方法の（１２）の工程で用いた方法と同様の方法により行うことができる。
なお、この場合も光路用開口の形状は特に限定されるものではなく、平面視した際の開口の大きさは、光路用凹部より大きくてもよいし、同一であってもよいし、小さくてもよい。
また、光信号ごとに光路用開口が形成されていてもよい。
また、上記ソルダーレジスト層に形成した光路用開口には、上記光路用凹部と同様の方法で未硬化の樹脂組成物を充填してもよい。また、場合によっては、ソルダーレジスト層に形成した光路用開口の壁面にも導体層を形成してもよい。
また、この工程では、ソルダーレジスト層を形成した後、光路用貫通孔内に充填した樹脂組成物の端部であって、ソルダーレジスト層に形成した光路用開口内にマイクロレンズを配設してもよい。上記マイクロレンズの配設は、第一の本発明のＩＣチップ実装用基板の製造方法で用いた方法と同様の方法により行うことができる。
（５）その後、第一の本発明のＩＣチップ実装用基板の製造方法と同様にして、半田パッドや半田バンプの形成を行うことにより第三の実施形態のＩＣチップ実装用基板を製造することができる。
次に、上記マザーボード用基板を製造する方法について工程順に説明しておく。
（１）まず、本発明のＩＣチップ実装用基板の製造方法の（１）および（２）の工程と同様にして、基板の両面に導体回路を形成するともに、基板を挟んだ導体回路間を接続するスルーホールを形成する。また、この工程でも、導体回路の表面やスルーホールの壁面に、必要に応じて、粗化面を形成する。
（２）次に、必要に応じて、導体回路を形成した基板上に絶縁層と導体回路とを積層形成する。
具体的には、本発明のＩＣチップ実装用基板の製造方法の（３）〜（８）の工程と同様の方法を用いて、絶縁層と導体回路とを積層形成すればよい。
この工程においても、ＩＣチップ実装用基板を製造する場合と同様、基板と絶縁層とを貫通するスルーホールを形成したり、蓋めっき層を形成したりしてもよい。
なお、この絶縁層と導体回路とを積層する工程は、１回のみ行ってもよいし、複数回行ってもよい。
また、この工程で絶縁層上に導体回路を形成する方法としては、上記ＩＣチップ実装用基板を製造する場合と同様、サブトラクティブ法等を用いてもよい。
また、後述するように光導波路を形成する際に、該光導波路をＩＣチップ実装用基板等に対向する側と基板を挟んで反対側の絶縁層上等に形成する場合には、この工程において、必要に応じてその内部に樹脂組成物が充填されたり、その壁面に導体層が形成された光路用貫通孔を形成する。なお、この光路用貫通孔が光信号伝送用光路として機能することとなる。
なお、この基板等を貫通する光路用貫通孔（光信号伝送用光路）の形成は、下記（３）の工程で光導波路を形成した後に行ってもよい。
また、光路用貫通孔の形成は、例えば、ドリル加工やレーザ処理等により行うことができる。
また、上記レーザ処理で使用するレーザとしては、例えば、バイアホール用開口を形成す際に用いるレーザと同様のもの等が挙げられる。
また、光路用貫通孔は、一括貫通孔や個別貫通孔であってもよい。
（３）次に、基板上および／または絶縁層上の設計に応じた所定の位置に光導波路を形成する。
上記光導波路の形成は、その材料に石英ガラス等の無機材料を用いて行う場合、予め、所定の形状に成形しておいた光導波路を接着剤を介して取り付けることにより行うことができる。
また、上記無機材料からなる光導波路は、ＬｉＮｂＯ３、ＬｉＴａＯ３等の無機材料を液相エピタキシヤル法、化学堆積法（ＣＶＤ）、分子線エピタキシヤル法等により成膜させることにより形成することができる。
また、ポリマー材料からなる光導波路を形成する方法としては、（１）予め離型フィルム上等にフィルム状に成形しておいた光導波路形成用フィルムを絶縁層上に張り付ける方法や、（２）絶縁層上に下部クラッド、コア、上部クラッドを順次積層形成していくことにより、上記絶縁層等上に直接光導波路を形成する方法等が挙げられる。
なお、光導波路の形成方法としては、離型フィルム上に光導波路を形成する場合も、絶縁層等上に光導波路を形成する場合も同様の方法を用いて行うことができる。
具体的には、反応性イオンエッチングを用いた方法、露光現像法、金型形成法、レジスト形成法、これらを組み合わせた方法等を用いることができる。
上記反応性イオンエッチングを用いた方法では、（ｉ）まず、離型フィルムや絶縁層等（ 以下、単に離型フィルム等という）の上に下部クラッドを形成し、（ii）次に、この下部クラッド上にコア用樹脂組成物を塗布し、さらに、必要に応じて、硬化処理を施すことによりコア形成用樹脂層とする。（iii）次に、上記コア形成用樹脂層上に、マスク形成用
の樹脂層を形成し、次いで、このマスク形成用の樹脂層に露光現像処理を施すことにより、コア形成用樹脂層上にマスク（エッチングレジスト）を形成する。
（iv）次に、コア形成用樹脂層に反応性イオンエッチングを施すことにより、マスク非形成部分のコア形成用樹脂層を除去し、下部クラッド上にコアを形成する。（ｖ）最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
この反応性イオンエッチングを用いた方法は、寸法信頼性に優れた光導波路を形成することができる。また、この方法は、再現性にも優れている。
また、露光現像法では、（ｉ）まず、離型フィルム等の上に下部クラッドを形成し、（ii）次に、この下部クラッド上にコア用樹脂組成物を塗布し、さらに、必要に応じて、半硬化処理を施すことによりコア形成用樹脂組成物の層を形成する。
（iii）次に、上記コア形成用樹脂組成物の層上に、コア形成部分に対応したパターンが
描画されたマスクを載置し、その後、露光現像処理を施すことにより、下部クラッド上にコアを形成する。（iv）最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
この露光現像法は、工程数が少ないため、光導波路を量産する際に好適に用いることができ、また、加熱工程が少ないため、光導波路に応力が発生しにくい。
また、上記金型形成法では、（ｉ）まず、離型フィルム等の上に下部クラッドを形成し、（ii）次に、下部クラッドに金型形成によりコア形成用の溝を形成する。（iii）さらに
、上記溝内にコア用樹脂組成物を印刷により充填し、その後、硬化処理を施すことによりコアを形成する。（iv）最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
この金型形成法は、光導波路を量産する際に好適に用いることができ、寸法信頼性に優れた光導波路を形成することができる。また、この方法は、再現性にも優れている。
また、上記レジスト形成法では、（ｉ）まず、離型フィルム等の上に下部クラッドを形成し、（ii）さらに、この下部クラッド上にレジスト用樹脂組成物を塗布した後、露光現像処理を施すことにより、上記下部クラッド上のコア非形成部分に、コア形成用レジスト形成する。
（iii）次に、下部クラッド上のレジスト非形成部分にコア用樹脂組成物の塗布し、（iv
）さらに、コア用樹脂組成物を硬化した後、上記コア形成用レジストを剥離することにより、下部クラッド上にコアを形成する。（ｖ）最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
このレジスト形成法は、光導波路を量産する際に好適に用いることができ、寸法信頼性に優れた光導波路を形成することができる。また、この方法は、再現性にも優れている。
これらの方法を用いてポリマー材料からなる光導波路を形成する場合において、コアに粒子が配合された光導波路を形成する場合には、露光現像法に比べて、金型形成法が望ましい。その理由は以下のとおりである。
すなわち、下部クラッドに金型形成によりコア形成用の溝を形成し、その後、この溝内にコアを形成する金型形成法でコアを形成した場合には、コアに配合される粒子は全部、コア中に入ってしまうこととなるため、コアの表面は平坦で光信号の伝送性に優れるのに対し、露光現像法でコアを形成した場合には、現像後のコアにおいて、コア表面から粒子の一部が突出していたり、コア表面に粒子がとれた窪みが形成されていたりして、コアの表面に凹凸が形成されることがあり、この凹凸によって光が所望の方向に反射しなくなり、その結果、光信号の伝送性が低下することがあるからである。
また、絶縁層等上に光導波路を形成する場合には、絶縁層等上の全面又は一部に光導波路を下部クラッド、コア、上部クラッドを順次積層形成し、その後、後述する方法で、所定の箇所に光路変換ミラーを形成し、積層形成した光導波路の一部のみが実際に光導波路として機能するようにしてもよい。
また、上記光導波路には、光路変換ミラーを形成する。
上記光路変換ミラーは、光導波路を絶縁層上に取り付ける前に形成しておいてもよいし、絶縁層上に取り付けた後に形成してもよいが、該光導波路を絶縁層上に直接形成する場合を除いて、予め光路変換ミラーを形成しておくことが望ましい。作業を容易に行うことができ、また、作業時に多層プリント配線板を構成する他の部材、基板や導体回路、絶縁層等に傷を付けたり、これらを破損させたりするおそれがないからである。
上記光路変換ミラーを形成する方法としては特に限定されず、従来公知の形成方法を用いることができる。具体的には、先端がＶ形９０°のダイヤモンドソーや刃物による機械加工、反応性イオンエッチングによる加工、レーザアブレーション等を用いることができる。また、光路変換ミラーを形成する代わりに光路変換部材を埋め込んでもよい。
また、光導波路に９０度光路変換ミラーを形成する場合には、下部クラッドの基板または絶縁層と接する面と、光路変換面とのなす角は、４５度であってもよいし、１３５度であってもよい。
なお、ここでは、基板上または最外層の絶縁層上に光導波路を形成する方法について説明したが、上記多層プリント配線板を製造する場合には、上記光導波路は、基板と絶縁層との間や、絶縁層同士の間に形成する場合もある。
基板と絶縁層との間に光導波路を形成する場合には、上記（１）の工程で、その両面に導体回路が形成された基板を作製した後、上記（３）の工程と同様の方法で基板上の導体回路非形成部分に光導波路を形成し、その後、上記（２）の工程と同様の方法で絶縁層を形成することにより、上記した位置に光導波路を形成することができる。
また、絶縁層同士の間に光導波路を形成する場合には、上記（１）および（２）の工程と同様にして導体回路が形成された基板上に少なくとも１層の絶縁層を積層形成した後、上記（３）の工程と同様にして絶縁層上に光導波路を形成し、その後、さらに、上記（２）の工程と同様の工程を繰り返すことにより、絶縁層同士の間に光導波路を形成することができる。
（４）次に、必要に応じて、ソルダーレジスト層を形成する。ソルダーレジスト層の形成は、例えば、下記（ａ）および（ｂ）の工程により行うことができる。
（ａ）まず、その内部に樹脂組成物が充填された光路用貫通孔を形成した多層配線板の最外層にソルダーレジスト組成物の層を形成する。
上記ソルダーレジスト組成物の層の形成は、ＩＣチップ実装用基板の製造方法で用いた方法と同様の方法を用いて行うことができる。
（ｂ）次に、上記ソルダーレジスト組成物の層に、上記（２）の工程で形成した光路用貫通孔に連通した開口（以下、光路用開口ともいう）を形成する。
上記光路用開口の形成は、ＩＣチップ実装用基板の製造方法で用いた方法と同様の方法を用いて行うことができる。
また、上記光路用開口を形成する際には、同時に、半田バンプ形成用開口（ＩＣチップや光学素子を実装するための開口）を形成することが望ましい。なお、上記光路用開口の形成と、上記半田バンプ形成用開口の形成とは、別々に行ってもよい。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィル ムを作製し、該樹脂フィルムを張り付けることにより、光路用開口と半田バンプ形成用開口とを有するソルダーレジスト層を形成してもよい。
このような（ａ）および（ｂ）の工程を経ることにより、光信号伝送用光路（光路用貫通孔）の形成された多層配線板上に、該光信号伝送用光路と連通した光路用開口を形成することができる。
また、上記ソルダーレジスト層に形成した光路用開口には、上記光路用貫通孔と同様の方法で未硬化の樹脂組成物を充填してもよい。
また、場合によっては、ソルダーレジスト層に形成した光路用開口の壁面にも導体層を形成してもよい。
また、この工程では、ソルダーレジスト層を形成した後、光路用貫通孔内に充填した樹脂組成物の端部であって、ソルダーレジスト層に形成した光路用開口内にマイクロレンズを配設するマイクロレンズ配設工程を行ってもよい。
また、マイクロレンズ配設工程を行う場合、予め、撥水処理（撥水コート剤による処理を含む）、親水処理等の表面処理を施しておいてもよい。表面処理を施すことにより、所望の形状のマイクロレンズを配設することができるからである。
なお、上記表面処理や上記マイクロレンズ配設工程は、本発明のＩＣチップ実装用基板の製造方法で用いる方法と同様の方法を用いて行うことができる。
（５）その後、半田パッドや半田バンプの形成を行うことによりマザーボード用基板を製造することができる。
なお、半田パッドや半田バンプの形成は、本発明のＩＣチップ実装用基板の製造方法で用いる方法と同様の方法により行うことができる。
また、場合によっては、上記（３）の工程で基板の最外層全体に光導波路を形成し、光導波路がソルダーレジスト層としての役割を果たすようにしてもよい。
また、上記半田バンプは、必要に応じて形成すればよく、半田バンプを形成しない場合であっても、実装するＩＣチップ実装用基板や各種表面実装型電子部品のバンプを介してこれらを実装することができる。
また、ＩＣチップ実装用基板と対向する面と反対側のソルダーレジスト層では、特に、外部接続端子を形成しなくてもよいし、必要に応じて、ピンを配設したり、半田ボールを形成したりすることにより、ＰＧＡやＢＧＡとしてもよい。
本発明の光通信用デバイスは、上述したような方法を用いてＩＣチップ実装用基板と、マザーボード用基板とを製造した後、両者を半田等を介して接続し、さらに、ＩＣチップ実装用基板の外周に接するように、ＩＣチップ実装用基板封止層を形成することにより製造することができる。
具体的には、まず、半田バンプが形成されたＩＣチップ実装用基板と、半田バンプが形成されたマザーボード用基板とをそれぞれ所定の位置に、所定の向きで対向配置し、その後、リフローすることにより両者を接続する。なお、上記ＩＣチップ実装用基板およびマザーボード用基板のそれぞれの対向する面のうち、どちらか一方の面にのみ半田バンプが形成されていてもよい。この場合も両者を電気的に接続することができるからである。
次に、ＩＣチップ実装用基板の周囲に、ＩＣチップ実装用基板封止層を形成する。
上記ＩＣチップ実装用基板封止層の形成は、例えば、未効果の樹脂組成物をポッティングし、その後、硬化処理を施すこと等により行うことができる。
なお、ポッティングにより上記ＩＣチップ実装用基板封止層を形成する場合、該ＩＣチップ実装用基板は、ＩＣチップ実装用基板の外周に接するように形成すれば、ＩＣチップ実 装用基板を覆うように形成してもよい。
また、マザーボード用基板のソルダーレジスト層上にダムを形成する場合、ダムの形成は、例えば、エポキシ樹脂やシリコーン樹脂等を印刷する、打ち抜きプレス機により枠状に打ち抜かれたり、ルーター加工により枠状に切り出されたりしたガラス−エポキシ基板等を接着剤で接着する等により行うことができる。なお、ＩＣチップ実装用基板と、マザーボード用基板のソルダーレジスト層との隙間が、通常、３００μｍ程度（概ね１００〜８００μｍ程度）であることを考慮すると、エポキシ樹脂やシリコーン樹脂等を印刷すること、または、ダム基材をエポキシ樹脂等からなる接着剤で接着することによりダムを形成することが望ましい。
このような工程を経ることにより、本発明の光通信用デバイスを製造することができる。
次に、第四の本発明の光通信用デバイスについて説明する。
第四の本発明の光通信用デバイスは、基板の少なくとも片面に導体回路と絶縁層とが積層形成されるとともに、光導波路が形成され、さらに、光信号伝送用光路が形成されたマザーボード用基板に、光学素子を実装したＩＣチップ実装用基板が実装された光通信用デバイスであって、
少なくとも上記ＩＣチップ実装用基板を覆うように、キャップ部材が取り付けられていることを特徴とする。
第四の本発明の光通信用デバイスでは、ＩＣチップ実装用基板を覆うように、キャップ部材が取り付けられているため、ＩＣチップ実装用基板と該ＩＣチップ実装用基板を実装する面との間に外部に開放した隙間が存在しておらず、光信号伝送用光路内にゴミや異物等が入り込むことがなく、そのため、このゴミ等の存在に起因して、光信号の伝送が阻害されることもない。
従って、第四の本発明の光通信用デバイスは、信頼性に優れることとなる。
なお、第四の本発明の光通信用デバイスは、第三の本発明の光通信用デバイスと比べて、ＩＣチップ実装用基板封止層に代えて、ＩＣチップ実装用基板全体を覆うようにキャップ部材が取り付けられている点で第三の本発明の光通信用デバイスとは異なるものの、その他の構成は、第三の本発明の光通信用デバイスと同様である。従って、ここでは、キャップ部材についてのみ詳細に説明することとする。
図９は、第四の本発明の光通信用デバイスの一実施形態を模式的に示す断面図である。
図９には、マザーボード用基板９２０に、受光素子２９３９が実装されたＩＣチップ実装用基板２９２０と発光素子１９３８が実装されたＩＣチップ実装用基板１９２０とが実装された光通信用デバイス９６０が示されている。なお、ＩＣチップ実装用基板１９２０、２９２０としては、ＩＣチップが実装された状態の第二の本発明のＩＣチップ実装用基板が実装されている。
また、マザーボード用基板９２０の構造は、既に説明したマザーボード用基板７２０の構造と同一である。従って、ここでは、その説明を省略する。
ＩＣチップ実装用基板１９２０は、基板１９２１の両面に導体回路１９２４と絶縁層１９２２とが積層形成され、基板１９２１を挟んだ導体回路間、および、絶縁層１９２２を挟んだ導体回路間は、それぞれ、スルーホール（図示せず）およびバイアホール１９２７により電気的に接続されている。また、最外層にはソルダーレジスト層１９３４が形成されている。
このＩＣチップ実装用基板１９２０では、基板１９２１、絶縁層１９２２およびソルダーレジスト層１９３４を貫通するように光信号伝送用光路１９４２が設けられている。 この光信号伝送用光路１９４２には、基板１９２１および絶縁層１９２２を貫通する部分に樹脂組成物１９４７が充填されている。また、樹脂組成物１９４７の発光素子１９３８が実装された側およびその反対側の端部であって、光信号伝送用光路１９４２のソルダーレジスト層を貫通する部分のそれぞれには、マイクロレンズ１９４９、１９４６が配設されている。
ＩＣチップ実装用基板１９２０の一の面には、発光部１９３８ａが光信号伝送用光路１９４２に対向するように、発光素子１９３８が半田接続部１９４４を介して表面実装されている。
ＩＣチップ実装用基板１９２０では、一の面のソルダーレジスト層上に、発光素子１９３８を覆うように、キャップ部材１９１８が、接着剤１９１９を介して取り付けられている。また、図示していないが、ＩＣチップ実装用基板１９２０の発光素子１９３８が実装された側と同じ側の面には、ＩＣチップが半田接続部を介して表面実装されている。
また、ＩＣチップ実装用基板２９２０は、基板２９２１の両面に導体回路２９２４と絶縁層２９２２とが積層形成され、基板２９２１を挟んだ導体回路間、および、絶縁層２９２２を挟んだ導体回路間は、それぞれ、スルーホール（図示せず）およびバイアホール２９２７により電気的に接続されている。また、最外層にはソルダーレジスト層２９３４が形成されている。
このＩＣチップ実装用基板２９２０では、基板２９２１、絶縁層２９２２およびソルダーレジスト層２９３４を貫通するように、光信号伝送用光路２９４２が設けられている。
この光信号伝送用光路２９４２には、基板２９２１および絶縁層２９２２を貫通する部分に樹脂組成物２９４７が充填されている。また、樹脂組成物２９４７の受光素子２９３９が実装された側およびその反対側の端部であって、光信号伝送用光路２９４２のソルダーレジスト層２９３４を貫通する部分のそれぞれには、マイクロレンズ２９４９、２９４６が配設されている。
ＩＣチップ実装用基板２９２０の一の面には、受光部２９３９ａが光信号伝送用光路２９４２に対向するように、受光素子２９３９が半田接続部２９４４を介して表面実装されている。
そして、ＩＣチップ実装用基板２９２０では、一の面のソルダーレジスト層上に、発光素子２９３８を覆うように、キャップ部材２９１８が、接着剤２９１９を介して取り付けられている。また、図示していないが、ＩＣチップ実装用基板２９２０の発光素子２９３８が実装された側と同じ側の面には、ＩＣチップが半田接続部を介して表面実装されている。
なお、マザーボード用基板９２０の構成は、マザーボード用基板７２０の構成と同一である。
光通信用デバイス９６０では、マザーボード用基板９２０の光導波路９５０が形成された側と反対側の面に、ＩＣチップ実装用基板１９２０、２９２０が半田接続部１９４３、２９４３を介して実装されている。ここで、ＩＣチップ実装用基板１９２０、２９２０のそれぞれは、セルフアライメント作用により所定の位置に実装されている。
さらに、一の面のソルダーレジスト層７３４上には、ＩＣチップ実装用基板１９２０、２９２０のそれぞれを覆うようにキャップ部材９１８が接着剤９１９を介して取り付けられている。ＩＣチップ実装用基板１９２０、２９２０のそれぞれに形成された光信号伝送用光路１９４２、２９４２の直下には、空隙部が形成されている。
このようにキャップ部材９１８が取り付けられることにより、ＩＣチップ実装用基板１９ ２０、２９２０に形成された光信号伝送用光路や、マザーボード用基板に形成された光信号伝送用光路７４２内に、ゴミや異物等が入り込むことがなく、該ゴミや異物等により光信号の伝送が阻害されることもない。
このような構成からなる光通信用デバイス９６０では、ＩＣチップ実装用基板１９２０に実装されたＩＣチップ（図示せず）からの電気信号が、発光素子１９３８で光信号に変換され、発光素子１９３８（発光部１９３８ａ）から出射した光信号は、マイクロレンズ１９４９、光信号伝送用光路１９４２、マイクロレンズ１９４６、マイクロレンズ９４６ａ、光信号伝送用光路９４２、光導波路９５０、光信号伝送用光路９４２、マイクロレンズ９４６ｂ、マイクロレンズ９４６、光信号伝送用光路２９４２およびマイクロレンズ２９４９を介して受光素子２９３９（受光部２９３９ａ）に伝送され、さらに受光素子２９３９で電気信号に変換された後、ＩＣチップ実装用基板２９２０に実装されたＩＣチップ（図示せず）に伝送され、処理されることとなる。
このような光通信用デバイスでは、樹脂組成物の端部に配設されたマイクロレンズを介して、光信号が伝送されることとなるため、確実に光信号を伝送することができる。
上記キャップ部材の材質、形状等としては特に限定されず、その材質としては、例えば、セラミック、樹脂、金属、ガラス等が挙げられ、これらのなかでは樹脂が望ましい。また、キャップ部材の形状は、断面コの字形状等の上記光学素子を覆うことができる形状であればよい。具体例としては、例えば、シーラント付きセラミックキャップや、接着剤付き樹脂キャップ等が挙げられる。
なお、樹脂製のキャップ部材の作製は、板状の材料基板にザグリ加工を施し、さらに、ダイシング加工を施すことにより作製することができる。また、キャップ部材の外側上面には金属めっき（Ｎｉ／Ａｕめっき）を施してもよい。信頼性の向上を図ることができるからである。
図９に示した光通信用デバイスでは、キャップ部材が接着剤（樹脂）を介してソルダーレジスト層に取り付けられているが、第四の本発明の光通信用デバイスにおいては、キャップ部材は、半田を介してソルダーレジスト層が形成されていない部分に取り付けられていてもよい。但し、半田を介してキャップ部材を取り付ける場合には、最外層にパッドが必要となることから、導体回路の設計に制約が加えられ、さらに、半田シールドのための工程が別途必要となることから、キャップ部材は、接着剤（樹脂）を介して取り付けることが望ましい。なお、接着剤（樹脂）を介してキャップ部材を取り付ける場合も、半田を介して取り付ける場合と同等の信頼性を得ることができる。
また、図９に示した光通信用デバイスでは、実装されたＩＣチップ実装用基板のそれぞれを別々に覆うようにキャップ部材が取り付けられているが、第四の本発明の光通信用デバイスにおいては、キャップ部材を取り付けた実施形態は、このような形態に限定されない。
具体的には、複数のＩＣチップ実装用基板の全てが、１つのキャップ部材で覆われるように、キャップ部材が取り付けられていてもよい。また、マザーボード用基板に実装されるＩＣチップ実装用基板以外の各種表面実装も同時に覆うようにキャップ部材が取り付けられていてもよい。
また、図９に示した光通信用デバイスでは、ＩＣチップ実装用基板として、光学素子を覆うようにキャップ部材がとりつけられた第二の本発明のＩＣチップ実装用基板が実装されているが、第四の本発明の光通信用デバイスにおいて、マザーボード用基板に実装されるＩＣチップ実装用基板は、第二の本発明のＩＣチップ実装用基板に限定されるわけではなく、光学素子の外周に接するように光学素子封止層が形成された第一の本発明のＩＣチップ実装用基板であってもよいし、第三の実施形態のＩＣチップ実装用基板であってもよい 。
さらには、従来公知の光学素子封止層の形成も、キャップ部材の取り付けもされていないＩＣチップ実装用基板であってもよい。即ち、光学素子が実装されたＩＣチップ実装用基板の全体を一のキャップ部材で覆う構成であってもよいのである。
通常、光学素子に隣接させて接続する駆動ＩＣは、光学素子にできるだけ近い位置に実装することが望ましく、また、ＩＣチップ実装用基板にはその他、抵抗やコンデンサ等も実装する必要がある。さらに、ＩＣチップ実装用基板の小型化も要求されている。これらの点も考慮した場合、光学素子のみをキャップ部材で覆い、さらにＩＣチップ実装用基板を、再度キャップ部材で覆うよりも、光学素子をキャップ部材で覆うことなく、ＩＣチップ実装用基板の全体を一のキャップ部材で覆う構成のほうが望ましいことがある。
なお、上述したように光通信用デバイスを構成するキャップ部材以外の構成部材は、第三の本発明の光通信用デバイスの構成部材と同一であるため、その説明を省略することとする。
ここまで、説明してきた第四の本発明の光通信用デバイスは、基板や絶縁層が樹脂材料から構成されたものである。
しかしながら、基板や絶縁層等が樹脂以外の材料、例えば、ガラスやセラミック等から構成されている場合も、第四の本発明と同様の効果を得ることができる。
すなわち、ガラスやセラミックからなる配線板に、光学素子が実装されたＩＣチップ実装用基板が、ガラスやセラミックからなる配線板に、光導波路が形成されたマザーボード用基板実装され、少なくともこのＩＣチップ実装用基板を覆うように、キャップ部材が取り付けられた光通信用デバイスにおいても、上述した第四の本発明の光通信用デバイスと同様の効果を得ることができる。なお、ＩＣチップ実装用基板とマザーボード用基板とのいずれかのみが、ガラスやセラミック等から構成されている場合も同様である。
次に、第四の本発明の光通信用デバイスを製造する方法について説明する。
第三の本発明の光通信用デバイスを製造する工程において、ＩＣチップ実装用基板封止層の形成を行わず、下記の方法を用いて、マザーボード用基板に実装したＩＣチップ実装用基板を覆うように、キャップ部材を取り付ける以外は、第三の本発明の光通信用デバイスを製造する方法と略同様の方法を用いて製造することができる。
上記キャップ部材を上記ＩＣチップ実装用基板を覆うように取り付ける方法としては、例えば、予めキャップ部材の所定の部分またはマザーボード用基板の表面の所定の部分に未硬化の樹脂組成物を塗布した後、この未硬化の樹脂組成物をＢステージまで硬化することによりキャップ部材を仮固定し、その後、キャップ部材に重りを載せたり、キャップ部材をクリップ等の治具で固定したりすることにより１〜１０００ｇ／ｃｍ２の荷重をかけ、この状態でオーブンで樹脂組成物の硬化を行うことによりキャップ部材を取り付けることができる。
また、予めキャップ部材の所定の部分またはソルダーレジスト層の所定の部分にＢステージの樹脂フィルムを張り付け後、この樹脂フィルムに熱をかけて硬化することによりキャップ部材を仮固定し、その後、キャップ部材に重りを載せたり、キャップ部材をクリップ等の治具で固定したりすることにより１〜１０００ｇ／ｃｍ２の荷重をかけ、この状態でオーブンで樹脂フィルムの硬化を行うことによりキャップ部材を取り付けることもできる。
また、予めキャップ部材の所定の部分または最外層の絶縁層上の所定の部分に半田ペーストを塗布しておき、キャップ部材を所定の位置に配置し、さらにリフロー処理を施すことによりキャップ部材を取り付ける方法を用いることもできる。
また、このような方法を用いて、キャップ部材を取り付ける場合には、１個のＩＣチップ実装用基板のみを覆うようにキャップ部材を取り付けてもよいし、複数のＩＣチップ実装用基板を一体的に覆うようにキャップ部材を取り付けてもよいし、場合によっては、１個または複数個のＩＣチップ実装用基板と他の表面実装部品とを一体的に覆うようにキャップ部材を取り付けてもよい。
また、キャップ部材を取り付ける際に用いる接着剤は、信頼性の観点から硬化時に広がらないものが望ましい。従って、第三の本発明の光通信用デバイスにおいて、ＩＣチップ実装用基板封止層を形成する際に用いる樹脂と同様の特性を有する樹脂組成物を用いることが望ましい。
また、第四の本発明の光通信用デバイスの製造において、キャップ部材の内部に位置するＩＣチップ実装用基板や各種表面実装部品を半田バンプを介して実装する場合には、上記ＩＣチップ実装用基板等を実装した後、フラックス洗浄を行うことが望ましい。ＩＣチップ実装用基板等を実装後、フラックス洗浄を行わなかった場合には、光通信用デバイス製造後、フラックス成分が固化して剥れ、光信号伝送用光路内に異物として入り込んでしまい、光信号の伝送損失が増加したり、光信号を伝送することができなくなってしまったりすることがあるからである。
このような方法を用いることにより、第四の本発明のＩＣチップ実装用基板を製造することができる。
また、第四の本発明の光通信用デバイスを構成するキャップ部材を取り付ける代わりに、ＩＣチップ実装用基板の下面（マザーボード用基板に対向する側の面）にダム枠を形成しておき、このダム枠が形成されたＩＣチップ実装用基板がマザーボード用基板に実装された光通信用デバイスもまた、第四の本発明の光通信用デバイスと同様の効果を有することとなる。
すなわち、基板の少なくとも片面に導体回路と絶縁層とが積層形成されるとともに、光導波路が形成され、さらに、光信号伝送用光路が形成されたマザーボード用基板に、光学素子を実装したＩＣチップ実装用基板が実装された光通信用デバイスであって、
上記ＩＣチップ実装用基板の下面にダム枠が形成されている光通信用デバイスもまた、第四の本発明の光通信用デバイスと同様、光信号伝送用光路内にゴミや異物等が入り込むことがなく、そのため、このゴミ等の存在に起因して、光信号の伝送が阻害されることもない。したがって、このような構成の光通信用デバイスもまた、信頼性に優れることとなる。
このような構成の光通信用デバイスは、下記の方法により製造することができる。
すわわち、まず、ＩＣチップ実装用基板を製造後、その下面に接着剤を介して、ガラス−エポキシ樹脂等を材料とするダム枠を張り付けておき、次に、このダム枠つきＩＣチップ実装用基板をマザーボード用基板に実装した後、フラックス洗浄を行ってから、上記ダム枠を樹脂封止することにより形成することができる。
ここで、樹脂封止は、ダム枠の周囲にディスペンサーで樹脂を塗布した後、この樹脂Ｂステージにまで硬化し、その後、ＩＣチップ実装用基板の上側から荷重を加えながら、樹脂を本硬化させる方法等を用いることができる。
また、ＩＣチップ実装用基板の実装方法としては、例えば、クリーム半田印刷、ボンドフラックスを使用したリフローによる実装、高精度フリップチップ実装機を用いたヒートツール方法による実装等が挙げられる。
なお、リフロー方法による実装では、フラックス洗浄が必要になるの対し、ヒートツール方法による実装では、フラックスレス実装が可能であるため、フラックスにより光信号の伝送性が阻害されることがなく、ＩＣチップ実装用基板の実装とダムの封止を同時に行う ことができる点で好ましい。
以下、本発明をさらに詳細に説明する。
（実施例１）
Ａ．絶縁層用樹脂フィルムの作製
ビスフェノールＡ型エポキシ樹脂（エポキシ当量４６９、油化シェルエポキシ社製エピコート１００１）３０重量部、クレゾールノボラック型エポキシ樹脂（エポキシ当量２１５、大日本インキ化学工業社製 エピクロンＮ−６７３）４０重量部、トリアジン構造含有フェノールノボラック樹脂（フェノール性水酸基当量１２０、大日本インキ化学工業社製
フェノライトＫＡ−７０５２）３０重量部をエチルジグリコールアセテート２０重量部、ソルベントナフサ２０重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム（ナガセ化成工業社製 デナレックスＲ−４５ＥＰＴ）１５重量部と２−フェニル−４、５−ビス（ヒドロキシメチル）イミダゾール粉砕品１．５重量部、微粉砕シリカ２重量部、シリコーン系消泡剤０．５重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ３８μｍのＰＥＴフィルム上に乾燥後の厚さが５０μｍとなるようにロールコーターを用いて塗布した後、８０〜１２０℃で１０分間乾燥させることにより、絶縁層用樹脂フィルムを作製した。
Ｂ．貫通孔充填用樹脂組成物の調製
ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング剤がコーティングされた平均粒径が１．６μｍで、最大粒子の直径が１５μｍ以下のＳｉＯ２球状粒子（アドテック社製、ＣＲＳ １１０１−ＣＥ）１７０重量部およびレベリング剤（サンノプコ社製 ペレノールＳ４）１．５重量部を容器にとり、攪拌混合することにより、その粘度が２３±１℃で４５〜４９Ｐａ・ｓの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）６．５重量部を用いた。
Ｃ．ＩＣチップ実装用基板の製造
（１）厚さ０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板２１の両面に１８μｍの銅箔２８がラミネートされている銅張積層板を出発材料とした（図１０（ａ）参照）。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板２１の両面に導体回路２４とスルーホール２９とを形成した。
（２）スルーホール２９と導体回路２４とを形成した基板を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ２（４０ｇ／ｌ）、Ｎａ３ＰＯ４（６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ４（６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、スルーホール２９を含む導体回路２４の表面に粗化面（図示せず）を形成した（図１０（ｂ）参照）。
（３）上記Ｂに記載した樹脂充填材を調製した後、下記の方法により調製後２４時間以内に、スルーホール２９内および基板２１の片面の導体回路非形成部と導体回路２４の外縁部とに樹脂充填材３０′の層を形成した。
すなわち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、１００℃、２０分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、１００℃、２０分の条件で乾燥させることにより樹脂充填材３０′の層を形成した（図１０（ｃ）参照）。
（４）上記（３）の処理を終えた基板の片面を、♯６００のベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により、導体回路２４の表面やスルーホール２９のランド表面に樹脂充填材３０′が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、１００℃で１時間、１２０℃で３時間、１５０℃で１時間、１８０℃で７時間の加熱処理を行って樹脂充填材層３０を形成した。
このようにして、スルーホール２９や導体回路非形成部に形成された樹脂充填材３０の表層部および導体回路２４の表面を平坦化し、樹脂充填材３０と導体回路２４の側面とが粗化面（図示せず）を介して強固に密着し、また、スルーホール２９の内壁面と樹脂充填材３０とが粗化面（図示せず）を介して強固に密着した絶縁性基板を得た（図１０（ｄ）参照）。この工程により、樹脂充填材層３０の表面と導体回路２４の表面とが同一平面となる。
（５）上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレーで吹き付けて、導体回路２４の表面とスルーホール２９のランド表面と内壁とをエッチングすることにより、導体回路２４の全表面に粗化面（図示せず）を形成した。エッチング液として、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を含むエッチング液（メック社製、メックエッチボンド）を使用した。
（６）次に、上記Ａで作製した基板より少し大きめの絶縁層用樹脂フィルムを基板上に載置し、圧力０．４ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネータ装置を用いて貼り付けることにより絶縁層２２を形成した（図１０（ｅ）参照）。
すなわち、絶縁層用樹脂フィルムを基板上に、真空度６５Ｐａ、圧力０．４ＭＰａ、温度８０℃、時間６０秒の条件で本圧着し、その後、１７０℃で３０分間熱硬化させた。
（７）次に、絶縁層２２上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ２ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅８．０μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で絶縁層２２に、直径８０μｍのバイアホール用開口２６を形成した（図１１（ａ）参照）。
（８）バイアホール用開口２６を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、絶縁層２２の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口２６の内壁面を含むその表面に粗化面（図示せず）を形成した。
（９）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、絶縁層２２の表面（バイアホール用開口２６の内壁面を含む）に触媒核を付着させた（図示せず）。すなわち、上記基板を塩化パラジウム（ＰｄＣｌ２）と塩化第一スズ（ＳｎＣｌ２）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
（１０）次に、以下の組成の無電解銅めっき水溶液中に、基板を浸漬し、絶縁層２２の表面（バイアホール用開口２６の内壁面を含む）に厚さ０．６〜３．０μｍの薄膜導体層（ 無電解銅めっき膜）３２を形成した（図１１（ｂ）参照）。
〔無電解めっき水溶液〕
ＮｉＳＯ４ ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピリジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
〔無電解めっき条件〕
３０℃の液温度で４０分
（１１）次に、薄膜導体層（無電解銅めっき膜）３２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍＪ／ｃｍ２で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２０μｍのめっきレジスト２３を設けた（図１１（ｃ）参照）。
（１２）ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト２３非形成部に、厚さ２０μｍの電解銅めっき膜３３を形成した（図１１（ｄ）参照）。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
（アトテックジャパン社製、カパラシドＨＬ）
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ２
時間 ６５ 分
温度 ２２±２ ℃
（１３）さらに、めっきレジスト２３を５％ＮａＯＨで剥離除去した後、そのめっきレジスト２３下の薄膜導体層を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、薄膜導体層（無電解銅めっき膜）３２と電解銅めっき膜３３とからなる厚さ１８μｍの導体回路２４（バイアホール２７を含む）を形成した（図１２（ａ）参照）。
（１４）さらに、上記（５）の工程で用いたエッチング液と同様のエッチング液を用いて、導体回路２４の表面に粗化面（図示せず）を形成し、次いで、上記（６）〜（８）の工程と同様にしてバイアホール用開口２６を有し、その表面に粗化面（図示せず）が形成された絶縁層２２を積層形成した（図１２（ｂ）参照）。
その後、直径３５０μｍのドリルを用いて、基板２１および絶縁層２２を貫通する貫通孔４６を形成し、さらに、貫通孔４６の壁面にデスミア処理を施した（図１２（ｃ）参照）。
（１５）次に、上記（９）の工程で用いた方法と同様の方法で、貫通孔４６の壁面および絶縁層２２の表面に触媒を付与し、さらに、上記（１０）の工程で用いた無電解めっき液と同様の無電解銅めっき水溶液中に、基板を浸漬し、絶縁層２２の表面（バイアホール用開口２６の内壁面を含む）、および、貫通孔４６の壁面に薄膜導体層（無電解銅めっき膜）３２を形成した（図１３（ａ）参照）。
（１６）次に、上記（１１）の工程で用いた方法と同様の方法で、めっきレジスト２３を 設け、さらに、上記（１２）の工程で用いた方法と同様の方法で、めっきレジスト２３非形成部に、厚さ２０μｍの電解銅めっき膜３３を形成した（図１３（ｂ）参照）。
（１７）次に、上記（１３）の工程で用いた方法と同様の方法で、めっきレジスト２３の剥離と、めっきレジスト２３下の薄膜導体層の除去とを行い、導体回路２４（バイアホール２７を含む）および導体層４５を形成した。
さらに、上記（２）の工程で用いた方法と同様の方法で、酸化還元処理を行い、導体回路２４の表面および導体層４５の表面を粗化面（図示せず）とした（図１３（ｃ）参照）。
（１８）次に、樹脂組成物を印刷機の穴埋めマスク上に載せて、スクリーン印刷を行うことにより、光路用貫通孔内に樹脂を充填した後、１２０℃で１時間および１５０℃で１時間の条件で硬化処理を施し、その後、光路用貫通孔８１内から飛び出している樹脂を、♯３０００研磨紙を用いて研磨し、さらに、０．０５μｍのアルミナ粒子を用いて研磨して表面を平坦化することにより、樹脂組成物層４７を形成した。
この工程で、樹脂組成物としては、エポキシ樹脂（透過率９１％／ｍｍ、ＣＴＥ８２ｐｐｍ）に０．１〜０．８μｍの粒度分布を有する粉砕シリカを４０重量％添加して、透過率８２％／ｍｍ、ＣＴＥ４２ｐｐｍとし、粒度２０００００ｃｐｓに調整したものを用いた（図１４（ａ）参照）。
（１９）次に、樹脂組成物層４７を形成した基板の両面に、ソルダーレジスト組成物（ＲＰＺ−１ 日立化成社製）を３０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行い、ソルダーレジスト組成物の層３４′を形成した。（図１４（ｂ）参照）。
（２０）次いで、半田バンプ形成用開口および光路用開口のパターンが描画された厚さ５ｍｍのフォトマスクをＩＣチップ実装側のソルダーレジスト組成物の層３４′に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、直径２００μｍの開口を形成した。
さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層を硬化させ、半田バンプ形成用開口４７、および、光路用開口４２ｂを有し、その厚さが２０μｍのソルダーレジスト層３４を形成した（図１５（ａ）参照）。
なお、上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。
（２１）次に、ソルダーレジスト層３４を形成した基板を、塩化ニッケル（２．３×１０−１ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０−１ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、半田バンプ形成用開口４７に厚さ５μｍのニッケルめっき層を形成した。さらに、その基板をシアン化金カリウム（７．６×１０−３ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０−１ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０−１ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層上に、厚さ０．０３μｍの金めっき層を形成し、半田パッド３６とした。
（２２）次に、マイクロレンズを配設する側のソルダーレジスト層の表面全体にフッ素系ポリマーの撥水コート剤（ＥＧＣ−１７００ 住友３Ｍ社製）をスプレー塗布し、エアーブローを行った後、自然乾燥させることにより表面処理を施した。
さらに、樹脂組成物層４７の光学素子を実装する側と反対側の端部であって、ソルダーレジスト層３４に形成した光路用開口内にインクジェット装置を用いて、下記の方法により マイクロレンズ４６を配設した。
すなわち、ＵＶ硬化型エポキシ系樹脂（透過率９４％／ｍｍ、屈折率１．５３）を室温（２５℃）で、粘度２０ｃｐｓに調製した後、この樹脂をインクジョット装置の樹脂容器内で、温度４０℃、粘度は８ｃｐｓに調製し、その後、樹脂組成物層４７の端部の所定の位置に、直径２２０μｍ、サグ高さ１０μｍの半球状となるように塗布し、さらに、ＵＶ光（５００ｍＷ／分）を照射させて樹脂を硬化させることにより、マイクロレンズ４６を配設した。
（２３）次に、ソルダーレジスト層３４に形成した半田バンプ形成用開口４７に半田ペーストを印刷し、さらに、受光素子３９および発光素子３８の受光部３８ａおよび発光部３９ａの位置合わせを行いながら取り付け、２００℃でリフローすることにより、受光素子３９および発光素子３８を実装するとともに、半田バンプ形成用開口４７に半田バンプ３７を形成した（図１５（ｂ）参照）。
なお、発光素子３８としては、フリップチップ型ＶＣＳＥＬを用い、受光素子３９としては、フリップチップ型ＰＩＮＰＤを用いた。
（２４）次に、受光素子３９および発光素子３８のそれぞれの外周に接するように、下記の方法を用いて光学素子封止層を形成し、ＩＣチップ実装用基板を製造した（図１６参照）。
すなわち、エポキシ系樹脂に、粒度分布１〜１００μｍ、平均粒子径２５μｍの球状シリカを７５重量％添加して、ＣＴＥ２０ｐｐｍ、粘度２５０Ｐａ・ｓ、チキソ比１．７の樹脂組成物を、ボッティングにより受光素子３９および発光素子３８のそれぞれの外周に接するように塗布した後、１５０℃で２時間の条件で硬化処理を施すことにより、光学素子封止層を形成した。
なお、本実施例で製造したＩＣチップ実装用基板は、光学素子の底面とソルダーレジスト層の表面との距離は、５０μｍである。
また、本実施例のＩＣチップ実装用基板において、光信号伝送用光路の光学素子に接する部分には、空隙部が形成されている。従って、光信号伝送用光路の光学素子に接する部分には、光学素子封止層が形成されていない。
（実施例２）
実施例１の（２２）の工程の後、（２３）の工程を行う前に、下記の方法で、ソルダーレジスト層上の所定の位置（後に形成する光学素子封止層の周囲）に、未硬化の光学素子封止用樹脂の流れを止めるためのダムを形成し、その後、市販のアンダーフィル用樹脂（九州松下電器社製、ＣＣＮ８００Ｄ）をディスペンサーで光学素子の周囲に塗布し、その後、硬化処理を施すことにより光学素子封止層を形成した以外は、実施例１と同様にしてＩＣチップ実装用基板を製造した。
ダムの形成は、エポキシ樹脂をシルク印刷し、その後、硬化処理を施すことにより行った。
（実施例３）
実施例１の（２４）の工程を行わず、（２３）の工程までを行った後、下記の方法を用いて、受光素子および発光素子のそれぞれを覆うようなキャップ部材を取り付けた以外は、実施例１と同様にしてＩＣチップ実装用基板を製造した。
まず、両面銅張ガラスエポキシ基板の片側を全面エッチングした後、銅側に電解Ｎｉ／Ａｕ層（Ｎｉ５μｍ、Ａｕ０．５μｍを行い、基材面をザクリ加工した後、ダイシング加工を行うことにより、キャップ部材を作製した。
次に、キャップ部材を取り付ける位置に、エポキシ樹脂に粒度分布１〜３０μｍ、平均粒子径４μｍの球状シリカが７０重量％添加された樹脂組成物（粘度２００Ｐａ・ｓ、チキ ソ比１．８、ＣＴＥ３０ｐｐｍ）をディスペンサーで塗布しておき、Ｂステージまでオーブンで硬化させた。
その後、上記キャップ部材をフリップチップ実装機で基板上に位置合わせを行いながら仮固定し、その上記キャップ部材に２ｇ／ｍｍ２の重しを載せて、オーブンで樹脂組成物を硬化することによりキャップ部材を取り付けた。
（比較例１）
実施例１の（２４）の工程、即ち、光学素子封止層の形成を行わなかった以外は、実施例１と同様にしてＩＣチップ実装用基板を製造した。
実施例および比較例に係るＩＣチップ実装用基板について、下記の方法により、その光信号伝送能を評価した。
まず、ＩＣチップ実装用基板にＩＣチップを実装し（図１６参照）、その後、ＩＣチップ実装用基板の光信号伝送用光路の発光素子実装側と反対側の端部に検出器を取り付け、発光素子から光信号を発信し、検出器で光信号を検出した。その結果、所望の光信号を検出することができた。
次に、ＩＣチップを実装した実施例および比較例に係るＩＣチップ実装用基板を、比較的ゴミが発生する環境に放置した後、箱に入れて運搬した。その後、上述した方法を用いて、ＩＣチップ実装用基板の光信号伝送能を評価した。その結果、実施例に係るＩＣチップ実装用基板では、ゴミが発生する環境に放置する前と同様、光信号を伝送することができた。一方、比較例にかかるＩＣチップ実装用基板では、光信号を伝送することができないものがあった。これは、光信号伝送用光路内にゴミが侵入してしまったからだと考えられる。
また、実施例３において、樹脂材料からなるキャップ部材に代えてセラミックからなるキャップ部材を用いた場合、および、キャップ部材を接着剤に代えて半田を介して取り付けた場合にも実施例３と同様の結果が得られた。なお、ここでは半田を介してキャップ部材を取り付けるために、予め、最外層の絶縁層上にパッドを形成しておくとともに、この部分には、ソルダーレジスト層を形成しなかった。
また、実施例１〜３に係るＩＣチップ実装用基板では、光学素子として、１チャンネルの発光素子および受光素子がそれぞれ実装されているが、これらの光学素子に代えて４チャンネルの発光素子及び受光素子を実装し、これに応じて、光信号伝送用光路の断面の大きさを大きくしたＩＣチップ実装用基板においても同様の結果が得られた。
また、第一の本発明のＩＣチップ実装用基板では、光学素子とソルダーレジスト層との間に空隙部が存在しえるため、この空隙部に存在する空気が熱膨張することにより半田接続部や光学素子封止層等にクラックが発生することが懸念される。そこで、下記の試験例１〜５を行い、光学素子封止層を形成する部位の違いによる影響を、液相温度サイクル試験後の光導波路や半田接続部、ソルダーレジスト層、絶縁層等でのクラックの発生の有無を指標に評価した。
（試験例１）
基本的には、実施例１と同様の方法によりＩＣチップ実装用基板を製造した。但し、光学素子封止層を形成する際に、半田バンプの外側にのみ封止樹脂層が存在するように光学素子封止層を形成した。
（試験例２）
基本的には、実施例１と同様の方法によりＩＣチップ実装用基板を製造した。但し、光学素子封止層を形成する際に、半田バンプの内側にも封止樹脂層が存在し、半田バンプが封 止樹脂層に埋まる状態になるように光学素子封止層を形成した。
（試験例３）
基本的には、実施例１と同様の方法によりＩＣチップ実装用基板を製造した。但し、光学素子封止層を形成する際に、半田バンプの内側にも封止樹脂層が存在し、半田バンプが封止樹脂層に埋まる状態になっている部分と、半田バンプの外側にのみ封止樹脂層が形成されている部分とが混在するように光学素子封止層を形成した。
（試験例４）
比較例１と同様の方法によりＩＣチップ実装用基板を製造した。すなわち、光学素子封止層を形成しなかった。
（試験例５）
基本的には、実施例１と同様の方法によりＩＣチップ実装用基板を製造した。但し、光学素子封止層に代えて、光学素子とソルダーレジスト層との間全体にアンダーフィルを形成した。
これらの試験例１〜５に係るＩＣチップ実装用基板について、−５５℃で３分、および、１２５℃で３分を１サイクルとする液相温度サイクル試験を、それぞれ５個のＩＣチップ実装用基板について、０サイクル、２５０サイクル、５００サイクルおよび１０００サイクルずつ行い、その後、ＩＣチップ実装用基板をクロスカットし、さらに、半田接続部断面、封止樹脂層断面、基板断面、絶縁層断面、ソルダーレジスト層断面、および、光学素子断面において、クラックが発生しているか否かを顕微鏡観察した。
その結果、いずれのＩＣチップ実装用基板においてもクラックは観察されなかった。
このことから、第一の本発明のＩＣチップ実装用基板においては、光学素子封止層を形成することにより、光学素子とソルダーレジスト層との間（光信号伝送用光路の光学素子と接する部分）に空隙部が形成されていても、ＩＣチップ実装用基板に悪影響をおよぼすことがないことが明らかとなった。
（実施例４）
Ａ．絶縁層用樹脂フィルムの作製
実施例１のＡの工程と同様にして絶縁層用樹脂フィルムを作製した。
Ｂ．貫通孔充填用樹脂組成物の調整
実施例１のＢの工程と同様にして貫通孔充填用樹脂組成物を調整した。
Ｃ．マザーボード用基板の製造
（１）厚さ０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板７１の両面に１８μｍの銅箔７８がラミネートされている銅張積層板を出発材料とした（図１７（ａ）参照）。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板７１の両面に導体回路７４とスルーホール７９とを形成した。
（２）スルーホール７９と導体回路７４とを形成した基板を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ２（４０ｇ／ｌ）、Ｎａ３ＰＯ４（６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ４（６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、スルーホール７９を含む導体回路７４の表面に粗化面（図示せず）を形成した（図１７（ｂ）参照）。
（３）上記Ｂに記載した樹脂充填材を調製した後、下記の方法により調製後２４時間以内 に、スルーホール７９内および基板７１の片面の導体回路非形成部と導体回路７４の外縁部とに樹脂充填材８０′の層を形成した。
すなわち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、１００℃、２０分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、１００℃、２０分の条件で乾燥させることにより樹脂充填材８０′の層を形成した（図１７（ｃ）参照）。
（４）上記（３）の処理を終えた基板の片面を、♯６００のベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により、導体回路７４の表面やスルーホール７９のランド表面に樹脂充填材８０′が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、１００℃で１時間、１２０℃で３時間、１５０℃で１時間、１８０℃で７時間の加熱処理を行って樹脂充填材層８０を形成した。
このようにして、スルーホール７９や導体回路非形成部に形成された樹脂充填材８０の表層部および導体回路７４の表面を平坦化し、樹脂充填材８０と導体回路７４の側面とが粗化面（図示せず）を介して強固に密着し、また、スルーホール７９の内壁面と樹脂充填材８０とが粗化面（図示せず）を介して強固に密着した絶縁性基板を得た（図１７（ｄ）参照）。この工程により、樹脂充填材層８０の表面と導体回路７４の表面とが同一平面となる。
（５）上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレーで吹き付けて、導体回路７４の表面とスルーホール７９のランド表面と内壁とをエッチングすることにより、導体回路７４の全表面に粗化面（図示せず）を形成した。エッチング液として、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を含むエッチング液（メック社製、メックエッチボンド）を使用した。
（６）次に、上記Ａで作製した基板より少し大きめの絶縁層用樹脂フィルムを基板上に載置し、圧力０．４ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネータ装置を用いて貼り付けることにより絶縁層７２を形成した（図１７（ｅ）参照）。
すなわち、絶縁層用樹脂フィルムを基板上に、真空度６５Ｐａ、圧力０．４ＭＰａ、温度８０℃、時間６０秒の条件で本圧着し、その後、１７０℃で３０分間熱硬化させた。
（７）次に、絶縁層７２上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ２ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅８．０μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で絶縁層７２に、直径８０μｍのバイアホール用開口７６を形成した（図１８（ａ）参照）。
（８）バイアホール用開口７６を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、絶縁層７２の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口７６の内壁面を含むその表面に粗化面（図示せず）を形成した。
（９）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与する ことにより、絶縁層７２の表面（バイアホール用開口７６の内壁面を含む）に触媒核を付着させた（図示せず）。すなわち、上記基板を塩化パラジウム（ＰｄＣｌ２）と塩化第一スズ（ＳｎＣｌ２）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
（１０）次に、以下の組成の無電解銅めっき水溶液中に、基板を浸漬し、絶縁層７２の表面（バイアホール用開口７６の内壁面を含む）に厚さ０．６〜３．０μｍの薄膜導体層（無電解銅めっき膜）７２を形成した（図１８（ｂ）参照）。
〔無電解めっき水溶液〕
ＮｉＳＯ４ ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピリジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
〔無電解めっき条件〕
３０℃の液温度で４０分
（１１）次に、薄膜導体層（無電解銅めっき膜）８２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍＪ／ｃｍ２で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２０μｍのめっきレジスト７３を設けた（図１８（ｃ）参照）。
（１２）ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト７３非形成部に、厚さ２０μｍの電解銅めっき膜８３を形成した（図１８（ｄ）参照）。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
（アトテックジャパン社製、カパラシドＨＬ）
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ２
時間 ６５ 分
温度 ２２±２ ℃
（１３）さらに、めっきレジスト７３を５％ＮａＯＨで剥離除去した後、そのめっきレジスト７３下の薄膜導体層を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、薄膜導体層（無電解銅めっき膜）８２と電解銅めっき膜８３とからなる厚さ１８μｍの導体回路７４（バイアホール７７を含む）を形成した（図１９（ａ）参照）。
（１４）さらに、上記（５）の工程で用いたエッチング液と同様のエッチング液を用いて、導体回路７４の表面に粗化面（図示せず）を形成し、次いで、上記（６）〜（８）の工程と同様にしてバイアホール用開口７６を有し、その表面に粗化面（図示せず）が形成された絶縁層７２を積層形成した（図１９（ｂ）参照）。
その後、直径３５０μｍのドリルを用いて、基板７１および絶縁層７２を貫通する貫通孔９６を形成し、さらに、貫通孔９６の壁面にデスミア処理を施した（図１９（ｃ）参照）。
（１５）次に、上記（９）の工程で用いた方法と同様の方法で、貫通孔９６の壁面および絶縁層７２（バイアホール用開口７６の内壁面を含む）の表面に触媒を付与し、さらに、上記（１０）の工程で用いた無電解めっき液と同様の無電解銅めっき水溶液中に、基板を浸漬し、絶縁層７２の表面（バイアホール用開口７６の内壁面を含む）、および貫通孔９６の壁面に薄膜導体層（無電解銅めっき膜）８２を形成した（図２０（ａ）参照）。
（１６）次に、上記（１１）の工程で用いた方法と同様の方法で、めっきレジスト７３を設け、さらに、上記（１２）の工程で用いた方法と同様の方法で、めっきレジスト７３非形成部に、厚さ２０μｍの電解銅めっき膜８３を形成した（図２０（ｂ）参照）。
（１７）次に、上記（１３）の工程で用いた方法と同様の方法で、めっきレジスト７３の剥離と、めっきレジスト７３下の薄膜導体層の除去とを行い、導体回路７４（バイアホール７７を含む）を形成した。
さらに、上記（２）の工程で用いた方法と同様の方法で、酸化還元処理を行い、導体回路７４の表面および導体層９５の表面を粗化面（図示せず）とした（図２０（ｃ）参照）。
（１８）次に、樹脂を印刷機の穴埋めマスク上に載せて、スクリーン印刷を行うことにより光路用貫通孔８１内に樹脂を充填した後、１２０℃で１時間および１５０℃で１時間の条件で硬化処理を施し、その後、光路用貫通孔８１内から飛び出している樹脂を、♯３０００研磨紙を用いて研磨し、さらに、０．０５μｍのアルミナ粒子を用いて研磨して表面を平坦化することにより、樹脂組成物層９７を形成した。
この工程で樹脂としては、エポキシ樹脂（透過率９１％／ｍｍ、ＣＴＥ８２ｐｐｍ）に０．１〜０．８μｍの粒度分布を有する粉砕シリカを４０重量％して、透過率８２％／ｍｍ、ＣＴＥ４２ｐｐｍとし、粘度を２０００００ｃｐｓに調整したをものを用いた。
（１９）次に、内部に樹脂組成物層９７が形成された光路用貫通孔９６の端部に、下記の方法を用いて、光導波路５０を形成した。
まず、コア形成用樹脂としてアクリル系樹脂（屈折率１．５２、透過率９４％／ｍｍ、ＣＴＥ７２ｐｐｍ）を、クラッド形成用樹脂としてアクリル系樹脂（屈折率１．５１、透過率９３％／ｍｍ、ＣＴＥ７０ｐｐｍ）に、０．１〜０．８μｍの粒度分布を有する粉砕シリカを２５重量％添加して透過率を８１％／ｍｍ、ＣＴＥを５３ｐｐｍ、粘度を１０００ｃｐｓとしたものを準備した。
次に、光路用貫通孔の端部に、スピンコータ（１０００ｐｍ／１０ｓｅｃ）を用いてクラッド形成用樹脂を塗布し、８０℃で１０分間のプリベーク、２０００ｍＪの露光処理、１５０℃で１時間のポストベークを行い、厚さ５０μｍの下部クラッドを形成した。
次に、下部クラッド５２上に、スピンコータ（１２００ｐｍ／１０ｓｅｃ）を用いてコア形成用樹脂を塗布し、８０℃で１０分間のプリベーク、１０００ｍＪの露光処理、１％ＴＭＨを用いたディップによる２分間の現像処理、１５０℃で１時間のポストベークを行い、幅５０μｍ×厚さ５０μｍのコア５１を形成した。
次に、スピンコータ（１０００ｐｍ／１０ｓｅｃ）を用いてクラッド形成用樹脂を塗布し、８０℃で１０分間のプリベーク、２０００ｍＪの露光処理、１５０℃で１時間のポストベークを行い、コア上での厚さが５０μｍの上部クラッドを形成し、コア５１とクラッド５２とからなる光導波路５０とした（図２１（ａ）参照）。
その後、光導波路５０の両端部に、９０度の♯３０００ブレードを用いたダイシング加工を施し、９０度光路変換ミラーを形成した（図２１（ｂ）参照）。なお、このようにして形成した光路変換ミラーでの伝送損失は１．２ｄＢであった。
（２０）次に、基板の両面にソルダーレジスト組成物（ＲＰＺ−１ 日立化成社製）を、硬化後の厚さが３０μｍとなるように塗布し、７０℃で２０分間、７０℃で３０分間の条 件で乾燥処理を行い、ソルダーレジスト組成物の層８４′を形成した（図２１（ｃ）参照）。
（２１）次いで、半田バンプ形成用開口および光路用開口のパターンが描画された厚さ５ｍｍのフォトマスクを光導波路５０が形成された側と反対側のソルダーレジスト組成物の層８４′に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、開口を形成した。
ここで形成した光路用開口は、平面視形状が直径２２０μｍの円である。
従って、この工程で形成したソルダーレジスト層は、光路用貫通孔と樹脂組成物との界面を覆うように形成されていることとなる。
さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層を硬化させ、半田バンプ形成用開口６７、および、光路用開口を有し、その厚さが３０μｍのソルダーレジスト層８４を形成した（図２２（ａ）参照）。
（２２）次に、ソルダーレジスト層８４を形成した基板を、塩化ニッケル（２．３×１０−１ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０−１ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、半田バンプ形成用開口９８に厚さ５μｍのニッケルめっき層を形成した。さらに、その基板をシアン化金カリウム（７．６×１０−３ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０−１ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０−１ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層上に、厚さ０．０３μｍの金めっき層を形成し、半田パッドとした。
（２３）次に、マイクロレンズを配設する側のソルダーレジスト層の表面全体にフッ素系ポリマーの撥水コート剤（ＥＧＣ−１７００ 住友３Ｍ社製）をスプレー塗布し、エアーブローを行った後、自然乾燥させることにより表面処理を施した。
さらに、樹脂組成物層９７の光学素子を実装する側と反対側の端部であって、ソルダーレジスト層８４に形成した光路用開口内にインクジェット装置を用いて、下記の方法によりマイクロレンズ９６を配設した。
すなわち、ＵＶ硬化型エポキシ系樹脂（透過率９４％／ｍｍ、屈折率１．５３）を室温（２５℃）で、粘度２０ｃｐｓに調製した後、この樹脂をインクジョット装置の樹脂容器内で、温度４０℃、粘度は８ｃｐｓに調製し、その後、樹脂組成物層９７の端部の所定の位置に、直径２２０μｍ、サグ高さ１０μｍの半球状となるように塗布し、さらに、ＵＶ光（５００ｍＷ／分）を照射させて樹脂を硬化させることにより、マイクロレンズ９６を配設した。
（２４）次に、ソルダーレジスト層８４に形成した半田バンプ形成用開口９８に半田ペーストを印刷し、半田バンプ８７を形成し、マザーボード用基板を得た（図２２（ｂ）参照）。
Ｄ．光通信用デバイスの製造
実施例１で製造したＩＣチップ実装用基板にＩＣチップを実装し、さらにＩＣチップを樹脂封止した後、このＩＣチップ実装用基板を、上記Ｃの工程で製造したマザーボード用基板の所定の位置に対向配置させ、２００℃でリフローすることにより、両基板の半田バンプ同士を接続して半田接続部を形成した。
その後、ＩＣチップ実装用基板の外周に接するように、下記の方法を用いてＩＣチップ実装用基板封止層を形成し、光通信用デバイスを製造した。
すなわち、エポキシ系樹脂に、粒度分布１〜１００μｍ、平均粒子径２５μｍの球状シリ カを７５重量％添加して、ＣＴＥ２０ｐｐｍ、粘度２５０Ｐａ・ｓ、チキソ比１．７の樹脂組成物を、ボッティングによりＩＣチップ実装用基板の外周に接するように塗布した後、１５０℃で２時間の条件で硬化処理を施すことにより、ＩＣチップ実装用基板封止層を形成した。
なお、本実施例で製造した光通信用デバイスは、ＩＣチップ実装用基板の底面とマザーボード用基板の場面との距離は、３００μｍである。
また、本実施例の光通信用デバイスにおいて、ＩＣチップ実装用基板の光信号伝送用光路とマザーボード用基板の光信号伝送用光路との間は、空隙により形成されている。
（実施例５）
実施例４において、マザーボード用基板に実装するＩＣチップ実装用基板として、実施例３で製造したＩＣチップ実装用基板にＩＣチップを実装し、さらにこのＩＣチップを樹脂封止したものを用いた以外は、実施例４と同様にして光通信用デバイスを製造した。
（実施例６）
実施例４において、マザーボード用基板に実装するＩＣチップ実装用基板として、実施例３で製造したＩＣチップ実装用基板にＩＣチップを実装し、ＩＣチップには樹脂封止しなかったものを用いた以外は、実施例４と同様にして光通信用デバイスを製造した。
（実施例７）
実施例４のＤの工程で、ＩＣチップ実装用基板封止層を形成する前に、下記の方法で、マザーボード用基板のソルダーレジスト層上の所定の位置（後に実装するＩＣチップ実装用基板の下部に、未硬化の光学素子封止用樹脂の流れを止めるためのダムを形成し、その後、市販のアンダーフィル用樹脂（九州松下電器社製、ＣＣＮ８００Ｄ）をディスペンサーで光学素子の周囲に塗布し、さらに、硬化処理を施すことによりＩＣチップ実装用基板封止層を形成した以外は、実施例４と同様にして光通信用デバイスを製造した。
ダムの形成は、エポキシ樹脂をシルク印刷し、その後、硬化処理を施すことにより行った。
（実施例８）
実施例４のＩＣチップ実装用基板封止層を形成する工程を行わず、下記の方法を用いて、ＩＣチップ実装用基板を覆うようなキャップ部材を取り付けた以外は、実施例４と同様にしてＩＣチップ実装用基板を製造した。
まず、両面銅張ガラスエポキシ基板の片側を全面エッチングした後、銅側に電解Ｎｉ／Ａｕ層（Ｎｉ５μｍ、Ａｕ０．５μｍを行い、基材面をザクリ加工した後、ダイシング加工を行うことにより、キャップ部材を作製した。
次に、キャップ部材を取り付ける位置に、エポキシ樹脂に粒度分布１〜３０μｍ、平均粒子径４μｍの球状シリカが７０重量％添加された樹脂組成物（粘度２００Ｐａ・ｓ、チキソ比１．８、ＣＴＥ３０ｐｐｍ）をディスペンサーで塗布しておき、Ｂステージまでオーブンで硬化させた。
その後、上記キャップ部材を基板上に位置合わせを行いながら仮固定し、その上記キャップ部材に２ｇ／ｍｍ２の重しを載せて、オーブンで樹脂組成物を硬化することによりキャップ部材を取り付けた。なお、ＩＣチップ実装用基板を実装した後にはフラックス洗浄を行った。
（実施例９）
実施例８において、マザーボード用基板に実装するＩＣチップ実装用基板として、実施例３で製造したＩＣチップ実装用基板にＩＣチップを実装し、このＩＣチップを樹脂封止したものを用いた以外は、実施例７と同様にして光通信用デバイスを製造した。
（実施例１０）
実施例８において、マザーボード用基板に実装するＩＣチップ実装用基板として、比較例１で製造したＩＣチップ実装用基板にＩＣチップを実装し、このＩＣチップを樹脂封止しなかったものを用いた以外は、実施例８と同様にして光通信用デバイスを製造した。
（比較例２）
実施例４において、ＩＣチップ実装用基板封止層を形成しなかった以外は、実施例４と同様にして光通信用デバイスを製造した。
実施例４〜１０に係る光通信用デバイスについて、下記の方法により、その光信号伝送能を評価した。
即ち、ＩＣチップ実装基板の発光素子を発光させ、ＩＣチップ実装用基板の光信号伝送用光路、マザーボード用基板の光信号伝送用光路、光導波路、マザーボード用基板の光信号伝送用光路およびＩＣチップ実装用基板の光信号伝送用光路を介して伝送された光信号をＩＣチップ実装用基板の受光素子で受光し、レシーバＩＣを経由した電器信号のアイパターンを確認したところ、１．２５Ｇｂｐｓの伝送を行うことができることが、実施例および比較例に係る光通信用デバイスについて確認することができた。
また、２．５Ｇｂｐｓの伝送についても同様に光信号を伝送することができることが確認できた。
次に、実施例および比較例に係る光通信用デバイスを比較的ゴミが発生する環境に放置した後、箱に入れて運搬した。その後、上述した方法を用いて、光通信用デバイスの光信号伝送能を評価した。その結果、実施例に係る光通信用デバイスでは、ゴミが発生する環境に放置する前と同様、光信号を伝送することができた。
一方、比較例に係る光通信用デバイスでは、光信号を伝送することができないものがあった。これは、光信号伝送用光路内にゴミが侵入してしまったからだと考えられる。
また、実施例４〜１０の光通信用デバイスについて、試験例１〜５で行った液相温度サイクル試験と同様の液相温度サイクル試験を行い、その後のＩＣチップ実装用基板の封止性について、ＭＩＬ−ＳＴＤ−８３３に準拠したグロースリーク検査を行った。すなわち、フロロカーボン液体に、光通信用デバイスを１分間浸漬した後、泡の発生を観察することにより封止性を評価した。
その結果、実施例４〜１０の光通信用デバイスは充分な封止性を有していることが明らかとなった。
また、実施例４〜１０の光通信用デバイスについて、予め、ＩＣチップ実装用基板に全面にアルミスパッタを行ったダミーＩＣチップをワイヤボンディングしておき、液相温度サイクル試験後の抵抗変化率を測定したところ、全ての光通信用デバイスについて、抵抗変化率は、５％未満であった。
また、実施例５において、樹脂材料からなるキャップ部材に代えてセラミックからなるキャップ部材を用いた場合、および、樹脂材料からなるキャップ部材に代えてセラミックからなるキャップ部材を用いるとともに、ＩＣチップを樹脂封止した場合についても実施例５と同様の結果が得られた。
さらに、実施例５において、樹脂材料からなるキャップ部材に代えてセラミックからなるキャップ部材を用いるとともに、このキャップ部材を接着剤に代えて半田を介して取り付けた場合にも実施例５と同様の結果が得られた。なお、ここでは半田を介してキャップ部材を取り付けるために、予め、最外層の絶縁層上にパッドを形成しておくとともに、この部分には、ソルダーレジスト層を形成しなかった。
また、実施例１０において、樹脂材料からなるキャップ部材に代えてセラミックからなるキャップ部材を用いた場合にも、実施例１０と同様の結果が得られた。
また、実施例１０においてセラミックからなるキャップ部材を用いるとともに、キャップ部材を接着剤に代えて半田を介して取り付けた場合にも実施例１０と同様の結果が得られた。なお、ここでは半田を介してキャップ部材を取り付けるために、予め、最外層の絶縁層上にパッドを形成しておくとともに、この部分には、ソルダーレジスト層を形成しなかった。
また、実施例８〜１０では、フラックス清浄を行っているが、フラックス洗浄を行わなかった場合には、光信号の伝送損失が増加してしまう場合があった。これは、残留していたフラックス成分の影響であると考えられる。
また、実施例4〜１０に係る光通信用デバイスでは、光学素子として１チャンネルの発光
素子および受光素子がそれぞれ実装されているが、これらの光学素子に代えて４チャンネルの発光素子および受光素子を実装し、これに応じて、光信号伝送用光路の断面の大きさを大きくした光通信用デバイスにおいても同様の結果が得られた。
また、第三の本発明の光通信用デバイスでは、ＩＣチップ実装用基板とマザーボード用基板のソルダーレジスト層との間に空隙部が存在しえるため、この空隙部に存在する空気が熱膨張することにより両者の半田接続部やＩＣチップ実装用基板封止層等にクラックが発生することが懸念される。そこで、下記の試験例６〜１０を行い、ＩＣチップ実装用基板封止層を形成する部位の違いによる影響を、液相温度サイクル試験後の半田接続部やＩＣチップ実装用基板封止層、ＩＣチップ実装用基板、マザーボード用基板等でのクラックの発生の有無を指標に評価した。
（試験例６）
基本的には、実施例４と同様の方法により光通信用デバイスを製造した。但し、ＩＣチップ実装用基板封止層を形成する際に、半田バンプの外側にのみ封止樹脂層が存在するようにＩＣチップ実装用基板封止層を形成した。
（試験例７）
基本的には、実施例４と同様の方法により光通信用デバイスを製造した。但し、ＩＣチップ実装用基板封止層を形成する際に、半田バンプの内側にも封止樹脂層が存在し、半田バンプが封止樹脂層に埋まる状態になるようにＩＣチップ実装用基板封止層を形成した。
（試験例８）
基本的には、実施例４と同様の方法により光通信用デバイスを製造した。但し、ＩＣチップ実装用基板封止層を形成する際に、半田バンプの内側にも封止樹脂層が存在し、半田バンプが封止樹脂層に埋まる状態になっている部分と、半田バンプの外側にのみ封止樹脂層が形成されている部分とが混在するようにＩＣチップ実装用基板封止層を形成した。
（試験例９）
比較例２と同様の方法によりＩＣチップ実装用基板を製造した。すなわち、ＩＣチップ実装用基板封止層を形成しなかった。
（試験例５）
基本的には、実施例４と同様の方法により光通信用デバイスを製造した。但し、ＩＣチップ実装用基板封止層に代えて、ＩＣチップ実装用基板とマザーボード用基板との間全体にアンダーフィルを形成した。
これらの試験例６〜１０に係るＩＣチップ実装用基板について、試験例１〜５と同様の液相温度サイクル試験を、それぞれ５個の光通信用デバイスについて、０サイクル、２５０サイクル、５００サイクルおよび１０００サイクルずつ行い、その後、光通信用デバイスをクロスカットし、さらに、ＩＣチップ実装用基板封止層断面、半田接続部断面、ＩＣチップ実装用基板断面、マザーボード用基板断面において、クラックが発生しているか否かを顕微鏡観察した。
その結果、いずれの光通信用デバイスにおいてもクラックは観察されなかった。
このことから、第三の本発明の光通信用デバイスにおいては、ＩＣチップ実装用基板封止層を形成することにより、ＩＣチップ実装用基板とマザーボード用基板との間（光信号が伝送される部分）に空隙部が形成されていても、光通信用デバイスに悪影響をおよぼすことがないことが明らかとなった。
（ａ）は、第一の本発明のＩＣチップ実装用基板の一例を模式的に示す断面図であり、（ｂ）、（ｃ）は、第一の本発明のＩＣチップ実装用基板の別の一例の一部を模式的に示す部分断面図である。 第一の本発明のＩＣチップ実装用基板の一例を模式的に示す断面図である。 第一の本発明のＩＣチップ実装用基板の一例を模式的に示す断面図である。 第二の本発明のＩＣチップ実装用基板の一例を模式的に示す断面図である。 第二の本発明のマザーボード用基板の一例を模式的に示す断面図である。 本発明の光通信用デバイスに実装するＩＣチップ実装用基板の一例を模式的に示す断面図である。 第三の本発明の光通信用デバイスの実施形態の一例を模式的に示す断面図である。 第三の本発明の光通信用デバイスの実施形態の別の一例を模式的に示す断面図である。 第四の本発明の光通信用デバイスの実施形態の一例を模式的に示す断面図である。 本発明のＩＣチップ実装用基板の製造方法の一部を模式的に示す断面図である。 本発明のＩＣチップ実装用基板の製造方法の一部を模式的に示す断面図である。 本発明のＩＣチップ実装用基板の製造方法の一部を模式的に示す断面図である。 本発明のＩＣチップ実装用基板の製造方法の一部を模式的に示す断面図である。 本発明のＩＣチップ実装用基板の製造方法の一部を模式的に示す断面図である。 本発明のＩＣチップ実装用基板の製造方法の一部を模式的に示す断面図である。 本発明のＩＣチップ実装用基板の製造方法の一部を模式的に示す断面図である。 本発明の光通信用デバイスを構成するマザーボード用基板の製造方法の一部を模式的に示す断面図である。 本発明の光通信用デバイスを構成するマザーボード用基板の製造方法の一部を模式的に示す断面図である。 本発明の光通信用デバイスを構成するマザーボード用基板の製造方法の一部を模式的に示す断面図である。 本発明の光通信用デバイスを構成するマザーボード用基板の製造方法の一部を模式的に示す断面図である。 本発明の光通信用デバイスを構成するマザーボード用基板の製造方法の一部を模式的に示す断面図である。 本発明の光通信用デバイスを構成するマザーボード用基板の製造方法の一部を模式的に示す断面図である。
符号の説明
１２０、２２０、３２０、４２０、５２０ ＩＣチップ実装用基板
１２１、２２１、３２１、４２１、５２１ 基板
１２２、２２２、３２２、４２２、５２２ 絶縁層
１２４、２２４、３２４、４２４、５２４ 導体回路
１２７、２２７、３２７、４２７、５２７ バイアホール
１２９、２２９、３２９、４２９、５２９ スルーホール
１３４、２３４、３３４、４３４、５３４ ソルダーレジスト層
１３８、２３８、３３８、４３８、５３８ 発光素子
１３９、２３９、３３９、４３９、５３９ 受光素子
１４２、２４２、３４２、４４２、５４２ 光信号伝送用光路
１４６、２４６、３４６、４４６、５４６ マイクロレンズ
１４８、２４８、３４８ 光学素子封止層
４１８、５１８ キャップ部材
４１９、５１９ 接着剤
７２０、８２０、９２０ マザーボード用基板
７２１、８２１、９２１ 基板
７２２、８２２、９２１ 絶縁層
７２４、８２４、９２４ 導体回路
７２７、８２７、９２７ バイアホール
７２９、８２９ ９２９ スルーホール
７３４、８３４、９３４ ソルダーレジスト層
７４２、８４２、９４２ 光信号伝送用光路
７４６、８４６、９４６ マイクロレンズ
７４０、８５０、９５０ 光導波路
７６０、８６０、９６０ 光通信用デバイス
１７２０、１８２０、２７２０、２８２０ ＩＣチップ実装用基板

Claims (2)

  1. 第１の基板の両面に導体回路と絶縁層とが積層形成されてなるとともに最外層にソルダーレジスト層が形成されてなる第２の基板に、光学素子が実装されているとともに、前記光学素子へ、又は、前記光学素子から光信号を伝送する光信号伝送用光路が設けられているＩＣチップ実装用基板であって、
    前記第２の基板の表面上に、前記光学素子の前記光信号伝送用光路に対向する面における外周に接するように未硬化の樹脂組成物をポッティングし、硬化処理を施すことによって形成された封止層が設けられており、
    前記封止層、前記光学素子の前記光信号伝送用光路に対向する面、及び、前記第２の基板の表面により囲まれ、かつ、外部に開放した隙間が存在しないような空隙部が存在し、
    前記ＩＣチップ実装用基板の前記第１の基板及び前記絶縁層を貫通する貫通孔には、樹脂組成物が充填されており、前記ソルダーレジスト層を貫通する貫通孔には、マイクロレンズが配設されており、前記第１の基板、前記絶縁層及び前記ソルダーレジスト層を貫通するように、前記樹脂組成物及び前記マイクロレンズからなる前記光信号伝送用光路が形成されており、
    前記光学素子の前記光信号伝送用光路に対向する面に設けられた受光部又は発光部、及び、前記マイクロレンズが前記空隙部内に存在しており、前記光学素子の受光部又は発光部と前記マイクロレンズが対向していることを特徴とするＩＣチップ実装用基板。
  2. 基板の少なくとも片面に導体回路と絶縁層とが積層形成されるとともに最外層にソルダーレジスト層が形成されてなるマザーボード用基板に、光学素子を実装するとともに、前記光学素子の受光部又は発光部と光学的に接続された第１のマイクロレンズを設けたＩＣチップ実装用基板が実装された光通信用デバイスであって、
    前記マザーボード用基板には、前記光学素子へ、又は、前記光学素子から光信号を伝送する光信号伝送用光路が設けられており、
    前記マザーボード基板の前記ＩＣチップ実装用基板が実装された側と反対側の最外層の絶縁層上に光導波路が形成されており、前記光導波路は前記光信号伝送用光路と光学的に接続されており、
    前記マザーボード用基板の表面上に、前記ＩＣチップ実装用基板の前記光信号伝送用光路に対向する面における外周に接するように未硬化の樹脂組成物をポッティングし、硬化処理を施すことによって形成された封止層が設けられており、
    前記封止層、前記ＩＣチップ実装用基板の前記光信号伝送用光路に対向する面、及び、前記マザーボード用基板の表面により囲まれ、かつ、外部に開放した隙間が存在しないような空隙部が存在し、
    前記マザーボード用基板の前記基板及び前記絶縁層を貫通する貫通孔には、樹脂組成物が充填されており、前記ソルダーレジスト層を貫通する貫通孔には、第２のマイクロレンズが配設されており、前記基板、前記絶縁層及び前記ソルダーレジスト層を貫通するように、前記樹脂組成物及び前記第２のマイクロレンズからなる前記光信号伝送用光路が形成されており、
    前記ＩＣチップ実装用基板の前記光信号伝送用光路に対向する面に配設された前記第１のマイクロレンズ、及び、前記第２のマイクロレンズが前記空隙部内に存在しており、
    前記第１のマイクロレンズと前記第２のマイクロレンズが対向していることを特徴とする光通信用デバイス。
JP2004280269A 2004-09-27 2004-09-27 Ｉｃチップ実装用基板および光通信用デバイス Expired - Fee Related JP4454453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004280269A JP4454453B2 (ja) 2004-09-27 2004-09-27 Ｉｃチップ実装用基板および光通信用デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004280269A JP4454453B2 (ja) 2004-09-27 2004-09-27 Ｉｃチップ実装用基板および光通信用デバイス

Publications (2)

Publication Number Publication Date
JP2006091753A JP2006091753A (ja) 2006-04-06
JP4454453B2 true JP4454453B2 (ja) 2010-04-21

Family

ID=36232773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004280269A Expired - Fee Related JP4454453B2 (ja) 2004-09-27 2004-09-27 Ｉｃチップ実装用基板および光通信用デバイス

Country Status (1)

Country Link
JP (1) JP4454453B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783141B2 (en) 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
JP2013003177A (ja) * 2011-06-13 2013-01-07 Sumitomo Electric Ind Ltd 光電気変換モジュール及びその製造方法
US8743557B2 (en) 2011-07-21 2014-06-03 Ibiden Co., Ltd. Printed wiring board
JP2014146648A (ja) * 2013-01-28 2014-08-14 Fujikura Ltd 光学素子実装基板およびその製造方法
JP6234036B2 (ja) 2013-02-26 2017-11-22 富士通コンポーネント株式会社 光通信装置
WO2016088522A1 (ja) * 2014-12-05 2016-06-09 ソニー株式会社 多層配線基板および表示装置、並びに電子機器
US9784933B2 (en) * 2014-12-18 2017-10-10 Infinera Corporation Photonic integrated circuit (PIC) and silicon photonics (SIP) circuitry device
TWI665797B (zh) * 2018-02-14 2019-07-11 同泰電子科技股份有限公司 微發光二極體模組及其製法

Also Published As

Publication number Publication date
JP2006091753A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
US7783141B2 (en) Substrate for mounting IC chip and device for optical communication
US8076782B2 (en) Substrate for mounting IC chip
US7907801B2 (en) Optical element, package substrate and device for optical communication
US7437030B2 (en) Substrate for mounting IC chip, substrate for motherboard, device for optical communication, manufacturing method of substrate for mounting IC chip, and manufacturing method of substrate for motherboard
US7919849B2 (en) Package substrate and device for optical communication
JP4646618B2 (ja) 光路変換部材、多層プリント配線板および光通信用デバイス
US7693382B2 (en) Substrate for mounting IC chip, multilayered printed circuit board, and device for optical communication
JP4587772B2 (ja) 多層プリント配線板
JP4916096B2 (ja) 光通信用デバイス
JP4036644B2 (ja) Ｉｃチップ実装用基板、ｉｃチップ実装用基板の製造方法、および、光通信用デバイス
JP3801921B2 (ja) 光通信用デバイス、および、光通信用デバイスの製造方法
JP4056315B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP4454453B2 (ja) Ｉｃチップ実装用基板および光通信用デバイス
JP3992553B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP4014464B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP4393463B2 (ja) 光通信用デバイス
JP2005157115A (ja) Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP4562475B2 (ja) パッケージ基板および光通信用デバイス
JP4522079B2 (ja) Ｉｃチップ実装用基板
JP4610275B2 (ja) 多層プリント配線板
JP4827809B2 (ja) Ｉｃチップ実装用基板
JP2003110121A (ja) 光学素子実装用基板の製造方法及び光学素子実装用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees