JP4916096B2 - 光通信用デバイス - Google Patents
光通信用デバイス Download PDFInfo
- Publication number
- JP4916096B2 JP4916096B2 JP2004196046A JP2004196046A JP4916096B2 JP 4916096 B2 JP4916096 B2 JP 4916096B2 JP 2004196046 A JP2004196046 A JP 2004196046A JP 2004196046 A JP2004196046 A JP 2004196046A JP 4916096 B2 JP4916096 B2 JP 4916096B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- resin
- substrate
- optical element
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Led Device Packages (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Optical Couplings Of Light Guides (AREA)
Description
そして、このようなインターネット等のネットワーク通信においては、光ファイバを用いた光通信を、基幹網の通信のみならず、基幹網と端末機器(パソコン、モバイル、ゲーム等)との通信や、端末機器同士の通信にも用いることが提案されている。
上記受光素子としては、図17に示すように、矩形状の一主面の中心付近に光入射部2が設けられ、この主面の一辺の近傍にn側電極3が形成され、n側電極が形成された側の辺の反対側の辺の近傍にp側電極4と接続するための接続パッド5が形成された受光素子1が開示されている(例えば、特許文献2参照)。
すなわち、受光素子1では、一主面を平面視した場合に、n側とp側の2つの外部電極は、
その一主面を均等に2分割する中心線Xを挟んで、一方の領域にはn側の外部電極が形成され、他方の領域にはp側の2つの外部電極が形成されている。
図18は、配線板に実装され、ICチップに接続された従来のマルチチャンネルの光学素子を模式的に示す平面図である。
ここで、P側電極12a〜12cと接続部18a〜18cとを接続する導体回路14は、導体回路同士の接触をさけるため、同一階層に形成することができず、バイアホールを設けて異なる階層に形成する必要があった。
なお、図中、11a〜11cは、受発光部である。
この場合、P側電極、n側電極とICチップとを接続する導体回路は、光信号用伝送用光路を迂回するように形成する必要がある。
従来、P側電極やn側電極、ICチップの搭載位置に関しては、P側電極とICチップの接続部との距離や、n側電極とICチップの接続部との距離についてはなんら考慮されておらず、両者の距離はいずれか一方の距離が、他方の距離に対して長くなってしまうことがあった。
特に、光学素子を配線板に実装する場合には、別に光路を確保する必要があるため、導体回路の形成位置に対する制約が大きかった。
また、導体回路の配線長が長くなると、輻射ノイズが発生しやすくなるため、高周波信号の伝送を行う際の信頼性が充分ではなかった。
また、マルチチャンネルの光学素子を使用する場合、各チャンネルごとについて、P側電極とICチップとの接続距離、および、n側電極とICチップとの接続距離のそれぞれを同一にしても、P側電極とICチップとの接続距離とn側電極とICチップとの接続距離とが異なる場合には、上述したスキューが発生しやすいとの問題点は解消されず、さらに、いずれかの接続距離が長くなりすぎると、信号の高速伝送で動作しない場合があった。
すなわち、本発明の光学素子は、一主面に複数の外部電極が形成された単位素子が、1個または複数個からなる光学素子であって、上記単位素子の一主面を平面視した際に、その平面形状を均等に2分割する中心線を挟んで一方の領域に偏在するように上記複数の外部電極が形成されていることを特徴とする。
また、上記外部電極が形成された一方の領域と、上記中心線を挟んだ反対側の他方の領域にダミー電極が形成されていることも望ましい。さらに、この場合、上記外部電極および上記ダミー電極のそれぞれに、同一高さのバンプが形成されていることが望ましい。
上記光学素子と上記光学素子駆動部品とは、長さが略同一の複数の導体回路を介して接続されていることを特徴とする。
上記光学素子と上記光学素子駆動部品とは、長さが略同一の複数の導体回路を介して接続されていることを特徴とする。
さらに、光学素子がマルチチャンネル型の光学素子である場合には、各チャンネル内および各チャンネル間のスキュー(信号のズレ)を小さくすることができる。
また、上記光学素子と上記光学素子駆動部品とを接続する導体回路を、パッケージ基板内で引き回す必要がないため、設計の自由度に優れ、光学素子や光学素子駆動部品の実装位置が制限されにくい。
また、本発明のパッケージ基板において、光信号伝送用光路を形成する場合には、その形成位置もまた制限されにくい。
また、本発明の光通信用デバイスにおいて、光学素子と光学素子駆動部品とがマザーボード用基板に直接実装されており、さらに、両者が、長さが略同一の複数の導体回路を介して接続されている場合も同様に、高周波信号を伝送する場合であっても、輻射ノイズの発生、吸収を少なくすることができ、信頼性に優れる光通信を行うことができる。
また、マザーボード用基板に光学素子と光学素子駆動部品とが直接実装されている場合、両者を接続する導体回路を、マザーボード用基板内で引き回す必要がないため、設計の自由度に優れ、光学素子や光学素子駆動部品の実装位置が制限されにくい。
また、本発明の光通信用デバイスにおいて、マザーボード用基板に光信号伝送用光路を形成する場合には、その形成位置もまた制限されにくい。
本発明の光学素子は、一主面に複数の外部電極が形成された単位素子が、1個または複数個からなる光学素子であって、上記単位素子の一主面を平面視した際に、その平面形状を均等に2分割する中心線を挟んで一方の領域に偏在するように上記複数の外部電極が形成されていることを特徴とする。
上記光学素子は、各単位素子について、外部電極が所定の位置に形成されているものであれば特に限定されず、具体例としては、受光素子や発光素子等が挙げられる。
上記受光素子としては、例えば、PD(フォトダイオード)、APD(アバランシェフォトダイオード)等が挙げられる。
上記受光素子の材料としては、Si、Ge、InGaAs等が挙げられる。
これらは、通信波長を考慮して使い分ければよく、例えば、通信波長が0.85μm帯の場合にはGaAlAsを使用することができ、通信波長が1.3μm帯や1.55μm帯の場合には、InGaAsやInGaAsPを使用することができる。
また、上記光学素子は、上記外部電極を介してフリップチップボンディングにより配線板等に実装されるものでも、ワイヤボンディングにより配線板等に実装されていてよい。さらには、リードフレームにより配線板等に実装されるものであってもよい。
上記外部電極形成面の平面形状は特に限定されず、正方形、長方形、円形、楕円形等どのような形状であってもよい。
特に、上記光学素子が、フリップチップボンディングによりフェイスダウン実装するタイプのものである場合には、水平保持部材が形成されていることが望ましい。上記光学素子では、外部領域が偏在しているため、水平保持部材が形成されていない場合、実装時に光学素子が傾いてしまい光信号伝送を行うことができない場合があるからである。
なお、ダミー電極とは、光学素子の設計上、電流が流れることがない以外は、上記外部電極と同様の構成を有するものをいう。
上記ダミー電極が形成されている場合には、特別な処理を施すことなく、通常の高精度フリップチップボンダー等を用いて、光学素子をパッケージ基板やマザーボード用基板等の外部基板に、実装位置精度および平行度を確保しつつ、実装することができるからである。
また、上記ダミー電極の形成位置は、外部電極が形成された一方の領域と、中心線を挟んだ反対側の他方の領域であれば特に限定されないが、上記外部電極と上記中心線を挟んで対称な位置に形成されていることが望ましい。光学素子を水平に実装するのに適しているからである。また、上記ダミー電極の形状、大きさは、上記外部電極の形状、大きさと同一であることが望ましい。
フリップチップ実装機を用いて実装した際に、優れた実装位置精度および平行度を確保することができるからである。
また、外部電極およびダミー電極のそれぞれにバンプが形成されている場合、その材質や量は同一であることが望ましい。
図1(a)〜(f)のそれぞれは、本発明の光学素子の外部電極が形成された面または受光部が形成された面の平面形状を模式的に示す平面図である。なお、ここでは、受光素子を例に本発明の光学素子について説明するが、受光素子であっても、発光素子であってもその外部電極の形状に差はない。
また、ここで説明する光学素子は単位素子が1個からなる光学素子、即ち、単チャンネルの光学素子であるが、上述したように、本発明の光学素子は、このような単位素子が複数個からなるマルチチャンネルの光学素子であってもよい。また、マルチチャンネルの光学素子の場合、そのチャンネル数は限定されない。
(c)に示す受光素子520の外部電極形成面は、その平面形状が円形であり、中心線Xにより均等に2等分された領域のうちの一方の領域(図中、右側の領域)に外部電極522、523が形成されている。また、外部電極形成面の中心付近には、受光部521が形成されている。
なお、本発明の光学素子において、上記外部電極と受光部や発光部とは、必ずしも、(a)〜(e)に示したように同一平面に形成されている必要はない。
図2に示すように、マルチチャンネル光学素子610が、配線板619に実装され、ICチップ617の接続部618a〜618cに接続される場合、マルチチャンネル光学素子の各単位素子610a〜610cのそれぞれに形成されたp側電極612a〜612cとn側電極613a〜613cが導体回路614を介して接続部618a〜618cに接続されることとなる。ここで、p側電極612a〜612cとn側電極613a〜613cとは、中心線Xを挟んで均等に2分割された一方の領域であって、ICチップ617に設けられた接続部618a〜618cに近接する側の領域に全て形成されている。
そのため、両者を接続する導体回路614を直線的で、かつ、全て同じ長さで形成することができる。また、単位素子610a〜610c間においても、導体回路614の長さに差はない。従って、高周波信号を伝送する場合であっても、信頼性に優れることとなる。
なお、図中、636は、ダミー電極である。
図19は、本発明の光学素子(マルチチャンネル光学素子)とICチップとの別の接続態様を模式的に示す平面図である。
図19に示すように、マルチチャンネル光学素子610が、配線板619に実装され、ICチップ617a〜617dの接続部618a〜618dに接続される場合、マルチチャンネル光学素子の各単位素子610a〜610dのそれぞれに形成されたp側電極612a〜612dとn側電極613a〜613dが導体回路614を介して接続部618a〜618dに接続されることとなる。ここで、p側電極612a〜612dとn側電極613a〜613dとは、各単位素子について、中心線Xを挟んで均等に2分割された一方の領域に形成されており、各単位素子ごとに、外部電極が偏在する側が異なり、単位素子610a、610cでは中心線を挟んで一方の側(図中、上側)に外部電極が偏在しており、単位素子610b、610dでは中心線を挟んで他方の側(図中、下側)に外部電極が偏在している。
そして、各単位素子ごとにICチップ617a〜617dが接続されており、それぞれのICチップは、それぞれの単位素子の外部電極が偏在する側に実装されている。
そのため、単位素子とICチップとを接続する各導体回路614は、直線的で、かつ、全て同じ長さで形成することができる。また、単位素子610a〜610d間においても、導体回路614の長さに差はない。従って、高周波信号を伝送する場合であっても、信頼性に優れることとなる。
なお、図中、636は、ダミー電極である。
勿論、図2に示したように、全ての単位素子について外部電極が中心線を挟んだ一方の側に形成されている場合においても、各単位素子ごとに1個ずつ駆動部品が接続されていてもよい。
また、マルチチャンネルの光学素子を駆動できる駆動部品を用いる場合、この駆動部品で駆動できるチャンネル数と、光学素子のチャンネル数とは同一でなくてもよく、例えば、4チャンネルの光学素子を駆動させるのには、駆動できるチャンネル数が2の駆動部品を2つ用いてもよいし、駆動できるチャンネル数が2の駆動部品を1つと駆動できるチャンネル数が1の駆動部品を2つとを用いてもよいし、駆動できるチャンネル数が3の駆動部品を1つと駆動できるチャンネル数が1の駆動部品を1つとを用いてもよい。
光学素子が発光素子であり、光学素子駆動部品が駆動IC(ドライバIC)である場合には、駆動ICのn側電極から電流が供給され、発光素子のn側電極、発光素子のp側電極、駆動ICのp側電極の順に電流が流れることにより、発光素子の発光面が発光することとなる。
また、光学素子が受光素子であり、光学素子駆動部品がアンプICである場合には、受光素子の受光面で受光した光が、電気に変換され、受光素子のn側電極から電流が供給され、アンプICのn側電極、アンプICのp側電極、受光素子のp側電極の順に電流が流れることとなる。ここで、アンプICでは、電気信号の調整が行われることとなる。
上記外部電極は、例えば、めっき、蒸着、電着等の方法により形成することができる。
また、上記外部電極の径は、50〜100μm程度が望ましい。多層配線板等に実装する場合に該多層配線板の設計の自由度を低下させることがなく、また、導体回路等と確実に接続することができる大きさだからである。
なお、外部電極の径とは、外部電極の平面形状が、円形場合にはその直径をいい、矩形の場合には,最も長い辺の長さをいう。
上記スペーサ部材を水平保持部材として取り付ける場合、上記スペーサ部材を接着剤や半田を介して光学素子の所定の位置に取り付ければよい。なお、上記スペーサ部材は、ダミー電極上に取り付けてもよい。
これらのなかでは、熱硬化性樹脂が望ましい。光学素子を実装すると同時に、熱硬化性樹脂を硬化させて固定することができ、実装後に光学素子の位置がズレないようにすることができるからである。
なお、紫外線硬化性樹脂、熱硬化/紫外線硬化併用の樹脂を用いた場合には、例えば、光学素子の下側に透明アンダーフィルを充填する前に、予め接着剤を硬化させておき、さらにアンダーフィルを硬化させることにより、光学素子を所定の位置に確実に固定することができる。
また、接着剤の塗布量は、パッケージ基板等と光学素子とを確実に接着することができる量である。
ヒートツール方式では、光学素子を吸引しておいて、位置決めを行い、ICチップ実装用基板等をステージに固定したまま、光学素子の高さの調整を行うため、光学素子の実装位置精度、平行度を確保することができるからである。
上記光学素子が、例えば、フリップチップ型のフェースダウン実装を行う光学素子である場合には、外部電極(P電極、N電極)にAuスタッドバンプや、半田バンプ、Au、Ni、Cu等からなる金属バンプを形成され、パッケージ基板やマザーボード用基板にフリップチップ実装されることとなる。なお、Auスタッドバンプを形成した場合、基板側には、Ni/Auパッドが、半田バンプや金属バンプを形成した場合、基板側には、半田バンプが形成されることとなる。
上記半田バンプは、半田ペースト印刷法、ボール搭載法、めっき等により形成することができる。
上記金属バンプは、めっき等により形成することができる。
また、光学素子にダミー電極が形成されており、このダミー電極にバンプが形成されている場合、このバンプは、上述した外部電極にバンプを形成する方法と同様の方法で形成することができる。
通常のフリップチップ実装機(搭載精度20μm程度)を使用し、パッケージ基板等に形成された半田バンプ(頂部が平坦化されているほうが望ましい)にフラックス塗布を行い、光学素子およびパッケージ基板等のアライメントマークを認識して位置合わせを行い、次いで、リフロー炉で半田溶融を行い、最後にフラックス洗浄を行う方法を用いることができる。この方法では、セルフアライメント効果により位置決めがされることとなる。
また、上述した方法で、パッケージ基板等が側に半田バンプを形成する場合には、例えば、半田ペースト印刷、半田ボール搭載、めっき等の方法により半田バンプを形成することができる。なお、半田バンプの頂点を光学素子を実装しやすいように平坦化しておいてもよい。
即ち、光学素子とダミー電極との形成位置が対称で、同一の形状を有している場合には、外部電極およびダミー電極のそれぞれに形成されているバンプ(Auスタッドバンプ、半田バンプ、金属バンプ)のバンプ径、バンプ高さ、バンプ体積(以下、これらを合わせてバンプ量ともいう)を同一にしやすく、
加えて、
(1)ヒートツール方式で荷重をかけて光学素子を実装する場合には、各バンフに均等に荷重が加わるため、所定の位置に光学素子を実装することができる。一方、パンプ量が異なる場合には、各ハンプにかかる荷重が異なり、位置ズレが発生する原因となることがある。
このようにボイドが発生すると、光伝送性が低下することがあるため、光学素子とダミー電極とに形成されたバンプは、対称な位置に、同様のバンプ量で形成されていることが望ましい。
本発明のパッケージ基板は、基板の両面に導体回路が形成されるとともに、1個または複数個の光学素子と、1個または複数個の光学素子駆動部品とが実装されたパッケージ基板であって、
上記光学素子と上記光学素子駆動部品とは、長さが略同一の複数の導体回路を介して接続されていることを特徴とする。
また、上記光学素子と上記光学素子駆動部品とを接続する導体回路を、パッケージ基板基板内で引き回す必要がないため、設計の自由度に優れ、光学素子や光学素子駆動部品の実装位置が制限されにくい。
また、本発明のパッケージ基板において、光信号伝送用光路を形成する場合には、その形成位置もまた制限されにくい。
本明細書においては、以下、基板の両面に導体回路と層間樹脂絶縁層とが積層形成され、さらに、最外層にソルダーレジスト層が形成された実施形態のパッケージ基板について説明する。なお、上記ソルダーレジスト層は必ずしも形成されていなくてもよい。
また、基板および層間樹脂絶縁層の材質は、樹脂材料に限定されるわけではなく、後述するように、絶縁層はセラミック等からなるものであってもよい。
また、上記パッケージ基板では、必要に応じて、光信号伝送用光路が形成されており、この場合、上記光信号伝送用光路を介して、光信号の伝送を行うことができる。
また、上記パッケージ基板には、光学素子が実装されているため、該パッケージ基板を光導波路等を実装したマザーボード用基板等の外部基板と半田等を介して接続することにより、上記パッケージ基板に実装した光学素子と上記外部基板に実装した光学部品との間の情報の授受を、光信号により行うことができる。
上記光学素子および上記光学素子駆動部品については、両者が長さが略同一の複数の導体回路を介して接続されていれば特に限定されるものではなく、上記光学素子の具体例としては、例えば、上述した本発明の光学素子が挙げられる。本発明の光学素子は、既に説明したように、光学素子駆動部品と等長かつ直接的な導体回路で接続するのに適している。
また、上記光学素子は、パッケージ基板の構成や、要求特性を考慮して適宜使い分ければ良い。
従って、上述したように、高周波信号を伝送する場合であっても、輻射ノイズの発生、吸収を少なくすることができ、信頼性に優れることとなる。
上記光学素子駆動部品としては、例えば、駆動ICやアンプIC等が挙げられる。
なお、上記光学素子駆動部品は、それ1個で、単チャンネルの光学素子を駆動することができるものであってもよいし、マルチチャンネルの光学素子を駆動することができるものであってもよい。
また、上記光学素子駆動部品は、フリップチップボンディングにより実装するものであってもよいし、ワイヤボンディングにより実装するものであってもよい。
ここで、1個の光学素子が実装されているとは、単位素子が1個からなる単チャンネルの光学素子が1個実装されていること、または、単位素子が複数個からなるマルチチャンネルの光学素子が1個実装されていることをいう。
また、複数個の光学素子が実装されているとは、単位素子が1個からなる単チャンネルの光学素子が複数個実装されていること、または、単位素子が複数個からなるマルチチャンネルの光学素子が複数個実装されていることをいう。
また、複数個の光学素子駆動部品が実装されているとは、1個もしくは複数個のマルチチャンネルの光学素子、または、複数個の単チャンネルの光学素子を駆動するための光学素子駆動部品が複数個実装されていることをいう。
また、上記光信号伝送用光路は、空隙のみから構成されていてもよいし、その一部または全部が樹脂組成物から構成されていてもよい。なお、後述するように、光信号伝送用光路は必ずしも形成されていなくてもよい。
具体的には、例えば、エポキシ樹脂、UV硬化性エポキシ樹脂、ポリオレフィン系樹脂、PMMA(ポリメチルメタクリレート)、重水素化PMMA、重水素フッ素化PMMA等のアクリル樹脂、フッ素化ポリイミド等のポリイミド樹脂、重水素化シリコーン樹脂等のシリコーン樹脂、ベンゾシクロブテンから製造されるポリマー等が挙げられる。
上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物、炭酸カルシウム、水酸化カルシウム等のカルシウム化合物、炭酸カリウム等のカリウム化合物、マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等のマグネシウム化合物、シリカ、ゼオライト等のケイ素化合物、チタニア等のチタン化合物等からなるものが挙げられる。また、少なくとも2種類の無機材料を混合、溶融した混合組成の粒子であってもよい。
また、これらの粒子は、単独で用いてもよいし、2種以上併用してもよい。
また、上記粒子径の下限は、0.01μmが望ましく、0.1μmがより望ましく、0.2μmが特に望ましい。一方、上記粒子径の上限は、0.8μmが望ましく、0.6μmがより望ましい。
なお、本明細書において、粒子径とは、粒子の一番長い部分の長さのことをいう。
なお、本明細書において、通信波長光の透過率とは、長さ1mmあたりの通信波長光の透過率をいう。具体的には、例えば、強さI1の光信号伝送用光路に入射し、該光信号伝送用光路を1mm通過して出てきたとした際に、出てきた光の強さがI2である場合に下記式(1)により算出される値である。
ソルダーレジスト層を貫通する部分の断面の径が、基板および層間樹脂絶縁層を貫通する部分の断面の径よりも小さい場合、光信号伝送用光路の層間樹脂絶縁層を貫通する部分と、樹脂組成物との境界部分が、上記ソルダーレジスト層の一部で覆い隠された状態となり、上記境界部分および上記樹脂組成物の外縁付近は、上記ソルダーレジスト層により接着されることとなり、その結果、上記樹脂組成物と上記基板および上記層間樹脂絶縁層との間での剥離やクラックが発生しにくくなり、信頼性により優れることとなるからである。
上記アンダーフィルの材料としては特に限定されず、例えば、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂とを含む樹脂複合体等を用いることができる。また、市販のアンダーフィル用樹脂を用いることもできる。
通信波長光の透過率が70%未満では、光信号の損失が大きく、光信号の伝送性の低下に繋がることがあるからである。上記透過率は、90%以上であることがより望ましい。
また、上記アンダーフィルの屈折率は特に限定されないが、通常、1.4〜1.6程度である。
また、上記熱硬化性樹脂の一部に感光性基が付与された樹脂としては、例えば、上記した熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
また、上記粒子が上記アンダーフィルに含まれている場合、該粒子の配合量の下限は20重量%が望ましく、上限は70重量%が望ましい。通常、この範囲であれば、パッケージ基板や光学素子の熱膨張係数と整合させるのに適しているとともに、充填時に必要な流動性も有することとなるからである。
より望ましい下限は30重量%であり、より望ましい上限は60重量%である。
この場合、例えば、パッケージ基板の基板、層間樹脂絶縁層およびソルダーレジスト層を貫通する光信号伝送用光路が形成されており、基板および層間樹脂絶縁層を貫通する部分に樹脂組成物が充填されている場合には、樹脂組成物の端部であってソルダーレジスト層を貫通する部分にマイクロレンズが配設されていればよい。
なお、上記マイクロレンズの形状は、凸形状レンズに限定されるわけではなく、光信号を所望の方向に集光することができる形状であればよい。具体的には、例えば、屈折率分布型の平面レンズであってもよい。
通信波長光の透過率が70%未満では、光信号の損失が大きく、光信号の伝送性の低下に繋がることがあるからである。上記透過率は、90%以上であることがより望ましい。
粒子を含ませることにより、マイクロレンズの強度が向上し、形状がより確実に維持されることとなるとともに、上記基板や層間樹脂絶縁層等との間で熱膨張係数を整合させることができ、熱膨張係数の差に起因したクラック等がより発生しにくくなるからである。
具体的には、例えば、樹脂成分が屈折率1.53のエポキシ樹脂である場合、マイクロレンズに含まれる粒子は、屈折率が1.46のシリカ粒子と屈折率が2.65のチタニア粒子とを混ぜ合わせて、溶解して粒子としたもの等が望ましい。
なお、粒子を混ぜ合わせる方法としては、混練する方法、2種類以上の粒子を溶かして混ぜ合わせた後、粒子状にする方法等が挙げられる。
なお、上記粒子の具体例としては、上記光信号伝送用光路に粒子と同様のもの等が挙げられる。
上記マイクロレンズは、通常、インクジェット装置やディスペンサーを用いて配設されることとなるが、インクジェット装置の塗布ノズルの内径や、ディスペンサーのノズル内径寸法は、20μmが現在の最小寸法であり、粒径が上記範囲にある場合には、ノズルが詰まることなく、塗布することができるからである。
また、上記粒径の下限は0.1μmであることがより望ましい。
上記粒径が、この範囲にあることはインクジェット装置やディスペンサー等による塗布での粘度の安定性や、塗布量のバラツキの観点からより望ましいからである。
上記光学接着剤としては特に限定されず、エポキシ樹脂系、アクリル樹脂系、シリコーン樹脂系等の光学接着剤を用いることができる。
上記光学接着剤の特性は、粘度:0.2〜1.0Pa・s、屈折率:1.4〜1.6、光透過率:80%/mm以上、熱膨張係数(CTE):4.0×10−5〜9.0×10−5(/℃)であることが望ましい。
また、上記光学接着剤の厚さは、50μm以下であることが望ましい。
インクジョット装置等でマイクロレンズを形成するための樹脂を塗布した際に、ソルダーレジスト層を形成するまでの工程条件のバラツキや放置時間に起因するマイクロレンズを配設する部位の濡れ性のバラツキにより、マイクロレンズの形状、特にサグ高さにバラツキが発生しやすいのに対し、撥水コート剤による表面処理等を施すことにより、サグ高さのバラツキを抑えることができる。
なお、本明細書において、マイクロレンズのサグ高さとは、ソルダーレジスト層の表面から突出した部分の高さをいう。なお、パッケージ基板にソルダーレジスト層が形成されない場合には、最外層の表面から突出した部分の高さをいう。
図3は、本発明のパッケージ基板の一実施形態を模式的に示す断面図である。
このパッケージ基板120では、基板121、層間樹脂絶縁層122およびソルダーレジスト層134を貫通するように光信号伝送用光路142が設けられている。ここで、基板121および層間樹脂絶縁層を貫通する部分は、発光素子138の全ての発光部138a〜138dからの光信号を伝送することができる大きさで一括形成されており、ソルダーレジスト層を貫通する部分は、発光部138a〜138dの形成位置に応じて個別に形成されている。
この光信号伝送用光路142には、基板121および層間樹脂絶縁層122を貫通する部分に樹脂組成物147が充填されている。
なお、上記光信号伝送用光路の周囲には、導体層が形成されていてもよい。
ここで、光学素子を実装するための半田接続部は、発光素子に形成された外部電極およびダミー電極に接続されている。
また、発光素子138と駆動ICとは、図2に示したような直線的で、かつ、等長な導体回路を介して接続されている。
光信号伝送用光路142の光学素子が実装された側と反対側であって、光信号伝送用光路142のソルダーレジスト層を貫通する部分のそれぞれには、マイクロレンズ146a〜146dが直接配設されている。
このセルフアライメント作用を利用した場合、上記半田バンプを介して、上記パッケージ基板を外部基板に接続する際に、リフロー前には両者に位置ズレが発生していたとしても、リフロー時に上記パッケージ基板が移動し、該パッケージ基板を外部基板上の正確な位置に取り付けることができる。
従って、上記パッケージ基板に実装された光学素子と、外部の光学部品とを光信号伝送用光路を介して、光信号の伝送を行う場合に、上記パッケージ基板に実装された光学素子の実装位置が正確であれば、上記パッケージ基板と上記外部基板との間で正確な光信号の伝送を行うことができる。
また、例えば、500μmピッチのアレイ素子を用いる場合には、100〜490μmが望ましく、180〜480μmがより望ましい。100μm未満では、所望の焦点距離を得ることができない場合があり、490μmを超えると隣合うマイクロレンズ同士が接触してしまい、マイクロレンズを所定の位置に配置することができなくなる場合がある。
また、上記光信号伝送用光路の形状が、複数の円柱が並列に並べられ、互いに隣り合う円柱の側面の一部が繋がった形状である場合には、その一部に、実際には、光信号伝送用光路として機能しないダミー円柱が形成されていてもよい。
上記断面の径が100μm未満では、光信号の伝送が阻害されることがあり、一方、5mmを超えても、光信号の伝送損失の向上はみられず、上記パッケージ基板の小型化が難しくなる。
図4に示したパッケージ基板220は、図3に示したパッケージ基板120と比べて、光信号伝送用光路の形状が異なる以外はその構成は、同一である。従って、ここでは、光信号伝送用光路の形状についてのみ詳細に説明することとする。
この光信号伝送用光路242a〜242dは、基板221および層間樹脂絶縁層222を貫通する部分に樹脂組成物247が充填されている。
従って、4チャンネルの発光素子238からの光信号は、光信号伝送用光路242a〜242dのいずれかを介して伝送することができる。ここで、各光信号伝送用光路は、4チャンネルの発光素子が有する各発光部238a〜238dからの光信号を伝送することができるように、個別に独立して形成されている。
ここで、光学素子を実装するための半田接続部は、発光素子に形成された外部電極およびダミー電極に接続されている。また、光学素子238と駆動IC(図示せず)とは、図2に示したような、直線的で、かつ、等長な導体回路を介して接続されている。
また、発光素子238には、アンダーフィル248が充填されている。
より望ましい径の下限は250μmであり、より望ましい径の上限は350μmである。
なお、上記光信号伝送用光路の上記基板および上記層間樹脂絶縁層を貫通する部分の断面の径とは、上記光信号伝送用光路が円柱状の場合にはその断面の直径、楕円柱状の場合にはその断面の長径、四角柱状や多角柱状の場合にはその断面の最も長い部分の長さをいう。また、本発明において、光信号伝送用光路の断面とは、パッケージ基板の主面に平行な方向の断面をいう。
また、例えば、500μmピッチのアレイ素子を用いる場合には、100〜490μmが望ましく、180〜480μmがより望ましい。なお、この場合、光信号伝送用光路の径は、150〜450μmが望ましい。
すなわち、上記形態の光信号伝送用光路は、基板、層間樹脂絶縁層およびソルダーレジスト層を貫通する貫通孔を形成した後、該貫通孔内に必要に応じて樹脂組成物を充填することにより形成するのであるが、上記貫通孔は、通常ドリルを用いて形成され、ドリル加工で貫通孔を形成する場合、その径が150μm未満の貫通孔を形成することが困難だからである。
また、上記個別貫通孔構造の各光信号伝送用光路の形状としては、例えば、円柱、角柱、楕円柱、直線と円弧とで囲まれた底面を有する柱状体等が挙げられる。
また、パッケージ基板に実装される光学素子のチャンネル数も4チャンネルに限定されるわけではなく、1チャンネルであってもよく、2チャンネルや3チャンネルまたは5チャンネル以上であっても良い。
以下、凹部形状の光信号伝送用光路が形成されたパッケージ基板について簡単に説明しておく。図5は、本発明のパッケージ基板の別の一実施形態を模試的に示す断面図である。
この光信号伝送用光路442内には、発光素子438と駆動IC等のICチップ(図示せず)とがワイヤボンディング(図示せず)により実装されており、さらに、光信号伝送用光路442の層間樹脂絶縁層422に形成された部分には、樹脂組成物447が充填されている。なお、発光素子は、所定の位置にワイヤボンディングにより接続するための外部電極が設けられた本発明の光学素子である。
すなわち、発光素子438のICチップに近い部分には、外部電極402が形成されており、この外部電極と導体回路とがワイヤボンディングにより接続されている。そして、発光素子438と駆動ICとは、直線的で、かつ、等長な導体回路を介して接続されている。
なお、凹部形状の光信号伝送用光路を有するパッケージ基板においても、フリップチップボンディングにより実装する発光素子が実装されていてもよく、この場合、外部電極は発光部が形成された面と反対側の面に形成されていればよい。
このような形態のパッケージ基板もまた、本発明のパッケージ基板の一実施形態である。
また、本発明のパッケージ基板には、発光素子や受光素子のそれぞれとして、複数の発光素子や複数の受光素子が実装されていてもよい。具体的には、例えば、図3に示した実施形態のパッケージ基板において、4チャンネルの発光素子に代えて、4つの単チャンネルの発光素子が実装されていてもよい。
図20は、本発明のパッケージ基板の別の一実施形態を模試的に示す断面図である。
ここで、光学素子を実装するための半田接続部は、発光素子に形成された外部電極およびダミー電極に接続されている。
また、発光素子538と駆動ICとは、図2に示したような直線的で、かつ、等長な導体回路を介して接続されている。
このような構成のパッケージ基板もまた、本発明のパッケージ基板の一例である。
しかしながら、基板や層間樹脂絶縁層等が樹脂以外の材料、例えば、ガラス、シリコン、セラミック等から構成されている場合も、同様の効果を得ることができる。
すなわち、ガラスやシリコン、セラミックからなる配線板に、光学素子と光学素子駆動部品とが実装されているパッケージ基板においても、上述した効果と同様の効果を得ることができる。
なお、ガラスやシリコンからなる配線板を用いる場合、伝送光の波長によっては(例えば、シリコンを用いる場合の1310nm光や1550nm光)、伝送光を透過することができるため、必ずしも光信号伝送用光路を形成する必要がない。
上記パッケージ基板の製造方法では、まず、基板の両面に導体回路と層間樹脂絶縁層とが積層形成された多層配線板を製造する。上記多層配線板は、セミアディテブ法、フルアディテブ法、サブトラクティブ法、一括積層法、コンフォーマル法等を用いて製造することができる。ここでは、セミアディテブ法を例に多層配線板の製造方法を説明する。
上記絶縁性基板としては特に限定されず、例えば、ガラスエポキシ基板、ビスマレイミド−トリアジン(BT)樹脂基板、銅張積層板、RCC基板等の樹脂基板、窒化アルミニウム基板等のセラミック基板、シリコン基板等が挙げられる。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解めっき処理等によりベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。
また、上記絶縁性基板を挟んだ導体回路間を接続するためのスルーホールを形成してもよい。また、導体回路を形成した後には、必要に応じて、導体回路の表面にエッチング処理等により粗化面を形成してもよい。
上記層間樹脂絶縁層は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂と含む樹脂複合体等を用いて形成すればよい。
具体的には、まず、未硬化の樹脂をロールコーター、カーテンコーター等により塗布したり、樹脂フィルムを熱圧着したりすることにより樹脂層を形成し、その後、必要に応じて、硬化処理を施すとともに、レーザ処理や露光現像処理によりバイアホール用開口を形成することにより層間樹脂絶縁層を形成することができる。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成することができる。
上記感光性樹脂としては、例えば、アクリル樹脂等が挙げられる。
また、上記熱硬化性樹脂の一部に感光性基が付与された樹脂としては、例えば、上記した熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン(PES)、ポリスルフォン(PSF)、ポリフェニレンスルフォン(PPS)ポリフェニレンサルファイド(PPES)、ポリフェニレンエーテル(PPE)、ポリエーテルイミド(PI)等が挙げられる。
また、上記層間樹脂絶縁層は、2層以上の異なる樹脂層から構成されていてもよい。
上記粗化面形成用樹脂組成物とは、例えば、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して可溶性の物質が分散されたものである。
なお、上記「難溶性」および「可溶性」という語は、同一の粗化液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」といい、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン、ポリフェニレンスルフォン、ポリフェニレンサルファイド、ポリフェニルエーテル、ポリエーテルイミド等が挙げられる。
上記無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、ケイ素化合物等からなるものが挙げられる。
なお、上記樹脂粒子は予め硬化処理されていることが必要である。硬化させておかないと上記樹脂粒子が耐熱性樹脂マトリックスを溶解させる溶剤に溶解してしまうこととなるからである。
また、平均粒径の相対的に大きな粗粒子と平均粒径が相対的に小さな微粒子とを組み合わせて使用してもよい。両者を組み合わせて使用することにより、浅くて複雑な粗化面を形成することができる。
また、この工程では、必要に応じて、スルーホール用貫通孔を形成してもよい。
すなわち、まず、層間樹脂絶縁層の表面に、無電解めっきやスパッタリング等により薄膜導体層を形成し、次いで、その表面の一部にめっきレジストを形成した後、めっきレジスト非形成部に電解めっき層を形成する。次に、めっきレジストと、該めっきレジスト下の薄膜導体層とを除去し、導体回路を形成する。
また、上記薄膜導体層の厚さは、0.1〜2.0μmが望ましい。
また、上記薄膜導体層形成前には、層間樹脂絶縁層の表面に粗化面を形成しておいてもよい。
また、上記電解めっき層の厚さは5〜20μmが望ましい。上記電解めっき層を形成するための電解めっきとしては、銅めっきが望ましい。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
このような(1)〜(4)の工程を行うことにより、基板の両面に導体回路と層間樹脂絶縁層とが積層形成された多層配線板を製造することができる。
まず、上述した工程を経て作製した多層配線板に、光路用貫通孔を形成する。
上記光路用貫通孔の形成は、例えば、ドリル加工やレーザ処理等により行う。
上記レーザ処理において使用するレーザとしては、上記バイアホール用開口の形成において使用するレーザと同様のもの等が挙げられる。
上記ドリル加工においては、多層配線板の認識マークを読み、加工位置を補正してドリル加工を行う認識マークの認識機能付き装置を用いることが望ましい。
上記光路用貫通孔の形成位置や大きさは特に限定されず、導体回路の設計、ICチップや光学素子等の実装位置等を考慮して適宜選択すればよい。
上記光路用貫通孔は、受光素子や発光素子等の光学素子ごとに形成することが望ましい。また、信号波長ごとに形成してもよい。
側面の一部が繋がった、隣り合う円柱を連続して形成しようとすると、ドリルの先端が既に形成された円柱の方向へ逃げようとしてドリルの先端ふれが発生し、ドリル加工時の精度が低下することがあるからである。
上記デスミア処理は、例えば、過マンガン酸溶液による処理や、プラズマ処理、コロナ処理等を用いて行うことができる。なお、上記デスミア処理を行うことにより、光路用貫通孔内の樹脂残り、バリ等を除去することができ、完成した光信号伝送用光路における壁面での光の乱反射に起因した光信号の伝送損失の増加を防止することができる。
上記粗化面の形成は、例えば、硫酸、塩酸、硝酸等の酸;クロム酸、クロム硫酸、過マンガン酸塩等の酸化剤等により行うことができる。また、プラズマ処理やコロナ処理等により行うこともできる。
次に、この層間樹脂絶縁層の表面に形成した導体層上にめっきレジストを形成する。
勿論、上記導体層の形成を行わない場合であっても、上述した方法により層間樹脂絶縁層の表面に導体回路を形成することができる。
また、上記導体層を形成した後、導体回路に粗化面を形成する方法と同様の方法により、上記導体層の壁面に粗化面を形成してもよい。
光路用貫通孔内に、未硬化の樹脂組成物を充填した後、硬化処理を施すことにより、後工程を経て完成する光信号伝送用光路において、基板や層間樹脂絶縁層を貫通する部分に、樹脂組成物が充填されることとなる。
具体的な未硬化の樹脂組成物の充填方法としては特に限定されず、例えば、印刷やポッティング等の方法を用いることができる。
このような工程を経ることにより、光信号伝送用光路の一部を形成することができる。
上記研磨処理は、例えば、バフ研磨、紙やすり等による研磨、鏡面研磨、クリーン研磨、ラッピング等により行うことができる。また、酸や酸化剤、薬液等を用いた化学研磨を行ってもよい。また、これらの方法を2種以上組み合わせて研磨処理を行ってもよい。
具体的には、例えば、下記(a)および(b)の工程を行うことによりソルダーレジスト層を形成することができる。
上記ソルダーレジスト組成物の層は、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等からなるソルダーレジスト組成物を用いて形成することができる。また、市販のソルダーレジスト組成物を用いることもできる。
上記ソルダーレジスト組成物の層は、上記ソルダーレジスト組成物からなるフィルムを圧着して形成してもよい。
具体的には、例えば、露光現像処理やレーザ処理等により形成することができる。
また、上記光路用開口を形成する際には、同時に、半田バンプ形成用開口(ICチップを実装するための開口)や光学素子実装用開口を形成することが望ましい。なお、上記光路用開口の形成と、上記半田バンプ形成用開口の形成とは、別々に行ってもよい。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィルムを作製し、該樹脂フィルムを張り付けることにより、光路用開口と半田バンプ形成用開口とを有するソルダーレジスト層を形成してもよい。
また、上記ソルダーレジスト層に形成した光路用開口には、上記光路用貫通孔と同様の方法で未硬化の樹脂組成物を充填してもよい。
また、マイクロレンズを配設する場合、予め、マイクロレンズを配設する部位に撥水コート材による処理、CF4プラズマによる撥水処理、O2プラズマによる親水処理等の表面処理を施しておいてもよい。
上記マイクロレンズを配設する部位の濡れ性によっては、マイクロレンズの形状、特に、サグ高さにバラツキが発生しやすいのに対し、表面処理を施すことにより、サグ高さのバラツキを抑えることができる。
上記撥水コート剤による処理を行う場合には、まず、パッケージ基板のマイクロレンズを形成する部分に対応する部分が開口したマスクを行い、次に、スプレー塗布やスピンコータでの塗布により撥水コート剤を塗布し、その後、撥水コート剤を自然乾燥させ、さらにマスクを剥がすことにより表面処理を終了する。なお、撥水コート剤層の厚さは、通常、1μm程度である。ここでは、メッシュ版やレジスト形成したマスクを用いればよい。
なお、撥水コート剤による処理を行う場合には、マスクを用いることなく、ソルダーレジスト層の壁面を含む露出面全体に撥水コート剤による処理を施してもよい。ソルダーレジスト層がマイクロレンズを形成する際にダムの効果を果たすこととなるからである。
また、上記O2プラズマによる親水処理を行う場合には、まず、パッケージ基板のマイクロレンズを形成する部分に対応する部分が開口したマスクを行い、次に、O2プラズマ処理を行い、さらにマスクを剥がすことにより表面処理を終了する。ここでは、メタル版やレジスト形成したマスクを用いればよい。
また、上記撥水処理(撥水コート剤による処理含む)と親水処理とを組み合わせて行うことが望ましい。
上記樹脂組成物上にマイクロレンズを直接配設する方法としては、例えば、未硬化の光学レンズ用樹脂を樹脂組成物上に適量滴下し、この滴下した未硬化の光学レンズ用樹脂に硬化処理を施す方法が挙げられる。
上記方法において、未硬化の光学レンズ用樹脂を樹脂組成物上に適量滴下する際には、ディスペンサー、インクジェット、マイクロピペット、マイクロシリンジ等の装置を用いることができる。また、このような装置を用いて樹脂組成物上に滴下した未硬化の光学レンズ用樹脂は、その表面張力により球形になろうとするため、上記樹脂組成物上で半球状となり、その後、半球状の未硬化の光学レンズ用樹脂に硬化処理を施すことで、樹脂組成物上に半球状のマイクロレンズを形成することができるのである。
なお、このようにして形成するマイクロレンズの直径や曲面の形状等は、樹脂組成物と未硬化の光学レンズ用樹脂との濡れ性を考慮しながら、適宜未硬化の光学レンズ用樹脂の粘度等を調整することで制御することができる。
光路用開口の壁面がダムの役割を果たし、所望の形状のマイクロレンズを形成するのに適しているからである。
即ち、上記半田バンプ形成用開口や、上記光学素子実装用開口を形成することにより露出した導体回路部分を、必要に応じて、ニッケル、パラジウム、金、銀、白金等の耐食性金属により被覆し、パッドとする。
上記被覆層は、例えば、めっき、蒸着、電着等により形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきにより形成することが望ましい。
なお、パッドの形成は、上記マイクロレンズ配設工程の前に行うこととしてもよい。
さらに、ソルダーレジスト層に光学素子(受光素子や発光素子)を実装する。光学素子の実装は、上述したように、例えば、光学素子に形成されたAuスタッドバンプや半田バンプ、金属バンプ等と、基板側に形成したパッドや半田バンプとを接続することにより行うことができる。
また、場合によっては、導電性接着剤等を用いて光学素子を実装してもよい。
上記水平保持部材が上述した接着剤である場合には、予め、所定量の未硬化の接着剤を光学素子に塗布しておき、光学素子の実装とともに、または、実装後硬化すればよいし、上記水平保持部材が上述したスペーサ部材である場合には、光学素子側および/または基板側に所定量の未硬化の接着剤を塗布しておき、光学素子の実装とともに、または、実装後硬化すればよい。
また、光学素子を実装する際して、予め、基板側に所定量の未硬化の接着剤の所定の位置に塗布しておき、光学素子の実装とともに、または、実装後硬化することにより、この接着剤が、上述した接着剤からなる水平保持部材と同様に機能するようにしてもよい。この場合も、光学素子の平行度を確保することができるからである。
このような工程を経ることにより、本発明のパッケージ基板を製造することができる。
すなわち、まず、上記(1)〜(4)の工程と同様の方法を用いて、多層配線板を製造した後、該多層配線板にザクリ加工を施すことにより、光信号伝送用光路となる凹部を形成する。
次に、上記凹部の底面に導体回路を露出させ、必要に応じて露出部分に被覆層を形成した後、該底面に光学素子と光学素子駆動部品とをフリップチップボンディングやワイヤボンディングにより実装する。
次に、上記凹部内への樹脂組成物の充填を上記(6)の工程と同様の方法等を用いて行い、さらに、上記(7)〜(9)の工程と同様にして、ソルダーレジスト層の形成、マイクロレンズの配設、および、半田バンプの形成を適宜行うことにより、上記凹部形状の光信号伝送用光路が形成されたパッケージ基板を製造することができる。
本発明の光通信用デバイスは、基板の少なくとも片面に導体回路が形成されるとともに、光導波路が形成されたマザーボード用基板に、1個または複数個の光学素子と1個または複数個の光学素子駆動部品とが実装されたパッケージ基板が実装されるか、または、1個または複数個の光学素子と1個または複数個の光学素子駆動部品とが実装された光通信用デバイスであって、
上記光学素子と上記光学素子駆動部品とは、長さが略同一の複数の導体回路を介して接続されていることを特徴とする。
また、本発明の光通信用デバイスにおいて、光学素子と光学素子駆動部品とがマザーボード用基板に直接実装されており、さらに、両者が、長さが略同一の複数の導体回路を介して接続されている場合も同様に、高周波信号を伝送する場合であっても、輻射ノイズの発生、吸収を少なくすることができ、信頼性に優れる光通信を行うことができる。
また、マザーボード用基板に光学素子と光学素子駆動部品とが直接実装されている場合、両者を接続する導体回路を、マザーボード用基板内で引き回す必要がないため、設計の自由度に優れ、光学素子や光学素子駆動部品の実装位置が制限されにくい。
また、本発明の光通信用デバイスにおいて、マザーボード用基板に光信号伝送用光路を形成する場合には、その形成位置もまた制限されにくい。
上記パッケージ基板としては、例えば、本発明のパッケージ基板等が挙げられる。また、本発明のパッケージ基板が実装されている場合、このパッケージ基板は、1個または複数個の光学素子と、これを駆動させるための1個または複数個の光学素子駆動部品が実装されており、上記光学素子と上記光学素子駆動部品とは、長さが略同一の複数の導体回路を介して接続されているパッケージ基板である。
上述したように、高周波信号を伝送する場合であっても、輻射ノイズの発生、吸収を少なくすることができ、信頼性に優れることとなるからである。
上記光学素子駆動部品としては、例えば、駆動ICやアンプIC等が挙げられる。
なお、上記光学素子駆動部品は、それ1個で、単チャンネルの光学素子を駆動することができるものであってもよいし、マルチチャンネルの光学素子を駆動することができるものであってもよい。
また、上記光学素子駆動部品は、フリップチップボンディングにより実装するものであってもよいし、ワイヤボンディングにより実装するものであってもよい。
ここで、1個の光学素子が実装されているとは、単位素子が1個からなる単チャンネルの光学素子が1個実装されていること、または、単位素子が複数個からなるマルチチャンネルの光学素子が1個実装されていることをいう。
また、複数個の光学素子が実装されているとは、単位素子が1個からなる単チャンネルの光学素子が複数個実装されていること、または、単位素子が複数個からなるマルチチャンネルの光学素子が複数個実装されていることをいう。
また、複数個の光学素子駆動部品が実装されているとは、1個もしくは複数個のマルチチャンネルの光学素子、または、複数個の単チャンネルの光学素子を駆動するための光学素子駆動部品が複数個実装されていることをいう。
そこで、本明細書においては、以下、基板の少なくとも片面に導体回路と層間樹脂絶縁層とが積層形成され、さらに、最外層にソルダーレジスト層が形成された実施形態のマザーボード用基板について説明する。なお、上記ソルダーレジスト層は必ずしも形成されていなくてもよい。
また、基板および層間樹脂絶縁層の材質は、樹脂材料に限定されるわけではなく、後述するように、絶縁層はセラミック等からなるものであってもよい。
また、上記マザーボード用基板には、光導波路が形成されており、この光導波路を介して光信号の伝送を行うことができる。
上記光導波路としては、ポリマー材料等からなる有機系光導波路、石英ガラス、化合物半導体等からなる無機系光導波路等が挙げられる。これらのなかでは、ポリマー材料等からなる有機系光導波路が望ましい。層間樹脂絶縁層上に光導波路を形成する場合、層間樹脂絶縁層との密着性に優れ、加工が容易だからである。
上記ポリマー材料としては、通信波長帯での吸収が少ないものであれば特に限定されず、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂との樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等が挙げられる。
また、上記光導波路がマルチモードの光導波路である場合、その材料は、アクリル樹脂やエポキシ樹脂、UV硬化性エポキシ樹脂であることが望ましく、上記光導波路がシングルモードの光導波路である場合、その材料は、ポリイミド樹脂やシリコーン樹脂、シロキサン樹脂であることが望ましい。
また、上記光導波路のコア部の厚さと幅との比は、1:1に近いほうが望ましい。これは、通常、上記受光素子の受光部や上記発光素子の発光部の平面形状が円形状だからである。なお、上記厚さと幅との比は特に限定されるものではなく、通常、約1:2〜約2:1程度であればよい。
これらの粒子は、それぞれ単独で用いても良いし、2種以上併用してもよい。
上記粒子としては、無機粒子が望ましく、シリカ、チタニアまたはアルミナからなる粒子が望ましい。また、シリカ、チタニアおよびアルミナのうちの少なくとも2種を混合、溶融させて形成した混合組成の粒子も望ましい。
また、上記樹脂粒子等の粒子の形状は特に限定されず、球状、楕円球状、破砕状、多面体状等が挙げられる。
上記粒径は、その下限が0.01μmで、上限が0.8μmであることがより望ましい。この範囲を外れる粒子を含んでいると、粒度分布が広くなりすぎて、樹脂組成物中に混合した際に、該樹脂組成物の粘度のバラツキが大きくなり、樹脂組成物を調製する場合の再現性が低くなり、所定の粘度を有する樹脂組成物を調製することが困難になることがあるからである。
上記粒径は、その下限が0.2μmで、その上限が0.6μmであることが特に望ましい。この範囲が、樹脂組成物の塗布、光導波路のコア部の形成に特に適している。さらに、形成した光導波路ごとのバラツキ、特に、コア部のバラツキが最も小さくなり、マザーボード用基板の特性に特に優れることとなるからである。
また、この範囲の粒径を有する粒子であれば、2種類以上の異なる粒径の粒子が含まれていてもよい。
また、上記光導波路がコア部とクラッド部とから構成されているものである場合、上記粒子は、コア部とクラッド部との両方に配合されていてもよいが、コア部には粒子が配合されておらず、該コア部の周囲を覆うクラッド部にのみ粒子が配合されていることが望ましい。その理由は以下のとおりである。
すなわち、光導波路に粒子を配合する場合、該粒子と光導波路の樹脂成分との密着性によっては、粒子と樹脂成分との界面に空気層が生じてしまうことがあり、この場合には、この空気層により光の屈折方向が変わり、光導波路の伝送損失が大きくなることがあるのに対し、クラッド部にのみ粒子を配合した場合には、上述したような粒子を配合することにより、光導波路の伝送損失が大きくなるというような問題が発生することがないとともに、光導波路でクラックが発生しにくくなるとの上述した効果を得ることができるからである。
上記光路変換ミラーの形成は、後述するように、光導波路の一端を切削することにより行うことができる。また、光導波路に光路変換ミラーを形成する代わりに、光導波路の端部の先に、光路変換部を有する部材を配置してもよい。
この場合、上記光信号伝送用光路は、例えば、少なくとも層間樹脂絶縁層およびソルダーレジスト層を貫通するように形成されている。また、上記光信号伝送用光路には、樹脂組成物が充填されていてもよい。
ここで、充填する樹脂組成物としては、上述した本発明のパッケージ基板において、光信号伝送用光路に充填される樹脂組成物と同様のもの等が挙げられる。
具体的には、例えば、マザーボード用基板の基板、層間樹脂絶縁層およびソルダーレジスト層を貫通する光信号伝送用光路が形成されており、基板および層間樹脂絶縁層を貫通する部分に樹脂組成物が充填されている場合には、樹脂組成物の端部であってソルダーレジスト層を貫通する部分に配設されていればよい。
なお、上記マイクロレンズのは具体的な材料、透過率等の特性等としては、本発明のパッケージ基板に配設されるマイクロレンズと同様のものが挙げられる。
また、上記マザーボード用基板においては、本発明のパッケージ基板と同様、上記マイクロレンズが配設される領域には、表面処理が施されていてもよい。
図6は、本発明の光通信用デバイスの実施形態の一例を模式的に示す断面図である。
図6には、マザーボード用基板1120に、本発明の受光素子339が実装されたパッケージ基板320Bと本発明の発光素子338が実装されたパッケージ基板320Aとが実装された光通信用デバイス1160が示されている。なお、パッケージ基板320A、320Bは、ICチップが実装された状態の本発明のパッケージ基板である。
この光信号伝送用光路342には、基板321および層間樹脂絶縁層322を貫通する部分に樹脂組成物347が充填されている。また、樹脂組成物347の光学素子338側と反対側の端部であって、光信号伝送用光路342のソルダーレジスト層を貫通する部分には、マイクロレンズ346が配設されている。
また、図示していないが、パッケージ基板320の発光素子338が実装された面には、ICチップが半田接続部を介して実装されている。
また、パッケージ基板320Bは、発光素子338に代えて受光素子339が実装されている以外は、その構成は同一である。
このマザーボード用基板1120では、基板1121、層間樹脂絶縁層1122およびソルダーレジスト層1134を貫通するように光信号伝送用光路1142が設けられている。
また、光導波路1150のそれぞれの端部には、光路変換ミラーが形成されており、光導波路1150と光信号伝送用光路1142との間で光信号を伝送することができるように構成されている。
ここで、パッケージ基板320A、320Bのそれぞれは、セルフアライメント作用により所定の位置に実装されている。
本発明の光通信用デバイスは、図6に示したような実施形態に限定されるわけではなく、マルチチャンネルの光学素子が実装されていてもよい。
また、パッケージ基板およびマザーボード用基板のそれぞれには、マルチチャンネルの光学素子の光信号を伝送すべく、一括貫通孔構造の光信号伝送用光路や、個別貫通孔構造の光信号伝送用光路等が形成されていてもよい。
また、上記マザーボード用基板には、直接、光学素子と光学素子駆動部品とが実装されていてもよく、この場合、光学素子は、マザーボード用基板に実装された駆動IC等の光学素子駆動部品と直線的で、かつ、等長な導体回路を介して接続されていることとなる。
また、マザーボード用基板に複数のパッケージ基板が実装されている場合、一括貫通孔構造の光信号伝送用光路が形成されたパッケージ基板と凹部形状の光信号伝送用光路が形成されたパッケージ基板等、光信号伝送用光路の構造が異なるパッケージ基板が、一のマザーボード用基板に実装されていてもよい。
図21は、本発明の光通信用デバイスの別の一実施形態を模試的に示す断面図である。
また、図示していないが、パッケージ基板620の発光素子638が実装された面には、ICチップが半田接続部を介して実装されている。そして、発光素子638とICチップとは、略同一長さの複数の導体回路を介して接続されている。
また、パッケージ基板620Bは、発光素子638に代えて受光素子639が実装されている以外は、その構成は同一である。
また、光導波路1250のそれぞれの端部には、光路変換ミラーが形成されており、光導波路1250と発光素子638および受光素子639との間で光信号を伝送することができるように構成されている。従って、光導波路1250の両端に形成された光路変換ミラーのそれぞれは、光学素子(発光素子638および受光素子639)の直下に位置することとなる。
なお、図中、それぞれのパッケージ基板620A、620Bについて、半田接続部643が1箇所ずつしか描画されていないが、勿論、半田接続部の数は、1箇所ではない。
このような構成の光通信用デバイスもまた、本発明の光通信用デバイスの一例である。
しかしながら、基板や層間樹脂絶縁層等が樹脂以外の材料、例えば、ガラス、シリコン、セラミック等から構成されている場合も、同様の効果を得ることができる。
すなわち、ガラスやシリコン、セラミックからなる配線板に光学素子と光学素子駆動部品とが実装されたパッケージ基板が、ガラスやシリコン、セラミックからなる配線板に光導波路が形成されたマザーボード用基板に実装されている光通信用デバイスにおいても、上述した効果と同様の効果を得ることができる。なお、パッケージ基板とマザーボード用基板とのいずれかのみが、ガラスやシリコン、セラミック等から構成されている場合も同様である。
なお、ガラスやシリコンからなる配線板を用いる場合、伝送光の波長によっては(例えば、シリコンを用いる場合の1310nm光や1550nm光)、伝送光を透過することができるため、必ずしも光信号伝送用光路を形成する必要がない。
本発明の光通信用デバイスは、光学素子と光学素子駆動部品とが実装されたパッケージ基板とマザーボード用基板とを別々に製造した後、両者を半田等を介して接続することにより製造することができる。
パッケージ基板の製造方法については、上述した通りである。
(1)まず、本発明のパッケージ基板の製造方法の(1)の工程と同様にして、基板の両面または片面に導体回路を形成するともに、必要に応じて、基板を挟んだ導体回路間を接続するスルーホールを形成する。また、この工程でも、導体回路の表面やスルーホールの壁面に、必要に応じて、粗化面を形成してもよい。
具体的には、本発明のパッケージ基板の製造方法の(2)および(3)の工程と同様の方法を用いて、層間樹脂絶縁層と導体回路とを積層形成すればよい。
なお、この層間樹脂絶縁層と導体回路とを積層する工程は、1回のみ行ってもよいし、複数回行ってもよい。
また、この工程で層間樹脂絶縁層上に導体回路を形成する方法としては、本発明のパッケージ基板を製造する場合と同様、サブトラクティブ法等、セミアディテブ法以外の方法を用いてもよい。
なお、この基板等を貫通する光路用貫通孔(光信号伝送用光路)の形成は、下記(3)の工程で光導波路を形成した後に行ってもよい。
また、光路用貫通孔は、一括貫通孔構造や個別貫通孔構造の光信号伝送用光路を形成することができる形状であってもよい。
上記光導波路の形成は、その材料に石英ガラス等の無機材料を用いて行う場合、予め、所定の形状に成形しておいた光導波路を光学接着剤を介して取り付けることにより行うことができる。
また、上記無機材料からなる光導波路は、LiNbO3、LiTaO3等の無機材料を液相エピタキシヤル法、化学堆積法(CVD)、分子線エピタキシヤル法等により成膜させることにより形成することができる。
なお、光導波路の形成方法としては、離型フィルム上に光導波路を形成する場合も、層間樹脂絶縁層等上に光導波路を形成する場合も同様の方法を用いて行うことができる。
上記反応性イオンエッチングを用いた方法では、(i)まず、離型フィルムや層間樹脂絶縁層等(以下、単に離型フィルム等という)の上に下部クラッドを形成し、(ii)次に、この下部クラッド上にコア用樹脂組成物を塗布し、さらに、必要に応じて、硬化処理を施すことによりコア形成用樹脂層とする。(iii)次に、上記コア形成用樹脂層上に、マスク形成用の樹脂層を形成し、次いで、このマスク形成用の樹脂層に露光現像処理を施すことにより、コア形成用樹脂層上にマスク(エッチングレジスト)を形成する。
(iv)次に、コア形成用樹脂層に反応性イオンエッチングを施すことにより、マスク非形成部分のコア形成用樹脂層を除去し、下部クラッド上にコアを形成する。(v)最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
この反応性イオンエッチングを用いた方法は、寸法信頼性に優れた光導波路を形成することができる。また、この方法は、再現性にも優れている。
(iii)次に、上記コア形成用樹脂組成物の層上に、コア形成部分に対応したパターンが描画されたマスクを載置し、その後、露光現像処理を施すことにより、下部クラッド上にコアを形成する。(iv)最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
この露光現像法は、工程数が少ないため、光導波路を量産する際に好適に用いることができ、また、加熱工程が少ないため、光導波路に応力が発生しにくい。
この金型形成法は、光導波路を量産する際に好適に用いることができ、寸法信頼性に優れた光導波路を形成することができる。また、この方法は、再現性にも優れている。
(iii)次に、下部クラッド上のレジスト非形成部分にコア用樹脂組成物の塗布し、(iv)さらに、コア用樹脂組成物を硬化した後、上記コア形成用レジストを剥離することにより、下部クラッド上にコアを形成する。(v)最後に、上記コアを覆うように下部クラッド上に上部クラッドを形成し、光導波路とする。
このレジスト形成法は、光導波路を量産する際に好適に用いることができ、寸法信頼性に優れた光導波路を形成することができる。また、この方法は、再現性にも優れている。
すなわち、下部クラッドに金型形成によりコア形成用の溝を形成し、その後、この溝内にコアを形成する金型形成法でコアを形成した場合には、コアに配合される粒子は全部、コア中に入ってしまうこととなるため、コアの表面は平坦で光信号の伝送性に優れるのに対し、露光現像法でコアを形成した場合には、現像後のコアにおいて、コア表面から粒子の一部が突出していたり、コア表面に粒子がとれた窪みが形成されていたりして、コアの表面に凹凸が形成されることがあり、この凹凸によって光が所望の方向に反射しなくなり、その結果、光信号の伝送性が低下することがあるからである。
上記光路変換ミラーは、光導波路を層間樹脂絶縁層上に取り付ける前に形成しておいてもよいし、層間樹脂絶縁層上に取り付けた後に形成してもよいが、該光導波路を層間樹脂絶縁層上に直接形成する場合を除いて、予め光路変換ミラーを形成しておくことが望ましい。作業を容易に行うことができ、また、作業時に多層プリント配線板を構成する他の部材、基板や導体回路、層間樹脂絶縁層等に傷を付けたり、これらを破損させたりするおそれがないからである。
上記光路変換ミラーを形成する方法としては特に限定されず、従来公知の形成方法を用いることができる。具体的には、先端がV形90°のダイヤモンドソーや刃物による機械加工、反応性イオンエッチングによる加工、レーザアブレーション等を用いることができる。また、光路変換ミラーを形成する代わりに光路変換部材を埋め込んでもよい。
また、光導波路に90度光路変換ミラーを形成する場合には、下部クラッドの基板または層間樹脂絶縁層と接する面と、光路変換面とのなす角は、45度であってもよいし、135度であってもよい。
また、光導波路の形成は、後述する(4)の工程で、ソルダーレジスト層を形成した後に行ってもよい。
基板と層間樹脂絶縁層との間に光導波路を形成する場合には、上記(1)の工程で、その両面に導体回路が形成された基板を作製した後、上記(3)の工程と同様の方法で基板上の導体回路非形成部分に光導波路を形成し、その後、上記(2)の工程と同様の方法で層間樹脂絶縁層を形成することにより、上記した位置に光導波路を形成することができる。
また、層間樹脂絶縁層同士の間に光導波路を形成する場合には、上記(1)および(2)の工程と同様にして導体回路が形成された基板上に少なくとも1層の層間樹脂絶縁層を積層形成した後、上記(3)の工程と同様にして層間樹脂絶縁層上に光導波路を形成し、その後、さらに、上記(2)の工程と同様の工程を繰り返すことにより、層間樹脂絶縁層同士の間に光導波路を形成することができる。
上記ソルダーレジスト組成物の層の形成は、パッケージ基板の製造方法で用いた方法と同様の方法を用いて行うことができる。
上記光路用開口の形成は、パッケージ基板の製造方法で用いた方法と同様の方法を用いて行うことができる。
また、ソルダーレジスト層を形成する際に、予め、所望の位置に開口を有する樹脂フィルムを作製し、該樹脂フィルムを張り付けることにより、光路用開口と半田バンプ形成用開口とを有するソルダーレジスト層を形成してもよい。
また、上記ソルダーレジスト層に形成した光路用開口には、上記光路用貫通孔と同様の方法で未硬化の樹脂組成物を充填してもよい。
上記マイクロレンズの配設は、パッケージ基板の製造方法の(8)の工程で用いた方法と同様の方法により行うことができる。
また、マイクロレンズを配設する前に、予め、撥水処理(撥水コート剤による処理を含む)、親水処理等の表面処理を施しておいてもよい。
なお、半田パッドや半田バンプの形成は、本発明のパッケージ基板の製造方法で用いる方法と同様の方法により行うことができる。
また、場合によっては、上記(3)の工程で基板の最外層全体に光導波路を形成し、光導波路がソルダーレジスト層としての役割を果たすようにしてもよい。
具体的には、まず、半田バンプが形成されたパッケージ基板と、半田バンプが形成されたマザーボード用基板とをそれぞれ所定の位置に、所定の向きで対向配置し、その後、リフローすることにより両者を接続する。なお、上記パッケージ基板およびマザーボード用基板のそれぞれの対向する面のうち、どちらか一方の面にのみ半田バンプが形成されていてもよい。この場合も両者を電気的に接続することができるからである。
また、マザーボード用基板に光学素子と光学素子駆動部品とを直接実装する場合には、本発明のパッケージ基板の製造方法において、パッケージ基板に光学素子と光学素子駆動部品とを実装する方法と同様の方法により行えばよい。
次に、実装したパッケージ基板や光学素子に、必要に応じて、アンダーフィルを充填する。なお、アンダーフィルの充填方法としては、従来公知の方法を用いることができる。
(実施例1)
A.層間樹脂絶縁層用樹脂フィルムの作製
ビスフェノールA型エポキシ樹脂(エポキシ当量469、油化シェルエポキシ社製エピコート1001)30重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215、大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120、大日本インキ化学工業社製 フェノライトKA−7052)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT)15重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微粉砕シリカ2重量部、シリコーン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のSiO2球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45〜49Pa・sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板21の両面に18μmの銅箔28がラミネートされている銅張積層板を出発材料とした(図7(a)参照)。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板21の両面に導体回路24とスルーホール29とを形成した。
すなわち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、100℃、20分の条件で乾燥させることにより樹脂充填材30′の層を形成した(図7(c)参照)。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層30を形成した。
すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80℃、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層22の表面(バイアホール用開口26の内壁面を含む)に触媒核を付着させた(図示せず)。すなわち、上記基板を塩化パラジウム(PdCl2)と塩化第一スズ(SnCl2)とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
30℃の液温度で40分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドHL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
さらに、上記(2)の工程で用いた方法と同様の方法で、酸化還元処理を行い、導体回路24の表面を粗化面(図示せず)とした。なお、光学素子実装側の最外層の導体回路は、完成したパッケージ基板において、光学素子とICチップとを実装した際に、両者が直線的で、かつ、等長な導体回路に接続されるように形成した。
その後、ドリル加工により、基板21および層間樹脂絶縁層22を貫通する光路用貫通孔31(平面視形状が角部円弧の長方形(縦240μm×横1000μm))を形成し、さらに、光路用貫通孔31の壁面にデスミア処理を施した(図9(d)参照)。この場合、一括貫通孔構造の光路用貫通孔31aが形成されることとなる。
この工程で樹脂としては、エポキシ樹脂(透過率91%/mm、CTE82ppm)に0.1〜0.8μmの粒度分布を有する粉砕シリカを40重量%添加して、透過率82%/mm、CTE42ppmとし、粘度を200000cpsに調整したをものを用いた。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層を硬化させ、所定の形状の半田バンプ形成用開口48、光学素子実装用開口(図示せず)、および、光路用開口31bを有し、その厚さが20μmのソルダーレジスト層34を形成した(図10(b)参照)。
すなわち、UV硬化型エポキシ系樹脂(透過率94%/mm、硬化後の屈折率1.53)を室温(25℃)で、粘度20cpsに調製した後、この樹脂をインクジョット装置の樹脂容器内で、温度40℃、粘度は8cpsに調製し、その後、樹脂組成物層47の端部の所定の位置に、直径220μm、サグ高さ9μmの半球状となるように塗布し、さらに、UV光(500mW/分)を照射させて樹脂を硬化させることにより、マイクロレンズ46a〜46dを配設した。
次に、ソルダーレジスト層34上の所定の位置(発光素子38を実装した際に、上記外部電極と中心線を挟んで対称となる位置)に、未硬化の熱硬化エポキシ樹脂をディスペンサ装置を用いて塗布した。
その後、発光素子38をヒートツール方式の高精度フリップチップ実装機で超音波を使用して実装した。ここで、発光素子38は、ソルダーレジスト層の表面との隙間の距離が30μmになるように、ヒートツールヘッドの高さを調節し、バンプ接続を行うことにより発光素子を取り付けた。
次に、基板を固定するステージとヒートツールヘッドとの熱により、熱硬化性エポキシ樹脂を150℃で3分間処理することにより熱硬化させることにより、発光素子38を実装した。
このような工程を経ることによりパッケージ基板を得た(図11(b)参照)。
実施例1の(24)の工程において、半田バンプ形成用開口48に半田バンプ37(Sn−3.5Ag)を形成する際に、同時に、光学素子実装用開口にも半田バンプ(Sn−3.5Ag)を形成し、その後、下記の方法で発光素子を実装した以外は、実施例1と同様にしてパッケージ基板を製造した。
発光素子の実装では、まず、単位素子が図1(a)に示したような形態を有する発光素子を用意し、この発光素子の外部電極(パッド)に半田バンプ(Sn−3.5Ag)を形成した。
次に、ソルダーレジスト層34上の所定の位置(発光素子を実装した際に、上記外部電極と中心線を挟んで対称となる位置)に、未硬化の熱硬化エポキシ樹脂をディスペンサ装置を用いて塗布した。
その後、発光素子をヒートツール方式で実装した。ここで、発光素子は、ソルダーレジスト層の表面との隙間の距離が30μmになるように、ヒートツールヘッドの高さを調節し、バンプ接続を行うことにより発光素子を取り付けた。
次に、基板を固定するステージとヒートツールヘッドとの熱により、熱硬化性エポキシ樹脂を150℃で3分間処理することにより熱硬化させることにより、発光素子を実装した。
実施例1の(24)の工程において、下記の方法で発光素子を実装した以外は、実施例1と同様にしてパッケージ基板を製造した。
発光素子の実装では、まず、単位素子が図1(a)に示したような形態を有する発光素子を用意し、この発光素子の外部電極にAuスタッドバンプを形成した。
次に、ソルダーレジスト層上の所定の位置(発光素子を実装した際に、上記外部電極と中心線を挟んで反対側の領域となる位置)に、エポキシ樹脂接着剤を介して、厚さ30μmのエポキシ樹脂フィルム(水平保持部材)を固定した。その後、このエポキシ樹脂フィルムの表面に樹脂接着剤を塗布した。なお、ここでエポキシ樹脂フィルムの上下面に塗布した接着剤は、硬化後の厚さが、上下面合わせて3μmになるように塗布した。
その後、発光素子38をヒートツール方式の高精度フリップチップ実装機で超音波を使用して実装した。ここで、発光素子は、ソルダーレジスト層の表面との隙間の距離が33μmになるように、ヒートツールヘッドの高さを調節し、バンプ接続を行うことにより発光素子を取り付けた。
次に、基板を固定するステージとヒートツールヘッドとの熱により、エポキシ樹脂フィルムの上面に塗布したエポキシ樹脂接着剤を150℃で3分間処理することにより熱硬化させることにより、発光素子を実装した。
実施例1の(24)の工程において、半田バンプ形成用開口48に半田バンプ37(Sn−3.5Ag)を形成する際に、同時に、光学素子実装用開口にも半田バンプ(Sn−3.5Ag)を形成し、その後、下記の方法で発光素子を実装した以外は、実施例1と同様にしてパッケージ基板を製造した。
発光素子の実装では、まず、単位素子が図1(a)に示したような形態を有する発光素子を用意し、この発光素子の外部電極(パッド)に半田バンプ(Sn−3.5Ag)を形成した。さらに、上記外部電極と中心線を挟んで反対側の領域にエポキシ樹脂接着剤を介して、厚さ50μmのエポキシ樹脂フィルム(水平保持部材)を固定し、図1(d)に示したような単位素子を有する発光素子とした。
次に、ソルダーレジスト層34上の所定の位置(エポキシ樹脂フィルムに対応する位置)に、未硬化の熱硬化エポキシ樹脂をディスペンサ装置を用いて塗布し、その後、発光素子をヒートツール方式で実装した。ここで、発光素子は、ソルダーレジスト層の表面との隙間の距離が55μmになるように、ヒートツールヘッドの高さを調節し、バンプ接続を行うことにより発光素子を取り付けた。
次に、基板を固定するステージとヒートツールヘッドとの熱により、熱硬化性エポキシ樹脂を150℃で3分間処理することにより熱硬化させることにより、発光素子を実装した。
なお、エポキシ樹脂フィルムの上下面に塗布された接着剤は、硬化後の厚さが、上下面合わせて5μmになるように調製した。
実施例1の(24)の工程において、下記の方法で発光素子を実装した以外は、実施例1と同様にしてパッケージ基板を製造した。
発光素子の実装では、まず、単位素子が図1(e)に示したような形態を有する発光素子を用意し、この発光素子の外部電極およびダミー電極のそれぞれにAuスタッドバンプを形成した。
次に、発光素子をヒートツール方式の高精度フリップチップ実装機で超音波を使用して実装した。ここでは、発光素子とソルダーレジスト層の表面との隙間の距離が30μmになるように、ヒートツールヘッドの高さを調節し、外部電極およびダミー電極のそれぞれについてバンプ接続を行うことにより発光素子を実装した。
実施例1の(24)の工程において、半田バンプ形成用開口48に半田バンプ37を形成する際に、同時に、光学素子実装用開口にも半田バンプを形成し、その後、下記の方法で発光素子を実装した以外は、実施例1と同様にしてパッケージ基板を製造した。なお、本実施例では、半田バンプ形成用開口および光学素子実装用開口に、Sn−37Pb半田バンプで、頂点部分が平坦化されたものを形成した。
発光素子の実装では、まず、単位素子が図1(e)に示したような形態を有する発光素子を用意し、この発光素子の外部電極およびダミー電極のそれぞれに半田バンプ(Sn−37Pb)を形成した。
次に、フラックス塗布を行い、その後、発光素子をヒートツール方式のフリップチップ実装機を用いて実装した。さらに、フラックス洗浄を行った。ここで、発光素子は、ソルダーレジスト層の表面との隙間の距離が50μmになるように発光素子を実装した。
実施例1の(24)の工程において、半田バンプ形成用開口48に半田バンプ37を形成する際に、同時に、光学素子実装用開口にも半田バンプを形成し、その後、下記の方法で発光素子を実装した以外は、実施例1と同様にしてパッケージ基板を製造した。なお、本実施例では、半田バンプ形成用開口および光学素子実装用開口に、Sn−37Pb半田バンプで、頂点部分が平坦化されたものを形成した。
発光素子の実装では、まず、単位素子が図1(e)に示したような形態を有する発光素子を用意し、この発光素子の外部電極およびダミー電極のそれぞれに半田バンプ(Sn−10Pb)を形成した。
次に、フラックス塗布を行い、その後、フリップチップ実装機で発光素子を搭載し、さらに、リフロー炉で半田を溶融させてセルフアライメント効果を利用して発光素子を実装し、最後にフラックス洗浄を行った。ここで、発光素子は、ソルダーレジスト層の表面との隙間の距離が50μmになるように発光素子を実装した。
本実施例では、発光素子側の半田バンプにSn−10Pbの高温半田を使用しているので、この半田バンプは、リフロー処理では溶けず、基板側のSn−37Pb半田のみが溶けて半田付されることとなる。
実施例1〜7のそれぞれにおいて、発光素子に代えて同形態の受光素子を実装した以外は、実施例1〜7と同様にしてパッケージ基板を製造した。
下記の発光素子を実装した以外は、実施例5と同様にしてパッケージ基板を製造した。
発光素子としては、2つの外部電極(n側電極およびp側電極)が中心線を挟んで対象な位置に形成されるとともに、2つのダミー電極もまた中心線を挟んで対象な位置に形成されている発光素子、即ち、図1(e)において、542および546aが外部電極に該当し、543および546bがダミー電極に該当する形態の単位素子を有する発光素子を用いた。
下記の発光素子を実装した以外は、実施例6と同様にしてパッケージ基板を製造した。
発光素子としては、2つの外部電極(n側電極およびp側電極)が中心線を挟んで対象な位置に形成されるとともに、2つのダミー電極もまた中心線を挟んで対象な位置に形成されている発光素子、即ち、図1(e)において、542および546aが外部電極に該当し、543および546bがダミー電極に該当する形態の単位素子を有する発光素子を用いた。
下記の発光素子を実装した以外は、実施例7と同様にしてパッケージ基板を製造した。
発光素子としては、2つの外部電極(n側電極およびp側電極)が中心線を挟んで対象な位置に形成されるとともに、2つのダミー電極もまた中心線を挟んで対象な位置に形成されている発光素子、即ち、図1(e)において、542および546aが外部電極に該当し、543および546bがダミー電極に該当する形態の単位素子を有する発光素子を用いた。
比較例1〜3のそれぞれにおいて、発光素子に代えて同形態の受光素子を実装した以外は、比較例1〜3と同様にしてパッケージ基板を製造した。
また、実施例および比較例において、各パッケージ基板は、5ピースずつ作製した。
具体的には、実施例1〜6および8〜13、ならびに、比較例1、2、4、5のように、Auスタッドバンプまたは半田バンプを用いて、高精度フリップチップ実装装置を使用してヒートツール方式により実装した場合には、その実装位置精度は3μm以下であり、平行度は2μm以下であった。
また、実施例7、14、および、比較例3、6のように、半田バンプを用いてリフローによるセルフアライメントによる方式で実装を行った場合には、その実装位置精度は10μm以下、平行度は4μm以下であった。
すなわち、実装位置精の評価は、上述した実施例および比較例に記載した方法と同様で、光学素子をガラス基板上に実装し、基板のアライメントマークから基板の中央位置を算出し、さらに、光学素子の受光部または発光部の位置と、上記基板の中央位置とのズレ量を測定することにより評価した。
また、平行度の評価は、後述する光伝送評価が終了した後、パッケージ基板をクロスカットし、光学素子を平面視した際の四隅および中央部の5箇所について、ソルダーレジスト層表面と光学素子との隙間の距離を測定し、その平均値で算出した。
具体的には、5cmの光導波路が形成されたマザーボード用基板を用意し、このマザーボード用基板にVCSEL実装パッケージ基板とPD実装パッケージ基板とを実装し、VCSEL実装パッケージ基板のパルスジェネレータで、テスト用コネクタに電気信号を入れ、
ドライバーICを経由して、VCSELで光信号への変換を行い、光信号を光導波路に出射する。そして、光導波路を介して伝送された光信号をPDで受光し、電気信号に変換し、アンプICを経由して、テスト用コネクタから電気信号を出し、オシロスコープを使用して、光伝送が行えたか否かをアイパターンの開口より評価した。
なお、光伝送の評価は、1.25Gbpsおよび2.5Gbpsのそれぞれについて行った。
また、各評価サンプルは、5枚ずつ作製した。
光伝送の評価結果は、表1に示した。ここで、評価結果は良品率(アイパターンにり正常に光伝送することができたと判断されたサンプルの比率)に示した。
比較例に係るパッケージ基板を用いた場合には、1.25Gbpsで正確に光伝送できない場合があり、2.5Gbpsになると光伝送できない割合が増加することとなる。
このことから、本発明の光学素子を用いたパッケージ基板等は、高速の光伝送に適していることが明かとなった。
現状、5Gbps、10Gbpsの光伝送が開発されており、このような高速の光伝送においては、従来の光学素子やパッケージ基板では対応が困難であり、本発明が適していると考えられる。
A.層間樹脂絶縁層用樹脂フィルムの作製
実施例1のAの工程と同様にして層間樹脂絶縁層用樹脂フィルムを作製した。
B.貫通孔充填用樹脂組成物の調整
実施例1のBの工程と同様にして貫通孔充填用樹脂組成物を調整した。
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板71の両面に18μmの銅箔78がラミネートされている銅張積層板を出発材料とした(図12(a)参照)。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板71の両面に導体回路74とスルーホール79とを形成した。
すなわち、まず、スキージを用いてスルーホール内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部にも樹脂充填材を充填し、100℃、20分の条件で乾燥させることにより樹脂充填材80′の層を形成した(図12(c)参照)。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層80を形成した。
すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80℃、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層72の表面(バイアホール用開口76の内壁面を含む)に触媒核を付着させた(図示せず)。すなわち、上記基板を塩化パラジウム(PdCl2)と塩化第一スズ(SnCl2)とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
30℃の液温度で40分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドHL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
さらに、上記(2)の工程で用いた方法と同様の方法で、酸化還元処理を行い、導体回路74の表面を粗化面(図示せず)とした。
この工程で樹脂としては、エポキシ樹脂(透過率91%/mm、CTE82ppm)に0.1〜0.8μmの粒度分布を有する粉砕シリカを40重量%して、透過率82%/mm、CTE42ppmとし、粘度を200000cpsに調整したをものを用いた。
まず、コア形成用樹脂としてアクリル系樹脂(屈折率1.52、透過率94%/mm、CTE72ppm)を、クラッド形成用樹脂としてアクリル系樹脂(屈折率1.51、透過率93%/mm、CTE70ppm)に、0.1〜0.8μmの粒度分布を有する粉砕シリカを25重量%添加して透過率を81%/mm、CTEを53ppm、粘度を1000cpsとしたものを準備した。
次に、下部クラッド52上に、スピンコータ(1200pm/10sec)を用いてコア形成用樹脂を塗布し、80℃で10分間のプリベーク、1000mJの露光処理、1%TMHを用いたディップによる2分間の現像処理、150℃で1時間のポストベークを行い、幅50μm×厚さ50μmのコア51a〜51dを形成した(図15(c)参照)。
次に、スピンコータ(1000pm/10sec)を用いてクラッド形成用樹脂を塗布し、80℃で10分間のプリベーク、2000mJの露光処理、150℃で1時間のポストベークを行い、コア上での厚さが50μmの上部クラッドを形成し、コア51a〜51dとクラッド52とからなる光導波路50とした。
その後、光導波路50の両端部に、90度の♯3000ブレードを用いたダイシング加工を施し、90度光路変換ミラーを形成した。なお、このようにして形成した光路変換ミラーでの伝送損失は1.2dBであった。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層を硬化させ、半田バンプ形成用開口98および光路用開口81bを有し、その厚さが20μmのソルダーレジスト層84を形成した(図16(a)参照)。
すなわち、UV硬化型エポキシ系樹脂(透過率94%/mm、硬化後の屈折率1.53)を室温(25℃)で、粘度20cpsに調製した後、この樹脂をインクジョット装置の樹脂容器内で、温度40℃、粘度は8cpsに調製し、その後、樹脂組成物層47の端部の所定の位置に、直径220μm、サグ高さ10μmの半球状とあるように塗布し、さらに、UV光(500mW/分)を照射させて樹脂を硬化させることにより、マイクロレンズ96a〜96dを配設した。
実施例1で製造したパッケージ基板および実施例8で製造したパッケージ基板のそれぞれにICチップを実装し、さらにICチップを樹脂封止した後、このパッケージ基板を、上記Cの工程で製造したマザーボード用基板の所定の位置に対向配置させ、200℃でリフローすることにより、両基板の半田バンプ同士を接続して半田接続部を形成した。
このような工程を経ることにより光通信用デバイスを得た。
実施例15のDの工程において、比較例1および4で製造したパッケージ基板を実装した以外は、実施例15と同様にして光通信用デバイスを製造した。
その結果、実施例15に係る光通信用デバイスでは、2.5Gbpsの伝送を行うことができることができたものの、比較例7に係る光通信用デバイスでは、光信号を検出できない場合があり、また、実施例15に係る光通信用デバイスに比べ、検出されるノイズも大きかった。
また、1.25Gbpsの伝送についても同様に結果となった。
121、221、321、421 基板
122、222、322、422 層間樹脂絶縁層
124、224、324、424 導体回路
127、227、327、427 バイアホール
129、229、329、429 スルーホール
134、234、334、434 ソルダーレジスト層
138、238、338、438 発光素子
139、239、339、439 受光素子
142、242、342、442 光信号伝送用光路
146、246、346、446 マイクロレンズ
148、248、348、448 アンダーフィル
500、510、520、530、540 光学素子
502、503、512、513、522、523、532、533、542、543 外部電極
536 水平保持部材
546a、546b ダミー電極
1120 マザーボード用基板
1121 基板
1122 層間樹脂絶縁層
1124 導体回路
1127 バイアホール
1129 スルーホール
1134 ソルダーレジスト層
1146a、1146b マイクロレンズ
1150 光導波路
1160、1260 光通信用デバイス
Claims (5)
- 基板の少なくとも片面に導体回路が形成されるとともに、光導波路が形成されたマザーボード用基板に、1個または複数個の光学素子と1個または複数個の光学素子駆動部品とが実装されたパッケージ基板が実装された光通信用デバイスであって、
前記光学素子は、受光素子又は発光素子であって、
一主面に複数の外部電極が形成された単位素子が、複数個からなり、
前記単位素子の一主面を平面視した際に、その平面形状を均等に2分割する中心線を挟んで一方の領域に偏在するように前記複数の外部電極が形成されており、
前記光学素子駆動部品は、駆動IC又はアンプICであって、
前記光学素子に形成された外部電極と、前記光学素子駆動部品に設けられた接続部とは、長さが略同一の複数の導体回路を介して接続されていることを特徴とする光通信用デバイス。 - 前記外部電極が形成された一方の領域と、前記中心線を挟んだ反対側の他方の領域に水平保持部材が形成されている請求項1に記載の光通信用デバイス。
- 前記外部電極が形成された一方の領域と、前記中心線を挟んだ反対側の他方の領域にダミー電極が形成されている請求項1に記載の光通信用デバイス。
- 前記外部電極および前記ダミー電極のそれぞれに、同一高さのバンプが形成されている請求項3に記載の光通信用デバイス。
- 前記中心線を挟んで均等に2分割された一方の領域は、
各前記単位素子のそれぞれについて、前記複数の外部電極と導体回路を介して接続されることとなる前記光学素子駆動部品に設けられた接続部に近接する側の領域である請求項1〜4のいずれかに記載の光通信用デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004196046A JP4916096B2 (ja) | 2004-07-01 | 2004-07-01 | 光通信用デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004196046A JP4916096B2 (ja) | 2004-07-01 | 2004-07-01 | 光通信用デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006019526A JP2006019526A (ja) | 2006-01-19 |
JP4916096B2 true JP4916096B2 (ja) | 2012-04-11 |
Family
ID=35793495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004196046A Expired - Fee Related JP4916096B2 (ja) | 2004-07-01 | 2004-07-01 | 光通信用デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4916096B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7907801B2 (en) | 2007-01-17 | 2011-03-15 | Ibiden Co., Ltd. | Optical element, package substrate and device for optical communication |
JP2010199324A (ja) * | 2009-02-25 | 2010-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ素子アレイの実装構造 |
JP2012160691A (ja) * | 2011-01-14 | 2012-08-23 | Sumitomo Electric Ind Ltd | 受光装置、光学装置および受光装置の製造方法 |
US9501152B2 (en) | 2013-01-15 | 2016-11-22 | Leap Motion, Inc. | Free-space user interface and control using virtual constructs |
US9070019B2 (en) | 2012-01-17 | 2015-06-30 | Leap Motion, Inc. | Systems and methods for capturing motion in three-dimensional space |
US11493998B2 (en) | 2012-01-17 | 2022-11-08 | Ultrahaptics IP Two Limited | Systems and methods for machine control |
US8693731B2 (en) | 2012-01-17 | 2014-04-08 | Leap Motion, Inc. | Enhanced contrast for object detection and characterization by optical imaging |
US10691219B2 (en) | 2012-01-17 | 2020-06-23 | Ultrahaptics IP Two Limited | Systems and methods for machine control |
US9679215B2 (en) | 2012-01-17 | 2017-06-13 | Leap Motion, Inc. | Systems and methods for machine control |
US8638989B2 (en) | 2012-01-17 | 2014-01-28 | Leap Motion, Inc. | Systems and methods for capturing motion in three-dimensional space |
US9285893B2 (en) | 2012-11-08 | 2016-03-15 | Leap Motion, Inc. | Object detection and tracking with variable-field illumination devices |
US10609285B2 (en) | 2013-01-07 | 2020-03-31 | Ultrahaptics IP Two Limited | Power consumption in motion-capture systems |
US9465461B2 (en) | 2013-01-08 | 2016-10-11 | Leap Motion, Inc. | Object detection and tracking with audio and optical signals |
US9459697B2 (en) | 2013-01-15 | 2016-10-04 | Leap Motion, Inc. | Dynamic, free-space user interactions for machine control |
US9702977B2 (en) | 2013-03-15 | 2017-07-11 | Leap Motion, Inc. | Determining positional information of an object in space |
US9916009B2 (en) | 2013-04-26 | 2018-03-13 | Leap Motion, Inc. | Non-tactile interface systems and methods |
US10846942B1 (en) | 2013-08-29 | 2020-11-24 | Ultrahaptics IP Two Limited | Predictive information for free space gesture control and communication |
US9632572B2 (en) | 2013-10-03 | 2017-04-25 | Leap Motion, Inc. | Enhanced field of view to augment three-dimensional (3D) sensory space for free-space gesture interpretation |
US9996638B1 (en) | 2013-10-31 | 2018-06-12 | Leap Motion, Inc. | Predictive information for free space gesture control and communication |
US9613262B2 (en) | 2014-01-15 | 2017-04-04 | Leap Motion, Inc. | Object detection and tracking for providing a virtual device experience |
JP6201816B2 (ja) * | 2014-02-28 | 2017-09-27 | 日亜化学工業株式会社 | 発光装置の製造方法及び発光素子実装用配線基板 |
DE202014103729U1 (de) | 2014-08-08 | 2014-09-09 | Leap Motion, Inc. | Augmented-Reality mit Bewegungserfassung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63156355A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | 光・電子集積回路 |
JP4582834B2 (ja) * | 1999-06-18 | 2010-11-17 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | 光導電リレー、組立体および光導電リレーの組立方法 |
JP2003174176A (ja) * | 2001-12-05 | 2003-06-20 | Hitachi Cable Ltd | 光受信モジュール |
JP4014464B2 (ja) * | 2001-12-28 | 2007-11-28 | イビデン株式会社 | 光通信用デバイスおよび光通信用デバイスの製造方法 |
-
2004
- 2004-07-01 JP JP2004196046A patent/JP4916096B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006019526A (ja) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7907801B2 (en) | Optical element, package substrate and device for optical communication | |
JP4916096B2 (ja) | 光通信用デバイス | |
JP4646618B2 (ja) | 光路変換部材、多層プリント配線板および光通信用デバイス | |
JP4587772B2 (ja) | 多層プリント配線板 | |
US7783141B2 (en) | Substrate for mounting IC chip and device for optical communication | |
US8076782B2 (en) | Substrate for mounting IC chip | |
US7919849B2 (en) | Package substrate and device for optical communication | |
US7526152B2 (en) | Substrate for mounting IC chip, substrate for motherboard, device for optical communication, manufacturing method of substrate for mounting IC chip, and manufacturing method of substrate for motherboard | |
US7674987B2 (en) | Multilayer printed circuit board | |
JP2006120956A (ja) | 多層プリント配線板 | |
JP4498102B2 (ja) | 光電気配線板、および、光通信用デバイス | |
JP2003215372A (ja) | 光通信用デバイス、および、光通信用デバイスの製造方法 | |
JP4056315B2 (ja) | 光通信用デバイスおよび光通信用デバイスの製造方法 | |
JP4454453B2 (ja) | Icチップ実装用基板および光通信用デバイス | |
JP3992553B2 (ja) | 光通信用デバイスおよび光通信用デバイスの製造方法 | |
JP4562475B2 (ja) | パッケージ基板および光通信用デバイス | |
JP2005157115A (ja) | Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法 | |
JP4014464B2 (ja) | 光通信用デバイスおよび光通信用デバイスの製造方法 | |
JP4610275B2 (ja) | 多層プリント配線板 | |
JP2006178489A (ja) | 光通信用デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4916096 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |