JP2010199324A - 半導体レーザ素子アレイの実装構造 - Google Patents
半導体レーザ素子アレイの実装構造 Download PDFInfo
- Publication number
- JP2010199324A JP2010199324A JP2009042964A JP2009042964A JP2010199324A JP 2010199324 A JP2010199324 A JP 2010199324A JP 2009042964 A JP2009042964 A JP 2009042964A JP 2009042964 A JP2009042964 A JP 2009042964A JP 2010199324 A JP2010199324 A JP 2010199324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- element array
- laser element
- mounting structure
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】特性劣化や放熱性低下を誘発することなく、半導体レーザ素子アレイを実装する半導体レーザ素子アレイの実装構造を提供する。
【解決手段】LD素子アレイ1の素子表面に設けた電極と差動信号配線板16の配線に設けた金錫ハンダバンプ18との間に金製円柱15を挿入し、電極とハンダバンプ18とを金製円柱15を介して接続することにより、LD素子アレイ1を差動信号配線板16上にフリップチップ実装すると共に、LD素子アレイ1の素子裏面に熱伝導性材料からなるLDキャリア13を固定し、LDキャリア13と差動信号配線板16とを熱伝導性材料からなる放熱用基板19で接続した。
【選択図】図2D
【解決手段】LD素子アレイ1の素子表面に設けた電極と差動信号配線板16の配線に設けた金錫ハンダバンプ18との間に金製円柱15を挿入し、電極とハンダバンプ18とを金製円柱15を介して接続することにより、LD素子アレイ1を差動信号配線板16上にフリップチップ実装すると共に、LD素子アレイ1の素子裏面に熱伝導性材料からなるLDキャリア13を固定し、LDキャリア13と差動信号配線板16とを熱伝導性材料からなる放熱用基板19で接続した。
【選択図】図2D
Description
本発明は、半導体レーザ素子アレイを実装する際の実装構造に関する。
光通信ネットワークで用いられている光送信器には、半導体レーザ素子として、半導体レーザダイオード素子(以降、LD素子と略す。)が搭載されている。従来のLD素子は、電気伝導性を有する半導体基板上に作製され、通電のための電極は、LD素子の裏面となる半導体基板とLD素子表面とにそれぞれ形成されている。このLD素子を光送信器筐体内に搭載する実装方法としては、LD素子の裏面となる半導体基板側を放熱板上に固定するジャンクションアップ実装法が広く採用されている。
ジャンクションアップ実装法の工程は、概ね以下の通りに行われている(非特許文献1)。
(1)LD素子を作製した半導体基板を下にして、熱伝導性に優れる放熱基板(通常、LDキャリアと呼ばれる。)上にハンダ材を用いて固定する。放熱基板用材料としては、ダイヤモンドや窒化アルミニウムが用いられる。
(2)光送信器筐体内のLD搭載用台座にLD素子をLDキャリアごとハンダ固定する。
(3)LD素子周辺に高周波信号配線板を固定し、高周波信号線とLD素子裏面の電極間を金線によりワイヤボンド接続する。
(1)LD素子を作製した半導体基板を下にして、熱伝導性に優れる放熱基板(通常、LDキャリアと呼ばれる。)上にハンダ材を用いて固定する。放熱基板用材料としては、ダイヤモンドや窒化アルミニウムが用いられる。
(2)光送信器筐体内のLD搭載用台座にLD素子をLDキャリアごとハンダ固定する。
(3)LD素子周辺に高周波信号配線板を固定し、高周波信号線とLD素子裏面の電極間を金線によりワイヤボンド接続する。
上述した実装方法では、LD素子と高周波信号線間の接続に長さ数百μm〜1ミリ程度の金線が必須となる。10Gb/s以下のデジタル信号であれば、金線1mm程度の寄生インダクタンスによる信号劣化の影響は小さく、問題にはならなかった。しかし、最近では、20Gb/s超の高速デジタル信号を複数チャネル(以降、Chと略す。)送出する光送信器の開発が求められており(例えば、非特許文献2)、金線による寄生インダクタンスの影響が無視できなくなっている。具体的には、金線の長さやタワミ方のバラつきが高速電気信号の伝送損失(空間への放射や屈曲部での反射)に影響し、光送信器から送出される光送信波形の歪みや隣接Chの金線間での高速信号のクロストークを誘起する問題があった。
標準化作業が現在進展している100Gbitイーサネット(登録商標)では、25Gb/s×4Chの波長多重(WDM:Wavelength Division Multiplexing)伝送方式が有望視されている。しかし、金線を用いて、4Chの25Gb/sの高速電気信号を、4ChのLD素子アレイと接続する場合、上述したように、金線による寄生インダクタンスに起因するクロストークが隣接Ch間で誘起されるので、このクロストークを避けるため、Ch間隔を広く取る必要が生じる。そのため、複数のLD素子からなるLD素子アレイチップの大型化による収率低下や光送信器自体の大型化は避けられない。この大型化は、当該光送信器の部材コストの上昇や温調のための消費電力増加を誘発する。
そこで、金線の使用を避けるために従来行われてきたLD素子実装法の一つとして、フリップチップ実装法がある。これは、LD素子を固定する高周波信号線上の位置にハンダ材をコーティング(ハンダバンプと呼ぶ。)して、LD素子の表面電極を直接信号線上にハンダ固定する手法である。ただし、この手法では、ハンダ固定時に発生した熱応力が表面電極を介して直接LD素子の活性層に伝わるため、LD素子の発振波長や閾値電流等の諸特性に大きな影響を及ぼすことが知られている(非特許文献3)。そのため、この手法が、実用的な光送信器の作製に用いられたことは無い。
又、ハンダ固定時の熱応力の影響を避けるために、LD素子側の電極と配線板上のハンダバンプとの間に球若しくは柱状の金属(金属バンプ)を挿入して、加熱固定する手法も行われている。この手法では、金属バンプが変形することで熱応力の吸収が可能となるが、LD素子と配線板との接触面積が減るため、配線板を通じたLD素子の放熱が困難となる問題があった。放熱性の低下は、LD素子の温調に必要な電力の増加も誘発する。
なお、クロストークの低減を目的として、金属バンプを用いて、LD素子アレイを配線板上に直接実装する場合、配線板として単相信号配線板を用いると、クロストークの低減は不十分となる。配線長5mm、Ch間ピッチ500μmの単相信号配線板と差動信号配線板とを実際に用いて、配線板内でのCh間クロストークを測定した結果を図6に示す。単相信号配線板では、たとえフリップチップ実装を用いても、配線板内のクロストークを20GHzでの目標値−50dB以下に抑えられないことが、図6から判る(図6中の破線参照)。そのため、フリップチップ実装と単相信号配線板を組み合わせただけでは、LD素子アレイのCh間ピッチを500μm以上に拡大しなければならず、光ファイバアレイのピッチである250μmにLD素子アレイを合わせることが困難となる。
板生清、他6名、"光デバイス精密加工ハンドブック"、オプトロニクス社、2003年(平成15年)7月23日、p.465−469
Pete Anslow, "100GBASE-xR4 Discussion", [online], 2008年7月,2009年2月16日検索、インターネット<http://www.ieee802.org/3/ba/BaselineSummary_0908.pdf>
M. A. Frits and D. T. Cassidy, "Cooling Rate in Diode Laser Bonding", IEEE TRANSACTIONS ON COMPONENTS AND PACKAGING TECHNOLOGIES, Vo1. 27, No.1, 2004年3月, p.147−154
上述したように、フリップチップ実装法を用いて、LD素子又はLD素子アレイを実装した場合、金線の使用は避けることはできるが、LD素子固定時に発生する応力を緩和するために、球状若しくは柱状の金属(金属バンプ)をLD素子の電極とハンダバンプとの間に挿入する必要があり、その場合、LD素子と配線板との間に隙間が生じるため、LD素子の放熱性が悪化するという問題がある。
本発明は上記課題に鑑みなされたもので、特性劣化や放熱性低下を誘発することなく、半導体レーザ素子アレイを実装する半導体レーザ素子アレイの実装構造を提供することを目的とする。
上記課題を解決する第1の発明に係る半導体レーザ素子アレイの実装構造は、
半導体レーザ素子アレイを信号配線板上に実装する半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイの素子表面に設けた電極と前記信号配線板の配線に設けたハンダバンプとの間に金属バンプを挿入し、前記電極と前記ハンダバンプとを前記金属バンプを介して接続することにより、前記半導体レーザ素子アレイを前記信号配線板上にフリップチップ実装すると共に、
前記半導体レーザ素子アレイの素子裏面に熱伝導性材料からなるキャリアを固定し、当該キャリアと前記信号配線板とを熱伝導性材料からなる少なくとも1枚以上の放熱用基板で接続したことを特徴とする。
半導体レーザ素子アレイを信号配線板上に実装する半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイの素子表面に設けた電極と前記信号配線板の配線に設けたハンダバンプとの間に金属バンプを挿入し、前記電極と前記ハンダバンプとを前記金属バンプを介して接続することにより、前記半導体レーザ素子アレイを前記信号配線板上にフリップチップ実装すると共に、
前記半導体レーザ素子アレイの素子裏面に熱伝導性材料からなるキャリアを固定し、当該キャリアと前記信号配線板とを熱伝導性材料からなる少なくとも1枚以上の放熱用基板で接続したことを特徴とする。
上記課題を解決する第2の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1の発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのチャネルは2チャネル以上であり、チャネル間隔は125μm以上、500μm以下であることを特徴とする。
上記第1の発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのチャネルは2チャネル以上であり、チャネル間隔は125μm以上、500μm以下であることを特徴とする。
上記課題を解決する第3の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1、第2の発明に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記金属バンプ、前記ハンダバンプ、前記信号配線板を経由して、前記温調器に放熱されると共に、前記キャリア、前記放熱用基板、前記信号配線板を経由して、前記温調器に放熱されることを特徴とする。
上記第1、第2の発明に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記金属バンプ、前記ハンダバンプ、前記信号配線板を経由して、前記温調器に放熱されると共に、前記キャリア、前記放熱用基板、前記信号配線板を経由して、前記温調器に放熱されることを特徴とする。
上記課題を解決する第4の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1、第2の発明に記載の半導体レーザ素子アレイの実装構造において、
前記キャリアは温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記キャリアを経由して、前記温調器に放熱されると共に、前記金属バンプ、前記ハンダバンプ、前記信号配線板、前記放熱用基板、前記キャリアを経由して、前記温調器に放熱されることを特徴とする。
上記第1、第2の発明に記載の半導体レーザ素子アレイの実装構造において、
前記キャリアは温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記キャリアを経由して、前記温調器に放熱されると共に、前記金属バンプ、前記ハンダバンプ、前記信号配線板、前記放熱用基板、前記キャリアを経由して、前記温調器に放熱されることを特徴とする。
上記課題を解決する第5の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1〜第4のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は、接続用基板を介して、前記半導体レーザ素子アレイを組み込む光送信器側の端子と接続されることを特徴とする。
上記第1〜第4のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は、接続用基板を介して、前記半導体レーザ素子アレイを組み込む光送信器側の端子と接続されることを特徴とする。
上記課題を解決する第6の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1〜第5のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板には差動信号線が備えられており、前記差動信号線の正相信号線に前記半導体レーザ素子アレイの陽極側電極が接続され、前記差動信号線の逆相信号線に陰極側電極が接続されることを特徴とする。
上記第1〜第5のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板には差動信号線が備えられており、前記差動信号線の正相信号線に前記半導体レーザ素子アレイの陽極側電極が接続され、前記差動信号線の逆相信号線に陰極側電極が接続されることを特徴とする。
上記課題を解決する第7の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1〜第6のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料はセラミックスであることを特徴とする。
上記第1〜第6のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料はセラミックスであることを特徴とする。
上記課題を解決する第8の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1〜第6のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料は、窒化アルミニウム、ダイヤモンド、シリコンのいずれか1つであることを特徴とする。
上記第1〜第6のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料は、窒化アルミニウム、ダイヤモンド、シリコンのいずれか1つであることを特徴とする。
上記課題を解決する第9の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1〜第8のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して平行であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を2枚平行に配置することを特徴とする。
上記第1〜第8のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して平行であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を2枚平行に配置することを特徴とする。
上記課題を解決する第10の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1〜第8のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して垂直であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を2枚平行に配置すると共に、レーザの出射側に配置される前記放熱用基板に、レーザを通過させる穴を設けたことを特徴とする。
上記第1〜第8のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して垂直であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を2枚平行に配置すると共に、レーザの出射側に配置される前記放熱用基板に、レーザを通過させる穴を設けたことを特徴とする。
上記課題を解決する第11の発明に係る半導体レーザ素子アレイの実装構造は、
上記第9の発明に記載の半導体レーザ素子アレイの実装構造において、
更に、前記半導体レーザ素子アレイのレーザの出射側、若しくは、前記半導体レーザ素子アレイを挟んだ前記出射側の反対側、若しくは、前記出射側及び前記反対側の両方に、前記放熱用基板を配置し、前記出射側に前記放熱用基板を配置する場合には、前記放熱用基板にレーザを通過させる穴を設けたことを特徴とする。
上記第9の発明に記載の半導体レーザ素子アレイの実装構造において、
更に、前記半導体レーザ素子アレイのレーザの出射側、若しくは、前記半導体レーザ素子アレイを挟んだ前記出射側の反対側、若しくは、前記出射側及び前記反対側の両方に、前記放熱用基板を配置し、前記出射側に前記放熱用基板を配置する場合には、前記放熱用基板にレーザを通過させる穴を設けたことを特徴とする。
上記課題を解決する第12の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1〜第11のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイを、半絶縁性リン化インジウム基板上に形成することを特徴とする。
上記第1〜第11のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイを、半絶縁性リン化インジウム基板上に形成することを特徴とする。
上記課題を解決する第13の発明に係る半導体レーザ素子アレイの実装構造は、
上記第1〜第12のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイは、波長可変機構、若しくは、電界吸収型変調機構、若しくは、波長可変機構及び電界吸収型変調機構両方を、モノリシックに集積したものであることを特徴とする。
上記第1〜第12のいずれか1つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイは、波長可変機構、若しくは、電界吸収型変調機構、若しくは、波長可変機構及び電界吸収型変調機構両方を、モノリシックに集積したものであることを特徴とする。
本発明によれば、半導体レーザ素子アレイを、フリップチップ実装法を用い、金属バンプを介して、差動信号配線板上に実装すると共に、半導体レーザ素子アレイからの放熱を補助する放熱用基板を設けるので、金線を使用することなく、放熱性低下を誘発することなく、クロストーク等の特性の劣化を抑制して、半導体レーザ素子アレイを実装することができる。この結果、チャネル当たり20Gb/s以上の高速信号を扱う多チャネル光送信器の小型・低コスト・低消費電力化を実現することができる。
以下に、本発明の具体的な実施形態の例を示して説明を行う。以下の実施例は、本発明の構成、効果等を示す一つの例示であり、本発明の主旨を逸脱しない範囲内で種々の変更を行い得ることは言うまでもない。
(実施例1)
本実施例では、半絶縁性InP(リン化インジウム)基板上に波長1300nm帯の2つのLD素子を有する2ChのLD素子アレイを作製し、作製したLD素子アレイをフリップチップ実装する場合を例としており、この例により本発明を具体的に説明する。なお、ここでは、最小の構成として、2ChのLD素子アレイを示すが、2Ch以上のLD素子アレイにも、本発明は適用可能である。
本実施例では、半絶縁性InP(リン化インジウム)基板上に波長1300nm帯の2つのLD素子を有する2ChのLD素子アレイを作製し、作製したLD素子アレイをフリップチップ実装する場合を例としており、この例により本発明を具体的に説明する。なお、ここでは、最小の構成として、2ChのLD素子アレイを示すが、2Ch以上のLD素子アレイにも、本発明は適用可能である。
1.LD素子アレイの作製工程
本実施例で用いる波長1310nmの2ChのLD素子アレイ1の断面構造を図1に示し、その作製工程について説明する。
本実施例で用いる波長1310nmの2ChのLD素子アレイ1の断面構造を図1に示し、その作製工程について説明する。
(1)まず、半絶縁性(Feドープ)<100>InP基板2上に、n型クラッド層3、n型光導波層4、活性層5、p型光導波層6の順に薄膜層をMOVPE(Metal Organic Vapor Phase Epitaxy)法で成長し、その後、フォトリソグラフィー技術とドライエッチング技術を用いて、各LD素子の発光に必要なメサ形状を作製する。
(2)続いて、メサ形状上部に選択成長用マスクを形成し、メサ形状をRu(ルテニウム)ドープ半絶縁性InP層9で埋め込む。メサ形状上部のマスクを除去後、p型クラッド層7、p型コンタクト層8の順にMOVPE法で再成長を行う。
(3)再成長後に、フォトリソグラフィー技術とドライエッチング、ウェットエッチング技術を用いて、LD素子アレイ1のCh間を電気的に分離するための溝とn型電極11の接触をとるための溝とを形成し、電極を分離するための絶縁層10を形成する。
(4)更に、通電に必要なn型電極11、p型電極12の両電極を、LD素子アレイ1の素子表面上に作製する。このように、LD素子アレイ1内の各LD素子のn型電極11、p型電極12をLD素子アレイ1の表面に配置する。
(5)n型電極11、p型電極12の作製後、InP基板2の劈開界面である<011>方向に沿って、基板を劈開し、各LD素子の共振器を形成する。
(6)2つの劈開界面の一方に高反射膜(後端面)、もう一方に反射防止膜(光取り出し端面)をコーティングして、LD素子アレイ1が完成する。なお、本実施例で用いたLD素子アレイ1のCh1とCh2の間の間隔は300μmである。
2.フリップチップ実装工程
作製したLD素子アレイ1のフリップチップ実装工程の手順を図2A〜図2Dに示し、その実装工程について説明する。
作製したLD素子アレイ1のフリップチップ実装工程の手順を図2A〜図2Dに示し、その実装工程について説明する。
(1)作製したLD素子アレイ1のInP基板2側(裏面側)を窒化アルミニウム製のLDキャリア13上に金錫ハンダ14で固定する(図2A)。LDキャリア13としては、窒化アルミニウム等のセラミックスに限らず、ダイヤモンドやシリコン等でもよい。
(2)次に、LD素子アレイ1の表面のn型電極11、p型電極12上に、金属バンプとして、高さ40μm、底面の直径45μmの金製円柱15を熱圧着固定する(図2B)。フリップチップ実装時には、接続に用いるハンダバンプ(後述の金錫ハンダバンプ18)の溶解・再凝固により応力が発生するが、LD素子アレイ1とハンダバンプとの間に金属バンプとなる金製円柱15を挿入することにより、発生した応力がLD素子アレイ1に直接伝わらないようにしている。
なお、本実施例においては、金属バンプの一例として、金製円柱15を用いている。これは、金は、熱伝導、電気伝導共に優れており、又、展性・延性にも優れているため、ハンダバンプからの応力を効果的に吸収しつつ、差動信号配線板16とLD素子アレイ1表面上の電極(n型電極11、p型電極12)とを電気的、熱的に良好に結合することが可能であるからである。又、円柱にしているのは、電極へ密着させるときにハンドリングが容易であるからである。当然のことながら、同等の性質を持つ金属であれば、他のもの(例えば、銀等)も用いることが可能であり、又、その形状も、球状や四角柱等の多角柱状でもよい。
(3)続いて、LD素子アレイ1の表面上の各金製円柱15と差動信号配線板16上に形成された各電極パッド17(金錫ハンダバンプ18のコーティング済み)との位置を合わせて圧着し、ハンダ融点まで加熱することにより、LD素子アレイ1をLDキャリア13ごと差動信号配線板16上に固定する(図2C)。この構成により、LD素子アレイ1が、n型電極11、p型電極12側を介して、差動信号配線板16上に直接フリップチップ実装されることになる。なお、差動信号配線板16には差動信号線が備えられており、差動信号線の正相信号線にLD素子アレイ1の陽極側電極が接続され、その逆相信号線に陰極側電極が接続される。
(4)更に、放熱性向上のため、LDキャリア13と差動信号配線板16とを接続する放熱用基板19を、予めコーティングされている低融点ハンダ材20(ここでは錫銀銅合金)を用いて、LD素子アレイ1の光出射方向に平行に固定する。放熱用基板19は、LD素子アレイ1を挟み込むように、一方の側面側とその反対の側面側に各々1つずつ、合計2枚平行に配置されている。この構成により、LDキャリア13が、放熱用基板19を介して、差動信号配線板16と接続されることになる。金属バンプ(金製円柱15)の存在により、LD素子アレイ1と差動信号配線板16との接触面積が減少し、LD素子アレイ1から差動信号配線板16への熱伝導(放熱)が低下する。そこで、上述したように、LD素子アレイ1の裏面側(InP基板2側)に熱伝導性材料で構成されたLDキャリア13を貼り付け、更に、同じく熱伝導性材料で構成された放熱用基板19でLDキャリア13と差動信号配線板16とを接続することで、低下した熱伝導(放熱)を補うことになる。なお、放熱用基板19としては、窒化アルミニウム等のセラミックスに限らず、ダイヤモンドやシリコン等でもよい。
以上の工程により、フリップチップ実装工程は完了し、LDサブマウント21が完成する(図2D)。
3.光送信器の作製工程
LD素子アレイ1をフリップチップ実装したLDサブマウント21を用いた光送信器の作製工程の手順を図3(a)〜図3(d)に示し、その作製工程について説明する。
LD素子アレイ1をフリップチップ実装したLDサブマウント21を用いた光送信器の作製工程の手順を図3(a)〜図3(d)に示し、その作製工程について説明する。
(1)作製したLDサブマウント21は、光送信器筺体22内に予め固定されている温調器23(以降、TEC(Temperature Electric Controller)と呼ぶ。)上に差動信号配線板16を下にして低温ハンダにより固定される(図3(a))。この構成により、差動信号配線板16がTEC23に固定されて、LD素子アレイ1の発熱が、金製円柱15→金錫ハンダバンプ18→電極パッド17→差動信号配線板16を経由して、そして、LDキャリア13→放熱用基板19→差動信号配線板16を経由して、TEC23に放熱されることになる。
(2)差動信号配線板16上の端子は、接続用配線板27により、光送信器筺体22の端子26及び外部配線25と接続される(図3(b))。
(3)その後、LDサブマウント21の光取り出し端面側に配置されたレンズ28、光送信器筺体22の窓24の前後に配置されたアイソレータ30、レンズ29、光ファイバ31を用いて、光結合系が形成される(図3(c))。
(4)最後に、乾燥窒素雰囲気中において、光送信器筺体22の上部の開口部をLIDと呼ばれる蓋部材32で封止することで光送信器が完成する(図3(d))。
完成した光送信器は、電源回路、デジタル信号処理回路、LD素子駆動回路等が搭載された光送信器用配線板にハンダ固定され、送信装置用ケースに収容されて、送信装置が完成する。
4.光送信器の特性
完成した光送信器の信号端子に、[25.8Gbit/s−NRZ−PRBS 231−1]の差動変調信号を与えた際の出力光波形を図4に示す。図4(a)はCh1のみに上記差動変調信号を与えた場合のCh1の波形であり、図4(b)は、Ch1とCh2に同時に上記差動変調信号を与えた場合のCh1の波形を示している。
完成した光送信器の信号端子に、[25.8Gbit/s−NRZ−PRBS 231−1]の差動変調信号を与えた際の出力光波形を図4に示す。図4(a)はCh1のみに上記差動変調信号を与えた場合のCh1の波形であり、図4(b)は、Ch1とCh2に同時に上記差動変調信号を与えた場合のCh1の波形を示している。
図4(a)と図4(b)を比較してみると、それらの波形に差は見られず、Ch間ピッチが300μmであっても、Ch間での電気信号のクロストークが問題にならないレベルまで低減できていることが判る。このことから、従来のように、クロストーク低減のために、LD素子アレイ1のCh間ピッチを500μmより大きくする必要がないことも判る。従って、本実施例では、LD素子アレイ1内の各LD素子に、20Gbit/sより高いビットレートの信号が接続されても、Ch間ピッチを500μm以下に設定可能である。
参考までに、従来技術を用いて、LD素子アレイをジャンクションアップ実装し、金線により信号配線と接続した場合において、図4(b)と同じ条件で測定した出力光波形を図4(c)に示す。図4(c)の波形は、図4(a)、(b)と比較して、クロストークによる波形劣化が顕著に現れており、このことから、本実施例によるクロストーク低減の効果が確認できる。
このとき、Ch1とCh2のLD素子をともに駆動した際のTEC23の消費電力は、およそ0.6Wであった。一方、従来技術によりLD素子アレイをジャンクションアップ実装した場合は0.8Wであり、本実施例では、従来技術よりも放熱性の面で優れていることも確認できた。これは、隣接Ch間でのクロストークを避けるためにCh間隔を広く取る必要がなくなったため、従来技術を用いた場合の1/2のサイズに光送信器を小型化できたことも、放熱性の改善に寄与している。又、これにより、低消費電力化を図ることも可能となり、更には、光送信器を低コストで作製することも可能となる。
図4(a)と図4(b)の出力光波形を単一モード光ファイバで10km伝送した後、光受信器で受信し、その際に測定した符号誤り率特性(BER特性)を図5に示す。なお、図5中の実線が図4(a)、点線が4図(b)の波形に対応する。図5からわかるように、実線と点線はほぼ重なっており、BER特性においてもクロストークの影響は見られていない。
以上説明したように、本実施例では、フリップチップ実装を用い、金属バンプとなる金製円柱15を介して、LD素子アレイ1をその表面電極(n型電極11、p型電極12)側から差動信号線板16上にハンダ固定している。つまり、LD素子アレイ1の実装構造に、従来のワイヤボンディング法より耐クロストークに優れたフリップチップ実装と、熱応力を吸収する金属バンプと、クロストークの低減に有利な差動信号線とを組み合わせている。差動信号線のクロストークは、図6に示すように、本発明がターゲットとする20GHz付近の周波数帯では、単相信号線に比べて1/10(−10dB)低減できている。
更に、本実施例では、フリップチップ実装による放熱性低下を避けるため(具体的には、金属バンプを介することで低下したLD素子アレイ1の表面側の放熱性を補うため)、LD素子アレイ1の裏面であるInP基板2側に放熱基板として機能するLDキャリア13を予めハンダ固定し、LDキャリア13を、放熱用基板19を介して、差動信号配線板16と接続し、この差動信号配線板16を光送信器筺体22のTEC23の恒温面や放熱面に接触させることで、従来のジャンクションアップ実装と同等以上の放熱性を確保しており、フリップチップ実装における放熱性低下の問題を解決している。
(実施例2)
本実施例でも、実施例1と同様に、半絶縁性InP基板上に波長1300nm帯の2つのLD素子を有する2ChのLD素子アレイを作製し、作製したLD素子アレイを差動信号配線板上にフリップチップ実装する場合を例としており、この例により本発明を具体的に説明する。なお、本実施例でも、実施例1に記載したLD素子アレイ1(図1参照)を用いるので、LD素子アレイ1の構造、作製工程については、その説明を省略し、LD素子アレイ1のフリップチップ実装工程から説明を行う。
本実施例でも、実施例1と同様に、半絶縁性InP基板上に波長1300nm帯の2つのLD素子を有する2ChのLD素子アレイを作製し、作製したLD素子アレイを差動信号配線板上にフリップチップ実装する場合を例としており、この例により本発明を具体的に説明する。なお、本実施例でも、実施例1に記載したLD素子アレイ1(図1参照)を用いるので、LD素子アレイ1の構造、作製工程については、その説明を省略し、LD素子アレイ1のフリップチップ実装工程から説明を行う。
1.フリップチップ実装工程(LDサブマウントの作製工程)
LD素子アレイ1のフリップチップ実装工程の手順を、前述の図2A、図2B及び図7A、図7Bを参照して、説明する。
LD素子アレイ1のフリップチップ実装工程の手順を、前述の図2A、図2B及び図7A、図7Bを参照して、説明する。
(1)実施例1と同様に、作製したLD素子アレイ1のInP基板2側(裏面側)を窒化アルミニウム製のLDキャリア13上に金錫ハンダ14で固定する(図2A参照)。LDキャリア13としては、窒化アルミニウム等のセラミックスに限らず、ダイヤモンドやシリコン等でもよい。
(2)次も、実施例1と同様に、LD素子アレイ1の表面のn型電極11、p型電極12上に、金属バンプとして、高さ40μm、底面の直径45μmの金製円柱15を熱圧着固定する(図2B参照)。ここでも、LD素子アレイ1とハンダバンプとの間に金属バンプとなる金製円柱15を挿入することにより、フリップチップ実装時のハンダバンプ(金錫ハンダバンプ18)の溶解・再凝固による応力がLD素子アレイ1に直接伝わらないようにしている。
このように、本実施例においても、金属バンプの一例として、金製円柱15を用いているが、前述したように、同等の性質を持つ金属であれば、他のもの(例えば、銀等)も用いることが可能であり、又、その形状も、球状や四角柱等の多角柱状でもよい。
(3)続いて、LD素子アレイ1の表面上の各金製円柱15と差動信号配線板16上に形成された各電極パッド17(金錫ハンダバンプ18のコーティング済み)との位置を合わせて圧着し、ハンダ融点まで加熱することにより、LD素子アレイ1をLDキャリア13ごと差動信号配線板16上に固定する(図7A)。この構成により、LD素子アレイ1が、n型電極11、p型電極12側を介して、差動信号配線板16上に直接フリップチップ実装されることになる。本実施例でも、差動信号配線板16に備えられた差動信号線の正相信号線にLD素子アレイ1の陽極側電極が接続され、その逆相信号線に陰極側電極が接続される。
なお、本実施例で用いる差動信号配線板16では、差動信号線34が、LD素子アレイ1が搭載される面とは反対の面に形成されており、LD素子アレイ1が搭載される電極パッド17は、貫通ビア33を通じて、差動信号線34と接続されている。
(4)更に、放熱性向上のため、LDキャリア13と差動信号配線板16とを接続する放熱用基板35を、予めコーティングされている低融点ハンダ材(ここでは錫銀銅合金;図示省略)を用い、LD素子アレイ1の光出射方向に垂直に固定する。放熱用基板35は、LD素子アレイ1を挟み込むように、LD素子アレイ1の光出射側とその反対側に各々1つずつ、合計2枚平行に配置されており、光出射側の放熱用基板35には、LD素子アレイ1からの光を取り出すための直径1mm程度の穴36が開いている。この構成により、差動信号配線板16が、放熱用基板35を介して、LDキャリア13と接続されることになる。従って、LD素子アレイ1の裏面側(InP基板2側)に熱伝導性材料で構成されたLDキャリア13を貼り付け、更に、同じく熱伝導性材料で構成された放熱用基板35でLDキャリア13と差動信号配線板16とを接続することで、金属バンプ(金製円柱15)の存在により低下した熱伝導(放熱)を補うことになる。なお、放熱用基板35としては、窒化アルミニウム等のセラミックスに限らず、ダイヤモンドやシリコン等でもよい。
以上の工程により、フリップチップ実装工程は完了し、LDサブマウント37が完成する(図7B)。
なお、本実施例においては、LD素子アレイ1の光出射側とその反対側に各々1枚ずつの放熱用基板35を配置しているが、いずれか一方を配置するようにしてもよい。更には、実施例1に示したLDサブマウント21に、本実施例で示した放熱用基板35のいずれか一方又は両方を配置するようにしてもよい。又、逆に、本実施例で示したLDサブマウント37に、実施例1に示した放熱用基板19のいずれか一方又は両方を配置するようにしてもよい。このように、放熱用基板の枚数を増やすことにより、LDキャリア13と差動配線用基板16との間の熱伝導経路を増やすことになり、その結果、LD素子アレイ1からの熱を放熱し易くすることができる。
2.光送信器の作製工程
LD素子アレイ1をフリップチップ実装したLDサブマウント37を用いた光送信器の作製工程の手順を図8(a)〜図8(d)に示し、その作製工程について説明する。
LD素子アレイ1をフリップチップ実装したLDサブマウント37を用いた光送信器の作製工程の手順を図8(a)〜図8(d)に示し、その作製工程について説明する。
(1)作製したLDサブマウント37は、光送信器筺体22内に予め固定されているTEC23上に、実施例1とは上下反転して、LDキャリア13を下にして低温ハンダにより固定される(図8(a))。この構成により、LDキャリア13がTEC23に固定されて、LD素子アレイ1の発熱が、LDキャリア13を経由して、そして、金製円柱15→金錫ハンダバンプ18→電極パッド17→差動信号配線板16→放熱用基板35→LDキャリア13を経由して、TEC23に放熱されることになる。
(2)差動信号配線板16上の端子は、接続用配線板27により、光送信器筺体22の端子26及び外部配線25と接続される(図8(b))。
(3)その後、LDサブマウント37の光取り出し用の穴36側に配置されたレンズ28、光送信器筺体22の窓24の前後に配置されたアイソレータ30、レンズ29、光ファイバ31を用いて、光結合系が形成される(図8(c))。
(4)最後に、乾燥窒素雰囲気中において、光送信器筺体22の上部の開口部をLIDと呼ばれる蓋部材32で封止することで光送信器が完成する(図8(d))。
完成した光送信器は、電源回路、デジタル信号処理回路、LD素子駆動回路等が搭載された光送信器用配線板にハンダ固定され、送信装置用ケースに収容されて、送信装置が完成する。
3.光送信器の特性
完成した送信装置の光送信器は、実施例1の図4(b)と同様の特性を示し、クロストークによる波形劣化を抑制した良好な特性が得られた。更に、InP基板2及びLDキャリア13を通じたTEC23上への放熱と、金属バンプ(金製円柱15)、差動信号配線板16及び側面の放熱用基板35を介した放熱パスとにより、実施例1と同等の放熱性も確保できた。
完成した送信装置の光送信器は、実施例1の図4(b)と同様の特性を示し、クロストークによる波形劣化を抑制した良好な特性が得られた。更に、InP基板2及びLDキャリア13を通じたTEC23上への放熱と、金属バンプ(金製円柱15)、差動信号配線板16及び側面の放熱用基板35を介した放熱パスとにより、実施例1と同等の放熱性も確保できた。
以上説明したように、本実施例でも、フリップチップ実装を用い、金属バンプとなる金製円柱15を介して、LD素子アレイ1をその表面電極(n型電極11、p型電極12)側から差動信号線板16上にハンダ固定している。つまり、LD素子アレイ1の実装構造に、従来のワイヤボンディング法より耐クロストークに優れたフリップチップ実装と、熱応力を吸収する金属バンプと、クロストークの低減に有利な差動信号線とを組み合わせている。
更に、本実施例では、フリップチップ実装による放熱性低下を避けるため、LD素子アレイ1の裏面であるInP基板2側に放熱基板として機能するLDキャリア13を予めハンダ固定し、LDキャリア13を光送信器筺体22のTEC23の恒温面や放熱面に接触させることで、従来のジャンクションアップ実装と同等以上の放熱性を確保しており、フリップチップ実装における放熱性低下の問題を解決している。
なお、上記実施例1、2においては、LD素子アレイのCh間隔の最小値は、接続される光ファイバアレイのコア間隔で決まる。実用化されている光ファイバの最小径は125μmであり、最も密集させた光ファイバアレイでのコア間隔は、この最小径で決定され、125μmとなる。LD素子アレイのCh間隔を125μmより小さくしてしまうと、今度は光ファイバアレイとLD素子アレイとを接続するための導波路等、余計な部品が必要になってしまう。
逆に、LD素子アレイのCh間隔の最大値は、クロストーク等を考慮したチップ面積において、従来のワイヤボンディング法よりも本発明が有利になる境界(500μm)で決定され、500μmとなる。LD素子アレイのCh間隔を500μmより大きくしてしまうと、ワイヤボンディング法からの優位性が希薄になるほか、ワイヤボンディング法と同じく、チップ面積が増大して、部材コストの上昇、温調器への負荷増大、消費電力の増加につながる。
なお、通常用いられる光ファイバアレイの典型的なコア間隔は、250μmであるが、これは、半導体基板上のV溝等をガイドにして、光ファイバアレイを位置合わせする技術を用いるときに、ガイドを形成しやすい間隔であるからである。よって、本発明におけるLD素子アレイのCh間隔も、250μmに合わせることがより望ましい。
又、上記実施例1、2においては、LD素子アレイについてのみ例示したが、実際には、各LD素子に可変波長機構や電界吸収型変調機構(例えば、EA(Electro-Absorption)変調器)等をモノリシック集積したものでも、本発明は適用可能である。
本発明は、半導体レーザ素子アレイや半導体レーザ素子アレイに可変波長機構やEA変調器等をモノリシック集積したものを実装する際に適用可能なものである。
1:LD素子アレイ、2:半絶縁性<100>InP基板、3:n型クラッド層、4:n型光導波層、5:活性層、6:p型光導波層、7:p型クラッド層、8:p型コンタクト層、9:Ru(ルテニウム)ドープ半絶縁性InP層、10:絶縁層、11:n型電極、12:p型電極、13:LDキャリア、14:金錫ハンダ、15:金属バンプ(金製円柱)、16:差動信号配線板、17:電極パッド、18:金錫ハンダバンプ、19:放熱用基板、20:低融点ハンダ材、21:LDサブマウント、22:光送信器筺体、23:温調器、24:窓、25:外部配線、26:光送信器筺体の端子、27:接続用配線板、28:レンズ、29:レンズ、30:アイソレータ、31:光ファイバ、32:蓋部材、33:貫通ビア、34:差動信号線、35:放熱用基板、36:穴、37:LDサブマウント
Claims (13)
- 半導体レーザ素子アレイを信号配線板上に実装する半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイの素子表面に設けた電極と前記信号配線板の配線に設けたハンダバンプとの間に金属バンプを挿入し、前記電極と前記ハンダバンプとを前記金属バンプを介して接続することにより、前記半導体レーザ素子アレイを前記信号配線板上にフリップチップ実装すると共に、
前記半導体レーザ素子アレイの素子裏面に熱伝導性材料からなるキャリアを固定し、当該キャリアと前記信号配線板とを熱伝導性材料からなる少なくとも1枚以上の放熱用基板で接続したことを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのチャネルは2チャネル以上であり、チャネル間隔は125μm以上、500μm以下であることを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1又は請求項2に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記金属バンプ、前記ハンダバンプ、前記信号配線板を経由して、前記温調器に放熱されると共に、前記キャリア、前記放熱用基板、前記信号配線板を経由して、前記温調器に放熱されることを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1又は請求項2に記載の半導体レーザ素子アレイの実装構造において、
前記キャリアは温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記キャリアを経由して、前記温調器に放熱されると共に、前記金属バンプ、前記ハンダバンプ、前記信号配線板、前記放熱用基板、前記キャリアを経由して、前記温調器に放熱されることを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1から請求項4のいずれか1つに記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は、接続用基板を介して、前記半導体レーザ素子アレイを組み込む光送信器側の端子と接続されることを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1から請求項5のいずれか1つに記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板には差動信号線が備えられており、前記差動信号線の正相信号線に前記半導体レーザ素子アレイの陽極側電極が接続され、前記差動信号線の逆相信号線に陰極側電極が接続されることを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1から請求項6のいずれか1つに記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料はセラミックスであることを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1から請求項6のいずれか1つに記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料は、窒化アルミニウム、ダイヤモンド、シリコンのいずれか1つであることを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1から請求項8のいずれか1つに記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して平行であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を2枚平行に配置することを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1から請求項8のいずれか1つに記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して垂直であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を2枚平行に配置すると共に、レーザの出射側に配置される前記放熱用基板に、レーザを通過させる穴を設けたことを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項9に記載の半導体レーザ素子アレイの実装構造において、
更に、前記半導体レーザ素子アレイのレーザの出射側、若しくは、前記半導体レーザ素子アレイを挟んだ前記出射側の反対側、若しくは、前記出射側及び前記反対側の両方に、前記放熱用基板を配置し、前記出射側に前記放熱用基板を配置する場合には、前記放熱用基板にレーザを通過させる穴を設けたことを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1から請求項11のいずれか1つに記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイを、半絶縁性リン化インジウム基板上に形成することを特徴とする半導体レーザ素子アレイの実装構造。 - 請求項1から請求項12のいずれか1つに記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイは、波長可変機構、若しくは、電界吸収型変調機構、若しくは、波長可変機構及び電界吸収型変調機構両方を、モノリシックに集積したものであることを特徴とする半導体レーザ素子アレイの実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009042964A JP2010199324A (ja) | 2009-02-25 | 2009-02-25 | 半導体レーザ素子アレイの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009042964A JP2010199324A (ja) | 2009-02-25 | 2009-02-25 | 半導体レーザ素子アレイの実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010199324A true JP2010199324A (ja) | 2010-09-09 |
Family
ID=42823745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009042964A Pending JP2010199324A (ja) | 2009-02-25 | 2009-02-25 | 半導体レーザ素子アレイの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010199324A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012174700A (ja) * | 2011-02-17 | 2012-09-10 | Nippon Telegr & Teleph Corp <Ntt> | 多チャネル光送信モジュール及びその作製方法 |
JP2013187230A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 多チャネル光送信モジュールおよびその作製方法 |
JP2016146406A (ja) * | 2015-02-06 | 2016-08-12 | 古河電気工業株式会社 | 半導体発光素子および半導体発光素子アレイ |
JP2017126784A (ja) * | 2017-04-05 | 2017-07-20 | ウシオオプトセミコンダクター株式会社 | マルチビーム半導体レーザ装置 |
WO2022019188A1 (ja) * | 2020-07-21 | 2022-01-27 | ソニーセミコンダクタソリューションズ株式会社 | 発光装置及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049414A (ja) * | 1998-07-27 | 2000-02-18 | Canon Inc | 光機能素子装置、これを用いた光送受信装置、光インターコネクション装置および光記録装置 |
JP2002221642A (ja) * | 2001-01-24 | 2002-08-09 | Nippon Telegr & Teleph Corp <Ntt> | 多チャネル光モジュール |
JP2004281975A (ja) * | 2003-03-19 | 2004-10-07 | Mitsubishi Electric Corp | 光半導体装置 |
JP2005032937A (ja) * | 2003-07-11 | 2005-02-03 | Hitachi Ltd | 半導体レーザ装置 |
JP2006019526A (ja) * | 2004-07-01 | 2006-01-19 | Ibiden Co Ltd | 光学素子、パッケージ基板および光通信用デバイス |
JP2007305977A (ja) * | 2006-04-14 | 2007-11-22 | Nichia Chem Ind Ltd | 半導体レーザ装置及びその製造方法 |
-
2009
- 2009-02-25 JP JP2009042964A patent/JP2010199324A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049414A (ja) * | 1998-07-27 | 2000-02-18 | Canon Inc | 光機能素子装置、これを用いた光送受信装置、光インターコネクション装置および光記録装置 |
JP2002221642A (ja) * | 2001-01-24 | 2002-08-09 | Nippon Telegr & Teleph Corp <Ntt> | 多チャネル光モジュール |
JP2004281975A (ja) * | 2003-03-19 | 2004-10-07 | Mitsubishi Electric Corp | 光半導体装置 |
JP2005032937A (ja) * | 2003-07-11 | 2005-02-03 | Hitachi Ltd | 半導体レーザ装置 |
JP2006019526A (ja) * | 2004-07-01 | 2006-01-19 | Ibiden Co Ltd | 光学素子、パッケージ基板および光通信用デバイス |
JP2007305977A (ja) * | 2006-04-14 | 2007-11-22 | Nichia Chem Ind Ltd | 半導体レーザ装置及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012174700A (ja) * | 2011-02-17 | 2012-09-10 | Nippon Telegr & Teleph Corp <Ntt> | 多チャネル光送信モジュール及びその作製方法 |
JP2013187230A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 多チャネル光送信モジュールおよびその作製方法 |
JP2016146406A (ja) * | 2015-02-06 | 2016-08-12 | 古河電気工業株式会社 | 半導体発光素子および半導体発光素子アレイ |
JP2017126784A (ja) * | 2017-04-05 | 2017-07-20 | ウシオオプトセミコンダクター株式会社 | マルチビーム半導体レーザ装置 |
WO2022019188A1 (ja) * | 2020-07-21 | 2022-01-27 | ソニーセミコンダクタソリューションズ株式会社 | 発光装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7411282B2 (en) | LSI package provided with interface module, and transmission line header employed in the package | |
KR101430634B1 (ko) | 광 모듈 | |
KR100575969B1 (ko) | 티오-캔 구조의 광 모듈 | |
JP3822599B2 (ja) | 光モジュール | |
US8031751B2 (en) | Nitride semiconductor laser device | |
JP2013153136A (ja) | 発光モジュール及び光トランシーバ | |
CN114514663B (zh) | 具有用于高频信号传输的电子部件的壳体的基座 | |
JP4587218B2 (ja) | パッケージ型半導体装置 | |
JP2010199324A (ja) | 半導体レーザ素子アレイの実装構造 | |
JP6231389B2 (ja) | 半導体光素子及び光モジュール | |
JP2005333087A (ja) | 光半導体装置 | |
JP4573882B2 (ja) | 半導体レーザ装置 | |
US20230116287A1 (en) | Optical module | |
JP6228560B2 (ja) | 高周波伝送線路および光回路 | |
JP2003023200A (ja) | 半導体レーザ装置 | |
JP2004335584A (ja) | 半導体パッケージ | |
JP2020021865A (ja) | 半導体光素子及び光送受信モジュール | |
JP2004096062A (ja) | 半導体発光装置 | |
JP2009212176A (ja) | 半導体レーザ | |
US7873086B2 (en) | Semiconductor device | |
JP4454233B2 (ja) | 光パッケージ及びそれを用いた光モジュール | |
JP7466773B1 (ja) | 光モジュール | |
CN214798175U (zh) | 一种同轴封装的25g高速激光器 | |
JP7074012B2 (ja) | 光モジュール | |
JP4514647B2 (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |